JP5063114B2 - プレーナ型ハイブリッド配向基板を形成する方法 - Google Patents

プレーナ型ハイブリッド配向基板を形成する方法 Download PDF

Info

Publication number
JP5063114B2
JP5063114B2 JP2006542666A JP2006542666A JP5063114B2 JP 5063114 B2 JP5063114 B2 JP 5063114B2 JP 2006542666 A JP2006542666 A JP 2006542666A JP 2006542666 A JP2006542666 A JP 2006542666A JP 5063114 B2 JP5063114 B2 JP 5063114B2
Authority
JP
Japan
Prior art keywords
single crystal
layer
crystal semiconductor
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006542666A
Other languages
English (en)
Other versions
JP2007535802A5 (ja
JP2007535802A (ja
Inventor
ソウザ、ジョエル、ピー デ
オット、ジョン、エイ
レズニチェク、アレクサンダー
ゼンガー、キャサリン、エル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007535802A publication Critical patent/JP2007535802A/ja
Publication of JP2007535802A5 publication Critical patent/JP2007535802A5/ja
Application granted granted Critical
Publication of JP5063114B2 publication Critical patent/JP5063114B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、ｐ型電界効果トランジスタ（ＦＥＴ）及びｎ型ＦＥＴについて異なる半導体表面配向を用いることによってキャリア移動度が高められる、高性能の相補型金属酸化膜半導体（ＣＭＯＳ）回路に関する。より具体的には、本発明は、異なる表面結晶配向を有するプレーナ型基板構造体を製造する方法、及びこうした方法によって生成されるハイブリッド配向基板構造体に関する、
現在の半導体技術のＣＭＯＳ回路は、作動のために電子キャリアを用いるｎ型ＦＥＴ（ｎＦＥＴ）と、作動のために正孔キャリアを用いるｐ型ＦＥＴ（ｐＦＥＴ）とを含む。ＣＭＯＳ回路は、一般に、単結晶配向有する半導体ウェハ上に製造される。特に、今日の半導体デバイスの大部分は、（１００）表面配向を有するＳｉ上に構築される。
電子は、（１００）表面配向を有するＳｉにおいて高い移動度を有し、正孔は、（１１０）表面配向を有するＳｉにおいて高い移動度を有することが知られている。実際には、１１０配向されたＳｉウェハ上の正孔移動度は、標準的な１００配向されたＳｉウェハ上と比べて約２倍から４倍高くすることができる。したがって、（ｎＦＥＴが形成される）１００配向されたＳｉウェハと（ｐＦＥＴが形成される）１１０配向されたＳｉウェハからなるハイブリッド配向基板を形成することが望ましい。
異なる表面配向を有するプレーナ型ハイブリッド基板構造体が、前に説明された（例えば、２００３年１０月２９日に出願され、同一出願人に譲渡された特許文献１及び２００３年６月１７日に出願され、同一出願人に譲渡された特許文献２を参照されたい）。
図１−図５は、バルク半導体基板１０、誘電体トレンチ分離領域２０、第１の表面配向（例えば、ｊ´ｋ´ｌ´）を有する半導体領域３０、及び第２の表面配向（例えば、ｊｋｌ）を有する半導体領域４０を含むプレーナ型ハイブリッド配向半導体基板の幾つかの従来技術の例の断面図を示す。図１の構造体において、半導体領域３０及び４０の両方が、半導体領域４０及びバルク基板１０が同じ配向を有する状態で、直接バルク基板１０上にある。図２の構造体は、半導体領域３０が直接バルク基板１０上にある代わりに埋め込み酸化物（ＢＯＸ）層５０上にあるという点だけ、図１のものと異なる。図３−図５の構造体は、ＢＯＸ層５０及び５０´の厚さ及びトレンチ分離構造体２０及び２０´の深さが、図１及び図２のものと異なる。
図６及び図７は、（１１０）結晶面のＳｉ上の少なくとも１つのｐＦＥＴ及び（１００）結晶面のＳｉ上の少なくとも１つのｎＦＥＴを含むＣＭＯＳ集積回路を図２のハイブリッド配向基板構造体上に有利に配置することができる方法の前の例の断面図を示す。図６において、１００配向を有するバルク基板１２０は、ＢＯＸ層１４０上の１１０配向されたＳｉ領域１３０及びバルク基板１２０上の再成長された１００配向されたＳｉ領域１４０を有する。ｐＦＥＴデバイス１７０は、１１０配向された領域１３０上に配置され、ｎＦＥＴデバイス１８０は、１００配向された領域１５０上に配置される。図７において、１１０配向を有するバルクＳｉ基板１８０は、ＢＯＸ層１４０上の１００配向されたＳｉ領域１９０及びバルク基板１８０上に再成長された１１０配向されたＳｉ領域２００を有する。ｐＦＥＴデバイス２１０は、１１０配向された領域１８０上に配置され、ｎＦＥＴデバイス２２０は、１００配向された領域１９０上に配置される。
図８−図１６は、図２の構造体を形成するために用いられる従来技術の方法のステップの断面図を示す。具体的には、図８は、開始Ｓｉ基板２５０を示し、図９は、ＢＯＸ層２６０及びシリコン・オン・インシュレータ（ＳＯＩ）デバイス層２７０の形成後の基板２５０を示す。Ｓｉ基板２５０は、１１０（又は１００）配向のものにすることができ、ＳＯＩデバイス層２７０は、１００（又は１１０）配向のものにすることができる。ＳＯＩ層２７０は、接合又は他の方法によって形成することができる。保護誘電体（好ましくは、ＳｉＮｘ）層２８０を堆積させ、図１０の構造体を形成した後、図１１に示されるように、ＳＯＩデバイス層２７０及びＢＯＸ層２６０の選択された領域を除去し、Ｓｉ基板２５０まで延びる開口部２９０を形成する。図１２に示されるように、開口部２９０の内側が、誘電体（好ましくは、ＳｉＮｘ）で覆われ、次にエッチングされ、側壁スペーサ３００を形成する。次に、エピタキシャルＳｉ３００が、開口部２９０において選択的に成長され、図１３の構造体を生成し、この構造体は再び平坦化され、図１４の構造体を形成する。次に、研磨のようなプロセスによって保護誘電体２８０を除去し、同一平面にあり、異なる配向のＳｉデバイス層３１０（バルクＳｉ基板２５０上の）及び３２０（ＢＯＸ層２６０上の）を有する図１５の構造体を形成する。図１６は、図１５の構造体内に浅いトレンチ分離領域３３０が形成された後の完成した基板構造体を示す。
しかしながら、多くの用途の場合、異なる配向のＳｉ領域の両方をＢＯＸ上に有することが望ましい。こうした構造体は、図８−図１６の方法の変形によって生成することが可能であるが、それは容易ではない。例えば、図１７の構造体は、図８のＳｉ基板２５０を、基板４１０、ＢＯＸ層４２０、第１の配向を有する異なる配向の単結晶領域３２０を生成するためのＳｉ層４３０、及び半導体層４３０のものに合致する第２の配向を有するＳｉ層４４０で構成されるＳＯＩ基板４００と置き換えることによって生成することができる。しかしながら、２つのＢＯＸ層を使用することは、プロセスに余分な複雑さを付加し、ハイブリッド配向の一方が他方より著しく厚い構造体を生成する（両方の層が薄いことを必要とする場合に不利である）。さらに、選択的なエピタキシャルＳｉ成長には注意が必要であり、特に開口部２９０が小さい場合（例えば、直径が５００ｎｍより小さい場合）、（図１２及び図１３に示される）側壁スペーサ３００の両側に欠陥が核形成される可能性が高い。
米国特許出願番号第１０／６９６，６３４号明細書 米国特許出願番号第１０／２５０，２４１号明細書 米国特許第５，３７４，５６４号明細書 米国特許第５，８８２，９８７号明細書 Ｌ．Ｃｓｅｐｒｅｇｉ他、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４９ ３０９６（１９７８年） Ｑ．Ｙ．Ｔｏｎｇ他、ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ：Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ（Ｊｏｈｎ Ｗｉｌｅｙ，１９９８年） Ｐ．ＭｃＣａｎｎ他、「Ａｎ ｉｎｖｅｓｔｉｇａｔｉｏｎ ｉｎｔｏ ｉｎｔｅｒｆａｃｉａｌ ｏｘｉｄｅ ｉｎ ｄｉｒｅｃｔ ｓｉｌｉｃｏｎ ｂｏｎｄｉｎｇ」、６ｔｈ Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ、Ｓａｎ Ｆｒａｎｃｉｓｃｏ、２００１年９月２−７日 Ｋ．Ｓａｋａｇｕｃｈｉ、「Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ（ＥＬＴＲＡＮ）」、Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ、２０００年６月
上記に鑑みて、異なる配向の半導体が共通のＢＯＸ層上に配置された、プレーナ型ハイブリッド配向半導体基板構造体、特にプレーナ型ハイブリッド配向半導体オン・インシュレータ（ＳＯＩ）基板構造体を形成するための、より簡単で優れた方法（すなわち、エピタキシャル再成長を必要としない方法）を有することが望ましい。
さらに、電気回路が（１１０）結晶面上のｐＦＥＴ及び（１００）結晶面上のｎＦＥＴで構成される、こうしたプレーナ型ハイブリッド配向ＳＯＩ基板上に電気集積回路を有することが好ましい。
したがって、本発明の目的は、異なる配向の半導体領域が共通のＢＯＸ層上に配置された、異なる表面配向をもち、明確に定められた少なくとも２つの単結晶半導体領域を含む表面を有する、ハイブリッド配向ＳＯＩ基板構造体を提供することである。「明確に定められた」という用語は、ここでは、所定の表面配向の表面領域が巨視的なものであり、多結晶のＳｉの単一の粒子だけでないことを示すように用いられる。
本発明の関連する目的は、こうしたハイブリッド配向半導体基板構造体を製造する方法を提供することである。
本発明の更に別の目的は、様々な支持層上に類似したハイブリッド配向半導体基板構造体を製造する方法を提供することである。
本発明の更に別の目的は、（１１０）結晶面上のｐＦＥＴ及び（１００）結晶面上のｎＦＥＴを含む集積回路（ＩＣ）を、本発明のハイブリッド配向基板上に提供することである。
上に列挙された目的によると、種々のプレーナ型ハイブリッド配向半導体基板構造体を形成する新しい方法が提供される。全ての方法に共通するのは、選択された半導体領域の配向を元の配向から所望の配向に変え得る３つの基本的なステップ、すなわち、
第１の配向を有する第１の下部単結晶半導体層（又は基板）と、第１の配向とは異なる第２の配向を有する第２の上部（一般的には、接合された）単結晶半導体層とからなる二層テンプレート層スタックを形成するステップ、
選択された領域において二層テンプレート・スタックの層の一方をアモルファス化し（例えば、マスクを通してイオン注入によって）、局部的なアモルファス化領域を形成するステップ、及び
テンプレートとしてアモルファス化されていないスタックの層を用いて、局部的なアモルファス化領域を再結晶化し、これにより該局部的なアモルファス化領域の配向を元の配向から所望の配向に変えるステップである。
横方向にテンプレートする可能性を最小にするために、アモルファス化及びテンプレートされる再結晶化のために選択された領域の両側は、一般に、例えばトレンチによって、隣接する結晶領域から隔離される。トレンチは、アモルファス化前に形成され充填されても、アモルファス化と再結晶化との間に形成され充填されても、或いはアモルファス化後に形成され、再結晶化後に充填されてもよい。
本発明の一実施形態において、上の基本的なステップが、プレーナ型ハイブリッド配向ＳＯＩ基板構造体を形成する方法に組み入れられる。１００配向されたＳｉ基板が、二層テンプレート・スタックの第１の下部層のために用いられ、１１０配向されたＳｉ基板が、二層テンプレート・スタックの第２の上部層のために用いられる。選択された領域において、テンプレート・スタックの最上部が、下にある１００配向されたＳｉ基板で終る深さまでアモルファス化される。次に、アモルファス化されたＳｉ領域は、テンプレートとして下にある１１０配向されたＳｉ基板を用いて、１００配向されたＳｉに再結晶化される。処理される領域内に１００配向されたＳｉの表面領域を残し、処理されていない領域内に１１０配向されたＳｉの表面領域を残す、パターン加工されたアモルファス化及び再結晶化のこれらのステップに続いて、埋め込み酸化物（ＢＯＸ）層が、酸素注入及びアニール処理（例えば、「酸素の注入による分離」すなわちＳＩＭＯＸプロセス）によって形成される。
本発明の別の実施形態において、上の基本的なステップが、プレーナ型ハイブリッド配向ＳＯＩ基板構造体を形成するための別の方法に組み入れられる。この方法において、ＢＯＸ層上の１１０配向されたＳＯＩ層が、二層テンプレート・スタックの第１の下部層のために用いられ、１００配向されたＳｉ層が、二層テンプレート・スタックの第２の上部層のために用いられる。次に、選択された領域において、二層テンプレート・スタックの最下部が、ＢＯＸ層から上部テンプレート層で終る深さまでアモルファス化される。次に、アモルファス化されたＳｉ領域は、テンプレートとして上部の１００配向されたＳｉ層を用いて、１００配向されたＳｉに再結晶化される。次に、二層テンプレート最上部が、研磨のようなプロセスによって除去され、同一平面にある（処理されていない領域内の）１１０配向されたＳｉ及び（処理された領域内の）１００配向されたＳｉの表面領域を残す。
異なる基板（例えば、バルク、薄い又は厚いＢＯＸ、絶縁又は高抵抗基板）上にプレーナ型ハイブリッド配向半導体構造体を形成するために、或いは、３つ又はそれ以上の表面配向を有するプレーナ型ハイブリッド配向半導体構造体を形成するために、本発明の基本的なステップを全体的又は部分的に容易に適合させることができる。
本発明の更に別の態様は、（１１０）結晶面のｐＦＥＴ及び（１００）結晶面のｎＦＥＴを含む集積回路を、本発明のプレーナ型ハイブリッド配向半導体基板上に提供するものである。
これら及び他の特徴、態様、及び利点は、本発明の以下の詳細な説明からより容易に明らかになり、より良く理解されるであろう。
ここで、プレーナ型ハイブリッド配向ＳＩＯ基板構造体及びこれを製造する方法を提供する本発明が、本出願に添付される図面を参照することによって、より詳細に説明されるであろう。
図１８及び図１９は、本発明の方法によって製造できるハイブリッド配向基板の２つの好ましい実施形態の断面図を示す。図１８のハイブリッド配向基板４５０及び図１９のハイブリッド配向基板４６０の両方が、第１の配向を有する第１の単結晶半導体領域４７０及び該第１の配向とは異なる第２の配向を有する第２の単結晶半導体領域４８０を含む。半導体領域４７０及び４８０は、ほぼ同じ厚さを有し、同じＢＯＸ層４９０上に配置されている。「ＢＯＸ」という用語は、埋め込み酸化物領域を意味する。ここではこの用語を具体的に用いるが、本発明は、埋め込み酸化物だけに制限されるものではない。代わりに、種々の絶縁層を用いることができ、種々の絶縁層が、以下により詳細に説明される。
半導体領域４７０及び４８０は、同じ深さを有してＢＯＸ層４９０で停止するように示されている誘電体トレンチ分離領域５００によって分離される。しかしながら、本発明の幾つかの実施形態においては、トレンチ分離領域５００は、所望のとおり、より浅くしてもよく（ＢＯＸ層４９０に達しないように）、より深くしてもよく（ＢＯＸ層４９０を超えて延びるように）、又は等しくない深さにしてもよい。図１８及び図１９の構造体は、基板５１０及び５２０の詳細だけが互いに異なっている。図１８の基板５１０は、単結晶半導体領域４８０とのエピタキシャル関係を有する半導体であり、図１９の基板５２０は、後で該基板５２０に対して行われるどのような処理とも両立性があるものとすること以外には、特に制約はない。
図１８及び図１９のハイブリッド配向基板構造体は、（１１０）結晶面上の少なくとも１つのｐＦＥＴ及び（１００）結晶面上の少なくとも１つのｎＦＥＴを含む集積回路のための基板として組み込むことができる。図２０は、図１９のハイブリッド配向基板構造体のＳｉバージョン上にある例示的な集積回路の断面図を示す。基板５２０は、ＢＯＸ層４９０上の分離領域５００によって分離される、（１１０）配向された単結晶Ｓｉ領域５３０及び（１００）配向された単結晶Ｓｉ領域５４０を有する。ｐＦＥＴデバイス１７０は、１１０配向された領域５３０上に配置され、ｎＦＥＴデバイス１８０は、１００配向された領域５４０上に配置される。明確にするために、ドーピングは示されていない。
図２０に示されるＦＥＴは、当業者には公知の技術を用いて、図１８に示される構造体上に製造することができる。幾つかの実施形態においては、１１０結晶配向の層５４０及び１００結晶配向の層５３０が逆になる。その実施形態においては、ｐＦＥＴデバイス１７０は、依然として１１０配向された領域の上に製造され、ｎＦＥＴデバイス１８０は、１００配向された表面の上に製造される。
本発明は、プレーナ型ハイブリッド配向半導体基板構造体を形成する新しい方法も提供する。全ての方法に共通なのは、選択された半導体領域の配向を元の配向から所望の配向に変え得る３つの基本的なステップである。すなわち、
第１の配向を有する第１の下部単結晶半導体層（又は基板）と、第１の配向とは異なる第２の配向を有する第２の上部（一般的には、接合された）単結晶半導体層からなる二層テンプレート層スタックを形成するステップ、
選択された領域において二層テンプレート・スタックの層の一方をアモルファス化し、局部的なアモルファス化領域を形成するステップ、及び
テンプレートとしてアモルファス化されていないスタックの層を用いて、局部的なアモルファス化領域を再結晶化し、これにより該局部的なアモルファス化領域の配向を元の配向から所望の配向に変えるステップである。
上部層をアモルファス化し、下部層をテンプレートする場合のこれらのステップが、図２１−図２４に示される。この実施形態が示されるが、本発明は、下部層をアモルファス化し、再結晶化を上部層からテンプレートする方法も考える。
図２１は、基部基板５２０、ＢＯＸ層４９０、及び第１の配向を有する単結晶ＳＯＩ層５９０を含む開始ＳＯＩ基板５８０を示す。ＳＯＩ層５９０は、接合によって、又は当該技術分野において周知の他のいずれかの方法によって形成することができる。図２２は、第１の配向を有する、下部テンプレート層としてのＳＯＩ層５９０と、第１の配向とは異なる第２の配向を有する、上部テンプレート層としての単結晶半導体層６１０とを含む二層テンプレート・スタック６００を示す。一般的に、層６１０は、接合によって形成される。図２３は、選択された領域におけるイオン衝撃６２０が局部的なアモルファス化領域６３０を形成した後の図２２の構造体を示す。局部的なアモルファス化領域６３０は、上部テンプレート層６１０の上面から、下部テンプレート層５９０内に配置された界面６４０まで延びる。選択された領域のイオン衝撃６２０は、一般に、パターン加工されたマスクと組み合わせたブランケット・イオン衝撃によって行われる。図２４は、局部的なアモルファス化領域６３０が再結晶化され（テンプレートとして下部層５９０を用いて、界面６４０で開始する）、単結晶半導体領域６５０を形成した後の図２３の構造体を示す。ここで、アモルファス化されていない上部テンプレート層領域６１０´（第２の結晶配向を有する）及び再結晶化された領域６５０（第１の結晶配向を有する）は、異なる表面配向を有する、明確に定められた少なくとも２つの単結晶半導体領域を含む表面Ａ−Ｂをもつプレーナ型ハイブリッド配向基板６５０を含む。
横方向にテンプレートする可能性を最小にするために、アモルファス化及びテンプレートされた再結晶化のために選択される領域６３０の両側は、一般に、例えばトレンチによって隣接する結晶領域から少なくとも部分的に隔離される。トレンチは、アモルファス化前に形成し充填してもよく、アモルファス化と再結晶化との間に形成し充填してもよく、或いはアモルファス化後に形成し、再結晶化後に充填してもよい。トレンチ形成は、一般的に、マスクを通して反応性イオン・エッチング（ＲＩＥ）のような方法で行われる。
図２５−図２７は、分離トレンチについての、３つの幾何学的形状の例を示す。図２５において、分離トレンチ６６０は、上部テンプレート層を通って延びるが、アモルファス化の深さを超えて延びない。この場合、側部界面６７０から何らかのテンプレートが生じ得る。図２６において、分離トレンチ６８０は、アモルファス化の深さを超えて延びるが、ＢＯＸ層４９０までずっと延びていず、図２７において、分離トレンチ６９０は、ＢＯＸ層４９０までずっと延びている。しかしながら、所望の結晶配向の再結晶化速度が、競合する所望でない結晶配向からテンプレートされる再結晶化よりずっと速い場合、分離トレンチは必要でない。例えば、Ｓｉ注入されたアモルファス化単結晶Ｓｉサンプルは、１００配向されたＳｉの場合に１１０配向されたＳｉと比べて３倍速いことが報告された（例えば、非特許文献１を参照されたい）。
テンプレート層スタック及びプロセス・フローを設計するとき、異なる半導体配向の再結晶化速度が異なり得るという事実も考えるべきである。より遅い成長配向を有する二層テンプレート・スタックがアモルファス化されたものであり、より速い成長配向を有する層が再結晶化がテンプレートされたものであることが好ましい。
図２８−図３４に示される本発明の一実施形態において、図２１−図２４の基本的なステップが、図１８の構造体４５０に類似したプレーナ型ハイブリッド配向ＳＯＩ基板構造体を形成する方法に組み込まれる。簡単にするために、分離トレンチは示されていない。図２８は、テンプレート・スタックの第１の下部層を含む１００配向されたＳｉ基板７００を示し、図２９は、テンプレート・スタックの第２の上部層を含む、１１０配向されたＳｉ層７１０を付加した後の基板７００を示す。一般的に、層７１０は、接合によって形成される。
図３０は、テンプレート層７１０の上面から基板７００で終る深さまで延びる局部的なアモルファス化領域７３０を有する図３１の構造体を形成するために、選択された領域におけるイオン衝撃７２０に曝されている図２９の構造体を示す。図３２は、局部的なアモルファス化領域７３０が再結晶化され（テンプレートとして１００配向されたＳｉ基板７００を用いて）、１００配向された単結晶Ｓｉ領域７４０を形成した後の図３１の構造体を示す。ここで、アモルファス化されていない１１０配向のＳｉ領域７１０´及び再結晶化された１００配向のＳｉ領域７４０は、異なる表面配向を有する、明確に定められた少なくとも２つの単結晶半導体領域を含む表面Ａ−Ｂをもつバルク・プレーナ型ハイブリッド配向基板７５０を含む。
次に、図３３及び図３４に示されるように、ＢＯＸ層を形成するために、ＳＩＭＯＸプロセスが用いられる。図３３は、埋め込み酸素リッチ層７７０を形成するために用いられるブランケット酸素イオン衝撃７６０に曝されている図３２の構造体を示す。酸素リッチ層７７０は、層７００と７１０との間の元の界面を含み、適切なアニール・ステップによって図３４のＢＯＸ層７８０に変換されることが好ましい。
図３５−図４０に示される本発明の別の実施形態において、図２１−図２４の基本的なステップが、図１９の構造体４６０に類似したプレーナ型ハイブリッド配向ＳＯＩ基板構造体を形成するための更に別の方法に組み込まれる。具体的には、図３５は、基部基板５２０、ＢＯＸ層４９０、及び１１０配向された単結晶Ｓｉ層８１０を含む開始ＳＯＩ基板８００を示す。Ｓｉ層８１０は、接合によって、又は当該技術分野において周知の他のいずれかの方法によって形成することができる。図３６は、下部テンプレート層としての１１０配向されたＳｉ層８１０と、上部テンプレート層としての１００配向された単結晶Ｓｉ層８３０とを含む二層テンプレート・スタック８２０を示す。一般的に、層８３０は、接合によって形成される。図３７は、局部的な埋め込みアモルファス化領域８５０を有する図３８の構造体を形成するために、選択された領域におけるイオン衝撃８４０に曝されている図３６の構造体を示す。局部的なアモルファス化領域８５０は、ＢＯＸ層４９０から、下部テンプレート層８１０を通って、上部テンプレート層８３０内に部分的に延びる。上述のように、横方向にテンプレートする可能性を最小にするために、アモルファス化及びテンプレートされた再結晶化のために選択された領域は、一般に、トレンチ（図示せず）によって隣接する結晶領域から隔離される。図３９は、１００配向された単結晶Ｓｉ領域８６０を形成するために、局部的なアモルファス化領域８５０が、テンプレートとして上部テンプレート層８３０を用いて再結晶化された後の図３８の構造体を示す。次に、上部テンプレート層８３０が、研磨（又は酸化後の湿式エッチバック）のようなプロセスによって除去され、共通のＢＯＸ層４９０上に配置された、同一平面の１１０配向された単結晶Ｓｉ領域８１０´及び１００配向された単結晶Ｓｉ領域８６０を残す。
基板７００及び上部テンプレート層７１０の配向を逆にした状態で、すなわち、１００配向されたＳｉウェハに代わって１１０配向されたＳｉウェハを含む基板７００と、１１０配向されたＳｉの単結晶層に代わって１００配向されたＳｉの単結晶層を含む上部テンプレート層７１０とを用いて、図２８−図３４の方法を等しく良好に用い得ることを理解すべきである。同様に、下部テンプレート層８１０及び上部テンプレート層８３０を逆にした状態で、すなわち、１１０配向されたＳｉに代わって１００配向されたＳｉである下部テンプレート層８１０と、１００配向されたＳｉに代わって１１０配向されたＳｉである上部テンプレート層８３０を用いて、図３５−図４０の方法を用いることができる。より具体的には、以下に詳細に説明されるように、Ｓｉ以外の半導体を用いて、本発明の構造体及び方法を用いることができる。
図４１−図４９は、本発明の方法によって製造することができるハイブリッド配向基板の異なる実施形態の断面図を示す。図４１は、第１の配向を有する第１の単結晶半導体領域９１０と、第１の配向とは異なるが、基板９３０の配向と同一の第２の配向を有する第２の単結晶半導体領域９２０とを含む「バルク」プレーナ型ハイブリッド配向半導体基板構造体９００を示す。図４２のプレーナ型ハイブリッド配向半導体基板構造体９４０は、図４１の構造体に類似しているが、単結晶半導体領域９１０及び９２０を分離するトレンチ分離領域９５０を有する。
図４３のプレーナ型ハイブリッド配向半導体基板構造体９６０は、図４１の構造体９００と類似している。しかしながら、基板９３０は、基板９８０と置き換えられており、この基板９８０は、半導体領域９２０とエピタキシャル関係があってもなくてもよい。構造体９６０は、半導体領域９１０及び９２０の下のＢＯＸ層９７０、及び第１の半導体領域９１０の下に残る、第２の配向を有する第２の半導体材料の残留物９９０も含む。図４４のプレーナ型ハイブリッド配向半導体基板構造体１０００は、半導体領域９２０が半導体基板９３０とエピタキシャル関係にあり、ＢＯＸ層９７０が第１の単結晶半導体領域９１０と基板９３０との間の界面１０１０の上に配置されている点を除いて、図４３の構造体９６０と類似している。
図４５及び図４６のプレーナ型ハイブリッド配向半導体基板構造体１０２０及び１０３０は、半導体基板９３０が絶縁基板１０４０と置き換えられた点を除いて、図４１の構造体９００及び図４２の及び９４０と同一である。
図４７及び図４８のプレーナ型ハイブリッド配向半導体基板構造体１０５０及び１０６０は、図４３の構造体９６０と類似しているが、トレンチ分離領域９５０を有している。図４７の構造体１０５０において、トレンチ分離領域９５０は、第１の単結晶半導体領域９１０と残留物９９０との間の界面１０７０の下方に延びるが、ＢＯＸ層９７０には達しない。図４８の構造体１０６０において、トレンチ分離領域９５０は、ＢＯＸ層９７０まで延びる。
図４９のプレーナ型ハイブリッド配向半導体基板構造体１０８０は、ＢＯＸ層９７０まで延びるトレンチ分離領域９５０によって分離された、異なる配向の３つの単結晶半導体領域９１０、９２０、及び１０９０を含む。３つ又はそれ以上の表面配向を有するプレーナ型ハイブリッド配向半導体基板構造体は、二層テンプレート・スタックに代わって多層テンプレート・スタックを用いて、本発明の局部的なアモルファス化及び再結晶化方法によって製造することができる。
図１８及び図１９並びに図４１−図４９のもののような構造体は、付加的なステップを用いて又は用いずに、本発明の基本的なステップをいろいろ置き換えて生成することができる。例えば、類似した図１９のプレーナ型ハイブリッド配向構造体４６０は、第２の半導体材料９２０の残余物９９０をアモルファス化し、テンプレートとして単結晶領域９１０を用いてアモルファス化領域を再結晶化する付加的なステップによって、図４８から生成することができる。
本発明の半導体基板及び単結晶半導体領域は、広範囲の半導体材料から選択することができる。例えば、基板５１０、５２０、７００、９３０及び９８０、並びに異なる配向の第１の半導体領域４７０、６１０´、９１０及び第２の半導体領域４８０、６５０、９２０は、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ合金、Ｇｅ、Ｃ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、並びに他のＩＩＩ−Ｖ族又はＩＩ−ＶＩ族化合物半導体を含む群から選択することができる。１つ又はそれ以上のドーパントを用いる又は用いない（例えば、ＳｉＧｅ上のＳｉ層などの）上述の半導体材料の層状の組み合わせ又はこれらの合金もここで考慮される。第１及び第２の半導体領域は、歪み層であっても、非歪み層であってもよく、又は歪み層と非歪み層との組み合わせを用いることもできる。結晶配向は、一般に、（１１０）、（１１１）、及び（１００）を含む群から選択される。
第１の半導体領域４７０、６１０´、９１０及び第２の半導体領域４８０、６５０、９２０の厚さは、典型的には、約１ｎｍから約５００ｎｍまでであり、約１０ｎｍから約１００ｎｍまでの厚さがより一般的である。基板５１０、５２０、７００、９３０及び９８０の厚さは、一般的に、５μｍから１０００μｍまでの間であり、最も一般的には、約６００μｍである。
ＢＯＸ層及び絶縁基板１０４０は、これらに限られるものではないが、ＳｉＯ２、結晶ＳｉＯ２、窒素又は他の元素を含むＳｉＯ２、窒化シリコン、金属酸化物（例えば、Ａｌ２Ｏ３）、絶縁金属窒化物（例えば、ＡｌＮ）、結晶ダイアモンドのような高熱伝導性材料を含む群など、広範囲の誘電体材料から選択することができる。ＢＯＸの厚さは、約２ｎｍから約５００ｎｍの範囲にすることができ、好ましい厚さは、一般に、約５０ｎｍから約１５０ｎｍまでの範囲である。
テンプレート・スタックを形成する接合方法は、当業者には周知のいずれの方法も含むことができる（例えば、非特許文献２、及び同時継続中であり同一出願人に譲渡された、２００３年１０月２９日に出願された特許文献１、並びに同時継続中であり同一出願人に譲渡された、２００３年６月１７日に出願された特許文献２を参照されたい）。上述の同一出願人に譲渡された米国特許出願の各々の内容は、引用によりここに組み入れられる。
一般に、アモルファス化領域内の不純物は、再結晶化の進行を妨げるので、最も清潔な実現可能な界面のための、接合されることになる異なる配向の半導体表面は、疎水性（親水性でななく）であることが好ましい。しかしながら、適切なアニール処理によって酸化物を不連続の島状化形態にできると想定する場合、接合される界面における非常に薄い酸化物は許容できるものである（例えば、非特許文献３を参照せよ）。接合後のウェハ分離／除去は、ウェハを研削することによって又はエッチングにより除去することによって（エッチング停止層を利用することが好ましい）、或いは処理の早いステップにおいて形成される機械的に脆弱な界面層を利用することによって達成することができる。機械的に脆弱な界面層の例は、多孔性Ｓｉ（例えば、非特許文献４を参照されたい）、及びイオン注入されたＨ含有バブル（例えば、１９９４年１２月２０日に付与された、Ｍ．Ｂｒｕｅｌによる特許文献３及び１９９９年３月１６日に付与されたＫ．Ｖ．Ｓｒｉｋｒｉｓｈｎａｎによる特許文献４に説明されるスマート・カット・プロセスを参照されたい）を含む。
アモルファス化は、一般に、イオン注入によって行われる。最適なイオン注入条件は、テンプレート層の材料、テンプレート層の厚さ、アモルファス化されるスタック層の位置（上部か又は下部か）によって決まる。これらに限られるものではないが、Ｓｉ、Ｇｅ、Ａｒ、Ｃ、Ｏ、Ｎ、Ｈ、Ｈｅ、Ｋｒ、Ｘｅ、Ｐ、Ｂ、Ａｓ等を含む、当業者には周知の任意のイオン種を用いることができる。アモルファス化のためのイオンは、Ｓｉ又はＧｅであることが好ましい。Ｈ及びＨｅといったより軽量のイオンは、一般に、アモルファス化においてあまり効果的でない。イオン注入は、極低温から基準室温より数百℃高い温度に及ぶ温度で行うことができる。「基準室温」とは、約２０℃から約４０℃までの温度を意味する。アモルファス化されていない領域は、一般に、パターン加工されたマスク（例えば、室温の注入プロセスのためのパターン加工されたフォトレジスト）によって、イオン注入から保護される。注入は、「スクリーン酸化物」層を用いて又は用いずに行うことができ、単一の注入を用いて十分均一にアモルファス化された領域を容易に達成できない場合には、様々なエネルギーの多数の注入を用いて行うことができる。必要とされる注入ドーズ量は、注入種、注入される半導体、及びアモルファス化する必要がある層厚によって決まる。６Ｅ１５／ｃｍ２の総ドーズ量を用いて、５０、１００、１５０、及び２００ｋｅＶにおいて極低温で注入されたＳｉは、１００配向されたＳｉ及び１１０配向されたＳｉの上部４００ｎｍをアモルファス化するのに十分であることが見出された（例えば、非特許文献１を参照されたい）。しかしながら、注入されたイオンがＧｅであり、アモルファス化されることになる表面領域が５０−１００ｎｍより薄いとき、ずっと少ないドーズ量（例えば、４０ｋｅＶにおいて５Ｅ１４／ｃｍ２）でＳｉをアモルファス化することができる。
一般的に、局部的なアモルファス領域６３０、７３０、及び８５０の再結晶化は、所望の再結晶化を引き起こすのに十分な時間、約２００℃から約１３００℃までの温度、好ましくは約４００℃から約９００℃までの温度、より好ましくは約４００℃から約６００℃までの温度でアニールすることによって行われる。この時間は、テンプレート層の配向、再結晶化されることになるアモルファス化領域の厚さ、アモルファス化層における注入された不純物及び他の不純物の存在、場合によっては注入された領域と注入されていない領域との間の界面の鋭利さによって決まる。アニールは、炉内で又は急速熱アニールによって行うことができる。他の実施形態においては、レーザ・アニール又はスパイク・アニールを用いて、アニールを行うことができる。アニール雰囲気は、一般に、Ｎ２、Ａｒ、Ｈｅ、Ｈ２、及びこれらのガスの混合物を含むガスの群から選択される。
再結晶化ステップの後で構造体内に埋め込み絶縁層を形成するとき、埋め込み絶縁層を形成するのに用い得る任意の従来のイオン注入ステップ及びアニール・ステップを用いることもできる。例えば、図３３及び図３４に示される構造体内に埋め込み酸化物層を生成する際に、任意の従来のＳＩＭＯＸプロセスを用いることができる。
本発明の幾つかの実施形態が、本発明の修正と共に、ここに詳細に説明され、添付図面において示されたが、本発明の範囲から逸脱することなく、種々の更に別の修正が可能なことが明らかである。特に、本発明の基板構造体、回路、及び方法の大部分は、２つの異なる配向を有する少数の単結晶領域の場合について示されたが、本発明は、多数のこうした単結晶領域を含む構造体を提供する方法にも等しく適用される。さらに、後に製造されるデバイスのためにこうした基板形状が所望される場合、本発明のハイブリッド配向基板は、付加的な上部層（エピタキシャル成長された半導体又は付加的な接合層のような）、特定の表面形状の除去又はエッチバック（例えば、単結晶半導体領域又はトレンチ分離の１つ又はそれ以上を凹状にする）、及び／又は、特殊化されたドーピング・プロファイルを組み込むことができる。上記の明細書内のいずれも、本発明を添付の特許請求の範囲より狭く制限するように意図されるものではない。与えられた例は、限定ではなく例証となるように意図されるにすぎない。
２つの半導体配向の第１のものがバルク半導体基板上に直接配置され、２つの半導体配向の第２のものが基板上に配置された、従来技術のプレーナ型ハイブリッド配向半導体基板構造体の例の断面図を示す。 ２つの半導体配向の第１のものがバルク半導体基板上に直接配置され、２つの半導体配向の第２のものが、厚いＢＯＸ層によって基板から完全に隔離された、従来技術のプレーナ型ハイブリッド配向半導体基板構造体の例の断面図を示す。 ２つの半導体配向の第１のものがバルク半導体基板上に直接配置され、２つの半導体配向の第２のものが基板上に配置された、従来技術のプレーナ型ハイブリッド配向半導体基板構造体の例の断面図を示す。 ２つの半導体配向の第１のものがバルク半導体基板上に直接配置され、２つの半導体配向の第２のものが、厚いＢＯＸ層によって基板から完全に隔離された、従来技術のプレーナ型ハイブリッド配向半導体基板構造体の例の断面図を示す。 ２つの半導体配向の第１のものがバルク半導体基板上に直接配置され、２つの半導体配向の第２のものが、薄いＢＯＸ層によって基板から部分的に隔離された、従来技術のプレーナ型ハイブリッド配向半導体基板構造体の例の断面図を示す。 図２のハイブリッド配向基板構造体が、１１０配向された単結晶Ｓｉ領域上の少なくとも１つのｐＦＥＴ及び１００配向された単結晶Ｓｉ領域上の少なくとも１つのｎＦＥＴを含む集積回路の基本を形成する方法の従来技術の例の断面図を示す。 図２のハイブリッド配向基板構造体が、１１０配向された単結晶Ｓｉ領域上の少なくとも１つのｐＦＥＴ及び１００配向された単結晶Ｓｉ領域上の少なくとも１つのｎＦＥＴを含む集積回路の基本を形成する方法の従来技術の例の断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる基本的な従来技術の方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 図２の場合について示される、図１−図５の構造体を形成するために用いられる従来技術の基本的な方法のステップの断面図を示す。 ２つの異なる配向の単結晶Ｓｉ領域の両方が埋め込み絶縁層上に配置された、プレーナ型ハイブリッド配向半導体基板構造体の従来技術の例の断面図を示す。 本発明のハイブリッド配向半導体基板の好ましいＳＯＩ実施形態の断面図を示す。 本発明のハイブリッド配向半導体基板の好ましいＳＯＩ実施形態の断面図を示す。 本発明のハイブリッド配向基板構造体を用いて、（１１０）Ｓｉ結晶面上の少なくとも１つのｐＦＥＴ及び（１００）Ｓｉ結晶面上の少なくとも１つのｎＦＥＴを含む集積回路の基礎を形成するために用い得る方法の断面図を示す。 上部層をアモルファス化し、下部層をテンプレートする場合について示される、本発明の方法の基礎にある基本的なステップの断面図を示す。 上部層をアモルファス化し、下部層をテンプレートする場合について示される、本発明の方法の基礎にある基本的なステップの断面図を示す。 上部層をアモルファス化し、下部層をテンプレートする場合について示される、本発明の方法の基礎にある基本的なステップの断面図を示す。 上部層をアモルファス化し、下部層をテンプレートする場合について示される、本発明の方法の基礎にある基本的なステップの断面図を示す。 上部層をアモルファス化し、下部層をテンプレートする場合について示される、本発明の方法の基礎にある基本的なステップの断面図を示す。 上部層をアモルファス化し、下部層をテンプレートする場合について示される、本発明の方法の基礎にある基本的なステップの断面図を示す。 上部層をアモルファス化し、下部層をテンプレートする場合について示される、本発明の方法の基礎にある基本的なステップの断面図を示す。 本発明の図１８の構造体を生成するための第１の好ましい方法の断面図を示す。 本発明の図１８の構造体を生成するための第１の好ましい方法の断面図を示す。 本発明の図１８の構造体を生成するための第１の好ましい方法の断面図を示す。 本発明の図１８の構造体を生成するための第１の好ましい方法の断面図を示す。 本発明の図１８の構造体を生成するための第１の好ましい方法の断面図を示す。 本発明の図１８の構造体を生成するための第１の好ましい方法の断面図を示す。 本発明の図１８の構造体を生成するための第１の好ましい方法の断面図を示す。 本発明の図１９の構造体を生成するための第２の好ましい方法の断面図を示す。 本発明の図１９の構造体を生成するための第２の好ましい方法の断面図を示す。 本発明の図１９の構造体を生成するための第２の好ましい方法の断面図を示す。 本発明の図１９の構造体を生成するための第２の好ましい方法の断面図を示す。 本発明の図１９の構造体を生成するための第２の好ましい方法の断面図を示す。 本発明の図１９の構造体を生成するための第２の好ましい方法の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。 本発明の方法によって生成することができるハイブリッド配向基板の異なる実施形態の断面図を示す。

Claims (17)

  1. プレーナ型ハイブリッド配向基板を形成する方法であって、
    埋め込み絶縁層上に形成され第１の結晶配向を有する第１の下部単結晶半導体層、及び該第１の下部単結晶半導体層の上に形成され前記第１の結晶配向と異なる第２の結晶配向を有する第２の上部単結晶半導体層を有する二層テンプレート・スタックを準備するステップと、
    前記埋込み絶縁層から前記第１の下部単結晶半導体層を通り前記第２の上部単結晶半導体層内に部分的に延びる局部的なアモルファス化領域を形成するように、前記第１の下部単結晶半導体層の一部と前記第２の上部単結晶半導体層の一部とをアモルファス化するステップと、
    前記第２の上部単結晶半導体層をテンプレートとして使用して前記局部的なアモルファス化領域を再結晶化することにより、前記第２の上部単結晶半導体層の前記第２の結晶配向を有する単結晶半導体領域を形成するステップと、
    前記第２の上部単結晶半導体層を除去して、同一平面の前記第１の下部単結晶半導体層及び前記単結晶半導体領域を残すステップとを含む方法。
  2. 前記第２の上部単結晶半導体層が、接合によって前記第１の下部単結晶半導体の上に形成される、請求項１に記載の方法。
  3. 前記アモルファス化するステップの前に、
    前記局部的なアモルファス化領域を形成するための少なくとも前記第２の上部単結晶半導体層の一部と該一部に隣接する残りの部分との間に、トレンチ分離領域を形成するステップを行う、請求項１に記載の方法。
  4. 前記アモルファス化するステップと前記単結晶半導体領域を形成するステップの間に、
    前記局部的なアモルファス化領域と該局部的なアモルファス化領域に隣接する部分との間に、トレンチ分離領域を形成するステップを行う、請求項１に記載の方法。
  5. 前記アモルファス化するステップの後に、前記局部的なアモルファス化領域と該局部的なアモルファス化領域に隣接する部分との間に、トレンチ分離領域のトレンチを形成するステップを行い、
    前記単結晶半導体領域を形成するステップの後に前記トレンチを充填して前記トレンチ分離領域を形成するステップを行う、請求項１に記載の方法。
  6. 前記二層テンプレート・スタックは、基板上に形成される、請求項１に記載の方法。
  7. 前記第１の下部単結晶半導体層及び前記第２の上部単結晶半導体層は、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ合金、Ｇｅ、Ｃ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、これらの層状の組み合わせ又はこれらの合金、及び、他のＩＩＩ−Ｖ族又はＩＩ−ＶＩ族化合物半導体からなる群から選択された同じ半導体材料又は異なる半導体材料から構成される、請求項１に記載の方法。
  8. 前記第１の下部単結晶半導体層及び前記第２の上部単結晶半導体層の両方が、Ｓｉ半導体材料から構成される、請求項１に記載の方法。
  9. 前記第１の下部単結晶半導体層及び前記第２の上部単結晶半導体層が、歪み半導体材料、非歪み半導体材料、又は歪み半導体材料と非歪み半導体材料の組み合わせから構成される、請求項１に記載の方法。
  10. 前記第１の下部単結晶半導体層及び前記第２の上部単結晶半導体層が、（１１０）、（１１１）、及び（１００）から選択される異なる結晶配向を有する、請求項１に記載の方法。
  11. 前記第１の下部単結晶半導体層の前記第１の結晶配向が（１００）であり、前記単結晶半導体領域の前記第２の結晶配向が（１１０）であり、前記第１の下部単結晶半導体層にｎＦＥＴを形成し、前記単結晶半導体領域にｐＦＥＴを形成するステップを含む、請求項１に記載の方法。
  12. 前記第１の下部単結晶半導体層の前記第１の結晶配向が（１１０）であり、前記単結晶半導体領域の前記第２の結晶配向が（１００）であり、前記第１の下部単結晶半導体層にｐＦＥＴを形成し、前記単結晶半導体領域にｎＦＥＴを形成するステップを含む、請求項１に記載の方法。
  13. 前記埋め込み絶縁層は、酸素のイオン注入による分離（ＳＩＭＯＸ）プロセスによって形成される、請求項１に記載の方法。
  14. 前記アモルファス化するステップは、イオン注入によって達成される、請求項１に記載の方法。
  15. 前記イオン注入は、Ｓｉ、Ｇｅ、Ａｒ、Ｃ、Ｏ、Ｎ、Ｈ、Ｈｅ、Ｋｒ、Ｘｅ、Ｐ、Ｂ、及びＡｓからなる群から選択されるイオンを含む、請求項１４に記載の方法。
  16. 前記再結晶化するステップが、２００℃から１３００℃までの温度で行われる、請求項１に記載の方法。
  17. 前記再結晶化するステップは、Ｎ２、Ａｒ、Ｈｅ、Ｈ２、及びこれらの混合物からなる群から選択されるガス内で行われる、請求項１に記載の方法。
JP2006542666A 2003-12-02 2004-11-30 プレーナ型ハイブリッド配向基板を形成する方法 Expired - Fee Related JP5063114B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/725,850 2003-12-02
US10/725,850 US20050116290A1 (en) 2003-12-02 2003-12-02 Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
PCT/US2004/039970 WO2005057631A2 (en) 2003-12-02 2004-11-30 Planar substrate with selected semiconductor crystal orientations formed by localized amorphzation and recrystallization of stacked template layers

Publications (3)

Publication Number Publication Date
JP2007535802A JP2007535802A (ja) 2007-12-06
JP2007535802A5 JP2007535802A5 (ja) 2008-01-24
JP5063114B2 true JP5063114B2 (ja) 2012-10-31

Family

ID=34620372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542666A Expired - Fee Related JP5063114B2 (ja) 2003-12-02 2004-11-30 プレーナ型ハイブリッド配向基板を形成する方法

Country Status (7)

Country Link
US (2) US20050116290A1 (ja)
EP (1) EP1702350A2 (ja)
JP (1) JP5063114B2 (ja)
KR (1) KR100961800B1 (ja)
CN (1) CN100505273C (ja)
TW (1) TWI328286B (ja)
WO (1) WO2005057631A2 (ja)

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US20050116290A1 (en) 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
US7253034B2 (en) * 2004-07-29 2007-08-07 International Business Machines Corporation Dual SIMOX hybrid orientation technology (HOT) substrates
US7354806B2 (en) * 2004-09-17 2008-04-08 International Business Machines Corporation Semiconductor device structure with active regions having different surface directions and methods
US7235433B2 (en) * 2004-11-01 2007-06-26 Advanced Micro Devices, Inc. Silicon-on-insulator semiconductor device with silicon layers having different crystal orientations and method of forming the silicon-on-insulator semiconductor device
DE102004057764B4 (de) * 2004-11-30 2013-05-16 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US20060175659A1 (en) * 2005-02-07 2006-08-10 International Business Machines Corporation A cmos structure for body ties in ultra-thin soi (utsoi) substrates
US7547917B2 (en) * 2005-04-06 2009-06-16 International Business Machines Corporation Inverted multilayer semiconductor device assembly
US7250351B2 (en) * 2005-04-14 2007-07-31 International Business Machines Corporation Enhanced silicon-on-insulator (SOI) transistors and methods of making enhanced SOI transistors
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US7358164B2 (en) * 2005-06-16 2008-04-15 International Business Machines Corporation Crystal imprinting methods for fabricating substrates with thin active silicon layers
US7439108B2 (en) * 2005-06-16 2008-10-21 International Business Machines Corporation Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US7473985B2 (en) * 2005-06-16 2009-01-06 International Business Machines Corporation Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates
US7344962B2 (en) * 2005-06-21 2008-03-18 International Business Machines Corporation Method of manufacturing dual orientation wafers
US7217629B2 (en) * 2005-07-15 2007-05-15 International Business Machines Corporation Epitaxial imprinting
US20070040235A1 (en) * 2005-08-19 2007-02-22 International Business Machines Corporation Dual trench isolation for CMOS with hybrid orientations
DE102005052055B3 (de) 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
WO2007053382A1 (en) * 2005-10-31 2007-05-10 Advanced Micro Devices, Inc. An embedded strain layer in thin soi transistors and a method of forming the same
US8120060B2 (en) * 2005-11-01 2012-02-21 Massachusetts Institute Of Technology Monolithically integrated silicon and III-V electronics
US7986029B2 (en) * 2005-11-08 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dual SOI structure
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
US7569466B2 (en) * 2005-12-16 2009-08-04 International Business Machines Corporation Dual metal gate self-aligned integration
US7436034B2 (en) * 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
US8319285B2 (en) * 2005-12-22 2012-11-27 Infineon Technologies Ag Silicon-on-insulator chip having multiple crystal orientations
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US7432567B2 (en) * 2005-12-28 2008-10-07 International Business Machines Corporation Metal gate CMOS with at least a single gate metal and dual gate dielectrics
US7833849B2 (en) 2005-12-30 2010-11-16 International Business Machines Corporation Method of fabricating a semiconductor structure including one device region having a metal gate electrode located atop a thinned polygate electrode
US7425497B2 (en) * 2006-01-20 2008-09-16 International Business Machines Corporation Introduction of metal impurity to change workfunction of conductive electrodes
US7285452B2 (en) * 2006-02-10 2007-10-23 Sadaka Mariam G Method to selectively form regions having differing properties and structure
US7531392B2 (en) * 2006-02-27 2009-05-12 International Business Machines Corporation Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same
US20070215984A1 (en) * 2006-03-15 2007-09-20 Shaheen Mohamad A Formation of a multiple crystal orientation substrate
US7396407B2 (en) * 2006-04-18 2008-07-08 International Business Machines Corporation Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates
US7521307B2 (en) * 2006-04-28 2009-04-21 International Business Machines Corporation CMOS structures and methods using self-aligned dual stressed layers
US7452784B2 (en) 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
US7435639B2 (en) * 2006-05-31 2008-10-14 Freescale Semiconductor, Inc. Dual surface SOI by lateral epitaxial overgrowth
US20080048269A1 (en) * 2006-08-25 2008-02-28 International Business Machines Corporation Method of fabricating structure for integrated circuit incorporating hybrid orientation technology and trench isolation regions
US7595232B2 (en) * 2006-09-07 2009-09-29 International Business Machines Corporation CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors
US7820501B2 (en) * 2006-10-11 2010-10-26 International Business Machines Corporation Decoder for a stationary switch machine
US20080128821A1 (en) * 2006-12-04 2008-06-05 Texas Instruments Incorporated Semiconductor Device Manufactured Using Passivation of Crystal Domain Interfaces in Hybrid Orientation Technology
US20080164572A1 (en) * 2006-12-21 2008-07-10 Covalent Materials Corporation Semiconductor substrate and manufacturing method thereof
JP2008177529A (ja) * 2006-12-21 2008-07-31 Covalent Materials Corp 半導体基板およびその製造方法
US20080169535A1 (en) * 2007-01-12 2008-07-17 International Business Machines Corporation Sub-lithographic faceting for mosfet performance enhancement
US8016941B2 (en) * 2007-02-05 2011-09-13 Infineon Technologies Ag Method and apparatus for manufacturing a semiconductor
US7611979B2 (en) * 2007-02-12 2009-11-03 International Business Machines Corporation Metal gates with low charge trapping and enhanced dielectric reliability characteristics for high-k gate dielectric stacks
US7608522B2 (en) * 2007-03-11 2009-10-27 United Microelectronics Corp. Method for fabricating a hybrid orientation substrate
US9034102B2 (en) * 2007-03-29 2015-05-19 United Microelectronics Corp. Method of fabricating hybrid orientation substrate and structure of the same
US20080248626A1 (en) * 2007-04-05 2008-10-09 International Business Machines Corporation Shallow trench isolation self-aligned to templated recrystallization boundary
FR2915318B1 (fr) * 2007-04-20 2009-07-17 St Microelectronics Crolles 2 Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes
US7651902B2 (en) * 2007-04-20 2010-01-26 International Business Machines Corporation Hybrid substrates and methods for forming such hybrid substrates
US7750406B2 (en) * 2007-04-20 2010-07-06 International Business Machines Corporation Design structure incorporating a hybrid substrate
US7575968B2 (en) * 2007-04-30 2009-08-18 Freescale Semiconductor, Inc. Inverse slope isolation and dual surface orientation integration
US7547641B2 (en) * 2007-06-05 2009-06-16 International Business Machines Corporation Super hybrid SOI CMOS devices
FR2917235B1 (fr) * 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
FR2913815A1 (fr) * 2007-06-06 2008-09-19 Soitec Silicon On Insulator PROCEDE DE CO-INTEGRATION DE SEMI-CONDUCTEURS, EN PARTICULIER SOI ET GeOI OU GaAsOI
US7989306B2 (en) * 2007-06-29 2011-08-02 International Business Machines Corporation Method of forming alternating regions of Si and SiGe or SiGeC on a buried oxide layer on a substrate
US20090008725A1 (en) * 2007-07-03 2009-01-08 International Business Machines Corporation Method for deposition of an ultra-thin electropositive metal-containing cap layer
FR2918793B1 (fr) * 2007-07-11 2009-10-09 Commissariat Energie Atomique Procede de fabrication d'un substrat semiconducteur-sur- isolant pour la microelectronique et l'optoelectronique.
US8803195B2 (en) * 2007-08-02 2014-08-12 Wisconsin Alumni Research Foundation Nanomembrane structures having mixed crystalline orientations and compositions
US7808020B2 (en) * 2007-10-09 2010-10-05 International Business Machines Corporation Self-assembled sidewall spacer
US8105960B2 (en) * 2007-10-09 2012-01-31 International Business Machines Corporation Self-assembled sidewall spacer
US7863712B2 (en) * 2007-10-30 2011-01-04 International Business Machines Corporation Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same
US7696573B2 (en) * 2007-10-31 2010-04-13 International Business Machines Corporation Multiple crystallographic orientation semiconductor structures
US8043947B2 (en) * 2007-11-16 2011-10-25 Texas Instruments Incorporated Method to eliminate re-crystallization border defects generated during solid phase epitaxy of a DSB substrate
US8288756B2 (en) * 2007-11-30 2012-10-16 Advanced Micro Devices, Inc. Hetero-structured, inverted-T field effect transistor
US8394704B2 (en) * 2008-01-28 2013-03-12 Nxp B.V. Method for fabricating a dual-orientation group-IV semiconductor substrate
WO2009128776A1 (en) * 2008-04-15 2009-10-22 Vallin Oerjan Hybrid wafers with hybrid-oriented layer
US8241970B2 (en) 2008-08-25 2012-08-14 International Business Machines Corporation CMOS with channel P-FinFET and channel N-FinFET having different crystalline orientations and parallel fins
JP2010072209A (ja) * 2008-09-17 2010-04-02 Fuji Xerox Co Ltd 静電荷像現像用トナー、静電荷像現像用トナーの製造方法、静電荷像現像用現像剤および画像形成装置
FR2938117B1 (fr) * 2008-10-31 2011-04-15 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
FR2942674B1 (fr) * 2009-02-27 2011-12-16 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
US8227307B2 (en) * 2009-06-24 2012-07-24 International Business Machines Corporation Method for removing threshold voltage adjusting layer with external acid diffusion process
US8105892B2 (en) * 2009-08-18 2012-01-31 International Business Machines Corporation Thermal dual gate oxide device integration
US8022488B2 (en) 2009-09-24 2011-09-20 International Business Machines Corporation High-performance FETs with embedded stressors
US7943458B2 (en) * 2009-10-06 2011-05-17 International Business Machines Corporation Methods for obtaining gate stacks with tunable threshold voltage and scaling
US8288222B2 (en) 2009-10-20 2012-10-16 International Business Machines Corporation Application of cluster beam implantation for fabricating threshold voltage adjusted FETs
US8035141B2 (en) 2009-10-28 2011-10-11 International Business Machines Corporation Bi-layer nFET embedded stressor element and integration to enhance drive current
FR2954584B1 (fr) * 2009-12-22 2013-07-19 Commissariat Energie Atomique Substrat hybride a isolation amelioree et procede de realisation simplifie d'un substrat hybride
US8445974B2 (en) 2010-01-07 2013-05-21 International Business Machines Corporation Asymmetric FET including sloped threshold voltage adjusting material layer and method of fabricating same
US8299530B2 (en) 2010-03-04 2012-10-30 International Business Machines Corporation Structure and method to fabricate pFETS with superior GIDL by localizing workfunction
US8450807B2 (en) * 2010-03-09 2013-05-28 International Business Machines Corporation MOSFETs with reduced contact resistance
KR101642834B1 (ko) 2010-04-09 2016-08-11 삼성전자주식회사 Ｌｅｇ 공정을 이용하여 벌크 실리콘 웨이퍼의 필요한 영역내에 ｓｏⅰ층을 형성하는 반도체 소자의 제조방법
US8236660B2 (en) 2010-04-21 2012-08-07 International Business Machines Corporation Monolayer dopant embedded stressor for advanced CMOS
US8299535B2 (en) 2010-06-25 2012-10-30 International Business Machines Corporation Delta monolayer dopants epitaxy for embedded source/drain silicide
US8361889B2 (en) 2010-07-06 2013-01-29 International Business Machines Corporation Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator
US8962417B2 (en) 2010-10-15 2015-02-24 International Business Machines Corporation Method and structure for pFET junction profile with SiGe channel
US8659054B2 (en) 2010-10-15 2014-02-25 International Business Machines Corporation Method and structure for pFET junction profile with SiGe channel
US8466473B2 (en) 2010-12-06 2013-06-18 International Business Machines Corporation Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs
US8564063B2 (en) 2010-12-07 2013-10-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8536656B2 (en) 2011-01-10 2013-09-17 International Business Machines Corporation Self-aligned contacts for high k/metal gate process flow
US8643115B2 (en) 2011-01-14 2014-02-04 International Business Machines Corporation Structure and method of Tinv scaling for high κ metal gate technology
CN102790084B (zh) * 2011-05-16 2016-03-16 中国科学院上海微系统与信息技术研究所 锗和iii-v混合共平面的soi半导体结构及其制备方法
US8432002B2 (en) * 2011-06-28 2013-04-30 International Business Machines Corporation Method and structure for low resistive source and drain regions in a replacement metal gate process flow
US9064808B2 (en) * 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
CN102768982A (zh) * 2012-07-06 2012-11-07 上海新傲科技股份有限公司 带有绝缘埋层的混合晶向衬底的制备方法
CN102768983A (zh) * 2012-07-12 2012-11-07 上海新傲科技股份有限公司 带有绝缘埋层的混合晶向衬底的制备方法
JP2014093319A (ja) * 2012-10-31 2014-05-19 Toshiba Corp 半導体装置およびその製造方法
CN103871813A (zh) * 2012-12-14 2014-06-18 中国科学院微电子研究所 一种半导体离子注入均匀性的改善方法
FR3003685B1 (fr) 2013-03-21 2015-04-17 St Microelectronics Crolles 2 Procede de modification localisee des contraintes dans un substrat du type soi, en particulier fd soi, et dispositif correspondant
US9059095B2 (en) 2013-04-22 2015-06-16 International Business Machines Corporation Self-aligned borderless contacts using a photo-patternable dielectric material as a replacement contact
US8999791B2 (en) 2013-05-03 2015-04-07 International Business Machines Corporation Formation of semiconductor structures with variable gate lengths
US9214567B2 (en) 2013-09-06 2015-12-15 Globalfoundries Inc. Nanowire compatible E-fuse
US8951868B1 (en) 2013-11-05 2015-02-10 International Business Machines Corporation Formation of functional gate structures with different critical dimensions using a replacement gate process
CN103745952B (zh) * 2013-12-25 2016-04-06 上海新傲科技股份有限公司 带有绝缘埋层的混晶衬底的制备方法
US9595525B2 (en) 2014-02-10 2017-03-14 International Business Machines Corporation Semiconductor device including nanowire transistors with hybrid channels
US9093425B1 (en) 2014-02-11 2015-07-28 International Business Machines Corporation Self-aligned liner formed on metal semiconductor alloy contacts
US9184290B2 (en) 2014-04-02 2015-11-10 International Business Machines Corporation Method of forming well-controlled extension profile in MOSFET by silicon germanium based sacrificial layer
US9293375B2 (en) 2014-04-24 2016-03-22 International Business Machines Corporation Selectively grown self-aligned fins for deep isolation integration
US9490161B2 (en) 2014-04-29 2016-11-08 International Business Machines Corporation Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same
US9331076B2 (en) 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
US10056293B2 (en) * 2014-07-18 2018-08-21 International Business Machines Corporation Techniques for creating a local interconnect using a SOI wafer
US9412840B1 (en) 2015-05-06 2016-08-09 International Business Machines Corporation Sacrificial layer for replacement metal semiconductor alloy contact formation
US9666493B2 (en) 2015-06-24 2017-05-30 International Business Machines Corporation Semiconductor device structure with 110-PFET and 111-NFET curent flow direction
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11011411B2 (en) * 2019-03-22 2021-05-18 International Business Machines Corporation Semiconductor wafer having integrated circuits with bottom local interconnects
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
US11854816B2 (en) * 2021-08-27 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS60154548A (ja) * 1984-01-24 1985-08-14 Fujitsu Ltd 半導体装置の製造方法
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
US4659392A (en) * 1985-03-21 1987-04-21 Hughes Aircraft Company Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits
US4764796A (en) * 1985-12-19 1988-08-16 Sumitomo Electric Industries, Ltd. Heterojunction field effect transistor with two-dimensional electron layer
US4775641A (en) * 1986-09-25 1988-10-04 General Electric Company Method of making silicon-on-sapphire semiconductor devices
US4816893A (en) * 1987-02-24 1989-03-28 Hughes Aircraft Company Low leakage CMOS/insulator substrate devices and method of forming the same
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
JPH01162362A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH03285351A (ja) * 1990-04-02 1991-12-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型半導体装置およびその製造方法
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
US5554562A (en) * 1995-04-06 1996-09-10 Advanced Micro Devices, Inc. Advanced isolation scheme for deep submicron technology
US5888872A (en) * 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
EP1073112A1 (en) * 1999-07-26 2001-01-31 STMicroelectronics S.r.l. Process for the manufacturing of a SOI wafer by oxidation of buried cavities
US6229187B1 (en) * 1999-10-20 2001-05-08 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US6407425B1 (en) * 2000-09-21 2002-06-18 Texas Instruments Incorporated Programmable neuron MOSFET on SOI
US6782759B2 (en) * 2001-07-09 2004-08-31 Nartron Corporation Anti-entrapment system
JP3782021B2 (ja) * 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7329923B2 (en) 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US6815278B1 (en) * 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US7023055B2 (en) 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US20050116290A1 (en) 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers

Also Published As

Publication number Publication date
EP1702350A2 (en) 2006-09-20
TW200529423A (en) 2005-09-01
CN100505273C (zh) 2009-06-24
US20080108184A1 (en) 2008-05-08
TWI328286B (en) 2010-08-01
CN1630087A (zh) 2005-06-22
KR100961800B1 (ko) 2010-06-08
US20050116290A1 (en) 2005-06-02
US7785939B2 (en) 2010-08-31
KR20060130572A (ko) 2006-12-19
WO2005057631A3 (en) 2007-05-10
WO2005057631A2 (en) 2005-06-23
JP2007535802A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP5063114B2 (ja) プレーナ型ハイブリッド配向基板を形成する方法
US7402466B2 (en) Strained silicon CMOS on hybrid crystal orientations
US7060585B1 (en) Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US7253034B2 (en) Dual SIMOX hybrid orientation technology (HOT) substrates
US7498216B2 (en) Method of forming high-performance CMOS SOI devices on hybrid crystal-oriented substrates
US9355887B2 (en) Dual trench isolation for CMOS with hybrid orientations
US7023057B2 (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
JP2007535802A5 (ja)
EP3195354B1 (en) Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
JP2008227026A (ja) 半導体装置の製造方法
JP2005057284A (ja) ウェーハ結合およびｓｉｍｏｘプロセスを使用した異なる結晶方位を有する自己整合ｓｏｉ
KR102465268B1 (ko) 다양한 변형 상태를 갖는 핀 구조를 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조
US7732865B2 (en) Epitaxial imprinting
US7531392B2 (en) Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
JP2004296744A (ja) 半導体装置の製造方法
JP2005286165A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees