CN102768982A

CN102768982A - 带有绝缘埋层的混合晶向衬底的制备方法

Info

Publication number: CN102768982A
Application number: CN2012102333325A
Authority: CN
Inventors: 魏星; 欧阳恩伟; 曹共柏; 张峰; 林成鲁; 张苗; 王曦
Original assignee: Shanghai Simgui Technology Co Ltd
Current assignee: Shanghai Simgui Technology Co Ltd
Priority date: 2012-07-06
Filing date: 2012-07-06
Publication date: 2012-11-07

Abstract

本发明提供了一种带有绝缘埋层的混合晶向衬底的制备方法，包括如下步骤：a）提供衬底，所述衬底包括支撑层、绝缘埋层和第一器件层，所述第一器件层具有第一晶向，所述衬底表面具有第一区域和第二区域；b）在第一器件层表面形成具有第二晶向的第二器件层，所述第一器件层和第二器件层的材料相同；c）将第一区域中的第二器件层再结晶使其具有第一晶向，并且在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。本发明的优点在于通过对工艺实施顺序的调整和组合，巧妙实现了不同区域不同晶向器件层的集成，且所有区域均在绝缘埋层之上，避免了图形化的绝缘埋层所带来的器件和版图设计的困难。

Description

带有绝缘埋层的混合晶向衬底的制备方法

技术领域

本发明是关于一种混合晶相衬底的制备方法，特别涉及一种具有连续绝缘埋层的混合晶相衬底的制备方法。

背景技术

在目前的半导体技术中，CMOS电路主要是制作在具有（100）晶面的硅衬底上，这是因为在（100）晶面上具有小的氧化物-界面电荷密度以及最高的电子迁移率。但是，空穴的迁移率在（100）晶片上仅仅约为相应电子迁移率的1/4-1/2，这就使得在（100）晶片上制备的pMOSFETs的驱动电流约为nMOSFETs的一半，虽然传统上使用更大的pMOSFETs可以来平衡nMOSFETs，实际上这增大了栅和寄生电容。有报道称在(100)衬底通过将沟道方向从<110>转移至<100>晶向可以改善pFET的性能，但是更多的工作主要是集中在改变表面晶向的努力上，比如采用(110)或者(111)衬底可以带来更多的空穴迁移率的提升。人们发现空穴迁移率在(110)晶片的<110>晶向上具有最大值，该值是空穴在(100)晶片上的迁移率的两倍以上。也就是说，相同尺寸的制备在(110)晶片上的pFET将比制备在(100)晶片上的pFET获得更大的驱动电流。但是，即使在不考虑沟道方向的情况下，该晶面方向完全不适用于制造nFET。

综上，(110)晶面是最适合用于制备pFET，因其具有最大的空穴迁移率，但是该晶向完全不适合于制备nFET。相反地，(100)晶向因其具有最大的电子迁移率而特别适合于制备nFET。从以上观点来看，有必要在具有不同晶向的衬底之上制备一种集成器件，以针对特定的器件提供最优的性能，此即为混合晶向技术。该技术基于衬底和沟道晶向的优化来提升载流子的迁移率从而达到提升器件性能的目的，即通过在(110)区域制备pFET在(100)区域制备nFET以实现器件性能的提升。

目前，混合晶向技术是制备在SOI衬底之上，该技术所制备的器件是SOI和体硅器件的混合，这就给器件设计和版图设计带来困难，并且使得制备工艺复杂。因此，的确需要提出一种完全的基于SOI的平面混合晶向衬底及其制备办法，并且实现在不同区域不同晶向硅的集成。

发明内容

本发明所要解决的技术问题是，提供一种具有连续绝缘埋层的平面混合晶向衬底及其制备办法，并且实现在不同区域不同晶向硅的集成。

为了解决上述问题，本发明提供了一种带有绝缘埋层的混合晶向衬底的制备方法，包括如下步骤：a）提供衬底，所述衬底包括支撑层、绝缘埋层和第一器件层，所述第一器件层具有第一晶向，所述衬底表面具有第一区域和第二区域；b）在第一器件层表面形成具有第二晶向的第二器件层，所述第一器件层和第二器件层的材料相同；c）将第一区域中的第二器件层再结晶使其具有第一晶向，并且在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。

可选的，所述步骤c）进一步包括：在第二器件层表面形成图形化的阻挡层，所述图形化阻挡层在第一区域的厚度小于在第二区域的厚度；采用离子束通过所述阻挡层轰击第二器件层，使第一区域的第二器件层全部非晶化；对第二器件层实施退火，使第二器件层被轰击的非晶化部分再结晶，再结晶部分具有第一晶向；去除阻挡层：在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。

可选的，所述步骤c）进一步包括：在第一区域和第二区域的界面处形成分隔第二器件层的侧墙；在第二器件层表面形成图形化的阻挡层，所述图形化阻挡层在第一区域的厚度小于在第二区域的厚度；采用离子束通过所述阻挡层轰击第二器件层，使第一区域的第二器件层全部非晶化；对第二器件层实施退火，使第二器件层被轰击的非晶化部分再结晶，再结晶部分具有第一晶向；去除阻挡层。

可选的，所述第一器件层和第二器件层的材料均为单晶硅，所述第一晶向为（100），第二晶向为（110），或者所述第一晶向为（110），第二晶向为（100）。

可选的，所述绝缘埋层的材料选自于氮化硅、氧化硅和氮氧化硅中的任意一种。

可选的，所述侧墙的材料选自于氮化硅、氧化硅和氮氧化硅中的任意一种。

可选的，所述阻挡层是由氧化硅层和氮化硅层构成的双层结构。

本发明的优点在于通过对工艺实施顺序的调整和组合，巧妙实现了不同区域不同晶向器件层的集成，且所有区域均在绝缘埋层之上，避免了图形化的绝缘埋层所带来的器件和版图设计的困难。

附图说明

附图1所示是本发明第一具体实施方式的实施步骤示意图。

附图2A至附图2G所示是本发明第一具体实施方式的工艺流程图。

附图3所示是本发明第二具体实施方式的实施步骤示意图。

附图4A至附图4C所示是本发明第二具体实施方式的工艺流程图。

具体实施方式

接下来结合附图详细介绍本发明所述一种带有绝缘埋层的混合晶向衬底的制备方法的具体实施方式。

首先结合附图给出本发明的第一具体实施方式。

附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S100，提供衬底，所述衬底包括支撑层、绝缘埋层和第一器件层，所述第一器件层具有第一晶向，所述衬底表面具有第一区域和第二区域；步骤S110，在第一器件层表面形成具有第二晶向的第二器件层，所述第一器件层和第二器件层的材料相同；步骤S121，在第二器件层表面形成图形化的阻挡层，所述图形化阻挡层在第一区域的厚度小于在第二区域的厚度；步骤S122，采用离子束通过所述阻挡层轰击第二器件层，使第一区域的第二器件层全部非晶化；步骤S123，对第二器件层实施退火，使第二器件层被轰击的非晶化部分再结晶，再结晶部分具有第一晶向；步骤S124，去除阻挡层：步骤S125，在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。

附图2A至附图2G所示是本具体实施方式的工艺流程图。

附图2A所示，参考步骤S100，提供衬底200，所述衬底200包括支撑层201、绝缘埋层202和第一器件层203，所述第一器件层203具有第一晶向，所述衬底200表面具有第一区域I和第二区域II。所述第一晶向例如可以是（100）或者（110）晶向，或者是其它任意一种常见的半导体衬底晶向，例如（111）等。支撑层201的晶向可以任意选择为与第一器件层203相同或者不同。支撑层201和第一器件层203的材料可以是包括单晶硅在内的任意一种常见的半导体材料，两者的材料可以相同或者不同；绝缘层202的材料例如可以是氮化硅、氧化硅或者氮氧化硅等。

附图2B所示，参考步骤S110，在第一器件层203表面形成具有第二晶向的第二器件层204，所述第一器件层203和第二器件层204的材料相同，例如可以同为单晶硅。所述第二晶向例如可以是（100）或者（110）晶向，或者是其它任意一种常见的半导体衬底晶向，例如（111）等。例如在第一晶向是（100）时，第二晶向可以是（110），反之在第一晶向是（110）时，第二晶向可以是（100）。形成第二器件层204的工艺例如可以是将另一与衬底200结构相同，但器件层为第二器件层204的转移衬底（未图示）与衬底200键合，再将该转移衬底的支撑层和埋层去除，保留第二器件层204，从而实现在第一器件层203表面形成具有第二晶向的第二器件层204。形成第二器件层204的工艺也可以是采用智能剥离的方法将一预先注入氢离子形成剥离层的转移衬底键合到第一器件层203的表面，再从剥离层剥离部分转移衬底之后形成第一器件层203表面的第二器件层204。

附图2C所示，参考步骤S121，在第二器件层204表面形成图形化的阻挡层210，所述图形化阻挡层210在第一区域I的厚度小于在第二区域II的厚度。图形化的阻挡层210可以采用首先生长连续的阻挡层，再通过光刻和刻蚀形成图形的工艺。如果光刻后的刻蚀工艺将第一区域I刻穿至第二器件层204的表面，则第一区域I的厚度为零，刻蚀工艺也可以是减薄第一区域I至某一厚度，从而保证第一区域I的厚度小于第二区域II的厚度。本具体实施方式中，阻挡层210是由氧化硅层211和氮化硅层212构成的双层结构，在第一区域I只保留了氮化硅层212，而在第二区域保留了氮化硅层212和氧化硅层211，这种结构的形成工艺是首先形成连续的氧化硅层211和氮化硅层212，再刻蚀第一区域I的氧化硅层211至氮化硅层212自停止而形成，双层结构的优点在于利用了双层结构腐蚀自停止的特点，易于控制第一区域I和第二区域II的厚度差。

附图2D所示，参考步骤S122，采用离子束通过所述阻挡层210轰击第二器件层204，使第一区域I的第二器件层204全部非晶化。本步骤欲实现第二器件层204全部非晶化的目的，应当对离子束的能量和图形化阻挡层210在第一区域I和第二区域II的厚度差进行优化，以保证将离子束的能量控制在恰好注入至第一区域I的第二器件层204，并且在第二区域II内的离子束不会穿透图形化阻挡层210。注入离子可以选择成与第一和第二器件层材料相同的离子，例如对于单晶硅材料而言可以选择为Si离子，注入能量为1keV～1000keV，注入剂量为1×10¹⁴cm^-2～1×10¹⁷ cm^-2。

附图2E所示，参考步骤S123，对第二器件层204实施退火，使第二器件层204被轰击的非晶化部分再结晶，再结晶部分具有第一晶向。由于第一区域I的第二器件层204已经被非晶化，重结晶后会受到该区域具有第一晶向的第一器件层203的影响，从而具有第一晶向。本步骤退火的温度范围为300-900℃，优化为700℃，退火时间1min-10小时，优化为10min。

附图2F所示，参考步骤S124，去除阻挡层210。去除阻挡层210的工艺可以采用腐蚀等常规手段。

附图2G所示，参考步骤S125，在第一区域I和第二区域II的界面处形成分隔第二器件层204的侧墙230。侧墙230的深度应当至少能够贯穿第二器件层204，并优选贯穿第一器件层203而至绝缘埋层202。形成侧墙230的工艺可以采用业内常见的形成浅沟槽隔离工艺，此处不再赘述。所述侧墙230的材料选自于氮化硅、氧化硅和氮氧化硅中的任意一种。

步骤S121至步骤S125实施完毕后，即实现了将第一区域I中的第二器件层204再结晶使其具有第一晶向，并且在第一区域I和第二区域II的界面处形成分隔第二器件层204的侧墙这一目的。在此之后还可以进一步进行抛光、倒角等工艺对衬底进行进一步的加工处理。上述方法实现了不同区域不同晶向器件层的集成，所有区域均在绝缘埋层202之上，避免了图形化的绝缘埋层所带来的器件和版图设计的困难。

接下来结合附图给出本发明的第二具体实施方式。

附图3所示是本具体实施方式的实施步骤示意图，包括：步骤S300，提供衬底，所述衬底包括支撑层、绝缘埋层和第一器件层，所述第一器件层具有第一晶向，所述衬底表面具有第一区域和第二区域；步骤S310，在第一器件层表面形成具有第二晶向的第二器件层，所述第一器件层和第二器件层的材料相同；步骤S321，在第一区域和第二区域的界面处形成分隔第二器件层的侧墙；步骤S322，在第二器件层表面形成图形化的阻挡层，所述图形化阻挡层在第一区域的厚度小于在第二区域的厚度；步骤S323，采用离子束通过所述阻挡层轰击第二器件层，使第一区域的第二器件层全部非晶化；步骤S324，对第二器件层实施退火，使第二器件层被轰击的非晶化部分再结晶，再结晶部分具有第一晶向；步骤S325，去除阻挡层。

附图4A至附图4C所示是本具体实施方式的部分工艺流程图。

附图4A所示，参考步骤S300，提供衬底400，所述衬底400包括支撑层401、绝缘埋层402和第一器件层403，所述第一器件层403具有第一晶向，所述衬底400表面具有第一区域I和第二区域II。所述第一晶向例如可以是（100）或者（110）晶向，或者是其它任意一种常见的半导体衬底晶向，例如（111）等。支撑层401的晶向可以任意选择为与第一器件层403相同或者不同。支撑层401和第一器件层403的材料可以是包括单晶硅在内的任意一种常见的半导体材料，两者的材料可以相同或者不同；绝缘层402的材料例如可以是氮化硅、氧化硅或者氮氧化硅等。

附图4B所示，参考步骤S310，在第一器件层403表面形成具有第二晶向的第二器件层404，所述第一器件层403和第二器件层404的材料相同，例如可以同为单晶硅。所述第二晶向例如可以是（100）或者（110）晶向，或者是其它任意一种常见的半导体衬底晶向，例如（111）等。例如在第一晶向是（100）时，第二晶向可以是（110），反之在第一晶向是（110）时，第二晶向可以是（100）。形成第二器件层404的工艺例如可以是将另一与衬底400结构相同，但器件层为第二器件层404的转移衬底（未图示）与衬底400键合，再将该转移衬底的支撑层和埋层去除，保留第二器件层404，从而实现在第一器件层403表面形成具有第二晶向的第二器件层404。形成第二器件层404的工艺也可以是采用智能剥离的方法将一预先注入氢离子形成剥离层的转移衬底键合到第一器件层403的表面，再从剥离层剥离部分转移衬底之后形成第一器件层403表面的第二器件层404。

附图4C所示，参考步骤S321，在第一区域I和第二区域II的界面处形成分隔第二器件层404的侧墙430。侧墙430的深度应当至少能够贯穿第二器件层404，并优选贯穿第一器件层403而至绝缘埋层402。形成侧墙430的工艺可以采用业内常见的形成浅沟槽隔离工艺，此处不再赘述。所述侧墙430的材料选自于氮化硅、氧化硅和氮氧化硅中的任意一种。

步骤S322至步骤S325的实施请参考前一实施方式中关于步骤S121至S124的叙述，此处不再赘述。实施完毕后的衬底结构与附图2G所示结构相同。

步骤S321至步骤S325实施完毕后，即实现了将第一区域I中的第二器件层404再结晶使其具有第一晶向，并且在第一区域I和第二区域II的界面处形成分隔第二器件层404的侧墙这一目的。在此之后还可以进一步进行抛光、倒角等工艺对衬底进行进一步的加工处理。同前一具体实施方式一样，上述方法实现了不同区域不同晶向器件层的集成，所有区域均在绝缘埋层402之上，避免了图形化的绝缘埋层所带来的器件和版图设计的困难。

综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所申请的专利范围所界定者为准。

Claims

1.一种带有绝缘埋层的混合晶向衬底的制备方法，其特征在于，包括如下步骤：

a）提供衬底，所述衬底包括支撑层、绝缘埋层和第一器件层，所述第一器件层具有第一晶向，所述衬底表面具有第一区域和第二区域；

b）在第一器件层表面形成具有第二晶向的第二器件层，所述第一器件层和第二器件层的材料相同；

c）将第一区域中的第二器件层再结晶使其具有第一晶向，并且在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。

2.根据权利要求1所述的方法，其特征在于，所述步骤c）进一步包括：

在第二器件层表面形成图形化的阻挡层，所述图形化阻挡层在第一区域的厚度小于在第二区域的厚度；

采用离子束通过所述阻挡层轰击第二器件层，使第一区域的第二器件层全部非晶化；

对第二器件层实施退火，使第二器件层被轰击的非晶化部分再结晶，再结晶部分具有第一晶向；

去除阻挡层：

在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。

3.根据权利要求1所述的方法，其特征在于，所述步骤c）进一步包括：

在第一区域和第二区域的界面处形成分隔第二器件层的侧墙；

去除阻挡层。

4.根据权利要求1～3任意一项所述的方法，其特征在于，所述第一器件层和第二器件层的材料均为单晶硅，所述第一晶向为（100），第二晶向为（110），或者所述第一晶向为（110），第二晶向为（100）。

5.根据权利要求1～3任意一项所述的方法，其特征在于，所述绝缘埋层的材料选自于氮化硅、氧化硅和氮氧化硅中的任意一种。

6.根据权利要求1～3任意一项所述的方法，其特征在于，所述侧墙的材料选自于氮化硅、氧化硅和氮氧化硅中的任意一种。

7.根据权利要求1～3任意一项所述的方法，其特征在于，所述阻挡层是由氧化硅层和氮化硅层构成的双层结构。