JP5021301B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5021301B2
JP5021301B2 JP2006515452A JP2006515452A JP5021301B2 JP 5021301 B2 JP5021301 B2 JP 5021301B2 JP 2006515452 A JP2006515452 A JP 2006515452A JP 2006515452 A JP2006515452 A JP 2006515452A JP 5021301 B2 JP5021301 B2 JP 5021301B2
Authority
JP
Japan
Prior art keywords
region
oxide film
film
forming
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006515452A
Other languages
English (en)
Other versions
JPWO2006018974A1 (ja
Inventor
貴光 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006515452A priority Critical patent/JP5021301B2/ja
Publication of JPWO2006018974A1 publication Critical patent/JPWO2006018974A1/ja
Application granted granted Critical
Publication of JP5021301B2 publication Critical patent/JP5021301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

この発明は、耐圧の異なる複数の素子を半導体基板上に共通に搭載した半導体装置およびその製造方法に関する。
たとえば、液晶表示パネルの駆動回路を構成する集積回路（ドライバＩＣ）やディジタルスチルカメラ等のオートフォーカス制御のための集積回路（オートフォーカスＩＣ）のような半導体装置は、半導体基板上に耐圧の異なる複数種類のトランジスタ素子（典型的にはＭＯＳ型電界効果トランジスタ）を搭載して構成される場合がある。このような半導体装置は、たとえば、半導体基板上に、低耐圧トランジスタが形成された低耐圧領域と、高耐圧トランジスタが形成された高耐圧領域とを備えている。
個々のトランジスタ素子を形成するための素子領域の分離は、ＬＯＣＯＳ（local oxidation of silicon）法で行われるか、またはＳＴＩ（Shallow Trench Isolation（シャロウ・トレンチ・アイソレーション））法により行われる。ＬＯＣＯＳ法は、シリコン基板の表面に選択的に熱酸化膜を成長させることによって素子領域を分離する方法である。一方、ＳＴＩ法は、シリコン基板に形成した浅いトレンチ（深さ４０００Å程度）内に絶縁体（たとえば酸化シリコン）を埋め込むことによって素子形成領域を分離する方法である。
半導体基板上に低耐圧領域および高耐圧領域の両方を有する半導体装置においても、両領域にＬＯＣＯＳ法を等しく適用した構成（たとえば、下記特許文献１および下記特許文献２）、または両領域にＳＴＩ法を等しく適用した構成が、従来から採用されてきた。
しかし、ＬＯＣＯＳ法を低耐圧領域に適用すると、この低耐圧領域における素子の微細化が阻害される。その一方で、ＳＴＩ法を高耐圧領域に適用すると、トレンチのエッジ部において顕著な電界集中が生じ、耐圧の劣化を招く。
より具体的には、高耐圧のＭＯＳ型トランジスタは、ゲート電極のエッジ部にゲート酸化膜よりも厚い酸化膜を配置することによって、ゲート電極エッジ部における電界の集中を緩和するドリフト・ドレイン構造がとられる場合がある。その厚い酸化膜は、ＬＯＣＯＳ法による素子分離構造が採られる場合にはＬＯＣＯＳ酸化膜で形成され、ＳＴＩ法による素子分離構造が採られる場合にはＳＴＩ部によって形成される。そして、ＳＴＩ部によって厚い酸化膜を形成する場合に、ゲート電極エッジ部の直下に位置するＳＴＩ部の角部（トレンチの角部）において、電界の集中が生じることになるのである。
この発明の目的は、半導体基板上に耐圧の異なる複数の領域を有し、耐圧の低い領域では素子の微細化を図ることができる一方、耐圧の高い領域の素子には十分な耐圧を付与することができる半導体装置およびその製造方法を提供することである。
この発明に係る半導体装置は、半導体基板と、この半導体基板上の領域であって、この半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ第１素子分離部によって分離された第１素子形成領域を有する第１領域と、前記第１素子形成領域に形成された第１素子と、前記半導体基板上の上記第１領域とは別の領域であって、第２素子形成領域を有する第２領域と、前記第２素子形成領域に形成され、ゲート電極のソース側およびドレイン側のエッジ部にゲート絶縁膜よりも厚いＬＯＣＯＳ酸化膜をそれぞれ配置したドリフト・ドレイン構造を有し、前記第１素子よりも高耐圧の第２素子とを含み、前記第２領域に形成された前記第２素子形成領域は、トレンチ内に絶縁物を埋め込んだ第２素子分離部によって前記第２領域に形成された他の前記第２素子形成領域から分離されており、前記トレンチ内の絶縁物に前記ＬＯＣＯＳ酸化膜がつながっており、前記第１領域と前記第２領域とは、トレンチ内に絶縁物を埋め込んだ第３素子分離部によって分離されている。
この構成によれば、比較的低耐圧の第１素子が形成される第１領域における素子分離には、いわゆるシャロウ・トレンチ・アイソレーション（ＳＴＩ）が適用されるので、この第１領域の構造の微細化を有利に図ることができる。その一方で、第２領域に形成される比較的高耐圧の第２素子は、ゲート電極のソース側およびドレイン側のエッジ部にＬＯＣＯＳ酸化膜をそれぞれ有するドリフト・ドレイン構造に形成されているので、ＳＴＩ部からなる厚い絶縁膜をゲート電極エッジ部に配置する場合のような電界の集中の問題を抑制できる。これにより、第２素子は、十分な耐圧を有することができる。
また、前記第２素子形成領域は、前記半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ第２素子分離部によって他の前記第２素子形成領域から分離された領域である。この構成では、第２領域においても第１領域と同様にＳＴＩによる素子形成領域の分離がされているので、共通の工程で、第１および第２領域の素子形成領域の分離構造を形成することができ、製造が容易である。
前記の半導体装置を製造するための一つの製造方法は、半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ第１素子分離部、第２素子分離部および第３素子分離部を形成することにより、前記第３素子分離部で分離された第１領域および第２領域を前記半導体基板上に形成し、前記第１領域に第１素子分離部によって分離された第１素子形成領域を形成し、前記第２領域に前記第２素子分離部によって分離された第２素子形成領域を形成する工程と、前記第１素子形成領域に第１素子を形成する工程と、ゲート電極のソース側およびドレイン側のエッジ部にゲート絶縁膜よりも厚いＬＯＣＯＳ酸化膜をそれぞれ配置したドリフト・ドレイン構造を有し、前記第１素子よりも高耐圧の第２素子を前記第２素子形成領域に形成する工程とを含み、前記ＬＯＣＯＳ酸化膜が前記第２素子分離部のトレンチ内の絶縁物につながるように形成される。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施例の説明により明らかにされる。
この発明の一実施形態に係る半導体装置の構成を説明するための図解的な断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 前記の半導体装置の製造工程を示す断面図である。 高耐圧トランジスタの近傍の平面図であり、図２Ｅの工程における構成を示す。 図４Ａは図３の切断面線IV−IVにおける断面図であり、図４Ｂは図２Ｆの工程に対応する同様の切断面を示し、図４Ｃは図２Ｉに対応する同様の切断面を示す。 高耐圧トランジスタにおけるゲート酸化膜耐圧を示す図であり、ゲート電圧Ｖｇとゲートリーク電流Ｉｇとの関係が示されている。 Ｎチャネル高耐圧トランジスタの静特性を示す図であり、ソース接地、ドレイン電圧Ｖds＝０．１Ｖのときにおける、ゲート電圧Ｖgsに対するドレイン電流Ｉdsの変化が示されている。 参考形態に係る半導体装置の構成を説明するための図解的な断面図である。 図８ (a)〜図８ (f)は、前記実施形態の製造方法から抽出される一つの特徴を一例により概説するための図解的な断面図である。 図９ (a)〜図９ (h)は、前記実施形態の半導体装置の製造方法から抽出される別の特徴を一例により概説するための図解的な断面図である。
発明の実施の形態
図１は、この発明の一実施形態に係る半導体装置の構成を説明するための図解的な断面図である。この半導体装置は、複数の低耐圧トランジスタ５１が形成される第１領域５０と、複数の高耐圧トランジスタ７１が形成される第２領域７０とを有するシリコン基板（半導体基板の一例）４０を備えている。
第１領域５０内に形成された複数の低耐圧トランジスタ５１は、シリコン基板４０の表層部に形成されたシャロウ・トレンチ分離（ＳＴＩ：Shallow Trench Isolation）部５２によって分離された素子形成領域５３内に形成されている。ＳＴＩ部５２は、シリコン基板４０の表面に形成された浅い（たとえば、深さ４０００Å程度）トレンチ５４内に酸化シリコン５５を埋め込んで形成されている。
素子形成領域５３を含む領域には、シリコン基板４０の表層部に、ウェル（Ｐ型ウェルまたはＮ型ウェル）５６が形成されている。このウェル５６内には、チャネル領域５７を挟んでソース拡散層５８およびドレイン拡散層５９（Ｐ型ウェル内ではＮ型拡散層、Ｎ型ウェル内ではＰ型拡散層）が形成されている。そして、チャネル領域５７の表面に、たとえば膜厚３２Åのゲート酸化膜６０（第３酸化膜）が形成され、このゲート酸化膜６０上にゲート電極６１が積層されている。
図示は省略するが、さらに、ゲート電極６１上およびソース／ドレイン拡散層５８，５９を覆うように層間絶縁膜が形成されている。この層間絶縁膜に形成されたコンタクト孔を介してソース拡散層５８およびドレイン拡散層５９にそれぞれ接合するようにソース電極およびドレイン電極が形成されている。
第１領域５０内に形成されている複数の低耐圧トランジスタ５１は、いずれもＮチャンネル型トランジスタ（Ｐ型ウェル内にＮ型ソース・ドレイン拡散層を形成したもの）であってもよいし、いずれもＰチャンネル型トランジスタ（Ｎ型ウェル内にＰ型ソース・ドレイン拡散層を形成したもの）であってもよく、Ｎチャンネル型トランジスタおよびＰチャンネル型トランジスタの両方を含んでいてもよい。
第２領域７０に形成された高耐圧トランジスタ７１は、シリコン基板４０の表層部に形成されたＳＴＩ部７２によって分離された素子形成領域７３に形成されている。ＳＴＩ部７２は、シリコン基板４０の表面に形成された浅い（たとえば、深さ４０００Å程度）トレンチ７４内に酸化シリコン７５を埋め込んで形成されている。
素子形成領域７３を含む領域には、シリコン基板４０の表層部に、ウェル（Ｐ型ウェルまたはＮ型ウェル）７６が形成されている。このウェル７６内には、チャネル領域７７（アクティブ領域）を挟んでソース側ドリフト層７８およびドレイン側ドリフト層７９（Ｐ型ウェル内ではＮ型ドリフト層、Ｎ型ウェル内ではＰ型ドリフト層）が形成されている。そして、チャネル領域７７の表面に、たとえば膜厚１０００Åのゲート酸化膜８０（第２酸化膜）が形成され、このゲート酸化膜８０上にゲート電極８１が積層されている。
ドリフト層７８，７９の表面には、厚いＬＯＣＯＳ酸化膜８４，８５（第１酸化膜。たとえば、膜厚２８００Å程度）がそれぞれ形成されている。ゲート電極８１は、チャネル領域７７上からＬＯＣＯＳ酸化膜８４，８５のチャネル領域７７側縁部に至る領域に形成されている。これにより、ゲート電極８１のソース側およびドレイン側の端部８１ａは、それぞれ、ゲート酸化膜８０よりも厚いＬＯＣＯＳ酸化膜８４，８５上に位置しており、電界の集中を防いで高耐圧を実現するドリフト・ドレイン構造が形成されている。
ＬＯＣＯＳ酸化膜８４，８５には、ドリフト層７８，７９にソース電極およびドレイン電極をそれぞれ接合するためのコンタクト孔８６，８７が形成されている。これらのコンタクト孔８６，８７の直下の領域には、ドリフト層７８，７９と同じ導電型でそれらよりも高濃度に不純物を含むソースコンタクト層７８ａおよびドレインコンタクト層７９ａがそれぞれ形成されている。図示は省略するが、さらに、上述の層間絶縁膜が、ゲート電極８１上およびＬＯＣＯＳ酸化膜８４，８５を覆うように形成されている。この層間絶縁膜には、ソース電極およびドレイン電極のためのコンタクト孔がそれぞれ形成されており、これらはＬＯＣＯＳ酸化膜８４，８５に形成されたコンタクト孔８６，８７に連通している。
ドリフト層７８，７９は、ＬＯＣＯＳ酸化膜８４，８５の下方を回り込んでチャネル領域７７へと進入している。ＬＯＣＯＳ酸化膜８４，８５のチャネル領域７７側の縁部からチャネル領域７７の内方へのドリフト層７８，７９の進入距離Ｘ１，Ｘ２は、後述の製造方法の適用によって、ばらつきを抑制して、精度よく制御される。
第２領域７０内に形成されている複数の高耐圧トランジスタ７１は、いずれもＮチャンネル型トランジスタ（Ｐ型ウェル内にＮ型ドリフト層を形成したもの）であってもよいし、いずれもＰチャンネル型トランジスタ（Ｎ型ウェル内にＰ型ドリフト層を形成したもの）であってもよく、Ｎチャンネル型トランジスタおよびＰチャンネル型トランジスタの両方を含んでいてもよい。
高耐圧トランジスタ７１は、低耐圧トランジスタ５１よりも耐圧の高いトランジスタである。たとえば、高耐圧トランジスタ７１の動作電圧は、４０Ｖ程度であるのに対して、低耐圧トランジスタ５１の動作電圧は、１．８Ｖ程度である。また、低耐圧トランジスタ５１は、高耐圧トランジスタ７１よりも微細な構造であり、高耐圧トランジスタ７１の素子サイズ（素子形成領域７３の大きさ）は２０μｍのオーダであるのに対して、低耐圧トランジスタ５１の素子サイズ（素子形成領域５３の大きさ）は１μｍのオーダーとなっている。
この実施形態の半導体装置では、素子形成領域５３，７３の分離をＳＴＩ部５２，７２によって行っているので、ＬＯＣＯＳ法による素子分離の場合に比較して、素子分離のために占有される領域（素子分離領域）を小さくすることができる。これにより、とくに、低耐圧領域である第１領域５０において微細構造の低耐圧トランジスタ５１を高密度に形成することができる。その一方で、高耐圧領域である第２領域７０においては、ドリフト・ドレイン構造のための厚い酸化膜は、ＬＯＣＯＳ酸化膜８４，８５で形成されている。これにより、この厚い酸化膜をＳＴＩ構造で形成する場合における電界集中の問題を克服することができ、高耐圧トランジスタ７１の耐圧を向上することができる。
図２Ａ〜２Ｌは、前記の半導体装置の製造方法を工程順に示す断面図である。まず、図２Ａに示すように、ＳＴＩ部５２，７２を形成したシリコン基板４０が作製される。具体的には、シリコン基板４０の表面の第１および第２領域５０，７０に、たとえば反応性イオンエッチングによってトレンチ５４，７４（深さ４０００Å程度）を形成し、さらに、全面に酸化シリコン膜（ＨＤＰ：高密度プラズマＣＶＤ酸化膜）が形成される。その後、ＣＭＰ（化学的機械的研磨）法によって表面を平坦化し、トレンチ５４，７４外の酸化シリコン膜を除去することにより、トレンチ５４，７４内に酸化シリコン５５，７５が埋め込まれた構造のＳＴＩ部５２，７２が得られる。
この状態から、第２領域７０のウェル７６を形成すべき領域に開口を有するレジスト膜４１でシリコン基板４０の表面を覆い、このレジスト膜４１をマスクとしてウェル７６の形成のための不純物イオンが注入される。この不純物イオンは、ウェル７６をＰ型とする場合であれば、たとえばホウ素イオンであり、ウェル７６をＮ型とする場合であれば、たとえばリンイオンである。このイオン注入の際、第１領域５０はレジスト膜４１で覆われているので、この第１領域５０には不純物イオンは導入されない。
次に、図２Ｂに示すように、レジスト膜４１を剥離し、熱酸化法によって、シリコン基板４０の表面全面にパッド酸化膜４２が形成される。この際にシリコン基板４０に与えられる熱を利用して、シリコン基板４０に注入された不純物イオンの熱拡散（ドライブ）が行われ、シリコン基板４０内にウェル７６が形成される。
続いて、図２Ｃに示すように、ＣＶＤ（化学的気相成長）法によって、パッド酸化膜４２の全面を被覆する窒化シリコン膜４３（たとえば、膜厚３００Å程度）が形成される。次いで、図２Ｄに示すように、窒化シリコン膜４３の表面にレジスト膜４４のパターンが形成される。このレジスト膜４４は、図１の構造におけるＬＯＣＯＳ酸化膜８４，８５に対応するレジスト開口４４ａ（チャネル領域７７を挟んで対向する一対の領域に形成されるレジスト開口）を有し、残余の部分を被覆するものである。すなわち、レジスト膜４４は、第１領域５０全体を被覆し、第２領域７０のチャネル領域７７に対応する領域を被覆し、コンタクト孔８６，８７に対応する領域を被覆している。このレジスト膜４４によって被覆されていない領域が第１酸化膜形成領域である。
このレジスト膜４４をマスクとして、ドリフト層７８，７９を形成するための不純物イオンが注入される。この不純物イオンは、ウェル７６とは反対の導電型の不純物イオンであり、ドリフト層７８，７９をＮ型とする場合であれば、たとえばリンイオンが用いられ、ドリフト層７８，７９をＰ型とする場合であれば、たとえばホウ素イオンである。不純物イオンの注入エネルギーは、イオン投影飛程がＳＴＩ部７２の厚さよりも小さくなるように設定される。
この後、図２Ｅに示すように、レジスト膜４４をマスクとして、ドライエッチングである反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が行われ、後に耐酸化性マスク膜として用いられる窒化シリコン膜４３がパターニングされる。すなわち、この窒化シリコン膜４３は、レジスト膜４４と同様、第１領域５０全体を被覆し、第２領域７０のチャネル領域７７に対応する領域を被覆し、コンタクト孔８６，８７に対応する領域を被覆している。この窒化シリコン膜４３は、レジスト膜４４によってパターニングされるので、このレジスト膜４４のレジスト開口４４ａと整合するマスク開口４３ａを有することになり、このマスク開口４３ａは、チャネル領域７７を挟んで対向する一対の領域に形成される。
次に、図２Ｆに示すように、窒化シリコン膜４３を耐酸化性マスクとした熱酸化（ＬＯＣＯＳ法）が行われる。これにより、第２領域７０内において、チャネル領域７７を挟んで対向する領域（ドリフト層７８，７９の領域）にＬＯＣＯＳ酸化膜８４，８５が形成されるとともに、注入されたイオンの熱拡散（ドライブ）が生じることにより、チャネル領域７７を挟んで対向するドリフト層７８，７９が形成されることになる。
ＬＯＣＯＳ酸化膜８４，８５は、２８００Å程度の膜厚を有している。また、ドリフト層７８，７９は、ＬＯＣＯＳ酸化膜８４，８５のチャネル領域７７側エッジ部よりも、チャネル領域７７の内方に進入距離Ｘ１，Ｘ２だけ入り込んだ状態となる。図２Ｄおよび図２Ｅを参照して説明したとおり、ドリフト層７８，７９の形成のためのイオン注入時に使用されるマスクとしてのレジスト膜４４は、ＬＯＣＯＳ酸化膜８４，８５の形成時の耐酸化性マスクとしての窒化シリコン膜４３のパターニングのためにも利用されている。したがって、ドリフト層７８，７９およびＬＯＣＯＳ酸化膜８４，８５は、自己整合的に形成されることになる。その結果、上記の進入距離Ｘ１，Ｘ２は、熱による拡散距離で決定されることになり、高精度に制御されるから、複数の高耐圧トランジスタ７１間でのばらつきはもちろんのこと、複数の半導体装置間でのばらつきを抑制できる。これにより、耐圧のばらつきを大幅に低減することができる。
図２Ｆに示すように、ＬＯＣＯＳ酸化膜８４，８５を形成するための熱酸化処理によって、窒化シリコン膜４３の表面には、酸化皮膜（薄い酸化膜）４５（たとえば膜厚１５０Å程度）が形成され、この酸化皮膜４５の分だけ窒化シリコン膜４３の膜厚が減少する（たとえば１５０Å程度となる）。ＬＯＣＯＳ酸化膜８４，８５の形成時に十分な膜厚の酸化皮膜４５が窒化シリコン膜４３上に成長しない場合には、たとえば、ＣＶＤ法によって、窒化シリコン膜４３を被覆する酸化皮膜４５を成長させる工程を行ってもよい。
次に、図２Ｇに示すように、チャネル領域７７（ＬＯＣＯＳ酸化膜８４，８５の間の領域。第２酸化膜形成領域）を露出させるとともに、シリコン基板４０上の残余の部分を被覆するパターンのレジスト膜４６が形成される。そして、このレジスト膜４６をマスクとして、ふっ酸液によるウェットエッチングが行われる。これにより、レジスト膜４６から露出している領域において、窒化シリコン膜４３の表面の酸化皮膜４５がエッチング除去される。窒化シリコン膜４３は、ふっ酸液によるエッチングレートが酸化シリコンに比較して十分に低いので、シリコン基板４０上に残留する。
次いで、図２Ｈに示すように、レジスト膜４６を剥離した後、熱リン酸液（室温よりも高温のリン酸液）によるエッチングを行う。具体的には、たとえば、１５０℃のリン酸液中に約６０分間シリコン基板４０を浸漬する。これにより、表面に酸化皮膜４５が形成されていない領域において、窒化シリコン膜４３が剥離される。すなわち、ＬＯＣＯＳ酸化膜８４，８５の領域の窒化シリコン膜４３が選択的に剥離されることになる。このとき、酸化シリコンは熱リン酸液によるエッチングレートが低いので、ほぼそのままシリコン基板４０上に残留する。こうして、第１領域５０を窒化シリコン膜４３で被覆（さらに、第２領域７０内のチャネル領域７７以外の領域を被覆）した状態で、チャネル領域７７においてのみ、窒化シリコン膜４３を選択的に除去することができる。熱リン酸液によるエッチングにおける窒化シリコン膜４３のパッド酸化膜４２（下地膜）に対する選択比は１００以上であり、エッチング時間設計におけるマージンを大きくとることができる。
この後、ふっ酸液によってエッチングを行うことにより、チャネル領域７７の表面のパッド酸化膜４２を除去して、シリコン基板４０の表面を露出させることができる。
この状態から、熱酸化処理が行われ、図２Ｉに示すように、チャネル領域７７にゲート酸化膜８０（たとえば、膜厚１０００Å）が成長させられる。このとき、チャネル領域７７以外の領域では、窒化シリコン膜４３で覆われているので、この窒化シリコン膜４３上に若干の酸化膜が成長するものの、シリコン基板４０の表面における酸化膜の成長は生じない。
このように、第２領域７０のチャネル領域７７上の窒化シリコン膜４３の選択除去は、ふっ酸液とリン酸液とを用いたウェットエッチング工程によって行われ、反応性イオンエッチングのようなドライエッチング工程を必要としない。そのため、チャネル領域７７のシリコン基板４０の表面にプラズマによるダメージが与えられることがないので、良好な膜質のゲート酸化膜８０を形成することができるとともに、キャリヤが移動するチャネル領域７７の表層部におけるシリコン基板４０の結晶状態を良好な状態に保持できる。反応性イオンエッチング工程によって窒化シリコン膜４３にマスク開口４３ａを開口する図２Ｅの工程では、ＬＯＣＯＳ酸化膜８４，８５が形成される領域が開口されるので、このときにシリコン基板４０の表面に与えられるダメージが素子特性に影響することはない。
さらに、第１および第２領域５０，７０の両方に、第２領域７０に対応した厚いゲート酸化膜を形成し、第１領域５０側の当該厚いゲート酸化膜を選択的に除去した後に、この第１領域５０側に選択的に薄いゲート酸化膜を形成するような工程をとる場合と比較すると、第１および第２領域５０，７０の間に顕著な段差が生じることを防止できるという利点がある。すなわち、第１領域５０に対応したゲート酸化膜６０、第２領域７０に対応したゲート酸化膜８０、およびＬＯＣＯＳ酸化膜８４，８５の３種類の膜厚の酸化シリコン膜を、顕著な段差を生じさせることなく形成することができる。これにより、その後のリソグラフィ工程におけるフォーカスマージンの低下を抑制できる。
次に、図２Ｉの工程に続いて、図２Ｊに示すように、シリコン基板４０上の全部の窒化シリコン膜４３が剥離される。具体的には、ふっ酸液によって窒化シリコン膜４３の表面の酸化皮膜４５をエッチングした後、熱リン酸液によって、窒化シリコン膜４３が除去される。窒化シリコン膜４３の表面の薄い酸化膜のエッチングによって、ゲート酸化膜８０の若干の膜減りが生じるが、このときのエッチングは窒化シリコン膜４３の表面の薄い酸化膜を除去するだけであるので、ゲート酸化膜８０は、単に表層部分がエッチングされるだけであり、問題とはならない。
次に、図２Ｋに示すように、第２領域７０の全体を被覆するとともに、第１領域５０においてウェル５６に対応する領域においてシリコン基板４０の表面を露出させるレジスト膜４７が形成される。このレジスト膜４７をマスクとしてウェル５６の形成のための不純物イオンが注入される。この不純物イオンは、ウェル５６をＰ型とする場合であれば、たとえばホウ素イオンであり、ウェル５６をＮ型とする場合であれば、たとえばリンイオンである。このイオン注入の際、第２領域７０はレジスト膜４７で覆われているので、この第２領域７０には不純物イオンは導入されない。
続いて、図２Ｌに示すように、レジスト膜４７をマスクとして、ふっ酸液によるウェットエッチングを行い、第１領域５０（とくにウェル５６の領域）におけるシリコン基板４０の表面のパッド酸化膜４２が除去される。
そして、図２Ｍに示すように、熱酸化法によって、ウェル５６の領域（第３酸化膜形成領域）にゲート酸化膜６０が形成される。このゲート酸化膜６０の膜厚は、たとえば３２Åである。このゲート酸化膜６０を形成すべき領域におけるシリコン基板４０の表面は、第２領域７０にＬＯＣＯＳ酸化膜８４，８５を形成する工程においても、また、第２領域７０においてゲート酸化膜８０を形成する工程においても、終始、窒化シリコン膜４３によって保護されている。そのため、第１領域５０に形成されるゲート酸化膜６０は、ＬＯＣＯＳ酸化膜８４，８５や第２領域７０におけるゲート酸化膜８０の形成工程の影響を受けることなく、それらの厚い酸化膜を第１領域５０のような微細パターン上に形成したときに生じる応力によってシリコン基板４０に結晶欠陥が導入されることと、それによってリーク電流が増大することを回避できる。
次いで、図２Ｎに示すように、低耐圧トランジスタ５１のゲート電極６１および高耐圧トランジスタ７１のゲート電極８１が形成される。これらは、たとえばポリシリコン膜からなっていてもよい。具体的には、ポリシリコン膜をシリコン基板４０の全面に被着形成した後、これをエッチングしてゲート電極６１，８１を形成すればよい。ゲート電極８１は、そのエッジ部がＬＯＣＯＳ酸化膜８４，８５上に位置するパターンに形成される。
その後、ソースおよびドレインの形成のためのイオン注入が行われることにより、低耐圧トランジスタ５１のソース拡散層５８およびドレイン拡散層５９がゲート電極６１を挟んで対向する領域に形成され、さらに、ドリフト層７８，７９のＬＯＣＯＳ酸化膜８４，８５のほぼ中央の開口部の直下にソースコンタクト層７８ａおよひドレインコンタクト層７９ａがそれぞれ形成される。こうして、図１に示す構造の半導体装置が得られる。
図３は、高耐圧トランジスタ７１の近傍の平面図であり、図２Ｅの工程における構成が示されている。図２Ｅには、図３の切断面線II−IIに相当する断面構造が示されている。また、図４Ａは、図３の切断面線IV−IVにおける断面図であり、図４Ｂは図２Ｆの工程に対応する同様の切断面を示し、図４Ｃは図２Ｉに対応する同様の切断面を示す。
反応性イオンエッチングによってパターニングされた状態の窒化シリコン膜４３（図３において斜線を付して示す。）は、ＳＴＩ部７２によって区画されるチャネル領域７７の幅方向Ｗに関して、チャネル領域７７からＳＴＩ部７２側に微小距離Δ（たとえば、０．１〜０．２μｍ）だけはみ出したパターンに形成される。チャネル領域７７の長さ方向（一対のドリフト層７８，７９の対向方向）に関しては、チャネル領域７７上の窒化シリコン膜４３は、所望のチャネル長に対応した長さとされる。このチャネル領域７７の両側では、ＳＴＩ部７２および窒化シリコン膜４３によって取り囲まれた一対の矩形領域９１，９２において、シリコン基板４０の表面が露出することになる。この一対の矩形領域９１，９２のほぼ中央には、コンタクト孔８６，８７に対応した領域に窒化シリコン膜４３が形成されている。
ＳＴＩ部７２の上側縁部７２ａ（チャネル領域７７の縁部）には、不純物拡散工程（図２Ｂの工程など）前にその都度行われる洗浄処理（ふっ酸液によるライトエッチングなど）などに起因して、図４Ａに示すような窪み（ディボット）９３が生じている。この窪み９３を残したままでゲート酸化膜８０を形成すると、この窪み９３の部分において、ゲート酸化膜８０には顕著な薄膜部が生じる。この薄膜部は、リークの原因となり、ゲート酸化膜耐圧の低下を招く。また、この薄膜部は、部分的に低しきい値の領域を形成することになるから、高耐圧トランジスタ７１の静特性の悪化（しきい値が不安定になるなど）を招く。
この実施形態では、図４Ｂに示すように、ゲート酸化膜８０を形成する工程より前に窪み９３を取り除くために、ＬＯＣＯＳ酸化膜８４，８５を形成する熱酸化工程（ドリフト層７８，７９を形成する熱拡散工程）において、ＳＴＩ部７２からチャネル領域７７へと延びるバーズビーク９４が成長させられる。すなわち、前述のとおり、窒化シリコン膜４３は、チャネル領域７７の幅方向に関して微小距離ΔだけＳＴＩ部７２側にはみ出しているとともに、ＳＴＩ部７２とチャネル領域７７との近傍の領域を露出させるパターンに形成されているので、酸素雰囲気中での加熱により、ＳＴＩ部７２の露出部において酸化膜が成長し、バーズビーク９４が窒化シリコン膜４３の下方へと潜り込んでチャネル領域７７へと進入する。これにより、窪み９３が取り除かれる。
微小距離Δは、前記熱酸化工程によって成長するバーズビーク９４の根元部の膜厚ｔが、ゲート酸化膜８０の所望の膜厚（たとえば１０００Å）とほぼ等しくなるように定められる。より好ましくは、膜厚ｔは、ゲート酸化膜８０の所望の膜厚とパッド酸化膜４２（後にふっ酸液によりエッチングされる。）の膜厚との和にほぼ等しく定められるとよい。
ゲート酸化膜８０を形成するための熱酸化工程では、図４Ｃに示すように、チャネル領域７７のシリコン基板４０の表面に成長するゲート酸化膜８０とバーズビーク９４とが接続し、チャネル領域７７には、その中央領域からエッジ部に至る各部で均一な膜厚のゲート酸化膜８０が形成されることになる。
図５は、高耐圧トランジスタ７１におけるゲート酸化膜耐圧を示す図であり、ゲート電圧Ｖｇ（ゲート電極８１に印加される電圧）とゲートリーク電流Ｉｇとの関係が示されている。二点鎖線は、窪み９３を取り除く対策をしなかった場合のゲート酸化膜耐圧特性を示し、実線は、窪み９３を取り除く対策を施した場合のゲート酸化膜耐圧特性を示す。この図５から、窪み９３を取り除く前述の対策を施すことによって、ゲート耐圧を明らかに向上できることが理解される。これは、窪み９３を取り除く対策をしなかった場合に、ゲート酸化膜に薄膜部が生じ、この薄膜部に電界が集中して耐圧の劣化を招くのに対して、窪み９３を取り除いてゲート酸化膜８０の膜厚を均一化した構成では、そのような電界の集中を抑制できるからである。
図６は、高耐圧トランジスタ７１の静特性を示す図であり、ソース接地、ドレイン電圧Ｖds＝０．１Ｖのときにおける、ゲート電圧Ｖgsに対するドレイン電流Ｉdsの変化が示されている。破線は、窪み９３を取り除く対策をしなかった場合の特性を示し、実線は、窪み９３を取り除く対策を施した場合の特性を示す。また、複数の特性曲線は、バックゲート電圧ＢＧＶ（シリコン基板４０に印加する電圧）を０Ｖ，−２Ｖ，−４Ｖ，−６Ｖ，−８Ｖにそれぞれ設定した場合の特性を示す。
この図６から、窪み９３を取り除く対策を施さないと、複数のしきい値が現れる現象であるハンプが生じ、その傾向はバックゲート電圧ＢＧＶが高いほど顕著であることが分かる。図６は、Ｎチャネル高耐圧トランジスタの特性例であるが、Ｐチャネル高耐圧トランジスタについても同様の減少が生じる。ハンプの原因は、ゲート酸化膜に窪み９３に対応した薄膜部が生じ、この薄膜部において部分的な導通が生じることによる。窪み９３を取り除いてゲート酸化膜８０の膜厚を均一化した構成では、そのような部分的な導通を抑制できるので、ハンプを抑制できる。これにより、バックゲート電圧を高くしても、良好な静特性を実現できる。
図７は、参考形態に係る半導体装置の構成を説明するための図解的な断面図である。この図７において、前述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この参考形態では、第２領域７０における素子形成領域は、ＳＴＩ部７２ではなく、ＬＯＣＯＳ酸化膜９８によって分離されている。高耐圧領域としての第２領域７０に関しては、高耐圧トランジスタ７１のサイズが大きいので、必ずしもＳＴＩ法による分離を適用する必要はない。したがって、この参考形態のように、第２領域７０における素子形成領域７３の分離を、ＬＯＣＯＳ法によって行っても差し支えない。また、第１および第２領域５０，７０の境界部に位置するＬＯＣＯＳ酸化膜９８に顕著な段差が生じることもない。
さらに他の参考形態として、たとえば、第１および第２領域５０，７０の両方に関してＬＯＣＯＳ法による素子分離が行われてもよい。この場合でも、第１および第２領域５０，７０の境界部におけるＬＯＣＯＳ酸化膜９８に顕著な段差が生じることがないのは、前述の場合と同様である。
また上記の実施形態では、ドリフト・ドレイン構造のためにゲート電極８１のエッジ部に配置される厚い酸化膜がＬＯＣＯＳ酸化膜８４，８５で形成される例について説明したが、この厚い酸化膜をＳＴＩ部によって形成することもできる。すなわち、ＬＯＣＯＳ酸化膜８４，８５の形成位置にＳＴＩ部を配置し、このＳＴＩ部上にゲート電極８１のエッジ部が位置すればよい。このとき、窒化シリコン膜４３を当該ＳＴＩ部側に微小距離だけはみ出したパターンに形成した状態で、ゲート酸化膜８０の形成よりも前に、熱酸化処理を行うことによって、ＳＴＩ部からチャネル領域７７側へと延びるバーズビークを形成することができる。これにより、ＳＴＩ部の上側縁部における窪みを解消しておくことができる。
以下に、前述の実施形態の記載から抽出されるさらに他の特徴を記す。
１．半導体基板上の第１領域の全域を覆い、第２領域内の所定領域を覆う窒化膜を形成する工程と、この窒化膜の全表面に酸化皮膜を形成する酸化皮膜形成工程と、この酸化皮膜形成工程の後に、前記第１領域上を被覆し、前記第２領域上の所定の酸化膜形成対象領域を被覆しないパターンのレジスト膜を前記窒化膜上に形成する工程と、前記レジスト膜をマスクとしたふっ酸液によるウエットエッチングによって、前記酸化膜形成対象領域の窒化膜の表面に形成された前記酸化皮膜を選択的に除去して、その下地の前記窒化膜を露出させるふっ酸エッチング工程と、前記レジスト膜を剥離する工程と、室温よりも高い所定温度に加熱したリン酸液によって、前記露出した窒化膜を除去する工程と、前記窒化膜が除去された酸化膜形成対象領域の基板表面に熱酸化による酸化膜を形成する工程とを含む、半導体装置の製造方法。
この方法は、ふっ酸液によるエッチングレートは、酸化膜の方が窒化膜よりも高く、熱リン酸液によるエッチングレートは、窒化膜の方が酸化膜よりも高いことを利用している。すなわち、半導体基板上の第１および第２領域に窒化膜を形成した後、この窒化膜の全表面に酸化皮膜を形成し、第２領域の窒化膜のうち除去したい領域（酸化膜形成対象領域）の窒化膜の表面の酸化皮膜がふっ酸液によって選択的に除去される。したがって、次に、熱リン酸液によるエッチングを行えば、酸化皮膜が除去された領域（酸化膜形成対象領域）の窒化膜のみが選択的に除去されることになる。こうして、ドライエッチングによることなく窒化膜の選択除去を行えるので、ウェットエッチングによって窒化膜が除去された後のダメージのない半導体基板の表面に酸化膜を成長させることができる。
前記１．の方法は、好ましくは、前記第１領域に第１素子を形成する工程と、前記第２領域に前記第１素子よりも高耐圧の第２素子を形成する工程とをさらに含む。この方法によれば、比較的低耐圧の第１素子が形成される第１領域を窒化膜によって保護した状態で、比較的高耐圧の第２素子の形成のために、第２領域内のダメージのない酸化膜形成対象領域に酸化膜を成長させることができる。
たとえば、第１素子および第２素子がいずれもゲート酸化膜を有し、第１素子のゲート酸化膜が第２素子のゲート酸化膜よりも膜厚が薄い場合に、第１領域を窒化膜で保護した状態で第２素子のためのゲート酸化膜を形成した後に、第１素子のための薄いゲート酸化膜を高精度に膜厚を制御しつつ形成することができる。これにより、第１素子を微細構造に形成しつつ、第２素子に十分な耐圧を持たせることが可能になる。
前記第２領域内の酸化膜形成対象領域は、トランジスタのチャネル領域を含んでいてもよい。この方法によれば、トランジスタのチャネル領域上の窒化膜を、チャネル領域にダメージを与えるドライエッチングによることなく除去し、このチャネル領域に酸化膜（たとえばゲート酸化膜）を形成することができる。これにより、良好な特性の第２素子を形成できる。
２．図８(a)〜図８(f)に一例を示すとおり、半導体基板２１上に、第１酸化膜形成領域３１に開口を有し、第２酸化膜形成領域３２および第３酸化膜形成領域３３を覆う窒化膜２２を形成する工程（図８(a)）と、前記窒化膜２２を耐酸化性マスクとして前記半導体基板２１に熱酸化処理を施すことにより、前記第１酸化膜形成領域３１に第１の膜厚の第１酸化膜２３（図８(a)〜図８(f)の例では素子形成領域分離のためのＬＯＣＯＳ酸化膜）を形成する工程（図８(b)）と、前記窒化膜２２の表面を覆う酸化皮膜２４を形成する工程（図８(b)）と、前記半導体基板２１上に、前記第２酸化膜形成領域３２に開口を有し、前記第３酸化膜形成領域３３を覆うレジスト膜２５を形成する工程（図８(c)）と、このレジスト膜２５をマスクとしてふっ酸液によるウェットエッチングを行い、前記第２酸化膜形成領域３２の前記窒化膜２２の表面を覆う前記酸化皮膜２４を除去する工程（図８(c)）と、前記レジスト膜２５を除去する工程（図８(d)）と、室温よりも高温のリン酸液によるウェットエッチングによって、前記第２酸化膜形成領域３２の前記酸化皮膜２４が除去された前記窒化膜２２を除去する工程（図８(d)）と、熱酸化処理によって、前記第２酸化膜形成領域３２において前記窒化膜２２が除去された領域に、前記第１の膜厚よりも薄い第２の膜厚の第２酸化膜２６（たとえば、トランジスタのゲート酸化膜）を形成する工程（図８(d)）と、ふっ酸液によるウェットエッチングによって、前記第３酸化膜形成領域３３の前記窒化膜２２の表面を覆う酸化皮膜２４を除去する工程（図８(e)）と、室温よりも高温のリン酸液によるウェットエッチングによって、前記第３酸化膜形成領域３３の前記酸化皮膜２４が除去された前記窒化膜２２を除去する工程（図８(f)）と、熱酸化処理によって、前記第３酸化膜形成領域３３において前記窒化膜２２が除去された領域に、前記第２の膜厚よりも薄い第３の膜厚の第３酸化膜２７（たとえば、トランジスタのゲート酸化膜）を形成する工程（図８(f)）とを含む、半導体装置の製造方法。
この方法によれば、半導体基板上に形成された窒化膜を耐酸化性マスクとして、まず、第１の膜厚の第１酸化膜が第１酸化膜形成領域に形成される。これと同時、またはその後に、窒化膜の表面に酸化皮膜が形成される。この酸化皮膜は、ふっ酸液によってエッチングされるが、熱リン酸によっては実質的にエッチングされない。そこで、第２酸化膜形成領域において、当該窒化膜の表面の酸化皮膜がふっ酸液によって除去される。レジスト膜は熱リン酸に対する耐性がないので、これを剥離し、その後、熱リン酸によってエッチング処理を行うと、酸化皮膜が除去された状態の窒化膜を選択的に除去することができる。この状態で、残りの窒化膜を耐酸化性マスクとして熱酸化を行うことにより、第１の膜厚よりも薄い第２の膜厚の第２酸化膜を第２酸化膜形成領域に形成できる。
さらに、第３酸化膜形成領域の窒化膜の表面の酸化皮膜をふっ酸液で除去し、さらにリン酸液によるエッチングによってその窒化膜を除去した後に熱酸化を行うことによって、第２の膜厚よりもさらに薄い第３の膜厚の第３酸化膜を第３酸化膜形成領域に形成できる。
こうして、最も薄い第３酸化膜は、第１酸化膜および第２酸化膜の形成工程の影響を受けずに正確に膜厚を制御でき、次に薄い第２酸化膜は第１酸化膜の形成工程の影響を受けずにその膜厚を正確に制御できる。
また、厚い酸化膜を基板全体に形成し、これをエッチング除去してから薄い酸化膜を所望の領域に改めて形成する工程の場合とは異なり、先に形成された厚い酸化膜（図８(a)〜図８(f)の例では第１酸化膜）に段差が生じることがない。これにより、その後のリソグラフィ工程におけるフォーカスマージンを向上することができる。また、厚い酸化膜（図８(a)〜図８(f)の例では第１酸化膜）を素子分離のための膜（ＬＯＣＯＳ酸化膜）として用いる場合に、その膜減りによる素子分離耐圧の劣化の問題を回避できる。
熱リン酸による窒化膜のエッチングを防ぐための酸化皮膜は極薄い膜厚（たとえば１５０Å程度）で十分であり、この酸化皮膜のエッチングの際に、先に形成された酸化膜に不所望な膜減りが生じることはない。したがって、第１、第２および第３酸化膜の膜厚は、膜減りを考慮して定める必要がなく、要求される特性のみを考慮して設定することができる。
前記２．の方法は、好ましくは、前記第３酸化膜をゲート酸化膜とした第１トランジスタ素子を形成する工程と、前記第２酸化膜をゲート酸化膜とし、前記第１トランジスタよりも高耐圧の第２トランジスタを形成する工程とをさらに含む。この方法により、半導体基板上に高耐圧トランジスタおよび低耐圧トランジスタの両方を形成し、かつ、低耐圧トランジスタのゲート酸化膜の膜厚を正確に制御できる。これにより、高耐圧トランジスタの十分な耐圧を確保しつつ、低耐圧トランジスタの良好な特性を実現できる。
前記第１酸化膜は、前記第２トランジスタのゲート電極のエッジ部に配置され、この第２トランジスタのゲート酸化膜である前記第２酸化膜よりも厚い酸化膜を成すものであることが好ましい。この方法により、ゲート電極のエッジ部に厚い酸化膜を配置して電界の集中を防止したドリフト・ドレイン構造を形成することができ、第２トランジスタの高耐圧特性を実現できる。
前記第１酸化膜は、前記半導体基板上で素子形成領域を分離するＬＯＣＯＳ酸化膜を含むものであってもよい。この方法により、段差のないＬＯＣＯＳ酸化膜で素子形成領域を分離しつつ、半導体基板上に高耐圧トランジスタと低耐圧トランジスタを形成することができる。
３．半導体基板のチャネル領域に隣接してトレンチを形成する工程と、このトレンチ内に酸化膜を埋め込む工程と、前記チャネル領域を被覆し、前記トレンチ側に所定距離だけはみ出すとともに、前記トレンチ内の酸化膜において前記チャネル領域との境界近傍の領域を露出させる耐酸化性マスク膜を形成する工程と、この耐酸化性マスク膜をマスクとした選択的熱酸化によって、前記トレンチから前記チャネル領域側に延びるバーズビークを成長させる選択的熱酸化工程と、この選択的熱酸化工程の後に、前記チャネル領域にゲート酸化膜を形成する工程とを含む、半導体装置の製造方法。
この方法によれば、ゲート酸化膜を形成するよりも前に、チャネル領域側に所定距離だけはみ出すとともに、チャネル領域とトレンチとの間の境界部近傍を露出させる耐酸化性マスク膜をマスクとした選択的熱酸化が行われる。これにより、トレンチ内部の酸化膜からチャネル領域へとバーズビークが延び、トレンチとチャネル領域の境界部における酸化膜の窪みを解消することができる。したがって、その後に、ゲート酸化膜を形成することにより、前記窪みに起因する薄膜部のない均一な膜厚のゲート酸化膜を形成することができる。その結果、ゲート酸化膜耐圧を向上でき、半導体装置の特性を向上することができる。
前記バーズビークは、その根元部における膜厚が前記ゲート酸化膜の膜厚にほぼ等しくなるように形成されることが好ましい。
前記耐酸化性マスク膜を形成する工程は、前記耐酸化性マスク膜を、前記チャネル領域を挟んで対向する一対の領域を露出させるパターンに形成する工程を含み、前記選択的熱酸化工程は、前記一対の領域にＬＯＣＯＳ酸化膜を成長させる工程を含むことが好ましい。
この方法によれば、チャネル領域を挟んで対向する一対の領域にＬＯＣＯＳ酸化膜を選択成長させる工程を利用して、前記のバーズビークを成長させることができる。すなわち、前記窪みに起因するゲート酸化膜の薄膜部の発生を防止するために特別な工程を行う必要がない。
前記トレンチを形成する工程は、前記チャネル領域を挟んで対向する一対の領域にトレンチを形成する工程を含んでいてもよい。この方法の場合、前記一対の領域側にそれぞれ所定距離だけはみ出すとともに、この一対の領域のトレンチ内の酸化膜において前記チャネル領域との境界近傍の領域を露出させるように耐酸化性マスク膜を形成しておくことにより、前記一対の領域のトレンチ内の酸化膜の窪みをバーズビークによって解消できる。
前記３．の方法は、前記選択的熱酸化工程に先だって、前記一対の領域に不純物イオンを注入する工程を含んでいてもよい。この場合に、前記選択的熱酸化工程において前記半導体基板に付与される熱によって、前記一対の領域の半導体基板内部において不純物イオンを熱拡散させ、前記チャネル領域を挟んで対向する一対のドリフト層を形成する工程がさらに含まれていることが好ましい。
この方法によれば、選択的熱酸化工程により、チャネル領域を挟んで対向する一対の領域の不純物イオンを拡散させるとともに、バーズビークを成長させることができるので、工程を簡単にすることができる。
前記３．の方法は、前記チャネル領域を覆うとともに、前記ＬＯＣＯＳ酸化膜または前記トレンチ内の酸化膜上にエッジ部を有するゲート電極を形成する工程をさらに含むことが好ましい。これにより、いわゆる、ドリフト・ドレイン構造を有する高耐圧トランジスタを形成することができる。しかも、薄膜部のない均一な膜厚のゲート酸化膜を形成することができるので、十分な耐圧を確保できる。
４．ゲート電極のエッジ部にゲート酸化膜よりも厚い酸化膜を配置したドリフト・ドレイン構造のトランジスタを有する半導体装置の製造方法であって、図９(a)〜図９(h)に一例を示すように、半導体基板４０を覆う耐酸化性マスク膜４３（たとえば窒化シリコン膜）を形成する工程（図９(a)）と、前記耐酸化性マスク膜４３においてチャネル領域７７を挟んだ一対の領域にレジスト開口４４ａを有するレジスト膜４４を形成するレジスト膜形成工程（図９(b)）と、前記レジスト開口４４ａが形成された前記レジスト膜４４をマスクとして、前記トランジスタのドリフト層を形成するためのイオンを前記半導体基板４０に注入するイオン注入工程（図９(c)）と、前記レジスト膜４４をマスクとして前記耐酸化性マスク膜４３をエッチングし、この耐酸化性マスク膜４３に、前記レジスト膜４４の前記一対のレジスト開口４４ａに対応した一対のマスク開口４３ａを形成する耐酸化性マスク選択エッチング工程（図９(d)）と、前記イオン注入工程および前記耐酸化性マスク選択エッチング工程の後に、前記耐酸化性マスク膜４３をマスクとして前記半導体基板４０表面を熱酸化することにより、前記耐酸化性マスク膜４３に形成された一対のマスク開口４３ａに対応する領域にＬＯＣＯＳ酸化膜８４，８５を形成するとともに、前記半導体基板４０に注入されたイオンを熱拡散させて、前記チャネル領域７７を挟んで対向する一対のドリフト層７８，７９を形成する工程（図９(e)）と、前記耐酸化性マスク膜４３を除去する工程（図９(f)）と、前記一対のドリフト層７８，７９の間の前記半導体基板４０の表面に、前記ＬＯＣＯＳ酸化膜８４，８５よりも薄いゲート酸化膜８０を形成する工程（図９(g)）と、前記ゲート酸化膜８０の上部から前記ＬＯＣＯＳ酸化膜８４，８５の上部に至る領域に延在するゲート電極８１を形成する工程（図９(h)）とを含む、半導体装置の製造方法。
この方法によれば、１枚のレジスト膜をマスクとして、ドリフト層の形成のためのイオン注入を行い、かつ、チャネル領域を挟んで対向する領域において耐酸化性マスク膜にマスク開口が形成される。すなわち、ドリフト層の形成のためのイオン注入と、耐酸化性マスク膜のパターニングとに共通のレジスト膜が用いられる。これにより、ドリフト層とＬＯＣＯＳ酸化膜とが自己整合的に形成されることになるから、ＬＯＣＯＳ酸化膜のチャネル領域側縁部からチャネル領域内方へのドリフト層の進出距離を正確に制御できるようになる。これにより、ドリフト・ドレイン構造のトランジスタの耐圧のばらつきを抑制することができる。
なお、レジスト膜のレジスト開口や耐酸化性マスク膜のマスク開口は、必ずしも全周が包囲された開口である必要はない。たとえば、チャネル領域を挟んで対向する一対のレジスト開口やマスク開口は、チャネル領域を避けた領域で連続して１つの開口をなしていてもよい。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
この出願は、いずれも２００４年８月１７日に日本国特許庁に提出された特願２００４−２３７２０７号、特願２００４−２３７２０８号、特願２００４−２３７２０９号、特願２００４−２３７２１０号および特願２００４−２３７２１１号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。

Claims (4)

  1. 半導体基板と、
    この半導体基板上の領域であって、この半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ第１素子分離部によって分離された第１素子形成領域を有する第１領域と、
    前記第１素子形成領域に形成された第１素子と、
    前記半導体基板上の上記第１領域とは別の領域であって、第２素子形成領域を有する第２領域と、
    前記第２素子形成領域に形成され、ゲート電極のソース側およびドレイン側のエッジ部にゲート絶縁膜よりも厚いＬＯＣＯＳ酸化膜をそれぞれ配置したドリフト・ドレイン構造を有し、前記第１素子よりも高耐圧の第２素子とを含み、
    前記第２領域に形成された前記第２素子形成領域は、トレンチ内に絶縁物を埋め込んだ第２素子分離部によって前記第２領域に形成された他の前記第２素子形成領域から分離されており、前記トレンチ内の絶縁物に前記ＬＯＣＯＳ酸化膜がつながっており、
    前記第１領域と前記第２領域とは、トレンチ内に絶縁物を埋め込んだ第３素子分離部によって分離されている、
    半導体装置。
  2. 前記第１ＬＯＣＯＳ酸化膜には、バーズビークで囲まれたコンタクト孔が形成されている、請求項１に記載の半導体装置。
  3. 前記第１素子は、前記第２素子よりも小さな素子サイズを有するものである、請求項１または２に記載の半導体装置。
  4. 半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ第１素子分離部、第２素子分離部および第３素子分離部を形成することにより、前記第３素子分離部で分離された第１領域および第２領域を前記半導体基板上に形成し、前記第１領域に第１素子分離部によって分離された第１素子形成領域を形成し、前記第２領域に前記第２素子分離部によって分離された第２素子形成領域を形成する工程と、
    前記第１素子形成領域に第１素子を形成する工程と、
    ゲート電極のソース側およびドレイン側のエッジ部にゲート絶縁膜よりも厚いＬＯＣＯＳ酸化膜をそれぞれ配置したドリフト・ドレイン構造を有し、前記第１素子よりも高耐圧の第２素子を前記第２素子形成領域に形成する工程とを含み、
    前記ＬＯＣＯＳ酸化膜が前記第２素子分離部のトレンチ内の絶縁物につながるように形成される、半導体装置の製造方法。
JP2006515452A 2004-08-17 2005-08-03 半導体装置およびその製造方法 Active JP5021301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006515452A JP5021301B2 (ja) 2004-08-17 2005-08-03 半導体装置およびその製造方法

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2004237207 2004-08-17
JP2004237208 2004-08-17
JP2004237210 2004-08-17
JP2004237209 2004-08-17
JP2004237207 2004-08-17
JP2004237210 2004-08-17
JP2004237208 2004-08-17
JP2004237209 2004-08-17
JP2004237211 2004-08-17
JP2004237211 2004-08-17
PCT/JP2005/014208 WO2006018974A1 (ja) 2004-08-17 2005-08-03 半導体装置およびその製造方法
JP2006515452A JP5021301B2 (ja) 2004-08-17 2005-08-03 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012006276A Division JP5420000B2 (ja) 2004-08-17 2012-01-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006018974A1 JPWO2006018974A1 (ja) 2008-05-08
JP5021301B2 true JP5021301B2 (ja) 2012-09-05

Family

ID=35907364

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006515452A Active JP5021301B2 (ja) 2004-08-17 2005-08-03 半導体装置およびその製造方法
JP2012006276A Active JP5420000B2 (ja) 2004-08-17 2012-01-16 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012006276A Active JP5420000B2 (ja) 2004-08-17 2012-01-16 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8013416B2 (ja)
JP (2) JP5021301B2 (ja)
KR (1) KR20070042911A (ja)
TW (1) TWI377670B (ja)
WO (1) WO2006018974A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099328A1 (en) * 2005-10-31 2007-05-03 Yuan-Sheng Chiang Semiconductor device and interconnect structure and their respective fabricating methods
JP2008182118A (ja) * 2007-01-25 2008-08-07 Denso Corp 半導体装置及びその製造方法。
KR100899764B1 (ko) * 2007-06-26 2009-05-27 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JP2010067747A (ja) * 2008-09-10 2010-03-25 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US20110014726A1 (en) 2009-07-20 2011-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
US8227318B2 (en) * 2009-11-19 2012-07-24 International Business Machines Corporation Integration of multiple gate oxides with shallow trench isolation methods to minimize divot formation
JP5705610B2 (ja) * 2010-08-05 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US8492866B1 (en) * 2012-01-09 2013-07-23 International Business Machines Corporation Isolated Zener diode
KR101899556B1 (ko) * 2012-02-03 2018-10-04 에스케이하이닉스 시스템아이씨 주식회사 Ｂｃｄｍｏｓ 소자 및 그 제조방법
JP2015023208A (ja) * 2013-07-22 2015-02-02 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法
US11837605B2 (en) 2021-12-17 2023-12-05 Globalfoundries U.S. Inc. Structure including transistor using buried insulator layer as gate dielectric and trench isolations in source and drain
CN114850269B (zh) * 2022-05-31 2023-07-28 江苏科力西铝业有限公司 一种l型铝型材弯弧模具

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330581A (ja) * 1995-06-02 1996-12-13 Nippondenso Co Ltd 半導体装置
JPH09120995A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09266310A (ja) * 1996-01-22 1997-10-07 Denso Corp 半導体装置
JP2000068473A (ja) * 1998-08-20 2000-03-03 Sony Corp 半導体装置およびその製造方法
JP2000124458A (ja) * 1998-10-15 2000-04-28 Sony Corp 半導体装置の製造方法
JP2002057330A (ja) * 2000-08-10 2002-02-22 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2004296754A (ja) * 2003-03-27 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137024A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 窒化珪素膜のエツチング方法
JPH0582637A (ja) * 1991-06-15 1993-04-02 Sony Corp 半導体装置
JP3208575B2 (ja) * 1991-08-16 2001-09-17 ソニー株式会社 半導体装置の製法
JPH0629525A (ja) * 1992-07-07 1994-02-04 Fuji Electric Co Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH06120497A (ja) * 1992-10-06 1994-04-28 Sony Corp Ｍｏｓトランジスタおよびその製造方法
JPH06268162A (ja) * 1993-03-16 1994-09-22 Sumitomo Metal Ind Ltd 半導体装置及びその製造方法
JPH07283302A (ja) * 1994-04-05 1995-10-27 Kawasaki Steel Corp 半導体集積回路装置の製造方法
JP3290827B2 (ja) * 1994-09-01 2002-06-10 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JPH08222737A (ja) * 1995-02-10 1996-08-30 Sony Corp 半導体装置の製造方法
JP3291958B2 (ja) * 1995-02-21 2002-06-17 富士電機株式会社 バックソースｍｏｓｆｅｔ
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US6187640B1 (en) * 1998-11-17 2001-02-13 Fujitsu Limited Semiconductor device manufacturing method including various oxidation steps with different concentration of chlorine to form a field oxide
JP3230184B2 (ja) * 1996-10-28 2001-11-19 シャープ株式会社 半導体装置の製造方法
JPH10189762A (ja) * 1996-12-20 1998-07-21 Nec Corp 半導体装置およびその製造方法
TW388100B (en) * 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
JPH10284615A (ja) 1997-04-08 1998-10-23 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
JP2000138372A (ja) * 1998-11-02 2000-05-16 Hitachi Ltd 半導体装置およびその製造方法
US20010023107A1 (en) 1998-12-03 2001-09-20 Gary Hong Method for fabricating a hybrid isolation structure
US6136643A (en) * 1999-02-11 2000-10-24 Vanguard International Semiconductor Company Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology
US6383861B1 (en) * 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
US6784059B1 (en) * 1999-10-29 2004-08-31 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing thereof
JP3558571B2 (ja) * 1999-12-17 2004-08-25 シャープ株式会社 半導体装置の製造方法
EP1172856A1 (en) * 2000-07-03 2002-01-16 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same
JP4712207B2 (ja) * 2000-07-21 2011-06-29 三洋電機株式会社 半導体装置の製造方法
JP3916386B2 (ja) * 2000-08-28 2007-05-16 シャープ株式会社 半導体装置の製造方法及びフォトリソグラフィ用マスク
JP2002170888A (ja) * 2000-11-30 2002-06-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4845299B2 (ja) * 2001-03-09 2011-12-28 富士通セミコンダクター株式会社 半導体装置の製造方法
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
KR100387531B1 (ko) * 2001-07-30 2003-06-18 삼성전자주식회사 반도체소자 제조방법
JP3719190B2 (ja) * 2001-10-19 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法
KR100440263B1 (ko) * 2002-10-29 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
JP2004260073A (ja) * 2003-02-27 2004-09-16 Seiko Epson Corp 半導体装置およびその製造方法
JP4138601B2 (ja) * 2003-07-14 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
US20050112824A1 (en) * 2003-11-26 2005-05-26 Yu-Chang Jong Method of forming gate oxide layers with multiple thicknesses on substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330581A (ja) * 1995-06-02 1996-12-13 Nippondenso Co Ltd 半導体装置
JPH09120995A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09266310A (ja) * 1996-01-22 1997-10-07 Denso Corp 半導体装置
JP2000068473A (ja) * 1998-08-20 2000-03-03 Sony Corp 半導体装置およびその製造方法
JP2000124458A (ja) * 1998-10-15 2000-04-28 Sony Corp 半導体装置の製造方法
JP2002057330A (ja) * 2000-08-10 2002-02-22 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2004296754A (ja) * 2003-03-27 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US8013416B2 (en) 2011-09-06
KR20070042911A (ko) 2007-04-24
TWI377670B (en) 2012-11-21
TW200614506A (en) 2006-05-01
US20060289947A1 (en) 2006-12-28
US20110294272A1 (en) 2011-12-01
JP2012109595A (ja) 2012-06-07
JPWO2006018974A1 (ja) 2008-05-08
US8394695B2 (en) 2013-03-12
WO2006018974A1 (ja) 2006-02-23
JP5420000B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
JP5021301B2 (ja) 半導体装置およびその製造方法
KR100346845B1 (ko) 반도체 장치의 얕은 트렌치 아이솔레이션 형성방법
US6930359B2 (en) Semiconductor device and method of manufacturing the same
TWI389249B (zh) Semiconductor device and manufacturing method thereof
JP2005026664A (ja) 半導体装置およびその製造方法
US20070262384A1 (en) Semiconductor device and method of manufacturing the same
JP4832629B2 (ja) 半導体装置
US7419874B2 (en) Method of manufacturing semiconductor device with capacitor and transistor
US6818514B2 (en) Semiconductor device with dual gate oxides
JP4268647B2 (ja) 半導体素子およびその製造方法
JP4579512B2 (ja) 半導体装置およびその製造方法
TW201001704A (en) Semiconductor device and method of manufacturing the same
KR20060098191A (ko) 고전압 트랜지스터 제조 방법.
JP2021153163A (ja) 半導体装置の製造方法、および半導体装置
JP2004296754A (ja) 半導体装置および半導体装置の製造方法
JP5088461B2 (ja) 半導体装置の製造方法
JP4036341B2 (ja) 半導体装置及びその製造方法
JP2007027175A (ja) 半導体装置及びその製造方法
JP4989076B2 (ja) 半導体装置の製造方法
KR101128698B1 (ko) 고전압 트랜지스터 및 이를 구비한 반도체 소자의 제조방법
JP2005057146A (ja) 半導体装置の製造方法
KR19990033160A (ko) 반도체 소자의 트랜지스터 제조 방법
JPH06140500A (ja) 半導体装置
JP5071652B2 (ja) 半導体装置
JP2005210032A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120614

R150 Certificate of patent or registration of utility model

Ref document number: 5021301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250