JP5007636B2 - 半導体受光素子の製造方法 - Google Patents

半導体受光素子の製造方法 Download PDF

Info

Publication number
JP5007636B2
JP5007636B2 JP2007241061A JP2007241061A JP5007636B2 JP 5007636 B2 JP5007636 B2 JP 5007636B2 JP 2007241061 A JP2007241061 A JP 2007241061A JP 2007241061 A JP2007241061 A JP 2007241061A JP 5007636 B2 JP5007636 B2 JP 5007636B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
resist
plating
power feeding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007241061A
Other languages
English (en)
Other versions
JP2009071249A (ja
Inventor
真人武 菊地
康雄 中島
美幸 中島
仁 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007241061A priority Critical patent/JP5007636B2/ja
Priority to TW097106584A priority patent/TWI368946B/zh
Priority to US12/038,247 priority patent/US8482096B2/en
Priority to FR0852971A priority patent/FR2921202B1/fr
Publication of JP2009071249A publication Critical patent/JP2009071249A/ja
Application granted granted Critical
Publication of JP5007636B2 publication Critical patent/JP5007636B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes

Description

本発明は、半導体受光素子及びその製造方法に係り、半導体表面に形成された絶縁膜の膜厚が設計値と一致し、特に表面入射の受光素子での利用に適した半導体受光素子及びその製造方法に関するものである。
半導体受光素子は光エネルギーを電気エネルギーに変換し、外部に電気信号を伝送する。そして半導体の表面は、コンタクトとなるべき部分以外は絶縁膜によって覆われる。この絶縁膜に求められる機能で重要となるのは半導体受光素子に入射する光に対する低反射膜としての機能である。
また、ワイヤボンディングなどからの外力の影響を抑制するため、表面入射の受光素子ではメタル電極としてめっきを行う事が望ましい。めっきを行うためには、半導体プロセスにおいて、前述の絶縁膜上に給電層を形成する。給電層としては、Ti層の上層にAu層を形成した構造を用いることが多い。Ti層を挿入することでAu層の絶縁膜への密着性が確保できる。前述の構成によりめっき処理が行われた後は給電層が除去される。
特開平5−275549号公報 特開平5−218212号公報
前述の工程により、めっきが行われた電極を備える半導体受光素子が製造される。しかしながら、前述の工程によると、給電層を構成するTiを除去するためにHF系薬液の処理が必要となる。そして、給電層の直下には絶縁膜が形成されているからHF系薬液の処理により絶縁膜の膜厚が減少してしまうことが考えられる。ここで、Tiに限らず絶縁膜直上に形成された金属をエッチングする際には、程度の差はあるが絶縁膜の膜厚の減少が起こることが一般的である。絶縁膜の膜厚の減少により、所望の低反射膜としての働きが得られないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、絶縁膜が低反射膜として所望の機能を発揮する半導体受光素子及びその製造方法を提供することを目的とする。
本発明に係る半導体受光素子の製造方法は、半導体の一部に、該半導体の他の部分よりもバンドギャップの低いナローバンドギャップ領域を形成する工程と、該半導体上に絶縁膜を形成する工程と、該絶縁膜に開口を形成し、該ナローバンドギャップ領域を露出させる工程と、該開口を埋めることで該ナローバンドギャップ領域と接し、かつ該絶縁膜の一部を覆う電極を形成する工程と、該絶縁膜を覆い、かつ該電極を露出させるように絶縁膜保護用レジストを形成する工程と、該絶縁膜保護用レジストと該電極の上に、金属である給電層を形成する工程と、該給電層の上に、該電極の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、該開口部分における該給電層にめっきを形成する工程と、該めっき用レジストを除去する工程と、該めっき上に給電層エッチング用レジストを形成する工程と、該給電層を該めっき直下の部分を残してエッチングする給電層エッチング工程と、該給電層エッチング工程後、該絶縁膜保護用レジストを除去する工程とを備えることを特徴とする。
本発明に係る他の半導体受光素子の製造方法は、半導体の一部に、該半導体の他の部分よりもバンドギャップの低いナローバンドギャップ領域を形成する工程と、半導体上に絶縁膜を形成する工程と、該絶縁膜に開口を形成し、該ナローバンドギャップ領域を露出させる工程と、該開口を開口したまま、該絶縁膜の一部を露出させるように該絶縁膜を覆う絶縁膜保護用レジストを形成する工程と、該開口を埋めることで該ナローバンドギャップ領域と接し、かつ該絶縁膜及び該絶縁膜保護用レジストを覆うように金属を形成する工程と、該金属の上に、該金属で埋められた該開口の直上、及び該絶縁膜のうち該絶縁膜保護用レジストから露出した部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、該開口部分における該金属にめっきを形成する工程と、該めっき用レジストを除去する工程と、該めっき上に金属エッチング用レジストを形成する工程と、該金属を該めっき直下の部分を残してエッチングする金属エッチング工程と、該金属エッチング工程後、該絶縁膜保護用レジストを除去する工程とを備えることを特徴とする。
本発明に係る他の半導体受光素子の製造方法は、第一導電型領域、第二導電型領域、及び該第一導電型領域と該第二導電型領域の一部に他の部分よりもバンドギャップの低いナローバンドギャップ領域を有する半導体の上であって、該第一導電型領域と該第二導電型領域との境界直上領域を含む部分に第一の絶縁膜を形成する工程と、該第一の絶縁膜の上に、該境界直上領域に間隙を備える第二の絶縁膜を形成する工程と、該第一の絶縁膜に、該第二の絶縁膜の側面に沿って該ナローバンドギャップ領域の表面に伸びる開口を形成する工程と、該開口を埋めることで該該ナローバンドギャップ領域と接し、かつ該第二の絶縁膜の一部を覆う電極を形成する工程と、該電極を露出させつつ、該第一の絶縁膜と該第二の絶縁膜を覆い、かつ該間隙を埋め込むように、絶縁膜保護用レジストを形成する工程と、該絶縁膜保護用レジストと該電極の上に、金属からなる給電層を形成する工程と、該給電層の上に、該電極の直上、及び該間隙のあった部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、該開口部分における該給電層にめっきを形成する工程と、該めっき用レジストを除去する工程と、該めっき上に給電層エッチング用レジストを形成する工程と、該給電層を該めっき直下の部分を残してエッチングする給電層エッチング工程と、該給電層エッチング工程後に、該絶縁膜保護用レジストを除去する工程とを備えることを特徴とする。
本発明に係る他の半導体受光素子の製造方法は、半導体上に絶縁膜を形成する工程と、該絶縁膜に開口を形成し、該半導体表面の一部を露出させる工程と、該開口を埋めることで該半導体と接し、かつ該絶縁膜の一部を覆う電極を形成する工程と、該絶縁膜を覆い、かつ該電極を露出させるように絶縁膜保護用レジストを形成する工程と、該絶縁膜保護用レジストと該電極の上に、金属である給電層を形成する工程と、該給電層の上に、該電極の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、該開口部分における該給電層にめっきを形成する工程と、該めっき用レジストを除去する工程と、該給電層を該めっき直下の部分を残してエッチングする給電層エッチング工程と、該給電層エッチング工程後、該絶縁膜保護用レジストを除去する工程とを備えることを特徴とする。
本発明に係る他の半導体受光素子の製造方法は、半導体上に絶縁膜を形成する工程と、該絶縁膜に開口を形成し、該半導体表面の一部を露出させる工程と、該開口を開口したまま、該絶縁膜の一部を露出させるように該絶縁膜を覆う絶縁膜保護用レジストを形成する工程と、該開口を埋めることで該半導体と接し、かつ該絶縁膜及び該絶縁膜保護用レジストを覆うように金属を形成する工程と、該金属の上に、該金属で埋められた該開口の直上、及び該絶縁膜のうち該絶縁膜保護用レジストから露出した部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、該開口部分における該金属にめっきを形成する工程と、該めっき用レジストを除去する工程と、該金属を該めっき直下の部分を残してエッチングする金属エッチング工程と、該金属エッチング工程後、該絶縁膜保護用レジストを除去する工程とを備えることを特徴とする。
本発明に係る他の半導体受光素子の製造方法は、第一導電型領域と第二導電型領域を備える半導体の上であって、該第一導電型領域と該第二導電型領域との境界直上領域を含む部分に第一の絶縁膜を形成する工程と、該第一の絶縁膜の上に、該境界直上領域に間隙を有する第二の絶縁膜を形成する工程と、該第一の絶縁膜に、該第二の絶縁膜の側面に沿って該半導体の表面に伸びる開口を形成する工程と、該開口を埋めることで該半導体と接し、かつ該第二の絶縁膜の一部を覆う電極を形成する工程と、該電極を露出させつつ、該第一の絶縁膜と該第二の絶縁膜を覆い、かつ該間隙を埋め込むように、絶縁膜保護用レジストを形成する工程と、該絶縁膜保護用レジストと該電極の上に、金属からなる給電層を形成する工程と、該給電層の上に、該電極の直上、及び該間隙のあった部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、該開口部分における該給電層にめっきを形成する工程と、該めっき用レジストを除去する工程と、該給電層を該めっき直下の部分を残してエッチングする給電層エッチング工程と、該給電層エッチング工程後に、該絶縁膜保護用レジストを除去する工程とを備えることを特徴とする。
本発明により絶縁膜の減少を防止できる。また、暗電流を抑制できる。
実施の形態1
図1(A)は本実施形態の半導体受光素子の平面図である。図1(B)は図1(A)における破線X−X´の断面図である。なお、今後用いられる全ての図面において同一図番中に(A)(B)の二つの図面がある時は、図1(A)の破線X−X´における(A)図(平面図)の断面図が(B)図である。以後、図1(A)(B)を用いて本実施形態の半導体受光素子の構成を説明する。本実施形態の半導体受光素子は例えばInPで形成される半導体10を備える。半導体10は受光素子として機能するためにフォトダイオードが形成されている。半導体10の表面には、例えばSiNで形成される第一絶縁膜12を備える。さらに、第一絶縁膜12上の所定位置には第二絶縁膜14が形成されている。第二絶縁膜14はその上に後述する電極の一部が形成される。
また、半導体10上のコンタクトを形成すべき部分には、半導体10と接してTi層17が形成される。従って半導体10の表面は第一絶縁膜12かTi層17によって覆われている。そして、Ti層17は、コンタクトを形成するべく設けられた第一絶縁膜12の溝部分の壁面にも形成される。さらに、Ti層17は第二絶縁膜14の壁面及び上層にも部分的に形成されている。
さらに、Ti層17の上層に重なるようにAu層16が形成されている。Ti層17とAu層16は電極26を構成する。Au層16の上層にはめっき20が形成されている。めっき20は、半導体受光素子がワイヤボンディングなどにより受ける外力の影響を低減するために有効である。ここで、図1(A)におけるめっき20を抜粋して図1(C)に示す。図1(C)は平面図である。めっき20は図1(C)のように環状部F、接続部E、円形部Dとから構成される。めっき20は電極26の上に形成されているのだから、電極26の平面図も図1(C)で表される形状と同一形状である。よって電極26も環状部F、接続部E、円形部Dとに分類できる。そして、電極26の接続部Eおよび円形部Dは第二絶縁膜14上に形成されている。また、電極26の環状部Fは半導体10上に形成されている。
本実施形態の半導体受光素子は上述の構成を備える。以後本実施形態の半導体受光素子の製造方法について図2〜図9を用いて説明する。
図2(A)、(B)は半導体10上に絶縁膜が形成される絶縁膜形成工程を説明する図である。図2(B)に示されるとおり第一絶縁膜12は半導体10を覆うように形成される。さらに第一絶縁膜上12の一部に第二絶縁膜14が形成される。図2(A)から把握できるように、第二絶縁膜14は四角形の形状の一つの角が曲線で置き換えられた形状である。この曲線部分の曲率などは後述する電極の形状で定められる。第二絶縁膜14上には後続の工程で電極が形成されるので、第二絶縁膜14は電極形成位置を考慮して形成される。第一絶縁膜12と第二絶縁膜14を成膜する目的は主に、半導体10を保護することと、半導体10上に低反射膜として機能する膜を形成することである。そして、本実施形態の第一絶縁膜12と第二絶縁膜14は、半導体10の保護に十分な膜厚であり、かつ低反射膜として所望の反射率を達成できる膜厚で形成されている。
図3(A)、(B)は半導体10のコンタクトである電極を形成する電極形成工程を説明する図である。電極形成工程は前述の絶縁膜形成工程後に行われる。まず、半導体10のコンタクトを形成すべき部分の第一絶縁膜12がエッチングされる。このエッチングにより半導体10が環状の形状で露出する。次いで、前述のエッチングが行われ半導体10が露出した場所に、Ti層17が形成される。Ti層17は前述のエッチングで第一絶縁膜12が部分的に除去されたことに伴い現れた第一絶縁膜12の側壁にも形成される。さらにTi層17は第二絶縁膜14の側壁、第二絶縁膜14表面(上層)にも形成される。Ti層17は一体形成されるものであり、分離しているものではない。このように形成されたTi層17の平面図は図1(C)のようになる。さらに、Ti層17に重なるようにAu層16が形成される。Ti層17とAu層16とにより電極26が構成される。電極26の平面図は図1(C)のように表される。電極26は環状部F、接続部E、円形部Dを備える。そして、電極26の環状部Fは半導体10と接し、半導体10の表面垂直方向に形成されている。そして電極26の接続部Eと円形部D第二絶縁膜14上に半導体10表面垂直方向に形成される。上述してきた電極形成の方法としてはリフトオフなどの技術が用いられる。
図4(A)、(B)は絶縁膜保護用レジストを形成する絶縁膜保護用レジスト形成工程を説明する図である。絶縁膜保護用レジスト形成工程は前述の電極形成工程後に行われる。絶縁膜保護用レジスト30は第一絶縁膜12、第二絶縁膜14の表面に形成される。ただし、絶縁膜保護用レジスト30は電極26の一部の上あるいは全ての上には形成されない。絶縁膜保護用レジスト30を上述のように選択的に形成するためには、絶縁膜保護用レジストを全面に形成したあとにパターニングを行う方法が用いられる。絶縁膜保護用レジスト30は、第一絶縁膜12、第二絶縁膜14を保護するために形成されるものである。図4(A)、(B)を用いて説明した工程を終えるとウェーハ表面はAu層16と絶縁膜保護用レジスト30とで覆われた状態となる。
図5(A)、(B)は給電層を形成するための給電層形成工程を説明する図である。給電層形成工程は前述の絶縁膜保護用レジスト形成工程後に行われる。給電層とはめっきを行うために形成される金属層である。本実施形態では給電層32はAuで形成されている。そして、給電層32は前述の絶縁膜保護用レジスト形成工程後に、ウェーハ表面に表れるAu層16と絶縁膜保護用レジスト30とを覆うように形成される。
図6(A)、(B)はめっきを形成するめっき形成工程を説明する図である。めっき形成工程は前述の給電層形成工程後に行われる。図5(A)(B)で表されるように給電層32が形成された後、めっきが以下のプロセスで形成される。まず、ウェーハ全面にめっき用レジストが塗布される。次いで、パターニングを行いめっきが形成されるべき電極26の直上を開口する。その後、めっき形成を行い所望の膜厚のめっき36を形成する。その後前述のめっき用レジストが除去される。このように電極26直上に重なるようにめっき36が形成される。このめっきはワイヤボンディングなどによる外力の半導体受光素子への影響を抑制するために行われるものである。一般にめっきは給電層の膜厚より厚く形成される。なお、めっき36の平面図は図1(C)に表される。
図7(A)、(B)は給電層エッチング用レジストを形成する給電層エッチング用レジスト形成工程を説明する図である。給電層エッチング用レジスト形成工程は前述のめっき形成工程の後に行われる。前述したようにめっき36が形成された後は給電層32を除去する。ここで、めっき36形成直後に給電層32を除去しようとすると給電層32だけでなくめっき36まで膜厚が減少してしまうことがある。そこで、図7(A)、(B)で説明するように、めっき36上に給電層エッチング用レジスト38を形成し、給電層32のエッチングに伴うめっき36の膜厚の減少を抑制する。給電層エッチング用レジスト形成は、まず給電層エッチング用レジストを塗布しパターニングを行う。これによりめっき36上に給電層エッチング用レジスト38が形成できる。
図8(A)、(B)は給電層32をエッチングする給電層エッチング工程を説明する図である。給電層エッチング工程は前述の給電層エッチング用レジスト形成工程の後に行われる。給電層エッチング用レジスト38が形成された後、給電層32がエッチングされる。ここでエッチングされるのは、給電層エッチング用レジスト38に覆われていない給電層である。すなわち電極26上に形成された給電層は給電層エッチング工程でエッチングされない。従って給電層エッチング工程後も、電極26上に形成された給電層は電極26とともに実質的には電極として残存する。
図9(A)、(B)は絶縁膜保護用レジスト30を除去する絶縁膜保護用レジスト除去工程を説明する図である。給電層エッチング工程の後には、絶縁膜保護用レジスト30が除去される。絶縁膜保護用レジスト30の下層には絶縁膜保護用レジスト30と接して第一絶縁膜12と第二絶縁膜14が配置されている。第一絶縁膜12と第二絶縁膜14は半導体プロセスにおいて、それらの膜厚を減少させないように注意する必要がある。すなわち、第一絶縁膜12と第二絶縁膜14とは光学的特性を最適化できる膜厚で形成されているので、第一絶縁膜12と第二絶縁膜14との膜厚を変動させることなく製造プロセスを終了することが望ましい。ゆえに、絶縁膜保護用レジスト除去工程は、第一絶縁膜12と第二絶縁膜14の膜厚の減少を防止して行われなければならない。本実施形態では絶縁膜保護用レジスト30除去の際に、特に第一絶縁膜12と第二絶縁膜14との膜厚に影響を与える処理は行われない。従って第一絶縁膜12と第二絶縁膜14との膜厚を維持できる。なお、給電層エッチング用レジスト38も本工程と同時に又は別工程で除去される。絶縁膜保護用レジスト除去工程が行われると図9(A)、(B)に示される構成の半導体受光素子が得られる。
ここで、本発明の特徴を理解するための比較例について説明する。比較例による半導体受光素子の製造方法は図10(A)、(B)から図16(A)、(B)に沿って説明する。まず、図10(A)、(B)に示されるように半導体100上に絶縁膜102が形成される。絶縁膜102上の所定位置に絶縁膜104が形成される。
図10(A)、(B)で表される構造が形成されると、図11(A)、(B)の処理へと処理が進められる。図11(A)、(B)は比較例における給電層を形成する工程を説明する図である。図11(A)、(B)に示されるように、半導体100のコンタクトを形成すべき部分に形成されている絶縁膜102がエッチングされる。その後、半導体100の、前述のエッチングにより露出した部分を覆うようにTiで構成される膜である給電層Ti106が形成される。さらに給電層Ti106は絶縁膜102と絶縁膜104をも覆うように形成されている。よって、給電層Ti106が形成された後はウェーハは給電層Ti106で覆われた状態である。次いで給電層Ti106と重なるようにAuで構成される給電層Au108が形成される。給電層Ti106の一部および給電層Au108の一部は後述するめっきが行われたあとも除去されず電極として残存すべき部分である。前述の残存すべき部分には、半導体100のコンタクトとなるべき部分が含まれる。
図11(A)、(B)で表される構造が形成されると、図12(A)、(B)の処理へと処理が進められる。図12(A)、(B)はめっきを形成する工程を説明する図である。図12(A)、(B)から把握されるように、めっき110は給電層Au108の所定位置に形成される。めっき110の下層の給電層Ti106と給電層Au108は後述する電極となるべき部分である。
図12(A)、(B)で表される構造が形成されると、図13(A)、(B)の処理へと処理が進められる。図13(A)、(B)は給電層エッチング用レジストを形成する工程を説明する図である。この工程では、めっき110の上にレジストである給電層エッチング用レジスト112が形成される。
図13(A)、(B)で表される構造が形成されると、図14(A)、(B)の処理へと処理が進められる。図14(A)、(B)は給電層Au108の一部をエッチングする工程を説明する図である。この工程ではめっき110が形成された部分を除き給電層Au108がエッチングされる。従ってめっき110の下に配置される給電層Au108はエッチングされず残存する。残存した給電層Au108の部分をAu電極114と称する。
図14(A)、(B)で表される構造が形成されると、図15(A)、(B)の処理へと処理が進められる。図15(A)、(B)は給電層Ti106の一部をエッチングする工程を説明する図である。給電層Ti106の一部をエッチングする本工程では、Au電極114の直下の給電層Ti106を除いた給電層Ti106がエッチングされる。このエッチングはHF系の薬液を用いて行われる。そして、Au電極114の直下の給電層Ti106はエッチングされず残存するようにエッチングが行われる。残存した給電層Ti106の部分をTi電極116と称する。その後、図16(A)、(B)に示されるように、給電層エッチング用レジスト112が除去される。
上述した比較例の半導体受光素子の製造方法によって製造された半導体受光素子は以下の問題が起こり得る。すなわち、給電層Ti106と絶縁膜102、絶縁膜104とが直接接触しているため、給電層Ti106を除去する際に用いられるHF系薬液によって絶縁膜102および絶縁膜104の膜厚が減少してしまう事が考えられる。半導体受光素子においては、絶縁膜102および絶縁膜104とは素子の光学的特性を最適化できる膜厚で形成されている。換言すれば、絶縁膜102、絶縁膜104は低反射膜としても機能を果たす膜厚で形成されている。従って、比較例のように製造工程において、HF系薬液が直接に絶縁膜に到達しうる構成では絶縁膜がHF系薬液によりエッチングされ所望の光学的特性が得られないという問題があった。また、HF系薬液によるエッチングに限定されず、金属をエッチングする際に用いられる薬液により絶縁膜の膜厚が減少することが考えられる。
本実施形態の半導体受光素子及びその製造方法によれば、半導体受光素子の製造工程において絶縁膜の膜厚を減少させることなく半導体受光素子を製造することができる。本実施形態の第一絶縁膜12および第二絶縁膜14は、電極が形成されるべき部分を除き絶縁膜保護用レジスト30で覆ったうえで、給電層32を形成している。従って給電層32は直接に第一絶縁膜12若しくは第二絶縁膜14に接することはない。ゆえに給電層32をエッチングする際には、絶縁膜保護用レジスト30が第一絶縁膜12と第二絶縁膜14とを保護し、第一絶縁膜12と第二絶縁膜14の膜厚が減少することはない。そして、給電層とは別の電極を設けており、給電層で半導体とコンタクトする必要はないため、Auのみの給電層が可能となる。Auのみの給電層を用いた場合、Tiエッチングを行なう場合と異なり、その除去にHF系薬液の処理は必要ない。また、半導体10と電極26とが接すべき部分には他の部分よりバンドギャップの小さい領域であるナローバンドギャップ領域を形成しても良く、これにより素子の低抵抗化が可能となる。本実施形態の半導体受光素子及びその製造方法によれば、絶縁膜の膜厚を減少させることなく電極上にめっきを形成し、しかも素子抵抗を低減した半導体受光素子を製造することができる。
本実施形態においては給電層32はAuであるとしたが、本発明はこれに限定されない。すなわち、給電層と絶縁膜が直接に接することはないから、給電層としてAuではなくTi/Auなど他の金属を用いて任意の薬液で給電層を除去しても本発明の効果である絶縁膜の膜厚減少の抑制ができる。
本実施形態ではめっき36上に給電層エッチング用レジスト38を形成した後に、給電層のエッチングを行ったが本発明は給電層エッチング用レジストを形成しなくてもその効果を失わない。すなわち、給電層32の膜厚よりめっき36の膜厚が十分厚く形成されている場合、給電層エッチングを行うことによるめっきへのダメージは無視しえるものであるから給電層エッチング用レジストが無くてもよい。
本実施形態では絶縁膜保護用レジスト30を形成したが本発明はこれに限定されない。すなわち給電層32を第一絶縁膜12および第二絶縁膜14に接して形成しても、Auで構成される給電層32をエッチングすることに伴う第一絶縁膜12および第二絶縁膜14の膜厚の減少が許容できるものであれば、絶縁膜保護用レジスト30を形成しなくても良い。ここで、一般に、比較例のようにTi層をエッチングすることによる絶縁膜の膜厚の減少と比較するとAu層のエッチングによる絶縁膜の膜厚の減少は軽微である。そして、給電層としてTi以外の材料、例えばAuなどを用いることにより絶縁膜保護用レジスト30の形成を省略しつつ絶縁膜の膜厚の減少を抑制できる。このような製造工程は給電層Ti106を形成しないで図10〜図16で表される工程を実施することに相当する。
また、本発明で用いた電極や絶縁膜の形状は本発明の効果を得るための必須要件ではない。従って他の形状であっても本発明の効果を得られる。
本実施形態ではナローバンドギャップ領域を備えない構成としたが、素子の低抵抗化を要する場合は半導体にナローバンドギャップ領域を設けてもよい。ナローバンドギャップ領域は図9(C)に示すように配置される。図9(C)に示されるナローバンドギャップ領域11は素子を形成した後に事後的に形成されるものではない。すなわち、バンドギャップ領域11は少なくともTi層17の形成前には半導体上に形成されているものである。このようにナローバンドギャップ領域11を設けることにより素子を低抵抗化できる。
また、本実施の形態のように、予め所定厚さの電極26を形成後に絶縁膜保護用レジスト30を設ける方法を用いれば、例えば絶縁膜保護用レジスト30の厚さを厚くしようとする場合、予め電極26の厚さも厚くしておけば、電極26と絶縁膜保護用レジスト30との高低差を相対的に小さくできる。一般に電極26と絶縁膜保護用レジスト30との高低差が大きい時は給電層32を形成する場合のAuの電極26への落ち込みが大きく給電層32の生成に支障が生じる。しかしながら、予め電極26の厚さを厚くして絶縁膜保護用レジスト30との高低差を相対的に小さくすれば上記落ち込みを防止できるため給電層32を支障なく生成できる。
実施の形態2
本実施形態は電極と給電層との役割を兼ねる金属層を導入する事で、より簡素なプロセスで半導体受光素子を製造する方法に関する。
図17(A)、(B)は本実施形態の絶縁膜を形成する絶縁膜形成工程を説明する図面である。本実施形態の半導体受光素子は半導体50を備える。図17(B)に示すように半導体50に重なるように第一絶縁膜52が形成される。次いで、第一絶縁膜52の一部には第二絶縁膜54が形成される。第二絶縁膜54は、実施の形態1と同様に、四角形の形状の一つの角が曲線で置き換えられた形状であり、図17(A)に示されるとおりである。
図17(A)、(B)で表される構造が形成されると、図18(A)、(B)の処理へと処理が進められる。図18(A)、(B)は絶縁膜保護用レジスト56を形成する絶縁膜保護用レジスト形成工程を説明する図である。絶縁膜保護用レジスト56は第一絶縁膜52および第二絶縁膜54上に形成される。この際、絶縁膜保護用レジスト56は、半導体50の所定位置とコンタクトをとるべく設けられる電極が形成されるべき場所を避けて形成される。この結果、絶縁膜保護用レジスト56は第二絶縁膜54の一部には形成されない。絶縁膜保護用レジスト56を上述のように選択的に形成するためには、絶縁膜保護用レジストを全面に形成したあとにパターニングを行う方法が用いられる。
図18(A)、(B)で表される構造が形成されると、図19(A)、(B)の処理へと処理が進められる。図19(A)、(B)は金属を形成する金属形成工程を説明する図である。金属58は絶縁膜保護用レジスト56および、電極が形成されるべき場所に形成される。本実施形態では前述の金属としてまずTi層が形成される。このTi層は半導体50のコンタクトをとるべく電極が形成される部分と接する。さらにTi層は第一絶縁膜52、第二絶縁膜54を覆うように形成される。次いでAu層が前述のTi層と重なるように形成される。前述のTi層とAu層とは、後述するめっき形成の際には給電層として機能する。また、前述のTi層とAu層とはその一部が電極としても機能するものである。図19(A)、(B)においては前述のTi層とAu層とを金属58として記している。金属58が形成された後はウェーハ表面がAu層で覆われた状態となる。
図19(A)、(B)で表される構造が形成されると、図20(A)、(B)の処理へと処理が進められる。図20(A)、(B)はめっきを形成するめっき形成工程を説明する図である。めっき60を形成するプロセスは実施の形態1で図6(A)、(B)を用いて説明したものと同等であるため説明を省略する。前述した通り、金属58はめっき形成の際の給電層であると同時に、その一部は、半導体50と接する電極として残存する。めっき形成工程でめっき60が形成されるのは電極となるべき金属58の部分である。
図20(A)、(B)で表される構造が形成されると、図21(A)、(B)の処理へと処理が進められる。図21(A)、(B)は金属58を電極となるべき部分を除きエッチングする、金属エッチング工程を説明する図である。金属エッチング工程では金属58のうち、めっき60と接触しない領域をエッチングする。金属58は、前述の通り、Ti層を構成要素とし、そのエッチングにはHF系薬液が用いられる。HF系薬液は前述の通り絶縁膜の膜厚を減少させることがあるが、めっき下のTi層はエッチングされないため、Ti層エッチングに伴いHF系薬液が第一絶縁膜52、第二絶縁膜54に直接付着することはない。そして、金属エッチング工程が行われた後に残存する金属58の一部はここで給電層としての役割を終え、以後電極59として残存することになる。
図21(A)、(B)で表される構造が形成されると、図22(A)、(B)の処理へと処理が進められる。図22(A)、(B)は絶縁膜保護用レジスト56を除去する絶縁膜保護用レジスト除去工程を説明するための図である。絶縁膜保護用レジスト除去工程により絶縁膜保護用レジストが除去されると図22(A)、(B)に表される構成の半導体受光素子が得られる。
本実施形態の半導体受光素子の製造方法は、金属形成工程により給電層となる金属58を形成し、めっきを行った後、金属58の一部を電極59として利用する。従って電極形成のための独立した工程が不要である。また、金属58の一部であるTi層エッチングの際に、絶縁膜保護用レジスト56が第一絶縁膜52、54を保護するため、Ti層エッチングに用いられる薬液が第一絶縁膜52、54に付着することはない。ゆえに第一絶縁膜52、54の膜厚の減少を抑制できる。
本実施形態の半導体受光素子の製造方法によれば、電極形成のための独立した工程を要さずに、絶縁膜が設計値通りに形成され、かつ、めっきが形成された半導体受光素子が得ることができる。
また、本発明で用いた電極や絶縁膜の形状は本発明の効果を得るための必須要件ではない。従って他の形状であっても本発明の効果を得られる。
また実施形態1と同様にして、電極と接する部分に低抵抗化のために、半導体50よりバンドギャップが小さいナローバンドギャップ領域を形成してもよい。
本実施形態において金属はTiおよびAuであるとしたが、本発明はこれに限定されない。すなわち、給電層および電極として機能する材料であれば本発明の効果を得られる。
本発明は、めっき形成後めっき上に給電層エッチング用レジストを形成して、金属エッチングを行っても良い。給電層エッチング用レジストは、金属エッチングを行うことによるめっきへのダメージを抑制する。
本実施形態では絶縁膜保護用レジストを形成したが本発明はこれに限定されない。すなわち金属58をエッチングすることに伴う第一絶縁膜52および第二絶縁膜54の膜減りが許容できるものであれば、絶縁膜保護用レジスト56を形成しなくても良い。
実施の形態3
本実施形態は半導体受光素子形成のプロセスにおける絶縁膜の膜厚の減少を抑制し、かつ、暗電流の発生を抑制した半導体受光素子及びその製造方法に関する。図23(A)、(B)、(C)は本実施形態の半導体受光素子を示す図である。そして、図23(A)のX−X´で表される破線における断面図である図23(B)から把握できるように、本実施形態の半導体受光素子は半導体74を備える。半導体74は第一導電型領域70と第二導電型領域72とを備える。そして、半導体74上には第一絶縁膜76が形成されている。なお、第一絶縁膜76は半導体74のコンタクトが形成されている場所には配置されていない。
第一絶縁膜76の上には第二絶縁膜78が形成される。ここで、第一導電型領域70と第二導電型領域72との境界直上かつ第一絶縁膜76上の場所を境界直上領域と定義する。そして、第二絶縁膜78は前述の境界直上領域を避けて、かつ境界直上領域を挟むように二箇所に形成される。ここで図23(C)を用いて第二絶縁膜78の配置について説明する。図23(C)は第二絶縁膜78の平面図を示す図である。第二絶縁膜78はI部77とII部75とから構成される。I部77は円弧を形成するように配置される。一方、II部75は四角形の一つの角を円弧で置き換えた形状である。そして、I部77とII部75とに挟まれる領域も円弧を形成し、後述するブリッジ部82を形成している。ここで、ブリッジ部82は、I部77とII部75とに挟まれる間隙と、その間隙からウェーハ上方に所定高さだけ伸びる空隙のことをいう。前述のブリッジ部82は境界直上領域に形成されるものである。
本実施形態の半導体受光素子はさらにTi層79を備える。Ti層79はTiで形成される層であり、半導体受光素子の電極を構成するものである。Ti層79は半導体74のコンタクトとなるべき場所に接触するように形成される。そしてTi層79はその一部が、第二絶縁膜78上にも形成される。なお、Ti層79は境界直上領域には形成されない。
さらに、Ti層79と接してAu層80が形成される。Au層80はTi層79とともに本実施形態の電極を形成するものである。Au層80はTi層79の上層に重なるように形成される。Au層80はブリッジ部82には形成されない。しかしAu層80は、ブリッジ部82よりさらにウェーハ上層方向の境界直上領域には形成される点においてTi層79と相違する。またTi層79とAu層80からなる電極は一体的に形成されるものであり、第二絶縁膜のように複数箇所に離隔して形成されるものではない。
このように形成されたAu層80と折り重なるようにめっき84が形成される。すなわち、めっき84とAu層80との平面図は同一なものとなる。本実施形態の半導体受光素子は上述の構成である。そしてブリッジ部82はAu層80、Ti層79、第二絶縁膜78、第一絶縁膜76とによって囲まれて中空領域を形成している。しかしながら、この中空領域は、Au層80、Ti層79、第二絶縁膜78、第一絶縁膜76とによって全面において囲まれていない。すなわち、図23(A)に示すように、円弧型に形成されたブリッジ部82はその両端において、開放面(他の物質と接していない面)を有する。
以後、上述した構成を備える本実施形態の半導体受光素子の製造方法について説明する。図24(A)、(B)は絶縁膜を形成する工程を説明するための図である。本実施形態の半導体受光素子は半導体74を備える。半導体74は第一導電型領域70と第二導電型領域72とを備える。そして、半導体74には第一導電型領域70と第二導電型領域72との境界部がある。第一導電型領域70と第二導電型領域72との境界部は、実施の形態1、2では省略しているが、本実施形態では重要な意義をもつ為記載している。そして、前述の半導体74上に第一絶縁膜76が形成される。この工程を第一絶縁膜形成工程という。第一絶縁膜76は半導体74と重なるように形成される。次いで、第二絶縁膜78が形成される。この工程は第二絶縁膜形成工程という。第二絶縁膜78は離隔して配置されるI部77とII部75とにより構成される。第二絶縁膜78は図23(C)を用いて説明済みであるため詳細な説明は省略する。
図24(A)、(B)で表される構造が形成されると、図25(A)、(B)の処理へと処理が進められる。図25(A)、(B)は電極を形成する電極形成工程を説明する図である。まず、Ti層79が形成される。Ti層79は半導体74のコンタクトを形成すべき部分に接触して形成される。さらにAu層91がTi層79と重なるように形成される。なお、Ti層79、Au層91共に境界直上領域には形成されない。従って、Ti層79、Au層91ともに、境界直上領域によって隔てられた、離隔した二箇所に形成される。この様子は平面図である図25(A)から把握できる。また、Ti層79とAu層91とは電極の一部を構成するものである。
図25(A)、(B)で表される構造が形成されると、図26(A)、(B)の処理へと処理が進められる。図26(A)、(B)は絶縁膜保護用レジストを形成する絶縁膜保護用レジスト形成工程を説明する図である。絶縁膜保護用レジスト88は、ウェーハ表面の第一絶縁膜76と第二絶縁膜78が露出した部分に形成される。絶縁膜保護用レジスト88は境界直上領域にも形成される。換言すれば、絶縁膜保護用レジスト88は二箇所に形成された第二絶縁膜の間隙を埋めるように形成される。また、同様に第二絶縁膜78上に分離して形成されたTi層79及びAu層91とにより形成される間隙にも絶縁膜保護用レジスト88が埋め込まれる。前述のように、境界直上領域に埋め込まれるように形成される絶縁膜保護用レジスト88の部分を特に、境界直上レジスト94と称する。なお、絶縁膜保護用レジスト88の膜厚は、第二絶縁膜78、Ti層79、Au層91の膜厚の和よりも大きい。図26(A)に示す通り、絶縁膜保護用レジスト88が形成されると、ウェーハ表面は絶縁膜保護用レジスト88とAu層91とにより覆われる。
図26(A)、(B)で表される構造が形成されると、図27(A)、(B)の処理へと処理が進められる。図27(A)、(B)は給電層90を形成する給電層形成工程を説明する図である。給電層90はウェーハ表面を覆う絶縁膜保護用レジスト88とAu層91上に形成される。ここで、給電層90は境界直上領域にも形成されるものである。また、給電層90はAuを成分とする材料で形成される。ここで、境界直上レジスト94は第一絶縁膜76、第二絶縁膜78、Ti層79、Au層91、給電層90とにより囲まれるが、これらによって全面を囲まれている訳ではない。すなわち、図27(A)に示すように、円弧型に形成された境界直上レジスト94はその両端において、境界直上レジスト94以外の絶縁膜保護用レジスト88と接触している。
図27(A)、(B)で表される構造が形成されると、図28(A)、(B)の処理へと処理が進められる。図28(A)、(B)はめっき84を形成するめっき形成工程を説明する図である。めっき84は以下のプロセスで形成される。まず、ウェーハ全面にめっき用レジストが塗布される。次いで、パターニングを行いめっきが形成されるべき給電層90の一部分の直上を開口する。その後、めっき形成を行い所望の膜厚のめっき84を形成する。その後前述のめっき用レジストが除去される。このようにAu層91に重なるようにめっき84が形成される。このめっきはワイヤボンディングなどによる外力の半導体受光素子への影響を抑制するために行われるものである。一般にめっきは給電層の膜厚より厚く形成される。なお、めっき84は図28(A)に表されるように一体的に形成されるものである。
図28(A)、(B)で表される構造が形成されると、図29(A)、(B)の処理へと処理が進められる。図29(A)、(B)は給電層エッチング用レジスト92を形成する給電層エッチング用レジスト形成工程を説明する図である。給電層エッチング用レジスト形成工程では、めっき84上に給電層エッチング用レジスト92が形成される。給電層エッチング用レジスト92は後述の給電層エッチングの際にめっき84が膜厚の減少を起こす事などを抑制するために形成される。
図29(A)、(B)で表される構造が形成されると、図30(A)、(B)の処理へと処理が進められる。図30(A)、(B)は給電層90の一部をエッチングする給電層エッチング工程を説明する図である。給電層エッチング工程では、めっき84の直下の給電層90の部分を残して、給電層90がエッチングされる。また、めっき84もその上に形成された給電層エッチング用レジスト92により保護されるためエッチングされない構成となっている。この結果給電層90がエッチングされた領域は絶縁膜保護用レジスト88が露出する。また、めっき84直下の給電層90は残存し、電極を構成するものとなる。従って、図23(B)で説明したAu層80とは、Au層91と残存した給電層90との一体物のことである。
図30(A)、(B)で表される構造が形成されると、図31(A)、(B)の処理へと処理が進められる。図31(A)、(B)は絶縁膜保護用レジスト88を除去する絶縁膜保護用レジスト除去工程を説明する図である。まず給電層エッチング用レジスト92が除去される。絶縁膜保護用レジスト除去工程では、絶縁膜保護用レジスト88直下に接して配置されている第一絶縁膜76、第二絶縁膜78の膜厚の減少を抑制してレジストの除去が可能である。そして、図30(B)に記載される境界直上レジスト94も他の絶縁膜保護用レジストと同様に除去される。この結果、境界直上レジストが形成されていた領域は固体の形成されていない領域となる。この領域はブリッジ部82という。前述してきた半導体受光素子の製造方法により、境界直上領域にブリッジ部82を備えたエアーブリッジ構造が形成される。
ところで、半導体受光素子においては、暗電流の低減が一つの課題となっている。特に、半導体受光素子を構成する第一導電型半導体と第二導電型半導体の接合領域にリーク電流が流れ込む事に起因する暗電流を低減することが困難であるという問題があった。前述のリーク電流を低減するためには、絶縁膜の膜厚を厚膜化すれば良い。しかしながら半導体受光素子における、半導体と接して形成される絶縁膜の膜厚は、反射率を最適化するために計算された膜厚であるから、光学的特性維持の観点から変えることができない。
本実施形態の半導体受光素子およびその製造方法によれば、境界直上領域に固体の存在しない領域であるブリッジ部82が作成されているから、暗電流発生の一因である境界直上領域の絶縁膜を経由したリーク電流を抑制できる。よって、半導体受光素子の光学的特性を最適化できる膜厚を維持したまま、暗電流を低減できる。また、絶縁膜保護用レジスト88を用いることにより、製造プロセスにおいて、エッチングすべき金属が絶縁膜(第一絶縁膜76、第二絶縁膜78)と接しないから、絶縁膜の膜厚を変動させうる金属除去に伴う薬液が絶縁膜に接することは無い。よって絶縁膜の膜厚を設計値と一致させることができる。従って、絶縁膜の膜厚を設計値と一致させ最適な光学的特性を達成しながら、暗電流の抑制ができる。
本実施形態においては、絶縁膜保護用レジスト88は第二絶縁膜78、Ti層79、
Au層91の高さの和よりも高く形成されることとしたが本発明はこれに限定されな
い。すなわち、暗電流抑制のために十分な体積のブリッジ部が形成できれば本発明の
効果は得られるから、絶縁膜保護用レジスト88は第二絶縁膜78、Ti層79、A
u層91の高さの和よりも低く形成されても良い。
本実施形態においては、給電層90はAuであることとしたが本発明はこれに限定されない。Auに替えてTi層上にAu層を形成した構成で給電層を形成しても、給電層エッチングに用いられる薬液が絶縁膜に付着して膜厚の減少を誘発することはないから本発明の効果を得られる。これは、前述した絶縁膜保護用レジスト88と境界直上レジスト94とが絶縁膜をカバーしているためである。よって、給電層を形成する金属は、密着性やめっき形成の容易性などを考慮して定めればよい。
本実施形態においては、給電層エッチング用レジスト92を用いているがこれは本発明の必須構成要件ではない。すなわち、給電層エッチング用レジスト形成工程は給電層90のエッチングに伴うめっき84の膜厚の減少が許容範囲であれば不要であるからなくても良い。
本実施形態では電極形成工程と給電層形成工程とを別々の工程としたが本実施形態はこれに限定されない。すなわち、実施の形態2における金属形成工程のように、絶縁膜保護用レジスト形成後にTi層とAu層を形成し、これを電極および給電層として利用しても本発明の効果が得られる。これにより製造工程を簡素化して本発明の効果をえることができる。ここで、電極と給電層を同時に形成する工程について、以下に説明する。まず、図24(A)、(B)で表説明したように第一絶縁膜と第二絶縁膜とが形成される。次いで、図32(A)、(B)で表されるように、絶縁膜保護用レジスト88が形成される。絶縁膜88は電極が形成されるべき部分を除いて、第一絶縁膜76上および第二絶縁膜78上に形成される。次いで図33(A)、(B)で表される処理へと工程が進められる。ここでは、Ti層上にAu層が形成された構成である金属層200が形成される。金属層200は半導体74のコンタクトが形成されるべき部分にその一部が配置される。さらに、金属層200は、絶縁膜保護用レジスト88を覆うように形成される。金属層200は一体の構成である。その後、前述した図28〜図31を用いて説明した工程が実施される。
また、本発明で用いた電極や絶縁膜の形状は本発明の効果を得るための必須要件ではない。従って他の形状であっても本発明の効果を得られる。
また実施形態1と同様にして、電極と接する部分に低抵抗化のために、半導体74よりバンドギャップが小さいナローバンドギャップ領域を形成してもよい。
実施の形態1における半導体受光素子の構成を説明する図である。 実施の形態1における絶縁膜を形成する工程を説明する図である。 実施の形態1における電極を形成する工程を説明する図である。 実施の形態1における絶縁膜保護用レジストを形成する工程を説明する図である。 実施の形態1における給電層を形成する工程を説明する図である。 実施の形態1におけるめっきを形成する工程を説明する図である。 実施の形態1における給電層エッチング用レジストを形成する工程を説明する図である。 実施の形態1における給電層の一部をエッチングする工程を説明する図である。 実施の形態1における絶縁膜保護用レジストを除去する工程等を説明する図である。 実施の形態1における比較例の絶縁膜を形成する工程を説明する図である。 実施の形態1における比較例の給電層を形成する工程を説明する図である。 実施の形態1における比較例のめっきを形成する工程を説明する図。 実施の形態1における比較例の給電層エッチング用レジストを形成する工程を説明する図である。 実施の形態1における比較例の給電層の一部をエッチングする工程を説明する図である。 実施の形態1における比較例の給電層の一部をエッチングする工程を説明する図である。 実施の形態1における比較例の給電層エッチング用レジストを除去する工程を説明する図である。 実施の形態2における絶縁膜を形成する工程を説明する図である。 実施の形態2における絶縁膜保護用レジストを形成する工程を説明する図である。 実施の形態2における金属を形成する工程を説明する図である。 実施の形態2におけるめっきを形成する工程を形成する工程を説明する図である。 実施の形態2における金属の一部をエッチングする工程を説明する図である。 実施の形態2における絶縁膜保護用レジストを除去する工程を説明する図である。 実施の形態3における半導体受光素子の構成を説明する図である。 実施の形態3における絶縁膜を形成する工程を説明する図である。 実施の形態3における電極を形成する工程を説明する図である。 実施の形態3における絶縁膜保護用レジストを形成する工程を説明する図である。 実施の形態3における給電層を形成する工程を説明する図である。 実施の形態3におけるめっきを形成する工程を説明する図である。 実施の形態3における給電層エッチング用レジストを形成する工程を説明する図である。 実施の形態3における給電層の一部をエッチングする工程を説明する図である。 実施の形態3における給電層エッチング用レジストを除去する工程を説明する図である。 実施の形態3における金属層を形成する前の構成を説明する図である。 実施の形態3における金属層を形成する工程を説明する図である。
符号の説明
10 半導体、 11 ナローバンドギャップ領域、 12 第一絶縁膜、 14 第二絶縁膜、 20 めっき、 26 電極、 30 絶縁膜保護用レジスト、
32 給電層、 38 給電層エッチング用レジスト、 52 第一絶縁膜、 54 第二絶縁膜、 58 金属、 70 第一導電型領域、 72 第二導電型領域、 74 半導体、 76 第一絶縁膜、 78 第二絶縁膜、 79 Ti層、 80 Au層、 82 ブリッジ部、 84 めっき、 88 絶縁膜保護用レジスト、 90 給電層、 91 Au層、 200 金属層

Claims (10)

  1. 半導体の一部に、前記半導体の他の部分よりもバンドギャップの低いナローバンドギャップ領域を形成する工程と、
    前記半導体上に絶縁膜を形成する工程と、
    前記絶縁膜に開口を形成し、前記ナローバンドギャップ領域を露出させる工程と、
    前記開口を埋めることで前記ナローバンドギャップ領域と接し、かつ前記絶縁膜の一部を覆う電極を形成する工程と、
    前記絶縁膜を覆い、かつ前記電極を露出させるように絶縁膜保護用レジストを形成する工程と、
    前記絶縁膜保護用レジストと前記電極上に、金属である給電層を形成する工程と、
    前記給電層の上に、前記電極の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、
    前記開口部分における前記給電層にめっき形成する工程と、
    前記めっき用レジストを除去する工程と、
    前記めっき上に給電層エッチング用レジストを形成する工程と、
    前記給電層を前記めっき直下の部分を残してエッチングする給電層エッチング工程と、
    前記給電層エッチング工程後、前記絶縁膜保護用レジストを除去する工程とを備えることを特徴とする半導体受光素子の製造方法。
  2. 半導体の一部に、前記半導体の他の部分よりもバンドギャップの低いナローバンドギャップ領域を形成する工程と、
    半導体上に絶縁膜を形成する工程と、
    前記絶縁膜に開口を形成し、前記ナローバンドギャップ領域を露出させる工程と、
    前記開口を開口したまま、前記絶縁膜の一部を露出させるように前記絶縁膜を覆う絶縁膜保護用レジストを形成する工程と、
    前記開口を埋めることで前記ナローバンドギャップ領域と接し、かつ前記絶縁膜及び前記絶縁膜保護用レジストを覆うように金属を形成する工程と、
    前記金属の上に、前記金属で埋められた前記開口の直上、及び前記絶縁膜のうち前記絶縁膜保護用レジストから露出した部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、
    前記開口部分における前記金属にめっき形成する工程と、
    前記めっき用レジストを除去する工程と、
    前記めっき上に金属エッチング用レジストを形成する工程と、
    前記金属を前記めっき直下の部分を残してエッチングする金属エッチング工程と、
    前記金属エッチング工程後、前記絶縁膜保護用レジストを除去する工程とを備えることを特徴とする半導体受光素子の製造方法。
  3. 第一導電型領域、第二導電型領域、及び前記第一導電型領域と前記第二導電型領域の一部に他の部分よりもバンドギャップの低いナローバンドギャップ領域を有する半導体の上であって、前記第一導電型領域と前記第二導電型領域との境界直上領域を含む部分に第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜の上に、前記境界直上領域に間隙を備える第二の絶縁膜を形成する工程と、
    前記第一の絶縁膜に、前記第二の絶縁膜の側面に沿って前記ナローバンドギャップ領域の表面に伸びる開口を形成する工程と、
    前記開口を埋めることで前記前記ナローバンドギャップ領域と接し、かつ前記第二の絶縁膜の一部を覆う電極を形成する工程と、
    前記電極を露出させつつ、前記第一の絶縁膜と前記第二の絶縁膜を覆い、かつ前記間隙を埋め込むように、絶縁膜保護用レジストを形成する工程と、
    前記絶縁膜保護用レジストと前記電極上に、金属からなる給電層を形成する工程と、
    前記給電層の上に、前記電極の直上、及び前記間隙のあった部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、
    前記開口部分における前記給電層にめっき形成する工程と、
    前記めっき用レジストを除去する工程と、
    前記めっき上に給電層エッチング用レジストを形成する工程と、
    前記給電層を前記めっき直下の部分を残してエッチングする給電層エッチング工程と、
    前記給電層エッチング工程後に、前記絶縁膜保護用レジストを除去する工程とを備えることを特徴とする半導体受光素子の製造方法。
  4. 半導体上に絶縁膜を形成する工程と、
    前記絶縁膜に開口を形成し、前記半導体表面の一部を露出させる工程と、
    前記開口を埋めることで前記半導体と接し、かつ前記絶縁膜の一部を覆う電極を形成する工程と、
    前記絶縁膜を覆い、かつ前記電極を露出させるように絶縁膜保護用レジストを形成する工程と、
    前記絶縁膜保護用レジストと前記電極上に、金属である給電層を形成する工程と、
    前記給電層の上に、前記電極の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、
    前記開口部分における前記給電層にめっき形成する工程と、
    前記めっき用レジストを除去する工程と、
    前記給電層を前記めっき直下の部分を残してエッチングする給電層エッチング工程と、
    前記給電層エッチング工程後、前記絶縁膜保護用レジストを除去する工程とを備えることを特徴とする半導体受光素子の製造方法。
  5. 半導体上に絶縁膜を形成する工程と、
    前記絶縁膜に開口を形成し、前記半導体表面の一部を露出させる工程と、
    前記開口を開口したまま、前記絶縁膜の一部を露出させるように前記絶縁膜を覆う絶縁膜保護用レジストを形成する工程と、
    前記開口を埋めることで前記半導体と接し、かつ前記絶縁膜及び前記絶縁膜保護用レジストを覆うように金属を形成する工程と、
    前記金属の上に、前記金属で埋められた前記開口の直上、及び前記絶縁膜のうち前記絶縁膜保護用レジストから露出した部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、
    前記開口部分における前記金属にめっき形成する工程と、
    前記めっき用レジストを除去する工程と、
    前記金属を前記めっき直下の部分を残してエッチングする金属エッチング工程と、
    前記金属エッチング工程後、前記絶縁膜保護用レジストを除去する工程とを備えることを特徴とする半導体受光素子の製造方法。
  6. 第一導電型領域と第二導電型領域を備える半導体の上であって、前記第一導電型領域と前記第二導電型領域との境界直上領域を含む部分に第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜の上に、前記境界直上領域に間隙を有する第二の絶縁膜を形成する工程と、
    前記第一の絶縁膜に、前記第二の絶縁膜の側面に沿って前記半導体の表面に伸びる開口を形成する工程と、
    前記開口を埋めることで前記半導体と接し、かつ前記第二の絶縁膜の一部を覆う電極を形成する工程と、
    前記電極を露出させつつ、前記第一の絶縁膜と前記第二の絶縁膜を覆い、かつ前記間隙を埋め込むように、絶縁膜保護用レジストを形成する工程と、
    前記絶縁膜保護用レジストと前記電極上に、金属からなる給電層を形成する工程と、
    前記給電層の上に、前記電極の直上、及び前記間隙のあった部分の直上に開口部分を有するパターンのめっき用レジストを形成する工程と、
    前記開口部分における前記給電層にめっき形成する工程と、
    前記めっき用レジストを除去する工程と、
    前記給電層を前記めっき直下の部分を残してエッチングする給電層エッチング工程と、
    前記給電層エッチング工程後に、前記絶縁膜保護用レジストを除去する工程とを備えることを特徴とする半導体受光素子の製造方法。
  7. 前記給電層エッチング工程前に前記めっき上にレジストを形成する給電層エッチング用レジスト形成工程を備えることを特徴とする請求項4又は6に記載の半導体受光素子の製造方法。
  8. 前記半導体の前記電極が接すべき部分に、他の前記半導体よりもバンドギャップの低い領域を形成することを特徴とする請求項に記載の半導体受光素子の製造方法。
  9. 前記金属エッチング工程前に前記めっき上にレジストを形成する金属エッチング用レジスト形成工程を備えることを特徴とする請求項に記載の半導体受光素子の製造方法。
  10. 前記半導体の前記金属が接すべき部分に、他の前記半導体よりもバンドギャップの低い領域を形成することを特徴とする請求項に記載の半導体受光素子の製造方法。
JP2007241061A 2007-09-18 2007-09-18 半導体受光素子の製造方法 Active JP5007636B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007241061A JP5007636B2 (ja) 2007-09-18 2007-09-18 半導体受光素子の製造方法
TW097106584A TWI368946B (en) 2007-09-18 2008-02-26 Semiconductor photodetector and manufacturing method thereof
US12/038,247 US8482096B2 (en) 2007-09-18 2008-02-27 Semiconductor photodetector and manufacturing method therefor
FR0852971A FR2921202B1 (fr) 2007-09-18 2008-05-05 Photodetecteur a semiconducteur et procede de fabrication pour celui-ci

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241061A JP5007636B2 (ja) 2007-09-18 2007-09-18 半導体受光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009071249A JP2009071249A (ja) 2009-04-02
JP5007636B2 true JP5007636B2 (ja) 2012-08-22

Family

ID=40380651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241061A Active JP5007636B2 (ja) 2007-09-18 2007-09-18 半導体受光素子の製造方法

Country Status (4)

Country Link
US (1) US8482096B2 (ja)
JP (1) JP5007636B2 (ja)
FR (1) FR2921202B1 (ja)
TW (1) TWI368946B (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US897461A (en) * 1907-08-16 1908-09-01 Greenlaw Mfg Co Flexible pipe-joint.
US3846820A (en) * 1973-06-26 1974-11-05 Westinghouse Electric Corp Mosaic for ir imaging using pyroelectric sensors in a bipolar transistor array
JPS6043822A (ja) 1983-08-22 1985-03-08 Hitachi Ltd 電極形成方法
JPS6233425A (ja) 1985-08-07 1987-02-13 Agency Of Ind Science & Technol 電極の形成方法
JPS63160283A (ja) * 1986-12-23 1988-07-04 Fujitsu Ltd 半導体受光素子
JPH01175776A (ja) * 1987-12-29 1989-07-12 Nec Corp 半導体受光素子
JP2703673B2 (ja) * 1991-05-17 1998-01-26 三菱電機株式会社 半導体装置
JPH05218212A (ja) 1992-01-31 1993-08-27 Mitsubishi Electric Corp 半導体装置の製造方法
JP2989956B2 (ja) 1992-03-27 1999-12-13 三菱電機株式会社 半導体装置の製造方法
JPH0897461A (ja) 1994-09-29 1996-04-12 Mitsubishi Electric Corp 半導体受光素子,及びその製造方法
JPH08213345A (ja) 1995-02-02 1996-08-20 Toshiba Electron Eng Corp 半導体装置及びその製造方法
JP3618258B2 (ja) 1999-07-26 2005-02-09 株式会社クボタ コイン精米設備
JP2001298211A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体受光素子及びその製造方法

Also Published As

Publication number Publication date
TWI368946B (en) 2012-07-21
US8482096B2 (en) 2013-07-09
FR2921202A1 (fr) 2009-03-20
JP2009071249A (ja) 2009-04-02
TW200915433A (en) 2009-04-01
FR2921202B1 (fr) 2014-01-10
US20090072338A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
TWI505428B (zh) 晶片封裝體及其形成方法
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
TWI430415B (zh) 晶片封裝體及其製造方法
JP6108698B2 (ja) 固体撮像装置の製造方法
JP2010021293A (ja) 半導体装置および半導体装置の製造方法
JPWO2018037725A1 (ja) ファブリペロー干渉フィルタ
JP2008205025A (ja) 光半導体素子及びその製造方法
JP2008091454A (ja) 半導体装置及び半導体装置の製造方法
TWI731134B (zh) 法布立-培若干涉濾光器
CN100514590C (zh) 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
JP2008021725A (ja) アバランシェホトダイオード
JP2009224492A (ja) 半導体装置及びその製造方法
JP5007636B2 (ja) 半導体受光素子の製造方法
US11011548B2 (en) Electronic device and method of manufacturing the same
JP2018152369A (ja) 裏面入射型受光素子およびその製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP2004282034A (ja) 半導体装置及びその製造方法
JP2017034080A (ja) 半導体発光素子
US8445346B2 (en) Method of reducing wordline shorting
TWI549243B (zh) 半導體結構及其製造方法
JP2008034472A (ja) 半導体装置及びその製造方法
JP2008210964A (ja) 半導体装置及びその製造方法
US20120119371A1 (en) Method of fabricating semiconductor device and semiconductor device
TWI740162B (zh) 晶片封裝體
JP4400087B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

R150 Certificate of patent or registration of utility model

Ref document number: 5007636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250