JPH0897461A - 半導体受光素子，及びその製造方法 - Google Patents
半導体受光素子，及びその製造方法Info
- Publication number
- JPH0897461A JPH0897461A JP6235019A JP23501994A JPH0897461A JP H0897461 A JPH0897461 A JP H0897461A JP 6235019 A JP6235019 A JP 6235019A JP 23501994 A JP23501994 A JP 23501994A JP H0897461 A JPH0897461 A JP H0897461A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- semiconductor
- region
- receiving element
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Light Receiving Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 ＩｎＰ基板１上にｎ+ −ＩｎＧａＡｓ２を選
択的に形成する。その上に選択埋め込み成長用の絶縁膜
１４を成膜し、その受光部１２とパッド部１３の一部を
開口し、これを選択成長マスクとしてｎ−ＩｎＰ３，ｎ
−ＩｎＧａＡｓ４，ｎ−ＩｎＰ５を成長させ、さらに選
択拡散によりｐ型受光領域７を形成する。絶縁膜６を半
導体ウェハ全面に形成し、その受光領域の一部，及びｎ
型電極金属９を蒸着する部分を、レジストを使用して選
択的に除去する。ｐ型受光領域７に接し、ｎ型半導体領
域には接しないように絶縁膜６上にｐ型電極用金属８，
及びｎ型電極用金属９を蒸着する。受光部１２とパッド
部１３とをつなげるようエアーブリッジ配線１０を形成
し、ｎ型，及びｐ型の電極９，８に金ワイヤ１１をボン
ディングにより接着させる。 【効果】 多層に積み重ねた結晶を除去するための選択
エッチングが不要となり、工程の簡略化を図ることが可
能になる。
択的に形成する。その上に選択埋め込み成長用の絶縁膜
１４を成膜し、その受光部１２とパッド部１３の一部を
開口し、これを選択成長マスクとしてｎ−ＩｎＰ３，ｎ
−ＩｎＧａＡｓ４，ｎ−ＩｎＰ５を成長させ、さらに選
択拡散によりｐ型受光領域７を形成する。絶縁膜６を半
導体ウェハ全面に形成し、その受光領域の一部，及びｎ
型電極金属９を蒸着する部分を、レジストを使用して選
択的に除去する。ｐ型受光領域７に接し、ｎ型半導体領
域には接しないように絶縁膜６上にｐ型電極用金属８，
及びｎ型電極用金属９を蒸着する。受光部１２とパッド
部１３とをつなげるようエアーブリッジ配線１０を形成
し、ｎ型，及びｐ型の電極９，８に金ワイヤ１１をボン
ディングにより接着させる。 【効果】 多層に積み重ねた結晶を除去するための選択
エッチングが不要となり、工程の簡略化を図ることが可
能になる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体受光素子，及
びその製造方法に関し、特に寄生容量の低減のために、
受光部の一部から電極を取り出し、その電極が、該受光
部上と異なるこれとは電気的に分離された電極部上に形
成され、かつエアブリッジ配線を介してこれと接続され
てなる半導体受光素子において、上記受光部と電極部の
形成が容易にでき、かつ、精度の高い半導体受光素子を
製造する方法，及びこれにより製造される半導体受光素
子に関するものである。
びその製造方法に関し、特に寄生容量の低減のために、
受光部の一部から電極を取り出し、その電極が、該受光
部上と異なるこれとは電気的に分離された電極部上に形
成され、かつエアブリッジ配線を介してこれと接続され
てなる半導体受光素子において、上記受光部と電極部の
形成が容易にでき、かつ、精度の高い半導体受光素子を
製造する方法，及びこれにより製造される半導体受光素
子に関するものである。
【０００２】
【従来の技術】半導体受光素子（Photodiode: 以下、Ｐ
Ｄと称す）を高速応答できるようにするためには、その
電極の寄生容量を減らす必要がある。電極の寄生容量の
大きさに影響を及ぼす主要な原因は、ＰＤを結線するボ
ンディングパッドの部分であり、ボンディング時の変形
により、７５μｍφ程度の面積を設けることが必要とな
る。このパッドの容量を減らすための方法として、エア
ーブリッジとよばれる空中配線を用いてボンディングパ
ッド部を設ける方法が用いられる。
Ｄと称す）を高速応答できるようにするためには、その
電極の寄生容量を減らす必要がある。電極の寄生容量の
大きさに影響を及ぼす主要な原因は、ＰＤを結線するボ
ンディングパッドの部分であり、ボンディング時の変形
により、７５μｍφ程度の面積を設けることが必要とな
る。このパッドの容量を減らすための方法として、エア
ーブリッジとよばれる空中配線を用いてボンディングパ
ッド部を設ける方法が用いられる。
【０００３】次に、図４を用いて従来技術について説明
する。図４は従来のＰＤの断面模式図である。図４にお
いて、１は半絶縁性（以下Ｓ．Ｉ．と称す）ＩｎＰ基
板、２は膜厚０．５μｍ，不純物濃度１×１０19ｃｍ-3
のｎ+ −ＩｎＧａＡｓ層、３は膜厚１μｍ，不純物濃度
１×１０18ｃｍ-3のｎ−ＩｎＰ層、４は膜厚２μｍ，不
純物濃度１×１０18ｃｍ-3のｎ−ＩｎＧａＡｓ層、５は
膜厚１μｍ，不純物濃度１×１０18ｃｍ-3のｎ−ＩｎＰ
層、６はＳｉＮ絶縁膜（層厚２００オングストロー
ム）、７は深さ１．５μｍのＺｎ拡散光受光領域、８は
Ｔｉ上にＰｔ，Ａｕを積層してなるｐ型電極用金属、９
はＣｒ上にＡｕを積層してなるｎ型電極用金属、１１は
金ワイヤ、１０はＡｕメッキにより形成され，断面積が
金ワイヤ１１と同等に形成されているエアブリッジ配線
である。また、１２は受光部、１３はパッド部である。
する。図４は従来のＰＤの断面模式図である。図４にお
いて、１は半絶縁性（以下Ｓ．Ｉ．と称す）ＩｎＰ基
板、２は膜厚０．５μｍ，不純物濃度１×１０19ｃｍ-3
のｎ+ −ＩｎＧａＡｓ層、３は膜厚１μｍ，不純物濃度
１×１０18ｃｍ-3のｎ−ＩｎＰ層、４は膜厚２μｍ，不
純物濃度１×１０18ｃｍ-3のｎ−ＩｎＧａＡｓ層、５は
膜厚１μｍ，不純物濃度１×１０18ｃｍ-3のｎ−ＩｎＰ
層、６はＳｉＮ絶縁膜（層厚２００オングストロー
ム）、７は深さ１．５μｍのＺｎ拡散光受光領域、８は
Ｔｉ上にＰｔ，Ａｕを積層してなるｐ型電極用金属、９
はＣｒ上にＡｕを積層してなるｎ型電極用金属、１１は
金ワイヤ、１０はＡｕメッキにより形成され，断面積が
金ワイヤ１１と同等に形成されているエアブリッジ配線
である。また、１２は受光部、１３はパッド部である。
【０００４】この半導体受光素子の構造は通常次のよう
にして形成される。まず、Ｓ．Ｉ．ＩｎＰ基板１上に気
相成長法などにより順次ｎ+ −ＩｎＧａＡｓ層２，ｎ−
ＩｎＰ層３，ｎ−ＩｎＧａＡｓ層４，ｎ−ＩｎＰ層５を
成長する。
にして形成される。まず、Ｓ．Ｉ．ＩｎＰ基板１上に気
相成長法などにより順次ｎ+ −ＩｎＧａＡｓ層２，ｎ−
ＩｎＰ層３，ｎ−ＩｎＧａＡｓ層４，ｎ−ＩｎＰ層５を
成長する。
【０００５】次に選択拡散，あるいは選択イオン注入に
より、Ｚｎ拡散によるｐ型受光領域７を形成する。
より、Ｚｎ拡散によるｐ型受光領域７を形成する。
【０００６】次に、ＳｉＮなどの絶縁膜６を、プラズマ
ＣＶＤ法などで半導体ウェハ全体に成膜した後、ｐ型受
光領域７上の一部（６ａ，６ｂ）の該絶縁膜６を、選択
的に除去する。
ＣＶＤ法などで半導体ウェハ全体に成膜した後、ｐ型受
光領域７上の一部（６ａ，６ｂ）の該絶縁膜６を、選択
的に除去する。
【０００７】次に、上記ｐ型受光領域７には絶縁膜６に
設けた開口６ａを介して接し、ｎ型半導体領域５には接
しないように、絶縁膜６上にｐ型電極用金属８を蒸着す
る。
設けた開口６ａを介して接し、ｎ型半導体領域５には接
しないように、絶縁膜６上にｐ型電極用金属８を蒸着す
る。
【０００８】次にこのｐ型受光領域７を設けた受光部１
２と、ボンディングパッド部１３とを分離するために、
上記受光部１２とボンディングパッド部１３の間の材
料，即ち、電極用金属８，絶縁膜６，ｎ−ＩｎＰ層５，
ｎ−ＩｎＧａＡｓ層４，ｎ−ＩｎＰ層３を、エッチング
により除去する。これらの結晶は、一層ずつ選択的にエ
ッチングを行う。
２と、ボンディングパッド部１３とを分離するために、
上記受光部１２とボンディングパッド部１３の間の材
料，即ち、電極用金属８，絶縁膜６，ｎ−ＩｎＰ層５，
ｎ−ＩｎＧａＡｓ層４，ｎ−ＩｎＰ層３を、エッチング
により除去する。これらの結晶は、一層ずつ選択的にエ
ッチングを行う。
【０００９】次に、ｎ+ −ＩｎＧａＡｓ層２を、受光領
域１２側のみをレジストで覆い、受光部１２とボンディ
ングパッド部１３との間の部分は、エッチングにより除
去する。
域１２側のみをレジストで覆い、受光部１２とボンディ
ングパッド部１３との間の部分は、エッチングにより除
去する。
【００１０】その後、上記受光部１２のｎ+ −ＩｎＧａ
Ａｓ層２上にｎ型電極用金属９を蒸着し、また、上記受
光部１２，及びパッド部１３を十分にカバーできる膜厚
のレジストパターニングを行い、受光部１２とボンディ
ングパッド部１３との間にエアブリッジ配線１０を、メ
ッキ等を使用して形成する。そしてその後、上記ボンデ
ィングパッド部１３のｐ型電極用金属８上，及び上記ｎ
型電極用金属９上に、金ワイヤ１１をボンディングし
て、本半導体受光素子を完成する。
Ａｓ層２上にｎ型電極用金属９を蒸着し、また、上記受
光部１２，及びパッド部１３を十分にカバーできる膜厚
のレジストパターニングを行い、受光部１２とボンディ
ングパッド部１３との間にエアブリッジ配線１０を、メ
ッキ等を使用して形成する。そしてその後、上記ボンデ
ィングパッド部１３のｐ型電極用金属８上，及び上記ｎ
型電極用金属９上に、金ワイヤ１１をボンディングし
て、本半導体受光素子を完成する。
【００１１】
【発明が解決しようとする課題】従来の半導体受光素子
は、以上のように構成されていたが、このような構造で
は、多層の結晶成長膜を選択性のあるエッチャントでエ
ッチングするようにしているため、受光部１２とパッド
部１３とを電気的に分離するために、電極用金属８，絶
縁膜６，ｎ−ＩｎＰ層５，ｎ−ＩｎＧａＡｓ層４，ｎ−
ＩｎＰ層３，ｎ+−ＩｎＧａＡｓ層２をそれぞれエッチ
ング除去するために、複数の選択エッチングを行うこと
が必要となり、工程が煩雑になるという問題があった。
は、以上のように構成されていたが、このような構造で
は、多層の結晶成長膜を選択性のあるエッチャントでエ
ッチングするようにしているため、受光部１２とパッド
部１３とを電気的に分離するために、電極用金属８，絶
縁膜６，ｎ−ＩｎＰ層５，ｎ−ＩｎＧａＡｓ層４，ｎ−
ＩｎＰ層３，ｎ+−ＩｎＧａＡｓ層２をそれぞれエッチ
ング除去するために、複数の選択エッチングを行うこと
が必要となり、工程が煩雑になるという問題があった。
【００１２】この発明は上記のような従来の問題点に鑑
みてなされたもので、多層に積み重ねた結晶を除去する
ための選択エッチングが不要となり、工程の簡略化を図
ることが可能な半導体受光素子，及びその製造方法を提
供することを目的としている。
みてなされたもので、多層に積み重ねた結晶を除去する
ための選択エッチングが不要となり、工程の簡略化を図
ることが可能な半導体受光素子，及びその製造方法を提
供することを目的としている。
【００１３】
【課題を解決するための手段】この発明にかかる半導体
受光素子の製造方法は、半絶縁性基板上の受光部領域，
及び電極を形成するパッド部に、選択成長用の半導体層
を形成する第１の工程と、上記基板上の全面に選択成長
用の絶縁膜を形成し、該絶縁膜の上記受光部領域の一部
である受光部，及び上記パッド部上の一部をエッチング
により開口する第２の工程と、上記絶縁膜を選択成長マ
スクとして、上記受光部，及びパッド部の各選択成長用
の半導体層上に複数の第１導電型半導体層を成長させる
第３の工程と、上記受光部の，成長した複数の半導体層
の受光領域に、第２導電型受光領域を形成する第４の工
程と、絶縁膜を半導体ウエハの全面に形成した後、該絶
縁膜の、上記受光領域上にある一部，及び上記受光部領
域内の第１導電型側電極を形成すべき領域にある一部
を、選択的に除去して開口を形成する第５の工程と、上
記絶縁膜上に、上記第２導電型受光領域に接し上記第１
導電型のままである半導体領域に接しないように，かつ
上記開口を埋めるように第２導電型側電極を形成し、さ
らに第１導電型側及び第２導電型側電極を形成すべき領
域に電極を形成する第６の工程と、上記受光部の第２導
電型側電極と上記パッド部の電極とをつなぐエアブリッ
ジ配線を形成する第７の工程と、上記受光部領域の第１
導電型側電極，及び上記パッド部の第２導電型側電極に
それぞれボンディングワイヤを接着する第８の工程とを
含むものである。
受光素子の製造方法は、半絶縁性基板上の受光部領域，
及び電極を形成するパッド部に、選択成長用の半導体層
を形成する第１の工程と、上記基板上の全面に選択成長
用の絶縁膜を形成し、該絶縁膜の上記受光部領域の一部
である受光部，及び上記パッド部上の一部をエッチング
により開口する第２の工程と、上記絶縁膜を選択成長マ
スクとして、上記受光部，及びパッド部の各選択成長用
の半導体層上に複数の第１導電型半導体層を成長させる
第３の工程と、上記受光部の，成長した複数の半導体層
の受光領域に、第２導電型受光領域を形成する第４の工
程と、絶縁膜を半導体ウエハの全面に形成した後、該絶
縁膜の、上記受光領域上にある一部，及び上記受光部領
域内の第１導電型側電極を形成すべき領域にある一部
を、選択的に除去して開口を形成する第５の工程と、上
記絶縁膜上に、上記第２導電型受光領域に接し上記第１
導電型のままである半導体領域に接しないように，かつ
上記開口を埋めるように第２導電型側電極を形成し、さ
らに第１導電型側及び第２導電型側電極を形成すべき領
域に電極を形成する第６の工程と、上記受光部の第２導
電型側電極と上記パッド部の電極とをつなぐエアブリッ
ジ配線を形成する第７の工程と、上記受光部領域の第１
導電型側電極，及び上記パッド部の第２導電型側電極に
それぞれボンディングワイヤを接着する第８の工程とを
含むものである。
【００１４】またこの発明は、上記半導体受光素子の製
造方法において、上記選択成長に用いるマスクは、その
端辺が、〈００１〉方向〔［００１］方向を含むこれと
等価な方向〕，及び〈０１０〉方向〔［０１０］方向を
含むこれと等価な方向〕を有する線のみで形成されたも
のである。
造方法において、上記選択成長に用いるマスクは、その
端辺が、〈００１〉方向〔［００１］方向を含むこれと
等価な方向〕，及び〈０１０〉方向〔［０１０］方向を
含むこれと等価な方向〕を有する線のみで形成されたも
のである。
【００１５】またこの発明は、上記半導体受光素子の製
造方法において、上記第１ないし第６の工程により上記
受光部，及び上記パッド部を上記半導体基板上の分離さ
れた位置に形成した後、上記エアブリッジ配線を形成す
る第７の工程の前に、上記受光部と上記パッド部との間
に、高抵抗の結晶を選択的に埋め込み成長する工程を含
むものである。
造方法において、上記第１ないし第６の工程により上記
受光部，及び上記パッド部を上記半導体基板上の分離さ
れた位置に形成した後、上記エアブリッジ配線を形成す
る第７の工程の前に、上記受光部と上記パッド部との間
に、高抵抗の結晶を選択的に埋め込み成長する工程を含
むものである。
【００１６】またこの発明は、上記半導体受光素子の製
造方法において、上記半絶縁性基板は、ＩｎＰよりな
り、上記受光部，及びパッド部を成長させる工程は、ｎ
+ −ＩｎＧａＡｓよりなる上記選択成長用の半導体層上
に、ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓ，ｎ−ＩｎＰを順次
成長させる工程であるものである。
造方法において、上記半絶縁性基板は、ＩｎＰよりな
り、上記受光部，及びパッド部を成長させる工程は、ｎ
+ −ＩｎＧａＡｓよりなる上記選択成長用の半導体層上
に、ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓ，ｎ−ＩｎＰを順次
成長させる工程であるものである。
【００１７】この発明にかかる半導体受光素子は、受光
部，及び電極を形成するパッド部が、基板上の分離され
た位置に，同じ選択成長により形成され、上記パッド部
と上記受光部とがエアブリッジ配線を介して接続されて
いるものである。
部，及び電極を形成するパッド部が、基板上の分離され
た位置に，同じ選択成長により形成され、上記パッド部
と上記受光部とがエアブリッジ配線を介して接続されて
いるものである。
【００１８】またこの発明は、上記半導体受光素子にお
いて、上記分離された位置にそれぞれ形成された上記受
光部と上記パッド部との間に、高抵抗の結晶を埋め込ん
でなるものである。
いて、上記分離された位置にそれぞれ形成された上記受
光部と上記パッド部との間に、高抵抗の結晶を埋め込ん
でなるものである。
【００１９】
【作用】この発明にかかる半導体受光素子の製造方法に
おいては、半絶縁性基板上の受光部領域，及び電極を形
成するパッド部に、選択成長用の半導体層を形成する第
１の工程と、上記基板上の全面に選択成長用の絶縁膜を
形成し、該絶縁膜の上記受光部領域の一部である受光
部，及び上記パッド部上の一部をエッチングにより開口
する第２の工程と、上記絶縁膜を選択成長マスクとし
て、上記受光部，及びパッド部の各選択成長用の半導体
層上に複数の第１導電型半導体層を成長させる第３の工
程と、上記受光部の，成長した複数の半導体層の受光領
域に、第２導電型受光領域を形成する第４の工程と、絶
縁膜を半導体ウエハの全面に形成した後、該絶縁膜の、
上記受光領域上にある一部，及び上記受光部領域内の第
１導電型側電極を形成すべき領域にある一部を、選択的
に除去して開口を形成する第５の工程と、上記絶縁膜上
に、上記第２導電型受光領域に接し上記第１導電型のま
まである半導体領域に接しないように，かつ上記開口を
埋めるように第２導電型側電極を形成し、さらに第１導
電型側及び第２導電型側電極を形成すべき領域に電極を
形成する第６の工程と、上記受光部の第２導電型側電極
と上記パッド部の電極とをつなぐエアブリッジ配線を形
成する第７の工程と、上記受光部領域の第１導電型側電
極，及び上記パッド部の第２導電型側電極にそれぞれボ
ンディングワイヤを接着する第８の工程とを含むものと
したので、分離した位置に形成された受光部とパッド部
の形成工程において、多層に積み重ねた結晶を除去する
ための多段の選択エッチングを省略することができる。
おいては、半絶縁性基板上の受光部領域，及び電極を形
成するパッド部に、選択成長用の半導体層を形成する第
１の工程と、上記基板上の全面に選択成長用の絶縁膜を
形成し、該絶縁膜の上記受光部領域の一部である受光
部，及び上記パッド部上の一部をエッチングにより開口
する第２の工程と、上記絶縁膜を選択成長マスクとし
て、上記受光部，及びパッド部の各選択成長用の半導体
層上に複数の第１導電型半導体層を成長させる第３の工
程と、上記受光部の，成長した複数の半導体層の受光領
域に、第２導電型受光領域を形成する第４の工程と、絶
縁膜を半導体ウエハの全面に形成した後、該絶縁膜の、
上記受光領域上にある一部，及び上記受光部領域内の第
１導電型側電極を形成すべき領域にある一部を、選択的
に除去して開口を形成する第５の工程と、上記絶縁膜上
に、上記第２導電型受光領域に接し上記第１導電型のま
まである半導体領域に接しないように，かつ上記開口を
埋めるように第２導電型側電極を形成し、さらに第１導
電型側及び第２導電型側電極を形成すべき領域に電極を
形成する第６の工程と、上記受光部の第２導電型側電極
と上記パッド部の電極とをつなぐエアブリッジ配線を形
成する第７の工程と、上記受光部領域の第１導電型側電
極，及び上記パッド部の第２導電型側電極にそれぞれボ
ンディングワイヤを接着する第８の工程とを含むものと
したので、分離した位置に形成された受光部とパッド部
の形成工程において、多層に積み重ねた結晶を除去する
ための多段の選択エッチングを省略することができる。
【００２０】またこの発明においては、上記半導体受光
素子の製造方法において、上記選択成長に用いるマスク
は、その端辺が、〈００１〉方向〔［００１］方向を含
むこれと等価な方向〕，及び〈０１０〉方向〔［０１
０］方向を含むこれと等価な方向〕を有する線のみで形
成されたものとしたので、受光部，及びパッド部の側面
を基板に対し垂直に形成することができる。
素子の製造方法において、上記選択成長に用いるマスク
は、その端辺が、〈００１〉方向〔［００１］方向を含
むこれと等価な方向〕，及び〈０１０〉方向〔［０１
０］方向を含むこれと等価な方向〕を有する線のみで形
成されたものとしたので、受光部，及びパッド部の側面
を基板に対し垂直に形成することができる。
【００２１】またこの発明においては、上記半導体受光
素子の製造方法において、上記第１ないし第６の工程に
より上記受光部，及び上記パッド部を上記半導体基板上
の分離された位置に形成した後、上記エアブリッジ配線
を形成する第７の工程の前に、上記受光部と上記パッド
部との間に、高抵抗の結晶を選択的に埋め込み成長する
工程を含むものとしたので、〈０１／１〉方向〔［０１
／１］方向を含むこれと等価な方向〕で発生する絶縁膜
上への盛り上がり成長を防止できる。
素子の製造方法において、上記第１ないし第６の工程に
より上記受光部，及び上記パッド部を上記半導体基板上
の分離された位置に形成した後、上記エアブリッジ配線
を形成する第７の工程の前に、上記受光部と上記パッド
部との間に、高抵抗の結晶を選択的に埋め込み成長する
工程を含むものとしたので、〈０１／１〉方向〔［０１
／１］方向を含むこれと等価な方向〕で発生する絶縁膜
上への盛り上がり成長を防止できる。
【００２２】またこの発明においては、上記半導体受光
素子の製造方法において、上記半絶縁性基板は、ＩｎＰ
よりなり、上記受光部，及びパッド部を成長させる工程
は、ｎ+ −ＩｎＧａＡｓよりなる上記選択成長用の半導
体層上に、ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓ，ｎ−ＩｎＰ
を順次成長させる工程としたので、上記受光素子の形成
を実現することができる。
素子の製造方法において、上記半絶縁性基板は、ＩｎＰ
よりなり、上記受光部，及びパッド部を成長させる工程
は、ｎ+ −ＩｎＧａＡｓよりなる上記選択成長用の半導
体層上に、ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓ，ｎ−ＩｎＰ
を順次成長させる工程としたので、上記受光素子の形成
を実現することができる。
【００２３】この発明にかかる半導体受光素子において
は、受光部，及び電極を形成するパッド部が、基板上の
分離された位置に，同じ選択成長により形成され、上記
パッド部と上記受光部とがエアブリッジ配線を介して接
続されているものであるので、製造工程の容易な半導体
受光素子を得ることができる。
は、受光部，及び電極を形成するパッド部が、基板上の
分離された位置に，同じ選択成長により形成され、上記
パッド部と上記受光部とがエアブリッジ配線を介して接
続されているものであるので、製造工程の容易な半導体
受光素子を得ることができる。
【００２４】またこの発明は、上記半導体受光素子にお
いて、上記分離された位置にそれぞれ形成された上記受
光部と上記パッド部との間に、高抵抗の結晶を埋め込ん
でなるので、製造工程の容易な半導体受光素子を得るこ
とができる。
いて、上記分離された位置にそれぞれ形成された上記受
光部と上記パッド部との間に、高抵抗の結晶を埋め込ん
でなるので、製造工程の容易な半導体受光素子を得るこ
とができる。
【００２５】またこの発明においては、上記半導体受光
素子において、上記分離された位置にそれぞれ形成され
た上記受光部と上記パッド部との間に、高抵抗の結晶を
埋め込んでなるものとしたので、〈０１／１〉方向
〔［０１／１］方向を含むこれと等価な方向〕で発生す
る絶縁膜上への盛り上がり成長のない半導体受光素子を
得ることができる。
素子において、上記分離された位置にそれぞれ形成され
た上記受光部と上記パッド部との間に、高抵抗の結晶を
埋め込んでなるものとしたので、〈０１／１〉方向
〔［０１／１］方向を含むこれと等価な方向〕で発生す
る絶縁膜上への盛り上がり成長のない半導体受光素子を
得ることができる。
【００２６】
実施例１．以下、この発明の実施例を図について説明す
る。図１は本発明の実施例１による半導体受光素子（Ｐ
Ｄ）の製造方法を示す工程別断面模式図である。図１に
おいて、図４と同一の符号は同一または相当する部分を
示し、１４は、例えばＳｉＯ2 等により形成された，第
１の選択成長用絶縁膜である。
る。図１は本発明の実施例１による半導体受光素子（Ｐ
Ｄ）の製造方法を示す工程別断面模式図である。図１に
おいて、図４と同一の符号は同一または相当する部分を
示し、１４は、例えばＳｉＯ2 等により形成された，第
１の選択成長用絶縁膜である。
【００２７】上記図１を用いて本実施例１による半導体
受光素子の製造方法について説明する。まずＳ．Ｉ．−
ＩｎＰ基板１上にｎ+ −ＩｎＧａＡｓ層２を成長し、受
光部領域１２，及びパッド部１３を残すようにレジスト
等によりカバーし、それ以外の部分のｎ+ −ＩｎＧａＡ
ｓ層２をエッチングする（図１(a) ）。
受光素子の製造方法について説明する。まずＳ．Ｉ．−
ＩｎＰ基板１上にｎ+ −ＩｎＧａＡｓ層２を成長し、受
光部領域１２，及びパッド部１３を残すようにレジスト
等によりカバーし、それ以外の部分のｎ+ −ＩｎＧａＡ
ｓ層２をエッチングする（図１(a) ）。
【００２８】次に、選択埋め込み成長用の絶縁膜１４を
プラズマＣＶＤ法等により成膜し、受光部領域１２，パ
ッド部１３のそれぞれの一部である受光部１２ａ，パッ
ド部１３ａのみをエッチングする。
プラズマＣＶＤ法等により成膜し、受光部領域１２，パ
ッド部１３のそれぞれの一部である受光部１２ａ，パッ
ド部１３ａのみをエッチングする。
【００２９】次に、この絶縁膜１４を選択成長のマスク
として、ｎ−ＩｎＰ層３，ｎ−ＩｎＧａＡｓ層４，ｎ−
ＩｎＰ層５を成長させる。その後、選択拡散，あるいは
選択イオン注入により、ｐ型受光領域７を形成する（図
１(b))。
として、ｎ−ＩｎＰ層３，ｎ−ＩｎＧａＡｓ層４，ｎ−
ＩｎＰ層５を成長させる。その後、選択拡散，あるいは
選択イオン注入により、ｐ型受光領域７を形成する（図
１(b))。
【００３０】次に、ＳｉＮ膜等の絶縁膜６を半導体ウェ
ハの全面に形成した後、該絶縁膜６の受光部の一部であ
る６ａ部分、６ｂ部分、及びその受光部領域のｎ型電極
金属９を蒸着する部分を含む領域である６ｃ部分とを、
レジストを用いて選択的に除去し、開口６ａ，６ｂ，６
ｃを形成する。この６ａ，６ｂ間から光を採光するので
以下に述べる電極形成時にこの間に所望の間隔をあけて
電極を形成するようにする。
ハの全面に形成した後、該絶縁膜６の受光部の一部であ
る６ａ部分、６ｂ部分、及びその受光部領域のｎ型電極
金属９を蒸着する部分を含む領域である６ｃ部分とを、
レジストを用いて選択的に除去し、開口６ａ，６ｂ，６
ｃを形成する。この６ａ，６ｂ間から光を採光するので
以下に述べる電極形成時にこの間に所望の間隔をあけて
電極を形成するようにする。
【００３１】次に、ｐ型電極用金属８を、ｐ型受光領域
７に開口６ａ、６ｂを通して接し、ｎ型半導体領域５に
は接しないように絶縁膜６上に蒸着し、ｎ型電極用金属
９を開口６ｃ中の電極形成部分に蒸着する（図１(c))。
７に開口６ａ、６ｂを通して接し、ｎ型半導体領域５に
は接しないように絶縁膜６上に蒸着し、ｎ型電極用金属
９を開口６ｃ中の電極形成部分に蒸着する（図１(c))。
【００３２】上記受光部領域１２，及びパッド部１３を
十分にカバーできる膜厚のレジストパターニングを行
い、受光部１２ａのｐ型電極用金属とパッド部１３ａの
ｐ型電極用金属とがつながるように、エアブリッジ配線
１０を、メッキ等により形成する。
十分にカバーできる膜厚のレジストパターニングを行
い、受光部１２ａのｐ型電極用金属とパッド部１３ａの
ｐ型電極用金属とがつながるように、エアブリッジ配線
１０を、メッキ等により形成する。
【００３３】最後に金ワイヤ１１を、ｎ型電極用金属
９，及びパッド部１３ａのｐ型電極用金属８にボンディ
ングにより接着させる（図１(d))。
９，及びパッド部１３ａのｐ型電極用金属８にボンディ
ングにより接着させる（図１(d))。
【００３４】このような本実施例１による半導体受光素
子の製造方法では、第１の選択絶縁膜により、受光部領
域の一部である受光部１２ａとパッド部の一部である１
３ａとを除く部分にマスクを設けて受光部及びボンディ
ングパッド部の成長を行い素子を形成したので、従来行
っていた，受光部１２ａとパッド部の一部である１３ａ
とを除く部分の結晶の、多段階の選択エッチングが不要
となり、これにより大幅に工程を簡略化することができ
るという効果がある。
子の製造方法では、第１の選択絶縁膜により、受光部領
域の一部である受光部１２ａとパッド部の一部である１
３ａとを除く部分にマスクを設けて受光部及びボンディ
ングパッド部の成長を行い素子を形成したので、従来行
っていた，受光部１２ａとパッド部の一部である１３ａ
とを除く部分の結晶の、多段階の選択エッチングが不要
となり、これにより大幅に工程を簡略化することができ
るという効果がある。
【００３５】実施例２．以下、この発明の第２の実施例
による半導体受光素子の製造方法を図について説明す
る。図２は本実施例２による製造方法で作製した受光素
子の模式図を示し、図２(a) は第１の選択成長用絶縁膜
のエッチングを行った直後の平面模式図、図２(b)はこ
れにより形成された受光素子の断面図である。
による半導体受光素子の製造方法を図について説明す
る。図２は本実施例２による製造方法で作製した受光素
子の模式図を示し、図２(a) は第１の選択成長用絶縁膜
のエッチングを行った直後の平面模式図、図２(b)はこ
れにより形成された受光素子の断面図である。
【００３６】本実施例２は、Ｓ．Ｉ．−ＩｎＰ基板１上
にｎ+ −ＩｎＧａＡｓ層２を成長し、受光部領域１２，
及びパッド部１３を残すようにレジスト等によりカバー
し、それ以外の部分のｎ+ −ＩｎＧａＡｓ層２をエッチ
ングする。その後、全面に第１の選択成長用絶縁膜１４
を成膜する。その選択成長用絶縁膜１４にエッチングに
より、受光部１２ａ，及びパッド部１３ａの選択成長を
行うための開口を設ける際に、その開口の形状が、〈０
０１〉方位，及び〈０１０〉方位のラインのみで形成さ
れるようエッチングを行う（図２(a) ）。
にｎ+ −ＩｎＧａＡｓ層２を成長し、受光部領域１２，
及びパッド部１３を残すようにレジスト等によりカバー
し、それ以外の部分のｎ+ −ＩｎＧａＡｓ層２をエッチ
ングする。その後、全面に第１の選択成長用絶縁膜１４
を成膜する。その選択成長用絶縁膜１４にエッチングに
より、受光部１２ａ，及びパッド部１３ａの選択成長を
行うための開口を設ける際に、その開口の形状が、〈０
０１〉方位，及び〈０１０〉方位のラインのみで形成さ
れるようエッチングを行う（図２(a) ）。
【００３７】ここで、ｎ+ −ＩｎＧａＡｓ層２をエッチ
ングする際のマスクの形状に関しては、本実施例２で
は、図２(a) で点線で示した〈００１〉方位，及び〈０
１０〉方位のラインのみを有するものを用いたが、上記
実施例１と同様に形成してもよく特に上記方向のライン
に限定されるものではない。
ングする際のマスクの形状に関しては、本実施例２で
は、図２(a) で点線で示した〈００１〉方位，及び〈０
１０〉方位のラインのみを有するものを用いたが、上記
実施例１と同様に形成してもよく特に上記方向のライン
に限定されるものではない。
【００３８】上記のようにして形成した，図２(a) に示
す１２ａ、１３ａに開口を有する第１の選択成長用の絶
縁膜１４をマスクにして、以下上記実施例１と同様の工
程を行い受光素子を完成する。
す１２ａ、１３ａに開口を有する第１の選択成長用の絶
縁膜１４をマスクにして、以下上記実施例１と同様の工
程を行い受光素子を完成する。
【００３９】このような本実施例２による半導体受光素
子の製造方法では、ｎ+ −ＩｎＧａＡｓ層２，ｎ−Ｉｎ
Ｐ層３，ｎ−ＩｎＧａＡｓ層４，及びｎ−ＩｎＰ層５の
結晶の選択成長時に〈００１〉方位，及び〈０１０〉方
位のラインのみを有する選択マスクを用いて成長を行っ
たので、結晶方位による成長速度，及び形状の変化がな
いため、絶縁膜パターン１４に対してより忠実なデバイ
スを形成することが可能になるという効果が得られる。
子の製造方法では、ｎ+ −ＩｎＧａＡｓ層２，ｎ−Ｉｎ
Ｐ層３，ｎ−ＩｎＧａＡｓ層４，及びｎ−ＩｎＰ層５の
結晶の選択成長時に〈００１〉方位，及び〈０１０〉方
位のラインのみを有する選択マスクを用いて成長を行っ
たので、結晶方位による成長速度，及び形状の変化がな
いため、絶縁膜パターン１４に対してより忠実なデバイ
スを形成することが可能になるという効果が得られる。
【００４０】実施例３．以下、この発明の第３の実施例
による半導体受光素子の製造方法を図について説明す
る。図３は本実施例３による半導体受光素子の製造方法
の工程模式図を示すものである。
による半導体受光素子の製造方法を図について説明す
る。図３は本実施例３による半導体受光素子の製造方法
の工程模式図を示すものである。
【００４１】本実施例３は、上記実施例２の図２(a) で
示した選択マスクパターンを用いて、ｎ−ＩｎＰ層３，
ｎ−ＩｎＧａＡｓ層４，ｎ−ＩｎＰ層５まで順次選択成
長を行う（図３(a) ）。
示した選択マスクパターンを用いて、ｎ−ＩｎＰ層３，
ｎ−ＩｎＧａＡｓ層４，ｎ−ＩｎＰ層５まで順次選択成
長を行う（図３(a) ）。
【００４２】その後、選択成長に用いた絶縁膜１４を除
去し、全面に，例えばＳｉＯ2 からなる第２の絶縁膜１
５を成膜後、受光部１２ａ及びパッド部１３ａ間の部分
の絶縁膜１５を除去した後、更にこの絶縁膜１５を選択
成長用マスクとして、高抵抗なＦｅドープＩｎＰ１６を
埋め込み成長する（図３(b) ）。
去し、全面に，例えばＳｉＯ2 からなる第２の絶縁膜１
５を成膜後、受光部１２ａ及びパッド部１３ａ間の部分
の絶縁膜１５を除去した後、更にこの絶縁膜１５を選択
成長用マスクとして、高抵抗なＦｅドープＩｎＰ１６を
埋め込み成長する（図３(b) ）。
【００４３】その後、上記実施例１と同様に、ＳｉＮ膜
等の絶縁膜６を半導体ウェハの全面に形成した後、該絶
縁膜６及び１５の，受光部の一部である６ａ部分、６ｂ
部分、及びその受光部のｎ型電極金属９を蒸着する部分
を含む領域である６ｃ部分とを、レジスト等を使用して
選択的に除去し、開口６ａ，６ｂ，６ｃを形成する。以
下実施例１と同様にｐ型電極用金属、ｎ型電極用金属，
及びエアブリッジ配線を形成後に金ワイヤをボンディン
グにより接続し、受光素子を完成する（図３(c) ）。
等の絶縁膜６を半導体ウェハの全面に形成した後、該絶
縁膜６及び１５の，受光部の一部である６ａ部分、６ｂ
部分、及びその受光部のｎ型電極金属９を蒸着する部分
を含む領域である６ｃ部分とを、レジスト等を使用して
選択的に除去し、開口６ａ，６ｂ，６ｃを形成する。以
下実施例１と同様にｐ型電極用金属、ｎ型電極用金属，
及びエアブリッジ配線を形成後に金ワイヤをボンディン
グにより接続し、受光素子を完成する（図３(c) ）。
【００４４】また、図３(d) に示したように高抵抗Ｆｅ
ドープＩｎＰ１６を埋め込み成長した後、第２の絶縁膜
１５を除去してから絶縁膜６を半導体ウェハの全面に形
成し、以降を上記のように形成しても良い。
ドープＩｎＰ１６を埋め込み成長した後、第２の絶縁膜
１５を除去してから絶縁膜６を半導体ウェハの全面に形
成し、以降を上記のように形成しても良い。
【００４５】このような本実施例３による半導体受光素
子の製造方法では、ＦｅドープのＩｎＰ１６の成長時に
も〈０１／１〉方向のラインで発生する絶縁膜上への盛
り上がり成長が発生せず、エアーブリッジを精度良く形
成することができるという効果がある。
子の製造方法では、ＦｅドープのＩｎＰ１６の成長時に
も〈０１／１〉方向のラインで発生する絶縁膜上への盛
り上がり成長が発生せず、エアーブリッジを精度良く形
成することができるという効果がある。
【００４６】
【発明の効果】この発明にかかる半導体受光素子の製造
方法によれば、半絶縁性基板上の受光部領域，及び電極
を形成するパッド部に、選択成長用の半導体層を形成す
る第１の工程と、上記基板上の全面に選択成長用の絶縁
膜を形成し、該絶縁膜の上記受光部領域の一部である受
光部，及び上記パッド部上の一部をエッチングにより開
口する第２の工程と、上記絶縁膜を選択成長マスクとし
て、上記受光部，及びパッド部の各選択成長用の半導体
層上に複数の第１導電型半導体層を成長させる第３の工
程と、上記受光部の，成長した複数の半導体層の受光領
域に、第２導電型受光領域を形成する第４の工程と、絶
縁膜を半導体ウエハの全面に形成した後、該絶縁膜の、
上記受光領域上にある一部，及び上記受光部領域内の第
１導電型側電極を形成すべき領域にある一部を、選択的
に除去して開口を形成する第５の工程と、上記絶縁膜上
に、上記第２導電型受光領域に接し上記第１導電型のま
まである半導体領域に接しないように，かつ上記開口を
埋めるように第２導電型側電極を形成し、さらに第１導
電型側及び第２導電型側電極を形成すべき領域に電極を
形成する第６の工程と、上記受光部の第２導電型側電極
と上記パッド部の電極とをつなぐエアブリッジ配線を形
成する第７の工程と、上記受光部領域の第１導電型側電
極，及び上記パッド部の第２導電型側電極にそれぞれボ
ンディングワイヤを接着する第８の工程とを含むものと
したので、分離した位置に形成された受光部とパッド部
の形成工程において、多層に積み重ねた結晶を除去する
ための多段の選択エッチングを省略することができ、工
程の簡略化を図ることができる効果がある。
方法によれば、半絶縁性基板上の受光部領域，及び電極
を形成するパッド部に、選択成長用の半導体層を形成す
る第１の工程と、上記基板上の全面に選択成長用の絶縁
膜を形成し、該絶縁膜の上記受光部領域の一部である受
光部，及び上記パッド部上の一部をエッチングにより開
口する第２の工程と、上記絶縁膜を選択成長マスクとし
て、上記受光部，及びパッド部の各選択成長用の半導体
層上に複数の第１導電型半導体層を成長させる第３の工
程と、上記受光部の，成長した複数の半導体層の受光領
域に、第２導電型受光領域を形成する第４の工程と、絶
縁膜を半導体ウエハの全面に形成した後、該絶縁膜の、
上記受光領域上にある一部，及び上記受光部領域内の第
１導電型側電極を形成すべき領域にある一部を、選択的
に除去して開口を形成する第５の工程と、上記絶縁膜上
に、上記第２導電型受光領域に接し上記第１導電型のま
まである半導体領域に接しないように，かつ上記開口を
埋めるように第２導電型側電極を形成し、さらに第１導
電型側及び第２導電型側電極を形成すべき領域に電極を
形成する第６の工程と、上記受光部の第２導電型側電極
と上記パッド部の電極とをつなぐエアブリッジ配線を形
成する第７の工程と、上記受光部領域の第１導電型側電
極，及び上記パッド部の第２導電型側電極にそれぞれボ
ンディングワイヤを接着する第８の工程とを含むものと
したので、分離した位置に形成された受光部とパッド部
の形成工程において、多層に積み重ねた結晶を除去する
ための多段の選択エッチングを省略することができ、工
程の簡略化を図ることができる効果がある。
【００４７】またこの発明によれば、上記半導体受光素
子の製造方法において、上記選択成長に用いるマスク
は、その端辺が、〈００１〉方向〔［００１］方向を含
むこれと等価な方向〕，及び〈０１０〉方向〔［０１
０］方向を含むこれと等価な方向〕を有する線のみで形
成されたものとしたので、受光部，及びパッド部の側面
を基板に対し垂直に形成することができ、選択マスクに
忠実なデバイスを得ることができる効果がある。
子の製造方法において、上記選択成長に用いるマスク
は、その端辺が、〈００１〉方向〔［００１］方向を含
むこれと等価な方向〕，及び〈０１０〉方向〔［０１
０］方向を含むこれと等価な方向〕を有する線のみで形
成されたものとしたので、受光部，及びパッド部の側面
を基板に対し垂直に形成することができ、選択マスクに
忠実なデバイスを得ることができる効果がある。
【００４８】またこの発明によれば、上記半導体受光素
子の製造方法において、上記第１ないし第６の工程によ
り上記受光部，及び上記パッド部を上記半導体基板上の
分離された位置に形成した後、上記エアブリッジ配線を
形成する第７の工程の前に、上記受光部と上記パッド部
との間に、高抵抗の結晶を選択的に埋め込み成長する工
程を含むものとしたので、〈０１／１〉方向〔［０１／
１］方向を含むこれと等価な方向〕で発生する絶縁膜上
への盛り上がり成長を防止でき、エアブリッジ配線を精
度良く形成することができる効果がある。
子の製造方法において、上記第１ないし第６の工程によ
り上記受光部，及び上記パッド部を上記半導体基板上の
分離された位置に形成した後、上記エアブリッジ配線を
形成する第７の工程の前に、上記受光部と上記パッド部
との間に、高抵抗の結晶を選択的に埋め込み成長する工
程を含むものとしたので、〈０１／１〉方向〔［０１／
１］方向を含むこれと等価な方向〕で発生する絶縁膜上
への盛り上がり成長を防止でき、エアブリッジ配線を精
度良く形成することができる効果がある。
【００４９】またこの発明によれば、上記半導体受光素
子の製造方法において、上記半絶縁性基板は、ＩｎＰよ
りなり、上記受光部，及びパッド部を成長させる工程
は、ｎ+ −ＩｎＧａＡｓよりなる上記選択成長用の半導
体層上に、ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓ，ｎ−ＩｎＰ
を順次成長させる工程としたので、上記受光素子の形成
を実現することができる。
子の製造方法において、上記半絶縁性基板は、ＩｎＰよ
りなり、上記受光部，及びパッド部を成長させる工程
は、ｎ+ −ＩｎＧａＡｓよりなる上記選択成長用の半導
体層上に、ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓ，ｎ−ＩｎＰ
を順次成長させる工程としたので、上記受光素子の形成
を実現することができる。
【００５０】この発明にかかる半導体受光素子によれ
ば、受光部，及び電極を形成するパッド部が、基板上の
分離された位置に，同じ選択成長により形成され、上記
パッド部と上記受光部とがエアブリッジ配線を介して接
続されているので、製造工程の容易な半導体受光素子を
得ることができる。
ば、受光部，及び電極を形成するパッド部が、基板上の
分離された位置に，同じ選択成長により形成され、上記
パッド部と上記受光部とがエアブリッジ配線を介して接
続されているので、製造工程の容易な半導体受光素子を
得ることができる。
【００５１】またこの発明によれば、上記半導体受光素
子において、上記分離された位置にそれぞれ形成された
上記受光部と上記パッド部との間に、高抵抗の結晶を埋
め込んでなるものとしたので、〈０１／１〉方向〔［０
１／１］方向を含むこれと等価な方向〕で発生する絶縁
膜上への盛り上がり成長を防止でき、エアブリッジ配線
を精度良く形成することができる効果がある。
子において、上記分離された位置にそれぞれ形成された
上記受光部と上記パッド部との間に、高抵抗の結晶を埋
め込んでなるものとしたので、〈０１／１〉方向〔［０
１／１］方向を含むこれと等価な方向〕で発生する絶縁
膜上への盛り上がり成長を防止でき、エアブリッジ配線
を精度良く形成することができる効果がある。
【図１】 この発明の第１の実施例による半導体受光素
子の製造方法を示す工程別断面模式図である。
子の製造方法を示す工程別断面模式図である。
【図２】 この発明の第２の実施例を示す半導体受光素
子の製造過程における上面図（図２(a) ）、および完成
時の断面図（図２(b) ）である。
子の製造過程における上面図（図２(a) ）、および完成
時の断面図（図２(b) ）である。
【図３】 この発明の第３の実施例による半導体受光素
子の製造方法を示す工程別断面模式図である。
子の製造方法を示す工程別断面模式図である。
【図４】 従来の半導体受光素子を示す断面図である。
１ 半絶縁性基板、２ ｎ+ −ＩｎＧａＡｓ層、３ ｎ
−ＩｎＰ層、４ ｎ−ＩｎＧａＡｓ層、５ ｎ−ＩｎＰ
層、６ ＳｉＮ絶縁膜、７ ｐ型受光領域、８ｐ型電極
用金属、９ ｎ型電極用金属、１０ エアブリッジ配
線、１１ 金ワイヤ、１２ 受光部領域、１３ パッド
部、１４ 第１の選択成長用絶縁膜、１５第２の絶縁
膜、１６ 高抵抗ＦｅドープＩｎＰ
−ＩｎＰ層、４ ｎ−ＩｎＧａＡｓ層、５ ｎ−ＩｎＰ
層、６ ＳｉＮ絶縁膜、７ ｐ型受光領域、８ｐ型電極
用金属、９ ｎ型電極用金属、１０ エアブリッジ配
線、１１ 金ワイヤ、１２ 受光部領域、１３ パッド
部、１４ 第１の選択成長用絶縁膜、１５第２の絶縁
膜、１６ 高抵抗ＦｅドープＩｎＰ
Claims (6)
- 【請求項１】 半導体受光素子の製造方法において、 半絶縁性基板上の受光部領域，及び電極を形成するパッ
ド部に、選択成長用の半導体層を形成する第１の工程
と、 上記基板上の全面に選択成長用の絶縁膜を形成し、該絶
縁膜の上記受光部領域の一部である受光部，及び上記パ
ッド部上の一部をエッチングにより開口する第２の工程
と、 上記絶縁膜を選択成長マスクとして、上記受光部，及び
パッド部の各選択成長用の半導体層上に複数の第１導電
型半導体層を成長させる第３の工程と、 上記受光部の，成長した複数の半導体層の受光領域に、
第２導電型受光領域を形成する第４の工程と、 絶縁膜を半導体ウエハの全面に形成した後、該絶縁膜
の、上記受光領域上にある一部，及び上記受光部領域内
の第１導電型側電極を形成すべき領域にある一部を、選
択的に除去して開口を形成する第５の工程と、 上記絶縁膜上に、上記第２導電型受光領域に接し上記第
１導電型のままである半導体領域に接しないように，か
つ上記開口を埋めるように第２導電型側電極を形成し、
さらに第１導電型側及び第２導電型側電極を形成すべき
領域に電極を形成する第６の工程と、 上記受光部の第２導電型側電極と上記パッド部の電極と
をつなぐエアブリッジ配線を形成する第７の工程と、 上記受光部領域の第１導電型側電極，及び上記パッド部
の第２導電型側電極にそれぞれボンディングワイヤを接
着する第８の工程とを含むことを特徴とする半導体受光
素子の製造方法。 - 【請求項２】 請求項１に記載の半導体受光素子の製造
方法において、 上記選択成長に用いるマスクは、その端辺が、〈００
１〉方向〔［００１］方向を含むこれと等価な方向〕，
及び〈０１０〉方向〔［０１０］方向を含むこれと等価
な方向〕を有する線のみで形成されたものであることを
特徴とする半導体受光素子の製造方法。 - 【請求項３】 請求項１または２に記載の半導体受光素
子の製造方法において、 上記第１ないし第６の工程により上記受光部，及び上記
パッド部を上記半導体基板上の分離された位置に形成し
た後、上記エアブリッジ配線を形成する第７の工程の前
に、上記受光部と上記パッド部との間に、高抵抗の結晶
を選択的に埋め込み成長する工程を含むことを特徴とす
る半導体受光素子の製造方法。 - 【請求項４】 請求項１に記載の半導体受光素子の製造
方法において、 上記半絶縁性基板は、ＩｎＰよりなり、 上記受光部，及びパッド部を成長させる工程は、ｎ+ −
ＩｎＧａＡｓよりなる上記選択成長用の半導体層上に、
ｎ−ＩｎＰ，ｎ−ＩｎＧａＡｓ，ｎ−ＩｎＰを順次成長
させる工程であることを特徴とする半導体受光素子の製
造方法。 - 【請求項５】 受光部，及び電極を形成するパッド部
が、基板上の分離された位置に，同じ選択成長により形
成され、 上記パッド部と上記受光部とがエアブリッジ配線を介し
て接続されていることを特徴とする半導体受光素子。 - 【請求項６】 請求項５に記載の半導体受光素子におい
て、 上記分離された位置にそれぞれ形成された上記受光部と
上記パッド部との間に、高抵抗の結晶を埋め込んでなる
ことを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235019A JPH0897461A (ja) | 1994-09-29 | 1994-09-29 | 半導体受光素子，及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235019A JPH0897461A (ja) | 1994-09-29 | 1994-09-29 | 半導体受光素子，及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897461A true JPH0897461A (ja) | 1996-04-12 |
Family
ID=16979877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235019A Pending JPH0897461A (ja) | 1994-09-29 | 1994-09-29 | 半導体受光素子，及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897461A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482096B2 (en) | 2007-09-18 | 2013-07-09 | Mitsubishi Electric Corporation | Semiconductor photodetector and manufacturing method therefor |
| CN111916507A (zh) * | 2019-05-07 | 2020-11-10 | 朗美通日本株式会社 | 半导体光接收元件及半导体光接收元件的制造方法 |
| CN111916507B (zh) * | 2019-05-07 | 2024-05-17 | 朗美通日本株式会社 | 半导体光接收元件及半导体光接收元件的制造方法 |
-
1994
- 1994-09-29 JP JP6235019A patent/JPH0897461A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482096B2 (en) | 2007-09-18 | 2013-07-09 | Mitsubishi Electric Corporation | Semiconductor photodetector and manufacturing method therefor |
| CN111916507A (zh) * | 2019-05-07 | 2020-11-10 | 朗美通日本株式会社 | 半导体光接收元件及半导体光接收元件的制造方法 |
| JP2020184566A (ja) * | 2019-05-07 | 2020-11-12 | 日本ルメンタム株式会社 | 半導体受光素子及び半導体受光素子の製造方法 |
| US11705528B2 (en) | 2019-05-07 | 2023-07-18 | Lumentum Japan, Inc. | Semiconductor light-receiving element and manufacturing method of semiconductor light-receiving element |
| CN111916507B (zh) * | 2019-05-07 | 2024-05-17 | 朗美通日本株式会社 | 半导体光接收元件及半导体光接收元件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2109995A (en) | Semiconductor structures and methods of forming such structures | |
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| JPS6362272A (ja) | 半導体装置の製造方法 | |
| WO2004027878A2 (fr) | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite | |
| WO2015003609A1 (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
| KR100203307B1 (ko) | 레이저 다이오드의 제조방법 | |
| US5470761A (en) | Process for fabricating a front surface resonant mesh array detector | |
| JPH0897461A (ja) | 半導体受光素子，及びその製造方法 | |
| TW506020B (en) | Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production | |
| JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
| JP3601746B2 (ja) | 半導体集積デバイスの製造方法 | |
| KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
| JP2004253602A (ja) | 光導波路素子およびその製造方法 | |
| JP2737654B2 (ja) | 集積回路の製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JP2816107B2 (ja) | バイポーラトランジスターの製造方法 | |
| JPH08288261A (ja) | フォトダイオードの製造方法 | |
| JPS594073A (ja) | 半導体装置の製造方法 | |
| JP3166685B2 (ja) | 半導体装置の配線構造の製造方法 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000106426A (ja) | 量子井戸型光センサ及びその製造方法 | |
| JPH08186083A (ja) | 金属膜の形成方法 | |
| JPS62130541A (ja) | 半導体装置の製造方法 | |
| JPH05291606A (ja) | 受光素子及びその製造方法 | |
| JPH02156546A (ja) | 半導体装置の製造方法 |