JP2020184566A - 半導体受光素子及び半導体受光素子の製造方法 - Google Patents

半導体受光素子及び半導体受光素子の製造方法 Download PDF

Info

Publication number
JP2020184566A
JP2020184566A JP2019087586A JP2019087586A JP2020184566A JP 2020184566 A JP2020184566 A JP 2020184566A JP 2019087586 A JP2019087586 A JP 2019087586A JP 2019087586 A JP2019087586 A JP 2019087586A JP 2020184566 A JP2020184566 A JP 2020184566A
Authority
JP
Japan
Prior art keywords
electrode
light receiving
receiving element
substrate
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019087586A
Other languages
English (en)
Other versions
JP7361490B2 (ja
Inventor
鷲野　隆
Takashi Washino
隆 鷲野
博 濱田
Hiroshi Hamada
博 濱田
谷口　隆文
Takafumi Taniguchi
隆文 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Japan Inc
Original Assignee
Lumentum Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumentum Japan Inc filed Critical Lumentum Japan Inc
Priority to JP2019087586A priority Critical patent/JP7361490B2/ja
Priority to US16/844,757 priority patent/US11121268B2/en
Priority to CN202010371582.XA priority patent/CN111916507B/zh
Publication of JP2020184566A publication Critical patent/JP2020184566A/ja
Priority to US17/447,298 priority patent/US11705528B2/en
Application granted granted Critical
Publication of JP7361490B2 publication Critical patent/JP7361490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】受光メサ部に含まれる半導体層とブリッジ電極との間における寄生容量の発生を抑制する。【解決手段】本開示に係る半導体受光素子は、基板と、前記基板の上方に設けられ、第１導電型の第１の半導体層、吸収層、及び第２導電型の第２の半導体層を有する受光メサ部と、前記受光メサ部の上方に設けられ、前記第１の半導体層と接続された受光部電極と、前記基板の上方に設けられたパッド電極と、前記第２の半導体層に対して絶縁性のギャップを介して配置され、前記基板の上方において、前記受光部電極及び前記パッド電極を接続するとともに、前記受光部電極及び前記パッド電極と別層に設けられたブリッジ電極と、を含む。【選択図】図２

Description

本発明は、半導体受光素子及び半導体受光素子の製造方法に関する。
光通信における伝送速度は増加しており、それに応じて用いられる光モジュールも高速応答に対応したものが要求されている。光モジュール内には通信された光信号を電気に変換する半導体受光素子が設けられている。そのため半導体受光素子の高速化が要求されている。半導体受光素子の応答速度向上のためには寄生容量を低減する必要がある。半導体受光素子は吸収層を含む受光領域をｐ電極とｎ電極で挟み込み電圧を印加することで駆動する。ｐ電極、ｎ電極はそれぞれｐ型、ｎ型の半導体に接続されている（特許文献１）。
ここでｐ型半導体とｎ型半導体の間、ｐ電極とｎ電極の間、及びｐ電極とｎ型半導体との間等においては寄生容量が発生する。ｐ電極は、受光領域上の受光部電極、半導体受光素子が搭載される基板やワイヤと接続されるパッド電極、及び受光部電極とパッド部とを接続するブリッジ電極を含み、これらの電極が一体的に形成され、ｐ電極を構成している。そして、ブリッジ電極の一部の幅を狭くすることで寄生容量の発生を低減することが知られている（特許文献２）。
特開２０１２−４５３７号公報 特開平５−８２８２９号公報
電極の形成方法としては、受光部電極とパッド電極との間に存在する複数の段差上に金属膜を形成する必要があるため、所謂リフトオフ工程を用いた電極形成が適している。リフトオフ工程を用いるためには、電極を形成しない領域に、レジストでパターンを形成する必要がある。ここで、用いるレジストの形状としては、電極を形成する領域に開口を有し、その開口の内側面上方においてオーバーハング部を有する形状とすることにより、レジストの開口の内側面に金属膜が蒸着されることを抑制し、レジスト除去時において、電極を形成する領域の金属膜と、電極を形成しない領域の金属膜とを分離可能な状態とする必要がある。しかし、金属膜蒸着時において、このオーバーハング部が、金属膜が持つ熱や応力により変形し、レジスト開口領域が広がることによって、所望の幅よりも太いブリッジ電極ができてしまう。その結果として、受光メサ部に含まれる半導体層とブリッジ電極との間において発生する寄生容量が大きくなってしまうことが課題となっていた。
本開示は、上記問題点に鑑みてなされたものであり、その目的は、受光メサ部に含まれる半導体層とブリッジ電極との間における寄生容量の発生を抑制することである。
上記課題を解決するために、本開示に係る半導体受光素子は、基板と、前記基板の上方に設けられ、第１導電型の第１の半導体層、吸収層、及び第２導電型の第２の半導体層を有する受光メサ部と、前記受光メサ部の上方に設けられ、前記第１の半導体層と接続された受光部電極と、前記基板の上方に設けられたパッド電極と、前記第２の半導体層に対して絶縁性のギャップを介して配置され、前記基板の上方において、前記受光部電極及び前記パッド電極を接続するとともに、前記受光部電極及び前記パッド電極と別層に設けられたブリッジ電極と、を含む。
また、本開示に係る半導体受光素子の製造方法は、基板を準備し、第１導電型の第１の半導体層、吸収層、及び第２導電型の第２の半導体層を有する受光メサ部を、前記基板の上方に形成し、前記第１の半導体層と接続された受光部電極を、前記受光メサ部の上方に形成し、パッド電極を、前記基板の上方に形成し、前記第２の半導体層に対して絶縁性のギャップを介して配置され、前記基板の上方において、前記受光部電極及び前記パッド電極を接続するとともに、前記受光部電極及び前記パッド電極と別層に設けられたブリッジ電極を形成し、前記ブリッジ電極を形成する際に、前記基板の上方から見て前記ブリッジ電極を形成する領域に開口を有し、前記開口の内側面にオーバーハング部を有するレジストを形成し、前記レジストの上面及び前記ブリッジ電極を形成する領域に金属膜を蒸着し、前記レジストを除去するとともに、前記レジストの上面に形成された前記金属膜を除去する。
本開示によれば、受光メサ部に含まれる半導体層とブリッジ電極との間における寄生容量の発生を抑制することができる。
図１は第１の実施形態に係る半導体受光素子の上面を示す模式的な平面図である。 図２は図１のＡ−Ａ’断面を示す模式的な断面図である。 図３は第１の実施形態の他の実施例に係る半導体受光素子の上面を示す模式的な平面図である。 図４は図３のＢ−Ｂ’断面を示す模式的な断面図である。 図５は第１の実施形態の他の実施例に係る半導体受光素子の上面を示す模式的な平面図である。 図６は本開示の比較例に係る半導体受光素子の製造方法に用いるレジストの形状を示す模式的な上面図である。 図７は図６のＣ−Ｃ’断面を示す模式的な断面図である。 図８は本開示の比較例に係る半導体受光素子の製造方法に用いるレジストに金属膜が蒸着された状態を示す模式的な上面図である。 図９は図８のＤ−Ｄ’断面を示す模式的な断面図である 図１０はブリッジ電極を形成する工程で用いるレジストの形状を示す模式的な上面図である。
本開示の第１の実施形態について、図面を用いて以下に説明する。
図１は第１の実施形態に係る半導体受光素子１０の上面を示す模式的な平面図である。図２は、図１のＡ−Ａ’断面を示す模式的な断面図である。図１、２に示すように、本実施形態に係る半導体受光素子１０は、例えばＦｅがドープされた半絶縁性のＩｎＰからなる基板１０７の上方に設けられた受光メサ部１１０、パッドメサ部１２０、及び二つのダミーメサ部１３０Ａ、１３０Ｂを有する。図１、２に示す実施例に係る半導体受光素子１０は、受光メサ部１１０の上面側から入光される表面入射型半導体受光素子であり、入光された光は、低反射膜であるパッシベーション膜１１４を透過し、受光メサ部１１０の吸収層１０６に入射し、吸収され、電気に変換される。
図２に示すように、受光メサ部１１０は、第２導電型の第２の半導体層としてのｎ型コンタクト層１０８と、ｎ型コンタクト層１０８の上方に設けられたｎ型バッファ層１０９と、ｎ型バッファ層１０９の上方に設けられたｉ型半導体からなる吸収層１０６と、吸収層１０６の上方に設けられたｐ型バッファ層１１１と、ｐ型バッファ層１１１の上方に設けられた、第１導電型の第１の半導体層としてのｐ型コンタクト層１１２と、を含む。更に、本実施形態において、受光メサ部１１０は、上述したｎ型バッファ層１０９からｐ型コンタクト層１１２の側面を覆うように配置された半絶縁性のＦｅ−ＩｎＰからなる埋め込み層１１３を含む。
パッドメサ部１２０は、埋め込み層１１３を有しない点を除いて、受光メサ部１１０と同様の層構造を有している。また、ダミーメサ部１３０Ａ、１３０Ｂは、パッドメサ部１２０と同様の層構造を有している。
これら受光メサ部１１０、パッドメサ部１２０、及びダミーメサ部１３０Ａ、１３０Ｂは、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）装置を用いて上述した層構造を成長させた後、リソグラフィ技術を用いてそれぞれを分離することにより形成することが可能である。なお、ダミーメサ部１３０Ａ、１３０Ｂの上面には、他の電極や受光メサ部１１０と電気的、及び物理的に接続されない、ダミー電極１３１Ａ、１３１Ｂが形成されている。
本実施形態においては、図１、２に示すように、受光メサ部１１０、パッドメサ部１２０、及び基板１０７の露出する表面全体にパッシベーション膜１１４を設けており、パッシベーション膜１１４が、露出する表面全体を保護している。パッシベーション膜１１４は、半導体受光素子１０に入光する光の波長（１．３μｍ帯もしくは１．５５μｍ帯）に対しての低反射膜であり、且つ絶縁膜である。ただし、図２に示すように、ｎ型コンタクト層１０８上におけるｎ電極１１５が形成される領域や、受光メサ部１１０上における受光部電極１０１が形成される領域には、パッシベーション膜１１４を設けない構成としている。言い換えれば、パッシベーション膜１１４が、ｎ電極１１５が形成される領域や、受光部電極１０１が形成される領域にスルーホールを有する構成としている。なお、図２に示す構成においては、パッシベーション膜１１４が、後述するブリッジ電極１０３の下層から、パッド電極１０２の下層まで形成されており、ブリッジ電極１０３及びパッド電極１０２と、パッシベーション膜１１４の下層とを絶縁している。
受光部電極１０１は、受光メサ部１１０の上方に設けられ、第１の半導体層であるｐ型コンタクト層１１２と接続されている。図１、２に示す実施例においては、受光メサ部１１０の上面においてパッシベーション膜１１４が環状のスルーホールを有しており、このスルーホール内に受光部電極１０１が形成されている。
基板１０７の上方には、パッド電極１０２が配置されており、本実施形態においては、基板１０７とパッド電極１０２との間に、パッドメサ部１２０が介在する構成としている。パッド電極１０２は、基板１０７の上方から見て、パッドメサ部１２０が配置されていない領域から、パッドメサ部１２０の斜面を経由して、パッドメサ部１２０の上面にまで配置されている。
更に、図１、２に示すように、基板１０７の上方において、受光部電極１０１及びパッド電極１０２を接続するブリッジ電極１０３が配置されている。ブリッジ電極１０３は、受光部電極１０１と直接接続され、受光メサ部１１０の斜面に沿って延伸し、受光メサ部１１０の下のｎ型コンタクト層１０８が配置されていない領域にまで配置されている。
なお、これら受光部電極１０１、パッド電極１０２、及びブリッジ電極１０３により、ｐ電極を構成している。
このような構成において寄生容量が発生する主な領域は、ｐ型バッファ層１１１とｎ型バッファ層１０９の間、ブリッジ電極１０３とｎ型コンタクト層１０８との間等である。ブリッジ電極１０３とｎ型コンタクト層１０８との間には、絶縁膜であるパッシベーション膜１１４が介在しており、このパッシベーション膜１１４が、絶縁性のギャップとなるため、ブリッジ電極１０３とｎ型コンタクト層１０８との間には、寄生容量が発生してしまう。なお、ｎ側の導電領域が他と絶縁されている領域においては、寄生容量は発生しない。ｐ型バッファ層１１１とｎ型バッファ層１０９との間における寄生容量の発生については、吸収層１０６の厚みや面積が支配要因となる。しかし、吸収層１０６のサイズは、他の受光感度等の特性への影響があるため、自由に変更することができない。一方、ブリッジ電極１０３とｎ型コンタクト層１０８との間は、他の光学特性への影響がない。そのため、本実施形態においては、寄生容量を低減するために、ブリッジ電極１０３の幅が太くなることを抑制する。
ここで、ブリッジ電極１０３は、受光部電極１０１及びパッド電極１０２と別層に設けられた構成としている。より具体的には、ブリッジ電極１０３は、受光部電極１０１の上層に設けられ、パッド電極１０２の上層又は下層に設けられた構成としている。その理由について、以下、図６〜１０を用いて説明する。
図６は、本開示の比較例に係る半導体受光素子の製造方法に用いるレジストの形状を示す模式的な上面図である。図７は、図６のＣ−Ｃ’断面を示す模式的な断面図である。上述した受光部電極１０１、パッド電極１０２、及びブリッジ電極１０３の形成を１つの工程で行う場合、図６に示すようなレジスト１４１を形成する。レジスト１４１のパターンニング方法としては、基板１０７の上面側から全体にレジスト１４１を塗布し、ベーク、ホトマスクを用いた露光、現象を実施することにより行う。
レジスト１４１は、上述した、受光部電極１０１、パッド電極１０２、及びブリッジ電極１０３を含む所望の電極パターンに対応する開口１４１Ａを有している。即ち、開口１４１Ａ内には、受光部電極１０１を形成する領域１０１Ａ、パッド電極１０２を形成する領域１０２Ａ、ブリッジ電極１０３を形成する領域１０３Ａが含まれている。
また、レジスト１４１は、図７に示すように、開口１４１Ａの内側面にオーバーハング部１４２を有する構成としている。なお、レジスト１４１としてはポジ型であってもネガ型であっても構わないが、上述したオーバーハング部１４２を形成する上では、ネガ型のレジストを用いることが望ましい。
そして、このレジスト１４１の上面及び開口１４１Ａから露出する基板１０７の上方（本実施形態においてはパッシベーション膜１１４の上面）に金属膜を蒸着により形成し、その後、レジスト１４１を除去することによって、レジスト１４１の上面に形成された金属膜を除去することにより、所望の電極パターンを形成する。図８は本開示の比較例に係る半導体受光素子の製造方法に用いるレジストに金属膜が蒸着された状態を示す模式的な上面図である。図９は、図８のＤ−Ｄ’断面を示す模式的な断面図である。図８、９に示すように、金属膜１５０蒸着時における開口１４１Ｂは、所望のパターンに対応する開口１４１Ａよりも広がってしまう。なぜなら、図９に示すように、レジスト１４１上面に形成された金属膜１５０が発する輻射熱や、金属膜１５０が持つ応力によって、オーバーハング部１４２が変形してしまう。そのため、図７に示した開口１４１Ａの幅ｄ１よりも、図９に示す開口１４１Ｂの幅ｄ２の方が大きくなっている。
ここで、図６、８に示した各領域１０１Ａ、１０２Ａ、１０３Ａにおいて、レジスト１４１のオーバーハング部１４２の変形に伴う開口１４１Ｂの広がりが発生するが、その際、各領域１０１Ａ、１０２Ａ、１０３Ａが連結されているため、各領域１０１Ａ、１０２Ａ、１０３Ａにおける変形が互いに作用しあう。即ち、ブリッジ電極１０３を形成する領域１０３Ａにおいては、領域１０１Ａ、１０２Ａにおいて発生するオーバーハング部１４２の変形に起因する応力が加わってしまう。特にパッド電極１０２を形成する領域１０２Ａや、受光部電極１０１を形成する領域１０１Ａは、ブリッジ電極１０３を形成する領域１０３Ａと比べて面積が大きいため、その変形量も大きくなる。
また、開口１４１Ａ（１４１Ｂ）は、外向きに広がる領域１４３を有しており、この領域１４３においては、オーバーハング部１４２の変形量が、更に大きくなってしまう。そのため、この領域１４３と連結された、領域１０３Ａにおけるレジスト１４１のオーバーハング部１４２に対しても、変形量を増大させてしまう影響が生じる。
その結果として、ブリッジ電極１０３を形成する領域１０３Ａにおけるレジスト１４１の開口１４１Ｂの幅ｄ２が、金属膜１５０形成前の開口１４１Ａの幅ｄ１よりも広がってしまい、実際に形成されるブリッジ電極１０３の幅が、所望の幅よりも太くなってしまう。ブリッジ電極１０３と、受光メサ部１１０におけるｎ型コンタクト層１０８との間には、絶縁膜であるパッシベーション膜１１４を介して、寄生容量が発生している。そのため、ブリッジ電極１０３の幅が大きくなるに伴って、ブリッジ電極１０３とｎ型コンタクト層１０８との間で発生する寄生容量が大きくなってしまう。
この課題に対し、本実施形態においては、ブリッジ電極１０３を形成する工程を、受光部電極１０１を形成する工程、パッド電極１０２を形成する工程と別工程で行う。図１０は、ブリッジ電極１０３を形成する工程で用いるレジスト１４６の形状を示す模式的な上面図である。図１０に示すレジスト１４６も、図７に示したレジスト１４１と同様にオーバーハング部を有している。本実施形態においては、ブリッジ電極１０３のみを別途形成するため、図１０に示すように、ブリッジ電極１０３を形成する領域１０３Ａのみに対応する開口１４６Ａを有するレジスト１４６を用いることができる。そのため、金属膜を蒸着形成する工程において、受光部電極１０１や、パッド電極１０２を形成する際に生じるレジスト１４６のオーバーハング部の変形の影響を、ブリッジ電極１０３を形成する際に用いるレジスト１４６に与えることがない。
その結果として、レジスト１４６の開口１４６Ａが広がることを抑制し、レジスト１４６を除去した後に、基板１０７の上方に形成されるブリッジ電極１０３の幅が太くなることを抑制することができ、ｎ型コンタクト層１０８との間で発生する寄生容量の発生を抑制することができる。
このような製造方法によりブリッジ電極１０３を形成するため、ブリッジ電極１０３は、上述したように、受光部電極１０１及びパッド電極１０２と別層に設けられた構成となっている。より具体的には、ブリッジ電極１０３は、受光部電極１０１の上層に設けられ、パッド電極１０２の上層に設けられた構成となっている。なお、ブリッジ電極１０３が、パッド電極１０２の下層に設けられた構成としても構わない。
特に、図２に示したように、ブリッジ電極１０３が形成される、受光部電極１０１からパッド電極１０２までの領域内において、複数の段差が存在する場合には、上記の効果はより顕著となる。例えば、図６に示したような開口１４１Ａを有するレジスト１４１を形成する場合を想定する。このような場合において、複雑な形状を有する受光部電極１０１を形成する領域１０１Ａにおいて、最適な量のオーバーハング部１４２を形成すべく露光量を調整すると、ブリッジ電極１０３を形成する領域１０３Ａにおいては、領域１０１Ａと比べて幅の大きいオーバーハング部１４２が形成される可能性がある。これは、領域１０１Ａと、露光方向の深さが異なるためである。その結果として、金属膜蒸着時に加わる熱ストレス、又は応力によって、領域１０３Ａにおけるオーバーハング部１４２の形状が大きく変化してしまう可能性がある。しかし、上述したように、本実施形態においては、ブリッジ電極１０３を形成する領域１０３Ａのみに対応するレジスト１４６を形成するため、この領域１０３Ａの深さに応じて露光量を調整することができ、適切な幅のオーバーハング部を形成することができる。その結果として、金属膜蒸着時に加わる熱ストレス、又は応力によって、領域１０３Ａにおけるオーバーハング部の形状が大きく変化することを抑制することができ、形成されるブリッジ電極１０３の幅が太くなることを抑制することができる。
更に、レジスト１４６が、ブリッジ電極１０３を形成する領域１０３Ａのみに対応する開口１４６Ａを有する構成とするため、当該開口１４６Ａの形状を、基板１０７の上方から見て、内向きに閉じた形状とすることができる。ここで、内向きに閉じた形状とは、開口１４６Ａの外形に対する接線が、全て外接する形状であり、内接する接線を含まない形状である。このような構成とすることにより、図８に示したような外向きに広がる領域１４３を開口１４６Ａが持たないため、開口１４６Ａが広がることを抑制することができる。例えば、図１０に示す開口１４６Ａにおける直線の領域１４４に形成されたオーバーハング部の変形は、直線の領域１４４と連結された曲線の領域１４５によって抑制される。また、曲線の領域１４５に形成されたオーバーハング部の変形は、曲線の領域１４５と連結された直線の領域１４４によって抑制される。その後、リフトオフ工程を経た後に、基板１０７の上方に形成されるブリッジ電極１０３の形状は、開口１４６Ａの形状と同様に、内向きに閉じた形状となる。即ち、ブリッジ電極１０３の形状は、基板１０７の上方から見て、ブリッジ電極１０３の外形に対する接線が、全て外接する形状であり、内接する接線を含まない形状となっている。
また、基板１０７の上方から見て、レジスト１４６の開口１４６Ａの外形が、直線、曲線、鈍角のいずれか一つ以上の組み合わせからなる構成とすることが望ましい。これは、金属膜１５０を蒸着する際の熱ストレスや応力が、レジスト１４６に局所的に集中しない形状とすることができるためである。その結果、出来上がるブリッジ電極１０３の外形についても、直線、曲線、鈍角のいずれか一つ以上の組み合わせからなる形状となる。
なお、ブリッジ電極１０３とパッド電極１０２との接続位置は、基板１０７の上方から見て、第２の半導体層であるｎ型コンタクト層１０８が配置された領域よりもパッド電極１０２に近い位置であることが望ましい。即ち、基板１０７の上方から見て、ｎ型コンタクト層１０８が配置された領域とパッド電極１０２とが重畳しない構成とすることが望ましい。このような構成とすることにより、基板１０７の上方から見て、ｎ型コンタクト層１０８と重畳する領域においては、上述の製造方法にて、その幅が太くなることを抑制されたブリッジ電極１０３のみが配置され、パッド電極１０２が配置されない構成とすることができ、パッド電極１０２とｎ型コンタクト層１０８との間における寄生容量の発生を抑制することができる。
さらに、本実施形態においては、受光部電極１０１が、ｐ型コンタクト層１１２に近い側から、第１の密着電極であるＴｉ、バリア電極であるＰｔ、及び第１の通電電極であるＡｕの３層からなる第１の層構造を有する構成としている。通電性、放熱性の観点から第１の通電電極はＡｕが望ましい。しかし、Ａｕはｐ型コンタクト層１１２まで拡散する可能性がある。Ａｕがｐ型コンタクト層１１２内にまで拡散すると、信頼性が低下する。そのため、Ａｕがｐ型コンタクト層１１２内に拡散しないように、Ａｕとｐ型コンタクト層１１２との間にバリア電極としてＰｔを配置することが望ましい。しかし、Ｐｔは半導体であるｐ型コンタクト層１１２との密着性は良くなく、電極剥がれが懸念される。そのため、半導体との接続性に優れたＴｉをＰｔの下方に配置している。
一方、ブリッジ電極１０３は、ｐ型コンタクト層１１２に近い側から、第２の密着電極であるＴｉ、第２の通電電極であるＡｕの２層からなる第２の層構造を有する構成としている。即ち、ブリッジ電極１０３の第２の層構造が、受光部電極１０１が有する第１の層構造と異なり、バリア電極であるＰｔを有さない構成としている。このような構成とすることにより、ブリッジ電極１０３の幅が太くなることを更に抑制することができる。Ｐｔは、一般的に輻射熱が高く、応力が大きく、且つ温度変化に伴う収縮率も大きい。そのため、上述した金属膜１５０を全体に形成する工程において、レジスト１４６のオーバーハング部の変形に与える影響も大きい。このようなＰｔからなるバリア電極を第２の層構造が有さない構成とすることにより、レジスト１４６が有する開口１４６Ａの幅の増大を抑制し、基板１０７の上方に形成されるブリッジ電極１０３の幅が太くなることを抑制することができる。また、第２の層構造を構成する電極層を一層減らすことができるため、金属膜１５０の製膜時間を減少させることができ、レジスト１４６が有する開口１４６Ａの幅の増大を抑制する効果を得ることができる。また、このブリッジ電極１０３と受光メサ部１１０との間には、上述したパッシベーション膜１１４が介在する構成となっているため、第２の通電電極に含まれるＡｕが、受光メサ部１１０に含まれる各半導体層に拡散することが無く、バリア電極を設ける必要が無い。そのため、ブリッジ電極１０３が有する第２の層構造が、バリア電極であるＰｔを有さない構成とすることが望ましい。なお、Ａｕと絶縁膜との密着性は良くないため、ブリッジ電極１０３が、密着電極としてのＴｉを有する構成とする方が、電極剥がれを抑制することができ好ましい。
なお、第１の密着電極、及び第２の密着電極は、Ｗ，Ｃｒ，Ｐｄ，ＴａなどＡｕより絶縁膜との密着性が優れた金属であればＴｉの他であっても構わない。また、第１の層構造に含まれるバリア電極は、Ｐｔに限定されず、Ｍｏであっても構わない。また第１の通電電極、及び第２の通電電極は、Ａｕに限定されず、Ａｕを含む合金であっても構わない。また、受光部電極１０１が有する第１の層構造が、第１の密着電極と第１のバリア電極をそれぞれ２層有する構成としても構わない。即ち、第１の層構造は、ｐ型コンタクト層１１２に近い側から、Ｔｉ、Ｐｔ、Ｔｉ、Ｐｔ、Ａｕを含む５層構造であっても構わない。第１の層構造は、少なくとも、第１の密着電極がｐ型コンタクト層１１２に接し、最上層のＡｕを含む第１の通電電極と、第１の密着電極との間に、Ｐｔ等を含むバリア電極が挟まれた構成であればよい。
なお、基板１０７の上方から見て、受光メサ部１１０と重畳する領域における、ブリッジ電極１０３の延伸方向に直交する方向のブリッジ電極１０３の幅が、２μｍ以上、７μｍ以下であることが好ましい。２μｍ以上とすることによりブリッジ電極１０３の抵抗値を小さくすることができ、動作電圧の増大を抑制することができるため、低消費電力の観点で好ましい。また、７μｍ以下とすることにより、ブリッジ電極１０３と受光メサ部１１０との間で発生する寄生容量を小さくすることができ、２５Ｇｂｐｓ以上の高速動作に適応することが可能となる。
なお、パッド電極１０２は、ブリッジ電極１０３、受光部電極１０１のいずれかと同じ層構造を有していても構わないが、上述したように、ブリッジ電極１０３が太くなることを抑制する観点から、ブリッジ電極１０３とは同一プロセスにて形成することはしない。なお、プロセスの簡易化の観点から、ｎ電極１１５とパッド電極１０２とを同一構成、同一プロセスで形成してもよい。また、パッド電極１０２が、例えばｐ型コンタクト層１１２に近い側から、ＡｕＧｅ、Ｎｉ、Ｔｉ、Ｐｔ、Ａｕを含む５層構造などで構成されていてもよい。この５層構造を採用した場合、ｎ型コンタクト層１０８とのオーミック接触の観点で好ましい。
以下、本実施形態に係る半導体受光素子１０の製造方法について説明する。
（構造層成長工程）
まず、基板１０７の上面全体において、上述したｎ型コンタクト層１０８、ｎ型バッファ層１０９、吸収層１０６、ｐ型バッファ層１１１、及びｐ型コンタクト層１１２を含む構造層を、ＭＯＣＶＤ装置等を用いて成長させる。
（メサ構造形成工程）
次に、リソグラフィ技術を用いて、上述した構造層から、受光メサ部１１０、パッドメサ部１２０、及びダミーメサ部１３０Ａ、１３０Ｂを分離することにより形成する。
（パッシベーション膜形成工程）
その後、基板１０７の上面側全体に絶縁酸化膜であるパッシベーション膜１１４を形成する。パッシベーション膜１１４としては、半導体受光素子１０に入光する光の波長（１．３μｍ帯もしくは１．５５μｍ帯）に対して、低反射膜として機能するものを用いる。
（パッシベーション膜加工工程）
次に、パッシベーション膜１１４における受光メサ部１１０の上面における受光部電極１０１が形成される領域に、環状のスルーホールを形成し、パッシベーション膜１１４から、ｐ型コンタクト層１１２を露出させる。また、ｎ型コンタクト層１０８の上面におけるｎ電極１１５が形成される領域にスルーホールを形成し、パッシベーション膜１１４から、ｎ型コンタクト層１０８を露出させる。
（受光部電極形成工程）
その後、受光部電極１０１を、受光メサ部１１０の上面において形成されたパッシベーション膜のスルーホール内に形成する。受光部電極１０１は、上述したレジスト塗布工程、金属膜蒸着工程、リフトオフ工程により形成することができる。即ち、受光部電極１０１を形成しない領域全体に、レジストを形成し、当該レジストの上面及び、受光部電極１０１を形成する領域に金属膜を蒸着する。その後、レジストを除去することにより、レジスト上面に形成された金属膜を除去し、受光部電極１０１を形成する。
なお、本実施形態における受光部電極１０１の金属膜の蒸着工程としては、まず、第１の密着電極として、膜厚１０ｎｍ〜５０ｎｍのＴｉを蒸着し、次に、バリア電極として、膜厚２５ｎｍ〜５０ｎｍのＰｔを蒸着し、その後、第１の通電電極として、膜厚２００ｎｍ〜１μｍのＡｕを蒸着する。
（パッド電極、ｎ電極、ダミー電極形成工程）
次に、上述したパッド電極１０２、ｎ電極１１５、及びダミー電極１３１Ａ、１３１Ｂを形成する。パッド電極１０２、ｎ電極１１５、及びダミー電極１３１Ａ、１３１Ｂの形成方法は、受光部電極形成工程と同様、レジスト塗布工程と、金属膜蒸着工程と、リフトオフ工程とを用いて形成することができる。なお、このパッド電極、ｎ電極、ダミー電極形成工程は、上述した受光部電極形成工程の前に行ってもよく、同時に行ってもよく、また後にあってもよい。ただし、後述するブリッジ電極構成とは同時には行わない。
（ブリッジ電極形成工程）
次に、ブリッジ電極１０３を形成する。ブリッジ電極１０３の形成方法は、図１０を用いて上述したとおりであるため、その説明を省略する。なお、ブリッジ電極形成工程は、上述したパッド電極、ｎ電極、ダミー電極形成工程の前に行っても良い。
なお、本実施形態におけるブリッジ電極１０３の金属膜の蒸着工程としては、まず、第２の密着電極として、膜厚１０ｎｍ〜５０ｎｍのＴｉを蒸着し、その後、第２の通電電極として、膜厚２００ｎｍ〜１μｍのＡｕを蒸着する。
（チッピング工程）
最後に、半導体受光素子群をチッピングし、個辺化された半導体受光素子１０を得る。なお、このチッピング工程においては、必ずしも一つの半導体受光素子１０にチッピングする必要はなく、例えば、アレイ状に配列された複数の半導体受光素子１０を含む半導体受光素子群としてチッピングしても構わない。
以上の工程により、本実施形態に係る半導体受光素子１０を製造することができる。
次に、図３、４を用いて、本実施形態の他の実施例に係る半導体受光素子１０Ｂについて説明する。
図３は第１の実施形態の他の実施例に係る半導体受光素子１０Ｂの上面を示す模式的な平面図である。図４は、図３のＢ−Ｂ’断面を示す模式的な断面図である。図３、４に示す実施例に係る半導体受光素子１０Ｂは、基板１０７Ｂの裏面側から入光される裏面入射型半導体受光素子である。図１、２に示した実施例に係る構成と共通する構成については、同じ符号を付してその説明を省略する。
図１、２に示した実施例との違いは、受光メサ部１１０の上方に形成された受光部電極１０１Ｂの構成と、基板１０７Ｂの裏面側の構成と、パッシベーション膜１１４Ｂの機能である。基板１０７Ｂの裏面は、エッチング工程により形成された集光レンズ１１６を有する構成となっている。また、図１、２に示した実施例における受光部電極１０１の形状が環状であったのに対し、図３、４に示す実施例における受光部電極１０１Ｂの形状は円形状としている。より具体的には、図４に示すように、受光メサ部１１０の上面におけるパッシベーション膜１１４Ｂに形成されたスルーホールの外周を受光部電極１０１Ｂの外形とし、スルーホールの内周側に配置されたパッシベーション膜１１４Ｂの上面においても、受光部電極１０１Ｂが形成される構成としている。また、図３、４に示す実施例におけるパッシベーション膜１１４Ｂは、高反射率を有する高反射膜であり、かつ絶縁膜としている。基板１０７Ｂの裏面に形成された集光レンズ１１６から入射した光の一部は、受光メサ部１１０における吸収層１０６で吸収され、他部は透過される。吸収層１０６で透過された光は、パッシベーション膜１１４Ｂか受光部電極１０１Ｂにより反射され、再度、吸収層１０６に入射し、吸収され、電気に変換される。
図１、２に示した実施例と同様に、ブリッジ電極１０３は、受光部電極１０１Ｂ、パッド電極１０２と別層に設けられている。また、ブリッジ電極１０３は、受光部電極１０１Ｂが有する第１の層構造とは異なる第２の層構造を有している。この図３、４に示す実施例においても、ブリッジ電極１０３の幅が太くなることを抑制することができ、ブリッジ電極１０３とｎ型コンタクト層１０８との間における寄生容量の発生を抑制することができる。
続いて、図５を用いて、本実施形態の他の実施例に係る半導体受光素子１０Ｃについて説明する。
図５は第１の実施形態の他の実施例に係る半導体受光素子１０Ｃの上面を示す模式的な平面図である。図１、２に示した実施例に係る構成と共通する構成については、同じ符号を付してその説明を省略する。図５に示す実施例は、ブリッジ電極１０３Ｃの形状が異なる点を除いて、図１、２に示した実施例と同様の構成である。
図５に示す実施例においては、基板１０７の上方から見て、ブリッジ電極１０３Ｃの延伸方向に直交する方向のブリッジ電極１０３Ｃの幅は一定ではなく、パッド電極１０２に近づくにつれて徐々に広がるテーパ形状を有している。このような構成とすることにより、パッド電極１０２との接続性を向上させることが可能となる。
なお、テーパ形状を有するブリッジ電極１０３Ｃにおいては、基板１０７の上方から見て、ｎ型コンタクト層１０８と重畳する領域の幅を２μｍ以上、７μｍ以下としている。このような構成とすることで、ブリッジ電極１０３Ｃとｎ型コンタクト層１０８との間における寄生容量の発生を抑制することができる。
なお、図１〜５を用いて説明した実施例では、受光メサ部１１０が、ｎ型バッファ層１０９からｐ型コンタクト層１１２の側面を覆うように配置された半絶縁性のＦｅ−ＩｎＰからなる埋め込み層１１３を含む構成を例に挙げて説明したが、埋め込み層１１３は無くても構わない。ただし、埋め込み層１１３を配置することでブリッジ電極１０３（又は１０３Ｃ）とｎ型コンタクト層１０８との距離を離すことが可能となり、寄生容量の低減の観点からは有効である。逆に、埋め込み層１１３を設けない場合は、製造プロセスの簡略化が可能となり、低コストの観点から有利である。
１０ 半導体受光素子、１０Ｂ 半導体受光素子、１０Ｃ 半導体受光素子、１０１ 受光部電極、１０１Ｂ 受光部電極、１０１Ａ 領域、１０２ パッド電極、１０２Ａ 領域、１０３ ブリッジ電極、１０３Ｃ ブリッジ電極、１０３Ａ 領域、１０６ 吸収層、１０７ 基板、１０７Ｂ 基板、１０８ ｎ型コンタクト層、１０９ ｎ型バッファ層、１１０ 受光メサ部、１１１ ｐ型バッファ層、１１２ ｐ型コンタクト層、１１３ 埋め込み層、１１４ パッシベーション膜、１１４Ｂ パッシベーション膜、１１５ ｎ電極、１１６ 集光レンズ、１２０ パッドメサ部、１３０Ａ ダミーメサ部、１３０Ｂダミーメサ部、１３１Ａ ダミー電極、１３１Ｂ ダミー電極、１４１ レジスト、１４１Ａ 開口、１４１Ｂ 開口、１４２ オーバーハング部、１４３ 領域、１４４ 領域、１４５ 領域、１４６ レジスト、１４６Ａ 開口、１５０ 金属膜。

Claims (11)

  1. 基板と、
    前記基板の上方に設けられ、第１導電型の第１の半導体層、吸収層、及び第２導電型の第２の半導体層を有する受光メサ部と、
    前記受光メサ部の上方に設けられ、前記第１の半導体層と接続された受光部電極と、
    前記基板の上方に設けられたパッド電極と、
    前記第２の半導体層に対して絶縁性のギャップを介して配置され、前記基板の上方において、前記受光部電極及び前記パッド電極を接続するとともに、前記受光部電極及び前記パッド電極と別層に設けられたブリッジ電極と、
    を含む、半導体受光素子。
  2. 請求項１に記載の半導体受光素子であって、
    前記ブリッジ電極と前記パッド電極との接続位置は、前記基板の上方から見て、前記第２の半導体層が配置された領域よりも前記パッド電極に近い位置である、
    半導体受光素子。
  3. 請求項１又は２に記載の半導体受光素子であって、
    前記基板と前記パッド電極との間に介在するパッドメサ部を更に含み、
    前記パッド電極は、前記基板の上方から見て、前記パッドメサ部が配置されていない領域から、前記パッドメサ部の斜面を経由して、前記パッドメサ部の上面にまで配置された、
    半導体受光素子。
  4. 請求項１乃至３のいずれか一つに記載の半導体受光素子であって、
    前記受光部電極は、複数の金属層を含む第１の層構造を有し、
    前記ブリッジ電極は、複数の金属層を含み、前記第１の層構造とは異なる第２の層構造を有する、
    半導体受光素子。
  5. 請求項１乃至４のいずれか一つに記載の半導体受光素子であって、
    前記受光部電極は、上方から順に、第１の通電電極、バリア電極、及び第１の密着電極を含み、
    前記ブリッジ電極は、上方から順に、第２の通電電極、及び第２の密着電極を含む、
    半導体受光素子。
  6. 請求項５に記載の半導体受光素子であって、
    前記第１の密着電極及び前記第２の密着電極は、Ｔｉ，Ｗ，Ｃｒ，Ｐｄ，Ｔａの群より選ばれるいずれかを含み、
    前記バリア電極は、Ｐｔ、Ｍｏのいずれかを含み、
    前記第１の通電電極及び前記第２の通電電極は、Ａｕを含む、
    半導体受光素子。
  7. 請求項６に記載の半導体受光素子であって、
    前記第１の密着電極及び前記第２の密着電極が、Ｔｉを含み、
    前記バリア電極が、Ｐｔを含む、
    半導体受光素子。
  8. 請求項１乃至７のいずれか一つに記載の半導体受光素子であって、
    前記基板の上方から見て、前記受光メサ部と重畳する領域における、前記ブリッジ電極の延伸方向に直交する方向の前記ブリッジ電極の幅が、２μｍ以上、７μｍ以下である、
    半導体受光素子。
  9. 請求項１乃至８のいずれか一つに記載の半導体受光素子であって、
    前記基板の上方から見た前記ブリッジ電極の外形が、直線、曲線、鈍角のいずれか一つ以上の組み合わせからなる、
    半導体受光素子。
  10. 請求項１乃至９のいずれか一つに記載の半導体受光素子であって、
    前記基板の上方から見た前記ブリッジ電極の外形が、内向きに閉じた形状である、
    半導体受光素子。
  11. 基板を準備し、
    第１導電型の第１の半導体層、吸収層、及び第２導電型の第２の半導体層を有する受光メサ部を、前記基板の上方に形成し、
    前記第１の半導体層と接続された受光部電極を、前記受光メサ部の上方に形成し、
    パッド電極を、前記基板の上方に形成し、
    前記第２の半導体層に対して絶縁性のギャップを介して配置され、前記基板の上方において、前記受光部電極及び前記パッド電極を接続するとともに、前記受光部電極及び前記パッド電極と別層に設けられたブリッジ電極を形成し、
    前記ブリッジ電極を形成する際に、
    前記基板の上方から見て前記ブリッジ電極を形成する領域に開口を有し、前記開口の内側面にオーバーハング部を有するレジストを形成し、
    前記レジストの上面及び前記ブリッジ電極を形成する領域に金属膜を蒸着し、
    前記レジストを除去するとともに、前記レジストの上面に形成された前記金属膜を除去する、
    半導体受光素子の製造方法。

JP2019087586A 2019-05-07 2019-05-07 半導体受光素子及び半導体受光素子の製造方法 Active JP7361490B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019087586A JP7361490B2 (ja) 2019-05-07 2019-05-07 半導体受光素子及び半導体受光素子の製造方法
US16/844,757 US11121268B2 (en) 2019-05-07 2020-04-09 Semiconductor light-receiving element and manufacturing method of semiconductor light-receiving element
CN202010371582.XA CN111916507B (zh) 2019-05-07 2020-05-06 半导体光接收元件及半导体光接收元件的制造方法
US17/447,298 US11705528B2 (en) 2019-05-07 2021-09-10 Semiconductor light-receiving element and manufacturing method of semiconductor light-receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019087586A JP7361490B2 (ja) 2019-05-07 2019-05-07 半導体受光素子及び半導体受光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020184566A true JP2020184566A (ja) 2020-11-12
JP7361490B2 JP7361490B2 (ja) 2023-10-16

Family

ID=73044337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019087586A Active JP7361490B2 (ja) 2019-05-07 2019-05-07 半導体受光素子及び半導体受光素子の製造方法

Country Status (3)

Country Link
US (2) US11121268B2 (ja)
JP (1) JP7361490B2 (ja)
CN (1) CN111916507B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361490B2 (ja) * 2019-05-07 2023-10-16 日本ルメンタム株式会社 半導体受光素子及び半導体受光素子の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175776A (ja) * 1987-12-29 1989-07-12 Nec Corp 半導体受光素子
JPH02170580A (ja) * 1988-12-23 1990-07-02 Sumitomo Electric Ind Ltd Ｐｉｎフォトダイオード
JPH0897461A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp 半導体受光素子，及びその製造方法
JPH1187759A (ja) * 1997-09-09 1999-03-30 Oki Electric Ind Co Ltd 光半導体素子及びその製造方法
JP2005129689A (ja) * 2003-10-23 2005-05-19 Sumitomo Electric Ind Ltd 半導体受光素子及び光受信モジュール
JP2010267647A (ja) * 2009-05-12 2010-11-25 Opnext Japan Inc 半導体装置
JP2012234958A (ja) * 2011-04-28 2012-11-29 Sumitomo Electric Device Innovations Inc 半導体受光装置
JP2013211478A (ja) * 2012-03-30 2013-10-10 Sumitomo Electric Device Innovations Inc 半導体受光素子及びその製造方法
WO2016063594A1 (ja) * 2014-10-20 2016-04-28 シャープ株式会社 受光器、携帯型電子機器、及び受光器の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582829A (ja) 1991-09-19 1993-04-02 Nec Corp 半導体受光素子
JP4284634B2 (ja) * 1999-10-29 2009-06-24 富士通株式会社 半導体受光装置
US6586718B2 (en) * 2000-05-25 2003-07-01 Matsushita Electric Industrial Co., Ltd. Photodetector and method for fabricating the same
JP4220688B2 (ja) * 2001-02-26 2009-02-04 日本オプネクスト株式会社 アバランシェホトダイオード
KR100469642B1 (ko) * 2002-05-31 2005-02-02 한국전자통신연구원 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법
JP2005167090A (ja) * 2003-12-04 2005-06-23 Hamamatsu Photonics Kk 半導体受光素子及びその製造方法
JP4755854B2 (ja) * 2005-06-02 2011-08-24 富士通株式会社 半導体受光装置及びその製造方法
US7544591B2 (en) * 2007-01-18 2009-06-09 Hewlett-Packard Development Company, L.P. Method of creating isolated electrodes in a nanowire-based device
US9419179B2 (en) * 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US20090184311A1 (en) * 2007-08-23 2009-07-23 Dan Steinberg Nanowire placement by electrodeposition
JP2012004357A (ja) 2010-06-17 2012-01-05 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP5747592B2 (ja) * 2011-03-22 2015-07-15 富士通株式会社 受光装置
JP6089953B2 (ja) * 2013-05-17 2017-03-08 住友電気工業株式会社 Ｉｉｉ−ｖ化合物半導体素子を作製する方法
DE102014215870A1 (de) * 2014-08-11 2016-02-11 Robert Bosch Gmbh Gasinjektor mit definierter Mikrostruktur an einer Dichtfläche
US9917419B2 (en) * 2016-06-26 2018-03-13 Vi Systems Gmbh Low capacitance optoelectronic device
JP6879617B2 (ja) * 2017-03-01 2021-06-02 住友電工デバイス・イノベーション株式会社 受光素子の製造方法
US10826278B2 (en) * 2017-10-11 2020-11-03 Lumentum Operations Llc Vertical-cavity surface-emitting laser array with multiple metal layers for addressing different groups of emitters
JP7449042B2 (ja) * 2019-02-28 2024-03-13 日本ルメンタム株式会社 光電変換素子、光サブアセンブリ及び光電変換素子の製造方法
JP7361490B2 (ja) * 2019-05-07 2023-10-16 日本ルメンタム株式会社 半導体受光素子及び半導体受光素子の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175776A (ja) * 1987-12-29 1989-07-12 Nec Corp 半導体受光素子
JPH02170580A (ja) * 1988-12-23 1990-07-02 Sumitomo Electric Ind Ltd Ｐｉｎフォトダイオード
JPH0897461A (ja) * 1994-09-29 1996-04-12 Mitsubishi Electric Corp 半導体受光素子，及びその製造方法
JPH1187759A (ja) * 1997-09-09 1999-03-30 Oki Electric Ind Co Ltd 光半導体素子及びその製造方法
JP2005129689A (ja) * 2003-10-23 2005-05-19 Sumitomo Electric Ind Ltd 半導体受光素子及び光受信モジュール
JP2010267647A (ja) * 2009-05-12 2010-11-25 Opnext Japan Inc 半導体装置
JP2012234958A (ja) * 2011-04-28 2012-11-29 Sumitomo Electric Device Innovations Inc 半導体受光装置
JP2013211478A (ja) * 2012-03-30 2013-10-10 Sumitomo Electric Device Innovations Inc 半導体受光素子及びその製造方法
WO2016063594A1 (ja) * 2014-10-20 2016-04-28 シャープ株式会社 受光器、携帯型電子機器、及び受光器の製造方法

Also Published As

Publication number Publication date
CN111916507B (zh) 2024-05-17
US11705528B2 (en) 2023-07-18
CN111916507A (zh) 2020-11-10
US20200357937A1 (en) 2020-11-12
JP7361490B2 (ja) 2023-10-16
US20210408303A1 (en) 2021-12-30
US11121268B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
US6384459B1 (en) Semiconductor device and method for producing the same
JP2003163364A (ja) 半導体受光素子およびその駆動方法
CN109728120B (zh) 一种高可靠nip结构台面型光电二极管及其制作方法
JP2013125847A (ja) 受光素子、その製造方法、光学装置
JP4861887B2 (ja) 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法
JP7361490B2 (ja) 半導体受光素子及び半導体受光素子の製造方法
JP2011187607A (ja) 半導体受光素子
KR20120030430A (ko) 발광 반도체 디바이스 및 제조방법
JP2004200202A (ja) 半導体受光素子
US7075113B2 (en) Semiconductor device and method for fabricating the same
US8193601B2 (en) Structure and method for flexible sensor array
JP2018152369A (ja) 裏面入射型受光素子およびその製造方法
US8445310B2 (en) Thin film solar cell and manufacturing method thereof
JP2941743B2 (ja) 化合物半導体発光素子及びその製造方法
JPH0582829A (ja) 半導体受光素子
JPS6367772A (ja) イメ−ジセンサおよびその製造方法
CN108281532B (zh) 一种柔性led芯片及其制作方法、封装方法
JP6660282B2 (ja) 受光素子
JPH1168144A (ja) 受光素子およびその製造方法
JP2013197547A (ja) 半導体受光素子の製造方法
JP2006269978A (ja) フォトダイオード
JP7147669B2 (ja) 半導体受光素子
JPH02248081A (ja) アバランシェフォトダイオード及びその製造方法
CN113903762B (zh) 深紫外阵列互联micro-LED及其制备方法
JP2968440B2 (ja) 半導体受光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231003

R150 Certificate of patent or registration of utility model

Ref document number: 7361490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150