JP2013211478A - 半導体受光素子及びその製造方法 - Google Patents

半導体受光素子及びその製造方法 Download PDF

Info

Publication number
JP2013211478A
JP2013211478A JP2012081964A JP2012081964A JP2013211478A JP 2013211478 A JP2013211478 A JP 2013211478A JP 2012081964 A JP2012081964 A JP 2012081964A JP 2012081964 A JP2012081964 A JP 2012081964A JP 2013211478 A JP2013211478 A JP 2013211478A
Authority
JP
Japan
Prior art keywords
light receiving
electrode
semiconductor layer
wiring
receiving portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012081964A
Other languages
English (en)
Other versions
JP2013211478A5 (ja
JP6094011B2 (ja
Inventor
Shinichi Domoto
新一 堂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2012081964A priority Critical patent/JP6094011B2/ja
Publication of JP2013211478A publication Critical patent/JP2013211478A/ja
Publication of JP2013211478A5 publication Critical patent/JP2013211478A5/ja
Application granted granted Critical
Publication of JP6094011B2 publication Critical patent/JP6094011B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】寄生容量を低減させ、且つ配線の断線を抑制させる。
【解決手段】半導体受光素子は、InP基板10上に設けられ、n型InP層22aとp型InP層26とを含む積層構造を備えたメサ状の受光部20と、InP基板上に設けられ、受光部と同じ積層構造を含むメサ状の電極接続部30a〜30dと、電極接続部30aと受光部との間に埋め込まれた樹脂膜16と、樹脂膜上を延在して設けられ、p電極パッド40とp型InP層26とを電気的に接続させるp電極配線42及びp側配線44と、受光部における樹脂膜の下に延在したn型InP層22aとn電極パッド50とを電気的に接続させるn電極配線54及びn側配線56と、電極接続部30aにおけるn型InP層32とn型InP層22aとを電気的に分離する溝38aと、を具備し、n電極配線54及びn側配線56の下部には、延在領域全てに渡ってn型InP層22aが設けられてなる。
【選択図】図4

Description

本発明は、半導体受光素子及びその製造方法に関する。
メサ状の受光部を構成する半導体層に電気的に接続される電極パッドが、受光部のメサとは別のダミーメサ上に設けられた半導体受光素子が知られている(例えば特許文献1)。
特開平4−290477号公報
メサ状の受光部を構成する半導体層は、基板上に第1導電型半導体層と第1導電型と反対導電型の第2導電型半導体層とが順に積層された構造を有する。第1導電型半導体層及び第2導電型半導体層はそれぞれ、ダミーメサ上(以下、電極接続部と称す)に延在する配線によって、電極接続部上の電極パッドと電気的に接続される。このような構成において、第2導電型半導体層に電気的に接続される配線と第1導電型半導体層との間に寄生容量が発生するため、電極接続部の周囲の第1導電型半導体層を除去することがなされる。しかしながら、この場合、第1導電型半導体層を除去することによって形成された溝による段差により、配線に断線が生じ易くなってしまう。
本発明は上記の課題に鑑み、寄生容量を低減でき、且つ配線の断線を抑制することができる半導体受光素子及びその製造方法を提供することを目的とする。
本発明に係る半導体受光素子は、半絶縁性基板上に設けられ、第1導電型半導体層と前記第1導電型半導体層と反対導電型の第2導電型半導体層とを含む積層構造を備えたメサ状の受光部と、前記半絶縁性基板上に設けられ、前記受光部と同じ積層構造を含むメサ状の第1電極接続部およびメサ状の第2電極接続部と、前記第1電極接続部と前記受光部との間に埋め込まれた樹脂膜と、前記樹脂膜上を延在して設けられ、前記第1電極接続部上の電極パッドと前記受光部における前記第2導電型半導体層とを電気的に接続させる第1配線と、前記受光部における前記樹脂膜の下に延在した前記第1導電型半導体層と、前記第2電極接続部上の電極パッドと、を電気的に接続させる第2配線と、前記第1電極接続部における第1導電型半導体層と前記受光部における前記第1導電型半導体層とを電気的に分離する溝と、を具備し、前記第2配線の下部には、前記第2配線の延在領域全てに渡って前記第1導電型半導体層が設けられてなることを特徴とする。本発明に係る半導体受光素子によれば、寄生容量を低減でき、且つ配線の断線を抑制することができる。
前記樹脂膜は、前記溝を埋め込んでなる構成をしていてもよい。前記溝は、前記第1電極接続部の周囲に囲んでいる構成をしていてもよい。
本発明に係る半導体受光素子の製造方法は、半絶縁性基板上に、第1導電型半導体層と前記第1導電型半導体層と反対導電型の第2導電型半導体層とを含む積層構造を形成する工程と、前記積層構造に対してエッチングを施し、メサ状の受光部、メサ状の第1電極接続部、およびメサ状の第2電極接続部を形成する工程と、前記第1電極接続部における前記第1導電型半導体層を前記受光部における前記第1導電型半導体層から電気的に分離するパターンの開口を備え、且つ、前記第2電極接続部と前記受光部との間の領域における前記第1導電型半導体層を被覆するパターンを備えるマスク層を形成する工程と、前記マスク層から露出した前記第1導電型半導体層をエッチングすることによって溝を形成する工程と、一端が前記受光部における前記第1導電型半導体層に接続され、前記受光部と前記第2電極接続部との間の前記第1導電型半導体層上を延在して、前記第2電極接続部上に引き出されてなる第2配線を形成する工程と、前記第1電極接続部と前記受光部との間に樹脂膜を埋め込む工程と、一端が前記受光部における前記第2導電型半導体層に接続され、前記樹脂膜上を延在して、前記第1電極接続部上に引き出されてなる第1配線を形成する工程と、前記第1電極接続部上に前記第1配線に接続される電極パッドを形成し、前記第2電極接続部上に前記第2配線に接続される電極パッドを形成する工程と、を含むことを特徴とする。本発明に係る半導体受光素子の製造方法によれば、寄生容量を低減でき、且つ配線の断線を抑制することができる。
本発明によれば、寄生容量を低減でき、且つ配線の断線を抑制することができる半導体受光素子及びその製造方法を提供することができる。
図1(a)は、比較例に係る半導体受光素子の上面図の例であり、図1(b)は、比較例に係る半導体受光素子の下面図の例である。 図2は、図1のA−A断面図の例である。 図3は、比較例に係る半導体受光素子において、溝が設けられた領域を示す上面図の例である。 図4は、実施例1に係る半導体受光素子の断面図の例である。 図5は、実施例1に係る半導体受光素子において、溝が設けられた領域を示す上面図の例である。 図6(a)から図6(c)は、実施例1に係る半導体受光素子の製造方法を示す断面図(その1)の例である。 図7(a)から図7(c)は、実施例1に係る半導体受光素子の製造方法を示す断面図(その2)の例である。 図8は、実施例1の変形例1に係る半導体受光素子において、溝が設けられた領域を示す上面図の例である。
まず、比較例に係る半導体受光素子について説明する。比較例は、裏面入射型の半導体受光素子の例である。図1(a)は、比較例に係る半導体受光素子の上面図の例であり、図1(b)は、比較例に係る半導体受光素子の下面図の例である。図2は、図1のA−A断面図の例である。図1(a)から図2に示すように、比較例に係る半導体受光素子は、例えばInP基板10上に、メサ状の受光部20が設けられている。受光部20は、例えば上方から見て略正方形状をしたInP基板10の中央部分に設けられている。受光部20は、InP基板10上に、n型InP層22、ノンドープInGaAs層24、及びp型InP層26がこの順に積層された積層構造を有する。ノンドープInGaAs層24は、光吸収層としての機能を有する。
InP基板10上で受光部20に隣接して、4つのメサ状の電極接続部30a〜30dが設けられている。4つの電極接続部30a〜30dは、例えば受光部20を中心とした略正方形の各頂点の位置に設けられている。電極接続部30a〜30dは、InP基板10上に、n型InP層32、ノンドープInGaAs層34、及びp型InP層36がこの順に積層された積層構造を有する。即ち、電極接続部30a〜30dと受光部20とは、同じ材料で構成された積層構造を有する。なお、電極接続部30a〜30dは、受光部20と同じ積層構造を有するが、入射光を受光する受光部としての機能は有さない。
InP基板10の下面には、受光部20に相対する位置に、レンズ12が設けられている。これにより、InP基板10の下面側から入射し、レンズ12によって集光された光が受光部20に入射する。ノンドープInGaAs層24は、入射した光を吸収する。ノンドープInGaAs層24による光の吸収は、InP基板10側からノンドープInGaAs層24に向かう光を吸収するだけでなく、ノンドープInGaAs層24を通過して、後述するp側配線44によって反射された光も吸収する。このため、光の吸収効率は高い。
受光部20と電極接続部30a〜30dとの周囲には、InP基板10の一部まで掘り込まれた溝38が設けられている。図3は、比較例において、溝38が設けられた領域を示す上面図の例である。図3において、溝38が設けられた領域を網目状で表している。この溝38によって、受光部20におけるn型InP層22と電極接続部30a〜30dにおけるn型InP層32とは、互いに分離している。
受光部20と電極接続部30aとの間には、受光部20の側面から電極接続部30aの側面へと溝38の底面(即ち、InP基板10の上面)に沿って、例えば窒化シリコン膜からなる第1絶縁膜14が設けられている。第1絶縁膜14の厚さは、例えば0.2μmである。受光部20と電極接続部30aとの間であって、溝38に埋め込まれるように、例えばポリマである樹脂膜16が設けられている。第1絶縁膜14の幅は、例えば20μmである。樹脂膜16の幅は、例えば10μmである。
受光部20及び電極接続部30a〜30dの上面及び側面並びに樹脂膜16の上面等、InP基板10上全体に、例えば窒化シリコン膜からなる第2絶縁膜18が設けられている。第2絶縁膜18の厚さは、例えば0.2μmである。これにより、樹脂膜16は、上下を第1絶縁膜14と第2絶縁膜18とにより覆われるため、耐湿性及び密着性が良好となる。
第2絶縁膜18には、受光部20の上面において、リング状の開口が形成されている。このリング状の開口に、p型InP層26の上面に接してp電極配線42が埋め込まれている。リング状をしたp電極配線42の内径は、例えば34μmであり、リング幅は、例えば5μmである。p電極配線42は、受光部20上から樹脂膜16上を経由して電極接続部30a上にかけて、第2絶縁膜18上を延在して設けられている。p電極配線42は、一例として、第2絶縁膜18側からTi、Pt、Auが順に積層された積層体である。Tiの厚さは、例えば0.1μmである。Pt及びAuの厚さは、例えば0.2μmである。
受光部20上のリング状をしたp電極配線42の内側領域の第2絶縁膜18を覆い、p電極配線42の上面に接して電極接続部30a上まで延在するp側配線44が設けられている。p側配線44は、前述したように、InP基板10の下面側から入射された光を反射させる反射膜としての機能を有する。p側配線44は、一例として、Auからなり、その厚さは、0.4μmである。
電極接続部30a上であって、p側配線44の上面に接して、p電極パッド40が設けられている。p電極パッド40は、一例として、Auめっきからなり、その厚さは、3μmである。p電極パッド40は、p側配線44とp電極配線42とを介して、p型InP層26に電気的に接続されている。
受光部20と電極接続部30b〜30dとの間を含むように、受光部20を中心とする円弧形状の開口が、第2絶縁膜18に設けられている。この開口に、n型InP層22と接するオーミック電極52が埋め込まれている。オーミック電極52は、一例としてAuGeからなる。オーミック電極52の厚さは、例えば0.2μmである。オーミック電極52の上面に接してn電極配線54が設けられている。n電極配線54は、オーミック電極52を覆うように設けられており、オーミック電極52と同様の円弧形状を有する。n電極配線54は、一例として、p電極配線42と同じ材料からなる積層体である。n電極配線54は、オーミック電極52上から電極接続部30b〜30d上にかけて、第2絶縁膜18上を延在して設けられている。
n電極配線54の上面に接してn側配線56が設けられている。n側配線56もn電極配線54と同様に、オーミック電極52と同じ円弧形状を有し、オーミック電極52上から電極接続部30b〜30d上にかけて延在して設けられている。n側配線56は、一例として、p側配線44と同じ材料からなる。
電極接続部30b〜30d上であって、n側配線56の上面に接してn電極パッド50が設けられている。n電極パッド50は、一例として、p電極パッド40と同じ材料からなる。n電極パッド50は、n側配線56とn電極配線54とオーミック電極52とを介して、n型InP層22に電気的に接続されている。
比較例によれば、図2及び図3のように、電極接続部30aの周囲にn型InP層を除去した溝38が形成され、電極接続部30aにおけるn型InP層32と受光部20におけるn型InP層22とが電気的に分離されている。これにより、p電極配線42とn型InP層との間の寄生容量を低減することができる。この溝38の形成にあたり、面内均一性を考慮して、受光部20と電極接続部30a〜30dとの周囲に対してエッチング処理を施している。この場合、受光部20と電極接続部30b〜30dとの間にも溝38が形成されてしまう。受光部20と電極接続部30b〜30dとの間に溝38が形成されると、n電極配線54及びn側配線56が、この溝38の段差によって断線することが生じ易くなってしまう。そこで、寄生容量を低減でき、且つ配線の断線を抑制することができる実施例について以下に説明する。
図4は、実施例1に係る半導体受光素子の断面図の例である。なお、実施例1も、比較例と同じく、裏面入射型の半導体受光素子の例であり、上面図及び下面図は、比較例の図1(a)及び図1(b)と同じであるため図示を省略する。図4に示すように、実施例1に係る半導体受光素子は、受光部20におけるn型InP層22aが、受光部20から電極接続部30b〜30dにかけて延在している。つまり、受光部20と電極接続部30b〜30dとの間では、n型InP層22aに溝は形成されてなく、n型InP層22aの上面は平面となっている。そして、n電極配線54とn側配線56とは、受光部20から電極接続部30b〜30dにかけて延在したn型InP層22a上を延在して設けられている。
一方、受光部20におけるn型InP層22aと、電極接続部30aにおけるn型InP層32とは、受光部20と電極接続部30aとの間の溝38aによって分離されており、その結果、電気的にも分離されている。なお、受光部20におけるn型InP層22aは、受光部20と電極接続部30aとの間に埋め込まれた樹脂膜16の下にまで延在している。ここで、図5を用いて、溝38aが設けられた領域について説明する。図5は、実施例1において、溝38aが設けられた領域を示す上面図の例である。図5に示すように、溝38aは、電極接続部30aを取り囲むように設けられているだけであり、電極接続部30b〜30dの周囲には設けられていない。
実施例1に係る半導体受光素子のその他の構成については、比較例の図2と同じであるため説明を省略する。
次に、実施例1に係る半導体受光素子の製造方法について説明する。図6(a)から図7(c)は、実施例1に係る半導体受光素子の製造方法を示す断面図の例である。図6(a)に示すように、InP基板10上に、n型InP層、ノンドープInGaAs層、及びp型InP層をこの順に成膜して積層構造を形成する。各半導体層の成膜は、例えばMOCVD(有機金属気相成長)法を用いることができる。p型InP層上に形成したマスク層を用いて、p型InP層と、ノンドープInGaAs層と、n型InP層の一部と、に対してエッチング処理を施す。エッチング処理は、例えばRIE(反応性イオンエッチング)法等のドライエッチング法を用いることができる。また、ウエットエッチング法を用いてもよい。これにより、n型InP層22a、ノンドープInGaAs層24、及びp型InP層26を有するメサ状の受光部20が形成される。n型InP層22a、ノンドープInGaAs層34、及びp型InP層36を有するメサ状の電極接続部30a〜30dが形成される。この段階では、n型InP層22aは受光部20から電極接続部30a〜30dにかけて延在していて、受光部20及び電極接続部30a〜30dのn型InP層22aは互いに接続されている。つまり、受光部20と電極接続部30a〜30dとの周囲に、n型InP層22aは残存している。
図6(b)に示すように、電極接続部30aにおけるn型InP層22aを受光部20におけるn型InP層22aから電気的に分離するパターンの開口を備え、且つ、電極接続部30b〜30dと受光部20との間の領域におけるn型InP22aを被覆するパターンを備えるマスク層60を形成する。マスク層60は、例えばレジスト層からなる。マスク層60をマスクに用い、マスク層60から露出したn型InP層22aとInP基板10の一部とに対してエッチング処理を施す。エッチング処理は、例えばRIE法等のドライエッチング法を用いることができる。また、ウエットエッチング法を用いてもよい。これにより、電極接続部30aを取り囲むように、InP基板10まで掘り込まれた溝38aが形成される。この溝38aによって、電極接続部30aにおけるn型InP層は、受光部20におけるn型InP層22aから分離されて、n型InP層32となる。
図6(c)に示すように、InP基板10上全体に、第1絶縁膜14を堆積する。第1絶縁膜14の堆積は、例えばプラズマCVD法を用いることができる。その後、受光部20と電極接続部30aとの間に、樹脂膜16を埋め込む。樹脂膜16を埋め込んだ後、樹脂膜16上及び第1絶縁膜14上に形成したマスク層を用いて、第1絶縁膜14に対してエッチング処理を施す。エッチング処理は、ドライエッチング法又はウエットエッチング法を用いることができる。これにより、樹脂膜16が形成された領域及びその近傍の領域以外の領域に堆積された第1絶縁膜14を除去する。
図7(a)に示すように、InP基板10上全体に、第2絶縁膜18を堆積する。第2絶縁膜18の堆積は、例えばプラズマCVD法を用いることができる。その後、第2絶縁膜18上に形成したマスク層を用いて、受光部20と電極接続部30b〜30dとの間に堆積された第2絶縁膜18に対してエッチング処理を施して開口を形成する。エッチング処理は、ドライエッチング法又はウエットエッチング法を用いることができる。この開口に、例えば蒸着法及びリフトオフ法を用いて、n型InP層22aに接するオーミック電極52を形成する。
図7(b)に示すように、第2絶縁膜18上に形成したマスク層を用い、受光部20の上面に堆積された第2絶縁膜18に対してエッチング処理を施してリング状の開口を形成する。エッチング処理は、ドライエッチング法又はウエットエッチング法を用いることができる。その後、例えば蒸着法及びリフトオフ法を用いて、このリング状の開口に埋め込まれ、一端が受光部20におけるp型InP層26に接続され、樹脂膜16上を経由して電極接続部30a上に引き出されるp電極配線42を形成する。それと同時に、一端がオーミック電極52の上面に接することで受光部20におけるn型InP層22aに接続され、受光部20と電極接続部30b〜30dとの間のn型InP層22a上を延在して電極接続部30b〜30d上に引き出されるn電極配線54を形成する。
図7(c)に示すように、例えばスパッタ法を用いて、受光部20上のリング状をしたp電極配線42の内側領域の第2絶縁膜18を覆い、p電極配線42の上面に接しながら電極接続部30a上に引き出されるp側配線44を形成する。それと同時に、n電極配線54の上面に接しながら電極接続部30b〜30d上に引き出されるn側配線56を形成する。その後、例えば電解めっき法を用いて、電極接続部30a上のp側配線44の上面に接するp電極パッド40と、電極接続部30b〜30d上のn側配線56の上面に接するn電極パッド50と、を同時に形成する。最後に、受光部20に相対するInP基板10の下面に、レンズ12を形成して、図4の実施例1に係る半導体受光素子が完成する。
実施例1によれば、図4に示すように、受光部20におけるn型InP層22a(第1導電型半導体層)は、受光部20から電極接続部30b〜30d(第2電極接続部)にかけて延在している。そして、n電極パッド50と受光部20におけるn型InP層22aとを電気的に接続させるn電極配線54及びn側配線56(第2配線)は、受光部20から電極接続部30b〜30dにかけて延在するn型InP層22a上を延在して設けられている。即ち、n電極配線54及びn側配線56の下部には、これら配線の延在する領域全てに渡ってn型InP層22aが設けられている。これによれば、受光部20と電極接続部30b〜30dとの間のn型InP層22aが除去されていないため、n電極配線54及びn側配線56が断線することを抑制できる。なお、n電極配線54とn型InP層22aとは同電位となるため、寄生容量が生じても問題にはならない。
また、図4及び図5に示すように、受光部20におけるn型InP層22aは、受光部20から電極接続部30a(第1電極接続部)にかけては溝38aによって分離されている。即ち、電極接続部30aにおけるn型InP層32(第1導電型半導体層)と受光部20におけるn型InP層22aとを電気的に分離させる溝38aが設けられている。これにより、p電極配線42とn型InP層との間の寄生容量を低減することができる。また、p電極パッド40と受光部20におけるp型InP層26(第2導電型半導体層)とを電気的に接続させるp電極配線42及びp側配線44(第1配線)は、受光部20と電極接続部30aとの間に埋め込まれた樹脂膜16上を延在している。これにより、溝38aの段差を、樹脂膜16で吸収させることができるため、p電極配線42及びp側配線44が断線することを抑制できる。
受光部20から電極接続部30b〜30dにかけて延在するn型InP層22aの上面は、平面であることが好ましい。これにより、n電極配線54及びn側配線56が断線することをより抑制できる。また、受光部20と電極接続部30aとの間の溝38aの段差を吸収し、p電極配線42及びp側配線44の断線を抑制するのに、樹脂膜16は溝38aを埋め込むように設けられていることが好ましい。
溝38aが形成される領域は、図5に示された領域に限られる訳ではない。例えば、図8に示す実施例1の変形例1のような場合でもよい。図8は、実施例1の変形例1において、溝38bが設けられた領域を示す上面図の例である。図8に示すように、溝38bは、電極接続部30aの周りを囲むようなリング形状をしている場合でもよい。図5及び図8に示すように、溝は、電極接続部30aの周囲を囲んでいる場合が好ましい。これは、電極接続部30aにおけるn型InP層32と受光部20におけるn型InP層22aとが一部でも接続していると、p電極配線42とn型InP層との間で寄生容量が発生してしまうためである。
受光部20と電極接続部30aとの間に埋め込まれる樹脂膜16は、p電極配線42とn型InP層との間の樹脂膜16を介した寄生容量を低減させるという点から、低誘電率を有する樹脂からなる場合が好ましい。
受光部20は、n型InP層22a、ノンドープInGaAs層24、及びp型InP層26が順に積層されたpinフォトダイオードの場合を例に示したがこれに限られない。n型半導体層とp型半導体層とが積層されたpn接合ダイオード型のフォトダイオードの場合でもよい。また、受光部20を構成する各半導体層の材料も上記の材料に限定されず、その他の材料を用いてもよい。さらに、InP基板10以外の他の半絶縁性基板を用いてもよい。
実施例1では、第1導電型がn型で、第2導電型がp型の場合を例に示したが、これとは反対の場合で、第1導電型がp型で、第2導電型がn型の場合でもよい。また、実施例1では、裏面入射型の半導体受光素子の場合を例に説明したが、表面入射型の半導体受光素子の場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 InP基板
12 レンズ
14 第1絶縁膜
16 樹脂膜
18 第2絶縁膜
20 受光部
22、22a n型InP層
24 ノンドープInGaAs層
26 p型InP層
30a〜30d 電極接続部
32 n型InP層
34 ノンドープInGaAs層
36 p型InP層
38、38a、38b 溝
40 p電極パッド
42 p電極配線
44 p側配線
50 n電極パッド
52 オーミック電極
54 n電極配線
56 n側配線
60 マスク層

Claims (4)

  1. 半絶縁性基板上に設けられ、第1導電型半導体層と前記第1導電型半導体層と反対導電型の第2導電型半導体層とを含む積層構造を備えたメサ状の受光部と、
    前記半絶縁性基板上に設けられ、前記受光部と同じ積層構造を含むメサ状の第1電極接続部およびメサ状の第2電極接続部と、
    前記第1電極接続部と前記受光部との間に埋め込まれた樹脂膜と、
    前記樹脂膜上を延在して設けられ、前記第1電極接続部上の電極パッドと前記受光部における前記第2導電型半導体層とを電気的に接続させる第1配線と、
    前記受光部における前記樹脂膜の下に延在した前記第1導電型半導体層と、前記第2電極接続部上の電極パッドと、を電気的に接続させる第2配線と、
    前記第1電極接続部における第1導電型半導体層と前記受光部における前記第1導電型半導体層とを電気的に分離する溝と、を具備し、
    前記第2配線の下部には、前記第2配線の延在領域全てに渡って前記第1導電型半導体層が設けられてなることを特徴とする半導体受光素子。
  2. 前記樹脂膜は、前記溝を埋め込んでなることを特徴とする請求項1記載の半導体受光素子。
  3. 前記溝は、前記第1電極接続部の周囲を囲んでいることを特徴とする請求項1または2記載の半導体受光素子。
  4. 半絶縁性基板上に、第1導電型半導体層と前記第1導電型半導体層と反対導電型の第2導電型半導体層とを含む積層構造を形成する工程と、
    前記積層構造に対してエッチングを施し、メサ状の受光部、メサ状の第1電極接続部、およびメサ状の第2電極接続部を形成する工程と、
    前記第1電極接続部における前記第1導電型半導体層を前記受光部における前記第1導電型半導体層から電気的に分離するパターンの開口を備え、且つ、前記第2電極接続部と前記受光部との間の領域における前記第1導電型半導体層を被覆するパターンを備えるマスク層を形成する工程と、
    前記マスク層から露出した前記第1導電型半導体層をエッチングすることによって溝を形成する工程と、
    一端が前記受光部における前記第1導電型半導体層に接続され、前記受光部と前記第2電極接続部との間の前記第1導電型半導体層上を延在して、前記第2電極接続部上に引き出されてなる第2配線を形成する工程と、
    前記第1電極接続部と前記受光部との間に樹脂膜を埋め込む工程と、
    一端が前記受光部における前記第2導電型半導体層に接続され、前記樹脂膜上を延在して、前記第1電極接続部上に引き出されてなる第1配線を形成する工程と、
    前記第1電極接続部上に前記第1配線に接続される電極パッドを形成し、前記第2電極接続部上に前記第2配線に接続される電極パッドを形成する工程と、を含むことを特徴とする半導体受光素子の製造方法。
JP2012081964A 2012-03-30 2012-03-30 半導体受光素子及びその製造方法 Active JP6094011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012081964A JP6094011B2 (ja) 2012-03-30 2012-03-30 半導体受光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012081964A JP6094011B2 (ja) 2012-03-30 2012-03-30 半導体受光素子及びその製造方法

Publications (3)

Publication Number Publication Date
JP2013211478A true JP2013211478A (ja) 2013-10-10
JP2013211478A5 JP2013211478A5 (ja) 2015-04-30
JP6094011B2 JP6094011B2 (ja) 2017-03-15

Family

ID=49529052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012081964A Active JP6094011B2 (ja) 2012-03-30 2012-03-30 半導体受光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP6094011B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020184566A (ja) * 2019-05-07 2020-11-12 日本ルメンタム株式会社 半導体受光素子及び半導体受光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146562U (ja) * 1988-03-31 1989-10-09
JP2000208871A (ja) * 1999-01-19 2000-07-28 Oki Electric Ind Co Ltd 導波路型光素子,導波路型光素子の製造方法,光モジュ―ル,及び光モジュ―ルの製造方法
JP2010267647A (ja) * 2009-05-12 2010-11-25 Opnext Japan Inc 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146562U (ja) * 1988-03-31 1989-10-09
JP2000208871A (ja) * 1999-01-19 2000-07-28 Oki Electric Ind Co Ltd 導波路型光素子,導波路型光素子の製造方法,光モジュ―ル,及び光モジュ―ルの製造方法
JP2010267647A (ja) * 2009-05-12 2010-11-25 Opnext Japan Inc 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020184566A (ja) * 2019-05-07 2020-11-12 日本ルメンタム株式会社 半導体受光素子及び半導体受光素子の製造方法
US11705528B2 (en) 2019-05-07 2023-07-18 Lumentum Japan, Inc. Semiconductor light-receiving element and manufacturing method of semiconductor light-receiving element
JP7361490B2 (ja) 2019-05-07 2023-10-16 日本ルメンタム株式会社 半導体受光素子及び半導体受光素子の製造方法

Also Published As

Publication number Publication date
JP6094011B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
KR102040748B1 (ko) 반도체 발광소자
US20140034976A1 (en) Light-emitting diode structure and method for manufacturing the same
KR20100086424A (ko) 발광 소자
US8008098B2 (en) Light emitting device and method of manufacturing the same
KR20130069127A (ko) 아발란치 포토다이오드 및 그의 제조방법
CN104701307A (zh) 平面高压串联led集成芯片及其制造方法
JP5501814B2 (ja) アバランシェフォトダイオード
JP5307750B2 (ja) 半導体受光素子
JP5394966B2 (ja) 半導体受光素子及びその製造方法
JP5636604B2 (ja) 半導体受光素子
US20180062042A1 (en) Semiconductor light emitting device
JP6094011B2 (ja) 半導体受光素子及びその製造方法
JP6130318B2 (ja) アバランシェフォトダイオード
US10615309B2 (en) Light emitting diode
KR101420787B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
JP2010267647A (ja) 半導体装置
JP2011091139A (ja) 半導体受光装置
JP6487232B2 (ja) 赤外線発光ダイオード
JP5982711B2 (ja) 半導体受光装置
JP5822332B2 (ja) 半導体受光素子および半導体受光素子の製造方法
US20180261728A1 (en) Light Emitting Diode
TW201332152A (zh) 半導體發光裝置
JP5897336B2 (ja) 半導体受光装置
JP4783601B2 (ja) 光電子集積回路とその製造方法
JP2013175611A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170127

R150 Certificate of patent or registration of utility model

Ref document number: 6094011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250