KR20130069127A - 아발란치 포토다이오드 및 그의 제조방법 - Google Patents
아발란치 포토다이오드 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20130069127A KR20130069127A KR1020110136694A KR20110136694A KR20130069127A KR 20130069127 A KR20130069127 A KR 20130069127A KR 1020110136694 A KR1020110136694 A KR 1020110136694A KR 20110136694 A KR20110136694 A KR 20110136694A KR 20130069127 A KR20130069127 A KR 20130069127A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- guard ring
- active region
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 169
- 238000000034 method Methods 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 33
- 238000005253 cladding Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000031700 light absorption Effects 0.000 abstract 2
- 230000005684 electric field Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910007569 Zn—Au Inorganic materials 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 아발란치 포토다이오드 및 그의 제조방법을 개시한다. 그의 포토다이오드는 기판과, 상기 기판 상에 형성된 광 흡수 층과, 상기 광 흡수 층 상에 형성된 클래드 층과, 상기 클래드 층 내에 형성된 활성 영역과, 상기 활성 영역의 둘레에 형성된 가드링 영역과, 상기 가드링 영역과 상기 활성 영역 사이에 형성된 절연 영역을 포함한다.
Description
본 발명은 포토다이오드 및 그의 제조방법에 관한 것으로서, 보다 상세하게는 아발란치 포토다이오드 및 그의 제조방법에 관한 것이다.
최근, 초고속 대용량 광통신 시스템 및 영상처리 시스템의 수요가 증가함에 따라, 이들 시스템에 필수적으로 사용되는 광 검출기에 대한 연구가 활발하게 진행되고 있다.
광 검출기는 먼 거리의 물체에 빛을 조사한 후 물체에서 반사되거나 산란된 빛을 구형렌즈에서 집광하여 검출한다. 광 검출기에 입사되는 빛은 포토다이오드(photodiode)를 통해 전기적 신호로 변환되며, 증폭기를 통해 광 수신기로 전달된다. 포토다이오드로는 PIN(P-type Intrinsic N-type) 포토다이오드와 아발란치 포토다이오드(APD)를 포함할 수 있다. PIN-PD는 내부이득이 없기 때문에 감도가 떨어진다.
아발란치 포토다이오드는 PIN 포토다이오드에 비하여 수신감도가 높으나, 복잡한 구조를 갖는다. 아발란치 포토다이오드는 신뢰성 측면에서 평면형(planar type)으로 설계되어야만 하는 제약이 따른다. 이러한 평면 구조의 제약은 아발란치 포토다이오드의 불량을 야기시키는 문제점으로 작용될 수 있다. 예를 들어, 아발란치 포토다이오드는 활성 영역의 접합 곡률로부터 모서리 항복(edge breakdown)이 유발될 수 있다. 모서리 항복은 활성 영역을 둘러싸는 가드링 영역에 의해 일부 억제될 수 있었다.
하지만, 종래의 아발란치 포토다이오드는 상기 가드링 영역과 활성 영역 사이의 클래드 표면을 따라 유발되는 암전류에 의해 모서리 항복이 줄어들지 않은 단점이 있었다.
본 발명이 해결하고자 하는 과제는 암전류를 최소화할 수 있는 아발란치 포토다이오드 및 그의 제조방법을 제공하는데 있다.
또한, 본 발명의 다른 과제는 모서리 항복의 억제에 따른 수신 감도를 증대 또는 증대할 수 있는 아발란치 포토다이오드 및 그의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 기판; 상기 기판 상에 형성된 광 흡수 층; 상기 광 흡수 층 상에 형성된 클래드 층; 상기 클래드 층 내에 형성된 활성 영역; 상기 활성 영역의 둘레에 형성된 가드링 영역; 및 상기 가드링 영역과 상기 활성 영역 사이에 형성된 절연 영역을 포함한다.
본 발명의 일 실시예에 따르면, 상기 절연 영역은 상기 가드링 영역과 상기 활성 영역 사이의 상기 클래드 층 내에 형성된 트렌치 내에 매립되는 갭필 층을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 갭필 층은 상기 클래드 층 내에서 상기 가드링 영역과 동일한 깊이의 레벨을 가질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 갭필 층은 실리콘 질화막을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 갭필 층과 상기 가드링 영역 상을 덮는 보호 막을 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 보호 막은 상기 갭필 층과 동일한 실리콘 질화막을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 활성 영역과 상기 가드링 영역은 동일한 도전형으로 도핑될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 활성 영역 상에 형성된 상부 전극; 상기 상부 전극에 대향되는 상기 기판의 하면을 노출하는 하부 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 광 흡수 층과 상기 클래드 층 사이에 형성된 그레이딩 층; 및 상기 그레이딩 층과 상기 클래드 층 사이에 형성된 완충 층을 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 기판, 상기 완충 층, 및 상기 클래드 층은 인듐인으로 이루어지고, 상기 그레이딩 층 및 상기 광 흡수 층은 인듐갈륨아세닉인으로 이루어질 수 있다.
본 발명의 일 실시예에 따르면, 상기 반도체 기판, 상기 광 흡수층 및 상기 클래드 층은 제 1 도전형으로 도핑되고, 상기 활성 영역과 상기 가드링 영역은 제 2 도전형으로 도핑될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 활성 영역은 상기 절연 영역에 인접하는 가장자리 부분보다 중심 부분에서 큰 두께를 가질 수 있다.
본 발명의 다른 실시예에 따른 아발란치 포토다이오드의 제조방법은, 기판 상에 광 흡수 층과 클래드 층을 형성하는 단계; 상기 클래드 층 내에 활성 영역과, 가드링 영역을 형성하는 단계; 및 상기 활성 영역과, 상기 가드링 영역 사이의 상기 클래드 층 내에 절연 영역을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 절연 영역의 형성 단계는, 상기 활성 영역과 상기 가드링 영역 사이의 상기 클래드 층에 트렌치를 형성하는 단계; 및 상기 트렌치 내에 절연 층을 매립하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 절연 층의 매립 단계는 상기 활성 영역 및 상기 가드링 영역 상에 보호 막을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 활성 영역과, 가드링 영역의 형성 단계는, 상기 클래드 층 상에 확산 조절 층과, 더미 보호 막을 적층 하는 단계; 상기 더미 보호 막 내지 클래드 층의 일부를 제거하여 리세스를 형성하는 단계; 상기 리세스 내부 및 상기 리세스로부터 이격된 상기 더미 보호 막 상에 확산 패턴들을 형성하는 단계; 및 상기 확산 패턴들 아래의 상기 클래드 층 내에 활성 영역과, 가드링 영역을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 활성 영역과 가드링 영역은 상기 확산 패턴들의 열처리 공정에 의해 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 확산 패턴들 상에 더미 캡핑 층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 광 흡수 층과 상기 클래드 층의 형성 단계는, 상기 광 흡수 층과 상기 기판 사이에 그레이딩 층 및 완충 층을 적층하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 그레이딩 층 내지 상기 클래드 층은 금속 유기 화학기상증착 방법 또는 분지 빔 증착 공정에 의해 형성될 수 있다.
상술한 바와 같이, 본 발명의 실시예적 구성에 따르면, 활성 영역과 가드링 영역 사이의 클래드 층 내에 형성된 절연 영역을 포함할 수 있다. 절연 영역은 활성 영역과 가드링 영역 사이의 클래드 층의 상부 표면으로 유도되는 암전류를 최소화하고, 모서리 항복을 억제할 수 있다.
따라서, 본 발명의 실시에에 따른 아발란치 포토다이오드 및 그의 제조방법은 수신 감도를 증대 또는 극대화할 수 있다.
도 1은 본 발명의 실시예에 따른 아발란치 포토다이오드의 평면도이다.
도 2는 도 1의 I-I' 선상을 절취하여 나타낸 단면도이다.
도 3 내지 도 12는 본 발명의 실시예에 따른 아발란치 포토다이오드의 제조 방법을 나타내는 것으로, 도 1의 I-I' 선에 대응되는 도면들이다.
도 2는 도 1의 I-I' 선상을 절취하여 나타낸 단면도이다.
도 3 내지 도 12는 본 발명의 실시예에 따른 아발란치 포토다이오드의 제조 방법을 나타내는 것으로, 도 1의 I-I' 선에 대응되는 도면들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 아발란치 포토다이오드에 대해 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 아발란치 포토다이오드의 평면도이다. 도 2는 도 1의 I-I' 선상을 절취하여 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 아발란치 포토다이오드는 활성 영역(30)과 가드링 영역(32) 사이의 절연 영역(36)을 포함할 수 있다. 절연 영역(36)은 활성 영역(30)과 가드링 영역(32) 사이의 클래드 층(18) 상부 표면을 따라 유도되는 암전류를 최소화할 수 있다. 절연 영역(36)은 활성 영역(30)에서의 이득(gain)을 증가시킬 수 있기 때문에 모서리 항복을 억제할 수 있다.
따라서, 본 발명의 아발란치 포토다이오드는 모서리 항복의 억제에 따른 수신 감도를 증대 또는 극대화할 수 있다.
가시광의 빛은 기판(10) 하부의 하부 전극들(44) 사이의 수광 영역(46)을 통해 광 흡수 층(12)으로 입사될 수 있다. 도시되지는 않았지만, 빛은 기판(10) 전면(front side)의 상부 전극(42)를 투과하여 입사될 수도 있다. 기판(10)은 n+-InP 단결정을 포함할 수 있다. 기판(10) 상에는 버퍼층(미도시), 광 흡수층(12), 그레이딩 층(14), 완충 층(16), 클래드 층(18) 및 보호 막(38)이 순차적으로 배치될 수 있다. 광 흡수 층(12)과, 그레이딩 층(14)은 n-InGaAsP을 포함할 수 있다. 그레이딩 층(14)은 에너지 밴드 갭이 서로 다른 복수의 n-InGaAsP들로 이루어질 수 있다. 기판(10), 완충 층(16), 및 클래드 층(18)은 n-InP을 포함할 수 있다. 여기서, n형은 제 1 도전형으로 정의되고, p형은 제 2 도전형으로 정의될 수 있다.
클래드 층(18) 내에는 p+InP 활성 영역(30)과, 절연 영역(36) 및 가드링 영역(32)이 동심원으로 배치될 수 있다. 상부 전극(42)은 활성 영역(30)에 콘택되고, 하부 전극(44)은 기판(10)의 아래에 배치될 수 있다. 그레이딩 층(14)은 기판(10)과 광 흡수 층(12) 사이의 에너지 밴드 갭을 갖는다. n-InP 전기장 완충층(16)은 약 3.0~3.45 x 1017의 불순물 농도를 가질 수 있으며, n-InP 클래드 층(18)은 약 3.5㎛ ~ 4.5㎛의 두께를 가질 수 있다.
광 흡수 층(12)은 가시광으로부터 전자-정공 쌍(electron hole pair)을 생성할 수 있다. 광 흡수 층(12)에서 생성된 전자-정공 쌍은 큰 전기장에 의해 분리되며, 분리된 정공은 그레이딩 층(14)을 통해 빠르게 클래드 층(18)으로 주입되며, 전자는 하부 전극(44)을 통해 방출될 수 있다. 클래드 층(18)으로 입력된 정공은 클래드 층(18)에서의 큰 전계에 의해 가속화될 수 있다. 가속화된 정공은 충돌 이온화(impact ionization)될 수 있으며, 이온화된 정공은 추가적인 정공들을 생성한다. 즉, 클래드 층(18)의 큰 전계에 의해 정공들이 추가적으로 생성되어 광 전류가 증폭될 수 있다. 따라서, 본 발명의 실시예에 따른 아발란치 포토다이오드는 입사된 빛이 변환된 전기적 신호를 내부적으로 증폭시킴으로써 신호 대 잡음비(SNR: Signal to Noise Ratio)가 높은 전기 신호를 출력할 수 있다.
상술한 바와 같이, 클래드 층(18) 내에는 활성 영역(30)과 동일한 도전형을 갖는 가드링 영역(guard ring; 32)이 배치될 수 있다. 가드링 영역(155)은 활성 영역(30)의 둘레에 이격되어 링 형태를 갖고, 활성 영역(30)과 전기적으로 분리될 수 있다. 가드링 영역(155)은 활성 영역(30)의 가장자리 부분에 전기장이 집중되어 PN 접합의 중심 부분보다 가장자리 부분에 아발란치 항복 현상이 먼저 발생하는 것을 방지할 수 있다. 가장자리 부분에서의 아발란치 항복 현상은 모서리 항복으로 정의될 수 있다. 또한, 활성 영역(30)은 클래드 층(18) 내에서 중심부가 가장자리보다 깊게 형성될 수 있다. 즉, 활성 영역(30)은 기판(10)의 방향으로 가장자리 부분에서보다 중심 부분에서 큰 두께에 대응되는 프로파일을 가질 수 있다.
절연 영역(36)은 활성 영역(30)과 가드링 영역(32) 사이의 클래드 층(18)의 상부 표면을 따라 유도되는 암전류를 최소화할 수 있다. 절연 영역(36)은 보호 막(38)과 동일한 실리콘 질화막을 포함할 수 있다. 클래드 층(18)의 상부 표면은 활성 영역(30)과 가드링 영역(32) 사이에서 절연 영역(36)의 트렌치(도 9의 34)에 의해 함몰될 수 있다. 절연 영역(36)은 클래드 층(18)의 상부 표면의 유효 거리를 증가시킬 수 있다. 즉, 절연 영역(36)은 활성 영역(30)과 가드링 영역(32) 사이의 클래드 층(18)의 상부 표면 거리를 증가시킴으로서, 모서리 항복을 억제시킬 수 있다.
따라서, 본 발명의 아발란치 포토다이오드는 모서리 항복의 억제에 따른 수신 감도를 증대 또는 극대화할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 아발란치 포토다이오드의 제조방법을 설명하면 다음과 같다.
도 3 내지 도 12는 본 발명의 실시예에 따른 아발란치 포토다이오드의 제조 방법을 나타내는 것으로, 도 1의 I-I' 선에 대응되는 도면들이다.
도 3을 참조하면, 기판(10) 상에 차례로 버퍼층(미도시), 광 흡수층(12), 그레이딩 층(14), 완충 층(16), 클래드 층(18) 및 확산 조절 층(20)을 순차적으로 적층한다. 광 흡수 층(12) 내지 확산 조절 층(20)은 MOCVD(Metal-organic Chemical Vapor Deposition) 또는 MBE(Molecular Beam Epitaxy) 공정에 의해 형성될 수 있다. 광 흡수 층(12)은 n-InP을 포함할 수 있다. 그래이딩 층(14)은 광 흡수 층(12)과 완충 층(16) 사이의 에너지 밴드 갭을 갖는 복수개의 n-InP을 포함할 수 있다. 완충 층(16)은 약 2.0~4.5 x 1017의 불순물 농도를 가질 수 있으며, 클래드 층(18)은 약 3.0㎛ ~ 4.5㎛의 두께를 가질 수 있다.
도 4를 참조하면, 확산 조절 층(20) 상에 더미 보호 막(22)을 형성한다. 확산 조절 층(20)은
더미 보호 막(22)은 화학기상증착 방법에 의해 형성된 실리콘 질화막(SiNx)과 같은 절연 층을 포함할 수 있다.
도 5를 참조하면, 더미 보호 막(22) 내지 클래드 층(18)의 일부를 패터닝하여 제 1 리세스(24)를 형성한다. 제 1 리세스(24)의 바닥과 측벽은 클래드 층(18)을 노출시킬 수 있다. 제 1 리세스(24)는 클래드 층(18)의 상부 표면으로부터 약 100 ~ 500 nm의 식각 깊이를 가질 수 있으며, 트렌치(24)의 깊이에 따라 PN 접합면의 깊이가 조절될 수 있다.
도 6을 참조하면, 제 1 리세스(24) 내부 및 제 1 리세스(24)의 둘레에 확산 패턴들(26)을 형성하고, 상기 확산 패턴들(26) 상에 더미 캡핑 층(28)을 형성한다. 확산 패턴들(26)은 아연(Zn) 또는 카드뮴(Cd) 중 적어도 하나의 금속을 포함할 수 있다. 확산 패턴들(26)은 금속 증착 공정과, 포토리소그래피 공정에 의해 형성될 수 있다. 예를 들어, 제 1 확산 패턴(25)은 제 1 리세스(24)의 바닥 및 측벽에 형성될 수 있다. 또한, 제 2 확산 패턴(27)은 제 1 확산 패턴(25) 둘레의 더미 보호 막(22) 상에 형성될 수 있다. 더미 캡핑 층(28)은 화학기상증착 방법으로 형성된 실리콘 산화막을 포함할 수 있다.
도 7을 참조하면, 제 1 열처리 공정으로 클래드 층(18) 내에 확산 패턴들(26)의 금속을 확산시켜 활성 영역(30)과, 가드링 영역(32)을 형성한다. 제 1 열처리 공정은, 약 400 ~ 550 ℃에서 10 ~ 30분간 수행될 수 있다. 확산 패턴들(26)의 금속은 p형 불순물로서, n-InP 클래드 층(18) 내로 확산될 수 있다. 활성 영역(30)은 제 1 리세스(24)의 바닥 및 측벽으로 확산된 확산 패턴들(26)에 의해 형성된 p+ InP을 포함할 수 있다. 또한, 활성 영역(30)의 둘레에 상기 확산 패턴들(26) 금속의 확산에 의해 가드링 영역(22)이 형성될 수 있다. 가드링 영역(22)은 p-InP을 포함할 수 있다. 활성 영역(30)을 형성하기 위한 불순물 확산층의 크기와, 두께, 위치 등에 따라 활성 영역(30)의 중심부와 가장자리 부분에서의 크기 및 깊이 등이 다양하게 조절될 수 있다. 본 발명의 일 실시예에 따르면, 제 1 리세스(24)의 중심부와 가장자리 부분에서의 깊이가 다르므로, 활성 영역(30) 형성 시에 불순물의 확산 깊이가 달라질 수 있다. 활성 영역(30)은 가장자리 부분보다 중심부분에서 전기장 완충층(16)에 근접하게 형성될 수 있다. 가드링 영역(32)은 클래드 층(18) 내에 활성 영역(30)의 가장자리 부분과 유사한 깊이로 형성될 수 있다.
도 8을 참조하면, 확산 조절 층(20), 더미 보호 막(22), 확산 패턴들(26) 및 더미 캡핑 층(28)을 제거한다. 화산 조절 층(20), 더미 보호 막(22), 확산 패턴들(26) 및 더미 캡핑 층(28)은 산성 용액에 의해 습식으로 제거될 수 있다. 이후, 제 2 열처리 공정으로 활성 영역(30) 및 가드링 영역(32) 내의 금속을 안정화시킬 수 있다. 제 2 열처리 공정은, 열처리 공정은 약 400 ~ 550 ℃에서 10 ~ 30분간 수행될 수 있다.
도 9를 참조하면, 활성 영역(30)과 가드링 영역(32) 사이의 클래드 층(18) 일부를 제거하여 트렌치(34)를 형성한다. 트렌치(34)는 포토리소그래피 공정에 의해 형성될 수 있다. 트렌치(34)는 클래드 층(34) 내에 가드링 영역(32)과 유사한 깊이로 형성될 수 있다. 트렌치(34)의 바닥은 클래드 층(34)의 아래로 라운드 지게 형성될 수 있다.
도 10을 참조하면, 트렌치(34) 내에 갭필 층(36)과, 클래드 층(18)의 상부에 보호 막(Passivation layer, 38)을 형성한다. 본 발명의 일 실시예에 따르면, 갭필 층(36)과 보호 막(38)은 화학기상증착방법으로 형성된 실리콘 질화막(SiNx)을 포함할 수 있다. 보호 막(38)은 화학적 기계적 연마(CMP: Chemical Mechanic Polishing) 방법에 의해 평탄화될 수 있다. 본 발명의 다른 실시예에 따르면, 갭필 층(36)과 보호 막(38)은 각각 실리콘 산화막과 실리콘 질화막을 포함할 수 있다. 기판(10) 상에 실리콘 산화막을 형성하고, 상기 클래드 층이 노출될 때까지 상기 실리콘 산화막을 평탄화시킬 수 있다. 따라서, 갭필 층(36)은 렌치(34) 내에 선택적으로 형성될 수 있다. 다음, 보호 막(38)은 클래드 층(18) 및 갭필 층(36) 상에 평탄하게 형성될 수 있다. 보호 막(38)은 외부에서 입사되는 빛의 반사를 방지하는 반사 방지막이 될 수 있다.
도 11을 참조하면, 활성 영역(30) 상의 보호 막(38)을 제거하여 제 2 리세스(40)를 형성한다. 제 2 리세스(40)는 보호 막(38)으로부터 활성 영역(30)을 노출하는 콘택 영역이 될 수 있다.
도 12를 참조하면, 제 2 리세스(40)를 통해 활성 영역(30)과 연결되는 상부 전극(42) 및 기판(10)과 연결되는 하부 전극(44)을 형성한다. 상부 전극(42) 및 하부 전극(44)은 Zn-Au 합금, Au 또는 Ti/Pt/Au 합금과 같은 금속을 포함할 수 있다. 상부 전극(42)은 금속의 증착 공정과, 포토리소그래피 공정에 의해 활성 영역(30) 상에 형성될 수 있다. 하부 전극(44)은 활성 영역(30) 및 기판(10) 아래의 수광 영역(46)을 노출시킬 수 있다.
따라서, 본 발명의 실시예에 따른 아발란치 포토다이오드의 제조방법은 활성 영역(30)과 가드링 영역(32) 사이의 클래드 층(18) 내에 절연 층으로 매립되는 절연 영역(36)을 형성할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 12: 광 흡수 층
14: 그레이딩 층 16: 완충 층
18: 클래드 층 20: 확산 조절 층
22: 더미 보호 층 24: 제 1 리세스
26: 확산 패턴들 28: 더미 캡핑 층
30: 활성 영역 32: 가드링 영역
34: 트렌치 36: 절연 영역
38: 보호 층 40: 제 2 리세스
42: 상부 전극 44: 하부 전극
46: 수광 영역
14: 그레이딩 층 16: 완충 층
18: 클래드 층 20: 확산 조절 층
22: 더미 보호 층 24: 제 1 리세스
26: 확산 패턴들 28: 더미 캡핑 층
30: 활성 영역 32: 가드링 영역
34: 트렌치 36: 절연 영역
38: 보호 층 40: 제 2 리세스
42: 상부 전극 44: 하부 전극
46: 수광 영역
Claims (20)
- 기판;
상기 기판 상에 형성된 광 흡수 층;
상기 광 흡수 층 상에 형성된 클래드 층;
상기 클래드 층 내에 형성된 활성 영역;
상기 활성 영역의 둘레에 형성된 가드링 영역; 및
상기 가드링 영역과 상기 활성 영역 사이에 형성된 절연 영역을 포함하는 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 절연 영역은 상기 가드링 영역과 상기 활성 영역 사이의 상기 클래드 층 내에 형성된 트렌치 내에 매립되는 갭필 층을 포함하는 아발란치 포토다이오드. - 제 2 항에 있어서,
상기 갭필 층은 상기 클래드 층 내에서 상기 가드링 영역과 동일한 깊이의 레벨을 갖는 아발란치 포토다이오드. - 제 2 항에 있어서,
상기 갭필 층은 실리콘 질화막을 포함하는 아발란치 포토다이오드. - 제 4 항에 있어서,
상기 갭필 층과 상기 가드링 영역 상을 덮는 보호 막을 더 포함하는 아발란치 포토다이오드. - 제 5 항에 있어서,
상기 보호 막은 상기 갭필 층과 동일한 실리콘 질화막을 포함하는 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 활성 영역과 상기 가드링 영역은 동일한 도전형으로 도핑된 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 활성 영역 상에 형성된 상부 전극;
상기 상부 전극에 대향되는 상기 기판의 하면을 노출하는 하부 전극을 더 포함하는 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 광 흡수 층과 상기 클래드 층 사이에 형성된 그레이딩 층; 및
상기 그레이딩 층과 상기 클래드 층 사이에 형성된 완충 층을 더 포함하는 상기 아발란치 포토다이오드. - 제 9 항에 있어서,
상기 기판, 상기 완충 층, 및 상기 클래드 층은 인듐인으로 이루어지고, 상기 그레이딩 층 및 상기 광 흡수 층은 인듐갈륨아세닉인으로 이루어진 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 반도체 기판, 상기 광 흡수층 및 상기 클래드 층은 제 1 도전형으로 도핑되고, 상기 활성 영역과 상기 가드링 영역은 제 2 도전형으로 도핑된 아발란치 포토다이오드. - 제 1 항에 있어서,
상기 활성 영역은 상기 절연 영역에 인접하는 가장자리 부분보다 중심 부분에서 큰 두께를 갖는 아발란치 포토다이오드. - 기판 상에 광 흡수 층과 클래드 층을 형성하는 단계;
상기 클래드 층 내에 활성 영역과, 가드링 영역을 형성하는 단계; 및
상기 활성 영역과, 상기 가드링 영역 사이의 상기 클래드 층 내에 절연 영역을 형성하는 단계를 포함하는 아발란치 포토다이오드의 제조방법. - 제 13 항에 있어서,
상기 절연 영역의 형성 단계는,
상기 활성 영역과 상기 가드링 영역 사이의 상기 클래드 층에 트렌치를 형성하는 단계; 및
상기 트렌치 내에 절연 층을 매립하는 단계를 포함하는 아발란치 포토다이오드의 제조방법. - 제 14 항에 있어서,
상기 절연 층의 매립 단계는 상기 활성 영역 및 상기 가드링 영역 상에 보호 막을 형성하는 단계를 포함하는 아발란치 포토다이오드의 제조방법. - 제 13 항에 있어서,
상기 활성 영역과, 가드링 영역의 형성 단계는,
상기 클래드 층 상에 확산 조절 층과, 더미 보호 막을 적층 하는 단계;
상기 더미 보호 막 내지 클래드 층의 일부를 제거하여 리세스를 형성하는 단계;
상기 리세스 내부 및 상기 리세스로부터 이격된 상기 더미 보호 막 상에 확산 패턴들을 형성하는 단계; 및
상기 확산 패턴들 아래의 상기 클래드 층 내에 활성 영역과, 가드링 영역을 형성하는 단계를 포함하는 아발란치 포토다이오드의 제조방법. - 제 16 항에 있어서,
상기 활성 영역과 가드링 영역은 상기 확산 패턴들의 열처리 공정에 의해 형성되는 아발란치 포토다이오드의 제조방법. - 제 16 항에 있어서,
상기 확산 패턴들 상에 더미 캡핑 층을 형성하는 단계를 더 포함하는 아발란치 포토다이오드의 제조방법. - 제 13 항에 있어서,
상기 광 흡수 층과 상기 클래드 층의 형성 단계는,
상기 광 흡수 층과 상기 기판 사이에 그레이딩 층 및 완충 층을 적층하는 단계를 더 포함하는 아발란치 포토다이오드의 제조방법. - 제 19 항에 있어서,
상기 그레이딩 층 내지 상기 클래드 층은 금속 유기 화학기상증착 방법 또는 분지 빔 증착 공정에 의해 형성되는 아발란치 포토다이오드의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110136694A KR101777225B1 (ko) | 2011-12-16 | 2011-12-16 | 아발란치 포토다이오드 및 그의 제조방법 |
| US13/605,135 US8710547B2 (en) | 2011-12-16 | 2012-09-06 | Avalanche photo diode and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110136694A KR101777225B1 (ko) | 2011-12-16 | 2011-12-16 | 아발란치 포토다이오드 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130069127A true KR20130069127A (ko) | 2013-06-26 |
| KR101777225B1 KR101777225B1 (ko) | 2017-09-12 |
Family
ID=48609233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110136694A KR101777225B1 (ko) | 2011-12-16 | 2011-12-16 | 아발란치 포토다이오드 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8710547B2 (ko) |
| KR (1) | KR101777225B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210087307A (ko) * | 2020-01-02 | 2021-07-12 | 주식회사 피앤엘세미 | 포토 다이오드 및 이를 포함하는 표면 실장 부품 패키지 |
| KR20230137598A (ko) | 2022-03-22 | 2023-10-05 | 장종엽 | 변기시트 살균커버 및 이의 제조방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9613916B2 (en) | 2015-03-12 | 2017-04-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection ring for image sensors |
| CN106601826B (zh) * | 2015-10-16 | 2024-03-15 | 国网智能电网研究院 | 一种快恢复二极管及其制作方法 |
| KR20180119203A (ko) * | 2017-04-24 | 2018-11-02 | 한국전자통신연구원 | 광 검출 소자 |
| US11251219B2 (en) * | 2020-03-10 | 2022-02-15 | Sensors Unlimited, Inc. | Low capacitance photo detectors |
| KR102314915B1 (ko) | 2020-11-16 | 2021-10-20 | 주식회사 우리로 | 암전류의 발생을 최소화한 단일광자 검출장치 및 시스템 |
| JPWO2023026939A1 (ko) * | 2021-08-25 | 2023-03-02 | ||
| KR102653478B1 (ko) * | 2022-10-06 | 2024-04-01 | 주식회사 트루픽셀 | 단일 광자 검출 소자, 전자 장치, 및 라이다 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303471B1 (ko) * | 2000-02-15 | 2001-11-03 | 주흥로 | 애벌란치형 광검출기 및 제작 방법 |
| KR100480288B1 (ko) * | 2001-09-26 | 2005-04-06 | 삼성전자주식회사 | 평면형 애벌랜치 포토다이오드 |
| KR20040032026A (ko) | 2002-10-08 | 2004-04-14 | (주)엑스엘 광통신 | 애벌란치 포토다이오드 및 그 제조 방법 |
| US7759650B2 (en) * | 2006-04-25 | 2010-07-20 | Koninklijke Philips Electronics N.V. | Implementation of avalanche photo diodes in (Bi)CMOS processes |
| KR100837808B1 (ko) | 2006-09-13 | 2008-06-13 | 한국광기술원 | 아발란치 광검출기의 제조방법 |
-
2011
- 2011-12-16 KR KR1020110136694A patent/KR101777225B1/ko active IP Right Grant
-
2012
- 2012-09-06 US US13/605,135 patent/US8710547B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210087307A (ko) * | 2020-01-02 | 2021-07-12 | 주식회사 피앤엘세미 | 포토 다이오드 및 이를 포함하는 표면 실장 부품 패키지 |
| KR20230137598A (ko) | 2022-03-22 | 2023-10-05 | 장종엽 | 변기시트 살균커버 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101777225B1 (ko) | 2017-09-12 |
| US8710547B2 (en) | 2014-04-29 |
| US20130153962A1 (en) | 2013-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101777225B1 (ko) | 아발란치 포토다이오드 및 그의 제조방법 | |
| TWI738765B (zh) | 半導體裝置及其製造方法 | |
| US7332751B2 (en) | Rear-illuminated-type photodiode array | |
| JP4609430B2 (ja) | アバランシェフォトダイオード | |
| US20140319464A1 (en) | Light receiving element and method for manufacturing same | |
| KR100670828B1 (ko) | 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법 | |
| US6753214B1 (en) | Photodetector with isolation implant region for reduced device capacitance and increased bandwidth | |
| JP2006066488A (ja) | 半導体受光素子およびその製造方法 | |
| US10636933B2 (en) | Tilted photodetector cell | |
| JP2013065911A (ja) | フォトダイオードアレイ | |
| KR101553817B1 (ko) | 애벌란치 포토다이오드의 제조방법 | |
| JP2012244124A (ja) | 受光素子アレイ、その製造方法および検出装置 | |
| JP2005251890A (ja) | 上面入射型受光素子アレイ | |
| KR101391877B1 (ko) | 이면 입사형 반도체 수광소자 | |
| KR20110068041A (ko) | 마이크로 렌즈가 집적된 아발란치 광 검출기 | |
| JP2010267647A (ja) | 半導体装置 | |
| JP5234312B2 (ja) | 撮像装置 | |
| KR20140082436A (ko) | 아발란치 포토다이오드 | |
| KR101066604B1 (ko) | 아발란치 포토 다이오드의 제조 방법 | |
| CN104347748A (zh) | 一种pin光电探测器芯片 | |
| KR20180119203A (ko) | 광 검출 소자 | |
| KR101554290B1 (ko) | 애벌란치 포토다이오드 | |
| KR101762431B1 (ko) | 크로스톡 방지 구조를 가지는 실리콘 광전자 증배센서 | |
| US10230008B2 (en) | Semiconductor light receiving device, optical receiver module and manufacturing method thereof | |
| KR101762430B1 (ko) | 이면 조사형 실리콘 광전자 증배센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |