TWI738765B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI738765B
TWI738765B TW106112850A TW106112850A TWI738765B TW I738765 B TWI738765 B TW I738765B TW 106112850 A TW106112850 A TW 106112850A TW 106112850 A TW106112850 A TW 106112850A TW I738765 B TWI738765 B TW I738765B
Authority
TW
Taiwan
Prior art keywords
layer
insulating film
opening
germanium layer
photodiode
Prior art date
Application number
TW106112850A
Other languages
English (en)
Other versions
TW201806172A (zh
Inventor
宇佐美達矢
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201806172A publication Critical patent/TW201806172A/zh
Application granted granted Critical
Publication of TWI738765B publication Critical patent/TWI738765B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本發明之目的係在包含受光元件之半導體裝置中，同時使製造成本降低及使受光元件之光學性能提高。例如，藉由連續之選擇磊晶成長法形成構成Ge光二極體之構造體的p型鍺層PGL、本質鍺層IGL及n型鍺層NGL。在SOI基板IS之矽層SL上形成具有開口部OP之絕緣膜IF，且以由開口部OP之內部突出至絕緣膜IF上方之方式形成本質鍺層IGL。即，利用形成開口部OP之絕緣膜IF，使本質鍺層IGL之截面形狀呈蕈形狀。

Description

半導體裝置及其製造方法
本發明係關於半導體裝置及其製造技術，例如，關於適用於包含具有光電轉換機能之受光元件(受光器)的半導體裝置及其製造技術且有效的技術。
在日本特開平10-290023號公報(專利文獻1)中記載了在形成於N型磊晶層中之溝的內部，形成N型鍺層、鍺單晶層、P型鍺層及P型矽層的技術。
在非專利文獻中記載了由以下層構成的pin型構造之Ge光二極體及肖特基(Schottky)型構造之Ge光二極體，即：透過埋入絕緣層形成於矽基板上之p+ 型矽層、形成於p+ 型矽層上之鍺層及形成於鍺層上之n+ 型鍺層(或非摻雜之矽鍺層)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平10-290023號公報 [非專利文獻]
[非專利文獻1]J. Fujikata, M. Noguchi, M. Miura, D. Okamoto, T. Horikawa, and Y. Arakawa, “High Performance Silicon Waveguide-Integrated PIN and Schottky Ge Photodiodes and their Link with Inverter-Type CMOS TIA Circuits” Extended Abstracts of the 2013 International Conference on Solid State Devices and Materials, Fukuoka, 2013, pp980-981
[發明所欲解決的問題] 在矽光子學技術中，為融合光電路及電子電路，具有光電轉換機能之受光元件是不可或缺的。特別在使用矽層作為光導波路層之矽光子學技術中，例如，使用以可吸收傳送通過矽層之光的方式利用能帶間隙比矽小之鍺的光二極體。但是，由本發明人之檢討了解在使用鍺之光二極體中，難以同時減少製造成本及提高光學特性之性能。即，由同時使製造成本降低及使光學性能提高之觀點來看，在矽光子學技術中使用之受光元件仍有改善之餘地。
其他課題及新特徵可由本說明書之記載及添附圖式了解。 [解決問題的手段]
一實施形態之半導體裝置利用具有第一面及與第一面交叉之第二面的絕緣膜形成積層構造，該積層構造由連接於第一面之第一半導體層、連接於第一面及第二面兩者之本質半導體層、及連接於第二面之第二半導體層形成。 [發明的功效]
依據一實施形態，在包含受光元件之半導體裝置中，可同時使製造成本降低及使受光元件之光學性能提高。
雖然在以下實施形態中為方便起見在有必要時，分割成多數段或實施形態來說明，但除了特別明示之情形以外，該等多數段或實施形態並非互相沒有關係，且其關係是其中一者為另一者之一部分或全部的變形例、細節、補充說明等。
此外，在以下實施形態中，提及要素之數等(包含個數、數值、量、範圍等)時，除了特別明示之情形及原理上顯而易見地限定於特定數之情形以外，不限於該特定數，可為特定數以上或以下。
另外，在以下之實施形態中，該構成要素(亦包含要素步驟等)，除了特別明示之情形及考慮原理上顯而易見地為必須之情形等以外，當然不一定是必須的。
同樣地，在以下之實施形態中，提及構成要素等之形狀、位置關係等時，除了特別明示之情形及考慮原理上顯而易見地為必須之情形等以外，實質上包含近似或類似其形狀等者等。這對於上述數值及範圍而言亦相同。
此外，在用以說明實施形態之全部圖中，同一構件原則上賦予同一符號，並省略其重複之說明。另外，平面圖亦有為容易看見圖式而加上陰影線之情形。
(實施形態1) 近年來，積極地進行矽光子學技術之開發，該矽光子學技術係在基板上製作以矽(Si)為材料之光信號用傳送線路(光導波器)，並以由該光信號用傳送線路構成之光電路作為平台，整合各種光裝置及電子裝置，藉此實現光通信用模組的技術。
在以由矽構成之基板上形成的光導波路為基本的光電路中主要使用矽導波路，該矽導波路係由用由折射率比矽小之氧化矽層構成的包覆層覆蓋由矽構成之核心層的構造構成。矽係在電子電路中廣泛使用之材料，並可藉由使用矽導波路在同一基板上製作光電路及電子電路。
為融合光電路及電子電路，用於將光信號轉換成電信號之受光元件(受光器)是不可或缺的，但目前檢討的是在矽光子學技術中使用之受光元件中使用能帶間隙(禁制帶寬)比矽小之鍺(Ge)的受光元件。其原因是，為了光電轉換通信波長帶為到大約1.6µm的近紅外線，能帶間隙必須比近紅外線之能量小。此外，鍺與矽之親和性亦高，且具有可在矽導波路上單片地形成使用鍺之受光元件的優點。
在此，本實施形態1中，以受光元件採用使用鍺之光二極體(以下稱為Ge光二極體)為前提，設法可同時使Ge光二極體之製造成本降低及使光學性能提高。以下，首先使用相關技術說明本發明人新發現之改善餘地，然後，說明作為對該改善餘地之辦法的本實施形態1的技術思想。
＜相關技術之說明＞ 本說明書中所謂之「相關技術」係具有發明人新發現之課題的技術，且雖然並非公知之習知技術，但卻是意圖記載新技術思想之前提技術(非公知技術)的技術。
圖1係顯示相關技術之包含Ge光二極體之半導體裝置的示意結構的截面圖。在圖1中，相關技術之半導體裝置具有例如SOI(Silicon On Insulator(絕緣層上覆矽))基板1S，而該SOI基板1S係由矽單晶形成之支持基板SUB、形成於支持基板SUB上之埋入絕緣層BOX及形成於埋入絕緣層BOX之矽層SL構成。而且，SOI基板1S之矽層SL圖案化，且該圖案化之矽層SL具有作為光導波路之機能。
在圖1所示之相關技術中，以與該矽層SL連接之方式形成作為受光元件之Ge光二極體PD。具體而言，Ge光二極體PD，如圖1所示地，具有形成於矽層SL內之p型矽層PSL及形成於矽層SL上之構造體。此時，構造體形成於p型矽層PSL上，且由本質鍺層IGL、形成於本質鍺層IGL上之n型鍺層NGL及形成於n型鍺層NGL上之蓋層CAP構成。藉此，Ge光二極體PD構成PIN型之光二極體。
此外，如圖1所示地，以覆蓋配置有Ge光二極體之矽層SL的方式形成層間絕緣膜IL，且在該層間絕緣膜IL中形成貫穿層間絕緣膜IL之插頭PLG1A及插頭PLG1B。例如，插頭PLG1A與矽層SL連接，且插頭PLG1B與形成於Ge光二極體PD之最上層的蓋層CAP連接。而且，如圖1所示地，在形成了插頭PLG1A及插頭PLG1B之層間絕緣膜IL上形成第一層配線，該第一層配線包含，例如，與插頭PLG1A連接之配線L1A及與插頭PLG1B連接之配線L1B。
在如此構成之相關技術的Ge光二極體PD中，形成於矽層SL上之構造體的截面形狀呈台形狀[小面(facet)形狀、正錐形狀]。其原因是，由於藉由磊晶成長法形成構成構造體之本質鍺層IGL，由成長之結晶方向的關係來看，構造體之截面形狀呈台形狀。此外，在相關技術之Ge光二極體PD中，藉由使用離子植入法，在本質鍺層IGL之表面導入例如以磷為代表之p型不純物。結果，可在本質鍺層IGL上形成n型鍺層NGL。
但是，使用離子植入法作為n型鍺層NGL之形成方法時，經過塗布光阻膜→曝光、顯影(圖案化)光阻膜→離子植入→去除光阻膜之多數步驟。這意味n型鍺層NGL之形成步驟的步驟數多。因此，在相關技術中有製造成本上升之問題。此外，在離子植入法中，容易對n型鍺層NGL之上部造成破壞，例如，恐有使結晶缺陷增加之虞。所謂結晶缺陷增加係意味Ge光二極體PD之暗電流增加。因此，意味Ge光二極體PD之S/N比降低。即，暗電流意味雖然光未照射在Ge光二極體PD上，但仍流入Ge光二極體之雜訊電流。該暗電流變大時，雜訊成分(暗電流)相對在Ge光二極體PD上照射光時流動之電流(信號)變大，因此Ge光二極體之檢測感度降低。即，如相關技術地使用離子植入法作為n型鍺層NGL之形成方法時，使製造成本上升且使Ge光二極體PD之性能降低。因此，可了解的是由使製造成本降低及使Ge光二極體PD之性能提高的觀點來看，必須改善相關技術。
關於這一點，考慮著眼於減少製造成本，改良圖1所示之相關技術。具體而言，在Ge光二極體之製造步驟中使用連續磊晶成長法來取代使用離子植入法。
以下，說明該檢討技術。圖2係顯示著眼於減少製造成本之檢討技術的示意結構的截面圖。圖2中，在檢討技術中，雖然在SOI基板1S之矽層SL上亦形成構成Ge光二極體之構造體，但在該檢討技術中藉由連續磊晶成長法形成Ge光二極體PD之構造體。具體而言，如圖2所示地，藉由磊晶成長法，在矽層SL上形成導入p型不純物(硼)之p型鍺層PGL，然後，藉由停止供給摻雜氣體之磊晶成長法，形成本質鍺層IGL。接著，進一步藉由磊晶成長法，在本質鍺層IGL上形成導入n型不純物(磷)之n型鍺層NGL。如此，可形成構成Ge光二極體之構造體。此時，檢討技術中，在構造體之形成步驟中，因為使用連續磊晶成長法取代使用包含光刻步驟之離子植入法，所以可減少步驟數。即，檢討技術中，藉由使用連續磊晶成長法取代離子植入法，可減少製造成本。此外，檢討技術中，由於未使用離子植入法，可抑制因離子植入造成之破壞而增加Ge光二極體暗電流的問題顯露出來。因此，可了解的是藉由檢討技術，可同時使製造成本降低及使Ge光二極體PD之性能提高。
但是，本發明人檢討發現檢討技術需要新的改善檢討，因此就這一點加以說明。圖2中，在檢討技術中，藉由連續磊晶成長法形成Ge光二極體PD之構造體。在此，在連續磊晶成長法中，由成長之結晶方位關係來看，如圖2所示地，Ge光二極體PD之構造體的截面形狀形成為台形狀。結果，著眼於圖2之區域AR時，p型鍺層PGL與n型鍺層NGL接近。這意味在區域AR附近，在p型鍺層PGL與n型鍺層NGL間容易產生導電型不純物之互相擴散。在p型鍺層PGL與n型鍺層NGL間產生導電型不純物之互相擴散意味n型不純物導入p型鍺層PGL，且p型不純物導入n型鍺層NGL。這意味p型鍺層PGL作為p型半導體層之機能受損，並且n型鍺層NGL作為n型半導體層之機能受損。即，在使用連續磊晶成長法取代離子植入法之檢討技術中，相較於使用離子植入法之相關技術，可期待同時使製造成本降低及使Ge光二極體PD之性能提高。但是，實際上，因為藉由連續磊晶成長法形成之Ge光二極體PD的構造體截面形狀呈台形狀，所以出現導電型不純物在p型鍺層PGL與n型鍺層NGL間產生互相擴散之新問題。即，若只使用連續磊晶成長法取代離子植入法，可同時使製造成本降低及使Ge光二極體PD之性能提高的說法過於簡單，仍需要克服起因於連續磊晶成長法中特有性質之改善餘地。
如此，本發明人新發現到起因於連續磊晶成長法中特有性質之改善餘地係恐有導電型不純物在p型鍺層PGL與n型鍺層NGL間產生互相擴散之虞的知識，並依據該知識，實施雖然使用連續磊晶成長法，但可使Ge光二極體PD之性能提高的辦法。以下，說明實施該辦法之本實施形態1的技術思想。
＜Ge光二極體之結構＞ 圖3係顯示本實施形態1之Ge光二極體PD1的示意結構的平面圖。在圖3中，本實施形態1之Ge光二極體PD1形成於SOI基板1S上。而且，本實施形態1之Ge光二極體PD1與配線L1A及配線L1B電性連接，且該Ge光二極體PD1具有與配線L1A及配線L1B平面地重疊之部分及未與配線L1A及配線L1B平面地重疊之部分。即，本實施形態1之Ge光二極體PD1係具有光電轉換機能之受光元件，且組配成在未與配線L1A及配線L1B平面地重疊之部分中，可接受入射光。亦即，本實施形態1之Ge光二極體PD1(受光元件)組配成可接受由Ge光二極體PD1之上方側入射的光。
接著，圖4係在圖3之A-A線切斷的截面圖。如圖4所示地，例如，在SOI基板1S上形成Ge光二極體PD1，且該SOI基板1S係由矽單晶形成之支持基板SUB、形成於支持基板SUB上之埋入絕緣層BOX及形成於埋入絕緣層BOX上之矽層SL形成。此時，SOI基板1S之矽層SL具有作為光導波路層之機能，且組配成可接受具有傳送通過具有作為光導波路層之機能的矽層SL的光。即，首先，本實施形態1之Ge光二極體PD1組配成藉由具有未與圖3所示之配線L1A及配線L1B平面地重疊的部分，可接受由Ge光二極體PD1之上方側入射的光。此外，本實施形態1之Ge光二極體PD1組配成與矽層SL連接，結果，亦組配成可接受具有傳送通過具有作為光導波路層之機能的矽層SL的光。即，本實施形態1之Ge光二極體PD1組配成可接受來自互異之入射方向的光，且可對於由Ge光二極體PD1上方側入射之光具有作為受光元件的機能，亦可對傳送通過光導波路層之矽層SL之光具有作為受光元件的機能。
接著，如圖4所示地，以覆蓋SOI基板1S之矽層SL的方式，例如，形成由氧化矽膜形成之絕緣膜IF。接著，在該絕緣膜IF中形成開口部OP，由開口部OP露出矽層SL之表面的一部分。
由開口部OP露出之矽層SL的表面上，以落入開口部OP內部之方式形成p型鍺層PGL。在p型鍺層PGL上形成本質鍺層IGL。該本質鍺層IGL埋入開口部OP之內部，且本質鍺層IGL之一部分由開口部OP突出而形成為與絕緣膜IF之頂面US直接接觸。即，如圖4所示地，本質鍺層IGL形成為與由開口部OP露出之絕緣膜IF的側面SS連接並且與形成開口部OP之絕緣膜IF的頂面US連接。結果，例如，如圖4所示地，本質鍺層IGL之截面形狀為如蕈形狀之形狀。接著，以覆蓋本質鍺層IGL之表面的方式形成n型鍺層NGL，結果，n型鍺層NGL與絕緣膜IF之頂面US接觸。進一步，以覆蓋該n型鍺層NGL之表面的方式形成蓋層CAP，且該蓋層CAP與絕緣膜IF之頂面US接觸。蓋層CAP由例如導入磷(n型不純物)之矽層、及矽鍺層(SiGe)層等構成。
如上所述地，在SOI基板1S之矽層SL上，形成本實施形態1之Ge光二極體PD1的構造體。即，如圖4所示地，本實施形態1之Ge光二極體PD1具有：具有側面SS及與側面SS交叉之頂面US的絕緣膜IF、及連接於絕緣膜IF之側面SS的p型鍺層。特別地，在本實施形態1中，在絕緣膜IF中形成貫穿絕緣膜IF之開口部OP，且絕緣膜之側面SS係開口部OP之內壁面。而且，本實施形態1之Ge光二極體PD1連接於絕緣膜IF之側面SS及頂面US，且具有形成於p型鍺層PGL上之本質鍺層IGL、及與絕緣膜IF之頂面US連接且形成於本質鍺層IGL上的n型鍺層NGL。
結果，如圖4所示地，本實施形態1之Ge光二極體PD1的構造體由貫穿絕緣膜IF之開口部OP內部延伸到絕緣膜IF之頂面US而形成。此外，本實施形態1之Ge光二極體PD1的構造體形成於SOI基板1S之矽層SL上。此時，矽層SL由矽(Si)構成，另一方面，構成Ge光二極體PD1之構造體的p型鍺層PGL、本質鍺層IGL及n型鍺層NGL由鍺(Ge)構成。因此，矽層SL之能帶間隙比p型鍺層PGL、本質鍺層IGL及n型鍺層NGL中之任一層的能帶間隙大。
接著，如圖4所示地，以覆蓋形成於SOI基板1S上之Ge光二極體PD1的方式，例如，形成由氧化矽膜構成之層間絕緣膜IL。接著，在層間絕緣膜IL與絕緣膜IF中形成貫穿層間絕緣膜IL及絕緣膜IF並到達SOI基板1S之矽層SL的插頭PLG1A，且該插頭PLG1A，例如，與形成於層間絕緣膜IL之頂面上的配線L1A電性連接。進一步，在層間絕緣膜IL中形成由層間絕緣膜IL之頂面到達Ge光二極體PD1之蓋層CAP的插頭PLG1B，且該插頭PLG1B，例如，與形成於層間絕緣膜IL之頂面上的配線L1B電性連接。插頭PLG1A及插頭PLG1B係例如由鈦及氮化鈦膜構成之障壁導體膜及鋁膜(鋁合金膜)形成，同樣地，配線L1A及配線L1B亦例如由鈦及氮化鈦膜構成之障壁導體膜及鋁膜(鋁合金膜)形成。
依據如此構成之本實施形態1的Ge光二極體PD1，藉由p型鍺層PGL及n型鍺層NGL夾住之本質鍺層IGL空乏化而具有作為空乏層之機能。結果，具有比鍺之能帶間隙大之能量的光入射至具有作為空乏層之機能的本質鍺層中時，藉由在傳導帶激發價電子帶之電子，產生電洞電子對。接著，在傳導帶激發之電子藉由空乏層內之電場注入n型鍺層NGL，另一方面，形成於價電子帶中之電洞藉由空乏層內之電場注入p型鍺層PGL。藉此，注入n型鍺層NGL之電子沿著n型鍺層NGL→蓋層CAP→插頭PLG1B→配線L1B之路徑流動。另一方面，注入p型鍺層PGL之電洞沿著p型鍺層PGL→矽層SL→插頭PLG1A→配線L1A之路徑流動。如此，可了解的是依據本實施形態1之Ge光二極體PD1，可實現將入射之光轉換成電信號(電流)之光電轉換機能。
＜半導體裝置之製造方法＞ 本實施形態1之包含Ge光二極體的半導體裝置係如上所述地構成，以下，一面參照圖式一面說明其製造方法。
首先，如圖5所示地，準備SOI基板1S，該SOI基板1S具有形成於該支持基板SUB上之埋入絕緣層BOX及形成於埋入絕緣層BOX上之矽層SL。接著，藉由使用光刻技術及蝕刻技術使SOI基板1S之矽層SL圖案化。具體而言，以形成光導波路層之方式進行矽層SL之圖案化。
接著，如圖6所示地，形成覆蓋著圖案化之矽層SL的絕緣膜IF。該絕緣膜IF可由例如氧化矽膜形成，且可藉由使用例如CVD法(Chemical Vapor Deposition(化學蒸氣沈積))形成。藉此，經圖案化之矽層SL被埋入絕緣層BOX及絕緣膜IF包圍。而且，因為氧化矽膜之折射率比矽層SL之折射率小，所以形成以折射率大之矽層SL作為核心層且以折射率小之氧化矽膜作為包覆層的光導波路。即，傳送通過矽層SL之光藉由被折射率小之包覆層全反射而未漏出包覆層，並傳送通過作為核心層之矽層SL。
接著，如圖6所示地，藉由使用光刻技術及蝕刻技術，在絕緣膜IF中形成貫穿絕緣膜IF之開口部OP。藉此，具有開口部OP之絕緣膜IF具有開口部OP之內壁面的側面SS及與該側面SS交叉之頂面US。此外，在絕緣膜IF中形成開口部OP，結果，矽層SL表面之一部份由開口部OP之底面露出。
然後，如圖7所示地，藉由使用選擇磊晶成長法，在由開口部OP之底面露出的矽層SL表面上形成p型鍺層PGL。具體而言，p型鍺層PGL主要藉由包含單鍺烷氣體及二硼烷氣體之選擇磊晶成長法，形成導入硼(硼：p型不純物)之鍺層。此時，如圖7所示地，p型鍺層PGL以落入形成於絕緣膜IF中之開口部OP內部的方式形成。
接著，在相同腔室內，在停止供給摻雜物氣體(二硼烷氣體)之狀態下，藉由包含單鍺烷氣體之選擇磊晶成長法，以由開口部OP之內壁面露出的p型鍺層PGL為起點，在p型鍺層PGL上形成不含導電型不純物之非摻雜的本質鍺層IGL。此時，本質鍺層IGL以由開口部OP內部突出至絕緣膜IF頂面US的方式形成。即，在本實施形態1中，本質鍺層IGL以與絕緣膜IF之側面SS(開口部OP之內壁面)接觸且與絕緣膜IF之頂面US接觸的方式形成。結果，在本實施形態1中形成之本質鍺層IGL的截面形狀為蕈形狀(蘑菇形狀)。
接著，在相同腔室內，藉由在單鍺烷氣體中添加膦氣體之選擇磊晶成長法，以覆蓋本質鍺層IGL之表面的方式形成n型鍺層NGL。結果，如圖7所示地，n型鍺層NGL以覆蓋本質鍺層IGL之表面的方式形成，並且以在端部與絕緣膜IF之頂面US接觸的方式形成。
然後，藉由使用矽烷系氣體之選擇磊晶成長法，以覆蓋n型鍺層NGL之表面的方式，例如，形成由導入磷之矽(Si)構成之蓋層CAP。該蓋層CAP亦以在端部與絕緣膜IF之頂面US接觸的方式形成。如上所述地，在同一腔室內，藉由切換供給之原料氣體的連續選擇磊晶成長法，可形成由p型鍺層PGL、本質鍺層IGL、n型鍺層NGL及蓋層CAP構成之Ge光二極體的構造體。
接著，如圖8所示地，在包含Ge光二極體之構造體SOI基板1S上形成層間絕緣膜IL。層間絕緣膜IL可由例如氧化矽膜形成，且可藉由使用例如CVD法形成。接著，藉由使用光刻技術及蝕刻技術，形成貫穿層間絕緣膜IL及絕緣膜IF並到達SOI基板1S之矽層SL表面的接觸孔CNT1A。同樣地，形成由層間絕緣膜IL之表面到達蓋層CAP之表面的接觸孔CNT1B。
接著，如圖4所示地，在包含接觸孔CNT1A及接觸孔CNT1B內之層間絕緣膜IL的表面形成障壁導體膜，然後，在障壁導體膜上形成鋁膜(鋁合金膜)，並進一步在鋁膜上形成障壁導體膜。藉此，可形成埋入接觸孔CNT1A內部及接觸孔CNT1B內部之插頭PLG1A及插頭PLG1B，並且可形成覆蓋層間絕緣膜IL之積層膜(障壁導體膜+鋁膜+障壁導體膜)。此時，例如，障壁導體膜由鈦膜(Ti膜)及氮化鈦膜(TiN膜)形成，且例如可藉由使用濺鍍法形成。此外，鋁膜亦可藉由使用濺鍍法形成。另外，可使用鋁合金膜(Al-Si-Cu膜等)來取代鋁膜。
然後，藉由使用光刻技術及蝕刻技術，使形成於層間絕緣膜IL之表面的積層膜圖案化，藉此形成與插頭PLG1A電性連接之配線L1A及與插頭PLG1B電性連接之配線L1B。如上所述地，可製造本實施形態1之包含Ge光二極體的半導體裝置。
此外，在本實施形態中，雖然由障壁導體膜及鋁膜形成插頭PLG1A及插頭PLG1B，但不限於此，例如，可由障壁膜及鎢膜形成插頭PLG1A及插頭PLG1B。此外，配線L1A及配線L1B不限於鋁配線，例如，可由使用金屬鑲嵌法之銅配線形成。
＜實施形態1之特徵＞ 接著，說明本實施形態1之特徵。本實施形態1之第一特徵在於，例如，如圖7所示地，藉由連續之選擇磊晶成長法形成構成Ge光二極體之構造體的p型鍺層PGL、本質鍺層IGL及n型鍺層NGL。藉此，依據本實施形態1，由於使用連續之選擇磊晶成長法取代使用步驟數多之離子植入法，可減少步驟數。即，依據本實施形態1，由於可減少步驟數，可減少包含Ge光二極體之半導體裝置的製造成本。此外，依據本實施形態1之第一特徵，由於未使用離子植入法，可抑制因離子植入產生之破壞而增加Ge光二極體之暗電流。結果，依據本實施形態1之第一特徵，可同時使製造成本降低及使Ge光二極體之性能提高。
但是，依據本發明人之檢討，上述第一特徵之副作用係由於因連續選擇磊晶成長法中特有之性質(依據結晶方位之成長)形成的台形狀(小面形狀、正錐形狀)，使p型鍺層PGL與n型鍺層NGL接近。結果，恐有導電型不純物在p型鍺層PGL與n型鍺層NGL間產生互相擴散之虞。而且，在p型鍺層PGL與n型鍺層NGL間產生互相擴散時，可能p型鍺層PGL作為p型半導體層之機能會受損並且n型鍺層NGL作為n型半導體層之機能會受損。
在此，在本實施形態1中，雖然以使用連續之選擇磊晶成長法的第一特徵為前提，但為使Ge光二極體之性能提高，亦具有以下所示之第二特徵。即，本實施形態1之第二特徵在於，例如，如圖4所示地，在SOI基板1S之矽層SL上形成具有開口部OP的絕緣膜IF且以由開口部OP之內部突出至絕緣膜IF上方的方式形成本質鍺層IGL。換言之，本實施形態1之第二特徵亦可說是在於利用形成開口部OP之絕緣膜IF，使本質鍺層IGL之截面形狀呈蕈形狀。
藉此，如圖4所示地，形成於本質鍺層IGL下層之p型鍺層PGL落入開口部OP之內部。另一方面，形成於本質鍺層IGL之表面上之n型鍺層NGL係以未接觸開口部OP，而是接觸本質鍺層IGL之表面及絕緣膜IF之頂面US的方式形成。結果，如圖4所示地，藉由絕緣膜IF之開口部OP產生的段差，可抑制p型鍺層PGL與n型鍺層NGL接近。即，依據本實施形態1之第二特徵，藉由存在以由開口部OP內部突出至絕緣膜IF之頂面US的方式形成的本質鍺層IGL，可防止p型鍺層PGL與n型鍺層NGL之接觸。換言之，p型鍺層PGL以與開口部OP之內壁面(絕緣膜IF之側面SS)連接的方式形成，另一方面，n型鍺層NGL以與絕緣膜IF之側面SS交叉的頂面US接觸的方式形成。結果，藉由絕緣膜IF之側面SS與頂面US形成的間隙(段差)，可防止p型鍺層PGL與n型鍺層NGL之接觸。
這意味可抑制起因於p型鍺層PGL與n型鍺層NGL之接觸的導電不純物互相接觸。因此，依據本實施形態1之第二特徵，可維持p型鍺層PGL作為p型半導體層之機能並且可維持n型鍺層NGL作為n型半導體層之機能。因此，依據本實施形態1之第二特徵，可抑制Ge光二極體之性能降低。
由以上可知，藉由本實施形態1之第一特徵與第二特徵之組合，可同時減少Ge光二極體之製造成本及提高Ge光二極體之性能。特別地，藉由本實施形態1之第一特徵，可因使用連續之選擇磊晶成長法取代離子植入法而減少製造成本及抑制因使用離子植入法產生之破壞造成的暗電流增加。而且，藉由本實施形態1之第二特徵，可維持第一特徵之優點，同時抑制起因於p型鍺層PGL與n型鍺層NGL接近之導電型不純物互相擴散的第一特徵的副作用。即，藉由組合本實施形態1之第一特徵與第二特徵，由於第一特徵之優點與第二特徵填補第一特徵之副作用的相乘效果，可獲得可同時使包含Ge光二極體之半導體裝置的製造成本減少及性能提高的顯著效果。
(實施形態2) ＜Ge光二極體之結構＞ 接著，說明本實施形態2之Ge光二極體。本實施形態2之Ge光二極體具有與前述實施形態1之Ge光二極體大致同樣之結構，因此以不同點為中心進行說明。
圖9係顯示本實施形態2之Ge光二極體結構的截面圖。在圖9中，本實施形態2之Ge光二極體PD2具有形成於絕緣膜IF之下層的矽層SL，並以貫穿絕緣膜IF及矽層SL之方式形成開口部OP。而且，該開口部OP達到形成於矽層SL之下層的埋入絕緣層BOX。此外，在本實施形態2之Ge光二極體PD2中，p型鍺層PGL與由開口部OP之內壁面露出的矽層SL連接。即，本實施形態2之Ge光二極體PD2與前述實施形態1不同，開口部OP不僅貫穿絕緣膜IF，亦貫穿SOI基板1S之矽層SL，並達到SOI基板1S之埋入絕緣層BOX。結果，相對於在前述實施形態1中，例如，如圖4所示地，p型鍺層PGL形成於矽層SL上，在本實施形態2中，p型鍺層PGL形成於由開口部OP內壁面露出之矽層SL的側面。這一點是本實施形態2之特徵。
因此，如圖9所示地，依據本實施形態2之Ge光二極體PD2，p型鍺層PGL及n型鍺層NGL亦可藉由以由開口部OP之內部突出至絕緣膜IF之頂面US的方式形成的本質鍺層IGL互相分開。結果，在本實施形態2之Ge光二極體PD2中亦可抑制導電型不純物在p型鍺層PGL與n型鍺層NGL間之互相擴散。
此外，本實施形態2之Ge光二極體PD2特有的好處係對於由光導波路之矽層SL的水平方向入射的光，Ge光二極體PD2之受光面積大，因此可獲得可提高Ge光二極體PD2之受光效率的好處。即，對實施形態1之Ge光二極體PD1的入射光係組配成，例如，可如圖3所示地接受由Ge光二極體PD1上方入射之光，亦可如圖4所示地接受來自形成於Ge光二極體PD1下層之矽層SL(光導波路)入射的光。關於這一點，雖然本實施形態2之Ge光二極體PD2亦相同，但在本實施形態2之Ge光二極體PD2之結構中，對於由矽層SL之水平方向入射的光，Ge光二極體PD2之受光面積特別大。因此，本實施形態2之Ge光二極體PD2在使用於接受由光導波路之矽層SL入射的光的結構時，可特別獲得可提高受光效率之好處。
＜Ge光二極體之製造方法＞ 接著，一面參照圖式一面說明本實施形態2之包含Ge光二極體PD2的半導體裝置的製造方法。首先，如圖10所示地，藉由使用光刻技術及蝕刻技術，形成貫穿覆蓋經圖案化之矽層SL的絕緣膜IF及矽層SL且到達SOI基板1S之埋入絕緣層BOX的開口部OP。
接著，如圖11所示地，藉由使用選擇磊晶成長法，以由開口部OP之內壁面露出的矽層SL表面為起點，形成p型鍺層PGL。具體而言，p型鍺層PGL主要藉由包含單鍺烷氣體及二硼烷氣體之選擇磊晶成長法，形成導入硼(B)之鍺層。然後，如圖11所示地，與前述實施形態1同樣地，藉由切換供給之原料氣體的選擇磊晶成長法，依序形成本質鍺層IGL、n型鍺層NGL及蓋層CAP。此時，如圖11所示地，由於本質鍺層IGL以由開口部OP之內部突出至絕緣膜IF之表面的方式形成，形成於開口部OP之內壁面的p型鍺層PGL及與絕緣膜IF之頂面US接觸的n型鍺層NGL因絕緣膜IF之側面SS與頂面US的位置關係而分開。結果，在本實施形態2中，亦可抑制導電型不純物因p型鍺層PGL與n型鍺層NGL接近而互相擴散。
然後，如圖12所示地，在包含Ge光二極體之構造體上的SOI基板1S上形成層間絕緣膜IL。層間絕緣膜IL可由例如氧化矽膜形成，且可藉由使用例如CVD法形成。接著，藉由使用光刻技術及蝕刻技術，形成貫穿層間絕緣膜IL及絕緣膜IF並到達SOI基板1S之矽層SL表面的接觸孔CNT1A。同樣地，亦形成由層間絕緣膜IL之表面到達蓋層CAP之表面的接觸孔CNT1B。接著，經過與前述實施形態1之半導體裝置的製造方法同樣的步驟，可製造如圖9所示之本實施形態2之包含Ge光二極體PD2的半導體裝置。
(實施形態3) ＜Ge光二極體之結構＞ 接著，說明本實施形態3之Ge光二極體。本實施形態3之Ge光二極體具有與前述實施形態1之Ge光二極體大致同樣之結構，因此以不同點為中心進行說明。
圖13係顯示本實施形態3之Ge光二極體結構的截面圖。在圖13中，本實施形態3之Ge光二極體PD3在埋入絕緣層BOX上具有矽層SL，且在該矽層SL中形成貫穿矽層SL之開口部OP2。而且，在形成開口部OP2之矽層SL上形成絕緣膜IF，且該絕緣膜IF中形成貫穿絕緣膜IF之開口部OP1。此外，如圖13所示地，形成於絕緣膜IF中之開口部OP1及形成於矽層SL中之開口部OP2互相連通，且開口部OP2包含開口部OP1。換言之，開口部OP2之尺寸比開口部OP1之尺寸大。結果，如圖13所示地，絕緣膜IF之底面BS的一部分由開口部OP2露出。
如圖13所示地，以連接於由開口部OP2之側面露出的矽層SL的方式，形成p型鍺層PGL，且該p型鍺層PGL亦與由開口部OP2露出之絕緣膜IF的底面BS連接。此時，p型鍺層PGL未突出至開口部OP1之內部側。即，可說是在平面圖中，p型鍺層PGL配置成未與形成於絕緣膜IF中之開口部OP1重疊，此外，亦可說是在平面圖中，p型鍺層PGL配置在形成於絕緣膜IF中之開口部OP1的外側。
接著，如圖13所示地，形成埋入開口部OP2之內部且延伸於開口部OP1之內部的本質鍺層IGL，並在該本質鍺層IGL上形成n型鍺層NGL。此時，n型鍺層NGL以與由開口部OP1露出之絕緣膜IF的側面SS(開口部OP1之內壁面)連接的方式形成。接著，在n型鍺層NGL上形成蓋層CAP。在此，蓋層CAP之頂面比絕緣膜IF之頂面US低。即，如圖13所示地，本質鍺層IGL、n型鍺層NGL及蓋層CAP形成於形成於絕緣膜IF中之開口部OP1的內部，並以未由開口部OP1突出之方式形成。
如上所述地，本實施形態3之包含Ge光二極體PD3的半導體裝置具有：形成於絕緣膜IF之下層的矽層SL、貫穿絕緣膜IF的開口部OP1、及貫穿矽層SL且與開口部OP1連通並且在平面圖中內包開口部OP1的開口部OP2。此時，p型鍺層PGL連接於由開口部OP2之內壁面露出的矽層SL及由開口部OP2露出之絕緣膜IF的底面BS。此外，n型鍺層NGL以連接於開口部OP1之內壁面的方式形成。特別地，在本實施形態3中，如圖13所示地，蓋層CAP之高度比絕緣膜IF之頂面US的高度低。
在此，本實施形態3之特徵在於，例如，如圖13所示地，以連接於由開口部OP2露出之矽層SL且連接於由開口部OP2露出之絕緣膜IF的底面BS並且未與開口部OP1平面地重疊的方式形成p型鍺層PGL，及以連接於開口部OP1之內壁面的方式形成n型鍺層NGL。在此情形中，如圖13所示地，本質鍺層IGL埋入開口部OP2之內部，且開口部OP1亦延伸於內部而形成。因此，依據本實施形態3之Ge光二極體PD3，p型鍺層PGL及n型鍺層NGL藉由本質鍺層IGL互相分開。即，依據本實施形態3之Ge光二極體PD3，形成於開口部OP2之內壁面之p型鍺層PGL及與開口部OP1之內壁面(絕緣膜IF之側面SS)接觸的n型鍺層NGL因絕緣膜IF之側面SS與底面BS的位置關係而分開。結果，在本實施形態3中，可抑制導電型不純物因p型鍺層PGL與n型鍺層NGL接近而互相擴散。
此外，在本實施形態3之Ge光二極體PD3中，如圖13所示地，蓋層CAP未突出至絕緣膜IF之頂面US，並形成於絕緣膜IF中形成之開口部OP1的內部。結果，Ge光二極體PD3之構造體未比絕緣膜IF之頂面US高，因此可提高以覆蓋Ge光二極體PD3之方式形成之層間絕緣膜IL表面(頂面)的平坦性。
＜Ge光二極體之製造方法＞ 接著，一面參照圖式一面說明本實施形態3之包含Ge光二極體PD3的半導體裝置的製造方法。首先，如圖14所示地，藉由使用光刻技術及蝕刻技術，形成貫穿覆蓋經圖案化之矽層SL的絕緣膜IF的開口部OP1。
然後，如圖14所示地，藉由等向性蝕刻由開口部OP1之底面露出的矽層SL，形成貫穿矽層SL之開口部OP2。此時，由於使用等向性蝕刻，矽層SL之蝕刻不僅在縱向(厚度方向)，亦在橫向上進行，因此，如圖14所示地，形成於矽層SL中之開口部OP2的尺寸比形成於絕緣膜IF中之開口部OP1的尺寸大。換言之，在平面圖中，開口部OP2以包含開口部OP1之方式形成。結果，絕緣膜IF之底面BS的一部份由開口部OP2露出。此外，等向性蝕刻可使用等向性乾式蝕刻及濕式蝕刻等。
接著，如圖15所示地，藉由選擇磊晶成長法，以由開口部OP2之內壁面露出的矽層SL為起點，在開口部OP2內形成p型鍺層PGL。在此，p型鍺層PGL以連接於由開口部OP2露出之矽層SL的側面及絕緣膜IF之底面BS的方式形成，且在平面圖中，以未與開口部OP1重疊之方式形成。即，p型鍺層PGL以未突出到開口部OP1之內部的方式，調整p型鍺層PGL之形成。然後，藉由在同一腔室內之連續選擇磊晶成長法，形成延伸於形成p型鍺層PGL之開口部OP2內及形成於絕緣膜IF中之開口部OP1內的本質鍺層IGL。接著，藉由在同一腔室內之連續選擇磊晶成長法，在形成本質鍺層IGL之開口部OP1內形成n型鍺層NGL。進一步，藉由在同一腔室內之連續選擇磊晶成長法，在開口部OP1內形成覆蓋n型鍺層NGL之蓋層CAP。此時，以未由開口部OP1突出之方式調整蓋層CAP之形成。
然後，如圖16所示地，在包含Ge光二極體之構造體上的絕緣膜IF上形成層間絕緣膜IL。層間絕緣膜IL可由例如氧化矽膜形成，且可藉由使用例如CVD法形成。接著，藉由使用光刻技術及蝕刻技術，形成貫穿層間絕緣膜IL及絕緣膜IF並到達SOI基板1S之矽層SL表面的接觸孔CNT1A。同樣地，亦形成由層間絕緣膜IL之表面到達蓋層CAP之表面的接觸孔CNT1B。接著，經過與前述實施形態1之半導體裝置的製造方法同樣的步驟，可製造如圖13所示之本實施形態3之包含Ge光二極體PD3的半導體裝置。
(實施形態4) ＜Ge光二極體之結構＞ 接著，說明本實施形態4之Ge光二極體。本實施形態4之Ge光二極體具有與前述實施形態1之Ge光二極體大致同樣之結構，因此以不同點為中心進行說明。
圖17係顯示本實施形態4之Ge光二極體結構的截面圖。在圖17中，本實施形態4之Ge光二極體PD4在埋入絕緣層BOX上具有矽層SL，且以覆蓋矽層SL之方式形成絕緣膜IF。而且，形成貫穿絕緣膜IF且達到矽層SL中途之厚度的開口部OP。此外，在由開口部OP露出之矽層SL上及開口部OP之內壁面形成p型鍺層PGL。進一步，在p型鍺層PGL上，以由開口部OP內部突出至絕緣膜IF之頂面US的方式形成本質鍺層IGL。以覆蓋該本質鍺層IGL之表面的方式形成n型鍺層NGL，且該n型鍺層NGL之端部與絕緣膜IF的頂面US連接。此外，以覆蓋n型鍺層NGL之表面的方式形成蓋層CAP，且蓋層CAP之端部與絕緣膜IF之頂面US連接。
如上所述地，本實施形態4之包含Ge光二極體PD4的半導體裝置具有：形成於絕緣膜IF之下層的矽層SL、及貫穿絕緣膜IF且到達矽層SL之內部的開口部OP。此時，p型鍺層PGL連接於開口部OP之內壁面及開口部OP之底面。此外，n型鍺層NGL連接於絕緣膜IF之頂面US。
藉此，如圖17所示地，依據本實施形態4之Ge光二極體PD4，p型鍺層PGL及n型鍺層NGL亦藉由以由開口部OP內部突出至絕緣膜IF之頂面US的方式形成的本質鍺層IGL互相分開。結果，在本實施形態4之Ge光二極體PD4中，亦可抑制導電型不純物在p型鍺層PGL與n型鍺層NGL間之互相擴散。
此外，本實施形態4之Ge光二極體PD4之優點係對於由光導波路之矽層SL的水平方向入射的光，Ge光二極體PD4之受光面積大。因此，依據本實施形態4，可獲得可提高Ge光二極體PD4之受光效率的好處。
＜Ge光二極體之製造方法＞ 接著，一面參照圖式一面說明本實施形態4之包含Ge光二極體PD4的半導體裝置的製造方法。首先，如圖18所示地，藉由使用光刻技術及蝕刻技術，形成貫穿覆蓋經圖案化之矽層SL的絕緣膜IF並到達矽層SL之內部的開口部OP。
接著，如圖19所示地，藉由使用選擇磊晶成長法，以由開口部OP之內壁面及底面露出的矽層SL表面為起點，形成p型鍺層PGL。具體而言，p型鍺層PGL主要藉由包含單鍺烷氣體及二硼烷氣體之選擇磊晶成長法，形成導入硼(B)之鍺層。然後，如圖19所示地，與前述實施形態1同樣地，藉由切換供給之原料氣體的選擇磊晶成長法，依序形成本質鍺層IGL、n型鍺層NGL及蓋層CAP。此時，如圖19所示地，由於本質鍺層IGL以由開口部OP之內部突出至絕緣膜IF表面的方式形成，形成於開口部OP之內壁面的p型鍺層PGL及與絕緣膜IF之頂面US接觸的n型鍺層NGL因絕緣膜IF之側面SS與頂面US的位置關係而分開。結果，在本實施形態4中，亦可抑制導電型不純物因p型鍺層PGL與n型鍺層NGL接近而互相擴散。後來之步驟與前述實施形態1相同，因此省略。如上所述地，可製造本實施形態4之半導體裝置。
(實施形態5) ＜Ge光二極體之結構＞ 接著，說明本實施形態5之Ge光二極體。本實施形態5之Ge光二極體具有與前述實施形態1之Ge光二極體大致同樣之結構，因此以不同點為中心進行說明。
圖20係顯示本實施形態5之Ge光二極體結構的截面圖。在圖20中，本實施形態5之Ge光二極體PD5在埋入絕緣層BOX上具有矽層SL，且該矽層SL中形成到達矽層SL之內部的開口部OP2。此時，開口部OP2之內壁面，例如，形成具有弧形之圓弧形狀。而且，在形成開口部OP2之矽層SL上形成絕緣膜IF。該絕緣膜IF中形成貫穿絕緣膜IF之開口部OP1。此外，如圖20所示地，形成於絕緣膜IF中之開口部OP1及形成於矽層SL中之開口部OP2互相連通，且開口部OP2包含開口部OP1。換言之，開口部OP2之尺寸比開口部OP1之尺寸大。結果，如圖20所示地，絕緣膜IF之底面BS的一部分由開口部OP2露出。
如圖20所示地，以連接於由開口部OP2之呈弧形側面露出的矽層SL的方式，形成p型鍺層PGL，且該p型鍺層PGL亦連接於由開口部OP2露出之絕緣膜IF的底面BS。此時，p型鍺層PGL未突出至開口部OP1之內部側。
接著，如圖20所示地，形成埋入開口部OP2之內部且延伸於開口部OP1之內部的本質鍺層IGL，並在該本質鍺層IGL上形成n型鍺層NGL。此時，n型鍺層NGL以與由開口部OP1露出之絕緣膜IF的側面SS(開口部OP1之內壁面)連接的方式形成。接著，在n型鍺層NGL上形成蓋層CAP。在此，蓋層CAP之頂面比絕緣膜IF之頂面US低。即，如圖20所示地，本質鍺層IGL、n型鍺層NGL及蓋層CAP形成於形成於絕緣膜IF中之開口部OP1的內部，並以未由開口部OP1突出之方式形成。
如上所述地，本實施形態5之包含Ge光二極體PD5的半導體裝置具有：形成於絕緣膜IF之下層的矽層SL、貫穿絕緣膜IF的開口部OP1、及形成於半導體層中且與開口部OP1連通並且在平面圖中內包開口部OP1的開口部OP2。此時，開口部OP2之內壁面呈弧形。此外，p型鍺層PGL連接於開口部OP2之內壁面、開口部OP2之底面及由開口部OP2露出之絕緣膜IF的底面BS。另外，n型鍺層NGL連接於開口部OP1之內壁面。而且，蓋層CAP之高度比絕緣膜IF之頂面US的高度低。
＜Ge光二極體之製造方法＞ 接著，一面參照圖式一面說明本實施形態5之包含Ge光二極體PD5的半導體裝置的製造方法。首先，如圖21所示地，藉由使用光刻技術及蝕刻技術，形成貫穿覆蓋經圖案化之矽層SL的絕緣膜IF的開口部OP1。
然後，如圖21所示地，藉由等向性蝕刻由開口部OP1之底面露出的矽層SL，形成貫穿矽層SL之開口部OP2。此時，由於使用等向性蝕刻，矽層SL之蝕刻不僅在縱向(厚度方向)，亦在橫向上進行，因此，如圖21所示地，形成於矽層SL中之開口部OP2的尺寸比形成於絕緣膜IF中之開口部OP1的尺寸大。換言之，在平面圖中，開口部OP2以包含開口部OP1之方式形成。結果，絕緣膜IF之底面BS的一部份由開口部OP2露出。此外，等向性蝕刻可使用等向性乾式蝕刻及濕式蝕刻等。在此，在本實施形態5中，藉由適當調整等向性蝕刻之條件，可在開口部OP2之內壁面形成具有弧形之圓弧形狀。
接著，如圖22所示地，藉由選擇磊晶成長法，以由開口部OP2之內壁面露出的矽層SL為起點，在開口部OP2內形成p型鍺層PGL。在此，p型鍺層PGL以連接於由開口部OP2露出之矽層SL的側面及絕緣膜IF之底面BS的方式形成，且在平面圖中，以未與開口部OP1重疊之方式形成。即，p型鍺層PGL以未突出至開口部OP1之內部的方式，調整p型鍺層PGL之形成。在本實施形態5中，因為開口部OP2之內壁面呈弧形，所以p型鍺層PGL特別容易以未突出至開口部OP1之內部的方式調整。
然後，藉由在同一腔室內之連續選擇磊晶成長法，形成延伸於形成p型鍺層PGL之開口部OP2內及形成於絕緣膜IF中之開口部OP1內的本質鍺層IGL。接著，藉由在同一腔室內之連續選擇磊晶成長法，在形成本質鍺層IGL之開口部OP1內形成n型鍺層NGL。進一步，藉由在同一腔室內之連續選擇磊晶成長法，在開口部OP1內形成覆蓋n型鍺層NGL之蓋層CAP。此時，以未由開口部OP1突出之方式調整蓋層CAP之形成。
後來之步驟與前述實施形態1相同，因此省略。如上所述地，可製造本實施形態5之半導體裝置。
以上，雖然依據該實施形態具體地說明由本發明人作成之發明，但本發明不限於前述實施形態，且當然在不脫離其要旨之範圍內可有各種變更。
1S‧‧‧SOI基板AR‧‧‧區域BOX‧‧‧埋入絕緣層BS‧‧‧底面CAP‧‧‧蓋層CNT1A‧‧‧接觸孔CNT1B‧‧‧接觸孔IF‧‧‧絕緣膜IGL‧‧‧本質鍺層IL‧‧‧層間絕緣膜L1A‧‧‧配線L1B‧‧‧配線NGL‧‧‧n型鍺層OP‧‧‧開口部OP1‧‧‧開口部OP2‧‧‧開口部PD‧‧‧Ge光二極體PD1‧‧‧Ge光二極體PD2‧‧‧Ge光二極體PD3‧‧‧Ge光二極體PD4‧‧‧Ge光二極體PD5‧‧‧Ge光二極體PGL‧‧‧p型鍺層PLG1A‧‧‧插頭PLG1B‧‧‧插頭PSL‧‧‧p型矽層SL‧‧‧矽層SS‧‧‧側面SUB‧‧‧支持基板US‧‧‧頂面
[圖1]係顯示相關技術之包含Ge光二極體之半導體裝置的示意結構的截面圖。 [圖2]係顯示著眼於減少製造成本之檢討技術的示意結構的截面圖。 [圖3]係顯示實施形態1之Ge光二極體的示意結構的平面圖。 [圖4]係在圖3之A-A線切斷的截面圖。 [圖5]係顯示實施形態1之半導體裝置製造步驟的截面圖。 [圖6]係顯示接續圖5之半導體裝置製造步驟的截面圖。 [圖7]係顯示接續圖6之半導體裝置製造步驟的截面圖。 [圖8]係顯示接續圖7之半導體裝置製造步驟的截面圖。 [圖9]係顯示實施形態2之Ge光二極體結構的截面圖。 [圖10]係顯示實施形態2之半導體裝置製造步驟的截面圖。 [圖11]係顯示接續圖10之半導體裝置製造步驟的截面圖。 [圖12]係顯示接續圖11之半導體裝置製造步驟的截面圖。 [圖13]係顯示實施形態3之Ge光二極體結構的截面圖。 [圖14]係顯示實施形態3之半導體裝置製造步驟的截面圖。 [圖15]係顯示接續圖14之半導體裝置製造步驟的截面圖。 [圖16]係顯示接續圖15之半導體裝置製造步驟的截面圖。 [圖17]係顯示實施形態4之Ge光二極體結構的截面圖。 [圖18]係顯示實施形態4之半導體裝置製造步驟的截面圖。 [圖19]係顯示接續圖18之半導體裝置製造步驟的截面圖。 [圖20]係顯示實施形態5之Ge光二極體結構的截面圖。 [圖21]係顯示實施形態5之半導體裝置製造步驟的截面圖。 [圖22]係顯示接續圖21之半導體裝置製造步驟的截面圖。
1S‧‧‧SOI基板
BOX‧‧‧埋入絕緣層
CAP‧‧‧蓋層
IF‧‧‧絕緣膜
IGL‧‧‧本質鍺層
IL‧‧‧層間絕緣膜
L1A‧‧‧配線
L1B‧‧‧配線
NGL‧‧‧n型鍺層
OP‧‧‧開口部
PD1‧‧‧Ge光二極體
PGL‧‧‧p型鍺層
PLG1A‧‧‧插頭
PLG1B‧‧‧插頭
SL‧‧‧矽層
SS‧‧‧側面
SUB‧‧‧支持基板
US‧‧‧頂面

Claims (10)

  1. 一種半導體裝置，其包含具有光電轉換機能之受光元件，該半導體裝置具有：半導體層，形成有第一開口部；絕緣膜，形成於該半導體層上，並且形成有與該第一開口部連通的第二開口部；第一半導體層，為第一導電型，並形成於從該第二開口部露出之該半導體層的表面，且連接於該絕緣膜的底面；磊晶層，連接於該第二開口部之內側面亦即該絕緣膜之側面、及該絕緣膜的底面，且形成於該第一半導體層上；第二半導體層，為與該第一導電型相反之導電型的第二導電型，其與該絕緣膜之該側面連接，且形成於該磊晶層上；及蓋層，與該絕緣膜之該側面連接，且形成於該第二半導體層上。
  2. 如申請專利範圍第1項之半導體裝置，其中：該半導體層係光導波路層。
  3. 如申請專利範圍第1或2項之半導體裝置，其中：該半導體層之能帶間隙比該磊晶層及該第二半導體層中之任一層的能帶間隙都大。
  4. 如申請專利範圍第1或2項之半導體裝置，其中：該第二半導體層之高度低於該絕緣膜之頂面的高度。
  5. 如申請專利範圍第1或2項之半導體裝置，其中：該第一開口部之內壁面具有圓弧形狀。
  6. 如申請專利範圍第1或2項之半導體裝置，其中：該半導體層由矽層形成，該磊晶層由第一鍺層形成，該第二半導體層由第二鍺層形成。
  7. 如申請專利範圍第1或2項之半導體裝置，其中：該受光元件可接受由該受光元件之上方側入射的光。
  8. 一種半導體裝置之製造方法，具有以下步驟：(a)使半導體層圖案化；(b)形成覆蓋著圖案化之該半導體層的絕緣膜；(c)於該半導體層形成第一開口部，且貫穿該絕緣膜，形成連通於該第一開口部的第二開口部；(d)在從該第二開口部露出之該半導體層的表面，形成第一導電型之第一半導體層；(e)在露出於該第二開口部之該第一半導體層上，形成磊晶層； (f)在該磊晶層上，形成第二導電型之第二半導體層；及(g)在該第二半導體層上，形成蓋層；該第一半導體層，係與該絕緣膜的底面連接，該磊晶層，連接於該第二開口部之內側面亦即該絕緣膜的側面、及該絕緣膜的底面，該第二半導體層，係與該絕緣膜的該側面連接，該蓋層，係與該絕緣膜的該側面連接。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其中：該(e)步驟、該(f)步驟及該(g)步驟係藉由連續之磊晶成長法實施。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中：在該(c)步驟形成之該第一開口部的內壁面具有圓弧形狀。
TW106112850A 2016-05-02 2017-04-18 半導體裝置及其製造方法 TWI738765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016092400A JP6785057B2 (ja) 2016-05-02 2016-05-02 半導体装置およびその製造方法
JP2016-092400 2016-05-02

Publications (2)

Publication Number Publication Date
TW201806172A TW201806172A (zh) 2018-02-16
TWI738765B true TWI738765B (zh) 2021-09-11

Family

ID=60159107

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112850A TWI738765B (zh) 2016-05-02 2017-04-18 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10158036B2 (zh)
JP (1) JP6785057B2 (zh)
CN (1) CN107403799B (zh)
TW (1) TWI738765B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018049856A (ja) * 2016-09-20 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置
DE102018125373A1 (de) * 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Bildung eines SOI-Substrats
US10304723B1 (en) 2017-11-22 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Process to form SOI substrate
JP2019117855A (ja) * 2017-12-27 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7062276B2 (ja) * 2018-04-04 2022-05-06 国立研究開発法人産業技術総合研究所 光導波路型受光素子構造
KR102559097B1 (ko) 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US11081610B2 (en) 2019-02-07 2021-08-03 Newport Fab, Llc Anode up—cathode down silicon and germanium photodiode
US10892373B2 (en) * 2019-02-07 2021-01-12 Newport Fab, Llc Germanium photodiode with silicon cap
US11393940B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photodetector and method for forming the same
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11393939B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11949030B2 (en) 2020-10-27 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ cap for germanium photodetector
US11532759B2 (en) * 2021-01-27 2022-12-20 Taiwan Semiconductor Manufacturing Company Limited Capping structures for germanium-containing photovoltaic components and methods of forming the same
FR3119711B1 (fr) * 2021-02-11 2023-01-13 Commissariat Energie Atomique Photodiode germanium à contacts métalliques optimisés
WO2022186764A1 (en) * 2021-03-04 2022-09-09 Agency For Science, Technology And Research Absorber and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101836295A (zh) * 2007-08-08 2010-09-15 新加坡科技研究局 半导体装置及其制备方法
TW201112410A (en) * 2009-09-24 2011-04-01 Taiwan Semiconductor Mfg Improved semiconductor sensor structures with reduced dislocation defect densities and related methods for the same
TW201533920A (zh) * 2014-01-31 2015-09-01 Hitachi Chemical Co Ltd 太陽電池、太陽電池模組、帶有電極的零件、半導體裝置及電子零件
JP2015220290A (ja) * 2014-05-15 2015-12-07 富士通株式会社 Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290023A (ja) 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
EP2595177A3 (en) * 2005-05-17 2013-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
US7871854B1 (en) * 2009-08-19 2011-01-18 Freescale Semiconductor, Inc. Method of making a vertical photodetector
JP2012039004A (ja) * 2010-08-10 2012-02-23 Sony Corp 光電変換素子およびその製造方法
JPWO2013121926A1 (ja) * 2012-02-13 2015-05-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101836295A (zh) * 2007-08-08 2010-09-15 新加坡科技研究局 半导体装置及其制备方法
TW201112410A (en) * 2009-09-24 2011-04-01 Taiwan Semiconductor Mfg Improved semiconductor sensor structures with reduced dislocation defect densities and related methods for the same
TW201533920A (zh) * 2014-01-31 2015-09-01 Hitachi Chemical Co Ltd 太陽電池、太陽電池模組、帶有電極的零件、半導體裝置及電子零件
JP2015220290A (ja) * 2014-05-15 2015-12-07 富士通株式会社 Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム

Also Published As

Publication number Publication date
US20170317221A1 (en) 2017-11-02
JP2017201649A (ja) 2017-11-09
CN107403799A (zh) 2017-11-28
TW201806172A (zh) 2018-02-16
JP6785057B2 (ja) 2020-11-18
CN107403799B (zh) 2023-05-09
US10158036B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
TWI738765B (zh) 半導體裝置及其製造方法
US9368669B2 (en) Method and apparatus for reducing signal loss in a photo detector
JP5232981B2 (ja) ＳｉＧｅフォトダイオード
JP6048578B2 (ja) 半導体受光素子及びその製造方法
US7151881B2 (en) Impurity-based waveguide detectors
US8938134B2 (en) Hybrid optical modulator for photonic integrated circuit devices
CN108447938B (zh) 光电探测器
WO2017148098A1 (zh) 光波导探测器与光模块
US7075165B2 (en) Embedded waveguide detectors
KR20050093785A (ko) 반도체 장치와 그 제조 방법 및 표면 조명 광검출기와 그제조 방법
WO2006123410A1 (ja) アバランシェフォトダイオード
US20100012974A1 (en) Pin photodiode structure and method for making the same
TWI528532B (zh) 半導體感光結構與其製造方法
JP7275843B2 (ja) 光半導体素子
TWI419347B (zh) 一種ｐｉｎ光二極體結構及其製法