DE102018125373A1 - Verfahren zur Bildung eines SOI-Substrats - Google Patents

Verfahren zur Bildung eines SOI-Substrats Download PDF

Info

Publication number
DE102018125373A1
DE102018125373A1 DE102018125373.7A DE102018125373A DE102018125373A1 DE 102018125373 A1 DE102018125373 A1 DE 102018125373A1 DE 102018125373 A DE102018125373 A DE 102018125373A DE 102018125373 A1 DE102018125373 A1 DE 102018125373A1
Authority
DE
Germany
Prior art keywords
active layer
layer
sige
substrate
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018125373.7A
Other languages
English (en)
Inventor
Yu-Hung Cheng
Cheng-ta Wu
Ming-Che Yang
Wei-Kung Tsai
Yong-En Syu
Yeur-Luen Tu
Chris Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/904,915 external-priority patent/US10304723B1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018125373A1 publication Critical patent/DE102018125373A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die vorliegende Offenbarung bezieht sich in einigen Ausführungsformen auf ein Verfahren zur Bildung eines SOI-Substrats. Das Verfahren kann durch epitaktische Bildung einer Silizium-Germanium- (SiGe) Lage über einem Opfersubstrat und epitaktische Bildung einer ersten aktiven Lage auf der SiGe-Lage durchgeführt werden. Die erste aktive Lage weist eine Zusammensetzung auf, die sich von der SiGe-Lage unterscheidet. Das Opfersubstrat und wird umgedreht und die aktive Lage wird mit einer oberen Fläche einer dielektrischen Lage verbunden, die über einem ersten Substrat gebildet ist. Das Opfersubstrat und die SiGe-Lage werden entfernt und die erste aktive Lage wird geätzt, um die äußersten Seitenwände zu definieren und eine Außenkante einer oberen Fläche der dielektrischen Lage offenzulegen. Eine fortlaufende aktive Lage wird durch epitaktische Bildung einer zweiten aktivem Lage an der ersten aktiven Lage gebildet. Die erste aktive Lage und die zweite aktive Lage weisen im Wesentlichen dieselbe Zusammensetzung auf.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht Priorität vor der U.S. Provisional Application mit Nummer 62/589,894, eingereicht am 22. November 2017, deren Inhalte hierin durch Verweis vollständig einbezogen sind.
  • ALLGEMEINER STAND DER TECHNIK
  • Integrierte Schaltkreise werden an Halbleitersubstraten gebildet und gepackt, um Chips oder Mikrochips zu bilden. Traditionell werden integrierte Schaltkreise an Bulk-Halbleitersubstraten gebildet, die aus einem Halbleitermaterial wie Silizium bestehen. In den letzten Jahren sind Halbleiter-auf-Isolator- (SOI) Substrate als Alternative aufgetreten. SOI-Substrate weisen eine dünne Lage von aktivem Halbleitermaterial (z. B. Silizium) auf, die durch eine Lage isolierenden Materials von einem darunterliegenden Handle-Substrat getrennt ist. Die Lage des isolierenden Materials isoliert elektrisch die dünne Lage des aktiven Halbleitermaterials von dem Handle-Substrat, wodurch die Leckströme der Vorrichtungen, die innerhalb der dünnen Lage des aktiven Halbleitermaterials gebildet werden, verringert werden. Die dünne Lage des aktiven Halbleitermaterials kann auch andere Vorteile vorsehen, wie etwa schnellere Umschaltzeiten, niedrigere Betriebsströme und geringere Profilpackung.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten über die folgende ausführliche Beschreibung zu verstehen, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass dem Standardverfahren der Branche entsprechend verschiedene Eigenschaften nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Eigenschaften können tatsächlich willkürlich vergrößert oder verkleinert werden, um die Erklärung klarer zu machen.
    • 1A bis 1C illustriert Querschnittansichten von einigen Ausführungsformen eines SOI-Substrats einigen Aspekten der vorliegenden Offenbarung entsprechend.
    • 2 bis 11 illustrieren einige Ausführungsformen von Querschnittansichten, die ein Verfahren zur Bildung eines SOI-Substrats einigen Aspekten der vorliegenden Offenbarung entsprechend darstellen.
    • 12 illustriert ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zur Bildung eines SOI-Substrats einigen Aspekten der vorliegenden Offenbarung entsprechend.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Bestandteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sind nicht als einschränkend vorgesehen. Beispielsweise kann die Bildung eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und sie kann außerdem Ausführungsformen enthalten, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und ähnliches hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollten zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung oder des Apparats in Verwendung oder Betrieb umfassen. Die Vorrichtung oder der Apparat kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden. Außerdem sind die Begriffe „erster“, „zweiter“, „dritter“, „vierter“ und ähnliches rein identifizierend und können daher in verschiedenen Ausführungsformen ausgetauscht werden. Während beispielsweise ein Element (z. B. eine Öffnung) in einigen Ausführungsformen als ein „erstes“ Element bezeichnet werden kann, kann das Element in anderen Ausführungsformen als ein „zweites“ Element bezeichnet werden.
  • Halbleiter-auf-Isolator- (SOI) Substrate werden in vielen modernen RF-Vorrichtungen verwendet, einschließlich in siliziumbasierten Photonik- und hochgenauen mikroelektromechanischen Systemen (MEMS). Vorrichtungen, die innerhalb eines SOI-Substrats gebildet sind, weisen eine verbesserte Leistung und eine geringere Profilpackung auf, als Vorrichtungen, die innerhalb eines Bulk-Substrats gebildet sind. Das aktive Halbleitermaterial innerhalb eines SOI-Substrats kann idealerweise ein entspanntes monokristallines Gitter aufweisen, ohne Defekte und Verschiebungen. Eine solche Struktur in dem aktiven Halbleitermaterial fördert eine effektivere Stromleitung für eingebettete Halbleitervorrichtungen.
  • Ein Verfahren, das verwendet werden kann, um ein SOI-Substrat zu bilden, umfasst epitaktischen Aufbau einer monokristallinen Siliziumlage auf einer Silizium-Germanium (SiGe)-Lage, die über einem Opfersubstrat angeordnet ist. Die SiGe-Lage wird nachfolgend mit einer Oxidlage verbunden, die an einem Handle-Substrat befestigt ist. Das Opfersubstrat und die SiGe-Lage werden dann unter Verwendung eines Ätzprozesses entfernt, der eine Ätzselektivität mit der monokristallinen Siliziumlage aufweist, um ein SOI-Substrats, das die monokristallinen Siliziumlage, die Oxidlage und das Handle-Substrat zu hinterlassen.
  • Es wurde jedoch erkannt, dass es aufgrund von Belastungen, die von einer Gitterabweichung von der SiGe-Lage aufgebracht werden, schwer ist, dieses Verfahren zu verwenden, um auf der SiGe-Lage eine monokristalline Siliziumlage zu bilden, die eine wünschenswerte Dicke aufweist (z. B. zwischen etwa 75 nm und etwa 150 nm für RF-Anwendungen). Beispielsweise erlaubt die Verwendung einer SiGe-Lage, die eine geringe Germanium-Konzentration aufweist, die Bildung einer dicken Monosiliziumlage über dem Opfersubstrat, stellt jedoch aufgrund einer geringen Ätzselektivität mit der monokristallinen Siliziumlage auch eine schlechte Dickenkontrolle der monokristallinen Siliziumlage bereit. Alternativ führt die Verwendung einer SiGe-Lage, die eine hohe Germanium-Konzentration aufweist, zu einer besseren Steuerung der Gesamtdickenvariation der monokristallinen Siliziumlage (da die hohe Germaniumkonzentration eine höhere Ätzselektivität als bei Silizium für die SiGe-Lage bereitstellt), macht jedoch die monokristalline Siliziumlage auch empfindlicher gegen Verschiebungsdefekte entlang einer oberen Fläche der Lage durch die hohen Belastungen, die von der Gitterabweichung von der SiGe-Lage entstehen (z. B. epitaktischer Aufbau einer monokristallinen Siliziumlage bis zu einer Dicke von 70 bis 150 nm kann zu Verschiebungen entlang einer oberen Fläche der monokristallinen Siliziumlage führen). Die Verschiebungen ätzen schneller als der Rest der monokristallinen Siliziumlage, was zur Bildung von Lücken entlang einer oberen Fläche der monokristallinen Siliziumlage führt. Die Lücken können sich negativ auf die Leistung von Vorrichtungen innerhalb des SOI-Substrats auswirken.
  • Die vorliegende Offenbarung beschreibt in einigen Ausführungsformen ein kostengünstiges Verfahren der Herstellung eines SOI-Substrats, das eine monokristalline aktive Lage aufweist, die im Wesentlichen frei von Verschiebungsdefekten ist. Das Verfahren umfasst die epitaktische Bildung einer Silizium-Germanium- (SiGe) Lage über einem Opfersubstrat. Eine aktive Lage wird epitaktisch auf der SiGe-Lage gebildet, wobei die aktive Lage eine Zusammensetzung aufweist, die sich von der SiGe-Lage unterscheidet. Das Opfersubstrat wird umgedreht und die aktive Lage wird mit einer oberen Fläche einer dielektrischen Lage über einem ersten Substrat verbunden. Das Opfersubstrat und die SiGe-Lage werden entfernt und ein selektives epitaktisches Wachstum wird dann ausführt, um eine Dicke der aktiven Lage zu erhöhen. Durch Verwendung eines selektiven epitaktischen Wachstums zur Erhöhung einer Dicke der aktiven Lage nach dem Entfernen der SiGe-Lage kann die aktive Lage auf eine große Dicke gebildet werden, ohne Verschiebungsdefekte in der aktiven Lage zu verursachen. Weiterhin kann das SiGe eine hohe Germaniumkonzentration aufweisen, die eine gute Ätzselektivität bereitstellt, um die Gesamtdickenvariation (TTV) der aktiven Lage zu verbessern.
  • 1A illustriert eine Querschnittansicht einiger Ausführungsformen eines offenbarten SOI-Substrats, das eine monokristalline aktive Lage aufweist, die im Wesentlichen frei von Verschiebungsdefekten ist.
  • Das SOI-Substrat 100 enthält ein erstes Substrat 102, das von einer dielektrischen Lage 104 bedeckt ist. Das erste Substrat 102 kann beispielsweise eine Bulk-Siliziumstruktur in der Form eines scheibenähnlichen Substrats sein. In einigen Ausführungsformen weist das erste Substrat 102 eine Dicke auf, die von ca. 200 µm bis ca. 1000 µm reicht. Die dielektrische Lage 104 kann beispielsweise ein Siliziumoxid, ein Siliziumkarbid, ein Siliziumnitrid, ein siliziumreiches Oxid (SRO) oder etwas Ähnliches sein oder dieses anderweitig enthalten.
  • Eine aktive Lage 106 ist direkt auf der dielektrischen Lage 104 angeordnet. Die aktive Lage 106 ist an der dielektrischen Lage 104 angeordnet. In einigen Ausführungsformen weist die aktive Lage 106 eine Dicke thk auf. In einigen Ausführungsformen kann die Dicke thk der aktiven Lage 106 in einem Bereich zwischen ca. 70 nm und ca. 150 nm liegen. In einigen weiteren Ausführungsformen kann die Dicke thk der aktiven Lage 106 bis ca. 2000 nm betragen. Die aktive Lage 106 weist ein monokristallines Gitter auf, das entspannt und im Wesentlichen frei von Verschiebungsdefekten ist. In einigen Ausführungsformen kann die aktive Lage 106 monokristallines Silizium umfassen. In anderen Ausführungsformen kann die aktive Lage 106 ein anderes Halbleitermaterial umfassen. In einigen Ausführungsformen kann die aktive Lage 106 auch eine Halbleiterverbindung sein, die aus Elementen aus zwei oder mehr verschiedenen Gruppen des Periodensystems besteht. Beispielsweise können die Elemente binäre Legierungen (zwei Elemente, z. B. GaAs), Dreistofflegierungen (drei Elemente, z. B. InGaAs oder AlGaAs) oder Vierstofflegierungen (vier Elemente z. B. AlInGaP) bilden.
  • Die aktive Lage 106 weist eine maximale Breite 114 auf, die durch Seitenwände definiert ist, die seitlich von der Außenkante der dielektrischen Lage 104 um eine Außenkantenbreite 116 einwärts versetzt sind. Durch seitliche Einwärtsversetzung der aktiven Lage 106 von der dielektrischen Lage 104 ist eine obere Fläche der dielektrischen Lage 104 offengelegt. In einigen Ausführungsformen kann die Außenkantenbreite 116 zwischen einem Bereich von zwischen ca. 1 mm (Millimetern) und ca. 2 mm liegen.
  • 1B illustriert eine Draufsicht des SOI-Substrats 100 von 1A. Wie in 1B illustriert, deckt die aktive Lage 106 einen ersten Ringabschnitt 118 der oberen Fläche 104s der dielektrischen Lage 104 ab. Die äußersten Kanten der Seitenwände der aktiven Lage 106 definieren eine innere Grenze eines zweiten Ringabschnitts 120 der oberen Fläche der dielektrischen Lage 104. Der zweite Ringabschnitt 120 umgibt den ersten Ringabschnitt 118 und erstreckt sich seitlich über die Kantenbreite 116 bis zur äußersten Kante der dielektrischen Lage 104 und des ersten Substrats 102. Der zweite Ringabschnitt 120 ist an der oberen Fläche 104s der dielektrischen Lage 104 offengelegt, indem er durch die aktive Lage 106 aufgedeckt wird.
  • Mit Verweis auf 1C umfassen die Seitenwände der aktiven Lage 106, im Querschnitt betrachtet, einen unteren Abschnitt 122 und einen oberen Abschnitt 124. Der untere Abschnitt 122 weist ein im Wesentlichen lineares Profil auf, das sich vertikal von der dielektrischen Lage 104 nach oben erstreckt. Der obere Abschnitt 124 hat ein Winkelprofil, das eine facettierte Form 126 aufweist, die nach innen zu einer oberen Fläche 106s der aktiven Lage 106 hin kippt. Die obere Fläche 106s der aktiven Lage 106 weist eine schmälere Breite auf, als die maximale Breite 114 der aktiven Lage 106. In einigen Ausführungsformen führt das epitaktische Wachstum der aktiven Lage 106 zu der entstehenden facettierten Form 126 des oberen Abschnitts 124 der Seitenwände der aktiven Lage 106. In einigen Ausführungsformen kann die kristalline Struktur der facettierten Form 126 durch die Miller-Indizes beschrieben werden, die einen Wert (1,1,1) beinhalten. In anderen Ausführungsformen kann die kristalline Struktur der facettierten Form 126 durch Miller-Indizes beschrieben werden, verschiedene Werte einschließen (z. B. (1,1,0), (0,0,1), usw.).
  • So weist das offenbarte SOI-Substrat 100 eine aktive Lage 106 auf, die eine fortlaufende aktive Lage eines Halbleitermaterials ist, das im Wesentlichen defektfrei ist und eine im wesentlichen entspannte Gitterstruktur und eine Dicke von bis zu 150 nm oder mehr aufweist.
  • 2 bis 11 illustrieren einige Ausführungsformen von Querschnittansichten, die einem Verfahren der Herstellung eines SOI-Substrats entsprechen, das eine monokristalline aktive Lage aufweist, die im Wesentlichen frei von Verschiebungsdefekten ist. Das Verfahren sieht eine gute gesamte Dickeschwankung einer entstehenden aktiven Lage vor. Beispielsweise kann die gesamte Dickeschwankung der entstehenden aktiven Lage weniger als etwa 4 nm sein. Auch, wenn 2 bis 11 mit Verweis auf ein Verfahren beschrieben sind, ist zu verstehen, dass die Strukturen, die in 2 bis 11 dargestellt sind, nicht auf das Verfahren beschränkt sind, sondern stattdessen von dem Verfahren getrennt gesehen werden können.
  • Wie in der Querschnittansicht 200 aus 2 zu sehen, ist eine Silizium-Germanium-(SiGe) Lage 202 epitaktisch auf einer oberen Fläche 204s eines Opfersubstrats 204 gebildet. Das Opfersubstrat 204 kann beispielsweise eine Bulk-Siliziumstruktur in der Form eines scheibenähnlichen Substrats sein. Ein solches Substrat kann beispielsweise einen Durchmesser von 1-Inch (25 mm); 2-Inch (51 mm); 3-Inch (76 mm); 4-Inch (100 mm); 5-Inch (130 mm) oder 125 mm (4,9 Inch); 150 mm (5,9 Inch, üblicherweise bezeichnet als „6 Inch“); 200 mm (7,9 Inch, üblicherweise bezeichnet als „8 Inch“); 300 mm (11,8 Inch, üblicherweise bezeichnet als „12 Inch“); oder 450 mm (17,7 Inch, üblicherweise bezeichnet als „18 Inch“) aufweisen. In einigen Ausführungsformen kann das Opfersubstrat 204 eine Typ-p-Dotierung aufweisen (z. B. eine p+-Dotierung). In anderen Ausführungsformen kann das Opfersubstrat 204 eine Typ-n-Dotierung aufweisen. In einigen Ausführungsformen weist das Opfersubstrat 204 eine Dicke in einem Bereich zwischen ca. 200 µm und ca. 1000 µm auf.
  • In einigen Ausführungsformen kann die SiGe-Lage 202 durch einen epitaktischen Wachstumsprozess direkt auf dem Opfersubstrat 204 gebildet werden. In anderen Ausführungsformen kann eine weitere Halbleiterlage (nicht dargestellt), die eine selbe Zusammensetzung aufweist, wie das Opfersubstrat 204 (z. B. Silizium) vor der Bildung der SiGe-Lage 202 über dem Opfersubstrat 204 gebildet werden. In solchen Ausführungsformen hat die zusätzliche Halbleiterlage möglicherweise eine verringerte Dotierungskonzentration (z. B. a p-Dotierung) als das Opfersubstrat 204.
  • In verschiedenen Ausführungsformen kann die SiGe-Lage 202 durch einen epitaktischen Wachstumsprozess, wie etwa Molekularstrahlepitaxie, chemische Dampfphasenabscheidung (CVD) oder Niederdruck-CVD (LPCVD), gebildet werden. Während eines CVD-Prozesses kann das Opfersubstrat 204 einem oder mehreren flüchtigen Gasvorläufern ausgesetzt sein, die mit der oberen Fläche 204s des Opfersubstrats 204 reagieren und sie zersetzen, und die SiGe-Lage 202 bis zu einer gewünschten Dicke 206 aufbauen. In einigen Ausführungsformen kann die Dicke 206 der SiGe-Lage 202 in einem Bereich zwischen ca. 20 nm und ca. 200 nm liegen.
  • In einigen Ausführungsformen kann die SiGe-Lage 202 einen im Wesentlichen konstanten atomaren Prozentsatz Germanium innerhalb der Dicke 206 der SiGe-Lage 202 umfassen. In einigen Ausführungsformen kann der im Wesentlichen konstante atomare Prozentsatz des Germaniums in einem Bereich zwischen ca. 10 und ca. 100 liegen. In einigen Ausführungsformen kann der im Wesentlichen konstante atomare Prozentsatz des Germaniums in einem Bereich zwischen ca. 25 und ca. 35 liegen. In anderen Ausführungsformen kann das SiGe einen variierten atomaren Prozentsatz Germanium innerhalb der Dicke 206 der SiGe-Lage 202 umfassen, der durch Variation der Vorläufergase erreicht wird, wenn der Zersetzungsprozess die SiGe-Lage 202 aufbaut. Beispielsweise können die Gasvorläufer und Verarbeitungsbedingungen anfänglich mit Bevorzugung einer hohen Konzentration Silizium und einer niedrigen Konzentration Germanium gewählt werden, und damit eine geringere Gitterabweichung von einer oberen Fläche 204s des darunterliegenden Opfersubstrats 204 fördern und die Anhaftung am Opfersubstrat 204 verbessern. Mit Fortschreiten des SiGe-Zersetzungsprozesses können die Gasvorläufer und Prozessbedingungen progressiv geändert werden, um die Germaniumkonzentration in der Nähe der oberen Fläche 202s der SiGe-Lage 202 auf einen höheren Prozentsatz zu ändern. Die relativ hohe Konzentration des Germanium entlang der oberen Fläche 202s der SiGe-Lage 202 erlaubt eine höhere Ätzselektivität während des nachfolgenden Ätzvorgangs. In einigen Ausführungsformen kann eine Germaniumkonzentration an dem Opfersubstrat 204 etwa 0 bis 20 Atomprozent im Vergleich mit einer Siliziumkonzentration sein. In einigen Ausführungsformen kann die Germaniumkonzentration an der oberen Fläche 202s der SiGe-Lage 202 ca. 10 bis 100 Atomprozent im Vergleich mit der Siliziumkonzentration sein.
  • Wie in der Querschnittansicht 300 von 3A gezeigt, ist eine erste aktive Lage 108 epitaktisch auf der SiGe-Lage 202 gebildet. Die erste aktive Lage 108 weist eine Materialzusammensetzung auf, die sich von der SiGe-Lage 202 unterscheidet. Beispielsweise kann die erste aktive Lage 108 ein Halbleitermaterial wie Silizium umfassen. In einigen Ausführungsformen kann die erste aktive Lage 108 eine Lage monokristallines Silizium umfassen. Die erste aktive Lage 108 kann auch eine Halbleiterverbindung sein, die aus Elementen aus zwei oder mehr verschiedenen Gruppen des Periodensystems besteht. Beispielsweise können die Elemente binäre Legierungen bilden (zwei Elemente, z. B. GaAs), Dreistofflegierungen (drei Elemente, z. B. InGaAs oder AlGaAs) oder Vierstofflegierungen (vier Elemente z. B. AlInGaP).
  • In verschiedenen Ausführungsformen kann die erste aktive Lage 108 unter Verwendung von Gasphasenepitaxie (VPE), Molekularstrahlepitaxie, Flüssigphasenepitaxie oder etwas ähnlichem epitaktisch aufgebaut sein. In einigen Ausführungsformen kann ein VPE-Prozess Silizium ablagern, indem Siliziumtetrachlorid und Wasserstoffgase bei einer erhöhten Temperatur von ca. 1200 °C zum Reagieren gebracht werden. In anderen Ausführungsformen kann der VPE-Prozess Silizium unter Verwendung von Silan, Dichlorosilan und/oder Trichlorosilan bei einer geringeren Temperatur von ca. 650 °C ablagern. Dieser Prozess erzeugt kein HCl als Nebenprodukt, das versehentlich das Silizium ätzen kann. Die Wachstumsrate des Siliziums kann gesteuert werden, um eine monokristalline oder polykristalline Siliziumstruktur zu erreichen.
  • Die erste aktive Lage 108 kann auf eine gewünschte Dicke 302 aufgebaut werden. In einigen Ausführungsformen kann die Dicke 302 der ersten aktiven Lage 108 in einem Bereich zwischen ca. 20 nm und ca. 50 nm liegen. Die Dicke 302 der ersten aktiven Lage 108 kann basierend auf dem atomaren Prozentsatz des Germanium in der SiGe-Lage 202 angepasst werden, sodass die erste aktive Lage 108 die Belastung aufnehmen kann, die durch die SiGe-Lage 202 verursacht wird, ohne Verschiebungsdefekte zu erzeugen.
  • Beispielsweise illustriert 3B eine Kurve 304, die eine kritische Dicke (d. h. eine Dicke über der sich Defekte in einer ersten aktiven Lage des epitaktischen Siliziums bilden) als Funktion des Germaniumgehalt zeigt. Wie in 3B zu sehen ist, nimmt mit steigendem Germaniumgehalt die Dicke, bis zu der die erste aktive Lage 108 gebildet werden kann, ab. Beispielsweise kann bei einer Germaniumkonzentration von 0,3 die erste aktive Lage 108 ohne Defekte bis zu einer Dicke von ca. 20 nm gebildet werden, während bei einer Germaniumkonzentration von 0,2 die erste aktive Lage 108 ohne Defekte bis zu einer Dicke von ca. 200 um gebildet werden kann.
  • Wie in der Querschnittansicht 400 von 4 zu sehen ist, ist das Opfersubstrat 204 umgedreht und die erste aktive Lage 108 ist mit einer oberen Fläche 104s einer dielektrischer Lage 104 eines ersten Substrats 102 verbunden. In einigen Ausführungsformen kann ein direktes oder Fusionsverbindungsverfahren verwendet werden. Das Direktverbindungsverfahren stützt sich auf intermolekulare Interaktionen wie van der Waals-Kräfte, Wasserstoffverbindungen und kovalente Verbindungen, um eine Verbindung zwischen zwei ineinandergreifenden Flächen herzustellen. Die Verbindung verlangt keine weiteren oder Zwischenschichten an den zu verbindenden Flächen. In einigen Ausführungsformen kann zum Erhöhen der Verbindungskraft eine Oxidlage (nicht dargestellt) vor dem Verbinden über der oberen Fläche der dielektrischen Lage 104 gebildet werden, und die Oxidlage kann dann mit der ineinandergreifenden Fläche der ersten aktiven Lage 108 verbunden werden. Die direkte Verbindung kann bei Zimmertemperatur gebildet werden und kann nachfolgend bei erhöhter Temperatur geglüht werden.
  • In einigen Ausführungsformen ist das erste Substrat 102 für strukturelle Unterstützung bereitgestellt, und kann so ein Fehlen von Vorrichtungseigenschaften und ein Fehlen von Verbindungseigenschaften aufweisen. In vielen Fällen kann das erste Substrat 102 die Form eines scheibenähnlichen Substrats annehmen. In einigen Ausführungsformen kann das erste Substrat 102 einen selben Durchmesser aufweisen, wie das Opfersubstrat 204. Das erste Substrat 102 kann ein Bulk-Siliziumsubstrat aufweisen, und eine Dicke von zwischen ca. 300 nm und ca. 1000 nm aufweisen.
  • Wie in der Querschnittansicht 500 von 5 dargestellt, wird das Opfersubstrat 204 nach der Verbindung mit dem ersten Substrat 102 entfernt. In einigen Ausführungsformen kann das Opfersubstrat 204 durch Ätzen, physisches Schleifen und/oder einen chemischen mechanischen Planarisierungs- (CMP) Prozess entfernt werden. Der Ätzprozess kann Nassätzen oder Trockenätzen enthalten. In einigen Ausführungsformen kann der Ätzprozess ein Nassätzmittel verwenden, das Tetramethylammoniumhydroxid (TMAH) umfasst. In alternativen Ausführungsformen können die Nassätzmittel HNA (Fluss-, Salpeter- und Essigsäure), Kaliumhydroxid (KOH) und/oder gepuffertes Oxidätzmittel (BOE) enthalten. In einigen Ausführungsformen enthält die Nassätzaktion das Verdünnen des Opfersubstrats 204, gefolgt von chemisch-mechanischem Polieren zum vollständigen Entfernen des Opfersubstrats 204. In einigen Ausführungsformen enthält die Verdünnung einen Trockenätzprozess.
  • Wie in Querschnittansicht 600 von 6 zu sehen, ist die SiGe-Lage 202 teilweise entfernt. In einigen Ausführungsformen kann die SiGe-Lage 202 teilweise entfernt sein, was eine verbleibende SiGe-Lage 604 hinterlässt, die eine obere Fläche 108s der ersten aktiven Lage 108 abdeckt. In einigen Ausführungsformen kann ein Nassätzprozess unter Verwendung von TMAH oder KOH verwendet werden, um selektiv einen oberen Abschnitt 602 der SiGe-Lage 202 zu entfernen. Der Nassätzprozess wird abgeschlossen, bevor eine obere Fläche 108s der ersten aktiven Lage 108 erreicht ist, da bestimmte Ätzmittel wie TMAH aggressiv ein darunterliegendes epitaktisches Material wie Silizium schneller als ein SiGe-Material wegätzen können, was zu einer unerwünscht großen Gesamtdickenschwankung in dem epitaktischen Material führt.
  • In einigen Ausführungsformen kann der Nassätzprozess, der verwendet wird, um die SiGe-Lage 202 zu entfernen, auch die weitere Halbleiterlage (nicht dargestellt) entfernen, die die verringerte Dotierungskonzentration im Vergleich mit dem Opfersubstrat 204 aufweist. Weil das TMAH eine hohe Ätzselektivität zwischen Silizium und Siliziumgermanium aufweist, (z. B. kann TMAH Silizium mehr als 20 Mal schneller ätzen als SiGe), sorgt es für eine gute gesamte Dickeschwankung bei der Entfernung der zusätzlichen Halbleiterlage.
  • Wie in der Querschnittansicht 700 von 7 zu sehen, ist die verbleibende SiGe-Lage 604 vollständig entfernt. In einigen Ausführungsformen können Trocken- oder Nassätzverfahren verwendet werden, um die verbleibende SiGe-Lage 604 zu entfernen. Die Nass- oder Trockenätzverfahren können gewählt werden, um bevorzugt die verbleibende SiGe-Lage 604 statt der ersten aktiven Lage 108 zu ätzen. In einigen Ausführungsformen kann ein Trockenätzverfahren, das ein Hydrogenchlorid- (HCl) Ätzmittel enthält, verwendet werden. In einigen Ausführungsformen kann ein solcher Ätzprozess bei einem Temperaturbereich von 500 bis 700 °C, und vorzugsweise bei einer Temperatur näher an 500 °C ausgeführt werden. Ein Prozess bei einer geringeren Temperatur verringert das Auftreten kristalliner Veränderungen und Defekte in der ersten aktiven Lage 108. In anderen Ausführungsformen kann ein Nassätzprozess, der HCl umfasst, eingesetzt werden, um die verbleibende SiGe-Lage 604 vollständig zu entfernen.
  • In einigen Ausführungsformen können die Trocken- oder Nassätzverfahren fortgeführt werden, nachdem die verbleibende SiGe-Lage 604 vollständig entfernt wurde, um eine dünne Lage 702 von der oberen Fläche 108s der ersten aktiven Lage 108 zu entfernen, die eine Belastung enthalten kann (d. h. das Ätzmittel entfernt einen belasteten Teil der ersten aktiven Lage 108). Durch Entfernung der dünnen Lage 702 wird die kristalline Struktur der ersten aktiven Lage 108 im Wesentlichen entspannt. In einigen Ausführungsformen kann die Dicke der dünnen Lage 702. die entfernt wird, in einem Bereich zwischen ca. 5 nm und ca. 10 nm liegen. In einigen Ausführungsformen kann die Entfernung der dünnen Lage 702 die Dicke der ersten aktiven Lage 108 verringern, sodass diese in einem Bereich zwischen ca. 10 nm und ca. 40 nm liegt.
  • In einigen Ausführungsformen wird ein anfänglicher Reinigungsprozess ausgeführt, bevor die verbleibende SiGe-Lage 604 entfernt wird. Der anfängliche Reinigungsprozess entfernt native Oxide, die sich innerhalb der verbleibenden SiGe-Lage 604 gebildet haben können, als Ergebnis der teilweisen Entfernung der SiGe-Lage 202. In einigen Ausführungsformen kann ein Reinigungsprozess einen plasmagestützten Trockenätzprozess unterstützen und gleichzeitig die verbleibende SiGe-Lage 604 Wasserstoff, Stickstofftrifluorid und Ammoniakplasmanebenprodukten ausgesetzt werden. In einigen Ausführungsformen kann ein solcher Reinigungsprozess bei einer Temperatur von unter 400 °C durchgeführt werden, um kristalline Änderungen zu verringern, die in der ersten aktiven Lage 108 auftreten
  • Wie in Querschnittansicht 800 von 8 zu sehen ist, wird die erste aktive Lage 108 selektiv geätzt, um äußerste Seitenwände zu definieren und eine Außenkantenbreite 116 einer oberen Fläche 104s der dielektrischen Lage 104 offenzulegen. In einigen Ausführungsformen kann eine Maskierungslage 802 über einem scheibenförmigen ersten Ringabschnitt 118 der oberen Fläche 108s der ersten aktiven Lage 108 gebildet werden. Die Maskierungslage 802 kann sich radial von der Mitte der oberen Fläche 108s der ersten aktiven Lage 108 bis zu einem äußeren Radius erstrecken, der den ersten Ringabschnitt 118 abdeckt, und damit eine Außenkante der ersten aktiven Lage 108 dem Ätzen aussetzen. In einigen Ausführungsformen kann die Maskierungslage 802 ein organisches (z. B. Photoresist, amorpher Kohlenstoff, siloxanbasierte Materialien oder etwas Ähnliches) oder ein anorganisches Material (z. B. Siliziumoxid, Siliziumnitrid, Titannitrid oder etwas Ähnliches) umfassen. In einigen Ausführungsformen kann die Außenkantenbreite 116 der dielektrischen Lage zwischen ca. 1 mm und ca. 2 mm liegen. In einigen Ausführungsformen kann das selektive Ätzen der ersten aktiven Lage 108 zum Offenlegen der Außenkantenbreite 116 unter Verwendung von Ätzmitteln erfolgen, die HCl oder TMAH umfassen.
  • Selektives Ätzen der ersten aktiven Lage 108 zum Offenlegen der Außenkantenbreite 116 verringert effektive die gesamte Dickeschwankung für die erste aktive Lage 108. Vorherige Ätzverfahren, der verwendet wurden, um die SiGe-Lage 202 und eine dünne Lage 702 der ersten aktiven Lage 108 zu entfernen, können zu stärkerer Erosion und damit stärkerer Dickeschwankung der ersten aktiven Lage 108 an ihren äußeren Kanten führen. Wegätzen der äußeren Kanten der ersten aktiven Lage 108 entfernt das Material mit lokalisierter hoher Dickeschwankung bis zu einer geringeren Gesamt-TTV für die erste aktive Lage 108. Außerdem entfernt es Chipdefekte entlang einer Kante der ersten aktiven Lage 108, die während der Verbindung der ersten aktiven Lage 108 mit der dielektrischen Lage 104 auftreten können.
  • Wie in der Querschnittansicht 900 von 9 gezeigt, ist eine zweite aktive Lage 110 epitaktisch auf der ersten aktiven Lage 108 gebildet. Die kristalline Struktur (d. h. das Gitter) der zweiten aktiven Lage dupliziert im Wesentlichen die kristalline Struktur der ersten aktiven Lage 108. Weil die erste aktive Lage 108 eine entspannte Lage ist, die im Wesentlichen frei von Verschiebungsdefekten ist, kann die zweite aktive Lage 110 mit einer gewünschten Dicke gebildet werden, ohne Verschiebungsdefekte zu bilden. In einigen Ausführungsformen bilden die zweite aktive Lage 110 und die erste aktive Lage 108 zusammen eine aktive Lage 106, die eine fortlaufende aktive Lage ist. In einigen Ausführungsformen umfasst die aktive Lage 106 Si. In einigen Ausführungsformen ist die Gesamtdicke der aktiven Lage 106 ca. 70 bis 150 nm. In anderen einigen Ausführungsformen ist die Gesamtdicke der aktiven Lage mehr als 150 nm.
  • Die zweite aktive Lage 110 lässt eine Außenkante der oberen Fläche 104s der dielektrischen Lage 104 durch die erste aktive Lage 108 oder die zweite aktive Lage 110 unbedeckt. Nachdem die Maskierungslage 802 entfernt wird, weist die erste aktive Lage 108 (dargestellt durch die gestrichelte Linie) eine im Wesentlichen planare obere Fläche, im Wesentlichen vertikale Seitenwände auf und ist durch die offengelegte Außenkantenbreite 116 der oberen Fläche 104s der dielektrischen Lage 104 umgeben. Die Außenkantenbreite 116 erstreckt sich lateral von den äußersten Kanten der Seitenwände der ersten aktiven Lage 108 bis zu den Außenkanten der dielektrischen Lage 104.
  • Die zweite aktive Lage 110 kann durch einen selektiven epitaktischen Wachstums-(SEG) Prozess gebildet werden, der die erste aktive Lage 108 als Impfkristall für das Wachstum der zweiten aktiven Lage 110 verwendet. In einigen Ausführungsformen kann die erste aktive Lage 108 Silizium umfassen und der SEG-Prozess kann Silizium epitaktisch über die offengelegten Flächen der ersten aktiven Lage 108 aufbauen. In einigen Ausführungsformen kann der SEG-Prozess Vorläufergase umfassen, einschließlich Dichlorosilan (DCS) mit oder ohne HCl; oder Silan, Disilan oder Trisilan mit HCl. In einigen Ausführungsformen kann ein zyklisches Abscheidungsätzprotokoll befolgt werden, um SEG zu erreichen. Ein solcher Prozess kann silanbasierte Vorläufergase verwenden und bei einer Temperatur unter 550 °C durchgeführt werden.
  • In einigen Ausführungsformen kann die epitaktisch aufgebaute zweite aktive Lage 110 gebildet werden, sodass sie eine facettierte Form 126 des oberen Abschnitts 124 der Seitenwände der aktiven Lage 106 aufweist. In einigen Ausführungsformen kann die Kristallorientierung der facettierten Form 126 durch die Miller-Indizes beschrieben werden und einen Wert von (1,1,1) aufweisen. In anderen Ausführungsformen kann die Kristallorientierung der facettierten Form 126 durch Miller-Indizes beschrieben werden, die andere Werte aufweisen (z. B. (1,1,0), (0,0,1), usw.). Die SEG der zweiten aktiven Lage 110 tritt in einer allgemein isotropen Weise auf und erstreckt sich in vertikaler und lateraler Richtung grob in einem Verhältnis von eins zu eins. In einigen Ausführungsformen erzeugt das SEG-Protokoll eine einzelkristalline Lage Si, die als epitaktisch-laterale Überwachstums- (ELO) Lage bekannt ist.
  • Das Wachstum der aktiven Lage 110 in lateraler Richtung führt dazu, dass die zweite aktive Lage 110 über die Seitenwände der ersten aktiven Lage 108 wächst, und an einen Bereich der freigelegten Außenkantenbreite 116 der oberen Fläche 104s dielektrischen Lage 104 anstößt. Während eine gewisse sehr kleine tatsächliche Verringerung in der freigelegten Außenkantenbreite 116 auftritt, befindet sich die Reduzierung auf einer Nanometerebene und ist wahrscheinlich etwa gleich wie das Dickewachstum (thk2 - thk1) der zweiten aktiven Lage 110. Die verbleibende offengelegte Außenkantenbreite 116 bleibt im Wesentlichen zwischen ca. 1 mm und 2 mm.
  • In einigen Ausführungsformen weist ein Querschnittprofil der aktiven Lage 106 Seitenwände auf, die einen unteren Abschnitt 122 und einen oberen Abschnitt 124 aufweisen. Der untere Abschnitt 122 weist ein im Wesentlichen lineares Profil auf, das sich vertikal von der dielektrischen Lage 104 nach oben erstreckt. Der obere Abschnitt 124 hat ein Winkelprofil, das eine Form eines Kegels oder einer Facette aufweist, die nach innen zu einer oberen Fläche 106s der aktiven Lage 106 hin kippt. Die obere Fläche 106s der aktiven Lage 106 weist eine schmälere Breite auf, als die maximale Breite 114 der aktiven Lage 106. In einigen Ausführungsformen können die Orientierung und damit das Querschnittprofil des oberen Abschnitts 124 der Seitenwände der aktiven Lage 106 abhängig von den spezifischen enthaltenen Materialien und Gittereigenschaften der ersten und zweiten aktiven Lagen variieren. In einigen Ausführungsformen kann die kristalline Struktur der aktiven Lage 106 durch Miller-Indizes beschrieben werden, wobei die Miller-Indizes verschiedene Werte enthalten, einschließlich eines Werts (1,1,1).
  • Wie in der Querschnittansicht 1000 von 10 gezeigt, sind mehrere Halbleitervorrichtungen 1002 innerhalb der aktiven Lage 106 gebildet. In verschiedenen Ausführungsformen können die mehreren Halbleitervorrichtungen 1002 MOSFETS und/oder andere Feldeffekttransistoren (FETs) umfassen. Wenn auch nicht illustriert, können die Transistoren auch andere Formen annehmen, wie etwa FinFET-Vorrichtungen, bipolare Verbindungstransistoren oder etwas Ähnliches.
  • Nachfolgend kann eine Verbindungsstruktur 1004 kann über der oberen Fläche 106s der aktiven Lage 106 hergestellt sein. Die Verbindungsstruktur umfasst mehrere Metallverbindungslagen 1006 (z. B. Metallleitungen, Durchkontaktierungen und Kontakte), die mit mehreren Halbleitervorrichtungen 1002 verbunden und durch eine dielektrische Zwischenlagen- (ILD) Struktur 1008 umgeben sind. In einigen Ausführungsformen können die Metallverbindungslagen 1006 beispielsweise Kupfer, Wolfram, Aluminium, Gold, Titan oder Titannitrid umfassen. In einigen Ausführungsformen kann die ILD-Struktur 1008 Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, ein Nieder-κ-Dielektrikum, ein Extrem-Nieder-κ-Dielektrikum, ein anderes Dielektrikum oder eine Kombination der obigen umfassen.
  • Wie in der Querschnittansicht 1100 von 11 gezeigt, ist das Substrat vereinzelt (d. h. gewürfelt) zur Bildung mehrerer einzelner Dies 1102 aus dem zweiten Substrat 402. In einigen Ausführungsformen kann der einzelne Die durch Ritzen und Brechen entlang der Ritzlinien 1104, durch mechanisches Sägen mit einer Trennsäge oder durch Laserscheiden oder andere anwendbare Verfahren von dem zweiten Substrat 402 vereinzelt werden.
  • 12 illustriert ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 1200 zur Bildung eines SOI-Substrats.
  • Während das offenbarte Verfahren 1200 illustriert und hierin als eine Reihe von Handlungen oder Ereignissen beschriebene ist, ist zu verstehen, dass die illustrierte Reihenfolge solcher Handlungen oder Ereignisse nicht in einer einschränkenden Weise auszulegen ist. Beispielsweise können einige Handlungen in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen auftreten, mit Ausnahme derer, die hierin illustriert und/oder beschrieben sind. Weiterhin sind möglicherweise nicht alle illustrierten Handlungen erforderlich, um einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung hierin umzusetzen. Weiter können eine oder mehrere der hierein dargestellten Handlungen in einer oder mehreren separaten Handlungen und/der Phasen ausgeführt werden.
  • Bei 1202 ist eine SiGe-Lage epitaktisch über einem Opfersubstrat gebildet. 2 illustriert eine Querschnittansicht 200, die einigen Ausführungsformen aus Handlung 1202 entspricht.
  • In 1204 wird eine erste aktive Lage epitaktisch auf der SiGe-Lage gebildet, wobei die erste aktive Lage eine Zusammensetzung aufweist, die sich von der SiGe-Lage unterscheidet. 3 illustriert eine Querschnittansicht 300, die einigen Ausführungsformen aus Handlung 1204 entspricht.
  • In 1206 ist das Opfersubstrat umgedreht und die aktive Lage wird mit einer oberen Fläche einer dielektrischen Lage verbunden, die über einem ersten Substrat gebildet ist. 4 illustriert eine Querschnittansicht 400, die einigen Ausführungsformen aus Handlung 1206 entspricht.
  • In 1208 werden das Opfersubstrat und die SiGe-Lage entfernt. 5 bis 7 illustrieren Querschnittsansichten 500 bis 700, die einigen Ausführungsformen von Handlung 1208 entsprechen.
  • In 1210 wird die erste aktive Lage geätzt, um die äußersten Seitenwände zu definieren und eine Außenkante einer oberen Fläche der dielektrischen Lage offenzulegen. 8 illustriert eine Querschnittansicht 800, die einigen Ausführungsformen aus Handlung 1210 entspricht.
  • In 1212 wird eine zweite aktive Lage epitaktisch auf der ersten aktiven Lage gebildet, sodass die Außenkantenbreite der oberen Fläche der dielektrischen Lage durch die erste oder zweite aktive Lage offengelegt bleibt. Die erste aktive Lage und die zweite aktive Lage bilden kollektiv eine fortlaufende aktive Lage. 9 illustriert eine Querschnittansicht 900, die einigen Ausführungsformen aus Handlung 1212 entspricht.
  • In 1214 werden mehrere Halbleitervorrichtungen innerhalb der ersten und zweiten aktiven Lagen gebildet und eine Verbindungsstruktur wird über den Halbleitervorrichtungen gebildet. 10 illustriert eine Querschnittansicht 1000, die einigen Ausführungsformen aus Handlung 1214 entspricht.
  • In 1216 wird ein Vereinzelungsprozess ausgeführt, um mehrere separate Dies zu bilden. 11 illustriert eine Querschnittansicht 1100, die einigen Ausführungsformen aus Handlung 1216 entspricht.
  • Dementsprechend bezieht sich in einigen Ausführungsformen die vorliegende Offenbarung auf ein Verfahren zur Bildung eines SOI-Substrats, das eine relativ dicke (z. B. größer als 75 nm) monokristalline aktive Lage aufweist, die im Wesentlichen frei von Verschiebungsdefekten ist. Das Verfahren sieht eine gute gesamte Dickeschwankung der aktiven Lage vor (z. B. weniger als 4 nm).
  • Mit Blick auf das obige sehen einige Ausführungsformen der vorliegenden Anmeldung ein Verfahren vor, um ein SOI-Substrat herzustellen. Das Verfahren umfasst die epitaktische Bildung einer Silizium-Germanium- (SiGe) Lage über einem Opfersubstrat. Eine erste aktive Lage wird auf der SiGe-Lage gebildet, wobei die erste aktive Lage eine Zusammensetzung aufweist, die sich von der SiGe-Lage unterscheidet. Die erste aktive Lage wird mit einer dielektrischen Lage verbunden, die über einem ersten Substrat gebildet wird. Das Opfersubstrat und die SiGe-Lage werden entfernt. Die erste aktive Lage wird geätzt, um eine Außenkante einer oberen Fläche der dielektrischen Lage offenzulegen. A fortlaufende aktive Lage wird durch epitaktische Bildung einer zweiten aktiven Lage auf der ersten aktiven Lage, der ersten aktiven Lage und der zweiten aktiven Lage gebildet, die eine im Wesentlichen gleiche Zusammensetzung aufweisen.
  • Weiter sehen andere Ausführungsformen der vorliegenden Anmeldung ein Verfahren vor, das die epitaktische Bildung einer Silizium-Germanium- (SiGe) Lage über einem Opfersubstrat vorsieht. Eine erste aktive Lage, die ein Halbleitermaterial umfasst, wird epitaktisch an einer ersten Dicke an der oberen Fläche der SiGe-Lage gebildet. Das Opfersubstrat wird umgedreht und die aktive Lage wird mit einer dielektrischen Lage verbunden, die über einem ersten Substrat gebildet ist. Das Opfersubstrat und ein Abschnitt der SiGe-Lage werden entfernt, während ein verbleibender Abschnitt der SiGe-Lage, der eine obere Fläche der ersten aktiven Lage abdeckt, zurückgelassen wird. Der verbleibende Abschnitt der SiGe-Lage und ein oberer Abschnitt der ersten aktiven Lage werden entfernt. Eine zweite aktive Lage wird an der ersten aktiven Lage gebildet, die erste aktive Lage und die zweite aktive Lage weisen kollektiv eine zweite Dicke auf, die größer ist, als die erste Dicke.
  • Noch weiter stellen andere Ausführungsformen der vorliegenden Anmeldung ein Silizium-auf-Isolator- (SOI) Substrat dar, das eine dielektrische Lage umfasst, die über einem ersten Substrat angeordnet ist, wobei die dielektrische Lage eine Außenkante aufweist, die an einer Außenkante des ersten Substrats angeordnet ist. Eine aktive Lage deckt einen ersten Ringabschnitt der dielektrischen Lage ab. Ein zweiter Ringabschnitt der oberen Fläche der dielektrischen Lage umgibt den ersten Ringabschnitt und erstreckt sich bis zu der Außenkante der dielektrischen Lage. Der zweite Ringabschnitt wird durch die aktive Lage freigelegt.
  • Obiges umschreibt Merkmale mehrerer Ausführungsformen, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen. Fachleuten sollte bekannt sein, dass sie die vorliegende Offenbarung leicht als Grundlage für den Entwurf oder die Modifizierung anderer Verfahren und Strukturen verwenden können, um dieselben Zwecke zu erfüllen und/oder dieselben Vorteile der hierin vorgestellten Ausführungsformen zu erreichen. Fachleute sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (21)

  1. Beansprucht wird:
  2. Verfahren zur Bildung eines SOI-Substrats, umfassend: epitaktische Bildung einer Silizium-Germanium- (SiGe) Lage über einem Opfersubstrat; epitaktische Bildung einer ersten aktiven Lage auf der SiGe-Lage, wobei die erste aktive Lage eine Zusammensetzung aufweist, die sich von SiGe-Lage unterscheidet; Verbindung der ersten aktiven Lage mit einer dielektrischen Lage, die über einem ersten Substrat gebildet wird; Entfernen des Opfersubstrats und der SiGe-Lage; Ätzen der ersten aktiven Lage, um eine Außenkante einer oberen Fläche der dielektrischen Lage offenzulegen; und Bilden einer fortlaufenden aktiven Lage durch epitaktische Bildung einer zweiten aktiven Lage auf der ersten aktiven Lage, wobei die erste aktive Lage und die zweite aktive Lage eine im Wesentlichen gleiche Zusammensetzung aufweisen.
  3. Verfahren aus Anspruch 1, ferner umfassend: Unbedecktlassen der Außenkantenbreite der oberen Fläche der dielektrischen Lage durch die erste oder zweite aktive Lage.
  4. Verfahren nach Anspruch 1 oder 2, wobei die fortlaufende aktive Lage Silizium umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die fortlaufende aktive Lage auf eine Dicke in einem Bereich zwischen ca. 70 nm und ca. 150 nm aufgebaut wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die fortlaufende aktive Lage Seitenwände umfasst, die sich vertikal erstreckende untere Abschnitte aufweisen und obere Abschnitte aufweisen, die einwärts in einer facettierten Form auf eine obere Fläche der fortlaufenden aktiven Lage zulaufen.
  7. Verfahren nach Anspruch 5, wobei eine kristalline Struktur der fortlaufenden aktiven Lage Miller-Indizes von (1,1,1) umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die SiGe-Lage eine Konzentration von Ge zwischen etwa 10 und 100 Atomprozent umfasst.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die SiGe-Lage eine Konzentration von Ge zwischen etwa 25 und 35 Atomprozent umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Entfernung der SiGe-Lage die teilweise Entfernung der SiGe-Lage umfasst, während ein verbleibender Abschnitt, der die erste aktive Lage abdeckt, belassen wird, und Reinigung des verbleibenden Abschnitts durch gleichzeitiges Aussetzung gegen Wasserstoff, Stickstofftrifluorid und Ammoniakplasma sowie Nebenprodukte.
  11. Verfahren nach Anspruch 9, wobei die Entfernung der SiGe-Lage ferner umfasst, den verbleibenden Abschnitt der SiGe-Lage durch einen HCl-Ätzvorgang zu entfernen.
  12. Verfahren aus Anspruch 10, ferner umfassend: Entfernen eines Teils der ersten aktiven Lage nach Entfernung der SiGe-Lage und vor der epitaktischen Bildung der zweiten aktiven Lage.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste aktive Lage auf eine erste Dicke von ca. 20 bis 50 nm aufgebaut wird und die SiGe-Lage auf eine zweite Dicke von ca. 20 nm bis 200 nm aufgebaut wird.
  14. Verfahren, umfassend: epitaktische Bildung einer Silizium-Germanium- (SiGe) Lage über einem Opfersubstrat; epitaktische Bildung einer ersten aktiven Lage, die ein Halbleitermaterial umfasst, an einer ersten Dicke einer oberen Fläche der SiGe-Lage; Umdrehen des Opfersubstrats und Verbindung der ersten aktiven Lage mit einer dielektrischen Lage, die über einem ersten Substrat gebildet wird; Entfernung des Opfersubstrats und eines Abschnitts der SiGe-Lage, während ein verbleibender Abschnitt der SiGe-Lage, der eine obere Fläche der ersten aktiven Lage abdeckt, zurückgelassen wird; Entfernung des verbleibenden Abschnitts der SiGe-Lage und eines oberen Abschnitts der ersten aktiven Lage; und Bildung einer zweiten aktiven Lage an der ersten aktiven Lage, wobei die erste aktive Lage und die zweite aktive Lage kollektiv eine zweite Dicke aufweisen, die größer als die erste Dicke ist.
  15. Verfahren nach Anspruch 13, wobei die Entfernung des Abschnitts der SiGe-Lage Ätzen mit Tetramethylammoniumhydroxid (TMAH) oder Kaliumhydroxid (KOH) umfasst.
  16. Verfahren nach Anspruch 13 oder 14, ferner umfassend: Ätzung der ersten aktiven Lage zur Definition der äußersten Seitenwände und zum Offenlegen einer Außenkante der Fläche der dielektrischen Lage, die zu der ersten aktiven Lage zeigt.
  17. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 15, wobei die Entfernung des verbleibenden Abschnitts der SiGe-Lage Ätzen mit Wasserstoffchlorid (HCl) umfasst.
  18. Verfahren nach einem der vorhergehenden Ansprüche 13 bis 16, wobei die zweite aktive Lage eine geringere Gesamtbreite entlang einer untersten Fläche der zweiten aktiven Schicht aufweist, die größer als eine obere Gesamtbreite entlang einer obersten Fläche der zweiten aktiven Lage ist.
  19. Silizium-auf-Isolator- (SOI) Substrat, umfassend: eine dielektrische Lage, die über einem ersten Substrat angeordnet ist, wobei die dielektrische Lage eine Außenkante aufweist, die an einer Außenkante des ersten Substrats ausgerichtet ist; eine aktive Lage, die einen ersten Ringabschnitt der dielektrischen Lage abdeckt; und einen zweiten Ringabschnitt der oberen Fläche der dielektrischen Lage, der den ersten Ringabschnitt umgibt und sich bis zu der Außenkante der dielektrischen Lage erstreckt, wobei der zweite Ringabschnitt durch die aktive Lage nicht bedeckt wird.
  20. SOI-Substrat nach Anspruch 18, wobei die aktive Lage eine Höhe aufweist, die zwischen ca. 70 nm und ca. 150 nm liegt.
  21. SOI-Substrat nach Anspruch 19, wobei die aktive Lage Seitenwände umfasst, die sich vertikal erstreckende untere Abschnitte aufweisen und obere Abschnitte aufweisen, die in einer facettierten Form zu einer oberen Fläche der aktiven Lage hin einwärts zulaufen.
DE102018125373.7A 2017-11-22 2018-10-14 Verfahren zur Bildung eines SOI-Substrats Pending DE102018125373A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589894P 2017-11-22 2017-11-22
US62/589,894 2017-11-22
US15/904,915 2018-02-26
US15/904,915 US10304723B1 (en) 2017-11-22 2018-02-26 Process to form SOI substrate

Publications (1)

Publication Number Publication Date
DE102018125373A1 true DE102018125373A1 (de) 2019-05-23

Family

ID=66336526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018125373.7A Pending DE102018125373A1 (de) 2017-11-22 2018-10-14 Verfahren zur Bildung eines SOI-Substrats

Country Status (2)

Country Link
DE (1) DE102018125373A1 (de)
TW (1) TWI758562B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736025A (zh) * 2020-12-25 2021-04-30 上海华力集成电路制造有限公司 Soi hyb边缘硅外延制造方法和终端设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US9761721B2 (en) * 2014-05-20 2017-09-12 International Business Machines Corporation Field effect transistors with self-aligned extension portions of epitaxial active regions
JP6785057B2 (ja) * 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736025A (zh) * 2020-12-25 2021-04-30 上海华力集成电路制造有限公司 Soi hyb边缘硅外延制造方法和终端设备
CN112736025B (zh) * 2020-12-25 2024-04-30 上海华力集成电路制造有限公司 Soi hyb边缘硅外延制造方法和终端设备

Also Published As

Publication number Publication date
TWI758562B (zh) 2022-03-21
TW201933537A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102016115986B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE112013000813B4 (de) Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen
DE102018124673B4 (de) Halbleiterstruktur-Schneideverfahren und damit hergestellte Strukturen
DE102016119017B4 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE112013001158B4 (de) Nichtplanare Halbleitereinheit und Verfahren zum Bilden dieser
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102015217930A1 (de) Verfahren zur Herstellung von Halbleiterstrukturen mit Finnenstrukturen mit unterschiedlichen Spannungszuständen, und zugehörige Halbleiterstrukturen
DE102019109857A1 (de) Halbleiter-bauelement und herstellungsverfahren
DE102020109608A1 (de) Dummy-finnen und verfahren zu deren herstellung
DE102017128062A1 (de) Source- und Drain-Epitaxy-Umgestaltung
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
US11158534B2 (en) SOI substrate
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102018125373A1 (de) Verfahren zur Bildung eines SOI-Substrats
DE102020104740B4 (de) Speichervorrichtungen und verfahren zu deren herstellen
DE102020112763A1 (de) Gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication