JP2017201649A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017201649A
JP2017201649A JP2016092400A JP2016092400A JP2017201649A JP 2017201649 A JP2017201649 A JP 2017201649A JP 2016092400 A JP2016092400 A JP 2016092400A JP 2016092400 A JP2016092400 A JP 2016092400A JP 2017201649 A JP2017201649 A JP 2017201649A
Authority
JP
Japan
Prior art keywords
opening
insulating film
semiconductor layer
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016092400A
Other languages
English (en)
Other versions
JP2017201649A5 (ja
JP6785057B2 (ja
Inventor
達矢 宇佐美
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016092400A priority Critical patent/JP6785057B2/ja
Priority to US15/469,455 priority patent/US10158036B2/en
Priority to TW106112850A priority patent/TWI738765B/zh
Priority to CN201710296140.1A priority patent/CN107403799B/zh
Publication of JP2017201649A publication Critical patent/JP2017201649A/ja
Publication of JP2017201649A5 publication Critical patent/JP2017201649A5/ja
Application granted granted Critical
Publication of JP6785057B2 publication Critical patent/JP6785057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】受光素子を含む半導体装置において、製造コストの低減と、受光素子の光学性能の向上とを両立する。【解決手段】例えば、Ｇｅフォトダイオードの構造体を構成するｐ型ゲルマニウム層ＰＧＬと真性ゲルマニウム層ＩＧＬとｎ型ゲルマニウム層ＮＧＬとを連続した選択エピタキシャル成長法により形成する。ＳＯＩ基板１Ｓのシリコン層ＳＬ上に開口部ＯＰを有する絶縁膜ＩＦを形成し、かつ、真性ゲルマニウム層ＩＧＬを開口部ＯＰの内部から絶縁膜ＩＦの上にまではみ出すように形成する。つまり、開口部ＯＰを形成した絶縁膜ＩＦを利用して、真性ゲルマニウム層ＩＧＬの断面形状をマッシュルーム形状とする。【選択図】図４

Description

本発明は、半導体装置およびその製造技術に関し、例えば、光電変換機能を有する受光素子（受光器）を備える半導体装置およびその製造技術に適用して有効な技術に関する。
特開平１０−２９００２３号公報（特許文献１）には、Ｎ型エピタキシャル層に形成された溝の内部に、Ｎ型ゲルマニウム層と、ゲルマニウム単結晶層と、Ｐ型ゲルマニウム層と、Ｐ型シリコン層とを形成する技術が記載されている。
非特許文献１には、シリコン基板上に埋め込み絶縁層を介して形成されたｐ＋型シリコン層と、ｐ＋型シリコン層上に形成されたゲルマニウム層と、ゲルマニウム層上に形成されたｎ＋型シリコンゲルマニウム層（またはノンドープのシリコンゲルマニウム層）と、から構成されるｐｉｎ型構造のＧｅフォトダイオードおよびショットキー型構造のＧｅフォトダイオードが記載されている。
特開平１０−２９００２３号公報
J. Fujikata, M. Noguchi, M. Miura, D. Okamoto, T. Horikawa, and Y. Arakawa, "High Performance Silicon Waveguide-Integrated PIN and Schottky Ge Photodiodes and their Link with Inverter-Type CMOS TIA Circuits" Extended Abstracts of the 2013 International Conference on Solid State Devices and Materials, Fukuoka, 2013, pp980-981
シリコンフォトニクス技術においては、光回路と電子回路とを融合させるため、光電変換機能を有する受光素子が必要不可欠である。特に、シリコン層を光導波路層として使用するシリコンフォトニクス技術においては、例えば、受光素子として、シリコン層を伝わる光を吸収できるようにシリコンよりもバンドギャップの小さなゲルマニウムを利用したフォトダイオードが使用される。ところが、本発明者の検討から、ゲルマニウムを利用したフォトダイオードにおいては、製造コストを低減することと、光学特性の性能向上を図ることを両立することが難しいことが明らかにされている。つまり、シリコンフォトニクス技術で使用される受光素子においては、製造コストの低減と光学性能も向上とを両立する観点から、改善の余地が存在する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、第１面と、第１面と交差する第２面とを有する絶縁膜を利用して、第１面に接する第１半導体層と、第１面および第２面の両方に接する真性半導体層と、第２面に接する第２半導体層とからなる積層構造を形成する。
一実施の形態によれば、受光素子を含む半導体装置において、製造コストの低減と、受光素子の光学性能の向上とを両立することができる。
関連技術におけるＧｅフォトダイオードを含む半導体装置の模式的な構成を示す断面図である。 製造コストの削減に着目した検討技術の模式的な構成を示す断面図である。 実施の形態１におけるＧｅフォトダイオードの模式的な構成を示す平面図である。 図３のＡ−Ａ線で切断した断面図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図５に続く半導体装置の製造工程を示す断面図である。 図６に続く半導体装置の製造工程を示す断面図である。 図７に続く半導体装置の製造工程を示す断面図である。 実施の形態２におけるＧｅフォトダイオードの構成を示す断面図である。 実施の形態２における半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 実施の形態３におけるＧｅフォトダイオードの構成を示す断面図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 実施の形態４におけるＧｅフォトダイオードの構成を示す断面図である。 実施の形態４における半導体装置の製造工程を示す断面図である。 図１８に続く半導体装置の製造工程を示す断面図である。 実施の形態５におけるＧｅフォトダイオードの構成を示す断面図である。 実施の形態５における半導体装置の製造工程を示す断面図である。 図２１に続く半導体装置の製造工程を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
近年、シリコン（Ｓｉ）を材料とした光信号用の伝送線路（光導波路）を基板に作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで、光通信用モジュールを実現する技術であるシリコンフォトニクス技術の開発が積極的に行われている。
シリコンからなる基板上に形成された光導波路を基本とする光回路では、シリコンからなるコア層をシリコンよりも屈折率の小さな酸化シリコン層からなるクラッド層で覆う構造からなるシリコン導波路が主に用いられている。シリコンは電子回路において広く使用されている材料であり、シリコン導波路を使用することにより光回路と電子回路とを同一の基板上に作製することが可能となる。
光回路と電子回路とを融合するためには、光信号を電気信号に変換するための受光素子（受光器）が必要不可欠となるが、シリコンフォトニクス技術で使用される受光素子には、シリコンよりもバンドギャップ（禁制帯幅）の小さいゲルマニウム（Ｇｅ）を利用した受光素子が検討されている。なぜなら、通信波長帯である１．６μｍ程度までの近赤外線を光電変換するためには、近赤外線のエネルギーよりもバンドギャップが小さいことが必要であるからである。さらに、ゲルマニウムは、シリコンとの親和性も高く、ゲルマニウムを利用した受光素子をシリコン導波路上にモノリシックに形成できる利点がある。
そこで、本実施の形態１では、ゲルマニウムを利用したフォトダイオード（以下、Ｇｅフォトダイオードという）を受光素子に採用することを前提として、Ｇｅフォトダイオードにおける製造コストと光学性能の向上との両立を図ることができる工夫を施している。以下では、まず、関連技術を使用して、本発明者が新たに見出した改善の余地を説明し、その後、この改善の余地に対する工夫である本実施の形態１における技術的思想について説明することにする。
＜関連技術の説明＞
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。
図１は、関連技術におけるＧｅフォトダイオードを含む半導体装置の模式的な構成を示す断面図である。図１において、関連技術における半導体装置は、例えば、シリコン単結晶から形成された支持基板ＳＵＢと、支持基板ＳＵＢ上に形成された埋め込み絶縁層ＢＯＸと、埋め込み絶縁層ＢＯＸ上に形成されたシリコン層ＳＬとからなるＳＯＩ（Silicon On Insulator）基板１Ｓを有している。そして、ＳＯＩ基板１Ｓのシリコン層ＳＬは、パターニングされており、このパターニングされたシリコン層ＳＬが光導波路として機能する。
図１に示す関連技術においては、このシリコン層ＳＬと接するように受光素子であるＧｅフォトダイオードＰＤが形成されている。具体的に、ＧｅフォトダイオードＰＤは、図１に示すように、シリコン層ＳＬ内に形成されたｐ型シリコン層ＰＳＬと、シリコン層ＳＬ上に形成された構造体とを有する。このとき、構造体は、ｐ型シリコン層ＰＳＬ上に形成されており、真性ゲルマニウム層ＩＧＬと、真性ゲルマニウム層ＩＧＬ上に形成されたｎ型ゲルマニウム層ＮＧＬと、ｎ型ゲルマニウム層ＮＧＬ上に形成されたキャップ層ＣＡＰとから構成されている。これにより、ＧｅフォトダイオードＰＤは、ＰＩＮ型のフォトダイオードを構成することになる。
さらに、図１に示すように、Ｇｅフォトダイオードが配置されたシリコン層ＳＬを覆うように層間絶縁膜ＩＬが形成されており、この層間絶縁膜ＩＬには、層間絶縁膜ＩＬを貫通するプラグＰＬＧ１ＡとプラグＰＬＧ１Ｂとが形成されている。例えば、プラグＰＬＧ１Ａは、シリコン層ＳＬと接続され、かつ、プラグＰＬＧ１Ｂは、ＧｅフォトダイオードＰＤの最上層に形成されているキャップ層ＣＡＰと接続されている。そして、図１に示すように、プラグＰＬＧ１ＡとプラグＰＬＧ１Ｂとを形成した層間絶縁膜ＩＬ上には、第１層配線が形成されており、この第１層配線は、例えば、プラグＰＬＧ１Ａと接続される配線Ｌ１Ａと、プラグＰＬＧ１Ｂと接続される配線Ｌ１Ｂとを含んでいる。
このように構成されている関連技術におけるＧｅフォトダイオードＰＤでは、シリコン層ＳＬ上に形成される構造体の断面形状が、台形形状（ファセット形状、順テーパ形状）をしている。これは、構造体を構成する真性ゲルマニウム層ＩＧＬをエピタキシャル成長法によって形成するため、成長する結晶方向の関係から、構造体の断面形状が台形形状となるからである。そして、関連技術におけるＧｅフォトダイオードＦＤでは、イオン注入法を使用することにより、真性ゲルマニウム層ＩＧＬの表面に、例えば、リンに代表されるｐ型不純物を導入する。この結果、真性ゲルマニウム層ＩＧＬ上にｎ型ゲルマニウム層ＮＧＬを形成することができる。
ところが、ｎ型ゲルマニウム層ＮＧＬの形成方法として、イオン注入法を使用する場合、フォトレジスト膜の塗布→フォトレジスト膜の露光・現像（パターニング）→イオン注入→フォトレジスト膜の除去という複数の工程を経ることになる。このことは、ｎ型ゲルマニウム層ＮＧＬの形成工程の工程数が多くなることを意味し、これによって、関連技術においては、製造コストが上昇するという問題点がある。さらに、イオン注入法では、ｎ型ゲルマニウム層ＮＧＬの上部にダメージを与えやすく、例えば、結晶欠陥の増加を引き起こすことが懸念される。結晶欠陥が増加するということは、ＧｅフォトダイオードＰＤの暗電流が増加することを意味し、これによって、ＧｅフォトダイオードＰＤのＳ／Ｎ比が低下することを意味する。つまり、暗電流とは、ＧｅフォトダイオードＰＤに光が照射されていないにも関わらず、Ｇｅフォトダイオードに流れる雑音電流を意味する。この暗電流が大きくなると、ＧｅフォトダイオードＰＤに光が照射された場合に流れる電流（シグナル）に対するノイズ成分（暗電流）が大きくなって、Ｇｅフォトダイオードの検出感度が低下することになる。すなわち、関連技術のように、ｎ型ゲルマニウム層ＮＧＬの形成方法としてイオン注入法を使用すると、製造コストの上昇と、ＧｅフォトダイオードＰＤの性能低下を招くことになる。したがって、関連技術には、製造コストの低減と、ＧｅフォトダイオードＰＤの性能向上とを図る観点から改善が必要であることがわかる。
この点に関し、製造コストの削減に着目して、図１に示す関連技術を改良することが考えられる。具体的には、Ｇｅフォトダイオードの製造工程にイオン注入法を使用する替わりに連続エピタキシャル成長法を使用するものである。
以下に、この検討技術について説明する。図２は、製造コストの削減に着目した検討技術の模式的な構成を示す断面図である。図２において、検討技術においても、ＳＯＩ基板１Ｓのシリコン層ＳＬ上に、Ｇｅフォトダイオードを構成する構造体が形成されているが、この検討技術においては、ＧｅフォトダイオードＰＤの構造体を連続エピタキシャル成長法で形成する。具体的には、図２に示すように、まず、エピタキシャル成長法によって、シリコン層ＳＬ上に、ｐ型不純物（ボロン）を導入したｐ型ゲルマニウム層ＰＧＬを形成し、その後、ドーピングガスの供給を停止したエピタキシャル成長法によって、真性ゲルマニウム層ＩＧＬを形成する。そして、さらに、エピタキシャル成長法によって、真性ゲルマニウム層ＩＧＬ上に、ｎ型不純物（リン）を導入したｎ型ゲルマニウム層ＮＧＬを形成する。このようにして、Ｇｅフォトダイオードを構成する構造体を形成することができる。このとき、検討技術では、構造体の形成工程において、フォトリソグラフィ工程を含むイオン注入法を使用する替わりに連続エピタキシャル成長法を使用していることから、工程数を削減できる。つまり、検討技術では、イオン注入法に替えて、連続エピタキシャル成長法を使用することにより、製造コストを削減することができる。さらに、検討技術では、イオン注入法を使用しないことから、イオン注入によるダメージに起因して、Ｇｅフォトダイオードの暗電流が増加するという問題点が顕在化することを抑制することができる。したがって、検討技術によれば、製造コストの低減と、ＧｅフォトダイオードＰＤの性能向上との両立を図ることができることがわかる。
ところが、本発明者の検討によると、検討技術では、新たな改善の検討が必要であることが判明したので、この点について説明する。図２において、検討技術では、ＧｅフォトダイオードＰＤの構造体を連続エピタキシャル成長法で形成する。ここで、連続エピタキシャル成長法では、成長する結晶方位の関係から、図２に示すように、ＧｅフォトダイオードＰＤの構造体の断面形状は、台形形状に形成される。この結果、図２の領域ＡＲに着目すると、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬが近接することになる。このことは、領域ＡＲ近傍において、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間に導電型不純物の相互拡散が生じやすくなることを意味する。ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間で導電型不純物の相互拡散が生じるということは、ｐ型ゲルマニウム層ＰＧＬにｎ型不純物が導入され、かつ、ｎ型ゲルマニウム層ＮＧＬにｐ型不純物が導入されことを意味する。このことは、ｐ型ゲルマニウム層ＰＧＬのｐ型半導体層としての機能が損なわれるとともに、ｎ型ゲルマニウム層ＮＧＬのｎ型半導体層としての機能が損なわれることを意味する。すなわち、イオン注入法に替えて、連続エピタキシャル成長法を使用する検討技術においては、イオン注入法を使用する関連技術に比べて、製造コストの低減と、ＧｅフォトダイオードＰＤの性能向上との両立を図ることができると期待される。ところが、実際には、連続エピタキシャル成長法で形成されるＧｅフォトダイオードＰＤの構造体の断面形状が台形形状になることに起因して、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間で導電型不純物の相互拡散が生じるという新たな問題点が顕在化するのである。すなわち、単に、イオン注入法に替えて、連続エピタキシャル成長法を使用すれば、製造コストの低減と、ＧｅフォトダイオードＰＤの性能向上との両立を図ることができるというのは、単純すぎるのであり、連続エピタキシャル成長法に特有の性質に起因する改善の余地を克服する必要がある。
このように、本発明者は、連続エピタキシャル成長法に特有の性質に起因する改善の余地として、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間で導電型不純物の相互拡散が生じるおそれがあるという知見を新たに見出し、この知見に基づいて、連続エピタキシャル成長法を使用しながらも、ＧｅフォトダイオードＰＤの性能向上を図ることができる工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明することにする。
＜Ｇｅフォトダイオードの構成＞
図３は、本実施の形態１におけるＧｅフォトダイオードＰＤ１の模式的な構成を示す平面図である。図３において、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、ＳＯＩ基板１Ｓ上に形成されている。そして、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、配線Ｌ１Ａおよび配線Ｌ１Ｂと電気的に接続されており、このＧｅフォトダイオードＰＤ１は、配線Ｌ１Ａおよび配線Ｌ１Ｂと平面的に重なる部分と、配線Ｌ１Ａおよび配線Ｌ１Ｂと平面的に重ならない部分とを有している。すなわち、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、光電変換機能を有する受光素子であり、配線Ｌ１Ａおよび配線Ｌ１Ｂと平面的に重ならない部分において、入射光を受光可能に構成されている。つまり、本実施の形態１におけるＧｅフォトダイオードＰＤ１（受光素子）は、ＧｅフォトダイオードＰＤ１の上方側から入射される光を受光可能に構成されている。
次に、図４は、図３のＡ−Ａ線で切断した断面図である。図４に示すように、例えば、シリコン単結晶から形成された支持基板ＳＵＢと、支持基板ＳＵＢ上に形成された埋め込み絶縁層ＢＯＸと、埋め込み絶縁層ＢＯＸ上に形成されたシリコン層ＳＬとからなるＳＯＩ基板１Ｓ上に、ＧｅフォトダイオードＰＤ１が形成されている。このとき、ＳＯＩ基板１Ｓのシリコン層ＳＬは、光導波路層として機能し、ＧｅフォトダイオードＰＤ１は、光導波路層として機能するシリコン層ＳＬを伝わる光を受光可能なように構成されている。すなわち、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、まず、図３に示す配線Ｌ１Ａおよび配線Ｌ１Ｂと平面的に重ならない部分を有することにより、ＧｅフォトダイオードＰＤ１の上方側から入射される光を受光可能に構成されている。さらに、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、シリコン層ＳＬと接するように構成されている結果、光導波路層として機能するシリコン層ＳＬを伝わる光を受光可能なようにも構成されている。つまり、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、互いに異なる入射方向からの光を受光可能なように構成されており、ＧｅフォトダイオードＰＤ１の上方側から入射される光に対する受光素子として機能させることもできるし、光導波路層であるシリコン層ＳＬを伝わる光に対する受光素子として機能させることもできることになる。
続いて、図４に示すように、ＳＯＩ基板１Ｓのシリコン層ＳＬを覆うように、例えば、酸化シリコン膜からなる絶縁膜ＩＦが形成されている。そして、この絶縁膜ＩＦに開口部ＯＰが形成されており、開口部ＯＰからシリコン層ＳＬの表面の一部が露出している。
開口部ＯＰから露出するシリコン層ＳＬの表面上には、開口部ＯＰの内部に収まるように、ｐ型ゲルマニウム層ＰＧＬが形成されている。ｐ型ゲルマニウム層ＰＧＬ上には、真性ゲルマニウム層ＩＧＬが形成されている。この真性ゲルマニウム層ＩＧＬは、開口部ＯＰの内部を埋め込み、かつ、真性ゲルマニウム層ＩＧＬの一部が開口部ＯＰからはみ出して絶縁膜ＩＦの上面ＵＳと直接接触するように形成されている。すなわち、図４に示すように、真性ゲルマニウム層ＩＧＬは、開口部ＯＰから露出する絶縁膜ＩＦの側面ＳＳと接するとともに、開口部ＯＰが形成された絶縁膜ＩＦの上面ＵＳと接するように形成されている。この結果、例えば、図４に示すように、真性ゲルマニウム層ＩＧＬの断面形状は、マッシュルーム形状のような形状となる。そして、ｎ型ゲルマニウム層ＮＧＬは、真性ゲルマニウム層ＩＧＬの表面を覆うように形成される結果、ｎ型ゲルマニウム層ＮＧＬは、絶縁膜ＩＦの上面ＵＳと接触することになる。さらに、このｎ型ゲルマニウム層ＮＧＬの表面を覆うように、キャップ層ＣＡＰが形成されており、このキャップ層ＣＡＰは、絶縁膜ＩＦの上面ＵＳと接触している。キャップ層ＣＡＰは、例えば、リン（ｎ型不純物）を導入したシリコン層や、シリコンゲルマニウム層（ＳｉＧｅ層）から構成される。
以上のようにして、ＳＯＩ基板１Ｓのシリコン層ＳＬ上に、本実施の形態１におけるＧｅフォトダイオードＰＤ１の構造体が形成されていることになる。すなわち、図４に示すように、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、側面ＳＳと側面ＳＳと交差する上面ＵＳとを有する絶縁膜ＩＦと、絶縁膜ＩＦの側面ＳＳに接するｐ型ゲルマニウム層とを有する。特に、本実施の形態１では、絶縁膜ＩＦには、絶縁膜ＩＦを貫通する開口部ＯＰが形成され、絶縁膜の側面ＳＳは、開口部ＯＰの内壁面である。そして、本実施の形態１におけるＧｅフォトダイオードＰＤ１は、絶縁膜ＩＦの側面ＳＳと上面ＵＳとに接し、かつ、ｐ型ゲルマニウム層ＰＧＬ上に形成された真性ゲルマニウム層ＩＧＬと、絶縁膜ＩＦの上面ＵＳと接し、かつ、真性ゲルマニウム層ＩＧＬ上に形成されたｎ型ゲルマニウム層ＮＧＬとを有する。
この結果、図４に示すように、本実施の形態１におけるＧｅフォトダイオードＰＤ１の構造体は、絶縁膜ＩＦを貫通する開口部ＯＰの内部から絶縁膜ＩＦの上面ＵＳにわたって形成されていることになる。さらに、本実施の形態１におけるＧｅフォトダイオードＰＤ１の構造体は、ＳＯＩ基板１Ｓのシリコン層ＳＬ上に形成されている。このとき、シリコン層ＳＬは、シリコン（Ｓｉ）から構成されている一方、ＧｅフォトダイオードＰＤ１の構造体を構成するｐ型ゲルマニウム層ＰＧＬと真性ゲルマニウム層ＩＧＬとｎ型ゲルマニウム層ＮＧＬとは、ゲルマニウム（Ｇｅ）から構成されている。したがって、シリコン層ＳＬのバンドギャップは、ｐ型ゲルマニウム層ＰＧＬと真性ゲルマニウム層ＩＧＬとｎ型ゲルマニウム層ＮＧＬのいずれの層のバンドギャップよりも大きいことになる。
次に、図４に示すように、ＳＯＩ基板１Ｓ上に形成されたＧｅフォトダイオードＰＤ１を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬが形成されている。そして、層間絶縁膜ＩＬと絶縁膜ＩＦとには、層間絶縁膜ＩＬと絶縁膜ＩＦとを貫通して、ＳＯＩ基板１Ｓのシリコン層ＳＬに達するプラグＰＬＧ１Ａが形成されており、このプラグＰＬＧ１Ａは、例えば、層間絶縁膜ＩＬの上面上に形成されている配線Ｌ１Ａと電気的に接続されている。さらに、層間絶縁膜ＩＬには、層間絶縁膜ＩＬの上面からＧｅフォトダイオードＰＤ１のキャップ層ＣＡＰに達するプラグＰＬＧ１Ｂが形成されており、このプラグＰＬＧ１Ｂは、例えば、層間絶縁膜ＩＬの上面上に形成されている配線Ｌ１Ｂと電気的に接続されている。プラグＰＬＧ１ＡおよびプラグＰＬＧ１Ｂは、例えば、チタンと窒化チタン膜からなるバリア導体膜と、アルミニウム膜（アルミニウム合金膜）とから形成され、同様に、配線Ｌ１Ａおよび配線Ｌ１Ｂも例えば、チタンと窒化チタン膜からなるバリア導体膜と、アルミニウム膜（アルミニウム合金膜）とから形成されている。
このように構成された本実施の形態１におけるＧｅフォトダイオードＰＤ１によれば、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとによって挟まれた真性ゲルマニウム層ＩＧＬが空乏化して空乏層として機能する。この結果、空乏層として機能する真性ゲルマニウム層に、ゲルマニウムのバンドギャップよりも大きなエネルギーを有する光が入射すると、価電子帯の電子が伝導帯に励起されることによって、正孔電子対が発生する。そして、伝導帯に励起された電子は、空乏層内の電界によって、ｎ型ゲルマニウム層ＮＧＬに注入される一方、価電子帯に形成された正孔は、空乏層内の電界によって、ｐ型ゲルマニウム層ＰＧＬに注入される。これにより、ｎ型ゲルマニウム層ＮＧＬに注入された電子は、ｎ型ゲルマニウム層ＮＧＬ→キャップ層ＣＡＰ→プラグＰＬＧ１Ｂ→配線Ｌ１Ｂの経路に沿って流れる。一方、ｐ型ゲルマニウム層ＰＧＬに注入された正孔は、ｐ型ゲルマニウム層ＰＧＬ→シリコン層ＳＬ→プラグＰＬＧ１Ａ→配線Ｌ１Ａの経路に沿って流れる。このようにして、本実施の形態１におけるＧｅフォトダイオードＰＤ１によれば、入射した光を電気信号（電流）に変換する光電変換機能が実現されることがわかる。
＜半導体装置の製造方法＞
本実施の形態１におけるＧｅフォトダイオードを含む半導体装置は、上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。
まず、図５に示すように、支持基板ＳＵＢと、この支持基板ＳＵＢ上に形成された埋め込み絶縁層ＢＯＸと、埋め込み絶縁層ＢＯＸ上に形成されたシリコン層ＳＬとを有するＳＯＩ基板１Ｓを用意する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、ＳＯＩ基板１Ｓのシリコン層ＳＬをパターニングする。具体的に、シリコン層ＳＬのパターニングは、光導波路層を形成するように行なわれる。
次に、図６に示すように、パターニングしたシリコン層ＳＬを覆う絶縁膜ＩＦを形成する。この絶縁膜ＩＦは、例えば、酸化シリコン膜から形成することができ、例えば、ＣＶＤ法（Chemical Vapor Deposition）を使用することにより形成することができる。これにより、パターニングされたシリコン層ＳＬは、埋め込み絶縁層ＢＯＸと絶縁膜ＩＦで囲まれることになる。そして、酸化シリコン膜の屈折率は、シリコン層ＳＬの屈折率よりも小さいことから、屈折率の大きなシリコン層ＳＬをコア層とし、かつ、屈折率の小さな酸化シリコン膜をクラッド層とする光導波路が形成されることになる。すなわち、シリコン層ＳＬを伝わる光は、屈折率の小さなクラッド層によって全反射することにより、クラッド層に漏れ出ることなく、コア層であるシリコン層ＳＬを伝わることになる。
続いて、図６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜ＩＦに、絶縁膜ＩＦを貫通する開口部ＯＰを形成する。これにより、開口部ＯＰを有する絶縁膜ＩＦは、開口部ＯＰの内壁面である側面ＳＳと、この側面ＳＳと交差する上面ＵＳとを有することになる。なお、絶縁膜ＩＦに開口部ＯＰを形成する結果、開口部ＯＰの底面からは、シリコン層ＳＬの表面の一部が露出することになる。
その後、図７に示すように、選択エピタキシャル成長法を使用することにより、開口部ＯＰの底面から露出するシリコン層ＳＬの表面に、ｐ型ゲルマニウム層ＰＧＬを形成する。具体的に、ｐ型ゲルマニウム層ＰＧＬは、主に、モノゲルマンガスとジボランガスとを含む選択エピタキシャル成長法により、ボロン（ホウ素：ｐ型不純物）が導入されたゲルマニウム層を形成する。このとき、図７に示すように、ｐ型ゲルマニウム層ＰＧＬは、絶縁膜ＩＦに形成された開口部ＯＰの内部に収まるように形成される。
続いて、同じチャンバ内において、ドーパントガス（ジボランガス）の供給を停止した状態で、モノゲルマンガスを含む選択エピタキシャル成長法により、導電型不純物を含有しないノンドープの真性ゲルマニウム層ＩＧＬを、開口部ＯＰの内壁面から露出するｐ型ゲルマニウム層ＰＧＬを起点として、ｐ型ゲルマニウム層ＰＧＬ上に形成する。このとき、真性ゲルマニウム層ＩＧＬは、開口部ＯＰの内部から絶縁膜ＩＦの上面ＵＳにはみ出すように形成される。すなわち、本実施の形態１において、真性ゲルマニウム層ＩＧＬは、絶縁膜ＩＦの側面ＳＳ（開口部ＯＰの内壁面）と接触し、かつ、絶縁膜ＩＦの上面ＵＳと接触するように形成される。この結果、本実施の形態１において形成される真性ゲルマニウム層ＩＧＬの断面形状は、マッシュルーム形状（キノコ形状）となる。
次に、同じチャンバ内において、モノゲルマンガスにフォスフィンガスを添加した選択エピタキシャル成長法により、真性ゲルマニウム層ＩＧＬの表面を覆うように、ｎ型ゲルマニウム層ＮＧＬを形成する。この結果、図７に示すように、ｎ型ゲルマニウム層ＮＧＬは、真性ゲルマニウム層ＩＧＬの表面を覆うように形成されるとともに、端部において、絶縁膜ＩＦの上面ＵＳと接触するように形成される。
その後、シラン系ガスを使用した選択エピタキシャル成長法により、ｎ型ゲルマニウム層ＮＧＬの表面を覆うように、例えば、リンを導入したシリコン（Ｓｉ）からなるキャップ層ＣＡＰを形成する。このキャップ層ＣＡＰも、端部において、絶縁膜ＩＦの上面ＵＳと接触するように形成されることになる。以上のようにして、同一チャンバ内において、供給する原料ガスを切り換えた連続選択エピタキシャル成長法により、ｐ型ゲルマニウム層ＰＧＬと、真性ゲルマニウム層ＩＧＬと、ｎ型ゲルマニウム層ＮＧＬと、キャップ層ＣＡＰとからなるＧｅフォトダイオードの構造体を形成することができる。
続いて、図８に示すように、Ｇｅフォトダイオードの構造体上を含むＳＯＩ基板１Ｓ上に層間絶縁膜ＩＬを形成する。層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成することができ、例えば、ＣＶＤ法を使用することにより形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬおよび絶縁膜ＩＦを貫通してＳＯＩ基板１Ｓのシリコン層ＳＬの表面に達するコンタクトホールＣＮＴ１Ａを形成する。同様に、層間絶縁膜ＩＬの表面からキャップ層ＣＡＰの表面に達するコンタクトホールＣＮＴ１Ｂも形成する。
次に、図４に示すように、コンタクトホールＣＮＴ１ＡおよびコンタクトホールＣＮＴ１Ｂ内を含む層間絶縁膜ＩＬの表面にバリア導体膜を形成し、その後、バリア導体膜上にアルミニウム膜（アルミニウム合金膜）を形成し、さらに、アルミニウム膜上にバリア導体膜を形成する。これにより、コンタクトホールＣＮＴ１Ａの内部およびコンタクトホールＣＮＴ１Ｂの内部を埋め込んだプラグＰＬＧ１ＡおよびプラグＰＬＧ１Ｂを形成することができるとともに、層間絶縁膜ＩＬの表面を覆う積層膜（バリア導体膜＋アルミニウム膜＋バリア導体膜）を形成することができる。このとき、例えば、バリア導体膜は、チタン膜（Ｔｉ膜）と窒化チタン膜（ＴｉＮ膜）からなり、例えば、スパッタリング法を使用することにより形成することができる。また、アルミニウム膜も、スパッタリング法を使用することにより形成することができる。なお、アルミニウム膜に替えて、アルミニウム合金膜（Ａｌ−Ｓｉ−Ｃｕ膜など）を使用することもできる。
その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬの表面に形成されている積層膜をパターニングすることにより、プラグＰＬＧ１Ａと電気的に接続される配線Ｌ１Ａ、および、プラグＰＬＧ１Ｂと電気的に接続される配線Ｌ１Ｂを形成する。以上のようにして、本実施の形態１におけるＧｅフォトダイオードを含む半導体装置を製造することができる。
なお、本実施の形態１では、バリア導体膜とアルミニウム膜からプラグＰＬＧ１ＡおよびプラグＰＬＧ１Ｂを形成したが、これに限らず、例えば、プラグＰＬＧ１ＡおよびプラグＰＬＧ１Ｂをバリア膜とタングステン膜から形成することもできる。また、配線Ｌ１Ａおよび配線Ｌ１Ｂは、アルミニウム配線に限られるものではなく、例えば、ダマシン法を使用した銅配線から形成することもできる。
＜実施の形態１における特徴＞
続いて、本実施の形態１における特徴点について説明する。本実施の形態１における第１特徴点は、例えば、図７に示すように、Ｇｅフォトダイオードの構造体を構成するｐ型ゲルマニウム層ＰＧＬと真性ゲルマニウム層ＩＧＬとｎ型ゲルマニウム層ＮＧＬとを連続した選択エピタキシャル成長法により形成している点にある。これにより、本実施の形態１によれば、工程数の多いイオン注入法を使用する替わりに連続した選択エピタキシャル成長法を使用していることから、工程数を削減できる。つまり、本実施の形態１によれば、工程数を削減できることから、Ｇｅフォトダイオードを含む半導体装置の製造コストを削減することができる。さらに、本実施の形態１における第１特徴点によれば、イオン注入法を使用しないことから、イオン注入によるダメージに起因して、Ｇｅフォトダイオードの暗電流が増加することを抑制できる。この結果、本実施の形態１における第１特徴点によれば、製造コストの低減と、Ｇｅフォトダイオードの性能向上との両立を図ることができることになる。
ただし、本発明者の検討によると、上述した第１特徴点の副作用として、連続した選択エピタキシャル成長法に特有の性質（結晶方位に基づく成長）によって形成される台形形状（ファセット形状、順テーパ形状）に起因して、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとが近接することになる。この結果、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間で導電型不純物の相互拡散が生じるおそれがある。そして、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間での相互拡散が生じると、ｐ型ゲルマニウム層ＰＧＬのｐ型半導体層としての機能が損なわれるとともに、ｎ型ゲルマニウム層ＮＧＬのｎ型半導体層としての機能が損なわれることが懸念される。
そこで、本実施の形態１では、連続した選択エピタキシャル成長法を使用するという第１特徴点を前提としながらも、Ｇｅフォトダイオードの性能向上を図るため、以下に示す第２特徴点も有している。すなわち、本実施の形態１における第２特徴点は、例えば、図４に示すように、ＳＯＩ基板１Ｓのシリコン層ＳＬ上に開口部ＯＰを有する絶縁膜ＩＦを形成し、かつ、真性ゲルマニウム層ＩＧＬを開口部ＯＰの内部から絶縁膜ＩＦの上にまではみ出すように形成する点にある。言い換えれば、本実施の形態１における第２特徴点は、開口部ＯＰを形成した絶縁膜ＩＦを利用して、真性ゲルマニウム層ＩＧＬの断面形状をマッシュルーム形状とする点にあるともいえる。
これにより、図４に示すように、真性ゲルマニウム層ＩＧＬの下層に形成されるｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰの内部に収まることになる。一方、真性ゲルマニウム層ＩＧＬの表面上に形成されるｎ型ゲルマニウム層ＮＧＬは、開口部ＯＰに接触することなく、真性ゲルマニウム層ＩＧＬの表面と絶縁膜ＩＦの上面ＵＳとの接触するように形成される。この結果、図４に示すように、絶縁膜ＩＦの開口部ＯＰによる段差によって、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとが近接することを抑制できる。つまり、本実施の形態１における第２特徴点によれば、開口部ＯＰの内部から絶縁膜ＩＦの上面ＵＳにまではみ出すように形成された真性ゲルマニウム層ＩＧＬの存在によって、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの接触が防止される。言い換えれば、ｐ型ゲルマニウム層ＰＧＬが開口部ＯＰの内壁面（絶縁膜ＩＦの側面ＳＳ）と接するように形成される一方、ｎ型ゲルマニウム層ＮＧＬが絶縁膜ＩＦの側面ＳＳと交差する上面ＵＳと接触するように形成される。この結果、絶縁膜ＩＦの側面ＳＳと上面ＵＳとによって形成されるギャップ（段差）によって、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの接触が防止されるのである。
このことは、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの接触に起因する導電型不純物の相互拡散が抑制されることを意味する。したがって、本実施の形態１における第２特徴点によれば、ｐ型ゲルマニウム層ＰＧＬのｐ型半導体層としての機能を維持できるとともに、ｎ型ゲルマニウム層ＮＧＬのｎ型半導体層としての機能も維持することができる。このことから、本実施の形態１における第２特徴点によれば、Ｇｅフォトダイオードの性能低下を抑制することができる。
以上のことから、本実施の形態１における第１特徴点と第２特徴点との組み合わせによって、Ｇｅフォトダイオードの製造コストを削減と、Ｇｅフォトダイオードの性能向上とを両立することができる。特に、本実施の形態１における第１特徴点によって、イオン注入法に替えて連続した選択エピタキシャル成長法を使用することによる製造コストの削減と、イオン注入法を使用することによるダメージに起因する暗電流の増加を抑制することができる。そして、本実施の形態１における第２特徴点によって、第１特徴点の利点を維持しながら、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの近接に起因する導電型不純物の相互拡散という第１特徴点の副作用を抑制することができる。すなわち、本実施の形態１における第１特徴点と第２特徴点とを組み合わせることにより、第１特徴点の利点と、第２特徴点による第１特徴点の副作用の補填との相乗効果によって、Ｇｅフォトダイオードを含む半導体装置の製造コストの削減と性能向上とを両立できるという顕著な効果を得ることができる。
（実施の形態２）
＜Ｇｅフォトダイオードの構成＞
次に、本実施の形態２におけるＧｅフォトダイオードについて説明する。本実施の形態２におけるＧｅフォトダイオードは、前記実施の形態１におけるＧｅフォトダイオードとほぼ同様の構成をしているため、相違点を中心に説明する。
図９は、本実施の形態２におけるＧｅフォトダイオードの構成を示す断面図である。図９において、本実施の形態２におけるＧｅフォトダイオードＰＤ２は、絶縁膜ＩＦの下層に形成されたシリコン層ＳＬを有し、絶縁膜ＩＦおよびシリコン層ＳＬを貫通するように開口部ＯＰが形成されている。そして、この開口部ＯＰは、シリコン層ＳＬの下層に形成されている埋め込み絶縁層ＢＯＸにまで達している。そして、本実施の形態２におけるＧｅフォトダイオードＰＤ２において、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰの内壁面から露出するシリコン層ＳＬと接している。つまり、本実施の形態２におけるＧｅフォトダイオードＰＤ２では、前記実施の形態１とは異なり、開口部ＯＰが、絶縁膜ＩＦだけでなく、ＳＯＩ基板１Ｓのシリコン層ＳＬも貫通して、ＳＯＩ基板１Ｓの埋め込み絶縁層ＢＯＸにまで達している。この結果、前記実施の形態１では、例えば、図４に示すように、シリコン層ＳＬ上にｐ型ゲルマニウム層ＰＧＬが形成されていたのに対し、本実施の形態２では、開口部ＯＰの内壁面から露出するシリコン層ＳＬの側面にｐ型ゲルマニウム層ＰＧＬが形成されている。この点に本実施の形態２における特徴点がある。
これにより、図９に示すように、本実施の形態２におけるＧｅフォトダイオードＰＤ２によっても、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとは、開口部ＯＰの内部から絶縁膜ＩＦの上面ＵＳにはみ出すように形成されている真性ゲルマニウム層ＩＧＬによって、互いに離間することになる。この結果、本実施の形態２におけるＧｅフォトダイオードＰＤ２においても、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間での導電型不純物の相互拡散を抑制することができる。
さらに、本実施の形態２におけるＧｅフォトダイオードＰＤ２に特有の利点としては、光導波路となるシリコン層ＳＬの水平方向から入射する光に対して、ＧｅフォトダイオードＰＤ２の受光面積が大きくなるため、ＧｅフォトダイオードＰＤ２の受光効率を向上できる利点を得ることができる。すなわち、前記実施の形態１におけるＧｅフォトダイオードＰＤ１への入射光は、例えば、図３に示すように、ＧｅフォトダイオードＰＤ１の上方から入射する光も受光可能であるとともに、図４に示すように、ＧｅフォトダイオードＰＤ１の下層に形成されているシリコン層ＳＬ（光導波路）から入射する光も受光可能なように構成されている。この点に関し、本実施の形態２におけるＧｅフォトダイオードＰＤ２も同様であるが、特に、本実施の形態２におけるＧｅフォトダイオードＰＤ２の構成においては、シリコン層ＳＬの水平方向から入射する光に対して、ＧｅフォトダイオードＰＤ２の受光面積が大きくなる。このことから、本実施の形態２におけるＧｅフォトダイオードＰＤ２は、特に、光導波路であるシリコン層ＳＬから入射する光を受光する構成に適用する場合、受光効率を向上できるという利点を得ることができる。
＜Ｇｅフォトダイオードの製造方法＞
続いて、本実施の形態２におけるＧｅフォトダイオードＰＤ２を含む半導体装置の製造方法について、図面を参照しながら説明する。まず、図１０に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パターニングされたシリコン層ＳＬを覆う絶縁膜ＩＦと、シリコン層ＳＬとを貫通し、かつ、ＳＯＩ基板１Ｓの埋め込み絶縁層ＢＯＸに達する開口部ＯＰを形成する。
次に、図１１に示すように、選択エピタキシャル成長法を使用することにより、開口部ＯＰの内壁面から露出するシリコン層ＳＬの表面を起点として、ｐ型ゲルマニウム層ＰＧＬを形成する。具体的に、ｐ型ゲルマニウム層ＰＧＬは、主に、モノゲルマンガスとジボランガスとを含む選択エピタキシャル成長法により、ボロン（Ｂ）が導入されたゲルマニウム層を形成する。その後、図１１に示すように、前記実施の形態１と同様にして、供給される原料ガスを切り換えた選択エピタキシャル成長法により、真性ゲルマニウム層ＩＧＬと、ｎ型ゲルマニウム層ＮＧＬと、キャップ層ＣＡＰとを順次形成する。このとき、図１１に示すように、真性ゲルマニウム層ＩＧＬが、開口部ＯＰの内部から絶縁膜ＩＦの表面にはみ出すように形成されるため、開口部ＯＰの内壁面に形成されているｐ型ゲルマニウム層ＰＧＬと、絶縁膜ＩＦの上面ＵＳに接触するｎ型ゲルマニウム層ＮＧＬとは、絶縁膜ＩＦの側面ＳＳと上面ＵＳとの位置関係に起因して離間される。この結果，本実施の形態２においても、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとが近接することに起因する導電型不純物の相互拡散を抑制することができる。
その後、図１２に示すように、Ｇｅフォトダイオードの構造体上を含むＳＯＩ基板１Ｓ上に層間絶縁膜ＩＬを形成する。層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成することができ、例えば、ＣＶＤ法を使用することにより形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬおよび絶縁膜ＩＦを貫通してＳＯＩ基板１Ｓのシリコン層ＳＬの表面に達するコンタクトホールＣＮＴ１Ａを形成する。同様に、層間絶縁膜ＩＬの表面からキャップ層ＣＡＰの表面に達するコンタクトホールＣＮＴ１Ｂも形成する。そして、前記実施の形態１における半導体装置の製造工程と同様の工程を経ることにより、図９に示すような本実施の形態２におけるＧｅフォトダイオードＰＤ２を含む半導体装置を製造することができる。
（実施の形態３）
＜Ｇｅフォトダイオードの構成＞
次に、本実施の形態３におけるＧｅフォトダイオードについて説明する。本実施の形態３におけるＧｅフォトダイオードは、前記実施の形態１におけるＧｅフォトダイオードとほぼ同様の構成をしているため、相違点を中心に説明する。
図１３は、本実施の形態３におけるＧｅフォトダイオードの構成を示す断面図である。図１３において、本実施の形態３におけるＧｅフォトダイオードＰＤ３は、埋め込み絶縁層ＢＯＸ上にシリコン層ＳＬを有し、このシリコン層ＳＬには、シリコン層ＳＬを貫通する開口部ＯＰ２が形成されている。そして、開口部ＯＰ２が形成されたシリコン層ＳＬ上には、絶縁膜ＩＦが形成されており、この絶縁膜ＩＦには、絶縁膜ＩＦを貫通する開口部ＯＰ１が形成されている。そして、図１３に示すように、絶縁膜ＩＦに形成されている開口部ＯＰ１と、シリコン層ＳＬに形成されている開口部ＯＰ２とは、互いに連通しており、開口部ＯＰ２は、開口部ＯＰ１を内包している。言い換えれば、開口部ＯＰ２のサイズは、開口部ＯＰ１のサイズよりも大きくなっている。この結果、図１３に示すように、開口部ＯＰ２から絶縁膜ＩＦの下面ＢＳの一部が露出することになる。
図１３に示すように、開口部ＯＰ２の側面から露出するシリコン層ＳＬに接するように、ｐ型ゲルマニウム層ＰＧＬが形成されており、このｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ２から露出する絶縁膜ＩＦの下面ＢＳとも接している。このとき、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ１の内部側へはみ出していない。すなわち、平面視において、ｐ型ゲルマニウム層ＰＧＬは、絶縁膜ＩＦに形成された開口部ＯＰ１と重ならないように配置されているということもでき、さらには、平面視において、ｐ型ゲルマニウム層ＰＧＬは、絶縁膜ＩＦに形成された開口部ＯＰ１の外側に配置されているということもできる。
続いて、図１３に示すように、開口部ＯＰ２の内部を埋め込み、かつ、開口部ＯＰ１の内部にわたって、真性ゲルマニウム層ＩＧＬが形成されており、この真性ゲルマニウム層ＩＧＬ上にｎ型ゲルマニウム層ＮＧＬが形成されている。このとき、ｎ型ゲルマニウム層ＮＧＬは、開口部ＯＰ１から露出する絶縁膜ＩＦの側面ＳＳ（開口部ＯＰ１の内壁面）と接するように形成されている。さらに、ｎ型ゲルマニウム層ＮＧＬ上には、キャップ層ＣＡＰが形成されている。ここで、キャップ層ＣＡＰの上面は、絶縁膜ＩＦの上面ＵＳよりも低くなっている。すなわち、図１３に示すように、真性ゲルマニウム層ＩＧＬとｎ型ゲルマニウム層ＮＧＬとキャップ層ＣＡＰとは、絶縁膜ＩＦに形成された開口部ＯＰ１の内部に形成され、開口部ＯＰ１からはみ出さないように形成されている。
以上のように、本実施の形態３におけるＧｅフォトダイオードＰＤ３を含む半導体装置は、絶縁膜ＩＦの下層に形成されたシリコン層ＳＬと、絶縁膜ＩＦを貫通する開口部ＯＰ１と、シリコン層ＳＬを貫通し、かつ、開口部ＯＰ１と連通し、かつ、平面視において、開口部ＯＰ１を内包する開口部ＯＰ２とを有する。このとき、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ２の内壁面から露出するシリコン層ＳＬと、開口部ＯＰ２から露出する絶縁膜ＩＦの下面ＢＳとに接する。また、ｎ型ゲルマニウム層ＮＧＬは、開口部ＯＰ１の内壁面に接するように形成されている。特に、本実施の形態３では、図１３に示すように、キャップ層ＣＡＰの高さは、絶縁膜ＩＦの上面ＵＳの高さよりも低くなっている。
ここで、本実施の形態３における特徴点は、例えば、図１３に示すように、開口部ＯＰ２から露出するシリコン層ＳＬに接し、かつ、開口部ＯＰ２から露出する絶縁膜ＩＦの下面ＢＳに接し、かつ、開口部ＯＰ１と平面的に重ならないようにｐ型ゲルマニウム層ＰＧＬが形成されている点と、開口部ＯＰ１の内壁面に接するようにｎ型ゲルマニウム層ＮＧＬが形成されている点とにある。この場合、図１３に示すように、真性ゲルマニウム層ＩＧＬは、開口部ＯＰ２の内部を埋め込み、かつ、開口部ＯＰ１も内部にわたって形成されることになる。これにより、本実施の形態３におけるＧｅフォトダイオードＰＤ３によれば、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとは、真性ゲルマニウム層ＩＧＬによって、互いに離間することになる。つまり、本実施の形態３におけるＧｅフォトダイオードＰＤ３によれば、開口部ＯＰ２の内壁面に形成されているｐ型ゲルマニウム層ＰＧＬと、開口部ＯＰ１の内壁面（絶縁膜ＩＦの側面ＳＳ）に接触するｎ型ゲルマニウム層ＮＧＬとは、絶縁膜ＩＦの側面ＳＳと下面ＢＳとの位置関係に起因して離間される。この結果，本実施の形態３においても、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとが近接することに起因する導電型不純物の相互拡散を抑制することができる。
さらに、本実施の形態３におけるＧｅフォトダイオードＰＤ３では、図１３に示すように、キャップ層ＣＡＰが、絶縁膜ＩＦの上面ＵＳにはみ出さず、絶縁膜ＩＦに形成された開口部ＯＰ１の内部に形成されている。この結果、ＧｅフォトダイオードＰＤ３の構造体が絶縁膜ＩＦの上面ＵＳよりも高くならないことから、ＧｅフォトダイオードＰＤ３を覆うように形成される層間絶縁膜ＩＬの表面（上面）の平坦性を向上することができる。
＜Ｇｅフォトダイオードの製造方法＞
続いて、本実施の形態３におけるＧｅフォトダイオードＰＤ３を含む半導体装置の製造方法について、図面を参照しながら説明する。まず、図１４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パターニングされたシリコン層ＳＬを覆う絶縁膜ＩＦを貫通する開口部ＯＰ１を形成する。
その後、図１４に示すように、開口部ＯＰ１の底面から露出するシリコン層ＳＬを等方性エッチングすることにより、シリコン層ＳＬを貫通する開口部ＯＰ２を形成する。このとき、等方性エッチングを使用することから、シリコン層ＳＬのエッチングは、縦方向（厚さ方向）だけでなく、横方向にも進むため、図１４に示すように、シリコン層ＳＬに形成される開口部ＯＰ２のサイズは、絶縁膜ＩＦに形成される開口部ＯＰ１のサイズよりも大きくなる。言い換えれば、平面視において、開口部ＯＰ２は、開口部ＯＰ１を内包するように形成されることになる。この結果、開口部ＯＰ２からは、絶縁膜ＩＦの下面ＢＳの一部が露出することになる。なお、等方性エッチングとしては、等方性ドライエッチングやウェットエッチングを使用することができる。
次に、図１５に示すように、選択エピタキシャル成長法により、開口部ＯＰ２の内壁面から露出するシリコン層ＳＬを起点として、開口部ＯＰ２内にｐ型ゲルマニウム層ＰＧＬを形成する。ここで、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ２から露出するシリコン層ＳＬの側面と絶縁膜ＩＦの下面ＢＳに接するように形成され、かつ、平面視において、開口部ＯＰ１とは重ならないように形成される。すなわち、ｐ型ゲルマニウム層ＰＧＬが開口部ＯＰ１の内部にまではみ出さないように、ｐ型ゲルマニウム層ＰＧＬの形成が調整される。その後、同一のチャンバ内における連続した選択エピタキシャル成長法により、ｐ型ゲルマニウム層ＰＧＬを形成した開口部ＯＰ２内と絶縁膜ＩＦに形成された開口部ＯＰ１内とにわたって、真性ゲルマニウム層ＩＧＬを形成する。続いて、同一のチャンバ内における連続した選択エピタキシャル成長法により、真性ゲルマニウム層ＩＧＬを形成した開口部ＯＰ１内にｎ型ゲルマニウム層ＮＧＬを形成する。さらに、同一のチャンバ内における連続した選択エピタキシャル成長法により、開口部ＯＰ１内にｎ型ゲルマニウム層ＮＧＬを覆うキャップ層ＣＡＰを形成する。このとき、キャップ層ＣＡＰの形成は、開口部ＯＰ１からはみ出さないように調整される。
その後、図１６に示すように、Ｇｅフォトダイオードの構造体上を含む絶縁膜ＩＦ上に層間絶縁膜ＩＬを形成する。層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成することができ、例えば、ＣＶＤ法を使用することにより形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬおよび絶縁膜ＩＦを貫通してＳＯＩ基板１Ｓのシリコン層ＳＬの表面に達するコンタクトホールＣＮＴ１Ａを形成する。同様に、層間絶縁膜ＩＬの表面からキャップ層ＣＡＰの表面に達するコンタクトホールＣＮＴ１Ｂも形成する。そして、前記実施の形態１における半導体装置の製造工程と同様の工程を経ることにより、図１３に示すような本実施の形態３におけるＧｅフォトダイオードＰＤ３を含む半導体装置を製造することができる。
（実施の形態４）
＜Ｇｅフォトダイオードの構成＞
次に、本実施の形態４におけるＧｅフォトダイオードについて説明する。本実施の形態４におけるＧｅフォトダイオードは、前記実施の形態１におけるＧｅフォトダイオードとほぼ同様の構成をしているため、相違点を中心に説明する。
図１７は、本実施の形態４におけるＧｅフォトダイオードの構成を示す断面図である。図１７において、本実施の形態４におけるＧｅフォトダイオードＰＤ４は、埋め込み絶縁層ＢＯＸ上にシリコン層ＳＬを有し、シリコン層ＳＬを覆うように絶縁膜ＩＦが形成されている。そして、絶縁膜ＩＦを貫通し、かつ、シリコン層ＳＬの途中の厚さまで達する開口部ＯＰが形成されている。そして、開口部ＯＰから露出するシリコン層ＳＬ上と開口部ＯＰの内壁面にｐ型ゲルマニウム層ＰＧＬが形成されている。さらに、ｐ型ゲルマニウム層ＰＧＬ上には、開口部ＯＰの内部から絶縁膜ＩＦの上面ＵＳまではみ出すように真性ゲルマニウム層ＩＧＬが形成されている。この真性ゲルマニウム層ＩＧＬの表面を覆うように、ｎ型ゲルマニウム層ＮＧＬが形成されており、このｎ型ゲルマニウム層ＮＧＬの端部は、絶縁膜ＩＦの上面ＵＳと接している。またｎ型ゲルマニウム層ＮＧＬの表面を覆うように、キャップ層ＣＡＰが形成されており、キャップ層ＣＡＰの端部は、絶縁膜ＩＦの上面ＵＳと接している。
以上のように、本実施の形態４におけるＧｅフォトダイオードＰＤ４を含む半導体装置は、絶縁膜ＩＦの下層に形成されたシリコン層ＳＬと、絶縁膜ＩＦを貫通し、かつ、シリコン層ＳＬの内部に達する開口部ＯＰとを有する。このとき、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰの内壁面と、開口部ＯＰの底面とに接する。また、ｎ型ゲルマニウム層ＮＧＬは、絶縁膜ＩＦの上面ＵＳに接する。
これにより、図１７に示すように、本実施の形態４におけるＧｅフォトダイオードＰＤ４によっても、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとは、開口部ＯＰの内部から絶縁膜ＩＦの上面ＵＳにはみ出すように形成されている真性ゲルマニウム層ＩＧＬによって、互いに離間することになる。この結果、本実施の形態４におけるＧｅフォトダイオードＰＤ４においても、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとの間での導電型不純物の相互拡散を抑制することができる。
さらに、本実施の形態４におけるＧｅフォトダイオードＰＤ４の利点としては、光導波路となるシリコン層ＳＬの水平方向から入射する光に対して、ＧｅフォトダイオードＰＤ４の受光面積が大きくなる。このため、本実施の形態４によれば、ＧｅフォトダイオードＰＤ４の受光効率を向上できる利点を得ることができる。
＜Ｇｅフォトダイオードの製造方法＞
続いて、本実施の形態４におけるＧｅフォトダイオードＰＤ４を含む半導体装置の製造方法について、図面を参照しながら説明する。まず、図１８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パターニングされたシリコン層ＳＬを覆う絶縁膜ＩＦを貫通して、シリコン層ＳＬの内部に達する開口部ＯＰを形成する。
次に、図１９に示すように、選択エピタキシャル成長法を使用することにより、開口部ＯＰの内壁面および底面から露出するシリコン層ＳＬの表面を起点として、ｐ型ゲルマニウム層ＰＧＬを形成する。具体的に、ｐ型ゲルマニウム層ＰＧＬは、主に、モノゲルマンガスとジボランガスとを含む選択エピタキシャル成長法により、ボロン（Ｂ）が導入されたゲルマニウム層を形成する。その後、図１９に示すように、前記実施の形態１と同様にして、供給される原料ガスを切り換えた選択エピタキシャル成長法により、真性ゲルマニウム層ＩＧＬと、ｎ型ゲルマニウム層ＮＧＬと、キャップ層ＣＡＰとを順次形成する。このとき、図１９に示すように、真性ゲルマニウム層ＩＧＬが、開口部ＯＰの内部から絶縁膜ＩＦの表面にはみ出すように形成されるため、開口部ＯＰの内壁面に形成されているｐ型ゲルマニウム層ＰＧＬと、絶縁膜ＩＦの上面ＵＳに接触するｎ型ゲルマニウム層ＮＧＬとは、絶縁膜ＩＦの側面ＳＳと上面ＵＳとの位置関係に起因して離間される。この結果，本実施の形態４においても、ｐ型ゲルマニウム層ＰＧＬとｎ型ゲルマニウム層ＮＧＬとが近接することに起因する導電型不純物の相互拡散を抑制することができる。その後の工程は、前記実施の形態１と同様であるため、省略する。以上のようにして、本実施の形態４における半導体装置を製造することができる。
（実施の形態５）
次に、本実施の形態５におけるＧｅフォトダイオードについて説明する。本実施の形態５におけるＧｅフォトダイオードは、前記実施の形態１におけるＧｅフォトダイオードとほぼ同様の構成をしているため、相違点を中心に説明する。
図２０は、本実施の形態５におけるＧｅフォトダイオードの構成を示す断面図である。図２０において、本実施の形態５におけるＧｅフォトダイオードＰＤ５は、埋め込み絶縁層ＢＯＸ上にシリコン層ＳＬを有し、このシリコン層ＳＬには、シリコン層ＳＬの内部に達する開口部ＯＰ２が形成されている。このとき、開口部ＯＰ２の内壁面は、例えば、丸みを帯びたラウンド形状をしている。そして、開口部ＯＰ２が形成されたシリコン層ＳＬ上には、絶縁膜ＩＦが形成されており、この絶縁膜ＩＦには、絶縁膜ＩＦを貫通する開口部ＯＰ１が形成されている。そして、図２０に示すように、絶縁膜ＩＦに形成されている開口部ＯＰ１と、シリコン層ＳＬに形成されている開口部ＯＰ２とは、互いに連通しており、開口部ＯＰ２は、開口部ＯＰ１を内包している。言い換えれば、開口部ＯＰ２のサイズは、開口部ＯＰ１のサイズよりも大きくなっている。この結果、図２０に示すように、開口部ＯＰ２から絶縁膜ＩＦの下面ＢＳの一部が露出することになる。
図２０に示すように、開口部ＯＰ２のラウンド形状をした側面から露出するシリコン層ＳＬに接するように、ｐ型ゲルマニウム層ＰＧＬが形成されており、このｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ２から露出する絶縁膜ＩＦの下面ＢＳとも接している。このとき、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ１の内部側へはみ出していない。
続いて、図２０に示すように、開口部ＯＰ２の内部を埋め込み、かつ、開口部ＯＰ１の内部にわたって、真性ゲルマニウム層ＩＧＬが形成されており、この真性ゲルマニウム層ＩＧＬ上にｎ型ゲルマニウム層ＮＧＬが形成されている。このとき、ｎ型ゲルマニウム層ＮＧＬは、開口部ＯＰ１から露出する絶縁膜ＩＦの側面ＳＳ（開口部ＯＰ１の内壁面）と接するように形成されている。さらに、ｎ型ゲルマニウム層ＮＧＬ上には、キャップ層ＣＡＰが形成されている。ここで、キャップ層ＣＡＰの上面は、絶縁膜ＩＦの上面ＵＳよりも低くなっている。すなわち、図２０に示すように、真性ゲルマニウム層ＩＧＬとｎ型ゲルマニウム層ＮＧＬとキャップ層ＣＡＰとは、絶縁膜ＩＦに形成された開口部ＯＰ１の内部に形成され、開口部ＯＰ１からはみ出さないように形成されている。
以上のように、本実施の形態５におけるＧｅフォトダイオードＰＤ５を含む半導体装置は、絶縁膜ＩＦの下層に形成されたシリコン層ＳＬと、絶縁膜ＩＦを貫通する開口部ＯＰ１と、シリコン層ＳＬに形成され、かつ、開口部ＯＰ１と連通し、かつ、平面視において、開口部ＯＰ１を内包する開口部ＯＰ２とを有する。このとき、開口部ＯＰ２の内壁面は、ラウンド形状をしている。なお、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ２の内壁面と、開口部ＯＰ２の底面と、開口部ＯＰ２から露出する絶縁膜ＩＦの下面ＢＳとに接する。また、ｎ型ゲルマニウム層ＮＧＬは、開口部ＯＰ１の内壁面に接する。そして、キャップ層ＣＡＰの高さは、絶縁膜ＩＦの上面ＵＳの高さよりも低くなっている。
＜Ｇｅフォトダイオードの製造方法＞
続いて、本実施の形態５におけるＧｅフォトダイオードＰＤ５を含む半導体装置の製造方法について、図面を参照しながら説明する。まず、図２１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パターニングされたシリコン層ＳＬを覆う絶縁膜ＩＦを貫通する開口部ＯＰ１を形成する。
その後、図２１に示すように、開口部ＯＰ１の底面から露出するシリコン層ＳＬを等方性エッチングすることにより、シリコン層ＳＬを貫通する開口部ＯＰ２を形成する。このとき、等方性エッチングを使用することから、シリコン層ＳＬのエッチングは、縦方向（厚さ方向）だけでなく、横方向にも進むため、図２１に示すように、シリコン層ＳＬに形成される開口部ＯＰ２のサイズは、絶縁膜ＩＦに形成される開口部ＯＰ１のサイズよりも大きくなる。言い換えれば、平面視において、開口部ＯＰ２は、開口部ＯＰ１を内包するように形成されることになる。この結果、開口部ＯＰ２からは、絶縁膜ＩＦの下面ＢＳの一部が露出することになる。なお、等方性エッチングとしては、等方性ドライエッチングやウェットエッチングを使用することができる。ここで、本実施の形態５では、等方性エッチングの条件を適宜調整することにより、開口部ＯＰ２の内壁面に、丸みを帯びたラウンド形状を形成することができる。
次に、図２２に示すように、選択エピタキシャル成長法により、開口部ＯＰ２の内壁面から露出するシリコン層ＳＬを起点として、開口部ＯＰ２内にｐ型ゲルマニウム層ＰＧＬを形成する。ここで、ｐ型ゲルマニウム層ＰＧＬは、開口部ＯＰ２から露出するシリコン層ＳＬの側面と絶縁膜ＩＦの下面ＢＳに接するように形成され、かつ、平面視において、開口部ＯＰ１とは重ならないように形成される。すなわち、ｐ型ゲルマニウム層ＰＧＬが開口部ＯＰ１の内部にまではみ出さないように、ｐ型ゲルマニウム層ＰＧＬの形成が調整される。特に、本実施の形態５では、開口部ＯＰ２の内壁面がラウンド形状をしているため、ｐ型ゲルマニウム層ＰＧＬが開口部ＯＰ１の内部にまではみ出さないように調整することが容易となる。
その後、同一のチャンバ内における連続した選択エピタキシャル成長法により、ｐ型ゲルマニウム層ＰＧＬを形成した開口部ＯＰ２内と絶縁膜ＩＦに形成された開口部ＯＰ１内とにわたって、真性ゲルマニウム層ＩＧＬを形成する。続いて、同一のチャンバ内における連続した選択エピタキシャル成長法により、真性ゲルマニウム層ＩＧＬを形成した開口部ＯＰ１内にｎ型ゲルマニウム層ＮＧＬを形成する。さらに、同一のチャンバ内における連続した選択エピタキシャル成長法により、開口部ＯＰ１内にｎ型ゲルマニウム層ＮＧＬを覆うキャップ層ＣＡＰを形成する。このとき、キャップ層ＣＡＰの形成は、開口部ＯＰ１からはみ出さないように調整される。
その後の工程は、前記実施の形態１と同様であるため、省略する。以上のようにして、本実施の形態５における半導体装置を製造することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＢＳ 下面
ＣＡＰ キャップ層
ＩＦ 絶縁膜
ＩＧＬ 真性ゲルマニウム層
ＮＧＬ ｎ型ゲルマニウム層
ＯＰ 開口部
ＯＰ１ 開口部
ＯＰ２ 開口部
ＰＤ１ Ｇｅフォトダイオード
ＰＤ２ Ｇｅフォトダイオード
ＰＤ３ Ｇｅフォトダイオード
ＰＤ４ Ｇｅフォトダイオード
ＰＤ５ Ｇｅフォトダイオード
ＰＧＬ ｐ型ゲルマニウム層
ＳＳ 側面
ＵＳ 上面

Claims (20)

  1. 光電変換機能を有する受光素子を備える、半導体装置であって、
    前記受光素子は、
    第１面と、前記第１面と交差する第２面とを有する絶縁膜と、
    前記絶縁膜の前記第１面に接し、かつ、第１導電型である第１半導体層と、
    前記絶縁膜の前記第１面と前記第２面とに接し、かつ、前記第１半導体層上に形成された真性半導体層と、
    前記絶縁膜の前記第２面と接し、かつ、前記真性半導体層上に形成され、かつ、前記第１導電型とは反対の導電型である第２導電型の第２半導体層と、
    を有する、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記絶縁膜には、前記絶縁膜を貫通する開口部が形成され、
    前記絶縁膜の前記第１面は、前記開口部の内壁面であり、
    前記絶縁膜の前記第２面は、前記絶縁膜の上面である、半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記半導体装置は、半導体層を有し、
    前記絶縁膜を貫通する前記開口部は、前記半導体層上に形成され、
    前記第１半導体層は、前記開口部から露出する前記半導体層上に形成されている、半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記半導体層は、光導波路層である、半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記半導体層のバンドギャップは、前記第１半導体層と前記真性半導体層と前記第２半導体層のいずれの層のバンドギャップよりも大きい、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記半導体装置は、
    前記絶縁膜の下層に形成された半導体層と、
    前記絶縁膜および前記半導体層を貫通する開口部と、
    を有し、
    前記第１半導体層は、前記開口部の内壁面から露出する前記半導体層と接している、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記半導体装置は、
    前記絶縁膜の下層に形成された半導体層と、
    前記絶縁膜を貫通する第１開口部と、
    前記半導体層を貫通し、かつ、前記第１開口部と連通し、かつ、平面視において、前記第１開口部を内包する第２開口部と、
    を有し、
    前記第１半導体層は、前記第２開口部の内壁面から露出する前記半導体層と、前記第２開口部から露出する前記絶縁膜の下面とに接し、
    前記第２半導体層は、前記第１開口部の内壁面に接し、
    前記絶縁膜の前記第１面は、前記絶縁膜の前記下面であり、
    前記絶縁膜の前記第２面は、前記第１開口部の内壁面である、半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第２半導体層の高さは、前記絶縁膜の上面の高さよりも低い、半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記半導体装置は、
    前記絶縁膜の下層に形成された半導体層と、
    前記絶縁膜を貫通し、かつ、前記半導体層の内部に達する開口部と、
    を有し、
    前記第１半導体層は、前記開口部の内壁面と、前記開口部の底面とに接し、
    前記第２半導体層は、前記絶縁膜の上面に接し、
    前記絶縁膜の前記第１面は、前記開口部の内壁面であり、
    前記絶縁膜の前記第２面は、前記絶縁膜の上面である、半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記半導体装置は、
    前記絶縁膜の下層に形成された半導体層と、
    前記絶縁膜を貫通する第１開口部と、
    前記半導体層に形成され、かつ、前記第１開口部と連通し、かつ、平面視において、前記第１開口部を内包する第２開口部と、
    を有し、
    前記第１半導体層は、前記第２開口部の内壁面と、前記第２開口部の底面と、前記第２開口部から露出する前記絶縁膜の下面とに接し、
    前記第２半導体層は、前記第１開口部の内壁面に接し、
    前記絶縁膜の前記第１面は、前記絶縁膜の前記下面であり、
    前記絶縁膜の前記第２面は、前記第１開口部の内壁面である、半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記第２開口部の内壁面は、ラウンド形状を有している、半導体装置。
  12. 請求項１０に記載の半導体装置において、
    前記第２半導体層の高さは、前記絶縁膜の上面の高さよりも低い、半導体装置。
  13. 請求項１に記載の半導体装置において、
    前記半導体装置は、前記受光素子の下層に設けられた半導体層を有し、
    前記半導体層は、シリコン層から形成され、
    前記第１半導体層は、第１ゲルマニウム層から形成され、
    前記真性半導体層は、真性ゲルマニウム層から形成され、
    前記第２半導体層は、第２ゲルマニウム層から形成されている、半導体装置。
  14. 請求項１に記載の半導体装置において、
    前記受光素子は、前記受光素子の上方側から入射される光を受光可能に構成されている、半導体装置。
  15. （ａ）半導体層をパターニングする工程、
    （ｂ）パターニングした前記半導体層を覆う絶縁膜を形成する工程、
    （ｃ）前記（ｂ）工程後、前記絶縁膜を貫通する開口部を形成する工程、
    （ｄ）前記（ｃ）工程後、前記開口部内に第１導電型の第１半導体層を形成する工程、
    （ｅ）前記（ｄ）工程後、前記第１半導体層を形成した前記開口部内と前記絶縁膜の表面とにわたる真性半導体層を形成する工程、
    （ｆ）前記（ｅ）工程後、前記絶縁膜の上面と前記真性半導体層上とにわたる第２導電型の第２半導体層を形成する工程、
    を備える半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記（ｄ）工程と、前記（ｅ）工程と、前記（ｆ）工程とは、連続したエピタキシャル成長法で実施される、半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記半導体層を貫通する前記開口部を形成し、
    前記（ｄ）工程では、前記開口部の内壁面から露出する前記半導体層を起点にしたエピタキシャル成長法により、前記第１半導体層を形成する、半導体装置の製造方法。
  18. 請求項１６に記載の半導体装置の製造方法において、
    前記（ｃ）工程では、前記半導体層の内部に達する前記開口部を形成し、
    前記（ｄ）工程では、前記開口部の内壁面および底面から露出する前記半導体層を起点にしたエピタキシャル成長法により、前記第１半導体層を形成する、半導体装置の製造方法。
  19. （ａ）半導体層をパターニングする工程、
    （ｂ）パターニングした前記半導体層を覆う絶縁膜を形成する工程、
    （ｃ）前記（ｂ）工程後、前記絶縁膜を貫通する第１開口部を形成する工程、
    （ｄ）前記（ｃ）工程後、前記第１開口部から露出する前記半導体層に対して等方性エッチングを施すことにより、平面視において、前記第１開口部を内包する第２開口部を前記半導体層に形成する工程、
    （ｅ）前記（ｄ）工程後、前記第２開口部の内壁面から露出する前記半導体層を起点としたエピタキシャル成長法により、前記第２開口部内に第１導電型の第１半導体層を形成する工程、
    （ｆ）前記（ｅ）工程後、前記第１半導体層を形成した前記第２開口部内と前記絶縁膜に形成された前記第１開口部内とにわたる真性半導体層を形成する工程、
    （ｇ）前記（ｆ）工程後、前記真性半導体層を形成した前記第１開口部内に第２導電型の第２半導体層を形成する工程、
    を備える半導体装置の製造方法。
  20. 請求項１９に記載の半導体装置の製造方法において、
    前記（ｄ）工程で形成される前記第２開口部の内壁面は、ラウンド形状を有する、半導体装置の製造方法。
JP2016092400A 2016-05-02 2016-05-02 半導体装置およびその製造方法 Active JP6785057B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016092400A JP6785057B2 (ja) 2016-05-02 2016-05-02 半導体装置およびその製造方法
US15/469,455 US10158036B2 (en) 2016-05-02 2017-03-24 Semiconductor device and its manufacturing method
TW106112850A TWI738765B (zh) 2016-05-02 2017-04-18 半導體裝置及其製造方法
CN201710296140.1A CN107403799B (zh) 2016-05-02 2017-04-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016092400A JP6785057B2 (ja) 2016-05-02 2016-05-02 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2017201649A true JP2017201649A (ja) 2017-11-09
JP2017201649A5 JP2017201649A5 (ja) 2018-12-27
JP6785057B2 JP6785057B2 (ja) 2020-11-18

Family

ID=60159107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016092400A Active JP6785057B2 (ja) 2016-05-02 2016-05-02 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10158036B2 (ja)
JP (1) JP6785057B2 (ja)
CN (1) CN107403799B (ja)
TW (1) TWI738765B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186298A (ja) * 2018-04-04 2019-10-24 国立研究開発法人産業技術総合研究所 光導波路型受光素子構造
WO2020022596A1 (ko) * 2018-07-27 2020-01-30 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018049856A (ja) * 2016-09-20 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置
DE102018125373A1 (de) * 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Bildung eines SOI-Substrats
US10304723B1 (en) 2017-11-22 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Process to form SOI substrate
JP2019117855A (ja) * 2017-12-27 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11081610B2 (en) 2019-02-07 2021-08-03 Newport Fab, Llc Anode up—cathode down silicon and germanium photodiode
US10892373B2 (en) * 2019-02-07 2021-01-12 Newport Fab, Llc Germanium photodiode with silicon cap
US11393940B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photodetector and method for forming the same
US11393939B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11949030B2 (en) 2020-10-27 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ cap for germanium photodetector
US11532759B2 (en) * 2021-01-27 2022-12-20 Taiwan Semiconductor Manufacturing Company Limited Capping structures for germanium-containing photovoltaic components and methods of forming the same
FR3119711B1 (fr) * 2021-02-11 2023-01-13 Commissariat Energie Atomique Photodiode germanium à contacts métalliques optimisés
US20240142679A1 (en) * 2021-03-04 2024-05-02 Agency For Science, Technology And Research Absorber and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
JP2010536170A (ja) * 2007-08-08 2010-11-25 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 半導体構造および製造方法
US7871854B1 (en) * 2009-08-19 2011-01-18 Freescale Semiconductor, Inc. Method of making a vertical photodetector
JP2011091354A (ja) * 2009-09-24 2011-05-06 Taiwan Semiconductor Manufacturing Co Ltd センサ、方法、および半導体センサ
WO2013121926A1 (ja) * 2012-02-13 2013-08-22 東京エレクトロン株式会社 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290023A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JP2012039004A (ja) * 2010-08-10 2012-02-23 Sony Corp 光電変換素子およびその製造方法
JP2015164171A (ja) * 2014-01-31 2015-09-10 日立化成株式会社 太陽電池、太陽電池モジュール、電極付部品、半導体装置及び電子部品
JP6378928B2 (ja) * 2014-05-15 2018-08-22 富士通株式会社 Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
JP2010536170A (ja) * 2007-08-08 2010-11-25 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ 半導体構造および製造方法
US7871854B1 (en) * 2009-08-19 2011-01-18 Freescale Semiconductor, Inc. Method of making a vertical photodetector
JP2011091354A (ja) * 2009-09-24 2011-05-06 Taiwan Semiconductor Manufacturing Co Ltd センサ、方法、および半導体センサ
WO2013121926A1 (ja) * 2012-02-13 2013-08-22 東京エレクトロン株式会社 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186298A (ja) * 2018-04-04 2019-10-24 国立研究開発法人産業技術総合研究所 光導波路型受光素子構造
JP7062276B2 (ja) 2018-04-04 2022-05-06 国立研究開発法人産業技術総合研究所 光導波路型受光素子構造
WO2020022596A1 (ko) * 2018-07-27 2020-01-30 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US11749783B2 (en) 2018-07-27 2023-09-05 Samsung Display Co., Ltd. Light emitting device, manufacturing method thereof, and display device having same

Also Published As

Publication number Publication date
US20170317221A1 (en) 2017-11-02
TWI738765B (zh) 2021-09-11
CN107403799A (zh) 2017-11-28
CN107403799B (zh) 2023-05-09
TW201806172A (zh) 2018-02-16
JP6785057B2 (ja) 2020-11-18
US10158036B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
JP6785057B2 (ja) 半導体装置およびその製造方法
JP6048578B2 (ja) 半導体受光素子及びその製造方法
US8938134B2 (en) Hybrid optical modulator for photonic integrated circuit devices
US9368669B2 (en) Method and apparatus for reducing signal loss in a photo detector
US8558336B2 (en) Semiconductor photodetector structure and the fabrication method thereof
JP5232981B2 (ja) ＳｉＧｅフォトダイオード
KR101806227B1 (ko) 광전자 반도체 칩
US7151881B2 (en) Impurity-based waveguide detectors
WO2017148098A1 (zh) 光波导探测器与光模块
US20170012143A1 (en) Semiconductor device and method of manufacturing the same
US7732886B2 (en) Pin photodiode structure
JP2007516607A (ja) 埋込式導波路検出器
JP2013080728A (ja) アバランシェフォトダイオード及びそれを用いた受信機
US9927573B2 (en) Semiconductor device
JP2017076651A (ja) 半導体受光装置
JP2017220581A (ja) 半導体装置及びその製造方法、光インターコネクトシステム
KR102284657B1 (ko) 포토 다이오드 및 이를 포함하는 광통신 시스템
TWI837251B (zh) 增強收集效率的光偵測裝置
TWI528532B (zh) 半導體感光結構與其製造方法
JP6696735B2 (ja) Ｇｅ系光素子及びその製造方法
TW201921712A (zh) 突崩式光二極體及其製造方法
TW201003953A (en) Pin photodiode structure and method for making the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6785057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150