CN107403799A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN107403799A
CN107403799A CN201710296140.1A CN201710296140A CN107403799A CN 107403799 A CN107403799 A CN 107403799A CN 201710296140 A CN201710296140 A CN 201710296140A CN 107403799 A CN107403799 A CN 107403799A
Authority
CN
China
Prior art keywords
opening portion
semiconductor layer
dielectric film
layer
germanium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710296140.1A
Other languages
English (en)
Other versions
CN107403799B (zh
Inventor
宇佐美达矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107403799A publication Critical patent/CN107403799A/zh
Application granted granted Critical
Publication of CN107403799B publication Critical patent/CN107403799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本公开涉及半导体器件及其制造方法，例如，提供了一种半导体器件，其包括能够降低光接收元件的制造成本并改进光接收元件的光学性能的光接收元件。例如，形成Ge光电二极管的结构本体的p型锗层、本征锗层和n型锗层根据连续选择性外延生长来形成。具有开口部分的绝缘膜形成在SOI衬底的硅层上，并且本征锗层形成为从开口部分突出到绝缘膜上方。简而言之，通过使用具有开口部分的绝缘膜，本征锗层的截面形成为蘑菇形状。

Description

半导体器件及其制造方法
相关申请的交叉参考
2016年5月2日提交的日本专利申请第2016-092400号的包括说明书、附图和摘要的公开结合于此作为参考。
技术领域
本发明涉及一种半导体器件及其制造技术，尤其涉及有效地应用于半导体器件的技术及其制造技术，例如，包括具有光电转换功能的光接收元件(光接收器)。
背景技术
日本未审查专利申请公开第Hei 10(1998)-290023号描述了一种用于在N型外延层中形成的凹槽内形成N型锗层、锗单晶层、P型锗层和P型硅层的技术。
在由J.Fujikata、M.Noguchi、M.Miura、D.Okamoto、T.Horikawa和Y.Arakawa撰写的“High Performance Silicon Waveguide-Integrated PIN and Schottky GePhotodiodes and their Link with Inverter-Type CMOS TIA Circuits”扩展摘要(2013年福冈固态器件和材料国际会议，pp980-981)中，描述了一种PIN Ge光电二极管和肖特基Ge光电二极管，其包括穿过嵌入式绝缘层形成在硅衬底上的p+型硅层、形成在p+型硅层上的锗层、形成在锗层上的n+型硅锗层(或者非掺杂硅锗层)。
发明内容
具有光电转换功能的光接收元件是硅光电技术中不可缺少的，以合并光学电路和电子电路。尤其地，在将硅层用作光波导层的硅光电技术中，例如使用锗(其具有的带隙小于硅的带隙)的光电二极管被用作光接收元件来吸收通过硅层传输的光。然而，发明人发现了使用锗的光电二极管难以同时降低制造成本和提高光学性能。简而言之，从制造成本的降低和光学性能的提高的观点来看，在硅光电技术中使用的光接收元件具有改进空间。
其他目的和新颖特征将从说明书和附图的描述中变得明显。
使用具有第一表面和与第一表面相交的第二表面的绝缘膜，根据一个实施例的半导体器件形成堆叠结构，该堆叠结构包括与第一表面接触的第一半导体层、与第一表面和第二表面均接触的本征半导体层以及与第二表面接触的第二半导体层。
根据一个实施例，一种包括光接收元件的半导体器件可以降低制造成本并且提高光接收元件的光学性能。
附图说明
图1是示出现有技术的包括Ge光电二极管的半导体器件的示意性结构的截面图。
图2是示出聚焦于制造成本的考虑技术的示意性结构的截面图。
图3是示出根据第一实施例的Ge光电二极管的示意性结构的顶视平面图。
图4是沿着图3中的线A-A截取的截面图。
图5是示出根据第一实施例的半导体器件的制造工艺的截面图。
图6是示出跟在图5之后的半导体器件的制造工艺的截面图。
图7是示出跟在图6之后的半导体器件的制造工艺的截面图。
图8是示出跟在图7之后的半导体器件的制造工艺的截面图。
图9是示出根据第二实施例的Ge光电二极管的结构的截面图。
图10是示出根据第二实施例的半导体器件的制造工艺的截面图。
图11是示出跟在图10之后的半导体器件的制造工艺的截面图。
图12是示出跟在图11之后的半导体器件的制造工艺的截面图。
图13是示出根据第三实施例的Ge光电二极管的结构的截面图。
图14是示出根据第三实施例的半导体器件的制造工艺的截面图。
图15是示出跟在图14之后的半导体器件的制造工艺的截面图。
图16是示出跟在图15之后的半导体器件的制造工艺的截面图。
图17是示出根据第四实施例的Ge光电二极管的结构的截面图。
图18是示出根据第四实施例的半导体器件的制造工艺的截面图。
图19是示出跟在图18之后的半导体器件的制造工艺的截面图。
图20是示出根据第五实施例的Ge光电二极管的结构的截面图。
图21是示出根据第五实施例的半导体器件的制造工艺的截面图。
图22是示出跟在图21之后的半导体器件的制造工艺的截面图。
具体实施方式
如果为了方便需要的话，以下实施例将被划分为多个部分或形式来进行描述；除非另有指定，否则它们相互是相关的，并且一个实施例在修改示例、详细或补充描述的一部分或整体中与另一个实施例相关。
此外，在提到元件的数字(包括块数、数值、量和范围)的情况下，在以下实施例中，数字不限于具体数字，但是可以大于或小于特定数字，除非特别指定或者除非原理上限于具体数字。
此外，在以下实施例中，部件(包括操作步骤)不总是必要的，除非特别指定以及除非原理上明确需要考虑。
类似地，在以下实施例中，当提到部件的形状和位置关系时，包括它们的类似性或近似，除非明确指定以及除非原理上明显具有不同的形状和位置关系。这适用于上述数字和范围。
在用于描述实施例的所有附图中，原则上相同的部件具有相同的参考符号，并且省略它们的重复描述。为了易于理解附图，即使对于顶视平面图也可以偶尔添加阴影。
第一实施例
近来，积极地开发作为用于实现光学通信的模块的技术的硅光电技术，其中由硅(Si)制成的用于光学信号的传输线(光波导)形成在衬底中作为光学电路，并且光学电路被用作集成各种光学器件和电子器件的平台。
基本使用形成在由硅制成的衬底上的光波导的光学电路主要使用硅波导，其具有由硅制成的核心层，该核心层被由氧化硅制成的覆层所覆盖，其中氧化硅的折射率小于硅的折射率。硅被广泛用于电子电路的材料，并且通过使用硅波导，光学电路和电子电路可以形成在相同的衬底上。
为了合并光学电路和电子电路，要求用于将光学信号转换为电信号的光接收元件(光接收器)；作为在硅光电技术中使用的光接收元件，考虑使用锗(Ge)的光接收元件，锗具有的带隙(禁带宽度)小于硅的带隙。这是因为：为了在约1.6μm的近红外通信波长带上执行光电转换，带隙必须小于近红外能量。此外，锗具有与硅的高亲和性，所以使用锗的光接收元件可以整体形成在硅波导上。
假设使用锗的光电二极管(以下称为Ge光电二极管)被用作光接收元件，第一实施例有助于降低制造成本以及提高Ge光电二极管中的光学性能。以下，首先将使用现有技术描述由发明人等人新发现的改进空间，然后第一实施例中的技术精神将被描述为用于改进的设备。
<现有技术的描述>
在该说明书中，“现有技术”是指具有由发明人等人新发现的问题的技术，不是传统技术中众所周知的，而是参照新颖的技术精神(不是公知的)进行描述的技术。
图1是示出现有技术中的包括Ge光电二极管的半导体器件的示意性结构的截面图。在图1中，例如，现有技术中的半导体器件包括由单晶硅形成的支持衬底SUB、形成在支持衬底SUB上的嵌入式绝缘层BOX以及由形成在嵌入式绝缘层BOX上的硅层SL制成的绝绝缘体上硅(SOI)衬底1S。SOI衬底1S的硅层SL被图案化，并且该图案化硅层SL用作光波导。
在图1所示的现有技术中，Ge光电二极管PD被形成为光接收元件，其与硅层SL接触。具体地，如图1所示，Ge光电二极管PD包括形成在硅层SL内的p型硅层PSL以及形成在硅层SL上的结构本体。结构本体形成在p型硅层PSL上，包括本征锗层IGL、形成在本征锗层IGL上的n型锗层NGL以及形成在n型锗层NGL上的盖层CAP。据此，Ge光电二极管PD形成PIN型光电二极管。
此外，如图1所示，层间绝缘膜IL被形成为覆盖具有布置于此的Ge光电二极管的硅层SL，并且穿过层间绝缘膜IL的插塞PLG1A和插塞PLG1B形成在层间绝缘膜IL中。例如，插塞PLG1A耦合至硅层SL，并且插塞PLG1B耦合至Ge光电二极管PD的最上层中形成的盖层CAP。如图1所示，第一层布线形成在具有形成于此的插塞PLG1A和插塞PLG1B的层间绝缘膜IL上，并且第一层布线例如包括耦合至插塞PLG1A的布线L1A和耦合至插塞PLG1B的布线L1B。
在现有技术的如此构成的Ge光电二极管PD中，形成在硅层SL上的结构本体的截面具有梯形形状(刻面形状或前向锥形)。这是因为形成结构本体的本征锗层IGL根据外延生长且在生长晶体的方向上形成，结构本体的截面变为梯形形状。在现有技术的Ge光电二极管FD中，通过使用离子注入，例如，由磷表示的p型掺杂物被引入到本征锗层IGL的表面。因此，n型锗层NGL可以形成在本征锗层IGL上。
然而，当使用离子注入作为形成n型锗层NGL的方法时，具有多个工艺，注入光刻胶膜的涂覆→光刻胶膜的曝光和显影(图案化)→离子注入→光刻胶膜的去除。这意味着形成n型锗层NGL的工艺数量的增加，这会不利地增加现有技术的制造成本。此外，在离子注入中，n型锗层NGL的顶部容易被损伤；例如，害怕增加缺陷晶体。缺陷晶体的增加意味着Ge光电二极管PD中的暗电流的增加，这劣化了Ge光电二极管PD中的S/N比。简而言之，暗电流表示Ge光电二极管中流动的噪声电流，而不管没有光照射Ge光电二极管PD。当该暗电流变大时，用于在照射Ge光电二极管PD时流动的电流(信号)的噪声分量(暗电流)变大，这劣化了Ge光电二极管的检测敏感性。当离子注入被用作形成n型锗层NGL的方法时，与现有技术类似，制造成本上升以及Ge光电二极管PD的性能劣化。因此，发现现有技术不得不在制造成本和Ge光电二极管PD的性能方面进行改进。
关注制造成本，图1所示的现有技术将被改进。具体地，代替离子注入，在Ge光电二极管的制造工艺中使用连续外延生长。
以下，将描述这种考虑技术。图2是示出关注于制造成本的考虑技术的示意性结构的截面图。在图2中，形成Ge光电二极管的结构本体在考虑技术中形成在SOI衬底1S的硅层SL上，但是在考虑技术中根据连续外延生长来形成。具体地，如图2所示，首先根据外延生长，在硅层SL上形成引入p型掺杂物(硼)的p型锗层PGL，然后随着掺杂气体停止，根据外延生长形成本征锗层IGL。此外，根据外延生长，在本征锗层IGL上形成其中引入n型掺杂物(磷)的n型锗层NGL。据此，形成Ge光电二极管的结构本体可以被形成。这里，在考虑技术中，代替使用包括光刻工艺的离子注入，在形成结构本体的工艺中使用连续外延生长，因此减少了工艺的数量。简而言之，在考虑技术中，代替离子注入，使用连续外延生长，因此降低了制造成本。此外，在考虑技术中，不使用离子注入，因此避免了由伴随离子注入的损害所引起的Ge光电二极管中暗电流的增加所导致的这种缺陷。根据该考虑技术，发现可以降低制造成本，同时可以提高Ge光电二极管PD的性能。
然而，发明人等人发现考虑技术中的改进的新目标；因此将描述该点。在图2中，在考虑技术中，根据连续外延生长形成Ge光电二极管PD的结构本体。这里，在连续外延生长中，如图2所示，Ge光电二极管PD的结构本体的截面被形成为与生长晶体定向相关的梯形形状。因此，关注图2的区域AR，p型锗层PGL变得更接近n型锗层NGL。这意味着在区域AR附近，在p型锗层PGL与n型锗层NGL之间容易发生导电类型掺杂物的相互扩散。p型锗层PGL与n型锗层NGL之间的导电类型掺杂物的相互扩散表示n型掺杂物被引入到p型锗层PGL中以及p型掺杂物被引入到n型锗层NGL中。这意味着p型锗层PGL不会很好地工作为p型半导体层，以及n型锗层NGL不会很好地工作为n型半导体层。换句话说，与使用离子注入的现有技术相比，期望代替离子注入而使用连续外延生长的考虑技术降低制造成本并且提高Ge光电二极管PD的性能。然而，实际上，发生了新的问题，诸如p型锗层PGL与n型锗层NGL之间的导电类型掺杂物的相互扩散，因为根据连续外延生长形成的Ge光电二极管PD的结构本体的截面变为梯形形状。简而言之，不能通过简单地使用连续外延生长代替离子注入来对制造成本和Ge光电二极管PD的性能进行改进，而是由于连续外延生长固有的特性而仍然存在改进空间。
如上所述，发明人等人新发现了：连续外延生长具有在p型锗层PGL和n型锗层NGL之间引发导电类型掺杂物的相互扩散的危险，作为改进空间，由于上述方法固有的特性，在使用连续外延生长的同时解决上述问题以改进Ge光电二极管PD的性能。以下将描述第一实施例中的技术精神。
<Ge光电二极管的结构>
图3是示出根据第一实施例的Ge光电二极管PD1的示意性结构的顶视平面图。在图3中，根据第一实施例的Ge光电二极管PD1形成在SOI衬底1S上。第一实施例中的Ge光电二极管PD1电耦合至布线L1A和布线L1B，并且该Ge光电二极管PD1包括在平面图中与布线L1A和布线L1B重叠的部分以及在平面图中不与布线L1A和布线L1B重叠的部分。换句话说，第一实施例中的Ge光电二极管PD1是具有光电转换功能的光接收元件，以能够在平面图不与布线L1A和布线L1B重叠的部分中接收入射光的方式形成。简而言之，根据第一实施例的Ge光电二极管PD1(光接收元件)以能够接收在Ge光电二极管PD1之上入射的光的方式来形成。
图4是沿着图3的线A-A截取的截面图。如图4所示，Ge光电二极管PD形成在SOI衬底1S上，SOI衬底1S例如包括由单晶硅形成的支持衬底SUB、形成在支持衬底SUB上的嵌入式绝缘层BOX以及形成在嵌入式绝缘层BOX上的硅层SL。这里，SOI衬底1S的硅层SL用作光波导层，并且Ge光电二极管PD1以能够接收穿过用作光波导层的硅层SL传输的光的方式形成。简而言之，第一实施例中的Ge光电二极管PD1具有在平面图中不与图3所示的布线L1A和布线L1B重叠的部分，因此其可以接收在Ge光电二极管PD1之上入射的光。此外，第一实施例中的Ge光电二极管PD1形成为与硅层SL接触，因此其还可以接收通过用作光波导层的硅层SL传输的光。换句话说，第一实施例中的Ge光电二极管PD1以能够接收来自不同入射方向的光的方式来形成；其可以用作在Ge光电二极管PD1之上入射的光的光接收元件，并且还用作通过作为光波导层的硅层SL传输的光的光接收元件。
继续地，如图4所示，例如，由氧化硅制成的绝缘膜IF被形成为覆盖SOI衬底1S的硅层SL。然后，在绝缘膜IF中形成开口部分OP，并且从开口部分OP中暴露硅层SL的表面的一部分。
在从开口部分OP暴露的硅层SL的表面上，p型锗层PGL被形成为容纳在开口部分OP中。本征锗层IGL形成在p型锗层PGL上。该本征锗层IGL填充开口部分OP，并且本征锗层IGL的一部分从开口部分OP突出到绝缘膜IF的上表面US来与上述表面直接接触。如图4所示，本征锗层IGL形成为与从开口部分OP暴露的绝缘膜IF的侧面SS接触，并且同时与具有开口部分OP的绝缘膜IF的上表面US接触。因此，例如，如图4所示，本征锗层IGL的截面变为蘑菇形状。n型锗层NGL被形成为覆盖本征锗层IGL的表面，并且因此，n型锗层NGL与绝缘膜IF的上表面US接触。此外，盖层CAP被形成为覆盖该n型锗层NGL的表面，并且盖层CAP与绝缘膜IF的上表面接触。例如，盖层CAP由磷(n型掺杂物)掺杂硅层或硅锗层(SiGe层)形成。
如上所述，第一实施例中的Ge光电二极管PD1的结构本体形成在SOI衬底1S的硅层SL上。如图4所示，第一实施例中的Ge光电二极管PD1包括：绝缘膜IF，具有侧面SS和与侧面SS相交的上表面US；以及p型锗层，与绝缘膜IF的侧面SS接触。尤其地，在第一实施例中，开口部分OP被形成为穿过绝缘膜IF，并且绝缘膜的侧面SS是开口部分OP的内壁表面。第一实施例中的Ge光电二极管PD1包括：本征锗层IGL，形成在p型锗层PGL上，与绝缘膜IF的侧面SS和上表面US接触；以及n型锗层NGL，形成在本征锗层IGL上，与绝缘膜IF的上表面US接触。
因此，如图4所示，第一实施例中的Ge光电二极管PD1的结构本体由穿透绝缘膜IF的开口部分OP形成，突出到绝缘膜IF的上表面US上方。此外，第一实施例中的Ge光电二极管PD1的结构本体形成在SOI衬底1S的硅层SL上。这里，硅层SL由硅(Si)形成，而形成Ge光电二极管PD1的结构本体的p型锗层PGL、本征锗层IGL和n型锗层NGL由锗(Ge)形成。因此，硅层SL的带隙变得大于p型锗层PGL、本征锗层IGL和n型锗层NGL中的任何层的带隙。
如图4所示，例如，由氧化硅制成的层间绝缘膜IL被形成为覆盖形成在SOI衬底1S上的Ge光电二极管PD1。然后，插塞PLG1A被形成为穿过层间绝缘膜IL和绝缘膜IF以到达SOI衬底1S的硅层SL，并且该插塞PLG1A例如电耦合至形成在层间绝缘膜IL的上表面上的布线L1A。此外，在层间绝缘膜IL中，形成从层间绝缘膜IL的上表面到Ge光电二极管PD1的盖层GAP的插塞PLG1B，并且该插塞PLG1B例如电耦合至层间绝缘膜IL的上表面上形成的布线L1B。插塞PLG1A和插塞PLG1B例如由阻碍导电膜形成，其由钛和氮化钛和铝膜(铝合金膜)制成，并且布线L1A和布线L1B类似地例如由阻碍导电膜形成，其由钛和氮化钛和铝膜(铝合金膜)制成。
根据上述组成的第一实施例中的Ge光电二极管PD1，夹置在p型锗层PGL和n型锗层NGL之间的本征锗层IGL被耗尽并用作耗尽层。因此，当具有能量大于锗的带隙的光进入用作耗尽层的本征锗层时，价带电子被激励到导电带，因此生成空穴和电子对。被激励到导电带的电子根据耗尽层内的电场注射到n型锗层NGL中，而形成在价带中的空穴根据耗尽层内的电场被注射到p型锗层PGL中。据此，注射到n型锗层NGL中的电子沿着n型锗层NGL→盖层CAP→插塞PLG1B→布线L1B的路径流动。另一方面，注射到p型锗层PGL中的空穴沿着p型锗层PGL→硅层SL→插塞PLG1A→布线L1A的路径流动。如上所述，根据第一实施例中的Ge光电二极管PD1，发现实现了用于将入射光转换为电信号(电流)的光电转换功能。
<半导体器件的制造方法>
包括根据第一实施例的Ge光电二极管的半导体器件如上所述来形成，并且以下将参照附图描述其制造方法。
首先，如图5所示，制备SOI衬底1S，其包括支持衬底SUB、形成在支持衬底SUB上的嵌入式绝缘层BOX以及形成在嵌入式绝缘层BOX上的硅层SL。然后，根据光刻和蚀刻来图案化SOI衬底1S的硅层SL。具体地，执行硅层SL的图案化以形成光波导层。
如图6所示，形成用于覆盖图案化硅层SL的绝缘膜IF。例如，根据化学气相沉积(CVD)，该绝缘膜IF可以由例如氧化硅形成。据此，图案化硅层SL被嵌入式绝缘层BOX和绝缘膜IF环绕。由于氧化硅膜的折射率小于硅层SL的折射率，所以具有较大折射率的硅层SL被用于核心层，并且具有较小折射率的氧化硅膜被用于覆层，从而形成光波导。穿过硅层SL的光被具有较小折射率的覆层完全反射，并且传输至作为核心层的硅层SL而不会存在任何泄露至覆层。
继续地，如图6所示，根据光刻和蚀刻，开口部分OP被形成为穿透绝缘膜IF。据此，具有开口部分OP的绝缘膜IF包括作为开口部分OP的内壁表面的侧面SS以及与该侧面SS相交的上表面US。作为在绝缘膜IF中形成开口部分OP的结果，从开口部分OP的底面暴露硅层SL的表面的一部分。
然后，如图7所示，根据选择性外延生长，在从开口部分OP的底面暴露的硅层SL的表面上形成p型锗层PGL。具体地，主要根据包括单锗(monogerman)气体和乙硼烷气体的选择性外延生长，p型锗层PGL形成硼(硼：p型掺杂物)掺杂锗层。这里，如图7所示，p型锗层PGL形成为容纳在绝缘膜IF中形成的开口部分OP中。
随着掺杂气体(乙硼烷气体)供应停止，在相同室内，根据包括单锗气体的选择性外延生长，从开口部分OP的底面暴露的p型锗层PGL开始，在p型锗层PGL上形成非掺杂本征锗层IGL而不具有任何导电类型掺杂物。这里，本征锗层IGL从开口部分OP突出到绝缘膜IF的上表面US上方。换句话说，在第一实施例中，本征锗层IGL被形成为与绝缘膜IF的侧面SS(开口部分OP的内壁表面)和绝缘膜IF的上表面US接触。因此，根据第一实施例形成的本征锗层IGL的截面变为蘑菇形状。
接下来，在相同室内，根据具有添加至单锗气体的磷化氢气体的选择性外延生长，n型锗层NGL形成为覆盖本征锗层IGL的表面。因此，如图7所示，n型锗层NGL被形成为覆盖本征锗层IGL的表面，并且同时形成为其端部与绝缘膜IF的上表面US接触。
然后，根据使用基于硅烷的气体的选择性外延生长，例如由磷掺杂硅(Si)制成的盖层CAP形成为覆盖n型锗层NGL的表面。此外，该盖层CAP形成为其端部与绝缘膜IF的上表面US接触。如上所述，根据供应材料气体进行切换的连续选择性外延生长，可以在相同室内形成包括p型锗层PGL、本征锗层IGL、n型锗层NGL和盖层CAP的Ge光电二极管的结构本体。
连续地，如图8所示，层间绝缘膜IL形成在SOI衬底1S上以及Ge光电二极管的结构本体的上方。通过示例，根据CVD，层间绝缘膜IL例如可以由氧化硅形成。然后，根据光刻和蚀刻，接触孔CNT1A形成为穿透层间绝缘膜IL和绝缘膜IF以到达SOI衬底1S的硅层SL的表面。类似地，还形成从层间绝缘膜IL的表面到盖层CAP的表面的接触孔CNT1B。
接下来，如图4所示，在包括接触孔CNT1A和接触孔CNT1B的层间绝缘膜IL的表面上形成阻碍导电膜，然后铝膜(铝合金膜)形成在阻碍导电膜上，并且进一步地，阻碍导电膜形成在铝膜上。据此，可以形成嵌入到接触孔CNT1A和接触孔CNT1B中的插塞PLG1A和插塞PLG1B，并且同时可以形成覆盖层间绝缘膜IL的表面的堆叠膜(阻碍导电膜+铝膜+阻碍导电膜)。这里，通过示例，根据溅射，阻碍导电膜例如可以由钛(Ti膜)和氮化钛(TiN膜)形成。还可以根据溅射形成铝膜。代替铝膜，可以使用铝合金膜(Al-Si-Cu膜)。
然后，根据光刻和蚀刻来图案化层间绝缘膜IL的表面上形成的堆叠膜，因此形成电耦合至插塞PLG1A的布线L1A和电耦合至插塞PLG1B的布线L1B。如上所述，可以制造包括第一实施例中的Ge光电二极管的半导体器件。
尽管在第一实施例中插塞PLG1A和插塞PLG1B由阻碍导电膜和铝膜形成，但它们不限于此，而是插塞PLG1A和插塞PLG1B例如可以由阻挡膜和钨膜形成。此外，布线L1A和布线L1B不限于铝布线，而是它们例如可以根据镶嵌方法由铜布线形成。
<第一实施例中的特征>
接下来，将描述第一实施例中的特征点。作为第一实施例中的第一特征点，例如，如图7所示，形成Ge光电二极管的结构本体的p型锗层PGL、本征锗层IGL和n型锗层NGL根据连续选择性外延生长来形成。据此，第一实施例可以通过使用连续选择性外延生长代替要求大量工艺的离子注入来减少工艺的数量。换句话说，由于可以减少工艺的数量，第一实施例可以减少包括Ge光电二极管的半导体器件的制造成本。此外，作为第一特征点，在不使用离子注入的情况下，第一实施例可以抑制由根据离子注入的损害所引起的Ge光电二极管中的暗电流的增加。因此，根据第一特征点，第一实施例可以同时在Ge光电二极管的制造成本和性能方面做出改进。
然而，发明人等人发现了上述第一特征点的这种副作用，由于通过连续选择性外延生长(基于晶体定向的生长)中固有的特性所形成的梯形形状(刻面形状或前向锥形形状)，p型锗层PGL更接近n型锗层NGL。因此，存在在p型锗层PGL与n型锗层NGL之间发生导电类型掺杂物的相互扩散的风险。当发生p型锗层PGL与n型锗层NGL之间的相互扩散时，p型锗层PGL不能很好地作为p型半导体层，以及n型锗层NGL不能很好地作为n型半导体层。
然后，第一实施例具有以下第二特征点：为了提高Ge光电二极管的性能，同时使用作为第一特征点的连续选择性外延生长。具体地，作为第一实施例中的第二特征点，例如，如图4所示，包括开口部分OP的绝缘膜IF形成在SOI衬底1S的硅层SL上，并且本征锗层IGL形成为从开口部分OP突出到绝缘膜IF上方。换句话说，第一实施例中的第二特征点是：通过使用其中形成开口部分OP的绝缘膜IF，将本征锗层IGL的截面成为蘑菇形状。
据此，如图4所示，形成在本征锗层IGL下方的p型锗层PGL容纳在开口部分OP中。另一方面，形成在本征锗层IGL的表面上的n型锗层NGL形成为与本征锗层IGL的表面和绝缘膜IF的上表面US接触，而不与开口部分OP接触。因此，如图4所示，通过绝缘膜IF的开口部分OP制造的阶梯可以抑制p型锗层PGL向n型锗层NGL的接近。简而言之，根据第一实施例中的第二特征点，从开口部分OP突出到绝缘膜IF的上表面US之上的本征锗层IGL避免了p型锗层PGL与n型锗层NGL的接触。换句话说，p型锗层PGL形成为与开口部分OP的内壁表面(绝缘膜IF的侧面SS)的接触，同时n型锗层NGL形成为接触与绝缘膜IF的侧面SS相交的上表面US。因此，通过绝缘膜IF的侧面SS和上表面US形成的间隙(阶梯)避免了p型锗层PGL与n型锗层NGL的接触。
这意味着可以抑制由p型锗层PGL与n型锗层NGL的接触所引起的导电类型掺杂物的相互扩散。因此，根据第一实施例中的第二特征点，p型锗层PGL可以很好地作为p型半导体层以及n型锗层NGL可以很好地作为n型半导体层。因此，第一实施例中的第二特征点可以抑制Ge光电二极管中的性能劣化。
如上所述，通过第一实施例中的第一特征点和第二特征点的组合，可以同时在Ge光电二极管的制造成本和Ge光电二极管的性能方面做出改进。尤其地，根据使用连续选择性外延生长代替离子注入的第一特征点，第一实施例可以降低制造成本并抑制可由根据离子注入的损伤所引起的暗电流的增加。然后，利用第一特征点的优势，根据第二特征点，第一实施例可以抑制诸如p型锗层PGL与n型锗层NGL之间由它们的接近所引起的导电类型掺杂物的相互扩散的副作用。简而言之，通过第一特征点和第二特征点的组合，具体地通过使用第一特征点的优势以及第二特征点对第一特征点的副作用的补偿，第一实施例可以得到在包括Ge光电二极管的半导体器件中可同时改进制造成本和性能的显著效果。
第二实施例
<Ge光电二极管的结构>
将描述根据第二实施例的Ge光电二极管。由于第二实施例中的Ge光电二极管具有与第一实施例几乎相同的结构，所以将主要描述差异点。
图9是示出第二实施例中的Ge光电二极管的结构的截面图。在图9中，根据第二实施例的Ge光电二极管PD2包括形成在绝缘膜IF的下部中的硅层SL，并且开口部分OP形成为穿透绝缘膜IF和硅层SL。该开口部分OP到达硅层SL下方形成的嵌入式绝缘层BOX处。在根据第二实施例的Ge光电二极管PD2中，p型锗层PGL与从开口部分OP的内壁表面暴露的硅层SL接触。简而言之，根据第二实施例的Ge光电二极管PD2与第一实施例的不同在于：开口部分OP不仅穿过绝缘膜IF，而且还穿透SOI衬底1S的硅层SL，以到达SOI衬底1S的嵌入式绝缘层BOX。因此，在第一实施例中，例如，如图4所示，p型锗层PGL形成在硅层SL上；另一方面，在第二实施例中，p型锗层PGL形成在从开口部分OP的内壁表面暴露的硅层SL的侧面上。这是第二实施例中的特征点。
据此，如图9所示，还是在根据第二实施例的Ge光电二极管PD2中，通过形成为从开口部分OP突出到绝缘膜IF的上表面US之上的本征锗层IGL，p型锗层PGL和n型锗层NGL也相互不接触。因此，在根据第二实施例的Ge光电二极管PD2中，也可以抑制p型锗层PGL与n型锗层NGL之间的导电类型掺杂物的相互扩散。
此外，作为根据第二实施例的Ge光电二极管PD2中固有的优势，对于从作为光波导的硅层SL的水平方向进入的光，Ge光电二极管PD2的光接收面积变得较大；因此，有利地，可以改进Ge光电二极管PD2的光接收效率。具体地，根据第一实施例中的Ge光电二极管PD1，例如如图3所示可以在Ge光电二极管PD1之上接收入射光，并且如图4所示可以接收来自Ge光电二极管PD1的下部中形成的硅层SL(光波导)的入射光。尽管这同样适用于第二实施例中的Ge光电二极管PD2，但对于从根据第二实施例的Ge光电二极管PD2的结构中的硅层SL的水平方向入射的光来说，Ge光电二极管PD2的光接收面积变大。据此，当根据第二实施例的Ge光电二极管PD2被应用于接收从作为光波导的硅层SL入射的光的结构时，可以有利地改进光接收效率。
<Ge光电二极管的制造方法>
将参照附图描述包括根据第二实施例的Ge光电二极管PD2的半导体器件的制造方法。首先，如图10所示，根据光刻和蚀刻，开口部分OP被形成为穿透覆盖图案化硅层SL的绝缘膜IF和硅层SL以到达SOI衬底1S的嵌入式绝缘层BOX。
接下来，如图11所示，根据选择性外延生长，从开口部分OP的内壁表面暴露的硅层SL的表面开始形成p型锗层PGL。具体地，主要根据包括单锗气体和乙硼烷气体的选择性外延生长，p型锗层PGL形成硼(B)掺杂锗层。然后，如图11所示，类似于第一实施例，根据供应材料气体进行切换的选择性外延生长顺序地形成本征锗层IGL、n型锗层NGL和盖层CAP。这里，如图11所示，由于本征锗层IGL形成为从开口部分OP突出到绝缘膜IF的表面之上，所以由于绝缘膜IF的侧面SS和上表面US之间的位置关系，形成在开口部分OP的内壁表面上的p型锗层PGL远离与绝缘膜IF的上表面US接触的n型锗层NGL。因此，根据第二实施例，也可以抑制p型锗层PGL和n型锗层NGL之间的由于它们的接近而引起的导电类型掺杂物的相互扩散。
然后，如图12所示，层间绝缘膜IL形成在SOI衬底1S上以及Ge光电二极管的结构本体之上。例如根据CVD，层间绝缘膜IL例如由氧化硅形成。然后，根据光刻和蚀刻，接触孔CNT1A被形成为穿透层间绝缘膜IL和绝缘膜IF以到达SOI衬底的硅层SL的表面。类似地，形成从层间绝缘膜IL的表面到盖层CAP的表面的接触孔CNT1B。通过与根据第一实施例的半导体器件的制造工艺相同的工艺，根据第二实施例的Ge光电二极管PD2的半导体器件可以如图9所示进行制造。
第三实施例
<Ge光电二极管的结构>
将描述根据第三实施例的Ge光电二极管。由于第三实施例中的Ge光电二极管具有与第一实施例几乎相同的结构，所以将主要描述差别。
图13是示出第三实施例中的Ge光电二极管的结构的截面图。在图13中，根据第三实施例的Ge光电二极管PD3包括位于嵌入式绝缘膜BOX上的硅层SL，并且开口部分OP2被形成为穿透硅层SL。绝缘膜IF形成在具有开口部分OP2的硅层SL上，并且开口部分OP1被形成为穿透绝缘膜IF。如图13所示，形成在绝缘膜IF中的开口部分OP1与形成在硅层SL中的开口部分OP2连通，并且开口部分OP2覆盖开口部分OP1。换句话说，开口部分OP2的尺寸大于开口部分OP1的尺寸。因此，如图13所示，从开口部分OP2暴露绝缘膜IF的底面BS的一部分。
如图13所示，p型锗层PGL被形成为与从开口部分OP2的侧面暴露的硅层SL接触，并且该p型锗层PGL与从开口部分OP2暴露的绝缘膜IF的底面BS接触。这里，p型锗层PGL不突出到开口部分OP1中。换句话说，在平面图中，p型锗层PGL不被布置为与形成在绝缘膜IF中的开口部分OP1重叠，此外，在平面图中，p型锗层PGL被布置在绝缘膜IF中形成的开口部分OP1外。
连续地，如图13所示，本征锗层IGL填充开口部分OP2并且嵌入到开口部分OP1中，并且n型锗层NGL形成在本征锗层IGL上。这里，n型锗层NGL被形成为与从开口部分OP1暴露的绝缘膜IF的侧面SS(开口部分OP1的内壁表面)接触。此外，盖层CAP形成在n型锗层NGL上。这里，盖层CAP的上表面低于绝缘膜IF的上表面US。如图13所示，以不从开口部分OP1突出的方式，本征锗层IGL、n型锗层NGL和盖层CAP形成在绝缘膜IF中所形成的开口部分OP1内。
如上所述，包含根据第三实施例的Ge光电二极管PD3的半导体器件包括在绝缘膜IF下方形成的硅层SL、穿透绝缘膜IF的开口部分OP1以及开口部分OP2，其中开口部分OP2穿透硅层SL、与开口部分OP1连通并且在平面图中覆盖开口部分OP1。这里，n型锗层PGL与从开口部分OP2的内壁表面暴露的硅层SL和从开口部分OP2暴露的绝缘膜IF的底面BS接触。此外，n型锗层NGL形成为与开口部分OP1的内壁表面接触。尤其地，在第三实施例中，如图13所示，盖层CAP的高度低于绝缘膜IF的上表面US。
作为第三实施例中的特征点，例如，如图13所示，以在平面图中不与开口部分OP1重叠并且n型锗层NGL形成为与开口部分OP1的内壁表面接触的方式，p型锗层PGL形成为与从开口部分OP2暴露的硅层SL和从开口部分OP2暴露的绝缘膜IF的底面BS接触。在这种情况下，如图13所示，本征锗层IGL填充开口部分OP2并且嵌入到开口部分OP1中。据此，在第三实施例的Ge光电二极管PD3中，p型锗层PGL通过本征锗层IGL远离n型锗层NGL。简而言之，根据第三实施例中的Ge光电二极管PD3，由于绝缘膜IF的侧面SS和底面BS之间的位置关系，形成在开口部分OP2的内壁表面上的p型锗层PGL远离与开口部分OP1的内壁表面(绝缘膜IF的侧面SS)接触的n型锗层NGL。因此，根据第三实施例，也可以抑制p型锗层PGL和n型锗层NGL之间的由它们的接近所引起的导电类型掺杂物的相互扩散。
此外，根据第三实施例中的Ge光电二极管PD3，如图13所示，盖层CAP形成在绝缘膜IF中形成的开口部分OP1内，而不突出到绝缘膜IF的上表面US。因此，由于Ge光电二极管PD3的结构本体不高于绝缘膜IF的上表面US，所以可以改进形成为覆盖Ge光电二极管PD3的层间绝缘膜IL的表面(上表面)上的平坦度。
<Ge光电二极管的制造方法>
将参照附图描述包括根据第三实施例的Ge光电二极管的半导体器件的制造方法。首先，如图14所示，根据光刻和蚀刻形成穿透覆盖图案化硅层SL的绝缘膜IF的开口部分OP1。
然后，如图14所示，通过各向同性地蚀刻从开口部分OP1的底面暴露的硅层SL来形成穿透硅层SL等的开口部分OP2。这里，通过使用各向同性蚀刻，硅层SL不仅在垂直方向(厚度方向)上被蚀刻，而且还在水平方向上被蚀刻，因此如图14所示，形成在硅层SL中的开口部分OP2大于形成在绝缘膜IF中的开口部分OP1。换句话说，在平面图中，开口部分OP2被形成为覆盖开口部分OP1。因此，从开口部分OP2暴露绝缘膜IF的底面BS的一部分。作为各向同性蚀刻，可以使用各向同性干蚀刻和湿蚀刻。
接下来，如图15所示，根据选择性外延生长，从开口部分OP2的内壁表面暴露的硅层SL开始，在开口部分OP2内形成p型锗层PGL。这里，以在平面图中不与开口部分OP1重叠的方式，p型锗层PGL形成为与从开口部分OP2暴露的硅层SL的侧面以及绝缘膜IF的底面BS接触。p型锗层PGL形成为不突出到开口部分OP1。然后，根据相同室内的连续选择性外延生长，本征锗层IGL形成在形成p型锗层PGL的开口部分OP2内以及形成在绝缘膜IF的开口部分OP1内。连续地，根据相同室内的连续选择性外延生长，n型锗层NGL形成在形成有本征锗层IGL的开口部分OP1内。此外，根据相同室内的连续选择性外延生长，覆盖n型锗层NGL的盖层CAP形成在开口部分OP1内。这里，以不从开口部分OP1突出的方式形成盖层CAP。
然后，如图16所示，层间绝缘膜IL形成在绝缘膜IF上以及Ge光电二极管的结构本体之上。例如根据CVD，层间绝缘膜IL例如可以由氧化硅形成。根据光刻和蚀刻，接触孔CNT1A形成为穿透层间绝缘膜IL和绝缘膜IF以到达SOI衬底的硅层SL的表面。类似地，从层间绝缘膜IL的表面到盖层CAP的表面形成接触孔CNT1B。通过与根据第一实施例的半导体器件的制造工艺相同的工艺，可以制造包括如图13所示的根据第三实施例的Ge光电二极管PD3的半导体器件。
第四实施例
<Ge光电二极管的结构>
将描述根据第四实施例的Ge光电二极管。由于第四实施例中的Ge光电二极管具有与第一实施例几乎相同的结构，所以将主要描述差异。
图17是示出第四实施例中的Ge光电二极管的结构的截面图。在图17中，根据第四实施例的Ge光电二极管PD4包括位于嵌入式绝缘层BOX上的硅层SL，并且绝缘膜IF被形成为覆盖硅层SL。开口部分OP被形成为穿透绝缘膜IF，并且进一步深入到硅层SL中。p型锗层PGL形成在从开口部分OP暴露的硅层SL上以及开口部分OP的内壁表面上。此外，本征锗层IGL形成在p型锗层PGL上，从开口部分OP突出到绝缘膜IF的上表面上方。n型锗层NGL形成为覆盖本征锗层IGL的表面，并且n型锗层NGL的端部与绝缘膜IF的上表面US接触。盖层CAP被形成为覆盖n型锗层NGL的表面，并且盖层CAP的端部与绝缘膜IF的上表面US接触。
如上所述，包括根据第四实施例的Ge光电二极管PD4的半导体器件包括形成在绝缘膜IF下方的硅层SL以及穿透绝缘膜IF以到达硅层SL的内部的开口部分OP。这里，p型锗层PGL与开口部分OP的内壁表面和开口部分OP的底面接触。此外，n型锗层NGL与绝缘膜IF的上表面US接触。
如图17所示，根据第四实施例中的Ge光电二极管PD4，由于从开口部分OP突出到绝缘膜IF的上表面US上方的本征锗层IGL，p型锗层PGL也远离n型锗层NGL。因此，在根据第四实施例的Ge光电二极管PD4中，也可以抑制p型锗层PGL和n型锗层NGL之间的导电类型掺杂物的相互扩散。
此外，作为根据第四实施例的Ge光电二极管PD4的优势，Ge光电二极管PD4的光接收面积对于从作为光波导的硅层SL的水平方向入射的光来说较大。因此，根据第四实施例，有利地，可以改进Ge光电二极管PD4的光接收效率。
<Ge光电二极管的制造方法>
将参照附图描述包括根据第四实施例的Ge光电二极管的半导体器件的制造方法。首先，如图18所示，根据光刻和蚀刻，开口部分OP被形成为穿透覆盖图案化硅层SL的绝缘膜IF以到达硅层SL的内部。
如图19所示，根据选择性外延生长，从开口部分OP的内壁表面和底面暴露的硅层SL的表面开始形成p型锗层PGL。具体地，主要根据包括单锗气体和乙硼烷气体的选择性外延生长，p型锗层PGL形成硼(B)掺杂锗层。然后，如图19所示，类似于第一实施例，根据供应气体进行切换的选择性外延生长，顺序地形成本征锗层IGL、n型锗层NGL和盖层CAP。这里，如图19所示，由于本征锗层IGL形成为从开口部分OP突出到绝缘膜IF的表面上方，所以由于绝缘膜IF的侧面SS与上表面US之间的位置关系，形成在开口部分OP的内壁表面上的p型锗层PGL远离与绝缘膜IF的上表面US接触的n型锗层NGL。因此，根据第四实施例，也可以抑制p型锗层PGL和n型锗层NGL之间的由它们的接近所引起的导电类型掺杂物的相互扩散。由于此后的工艺与第一实施例相同，所以省略其描述。如上所述，可以制造根据第四实施例的半导体器件。
第五实施例
将描述根据第五实施例的Ge光电二极管。由于第五实施例中的Ge光电二极管具有与第一实施例几乎相同的结构，所以将主要描述差别。
图20是示出第五实施例中的Ge光电二极管的结构的截面图。在图20中，根据第五实施例的Ge光电二极管PD5包括位于嵌入式绝缘层BOX上的硅层SL，并且开口部分OP2形成在硅层SL中以到达硅层SL的内部。这里，开口部分OP2的内壁表面例如以圆形来形成。然后，绝缘膜IF形成在具有开口部分OP2的硅层SL上，并且绝缘膜IF具有穿透绝缘膜IF的开口部分OP1。如图20所示，形成在绝缘膜IF中的开口部分OP1与形成在硅层SL中的开口部分OP2连通，并且开口部分OP2覆盖开口部分OP1。换句话说，开口部分OP2大于开口部分OP1。因此，如图20所示，从开口部分OP2暴露绝缘膜IF的底面BS的一部分。
如图20所示，p型锗层PGL被形成为与从开口部分OP2的圆化侧面暴露的硅层SL接触，并且p型锗层PGL与从开口部分OP2暴露的绝缘膜IF的底面BS接触。这里，p型锗层PGL不突出到开口部分OP1的内部。
连续地，如图20所示，本征锗层IGL填充开口部分OP2并且嵌入到开口部分OP1中，并且n型锗层NGL形成在本征锗层IGL上。这里，n型锗层NGL形成为与从开口部分OP暴露的绝缘膜IF的侧面SS(开口部分OP1的内壁表面)接触。此外，盖层CAP形成在n型锗层NGL上。这里，盖层CAP的上表面低于绝缘膜IF的上表面US。具体地，如图20所示，以不从开口部分OP1突出的方式，本征锗层IGL、n型锗层NGL和盖层CAP形成在绝缘膜IF中形成的开口部分OP1的内部。
如上所述，包括根据第五实施例的Ge光电二极管PD5的半导体器件包括形成在绝缘膜IF下方的硅层SL、穿透绝缘膜IF的开口部分OP1、以及开口部分OP2，其中开口部分OP2形成在硅层SL中、与开口部分OP1连通并且在平面图中覆盖开口部分OP1。这里，开口部分OP2的内壁表面具有圆形。p型锗层PGL与开口部分OP2的内壁表面、开口部分OP2的底面以及从开口部分OP2暴露的绝缘膜IF的底面BS接触。此外，n型锗层NGL与开口部分OP1的内壁表面接触。盖层CAP的高度低于绝缘膜IF的上表面US。
<Ge光电二极管的制造方法>
将参照附图描述包括根据第五实施例的Ge光电二极管的半导体器件的制造方法。首先，如图21所示，根据光刻和蚀刻，开口部分OP1被形成为穿透覆盖图案化硅层SL的绝缘膜IF。
然后，如图21所示，通过各向同性地蚀刻从开口部分OP1的底面暴露的硅层SL，开口部分OP2被形成为穿过硅层SL。这里，通过使用各向同性蚀刻，硅层SL不仅在垂直方向(厚度方向)上被蚀刻，而且还在水平方向上被蚀刻，因此如图21所示，形成在硅层SL中的开口部分OP2大于形成在绝缘膜IF中的开口部分OP1。换句话说，在平面图中，开口部分OP2被形成为覆盖开口部分OP1。因此，从开口部分OP2暴露绝缘膜IF的底面BS的一部分。作为各向同性蚀刻，可以使用各向同性干蚀刻和湿蚀刻。这里，在第五实施例中，通过适当地调整各向同性蚀刻的条件，开口部分OP2的内壁表面可以形成为圆化形状。
接下来，如图22所示，根据选择性外延生长，从开口部分OP2的内壁表面暴露的硅层SL开始，p型锗层PGL形成在开口部分OP2内部。这里，以在平面图中不与开口部分OP1重叠的方式，n型锗层PGL形成为与从开口部分OP2暴露的硅层SL的侧面和绝缘膜IF的底面BS接触。简而言之，p型锗层PGL形成为不突出到开口部分OP1中。尤其地，在第五实施例中，由于开口部分OP2的内壁表面形成为圆形，所以容易地将p型锗层PGL布置为不突出到开口部分OP1中。
此后，根据相同室内的连续选择性外延生长，本征锗层IGL形成在具有p型锗层PGL的开口部分OP2以及形成在绝缘膜IF的开口部分OP1的内部。连续地，根据相同室内的连续选择性外延生长，n型锗层NGL形成在具有本征锗层IGL的开口部分OP1的内部。此外，根据相同室内的连续选择性外延生长，覆盖n型锗层NGL的盖层CAP被形成为开口部分OP1内。这里，盖层CAP形成为不从开口部分OP1突出。
此后的工艺与第一实施例的工艺相同，因此省略描述。如上所述，可以制造根据第五实施例的半导体器件。
如上所述，尽管具体地基于实施例描述了发明人等人做出的发明，但不需要说，在不背离其精神的情况下可以进行各种修改。

Claims (20)

1.一种半导体器件，设置有包括光电转换功能的光接收元件，
其中所述光接收元件包括：
绝缘膜，包括第一表面和与所述第一表面相交的第二表面，
第一导电类型的第一半导体层，与所述绝缘膜的所述第一表面接触，
本征半导体层，形成在所述第一半导体层之上，与所述绝缘膜的所述第一表面和所述第二表面接触，以及
第二导电类型的第二半导体层，所述第二导电类型与所述第一导电类型相反，所述第二半导体层形成在所述本征半导体层之上并且与所述绝缘膜的所述第二表面接触。
2.根据权利要求1所述的器件，
其中穿透所述绝缘膜的开口部分形成在所述绝缘膜中，
其中所述绝缘膜的所述第一表面是所述开口部分的内壁表面，并且
其中所述绝缘膜的所述第二表面是所述绝缘膜的上表面。
3.根据权利要求2所述的器件，
其中所述半导体器件包括半导体层，
其中穿透所述绝缘膜的所述开口部分形成在所述半导体层之上，并且
其中所述第一半导体层形成在从所述开口部分暴露的所述半导体层之上。
4.根据权利要求3所述的器件，
其中所述半导体层是光波导层。
5.根据权利要求4所述的器件，
其中所述半导体层的带隙大于所述第一半导体层、所述本征半导体层和所述第二半导体层中的任一层的带隙。
6.根据权利要求1所述的器件，
其中所述半导体器件包括：
半导体层，形成在所述绝缘膜下方，以及
开口部分，穿透所述绝缘膜和所述半导体层，并且
其中所述第一半导体层与从所述开口部分的内壁表面暴露的所述半导体层接触。
7.根据权利要求1所述的器件，
其中所述半导体器件包括：
半导体层，形成在所述绝缘膜下方，
第一开口部分，穿透所述绝缘膜，以及
第二开口部分，穿透所述半导体层，与所述第一开口部分连通并且在平面图中覆盖所述第一开口部分，
其中所述第一半导体层与从所述第二开口部分的内壁表面暴露的所述半导体层以及从所述第二开口部分暴露的所述绝缘膜的下表面接触，
其中所述第二半导体层与所述第一开口部分的内壁表面接触，
其中所述绝缘膜的所述第一表面是所述绝缘膜的所述下表面，并且
其中所述绝缘膜的所述第二表面是所述第一开口部分的所述内壁表面。
8.根据权利要求7所述的器件，
其中所述第二半导体层的高度低于所述绝缘膜的上表面。
9.根据权利要求1所述的器件，
其中所述半导体器件包括：
半导体层，形成在所述绝缘膜下方，以及
开口部分，穿透所述绝缘膜以到达所述半导体层的内部，
其中所述第一半导体层与所述开口部分的内壁表面和所述开口部分的底面接触，
其中所述第二半导体层与所述绝缘膜的上表面接触，
其中所述绝缘膜的所述第一表面是所述开口部分的所述内壁表面，并且
其中所述绝缘膜的所述第二表面是所述绝缘膜的所述上表面。
10.根据权利要求1所述的器件，
其中所述半导体器件包括：
半导体层，形成在所述绝缘膜下方，
第一开口部分，穿透所述绝缘膜，以及
第二开口部分，形成在所述半导体层中，与所述第一开口部分连通并且在平面图中覆盖所述第一开口部分，
其中所述第一半导体层与所述第二开口部分的内壁表面、所述第二开口部分的底面以及从所述第二开口部分暴露的所述绝缘膜的下表面接触，
其中所述第二半导体层与所述第一开口部分的内壁表面接触，
其中所述绝缘膜的所述第一表面是所述绝缘膜的所述下表面，并且
其中所述绝缘膜的所述第二表面是所述第一开口部分的所述内壁表面。
11.根据权利要求10所述的器件，
其中所述第二开口部分的所述内壁表面具有圆形的形状。
12.根据权利要求10所述的器件，
其中所述第二半导体层的高度低于所述绝缘膜的上表面。
13.根据权利要求1所述的器件，
其中所述半导体器件包括位于所述光接收元件下方的半导体层，
其中所述半导体层由硅层形成，
其中所述第一半导体层由第一锗层形成，
其中所述本征半导体层由本征锗层形成，并且
其中所述第二半导体层由第二锗层形成。
14.根据权利要求1所述的器件，
其中所述光接收元件被设计为能够接收所述光接收元件之上的光。
15.一种制造半导体器件的方法，包括以下步骤：
(a)图案化半导体层；
(b)形成覆盖图案化的所述半导体层的绝缘膜；
(c)在步骤(b)之后，形成穿透所述绝缘膜的开口部分；
(d)在步骤(c)之后，在所述开口部分内形成第一导电类型的第一半导体层；
(e)在步骤(d)之后，形成本征半导体层，所述本征半导体层从其中形成所述第一半导体层的所述开口部分覆盖到所述绝缘膜的表面之上，以及
(f)在步骤(e)之后，在所述绝缘膜和所述本征半导体层的上表面之上形成第二导电类型的第二半导体层。
16.根据权利要求15所述的方法，
其中根据连续外延生长执行步骤(d)、步骤(e)和步骤(f)。
17.根据权利要求16所述的方法，
其中步骤(c)还包括：形成穿透所述半导体层的开口部分的步骤，并且
其中步骤(d)还包括：以从所述开口部分的内壁表面暴露的所述半导体层作为开始点，根据外延生长形成所述第一半导体层的步骤。
18.根据权利要求16所述的方法，
其中步骤(c)还包括：形成到达所述半导体层的内部的所述开口部分的步骤，并且
其中步骤(d)还包括：以从所述开口部分的内壁表面和底面暴露的所述半导体层作为开始点，根据外延生长形成所述第一半导体层的步骤。
19.一种制造半导体器件的方法，包括以下步骤：
(a)图案化半导体层；
(b)形成覆盖图案化的所述半导体层的绝缘膜；
(c)在步骤(b)之后，形成穿透所述绝缘膜的第一开口部分；
(d)在步骤(c)之后，通过各向同性地蚀刻从所述第一开口部分暴露的所述半导体层，形成在平面图中覆盖所述半导体层中的所述第一开口部分的第二开口部分；
(e)在步骤(d)之后，以从所述第二开口部分的内壁表面暴露的所述半导体层作为开始点，根据外延生长在所述第二开口部分内形成第一导电类型的第一半导体层；
(f)在步骤(e)之后，形成本征半导体层，所述本征半导体层从其中形成所述第一半导体层的所述第二开口部分覆盖到形成在所述绝缘膜中的所述第一开口部分；以及
(g)在步骤(f)之后，在形成所述本征半导体层的所述第一开口部分内形成第二导电类型的第二半导体层。
20.根据权利要求19所述的方法，
其中在步骤(d)中形成的所述第二开口部分的所述内壁表面具有圆形的形状。
CN201710296140.1A 2016-05-02 2017-04-28 半导体器件及其制造方法 Active CN107403799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-092400 2016-05-02
JP2016092400A JP6785057B2 (ja) 2016-05-02 2016-05-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN107403799A true CN107403799A (zh) 2017-11-28
CN107403799B CN107403799B (zh) 2023-05-09

Family

ID=60159107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710296140.1A Active CN107403799B (zh) 2016-05-02 2017-04-28 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US10158036B2 (zh)
JP (1) JP6785057B2 (zh)
CN (1) CN107403799B (zh)
TW (1) TWI738765B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979949A (zh) * 2017-12-27 2019-07-05 瑞萨电子株式会社 半导体装置及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018049856A (ja) * 2016-09-20 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置
US10304723B1 (en) 2017-11-22 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Process to form SOI substrate
DE102018125373A1 (de) * 2017-11-22 2019-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Bildung eines SOI-Substrats
JP7062276B2 (ja) * 2018-04-04 2022-05-06 国立研究開発法人産業技術総合研究所 光導波路型受光素子構造
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
US10892373B2 (en) * 2019-02-07 2021-01-12 Newport Fab, Llc Germanium photodiode with silicon cap
US11081610B2 (en) 2019-02-07 2021-08-03 Newport Fab, Llc Anode up—cathode down silicon and germanium photodiode
US11393939B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11393940B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photodetector and method for forming the same
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11949030B2 (en) 2020-10-27 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ cap for germanium photodetector
US11532759B2 (en) * 2021-01-27 2022-12-20 Taiwan Semiconductor Manufacturing Company Limited Capping structures for germanium-containing photovoltaic components and methods of forming the same
FR3119711B1 (fr) * 2021-02-11 2023-01-13 Commissariat Energie Atomique Photodiode germanium à contacts métalliques optimisés
WO2022186764A1 (en) * 2021-03-04 2022-09-09 Agency For Science, Technology And Research Absorber and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075253A (en) * 1997-04-15 2000-06-13 Nec Corporation Monocrystalline semiconductor photodetector
CN101836295A (zh) * 2007-08-08 2010-09-15 新加坡科技研究局 半导体装置及其制备方法
CN102034833A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 传感器及其制造方法
CN102376814A (zh) * 2010-08-10 2012-03-14 索尼公司 光电转换元件及其制造方法
US20150001588A1 (en) * 2012-02-13 2015-01-01 Tokyo Electron Limited Semiconductor device and method for manufacturing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1882268B1 (en) * 2005-05-17 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7871854B1 (en) * 2009-08-19 2011-01-18 Freescale Semiconductor, Inc. Method of making a vertical photodetector
JP2015164171A (ja) * 2014-01-31 2015-09-10 日立化成株式会社 太陽電池、太陽電池モジュール、電極付部品、半導体装置及び電子部品
JP6378928B2 (ja) * 2014-05-15 2018-08-22 富士通株式会社 Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075253A (en) * 1997-04-15 2000-06-13 Nec Corporation Monocrystalline semiconductor photodetector
CN101836295A (zh) * 2007-08-08 2010-09-15 新加坡科技研究局 半导体装置及其制备方法
CN102034833A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 传感器及其制造方法
CN102376814A (zh) * 2010-08-10 2012-03-14 索尼公司 光电转换元件及其制造方法
US20150001588A1 (en) * 2012-02-13 2015-01-01 Tokyo Electron Limited Semiconductor device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979949A (zh) * 2017-12-27 2019-07-05 瑞萨电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP6785057B2 (ja) 2020-11-18
JP2017201649A (ja) 2017-11-09
US20170317221A1 (en) 2017-11-02
CN107403799B (zh) 2023-05-09
TW201806172A (zh) 2018-02-16
US10158036B2 (en) 2018-12-18
TWI738765B (zh) 2021-09-11

Similar Documents

Publication Publication Date Title
CN107403799A (zh) 半导体器件及其制造方法
US8872294B2 (en) Method and apparatus for reducing signal loss in a photo detector
US8558336B2 (en) Semiconductor photodetector structure and the fabrication method thereof
KR100558801B1 (ko) 측면 트렌치 광학 검출기를 형성하기 위한 방법
CN108281434A (zh) 图像传感器及其制造方法
US10312360B2 (en) Method for producing trench high electron mobility devices
WO2014205003A1 (en) Trench high electron mobility transistor
US7265006B2 (en) Method of fabricating heterojunction devices integrated with CMOS
CN107275352A (zh) 光电转换装置以及照相机
JP2005183948A (ja) 赤外線光検出のための面法線光路構造
JP2008028240A (ja) 固体撮像装置
CN110729373B (zh) 基于Ge波导的GeSn红外光电探测器及其制造方法
KR20200012816A (ko) 이미지 센서에서 암전류를 줄이기 위한 캡핑 구조
CN111785791A (zh) Ge光电探测器及其制备方法
CN103579261B (zh) 一种cmos图像传感器及其制备方法
US7825494B2 (en) Image sensor and method for manufacturing the same
US20060014334A1 (en) Method of fabricating heterojunction devices integrated with CMOS
TWI528532B (zh) 半導體感光結構與其製造方法
US9985149B2 (en) Semiconductor device and method of manufacturing the same
CN104919731A (zh) 光互联装置
US8742523B2 (en) Wavelength sensitive photodiode employing shorted junction
TWI789767B (zh) 半導體結構及形成光檢測器的方法
CN116960142A (zh) 光学传感器及其制备方法
TWI419347B (zh) 一種ｐｉｎ光二極體結構及其製法
KR101016514B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant