JP2004200202A - 半導体受光素子 - Google Patents
半導体受光素子 Download PDFInfo
- Publication number
- JP2004200202A JP2004200202A JP2002363382A JP2002363382A JP2004200202A JP 2004200202 A JP2004200202 A JP 2004200202A JP 2002363382 A JP2002363382 A JP 2002363382A JP 2002363382 A JP2002363382 A JP 2002363382A JP 2004200202 A JP2004200202 A JP 2004200202A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light receiving
- electrode
- semiconductor
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】半導体受光素子に関し、ｐ型半導体層を薄層化した状態で横方向抵抗を増大させることなく反射効率を向上させる。
【解決手段】半導体基板１上に受光部２を設け、前記半導体基板１の裏面側から光を入射させる半導体受光素子の受光部２の最表面を構成する半導体層４と金属電極７との間に透明電極６を設け、透明電極６を半導体層４と金属電極７とに直接接触させる。
【選択図】 図１
【解決手段】半導体基板１上に受光部２を設け、前記半導体基板１の裏面側から光を入射させる半導体受光素子の受光部２の最表面を構成する半導体層４と金属電極７との間に透明電極６を設け、透明電極６を半導体層４と金属電極７とに直接接触させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体受光素子に関するものであり、特に、基板裏面から光を入射する構成のｐｉｎフォトダイオード或いはｐｉｎＡＤＰ（アバランシェフォトダイオード）等の高速応答半導体受光素素子における反射電極構造の構成に特徴のある半導体受光素子に関するものである。
【０００２】
【従来の技術】
最近のインターネットの構築でより高速な光通信システムの要求がより強くなるに伴って、半導体受光素子においても１０Ｇｂｉｔ／秒以上の情報伝達速度が要求されている。
【０００３】
この様な要請に応えるためには、より高速動作可能な受光素子が必要となっているが、１０Ｇｂｉｔ／秒以上の動作速度を実現できる半導体受光素子としては、ｐｉｎフォトダイオードが挙げられる。
この様なｐｉｎフォトダイオードにおいて、量子効率を高めるために、基板裏面から光を入射することが提案されている（例えば、特許文献１参照）。
【０００４】
ここで、図７を参照して、従来の裏面入射型ｐｉｎフォトダイオードを説明する。
図７参照
図７は、従来の裏面入射型ｐｉｎフォトダイオードの概略的断面図であり、ｎ型ＩｎＰ基板３１上に、ＭＯＣＶＤ法（有機金属気相成長法）を用いて、厚さが、例えば、１〜２μｍのｎ型ＩｎＰ層３２、厚さが、例えば、０．５〜１μｍのｉ型ＩｎＧａＡｓ光吸収層３３、及び、厚さが、例えば、１〜２μｍのｎ- 型ＩｎＰ層３４を順次成長させる。
【０００５】
次いで、Ｚｎを選択拡散することによって、ｐ型ＩｎＰ領域３５を形成したのち、メサエッチングを施すことによってメサ受光部３６と肩部３７を形成し、次いで、メサ受光部３６のｐ型ＩｎＰ領域３５上にｐ側反射電極３８を形成するとともに、肩部３７にｎ側電極３９を形成する。
【０００６】
次いで、全面に絶縁膜４０を形成したのち、ｐ側反射電極３８及びｎ側電極３９が露出するように絶縁膜４０をエッチングし、露出したｐ側反射電極３８及びｎ側電極３９上に各々バンプ電極４１，４２を形成する。
【０００７】
次いで、ｎ型ＩｎＰ基板３１の裏面をエッチングしてマイクロレンズ４３を形成したのち、マイクロレンズ４３の表面の一部に反射膜４４を形成することによって裏面入射型ｐｉｎフォトダイオードの基本構造が完成する。
【０００８】
この様な裏面入射型ｐｉｎフォトダイオードにおいては、メサ構造にすることによってｐｎ接合面積を小さくしているので接合容量が低減し、また、光吸収層の層厚を１μｍ以下に薄くしてキャリア走行時間を短縮させる構造となっているので、高速応答が可能になる。
【０００９】
また、基板裏面にマイクロレンズを設けるとともに、ｐ側電極を反射電極にしているので、入射した光は光吸収層を通過したのち、ｐ側反射電極で反射されて再び光吸収層に入射するので多重吸収構造となり量子効率を高める構造となっている。
【００１０】
また、アバランシェフォトダイオード（ＡＰＤ）においても、高速応答性と高量子効率化を達成するために、受光部をメサ構造にするとともに、基板裏面にマイクロレンズを形成することが提案されている（例えば、非特許文献１参照）。
【００１１】
【特許文献１】
特開２００１−３２００８１号公報
【非特許文献１】
Ｙ．Ｋｉｔｏ ｅｔ．ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．Ｐｈｏｔｏ．Ｔｅｃｈ．Ｌｅｔｔ．，Ｖｏｌ．３，Ｎｏ．１２，１９９１，ｐｐ．１１１５−１１１６
【００１２】
【発明が解決しようとする課題】
しかし、ｐ側コンタクト電極をそのまま反射電極とした場合には、オーミック性が低下してコンタクト抵抗が高まるとともに、反射率を高くすることができず、量子効率が低下するという問題がある。
【００１３】
そこで、本出願人は、反射構造を改良することによって量子効率の改善を試みたので（必要ならば、特願２００１−３１２１０９号参照）、図８を参照して説明する。
図８参照
図８は、本出願人の提案による裏面入射型ｐｉｎフォトダイオードの概略的断面図であり、ｎ型ＩｎＰ基板５１上に、ＭＯＣＶＤ法を用いて、ｎ型ＩｎＰバッファ層５２、ｉ型ＩｎＧａＡｓ光吸収層５３、及び、ｐ型ＩｎＰ層５４を順次成長させる。
【００１４】
次いで、メサエッチングを施すことによってメサ受光部５５及び肩部５６を形成したのち、テーパエッチングを施すことによって肩部５６の側端面をテーパ状にすることによって、肩部５６に設けるｎ側コンタクト電極５８及びバンプ電極６２の段切れを防止する。
【００１５】
次いで、メサ受光部３６のｐ型ＩｎＰ層５４上にリング状のｐ側コンタクト電極５７を形成するとともに、肩部５６及びｎ型ＩｎＰバッファ層５２の露出部にかかるｎ側コンタクト電極５８を形成する。
【００１６】
次いで、全面にＳｉＮ膜５９を形成したのち、ｐ側コンタクト電極５７及びｎ側コンタクト電極５８が露出するようにＳｉＮ膜５９をエッチングし、次いで、メサ受光部５５及び肩部５６の一部にＡｕ・Ｓｎシード層６０及びＡｕメッキ層６１からなるバンプ電極６２を形成したものである。
【００１７】
この裏面入射型ｐｉｎフォトダイオードにおいては、メサ受光部５５において、バンプ電極６２とｐ型ＩｎＰ層５４との界面に透明なＳｉＮ膜５９を設けているので反射率が高まり、また、ｐ側コンタクト電極５７をリング状にしているので良好な素子特性を得ることができる。
【００１８】
図９（ａ）参照
さらに、プロセスの容易さ、及び、ｐ型ＩｎＰ層５４の抵抗の低減のためｐ型ＩｎＰ層５４の厚さを０．２μｍとして特性の向上を試みた。
【００１９】
図９（ｂ）参照
しかし、その結果、受光素子の動作層に均一に電圧がかからないという問題が生じ、これによって高速応答特性での応答特性に図に示すような面内感度分布が生じる。
これは、ＳｉＮ膜５９の直下のｐ型ＩｎＰ層５４の横方向の抵抗によってメサ受光部５５の中央部の電界が低下するためである。
【００２０】
したがって、動作領域に均一に電界を掛けるためにはｐ型ＩｎＰ層５４の厚さを２μｍ以上にする必要があるが、そうすると、ｐ型ＩｎＰ層５４の抵抗が１Ωから８Ωに倍増してしまい、この増加は受光素子のシリーズ抵抗を増加させることになる。
【００２１】
したがって、本発明は、ｐ型半導体層を薄層化した状態で横方向抵抗を増大させることなく反射効率を向上させることを目的とする。
【００２２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図において、符号９，１０は、パッシベーション膜及び各々基板側のコンタクト電極である。
図１参照
上記の目的を達成するため、本発明は、半導体基板１上に受光部２を設け、前記半導体基板１の裏面側から光を入射させる半導体受光素子において、受光部２の最表面を構成する半導体層４と金属電極７との間に透明電極６が設けられ、透明電極６が半導体層４と金属電極７とに直接接触していることを特徴とする。
【００２３】
このように、受光部２の最表面を構成する半導体層４と金属電極７、即ち、バンプ電極との間に透明電極６を設けることによって、高い反射率を保った状態で動作領域にかかる電界を均一にすることができる。
【００２４】
この場合、受光部２の最表面を構成する半導体層４の表面にリング状のコンタクト電極５を設けることが望ましく、それによって、受光部２の最表面を構成する半導体層４に均一な電界を印加することができる。
【００２５】
この場合の透明電極６は、単層膜でも良いし、或いは、異なった屈折率を有する透明導電膜を多層に重ねた多層構造膜としても良いものである。
なお、この場合、各透明導電膜の膜厚は、屈折率をｎ、入射光の波長をλ（＝ｃ／ν）とした場合、λ／４ｎ膜とすることが望ましい。
【００２６】
また、受光部２の構成としては、ｐｉｎ接合構造、或いは、少なくとも光吸収層３及び増倍層を有するＡＰＤ構造であることが望ましく、それによって、４０ＧＨｚ以上の高速応答性が可能になる。
【００２７】
また、受光部２をメサ構造とすることが望ましく、それによって、ｐｎ接合による接合容量を低減することができるので、高速化が可能になる。
【００２８】
この場合、メサ構造の受光部２の周囲の少なくとも一部に、受光部２と同一の層構造の肩部８を設けることが望ましく、それによって、フリップ・チップボンディングが容易になる。
【００２９】
また、半導体基板１の裏面を凸レンズ形状にすることが望ましく、それによって、集光性が高まるので、量子効率を向上することができる。
【００３０】
【発明の実施の形態】
ここで、図２及び図３を参照して、本発明の第１の実施の形態のｐｉｎフォトダイオードの製造工程を説明する。
図２（ａ）参照
まず、ｎ型ＩｎＰ基板１１上に、ＭＯＣＶＤ法を用いて、厚さが、例えば、１〜２μｍのｎ型ＩｎＰ層１２、厚さが、例えば、０．５〜１μｍのｉ型ＩｎＧａＡｓ光吸収層１３、及び、厚さが０．０３〜０．１５μｍのｐ型ＩｎＰ層１４を順次成長させる。
【００３１】
図２（ｂ）参照
次いで、メサエッチングを施すことによってメサ受光部１５と肩部１６を形成する。
【００３２】
図２（ｃ）参照
次いで、メサ受光部１５を覆った状態で肩部１６に緩斜面形状にエッチングを施すことによって、肩部１６の側端部をテーパ状にして、以降の堆積工程における段切れを防止する。
【００３３】
図２（ｄ）参照
次いで、マスク蒸着法を用いて、メサ受光部１５のｐ型ＩｎＰ領域１４上にＡｕ・Ｚｎ膜及びＡｕ膜を順次リング状に堆積させてｐ側コンタクト電極１７を形成する。
【００３４】
図３（ｅ）参照
次いで、再びマスク蒸着法を用いて、肩部１６からｎ型ＩｎＰバッファ層１２の露出部にかけてＡｕ・Ｇｅ膜及びＡｕ膜を順次堆積させてｎ型コンタクト電極１８を形成する。
【００３５】
図３（ｆ）参照
次いで、プラズマＣＶＤ法を用いて全面にＳｉＮ膜１９を堆積させたのち、ｐ側コンタクト電極１７とその内側のｐ型ＩｎＰ層１４、及び、ｎ側コンタクト電極１８を露出するようにＳｉＮ膜１９を選択的にエッチング除去する。
【００３６】
図３（ｇ）参照
次いで、スパッタリング法によって、ＩＴＯ（屈折率ｎ≒１．８７）を厚さが、例えば、入射光のλ／４膜に相当する２６１ｎｍの厚さに堆積させたのち、ｐ側コンタクト電極１７の内側及び内側のｐ型ＩｎＰ層１４のみに残存するように他部をエッチング除去してＩＴＯ透明電極２０を形成する。
【００３７】
図３（ｈ）参照
次いで、マスク蒸着法を用いて、メサ受光部１５及び肩部１６上にＡｕ・Ｓｎシード層２１を選択的に形成したのち、フォトレジストパターン（図示を省略）をマスクとして、Ａｕ・Ｓｎシード層２１上にＡｕメッキ層２２を選択的に形成してバンプ電極２３とする。
【００３８】
最後に、ｎ型ＩｎＰ基板１１の裏面にプラズマＣＶＤ法によってλ／４膜に相当する膜厚のＳｉＮ膜を堆積させて反射防止膜２４とすることによって、本発明の第１の実施の形態のｐｉｎフォトダイオードの基本構成が完成する。
【００３９】
本発明の第１の実施の形態においては、バンプ電極２３とｐ型ＩｎＰ層１４との間にλ／４膜厚のＩＴＯ透明電極２０を介在させているので、図８に示した従来のＳｉＮ膜を介在させた場合と同様に９５〜９７％の反射率を得ることができる。
【００４０】
また、ｐ型ＩｎＰ層１４に直接面接触するように固有コンタクト抵抗が１×１０-4ΩｃｍのＩＴＯ透明電極２０を介在させているので、ｐ型ＩｎＰ層１４を０．２μｍ程度に薄層化しても動作層の電界分布が無くなり、均一性の良い面内感度分布を得ることができる。
【００４１】
また、ｐ型ＩｎＰ層１４を薄層化することによって成膜時間を短縮することができるとともに、ｐ型ＩｎＰ層１４の横方向抵抗を８Ωから１Ωに低減することができる。
【００４２】
さらに、薄層化することで、表面段差を小さくすることができるので、電極プロセスの簡便化等が改善され、この電極プロセスの簡便化は、ｐ側コンタクト電極１７上に設けたＩＴＯ膜をパターニングする際のパターニング等の微細パターン工程におけるプロセス歩留りを向上することができる。
【００４３】
次に、図４を参照して、本発明の第２の実施の形態のｐｉｎフォトダイオードを説明する。
図４参照
図４は、本発明の第２の実施の形態のｐｉｎフォトダイオードの概略的断面図であり、基本的構成は上記の第１の実施の形態のｐｉｎフォトダイオードと同様であるが、この第２の実施の形態においては、ｎ型ＩｎＰ基板１１の裏面にマイクロレンズ２５を形成したものである。
【００４４】
即ち、バンプ電極２３を形成したのち、ｎ型ＩｎＰ基板１１の裏面に円形状のレジストパターンを形成したのち、例えば、２００℃でベーキングすることによって凸レンズ状のレジストパターンに変換する。
【００４５】
次いで、基板全体を回転させながらＡｒイオンビームエッチングを施し、凸レンズ状のレジストパターンが消失するまでエッチングを行うことによって凸レンズ状のマイクロレンズ２５を形成したものである。
【００４６】
この様に、本発明の第２の実施の形態においては、基板の裏面に凸レンズ状のマイクロレンズを設けているので、入射光を効率的に光吸収層に集光することができ、それによって、量子効率を向上することができる。
【００４７】
次に、図５を参照して、本発明の第３の実施の形態のｐｉｎフォトダイオードを説明する。
図５参照
図５は、本発明の第３の実施の形態のｐｉｎフォトダイオードの概略的断面図であり、基本的構成は上記の第１の実施の形態のｐｉｎフォトダイオードと同様であるが、この第３の実施の形態においては、透明電極を多層透明電極２６としたものである。
【００４８】
即ち、透明電極を形成する工程において、例えば、各々λ／４膜厚となる２６１ｎｍのＩＴＯ膜、１８８ｎｍのＣｄＳ、及び、２６１ｎｍのＩＴＯを順次堆積させてＩＴＯ／ＣｄＳ／ＩＴＯ構造の多層透明電極２６としたものである。
【００４９】
このように、透明電極を多層透明電極２６としているので、単層のλ／４膜とした透明電極より反射率を向上することができ、それによって、量子効率をより向上することができる。
【００５０】
次に、図６を参照して、本発明の第４の実施の形態のＡＰＤを説明する。
図６参照
図６は、本発明の第４の実施の形態のＡＤＰの概略的断面図であり、基本的構成及び製造工程は上記の第１の実施の形態のｐｉｎフォトダイオードと同様であるが、この第４の実施の形態においては、受光部に少なくとも増倍層２９を設けてＡＰＤ構造としたものである。
【００５１】
即ち、半導体層の成膜工程において、ｉ型ＩｎＧａＡｓ光吸収層１３上に、ＩｎＧａＡｓＰ超格子層からなる電界調整層２７、ｎ+ 型ＩｎＰ層２８、及び、アバランシェ増幅を起こすためのｎ- 型ＩｎＰ層からなる増倍層２９を成膜したのち、ｐ型ＩｎＰ層１４を成長させたものである。
【００５２】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態の説明においては、ＩｎＧａＡｓ／ＩｎＰ系のｐｉｎフォトダイオード或いはＡＰＤとして説明しているが、ＩｎＧａＡｓ／ＩｎＰ系に限られるものではなく、ＧａＡｓ／ＡｌＧａＡｓ系等の他のIII-Ｖ族化合物半導体にも適用されるものである。
【００５３】
また、上記の各実施の形態においては、メサ受光部の周囲を囲むように肩部を設けているが、肩部はメサ受光部の周囲の少なくとも一部に存在すれば良いものであり、さらには、フリップ・チップボンディングしない場合には、肩部は省略しても良いものである。
【００５４】
また、上記の各実施の形態においては、ｐ型コンタクト電極をリング状に設けているが、リング状に限られるものではなく、メッシュ状でも良く、いずれにしても、ｐ型ＩｎＰ層との接触面積を少なくした状態でｐ型ＩｎＰ層に面内均一な電界を印加できるパターンであれば良い。
【００５５】
また、上記の第３の実施の形態においては、多層透明電極をＩＴＯ／ＣｄＳ／ＩＴＯ構造としているが、ＣｄＳ以外にＺｎＳｅ，ＺｎＳ等の他の透明導電膜を用いても良いものであり、広い波長範囲で反射率の高い膜を形成することができるため受光素子の波長範囲を広くすることができる。
【００５６】
また、上記の第３の実施の形態においては、多層透明電極をＩＴＯ／ＣｄＳ／ＩＴＯの３層構造としているが、３層構造に限られるものではなく、５層構造等の３層以上の多層構造膜としても良いものである。
【００５７】
また、上記の第２の実施の形態或いは第４の実施の形態においても、上記の第３の実施の形態と同様に、透明電極として多層透明電極を用いていも良いものである。
【００５８】
また、上記の第４の実施の形態においても、上記の第２の実施の形態と同様に基板裏面にマイクロレンズを形成しても良いものであり、その場合にも、透明電極を多層透明電極としても良いものである。
【００５９】
また、上記の実施の形態においては、単体のｐｉｎフォトダイオード或いはＡＰＤとして説明しているが、アレイ化したｐｉｎフォトダイオードアレイ或いはＡＰＤアレイにも適用されるものであり、さらには、半導体レーザ等の他の光素子と集積化した光集積回路装置にも適用されるものである。
【００６０】
ここで、再び、図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） 半導体基板１上に受光部２を設け、前記半導体基板１の裏面側から光を入射させる半導体受光素子において、前記受光部２の最表面を構成する半導体層４と金属電極８との間に透明電極７が設けられ、前記透明電極７が前記半導体層４と前記金属電極８とに直接接触していることを特徴とする半導体受光素子。
（付記２） 上記受光部２の最表面を構成する半導体層４の表面にリング状のコンタクト電極６を設けるとともに、前記コンタクト電極６の少なくとも内円部に上記透明電極７が設けられていることを特徴とする付記１記載の半導体受光素子。
（付記３） 上記透明電極７が、多層膜構造であることを特徴とする付記１または２に記載の半導体受光素子。
（付記４） 上記受光部２が、ｐｉｎ接合構造を有していることを特徴とする付記１乃至４のいずれか１に記載の半導体受光素子。
（付記５） 上記受光部２が、少なくとも光吸収層３及び増倍層を有することを特徴とする付記１乃至４のいずれか１に記載の半導体受光素子。
（付記６） 上記受光部２が、メサ構造であることを特徴とする付記１乃至５のいずれか１に記載の半導体受光素子。
（付記７） 上記メサ構造の受光部２の周囲の少なくとも一部に、前記受光部２と同一の層構造の肩部を有することを特徴とする付記６記載の半導体受光素子。
（付記８） 上記半導体基板１の裏面が、凸レンズ形状であることを特徴とする付記１乃至７のいずれか１に記載の半導体受光素子。
【００６１】
【発明の効果】
本発明によれば、反射構造を、透明電極／バンプ電極として、バンプ電極とｐ型半導体層との間に透明電極を設けているので、抵抗を低減するためにｐ型半導体層を薄層化した場合にも、周波数応答特性感度分布を均一にした状態で反射効率を高くすることができ、それによって、高効率で高速応答性にすぐれた半導体受光素子を実現することができ、ひいては、高速光通信網の普及・発展に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のｐｉｎフォトダイオードの途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態のｐｉｎフォトダイオードの図２以降の製造工程の説明図である。
【図４】本発明の第２の実施の形態のｐｉｎフォトダイオードの概略的断面図である。
【図５】本発明の第３の実施の形態のｐｉｎフォトダイオードの概略的断面図である。
【図６】本発明の第４の実施の形態のＡＰＤの概略的断面図である。
【図７】従来の裏面入射型ｐｉｎフォトダイオードの概略的断面図である。
【図８】本出願人の提案による裏面入射型ｐｉｎフォトダイオードの概略的断面図である。
【図９】ｐ型半導体層を薄層化した場合の問題点の説明図である。
【符号の説明】
１ 半導体基板
２ 受光部
３ 光吸収層
４ 半導体層
５ コンタクト電極
６ 透明電極
７ 金属電極
８ 肩部
９ パッシベーション膜
１０ コンタクト電極
１１ ｎ型ＩｎＰ基板
１２ ｎ型ＩｎＰバッファ層
１３ ｉ型ＩｎＧａＡｓ光吸収層
１４ ｐ型ＩｎＰ層
１５ メサ受光部
１６ 肩部
１７ ｐ型コンタクト電極
１８ ｎ側コンタクト電極
１９ ＳｉＮ膜
２０ ＩＴＯ透明電極
２１ Ａｕ・Ｓｎシード層
２２ Ａｕメッキ層
２３ バンプ電極
２４ 反射防止膜
２５ マイクロレンズ
２６ 多層透明電極
２７ 電界調整部
２８ ｎ+ 型ＩｎＰ層
２９ 増倍層
３０ メサ受光部
３１ ｎ型ＩｎＰ基板
３２ ｎ型ＩｎＰ層
３３ ｉ型ＩｎＧａＡｓ光吸収層
３４ ｎ- 型ＩｎＰ層
３５ ｐ型ＩｎＰ領域
３６ メサ受光部
３７ 肩部
３８ ｐ型反射電極
３９ ｎ側電極
４０ 絶縁膜
４１ バンプ電極
４２ バンプ電極
４３ マイクロレンズ
４４ 反射膜
５１ ｎ型ＩｎＰ基板
５２ ｎ型ＩｎＰバッファ層
５３ ｉ型ＩｎＧａＡｓ光吸収層
５４ ｐ型ＩｎＰ層
５５ メサ受光部
５６ 肩部
５７ ｐ型コンタクト電極
５８ ｎ側コンタクト電極
５９ ＳｉＮ膜
６０ Ａｕ・Ｓｎシード層
６１ Ａｕメッキ層
６２ バンプ電極
【発明の属する技術分野】
本発明は半導体受光素子に関するものであり、特に、基板裏面から光を入射する構成のｐｉｎフォトダイオード或いはｐｉｎＡＤＰ（アバランシェフォトダイオード）等の高速応答半導体受光素素子における反射電極構造の構成に特徴のある半導体受光素子に関するものである。
【０００２】
【従来の技術】
最近のインターネットの構築でより高速な光通信システムの要求がより強くなるに伴って、半導体受光素子においても１０Ｇｂｉｔ／秒以上の情報伝達速度が要求されている。
【０００３】
この様な要請に応えるためには、より高速動作可能な受光素子が必要となっているが、１０Ｇｂｉｔ／秒以上の動作速度を実現できる半導体受光素子としては、ｐｉｎフォトダイオードが挙げられる。
この様なｐｉｎフォトダイオードにおいて、量子効率を高めるために、基板裏面から光を入射することが提案されている（例えば、特許文献１参照）。
【０００４】
ここで、図７を参照して、従来の裏面入射型ｐｉｎフォトダイオードを説明する。
図７参照
図７は、従来の裏面入射型ｐｉｎフォトダイオードの概略的断面図であり、ｎ型ＩｎＰ基板３１上に、ＭＯＣＶＤ法（有機金属気相成長法）を用いて、厚さが、例えば、１〜２μｍのｎ型ＩｎＰ層３２、厚さが、例えば、０．５〜１μｍのｉ型ＩｎＧａＡｓ光吸収層３３、及び、厚さが、例えば、１〜２μｍのｎ- 型ＩｎＰ層３４を順次成長させる。
【０００５】
次いで、Ｚｎを選択拡散することによって、ｐ型ＩｎＰ領域３５を形成したのち、メサエッチングを施すことによってメサ受光部３６と肩部３７を形成し、次いで、メサ受光部３６のｐ型ＩｎＰ領域３５上にｐ側反射電極３８を形成するとともに、肩部３７にｎ側電極３９を形成する。
【０００６】
次いで、全面に絶縁膜４０を形成したのち、ｐ側反射電極３８及びｎ側電極３９が露出するように絶縁膜４０をエッチングし、露出したｐ側反射電極３８及びｎ側電極３９上に各々バンプ電極４１，４２を形成する。
【０００７】
次いで、ｎ型ＩｎＰ基板３１の裏面をエッチングしてマイクロレンズ４３を形成したのち、マイクロレンズ４３の表面の一部に反射膜４４を形成することによって裏面入射型ｐｉｎフォトダイオードの基本構造が完成する。
【０００８】
この様な裏面入射型ｐｉｎフォトダイオードにおいては、メサ構造にすることによってｐｎ接合面積を小さくしているので接合容量が低減し、また、光吸収層の層厚を１μｍ以下に薄くしてキャリア走行時間を短縮させる構造となっているので、高速応答が可能になる。
【０００９】
また、基板裏面にマイクロレンズを設けるとともに、ｐ側電極を反射電極にしているので、入射した光は光吸収層を通過したのち、ｐ側反射電極で反射されて再び光吸収層に入射するので多重吸収構造となり量子効率を高める構造となっている。
【００１０】
また、アバランシェフォトダイオード（ＡＰＤ）においても、高速応答性と高量子効率化を達成するために、受光部をメサ構造にするとともに、基板裏面にマイクロレンズを形成することが提案されている（例えば、非特許文献１参照）。
【００１１】
【特許文献１】
特開２００１−３２００８１号公報
【非特許文献１】
Ｙ．Ｋｉｔｏ ｅｔ．ａｌ．，ＩＥＥＥ Ｔｒａｎｓ．Ｐｈｏｔｏ．Ｔｅｃｈ．Ｌｅｔｔ．，Ｖｏｌ．３，Ｎｏ．１２，１９９１，ｐｐ．１１１５−１１１６
【００１２】
【発明が解決しようとする課題】
しかし、ｐ側コンタクト電極をそのまま反射電極とした場合には、オーミック性が低下してコンタクト抵抗が高まるとともに、反射率を高くすることができず、量子効率が低下するという問題がある。
【００１３】
そこで、本出願人は、反射構造を改良することによって量子効率の改善を試みたので（必要ならば、特願２００１−３１２１０９号参照）、図８を参照して説明する。
図８参照
図８は、本出願人の提案による裏面入射型ｐｉｎフォトダイオードの概略的断面図であり、ｎ型ＩｎＰ基板５１上に、ＭＯＣＶＤ法を用いて、ｎ型ＩｎＰバッファ層５２、ｉ型ＩｎＧａＡｓ光吸収層５３、及び、ｐ型ＩｎＰ層５４を順次成長させる。
【００１４】
次いで、メサエッチングを施すことによってメサ受光部５５及び肩部５６を形成したのち、テーパエッチングを施すことによって肩部５６の側端面をテーパ状にすることによって、肩部５６に設けるｎ側コンタクト電極５８及びバンプ電極６２の段切れを防止する。
【００１５】
次いで、メサ受光部３６のｐ型ＩｎＰ層５４上にリング状のｐ側コンタクト電極５７を形成するとともに、肩部５６及びｎ型ＩｎＰバッファ層５２の露出部にかかるｎ側コンタクト電極５８を形成する。
【００１６】
次いで、全面にＳｉＮ膜５９を形成したのち、ｐ側コンタクト電極５７及びｎ側コンタクト電極５８が露出するようにＳｉＮ膜５９をエッチングし、次いで、メサ受光部５５及び肩部５６の一部にＡｕ・Ｓｎシード層６０及びＡｕメッキ層６１からなるバンプ電極６２を形成したものである。
【００１７】
この裏面入射型ｐｉｎフォトダイオードにおいては、メサ受光部５５において、バンプ電極６２とｐ型ＩｎＰ層５４との界面に透明なＳｉＮ膜５９を設けているので反射率が高まり、また、ｐ側コンタクト電極５７をリング状にしているので良好な素子特性を得ることができる。
【００１８】
図９（ａ）参照
さらに、プロセスの容易さ、及び、ｐ型ＩｎＰ層５４の抵抗の低減のためｐ型ＩｎＰ層５４の厚さを０．２μｍとして特性の向上を試みた。
【００１９】
図９（ｂ）参照
しかし、その結果、受光素子の動作層に均一に電圧がかからないという問題が生じ、これによって高速応答特性での応答特性に図に示すような面内感度分布が生じる。
これは、ＳｉＮ膜５９の直下のｐ型ＩｎＰ層５４の横方向の抵抗によってメサ受光部５５の中央部の電界が低下するためである。
【００２０】
したがって、動作領域に均一に電界を掛けるためにはｐ型ＩｎＰ層５４の厚さを２μｍ以上にする必要があるが、そうすると、ｐ型ＩｎＰ層５４の抵抗が１Ωから８Ωに倍増してしまい、この増加は受光素子のシリーズ抵抗を増加させることになる。
【００２１】
したがって、本発明は、ｐ型半導体層を薄層化した状態で横方向抵抗を増大させることなく反射効率を向上させることを目的とする。
【００２２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図において、符号９，１０は、パッシベーション膜及び各々基板側のコンタクト電極である。
図１参照
上記の目的を達成するため、本発明は、半導体基板１上に受光部２を設け、前記半導体基板１の裏面側から光を入射させる半導体受光素子において、受光部２の最表面を構成する半導体層４と金属電極７との間に透明電極６が設けられ、透明電極６が半導体層４と金属電極７とに直接接触していることを特徴とする。
【００２３】
このように、受光部２の最表面を構成する半導体層４と金属電極７、即ち、バンプ電極との間に透明電極６を設けることによって、高い反射率を保った状態で動作領域にかかる電界を均一にすることができる。
【００２４】
この場合、受光部２の最表面を構成する半導体層４の表面にリング状のコンタクト電極５を設けることが望ましく、それによって、受光部２の最表面を構成する半導体層４に均一な電界を印加することができる。
【００２５】
この場合の透明電極６は、単層膜でも良いし、或いは、異なった屈折率を有する透明導電膜を多層に重ねた多層構造膜としても良いものである。
なお、この場合、各透明導電膜の膜厚は、屈折率をｎ、入射光の波長をλ（＝ｃ／ν）とした場合、λ／４ｎ膜とすることが望ましい。
【００２６】
また、受光部２の構成としては、ｐｉｎ接合構造、或いは、少なくとも光吸収層３及び増倍層を有するＡＰＤ構造であることが望ましく、それによって、４０ＧＨｚ以上の高速応答性が可能になる。
【００２７】
また、受光部２をメサ構造とすることが望ましく、それによって、ｐｎ接合による接合容量を低減することができるので、高速化が可能になる。
【００２８】
この場合、メサ構造の受光部２の周囲の少なくとも一部に、受光部２と同一の層構造の肩部８を設けることが望ましく、それによって、フリップ・チップボンディングが容易になる。
【００２９】
また、半導体基板１の裏面を凸レンズ形状にすることが望ましく、それによって、集光性が高まるので、量子効率を向上することができる。
【００３０】
【発明の実施の形態】
ここで、図２及び図３を参照して、本発明の第１の実施の形態のｐｉｎフォトダイオードの製造工程を説明する。
図２（ａ）参照
まず、ｎ型ＩｎＰ基板１１上に、ＭＯＣＶＤ法を用いて、厚さが、例えば、１〜２μｍのｎ型ＩｎＰ層１２、厚さが、例えば、０．５〜１μｍのｉ型ＩｎＧａＡｓ光吸収層１３、及び、厚さが０．０３〜０．１５μｍのｐ型ＩｎＰ層１４を順次成長させる。
【００３１】
図２（ｂ）参照
次いで、メサエッチングを施すことによってメサ受光部１５と肩部１６を形成する。
【００３２】
図２（ｃ）参照
次いで、メサ受光部１５を覆った状態で肩部１６に緩斜面形状にエッチングを施すことによって、肩部１６の側端部をテーパ状にして、以降の堆積工程における段切れを防止する。
【００３３】
図２（ｄ）参照
次いで、マスク蒸着法を用いて、メサ受光部１５のｐ型ＩｎＰ領域１４上にＡｕ・Ｚｎ膜及びＡｕ膜を順次リング状に堆積させてｐ側コンタクト電極１７を形成する。
【００３４】
図３（ｅ）参照
次いで、再びマスク蒸着法を用いて、肩部１６からｎ型ＩｎＰバッファ層１２の露出部にかけてＡｕ・Ｇｅ膜及びＡｕ膜を順次堆積させてｎ型コンタクト電極１８を形成する。
【００３５】
図３（ｆ）参照
次いで、プラズマＣＶＤ法を用いて全面にＳｉＮ膜１９を堆積させたのち、ｐ側コンタクト電極１７とその内側のｐ型ＩｎＰ層１４、及び、ｎ側コンタクト電極１８を露出するようにＳｉＮ膜１９を選択的にエッチング除去する。
【００３６】
図３（ｇ）参照
次いで、スパッタリング法によって、ＩＴＯ（屈折率ｎ≒１．８７）を厚さが、例えば、入射光のλ／４膜に相当する２６１ｎｍの厚さに堆積させたのち、ｐ側コンタクト電極１７の内側及び内側のｐ型ＩｎＰ層１４のみに残存するように他部をエッチング除去してＩＴＯ透明電極２０を形成する。
【００３７】
図３（ｈ）参照
次いで、マスク蒸着法を用いて、メサ受光部１５及び肩部１６上にＡｕ・Ｓｎシード層２１を選択的に形成したのち、フォトレジストパターン（図示を省略）をマスクとして、Ａｕ・Ｓｎシード層２１上にＡｕメッキ層２２を選択的に形成してバンプ電極２３とする。
【００３８】
最後に、ｎ型ＩｎＰ基板１１の裏面にプラズマＣＶＤ法によってλ／４膜に相当する膜厚のＳｉＮ膜を堆積させて反射防止膜２４とすることによって、本発明の第１の実施の形態のｐｉｎフォトダイオードの基本構成が完成する。
【００３９】
本発明の第１の実施の形態においては、バンプ電極２３とｐ型ＩｎＰ層１４との間にλ／４膜厚のＩＴＯ透明電極２０を介在させているので、図８に示した従来のＳｉＮ膜を介在させた場合と同様に９５〜９７％の反射率を得ることができる。
【００４０】
また、ｐ型ＩｎＰ層１４に直接面接触するように固有コンタクト抵抗が１×１０-4ΩｃｍのＩＴＯ透明電極２０を介在させているので、ｐ型ＩｎＰ層１４を０．２μｍ程度に薄層化しても動作層の電界分布が無くなり、均一性の良い面内感度分布を得ることができる。
【００４１】
また、ｐ型ＩｎＰ層１４を薄層化することによって成膜時間を短縮することができるとともに、ｐ型ＩｎＰ層１４の横方向抵抗を８Ωから１Ωに低減することができる。
【００４２】
さらに、薄層化することで、表面段差を小さくすることができるので、電極プロセスの簡便化等が改善され、この電極プロセスの簡便化は、ｐ側コンタクト電極１７上に設けたＩＴＯ膜をパターニングする際のパターニング等の微細パターン工程におけるプロセス歩留りを向上することができる。
【００４３】
次に、図４を参照して、本発明の第２の実施の形態のｐｉｎフォトダイオードを説明する。
図４参照
図４は、本発明の第２の実施の形態のｐｉｎフォトダイオードの概略的断面図であり、基本的構成は上記の第１の実施の形態のｐｉｎフォトダイオードと同様であるが、この第２の実施の形態においては、ｎ型ＩｎＰ基板１１の裏面にマイクロレンズ２５を形成したものである。
【００４４】
即ち、バンプ電極２３を形成したのち、ｎ型ＩｎＰ基板１１の裏面に円形状のレジストパターンを形成したのち、例えば、２００℃でベーキングすることによって凸レンズ状のレジストパターンに変換する。
【００４５】
次いで、基板全体を回転させながらＡｒイオンビームエッチングを施し、凸レンズ状のレジストパターンが消失するまでエッチングを行うことによって凸レンズ状のマイクロレンズ２５を形成したものである。
【００４６】
この様に、本発明の第２の実施の形態においては、基板の裏面に凸レンズ状のマイクロレンズを設けているので、入射光を効率的に光吸収層に集光することができ、それによって、量子効率を向上することができる。
【００４７】
次に、図５を参照して、本発明の第３の実施の形態のｐｉｎフォトダイオードを説明する。
図５参照
図５は、本発明の第３の実施の形態のｐｉｎフォトダイオードの概略的断面図であり、基本的構成は上記の第１の実施の形態のｐｉｎフォトダイオードと同様であるが、この第３の実施の形態においては、透明電極を多層透明電極２６としたものである。
【００４８】
即ち、透明電極を形成する工程において、例えば、各々λ／４膜厚となる２６１ｎｍのＩＴＯ膜、１８８ｎｍのＣｄＳ、及び、２６１ｎｍのＩＴＯを順次堆積させてＩＴＯ／ＣｄＳ／ＩＴＯ構造の多層透明電極２６としたものである。
【００４９】
このように、透明電極を多層透明電極２６としているので、単層のλ／４膜とした透明電極より反射率を向上することができ、それによって、量子効率をより向上することができる。
【００５０】
次に、図６を参照して、本発明の第４の実施の形態のＡＰＤを説明する。
図６参照
図６は、本発明の第４の実施の形態のＡＤＰの概略的断面図であり、基本的構成及び製造工程は上記の第１の実施の形態のｐｉｎフォトダイオードと同様であるが、この第４の実施の形態においては、受光部に少なくとも増倍層２９を設けてＡＰＤ構造としたものである。
【００５１】
即ち、半導体層の成膜工程において、ｉ型ＩｎＧａＡｓ光吸収層１３上に、ＩｎＧａＡｓＰ超格子層からなる電界調整層２７、ｎ+ 型ＩｎＰ層２８、及び、アバランシェ増幅を起こすためのｎ- 型ＩｎＰ層からなる増倍層２９を成膜したのち、ｐ型ＩｎＰ層１４を成長させたものである。
【００５２】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態の説明においては、ＩｎＧａＡｓ／ＩｎＰ系のｐｉｎフォトダイオード或いはＡＰＤとして説明しているが、ＩｎＧａＡｓ／ＩｎＰ系に限られるものではなく、ＧａＡｓ／ＡｌＧａＡｓ系等の他のIII-Ｖ族化合物半導体にも適用されるものである。
【００５３】
また、上記の各実施の形態においては、メサ受光部の周囲を囲むように肩部を設けているが、肩部はメサ受光部の周囲の少なくとも一部に存在すれば良いものであり、さらには、フリップ・チップボンディングしない場合には、肩部は省略しても良いものである。
【００５４】
また、上記の各実施の形態においては、ｐ型コンタクト電極をリング状に設けているが、リング状に限られるものではなく、メッシュ状でも良く、いずれにしても、ｐ型ＩｎＰ層との接触面積を少なくした状態でｐ型ＩｎＰ層に面内均一な電界を印加できるパターンであれば良い。
【００５５】
また、上記の第３の実施の形態においては、多層透明電極をＩＴＯ／ＣｄＳ／ＩＴＯ構造としているが、ＣｄＳ以外にＺｎＳｅ，ＺｎＳ等の他の透明導電膜を用いても良いものであり、広い波長範囲で反射率の高い膜を形成することができるため受光素子の波長範囲を広くすることができる。
【００５６】
また、上記の第３の実施の形態においては、多層透明電極をＩＴＯ／ＣｄＳ／ＩＴＯの３層構造としているが、３層構造に限られるものではなく、５層構造等の３層以上の多層構造膜としても良いものである。
【００５７】
また、上記の第２の実施の形態或いは第４の実施の形態においても、上記の第３の実施の形態と同様に、透明電極として多層透明電極を用いていも良いものである。
【００５８】
また、上記の第４の実施の形態においても、上記の第２の実施の形態と同様に基板裏面にマイクロレンズを形成しても良いものであり、その場合にも、透明電極を多層透明電極としても良いものである。
【００５９】
また、上記の実施の形態においては、単体のｐｉｎフォトダイオード或いはＡＰＤとして説明しているが、アレイ化したｐｉｎフォトダイオードアレイ或いはＡＰＤアレイにも適用されるものであり、さらには、半導体レーザ等の他の光素子と集積化した光集積回路装置にも適用されるものである。
【００６０】
ここで、再び、図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） 半導体基板１上に受光部２を設け、前記半導体基板１の裏面側から光を入射させる半導体受光素子において、前記受光部２の最表面を構成する半導体層４と金属電極８との間に透明電極７が設けられ、前記透明電極７が前記半導体層４と前記金属電極８とに直接接触していることを特徴とする半導体受光素子。
（付記２） 上記受光部２の最表面を構成する半導体層４の表面にリング状のコンタクト電極６を設けるとともに、前記コンタクト電極６の少なくとも内円部に上記透明電極７が設けられていることを特徴とする付記１記載の半導体受光素子。
（付記３） 上記透明電極７が、多層膜構造であることを特徴とする付記１または２に記載の半導体受光素子。
（付記４） 上記受光部２が、ｐｉｎ接合構造を有していることを特徴とする付記１乃至４のいずれか１に記載の半導体受光素子。
（付記５） 上記受光部２が、少なくとも光吸収層３及び増倍層を有することを特徴とする付記１乃至４のいずれか１に記載の半導体受光素子。
（付記６） 上記受光部２が、メサ構造であることを特徴とする付記１乃至５のいずれか１に記載の半導体受光素子。
（付記７） 上記メサ構造の受光部２の周囲の少なくとも一部に、前記受光部２と同一の層構造の肩部を有することを特徴とする付記６記載の半導体受光素子。
（付記８） 上記半導体基板１の裏面が、凸レンズ形状であることを特徴とする付記１乃至７のいずれか１に記載の半導体受光素子。
【００６１】
【発明の効果】
本発明によれば、反射構造を、透明電極／バンプ電極として、バンプ電極とｐ型半導体層との間に透明電極を設けているので、抵抗を低減するためにｐ型半導体層を薄層化した場合にも、周波数応答特性感度分布を均一にした状態で反射効率を高くすることができ、それによって、高効率で高速応答性にすぐれた半導体受光素子を実現することができ、ひいては、高速光通信網の普及・発展に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のｐｉｎフォトダイオードの途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態のｐｉｎフォトダイオードの図２以降の製造工程の説明図である。
【図４】本発明の第２の実施の形態のｐｉｎフォトダイオードの概略的断面図である。
【図５】本発明の第３の実施の形態のｐｉｎフォトダイオードの概略的断面図である。
【図６】本発明の第４の実施の形態のＡＰＤの概略的断面図である。
【図７】従来の裏面入射型ｐｉｎフォトダイオードの概略的断面図である。
【図８】本出願人の提案による裏面入射型ｐｉｎフォトダイオードの概略的断面図である。
【図９】ｐ型半導体層を薄層化した場合の問題点の説明図である。
【符号の説明】
１ 半導体基板
２ 受光部
３ 光吸収層
４ 半導体層
５ コンタクト電極
６ 透明電極
７ 金属電極
８ 肩部
９ パッシベーション膜
１０ コンタクト電極
１１ ｎ型ＩｎＰ基板
１２ ｎ型ＩｎＰバッファ層
１３ ｉ型ＩｎＧａＡｓ光吸収層
１４ ｐ型ＩｎＰ層
１５ メサ受光部
１６ 肩部
１７ ｐ型コンタクト電極
１８ ｎ側コンタクト電極
１９ ＳｉＮ膜
２０ ＩＴＯ透明電極
２１ Ａｕ・Ｓｎシード層
２２ Ａｕメッキ層
２３ バンプ電極
２４ 反射防止膜
２５ マイクロレンズ
２６ 多層透明電極
２７ 電界調整部
２８ ｎ+ 型ＩｎＰ層
２９ 増倍層
３０ メサ受光部
３１ ｎ型ＩｎＰ基板
３２ ｎ型ＩｎＰ層
３３ ｉ型ＩｎＧａＡｓ光吸収層
３４ ｎ- 型ＩｎＰ層
３５ ｐ型ＩｎＰ領域
３６ メサ受光部
３７ 肩部
３８ ｐ型反射電極
３９ ｎ側電極
４０ 絶縁膜
４１ バンプ電極
４２ バンプ電極
４３ マイクロレンズ
４４ 反射膜
５１ ｎ型ＩｎＰ基板
５２ ｎ型ＩｎＰバッファ層
５３ ｉ型ＩｎＧａＡｓ光吸収層
５４ ｐ型ＩｎＰ層
５５ メサ受光部
５６ 肩部
５７ ｐ型コンタクト電極
５８ ｎ側コンタクト電極
５９ ＳｉＮ膜
６０ Ａｕ・Ｓｎシード層
６１ Ａｕメッキ層
６２ バンプ電極
Claims (5)
- 半導体基板上に受光部を設け、前記半導体基板の裏面側から光を入射させる半導体受光素子において、前記受光部の最表面を構成する半導体層と金属電極との間に透明電極が設けられ、前記透明電極が前記半導体層と前記金属電極とに直接接触していることを特徴とする半導体受光素子。
- 上記受光部の最表面を構成する半導体層の表面にリング状のコンタクト電極を設けるとともに、前記コンタクト電極の少なくとも内円部に上記透明電極が設けられていることを特徴とする請求項１記載の半導体受光素子。
- 上記透明電極が、多層膜構造であることを特徴とする請求項１または２に記載の半導体受光素子。
- 上記受光部が、メサ構造であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体受光素子。
- 上記半導体基板の裏面が、凸レンズ形状であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363382A JP2004200202A (ja) | 2002-12-16 | 2002-12-16 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363382A JP2004200202A (ja) | 2002-12-16 | 2002-12-16 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200202A true JP2004200202A (ja) | 2004-07-15 |
Family
ID=32761539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363382A Pending JP2004200202A (ja) | 2002-12-16 | 2002-12-16 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200202A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809117B1 (ko) * | 2007-02-26 | 2008-03-04 | 한국지질자원연구원 | 에이비에스와 아크릴수지가 혼합된 혼합플라스틱의재질분리방법 |
| KR100835992B1 (ko) * | 2007-02-22 | 2008-06-09 | 한국지질자원연구원 | 하전극성을 이용한 폴리에틸렌테레프탈레이트와에이비에스의 분리방법 |
| KR100835997B1 (ko) * | 2007-02-26 | 2008-06-09 | 한국지질자원연구원 | 폴리염화비닐, 고밀도 폴리에틸렌 및 켈리브로 이루어진혼합플라스틱의 재질분리방법 |
| KR100835995B1 (ko) * | 2007-02-22 | 2008-06-09 | 한국지질자원연구원 | 폴리염화비닐, 폴리에틸렌테레프탈레이트 및 에이비에스로이루어진 플라스틱의 재질에 따른 분리방법 |
| KR100848478B1 (ko) * | 2007-02-26 | 2008-07-28 | 한국지질자원연구원 | 폴리에틸렌, 에이비에스 및 나일론이 혼합된혼합플라스틱의 재질분리방법 |
| JP2009283557A (ja) * | 2008-05-20 | 2009-12-03 | Sumitomo Electric Ind Ltd | 半導体光デバイスの製造方法 |
| JP2011210866A (ja) * | 2010-03-29 | 2011-10-20 | Opnext Japan Inc | 半導体受光素子及びその製造方法 |
| JP2018152369A (ja) * | 2017-03-09 | 2018-09-27 | 三菱電機株式会社 | 裏面入射型受光素子およびその製造方法 |
| US10204955B2 (en) | 2016-04-25 | 2019-02-12 | Oclaro Japan, Inc. | Back illuminated photo detector and optical receiver module having a center portion of an exposed contact portion located on an optical axis of light |
| US10217879B2 (en) | 2016-02-29 | 2019-02-26 | Renesas Electronics Corporation | Optical semiconductor device and manufacturing method thereof |
| JP2019075479A (ja) * | 2017-10-17 | 2019-05-16 | 日本オクラロ株式会社 | 裏面入射型半導体受光素子、半導体受光装置、及びそれらの製造方法 |
-
2002
- 2002-12-16 JP JP2002363382A patent/JP2004200202A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100835992B1 (ko) * | 2007-02-22 | 2008-06-09 | 한국지질자원연구원 | 하전극성을 이용한 폴리에틸렌테레프탈레이트와에이비에스의 분리방법 |
| KR100835995B1 (ko) * | 2007-02-22 | 2008-06-09 | 한국지질자원연구원 | 폴리염화비닐, 폴리에틸렌테레프탈레이트 및 에이비에스로이루어진 플라스틱의 재질에 따른 분리방법 |
| KR100809117B1 (ko) * | 2007-02-26 | 2008-03-04 | 한국지질자원연구원 | 에이비에스와 아크릴수지가 혼합된 혼합플라스틱의재질분리방법 |
| KR100835997B1 (ko) * | 2007-02-26 | 2008-06-09 | 한국지질자원연구원 | 폴리염화비닐, 고밀도 폴리에틸렌 및 켈리브로 이루어진혼합플라스틱의 재질분리방법 |
| KR100848478B1 (ko) * | 2007-02-26 | 2008-07-28 | 한국지질자원연구원 | 폴리에틸렌, 에이비에스 및 나일론이 혼합된혼합플라스틱의 재질분리방법 |
| JP2009283557A (ja) * | 2008-05-20 | 2009-12-03 | Sumitomo Electric Ind Ltd | 半導体光デバイスの製造方法 |
| JP2011210866A (ja) * | 2010-03-29 | 2011-10-20 | Opnext Japan Inc | 半導体受光素子及びその製造方法 |
| US9029970B2 (en) | 2010-03-29 | 2015-05-12 | Oclaro Japan, Inc. | Semiconductor light receiving device and method of manufacturing the same |
| US10217879B2 (en) | 2016-02-29 | 2019-02-26 | Renesas Electronics Corporation | Optical semiconductor device and manufacturing method thereof |
| US10204955B2 (en) | 2016-04-25 | 2019-02-12 | Oclaro Japan, Inc. | Back illuminated photo detector and optical receiver module having a center portion of an exposed contact portion located on an optical axis of light |
| JP2018152369A (ja) * | 2017-03-09 | 2018-09-27 | 三菱電機株式会社 | 裏面入射型受光素子およびその製造方法 |
| US11339494B2 (en) | 2017-03-09 | 2022-05-24 | Mitsubishi Electric Corporation | Rear surface incident type light receiving device comprising an uppermost part of an electrode with a larger diameter than lowermost part of the electrode |
| JP2019075479A (ja) * | 2017-10-17 | 2019-05-16 | 日本オクラロ株式会社 | 裏面入射型半導体受光素子、半導体受光装置、及びそれらの製造方法 |
| JP7199143B2 (ja) | 2017-10-17 | 2023-01-05 | 日本ルメンタム株式会社 | 半導体受光装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190288132A1 (en) | Microstructure enhanced absorption photosensitive devices | |
| CN1965414B (zh) | 光电二极管及其制造方法 | |
| WO2013088762A1 (ja) | 受光素子、その製造方法、光学装置 | |
| US8618622B2 (en) | Photodetector optimized by metal texturing provided on the rear surface | |
| JP6024755B2 (ja) | 半導体受光素子及びその製造方法 | |
| JP2004200202A (ja) | 半導体受光素子 | |
| US20070012948A1 (en) | Combined APD / PIN InGaAs photodetector with microlens structure and method of manufacture | |
| US20220149098A1 (en) | Microstructure enhanced absorption photosensitive devices | |
| JP5307750B2 (ja) | 半導体受光素子 | |
| US7875905B2 (en) | Semiconductor optical receiver device, optical receiver module, and method for manufacturing semiconductor optical receiver device | |
| EP1204148A2 (en) | Planar resonant cavity enhanced photodetector | |
| JP6115566B2 (ja) | 導波路結合ｍｓｍ型フォトダイオード | |
| CN112768550A (zh) | 一种用于提高背照式光电二极管响应度的结构及制作方法 | |
| RU2318272C1 (ru) | СПОСОБ ИЗГОТОВЛЕНИЯ БЫСТРОДЕЙСТВУЮЩЕГО МНОГОЭЛЕМЕНТНОГО ФОТОПРИЕМНИКА НА ОСНОВЕ ЭПИТАКСИАЛЬНЫХ СТРУКТУР InGaAs/InP | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| CN114284390B (zh) | 垂直入射超宽带集成型光电探测器芯片及其制作方法 | |
| US3704377A (en) | Laser comprising fresnel optics | |
| JP7361490B2 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| JP2015039032A (ja) | アバランシェタイプのフォトダイオード | |
| JPH05102513A (ja) | 半導体受光素子 | |
| KR102423371B1 (ko) | 집적 회로 광검출기 | |
| JPH02105585A (ja) | 半導体受光素子 | |
| JP2001308368A (ja) | 光共振器構造素子 | |
| CN114914313A (zh) | 一种用于光子芯片的红外光电探测器及其制造方法 | |
| CN117894812A (zh) | 单光子雪崩二极管的结构和制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |