JP4898112B2 - パワー半導体モジュール及びその製造方法 - Google Patents

パワー半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP4898112B2
JP4898112B2 JP2004343825A JP2004343825A JP4898112B2 JP 4898112 B2 JP4898112 B2 JP 4898112B2 JP 2004343825 A JP2004343825 A JP 2004343825A JP 2004343825 A JP2004343825 A JP 2004343825A JP 4898112 B2 JP4898112 B2 JP 4898112B2
Authority
JP
Japan
Prior art keywords
foil
power semiconductor
metal foil
contact
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004343825A
Other languages
English (en)
Other versions
JP2005167241A (ja
Inventor
ゲープル クリスチアン
ハイルブロンナー ハインリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2005167241A publication Critical patent/JP2005167241A/ja
Application granted granted Critical
Publication of JP4898112B2 publication Critical patent/JP4898112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明はパワー半導体モジュールに関し、更に本発明は、半導体素子、特に、トランジスタやサイリスタやダイオードのようなパワー半導体素子を互いに及び／又は対応するターミナル導体と接触させるためのパワー半導体モジュールの製造方法に関する。この種のパワー半導体モジュールは、製造コスト及び構成サイズを減少させると同時にそれらの出力性能、それらの信頼性、並びにそれらの寿命を増加させることに関し、常に研究の対象となっている。
本発明の出発点は本出願人による特許文献１並びにまだ未公開の特許文献２である。特許文献１は、基板を有するパワー半導体モジュールを開示し、その基板には、この基板上に配設されていて回路に適して構造化されている導体パスと、これらの導体パス上に配設されているパワー半導体素子とが備えられている。これらのパワー半導体素子の接触はフレキシブル導体プレートを用いて行われる。圧力接触（プレッシャ・コンタクト）は、弾性圧力蓄積器と、圧力導入する圧力プレートとを用いて行われる。この際、短所として、コンパクトな構造が、パワー半導体素子と基板の導体パスとの接触のために必要なフレキシブル導体プレートの曲げ半径が原因で可能ではないということがある。更に短所として、予め基板上に配設されているパワー半導体素子及び他の接触面に対するフレキシブル導体プレートの調整に手間がかかるということがある。
特許文献２は、２つの金属ターミナル導体を備えた圧力接触式パワー半導体モジュールを開示し、ここでは圧力導入がこれらの両方のターミナル導体を介して行われる。パワー半導体素子とターミナルラインとの間には通過接触部を有する絶縁層が配設されている。この絶縁層内には制御ターミナルのラインガイドが埋設されている。パワー半導体モジュールのこの形態の短所は、開示された装置により複雑な回路トポロジーが表現可能ではないということである。更に短所として、複数の層（第１ターミナル導体のもの、パワー半導体素子を備えた基板のもの、少なくとも１つの絶縁層のもの、及び、第２ターミナル導体のもの）の互いの調整により製造に極めて手間がかかるということである。
更に本発明の基礎を成すものとして、特許文献３、特許文献４、特許文献５がある。特許文献３は、基板と、導体パスと、パワー半導体素子と、回路に適して構造化されている複数の金属フォイル層から成るフォイル結合体と、これらのフォイル結合体間に配設されている電気絶縁フォイル層とを備えたパワー半導体モジュールを開示し、ここでこのフォイル結合体は通過接触部をも有する。この際、プレプレグ内の穴が短所とされていて、これらは、コンパクトな構造が達成されるべき場合には部分的にフォイル結合体を強く湾曲させることになる。
特許文献４は、以下のステップを有するパワー半導体モジュールの製造方法を開示している：
・ 金属フォイル層並びに電気絶縁層から成るフォイル結合体の製造
・ 金属フォイル層の回路に適した構造化（パターン化）
・ 通過接触部と接触ノブの製造
この製造方法における短所は、他の作業工程で半導体素子又は基板に対する接触箇所にロウ又は接着剤が設けられなくてはならず、更には補助ターミナル及び制御ターミナルの電気接続のためにターミナル可能性が開示されていないということがある。
特許文献５は、２つの金属層と、これらの層間に配設されている電気絶縁層とから成る接続要素の構造を開示している。しかしながらこの方法は、例えば第１金属層の深部エッチングプロセスのような複雑で手間のかかるステップを有している。
ドイツ特許出願公開第10121970号明細書 ドイツ特許出願第10258565号明細書 ドイツ特許発明第19617055号明細書 ドイツ特許出願公開第4130637号明細書 ドイツ特許出願公開第10037819号明細書
本発明の課題は、パワー半導体モジュールが信頼性をもって極めてコンパクトに構成されていて、その製造方法が少数の個別ステップをもった自動化製造を可能とする、パワー半導体モジュール並びにそれに付属する製造方法を紹介することである。
前記の課題の両方の部分は、請求項１に記載した特徴を有するパワー半導体モジュール、並びに、請求項２に記載した特徴を有する製造方法により解決される。有利は他の構成は下位請求項に示されている。
本発明に従うパワー半導体モジュールの基本思想は、基板と、この基板上に回路に適して配設されている導体パス（導電路）と、これらの導体パス上に配設されているパワー半導体素子とを有する周知の構造、並びに、それらのパワー半導体素子を、互いに、導体パスと、及び／又は、外部接触のためのターミナル導体（ターミナルリード）と接続させるための他の接続技術に基づいている。本発明に従う接続技術は、２つの金属フォイルであってこれらの金属フォイル間に配設されている電気絶縁フォイル層を備えた金属フォイルから成る少なくとも１つのフォイル結合体に基づいていて、この際、少なくとも１つの金属フォイル層は回路に適して構造化（パターン化）されている。
このパワー半導体モジュールは、好ましくは他の構成部品、所謂スペーサ要素を有する。これらのスペーサ要素の方は、技術的な限界内で、パワー半導体素子と同じ厚さを有する。基板の導体パス上にはこれらのスペーサ要素並びにパワー半導体素子が各々それらの第２主面を用いて配設されている。スペーサ要素及びパワー半導体素子の第１主面上には少なくとも１つのフォイル結合体が配設されている。このフォイル結合体は、パワー半導体素子及び／又はスペーサ要素との接触のために好ましくは型押しされた接触ノブを有する。フォイル結合体のこれらの接触ノブは、超音波溶接を用いてスペーサ要素及び／又はパワー半導体素子と永続的に且つ信頼性をもって接続されている。
この種のパワー半導体モジュールを製造するための付属の方法は、次に述べる本質的なステップから構成される。第１ステップではフォイル結合体が少なくとも２つの金属フォイル層並びに各々それらの間に配設されている電気絶縁フォイル層から製造される。この際、好ましくは個々のフォイル層は接着法を用いて互いに固定される。引き続き、フォイル結合体の少なくとも１つの金属フォイル層の回路に適した構造化が行われる。更に異なる金属フォイル層間の回路に適した通過接触部が製造される。引き続き接触ノブが好ましくは型押し法で生成される。フォイル結合体はこれらの接触ノブにおいて超音波溶接を用いてパワー半導体素子並びにスペーサ要素と永続的に結合される。フォイル結合体とパワー半導体素子とスペーサ要素から成る結合体は、引き続き、基板の導体パス上に圧力接触、ロウ付け結合、又は接着結合を用いて配設される。
次に本発明の特徴及び構成を例として図１〜図５に基づいて説明する。
図１には本発明に従うパワー半導体モジュールの構成がＡ−Ａ線（図４及び図５参照）に沿った断面として示されている。このパワー半導体モジュールは基板（３００）を有し、この基板の方は、絶縁材料ボディ（３２０）並びにこの絶縁材料ボディ（３２０）上に配設されていて回路に適して構造化（パターン化）されている導体パス（導電路、３１０）から構成されている。これらの導体パス（３１０）上には、パワー半導体素子（２０２、２０４）と、スペーサ要素（２０６）と、フォイル結合体（１００）とから成る結合体が配設されている。そのためにこの結合体は導体パスとロウ付け技術により結合される。それに対する選択肢として従来技術により同様に接着結合又は圧力接触も知られている。
パワー半導体素子（２０２、２０４）と、スペーサ要素（２０６）と、フォイル結合体（１００）とから成る結合体の方は、スペーサ要素（２０６）及びパワー半導体素子（２０２、２０４）と、フォイル結合体（１００）において型押しされた接触ノブ（１４０）との超音波溶接結合によりできている。
フォイル結合体（１００）自体は、第１金属フォイル層を形成し且つ１０μｍと５０μｍとの間の厚さを有する銅フォイル（１１０）と、１０μｍと５０μｍとの間の厚さを有する電気絶縁プラスチックフォイル（１２０）と、第２金属フォイル層を形成し且つ１００μｍと４００μｍとの間の厚さを有するアルミニウムフォイル（１３０）とから構成されている。これらの個々のフォイル層（１１０、１２０、１３０）は接着結合を用いて互いに結合されている。この際、銅フォイル（１１０）は、例えば、ゲートターミナル、補助エミッタターミナル、又はセンサ機構構成部品のターミナルのような、制御ターミナル及び補助ターミナルの導体パスとして用いられる。アルミニウムフォイル（１１０）はパワー半導体モジュールの負荷ターミナルのための導体パスとして用いられる。そのために両方の金属フォイル（１１０、１３０）は、好ましくはそれ自体、構造化（パターン化、１１２、１３２）されている。例えば補助エミッタターミナルを実現するためにフォイル結合体は両方の金属フォイル（１１０、１３０）間に通過接触部（１２２）を有する。
これらの通過接触部（１２２）は、好ましくは、レーザ穿孔と、それに引き続く伝導性材料のレーザ支援式充填により製造され得る。この際、数百マイクロメータの直径を有する通過接触部（１２２）が可能である。
銅フォイル（１１０）上には、センサ機構構成部品、抵抗（１６０）、コンデンサ、コイル、及び／又は、集積回路（１５０）のような他の構成部品が配設され得る。そのためにはロウ付け技術による結合が有利である。そこに配設されるその種の構成部品（１５０、１６０）はパワー半導体モジュールの駆動の個々の機能を担う。同様に完全なドライバ回路がそこに配設され得る。
スペーサ要素（２０６）は、フォイル結合体（１００）と基板（３００）の導体パス（３１０）との間の電気接触のために用いられる。パワー半導体モジュールのコンパクトな構造においてフォイル結合体（１００）は基板（３００）の導体パス（３１０）と直接的には接触され得ないので、これらのスペーサ要素は導電接続部を形成する。好ましくはこれらのスペーサ要素（２０６）は、パワー半導体素子（２０２、２０４）の高さの±１０％の高さを有するアルミニウム直方体として構成されている。
図２には例として本発明に従うパワー半導体モジュールを用いて構成されている回路装置が示されている。変換器の周知の回路装置が描かれていて、ここでは直流中間回路の図示が省略されていて、それはこの直流中間回路が例として描かれているパワー半導体モジュールの組込式構成要素ではないためである。３つの交流相（１３０１）が変換器の入力を形成している。これらの交流相は、６つの同一のダイオード（２０４ｂ）から構成されているブリッジ整流器（１０）を用いて整流される。ブリッジ整流器（１０）は正の出力部（１３０６）と負の出力部（１３０２）とを有する。
この回路装置の第２部分は、正の直流電圧入力部（１３０４）と、負の直流電圧入力部（１３０３）と、３つの同一のハーフブリッジ回路とを有する逆変換器（インバータ、２０）である。各ハーフブリッジ回路は、上段のパワー半導体スイッチと下段のパワー半導体スイッチ、ここでは各々ＩＧＢＴ（２０２）と、各々逆並列に接続されているフリーホイールダイオード（２０４ａ）とから構成されている。ＩＧＢＴ（２０２）の各ゲート前には更に保護抵抗（１６０）が描かれている。この逆変換器の出力は３つの交流電圧相（１３０５）を形成している。
図３には、図１に示されている本発明に従うパワー半導体モジュールのここでは銅フォイル（１１０）である第１金属フォイル層の構成が示されている。図１と比較し、フォイル結合体（１００）の方向からの俯瞰図が描かれている。この描写方式は図４及び図５においても維持される。図３〜図５において鎖線は、フォイル結合体（１００）と、スペーサ要素（２０６）と、パワー半導体素子（２０２、２０４）と、基板（３００）とを有するパワー半導体モジュールの最も外側の縁を表している。
描かれている銅フォイル（１１０）は、それ自体、多数の個々の導体パス（１１２０）が形成されるように構造化されている。これらの導体パスは非図示の外部制御装置を、パワートランジスタ（図５参照）のゲートを駆動するための集積回路（１５０）と接続させる。例えばここでは非図示の補助エミッタやセンサ機構構成部品のためのような制御接触部及び補助接触部のための他のターミナルラインは同様に銅フォイル（１１０）の導体パス（１１２０）として形成されている。そのために必要な接続部のために銅フォイルは、アルミニウムフォイル（図４参照）の絶縁領域に対する通過接触部（１２２）を有し、このアルミニウムフォイルはそこから例えばパワートランジスタのゲートと接続されている。更にこの銅フォイル（１１０）上には集積回路（１５０）と通過接触部との間にここではゲート保護抵抗である抵抗（１６０）が配設されている。
図４には、図１に示されている本発明に従うパワー半導体モジュールのここではアルミニウムフォイル（１３０）である他の金属フォイル層の構成が図３と同様の俯瞰図として示されている。アルミニウムフォイル（１３０）は個々の導体パス（１３０１、１３０２、１３０３、１３０４、１３０５、１３０６）において構造化されている（１３２）。個々の導体パスは図２におけるターミナルと同様に指名されている。従って３つの入力相には同種の３つの導体パス（１３０１）が割り当てられていて、同様に３つの出力相には同種の３つの導体パス（１３０５）が割り当てられている。整流器の直流電圧出力部は割り当てられている導体パス（１３０２、１３０６）により形成され、並びに、逆変換器の直流電圧入力部は割り当てられている導体パス（１３０３、１３０４）により形成される。従って全てのパワー接触部はアルミニウムフォイル（１３０）の定義領域として形成されている。
アルミニウムフォイル（１３０）の導体パスは、スペーサ要素（２０６）及びパワー半導体素子（２０２、２０４）（図５参照）との接続のために、型押しされた接触ノブ（１４０）を有する。更にアルミニウムフォイル（１３０）は、銅フォイル（１１０）（図３参照）から出発し、通過接触部の絶縁領域を有する。
図５には本発明に従うパワー半導体モジュールの基板（３００）の構成が示されている。絶縁材料ボディ上には互いに絶縁されている個々の導体パス（３１０２、３１０３、３１０４、３１０６）が配設されている。これらの導体パス上には、付設のパワー半導体素子及びスペーサ要素が配設されている。ブリッジ整流器（１０）の３つの入力相は、割り当てられているアルミニウムフォイル（１３０）（図４参照）の導体パス（１３０１）を介し、導体パス（３１０６）上に配設されているダイオード（２０４ｂ）のアノードと接続され、アルミニウムフォイル（１３０）の導体パス（１３０２）上に配設されているスペーサ要素（２０６）を介し、同様にそこに配設されているダイオード（２０４ｂ）のカソードと接続されている。これらのダイオードのアノードは、導体パス（１３０２）と、従ってブリッジ整流器において割り当てられている負の出力部と接続されている。基板の導体パス（３１０６）は正の出力部を形成し、その導体パス（３１０６）はスペーサ要素（２０６）を介してアルミニウムフォイルの導体パス（１３０６）と接続されている。
逆変換器の正の直流電圧入力部は、割り当てられているアルミニウムフォイルの導体パス（１３０４）に対応する。この導体パスはスペーサ要素（２０６）を介して基板（３００）の導体パス（３１０４）と接続されていて、従って上段の３つのパワートランジスタ（２０２）のコレクト並びにそれらに付設の逆並列に接続されているダイオード（２０４ａ）のカソードと接続されている。これらのパワートランジスタ（２０２）のエミッタは、割り当てられているダイオード（２０４ａ）のアノードと同様にアルミニウムフォイル（１３０）の３つの導体パス（１３０５）と接続されている。これらの導体パスはスペーサ要素（２０６）を介して基板（３００）の３つの導体パス（３１０３）と接続されている、従って下段のパワートランジスタ（２０２）のコレクト並びにそれらに付設の逆並列に接続されているダイオード（２０４ａ）のカソードと接続されている。同時にアルミニウムフォイル（１３０）の３つの導体パス（１３０５）は逆変換器の交流電圧出力部として用いられる。下段のパワートランジスタ（２０２）のエミッタとそれらに割り当てられているダイオード（２０４ａ）のアノードは、導体パス（１３０３）と接続されている、従って逆変換器において割り当てられている負の直流電圧ターミナルと接続されている。
次に本発明の製造方法を一例として同様に図３〜図５に基づいて説明する。出発点は、１０μｍと５０μｍとの間の厚さを有する銅フォイル（１１０）と、１０μｍと５０μｍとの間の厚さを有する電気絶縁プラスチックフォイル（１２０）と、１００μｍと４００μｍとの間の厚さを有するアルミニウムフォイル（１３０）とから成るフォイル結合体の製造である。これらの個別フォイル（１１０、１２０、１３０）は各々ほぼ１５μｍの厚さの接着剤層を用いた接着法により互いに結合され、引き続いてロール製品として更なる処理のために提供される。この際、３ｋＶ以上の金属フォイル間の破壊電圧が達成される。
次の処理ステップにおいて両方の金属フォイルがマスキング及びそれに続くウェットケミカルプロセスにより両側において溝（１１２、１３２）のフリーエッチングにより構造化（パターン化）される。この際、補助ターミナル及び制御ターミナルの導体パス（１１２０）は銅フォイル（１１０）上に形成され、負荷ターミナル或いは負荷接続部の導体パスはアルミニウムフォイル（１３０）上に形成される。更にこの際、他の導体パスから絶縁されている必要な接触アイランド（接触島）がアルミニウムフォイル（１３０）上に形成される。
補助ターミナル及び制御ターミナルのためには次の方法ステップでアルミニウムフォイル（１３０）と銅フォイル（１１０）との間に通過接触部（１２２）が形成される。そのためにレーザを用いてめくら穴が銅フォイル（１１０）と絶縁フォイル（１２０）を通じてアルミニウムフォイル（１３０）に至るまで穿孔され、これらのめくら穴は引き続き金属材料を用いて充填される。例えば補助エミッタのためのこの種の通過接触部（１２２）は銅フォイル（１１０）の導体パスをアルミニウムフォイル（１３０）の負荷ターミナル或いは負荷接続部の導体パスと接続させる。銅フォイル（１１０）上の制御ターミナルのための導体パスは同種の通過接触部（１２２）を用いてアルミニウムフォイル（１３０）上の接触アイランドと接続される。
次の方法ステップでは接触ノブ（１４０）がフォイル結合体（１００）に形成される。そのためには型押し工具を用いてアルミニウムフォイル（１３０）上の銅フォイル（１１０）に対する圧力により接触ノブ（１４０）が形成される。両方の他のフォイル（１１０、１２０）はこの形成された輪郭に同化している。この際、絶縁フォイル層（１２０）はその機能に関して妨害されることはない。
スペーサ要素並びにパワー半導体素子は超音波溶接法を用いてフォイル結合体の接触ノブと永続的に導電接続される。従って「配線」を伴うパワー半導体素子と、フォイル結合体（１００）とから成る結合体が得られる。この結合体は、簡単に且つ従来技術によるワイヤボンディング接続部で必要とされるような多数のシリアルプロセスを伴うことなく製造され得る。
次に、そのように生成されたこの結合体は、ロウ付け、導電性接着剤を用いた接着のような周知の方法、又は圧力接触法を用い、基板上に配設される。従って、極めてコンパクトで安定性のあるパワー半導体モジュールの構造が得られ、このパワー半導体モジュールは周知の方法を用いて必要なハウジング内に配設され得る。
本発明に従うパワー半導体モジュールの構成を示す図である。 例として本発明に従うパワー半導体モジュールを用いて構成されている回路装置を示す図である。 本発明に従うパワー半導体モジュールの第１金属フォイル層の構成を示す図である。 本発明に従うパワー半導体モジュールの第２金属フォイル層の構成を示す図である。 本発明に従うパワー半導体モジュールの基板の構成を示す図である。
符号の説明
１０ ブリッジ整流器
２０ 逆変換器（インバータ）
１００ フォイル結合体
１１０ 銅フォイル
１１２ 溝
１２０ プラスチックフォイル
１２２ 通過接触部
１３０ アルミニウムフォイル
１３２ 溝
１４０ 接触ノブ
１５０ 集積回路
１６０ 抵抗
２０２ パワー半導体素子（ＩＧＢＴ）
２０４ パワー半導体素子
２０４ａ フリーホイールダイオード
２０４ｂ ダイオード
２０６ スペーサ要素
３００ 基板
３１０ 導体パス（導電路）
３２０ 絶縁材料ボディ
１１２０ 導体パス（導電路）
１３０１ 交流相
１３０２ 負の出力部
１３０３ 負の直流電圧入力部
１３０４ 正の直流電圧入力部
１３０５ 交流電圧相
１３０６ 正の出力部
３１０２ 導体パス（導電路）
３１０３ 導体パス（導電路）
３１０４ 導体パス（導電路）
３１０６ 導体パス（導電路）

Claims (7)

  1. 少なくとも１つの基板（３００）と、この基板上に回路に適して配設されている導体パス（３１０）と、これらの導体パス上に配設されているパワー半導体素子（２０２、２０４）と、同様にこれらの導体パス上に配設されているスペーサ要素（２０６）と、少なくとも１つのフォイル結合体（１００）とを有し、このフォイル結合体（１００）が、少なくとも２つの金属フォイル層（１１０、１３０）であってこれらの金属フォイル層間に配設されている各々の電気絶縁フォイル層（１２０）を備えた金属フォイル層から成る、パワー半導体モジュールにおいて、フォイル結合体（１００）が、金属フォイル（１１０）を型押しすることによって金属フォイル（１３０）上に成形された凸状の接触ノブ（１４０）と、通過接触部（１２２）とを有し、金属フォイル層（１１０、１３０）の少なくとも１つが回路に適してパターン化されていて、このフォイル結合体（１００）が前記凸状の接触ノブ（１４０）を介してパワー半導体素子（２０２、２０４）とスペーサ要素（２０６）と超音波溶接を用いて永続的に結合されていることを特徴とするパワー半導体モジュール。
  2. パワー半導体モジュールを製造するための方法が、次のステップを有することを特徴とする方法：
    ・ 少なくとも２つの金属フォイル層（１１０、１３０）並びにそれらの間に配設されている各々の電気絶縁フォイル層（１２０）からフォイル結合体（１００）を製造するステップ、
    ・ フォイル結合体（１００）の少なくとも１つの金属フォイル層（１１０、１３０）を回路に適してパターン化するステップ、
    ・ 異なる金属フォイル層（１１０、１３０）間に回路に適した通過接触部（１２２）を製造するステップ、
    ・ 前記金属フォイル層（１１０）を型押しすることによって、フォイル結合体（１００）の金属フォイル層（１３０）上に凸状の接触ノブ（１４０）を形成するステップ、
    ・ 前記凸状の接触ノブ（１４０）とパワー半導体素子（２０２、２０４）並びにスペーサ要素（２０６）との間の永続的な結合部を、超音波溶接を用いて製造するステップ、
    ・ フォイル結合体（１００）とパワー半導体素子（２０２、２０４）とスペーサ要素（２０６）とから成る結合体を、基板（３００）の導体パス（３１０）と、圧力接触、ロウ付け結合、又は接着結合を用いて結合するステップ。
  3. フォイル結合体（１００）が、第１金属フォイル層を形成し且つ１０μｍと５０μｍとの間の厚さを有する銅フォイル（１１０）と、１０μｍと５０μｍとの間の厚さを有する電気絶縁プラスチックフォイル（１２０）と、第２金属フォイル層を形成し且つ１００μｍと４００μｍとの間の厚さを有するアルミニウムフォイル（１３０）とから構成されていて、これらのフォイル層（１１０、１２０、１３０）が接着結合を用いて互いに結合されていることを特徴とする、請求項１に記載のパワー半導体モジュール。
  4. 接触ノブ（１４０）が型押し法により製造されていることを特徴とする、請求項２に記載の方法。
  5. 金属フォイル層（１１０、１３０）のパターン化が、溝（１１２、１３２）をウェットケミカル処理でエッチングすることによって実施されることを特徴とする、請求項２に記載の方法。
  6. 通過接触部（１２２）が、２つの金属フォイル層（１１０、１３０）間のレーザ穿孔を用い、金属材料を用いたそれに引き続くレーザ支援式充填により製造されることを特徴とする、請求項２に記載の方法。
  7. 最後の挙げた製造ステップの前に、フォイル結合体（１００）の第１金属フォイル層（１１０）上、即ちパワー半導体素子（２０２、２０４）とは反対側に、センサ機構構成部品、抵抗（１６０）、コンデンサ、コイル、及び／又は、集積回路（１５０）のような構成部品が配設されることを特徴とする、請求項２に記載の方法。
JP2004343825A 2003-11-29 2004-11-29 パワー半導体モジュール及びその製造方法 Expired - Fee Related JP4898112B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10355925A DE10355925B4 (de) 2003-11-29 2003-11-29 Leistungshalbleitermodul und Verfahren seiner Herstellung
DE10355925.6 2003-11-29

Publications (2)

Publication Number Publication Date
JP2005167241A JP2005167241A (ja) 2005-06-23
JP4898112B2 true JP4898112B2 (ja) 2012-03-14

Family

ID=34530326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343825A Expired - Fee Related JP4898112B2 (ja) 2003-11-29 2004-11-29 パワー半導体モジュール及びその製造方法

Country Status (9)

Country Link
US (1) US7042074B2 (ja)
EP (1) EP1548829B1 (ja)
JP (1) JP4898112B2 (ja)
KR (1) KR101005132B1 (ja)
AT (1) ATE527692T1 (ja)
BR (1) BRPI0405288B1 (ja)
DE (1) DE10355925B4 (ja)
DK (1) DK1548829T3 (ja)
ES (1) ES2371641T3 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
CN100392885C (zh) * 2005-08-18 2008-06-04 璨圆光电股份有限公司 发光二极管结构
US7518236B2 (en) * 2005-10-26 2009-04-14 General Electric Company Power circuit package and fabrication method
DE102005053398B4 (de) 2005-11-09 2008-12-24 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102006013078B4 (de) * 2006-03-22 2008-01-03 Semikron Elektronik Gmbh & Co. Kg Kompaktes Leistungshalbleitermodul mit Verbindungseinrichtung
DE102006015198A1 (de) 2006-04-01 2007-10-11 Semikron Elektronik Gmbh & Co. Kg Verbindungseinrichtung für elektronische Bauelemente
DE102006027482B3 (de) * 2006-06-14 2007-08-16 Semikron Elektronik Gmbh & Co. Kg Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
FR2905379B1 (fr) * 2006-09-04 2008-11-07 Bertin Technologies Soc Par Ac Dispositif de collecte et de separation de particules et de microorganismes presents dans l'air ambiant
DE102007006706B4 (de) 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
JP5261982B2 (ja) * 2007-05-18 2013-08-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102007041124B4 (de) * 2007-08-30 2009-06-04 Infineon Technologies Ag Thyristor mit verbessertem Einschaltverhalten, Thyristoranordnung mit einem Thyristor, Verfahren zur Herstellung eines Thyristors und einer Thyristoranordnung
DE102007044620A1 (de) 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
US7838978B2 (en) 2007-09-19 2010-11-23 Infineon Technologies Ag Semiconductor device
JP4582161B2 (ja) 2008-03-04 2010-11-17 株式会社豊田自動織機 電力変換装置
DE102008014113B4 (de) * 2008-03-13 2014-04-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontaktausführung
DE102008017454B4 (de) 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102008034468B4 (de) 2008-07-24 2013-03-14 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102008034467B4 (de) 2008-07-24 2014-04-03 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleitermodul und mit einer Verbindungseinrichtung
DE102008057833B4 (de) 2008-11-19 2011-12-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Steuerfunktionalität und integriertem Übertrager
DE102009000888B4 (de) 2009-02-16 2011-03-24 Semikron Elektronik Gmbh & Co. Kg Halbleiteranordnung
DE102009017733B4 (de) 2009-04-11 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Verbindungseinrichtung und mit als Kontaktfeder ausgebildeten internen Anschlusselementen
DE102009024369B4 (de) * 2009-06-09 2011-12-29 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches System
DE102009024371B4 (de) * 2009-06-09 2013-09-19 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
DE102009024370B4 (de) * 2009-06-09 2014-04-30 Semikron Elektronik Gmbh & Co. Kg Stromrichteranordnung mit Kühleinrichtung und Herstellungsverfahren hierzu
DE102009024385B4 (de) * 2009-06-09 2011-03-17 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung
US8237252B2 (en) 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
JP2013506310A (ja) * 2009-09-28 2013-02-21 アーベーベー・テヒノロギー・アーゲー 回路装置およびその製造方法
DE102009050178B3 (de) 2009-10-21 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat sowie Herstellungsverfahren hierzu
DE102009046403B4 (de) * 2009-11-04 2015-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontakttechnik
DE102010012457B4 (de) 2010-03-24 2015-07-30 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit einer elektrischen Komponente und einer Verbundfolie
DE102010039824B4 (de) 2010-08-26 2018-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer flexiblen Verbindungseinrichtung
DE102012202765B3 (de) 2012-02-23 2013-04-18 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul
DE102012210261B4 (de) * 2012-06-19 2019-03-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE102012213555B4 (de) 2012-08-01 2021-04-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102012218868B3 (de) 2012-10-17 2013-11-07 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
WO2014090686A1 (de) * 2012-12-10 2014-06-19 Abb Technology Ag Leistungshalbleitermodul und kontaktierungsanordnung
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
DE102013102828B4 (de) 2013-03-20 2018-04-12 Semikron Elektronik Gmbh & Co. Kg Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungseinrichtung
US9190389B2 (en) * 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
DE102013215592A1 (de) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit planarer elektrischer Kontaktierung
US9837380B2 (en) 2014-01-28 2017-12-05 Infineon Technologies Austria Ag Semiconductor device having multiple contact clips
JP6274019B2 (ja) * 2014-06-03 2018-02-07 三菱電機株式会社 半導体装置及びその製造方法
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
SG10201504271YA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module
EP3273473B1 (de) 2016-07-22 2020-09-09 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische schalteinrichtung, anordnung hiermit und verfahren zur herstellung der schalteinrichtung
DE102017211479A1 (de) 2017-07-05 2019-01-10 Robert Bosch Gmbh Kontaktsystem mit einem ultraschallverschweißten Schaltungsträger
DE102018114409A1 (de) 2018-06-15 2019-12-19 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schalteinrichtung und Schalteinrichtung
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202720B4 (de) * 2019-02-28 2021-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019126265B4 (de) * 2019-09-30 2023-12-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung umfassend ein erstes Trägersubstrat und ein zweites Trägersubstrat, Kraftfahrzeug und Verfahren zur Herstellung einer Vorrichtung
DE102020125813A1 (de) 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102021211519B4 (de) 2021-10-13 2023-11-02 Vitesco Technologies Germany Gmbh Elektronische Baugruppe
DE102022212323A1 (de) 2022-11-18 2024-05-23 Vitesco Technologies Germany Gmbh Leistungselektronikmodul, Verfahren zum Herstellen eines Leistungselektronikmoduls

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPS63126240A (ja) 1986-11-14 1988-05-30 Sharp Corp 電子部品の実装方法
DE4130637A1 (de) * 1990-10-11 1992-04-16 Abb Patent Gmbh Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP3453803B2 (ja) * 1993-06-15 2003-10-06 株式会社日立製作所 電子回路基板の配線修正方法およびその装置
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JPH1050758A (ja) * 1996-08-01 1998-02-20 Hitachi Ltd 超音波接合方法及び接合構造
KR100544033B1 (ko) * 1996-09-30 2006-01-23 지멘스 악티엔게젤샤프트 샌드위치 구조의 마이크로 전자 부품
JPH10270591A (ja) * 1997-03-21 1998-10-09 Nec Corp 半導体装置用パッケージおよびその製造方法
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
WO2001024260A1 (en) 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
DE10037819A1 (de) * 2000-08-03 2002-02-14 Bosch Gmbh Robert Verfahren zur Herstellung von Schaltungsträgern
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
JP2005515616A (ja) * 2001-09-28 2005-05-26 シーメンス　アクチエンゲゼルシヤフト 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung

Also Published As

Publication number Publication date
DE10355925A1 (de) 2005-06-30
US20050127503A1 (en) 2005-06-16
KR101005132B1 (ko) 2011-01-04
EP1548829B1 (de) 2011-10-05
BRPI0405288B1 (pt) 2017-06-06
EP1548829A3 (de) 2009-02-11
DE10355925B4 (de) 2006-07-06
US7042074B2 (en) 2006-05-09
KR20050052341A (ko) 2005-06-02
ATE527692T1 (de) 2011-10-15
BRPI0405288A (pt) 2005-07-19
DK1548829T3 (da) 2012-01-23
EP1548829A2 (de) 2005-06-29
ES2371641T3 (es) 2012-01-05
JP2005167241A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
JP4898112B2 (ja) パワー半導体モジュール及びその製造方法
CN105376936B (zh) 具有集成的功率电子电路系统和逻辑电路系统的模块
JP4471967B2 (ja) 双方向スイッチモジュール
CN101055856B (zh) 用于电子元件的连接设备
JP5118888B2 (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
US20150332988A1 (en) Semiconductor Package with Multiple Dies
KR20060113384A (ko) 반도체 장치
JP4885046B2 (ja) 電力用半導体モジュール
JP2007511083A (ja) パワーモジュール
CN104425429B (zh) 具有多层裸片组块的半导体封装
JP4942629B2 (ja) 電力用半導体モジュール
CN109844939B (zh) 功率模块
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
KR20070049964A (ko) 전력용 반도체 모듈
KR20230142406A (ko) 배선 기판, 배선 기판을 가지는 반도체 패키지, 및 그 제조 방법
JP4039258B2 (ja) 電力用半導体装置
JP6410998B1 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
JP4622646B2 (ja) 半導体装置
US7601560B2 (en) Method for producing an electronic circuit
CN111682098B (zh) 一种压电结构及压电装置
CN114078806A (zh) 功率电子开关装置、功率半导体模块及制造方法
JPS6341054A (ja) 混成集積回路の接着方法
JPH1145905A (ja) Ｉｃチップの接点変換構造と該接点変換構造の形成法
JP2019102477A (ja) 回路モジュール
JPH0629646A (ja) ハイブリッド集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees