JP2007511083A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2007511083A
JP2007511083A JP2006538800A JP2006538800A JP2007511083A JP 2007511083 A JP2007511083 A JP 2007511083A JP 2006538800 A JP2006538800 A JP 2006538800A JP 2006538800 A JP2006538800 A JP 2006538800A JP 2007511083 A JP2007511083 A JP 2007511083A
Authority
JP
Japan
Prior art keywords
power module
circuit units
elements
connection
conductive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006538800A
Other languages
English (en)
Inventor
シリング，オリヴァー
スパンケ，ラインホールト
Original Assignee
オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー filed Critical オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー
Publication of JP2007511083A publication Critical patent/JP2007511083A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Power Conversion In General (AREA)

Abstract

電気的に並列に接続され、端子接点（５、５´）を有する、複数の回路ユニット（２０、２１）を含んだパワーモジュールを開示する。端子接点は、少なくとも１つの導電板（２６）を介して電気的、機械的に互いに接続されている。簡単に製造でき、導電板（２６）の所要面積が小さいパワーモジュールを形成するために、導電板（２６）は、その結合素子（２５）の影響を受けずに、回路ユニット（２０）の端子接点（５）にしっかりと接続される接続素子（１２）を含んでいると共に、複数部分から形成されている。導電板（２６）の結合素子（２５）は、接続素子（１２）に電気的に接続されていると共に、回路ユニット（２０）から間隔のあいた面に延びている。

Description

発明の詳細な説明
本発明は、パワーエレクトロニクス、特にパワー半導体エレクトロニクスの分野に関するものであり、少なくとも１つの導電板（current-carrying strap）を介して互いに電気的に接続されている端子接点を有する複数の回路ユニットを備えたパワーモジュールに関するものである。
このようなパワーモジュールは、通電容量を増やすために、並列接続された複数の回路ユニットを備えていることが多い。これらの回路ユニットは、例えば、配線（conductor tracks）と端子接点（いわゆる接触パッド）とを介して電気的に接続されたパワー素子（power components）を配置した基板上に、実装される。回路ユニットを並列に接続するために、これらの回路ユニットは、導電板を介して互いに接続されている。
ＤＥ １９７ ２１ ０６１ Ａ１には、複数の電子素子を収容するための筺体と、電気的な内部接続用および／または外部接続用の複数の端子接点とを有するパワーモジュールが開示されている。このパワーモジュールは、複数のセラミック基板を含んでいる。これらのセラミック基板には、回路ユニットを形成するために、半導体素子がそれぞれ配置・接続されている。これらの回路ユニットは、当該回路ユニットをも互いに接続している接続ブロックを介して、外部に接続されている。この接続ブロックは、比較的高価であり、かつ複雑である。回路ユニットの接続に関する詳細な説明については、ＤＥ １９７ ２１ ０６１ Ａ１から読み取ることはできない。
本発明の目的は、導電板の所要面積が少なく、パワーモジュールの残りの素子に損傷を与えずに、通常の接続技術を用いて回路ユニットに簡単に接続できる、パワーモジュールおよびその製造方法を提示することにある。
本発明では、この目的を、請求項１の特徴部分を有するパワーモジュールと、請求項４の特徴部分を有する方法とによって達成する。本発明の有効な形態および他の形態については、従属請求項に示す。
本発明の基本理念は、導電板を複数部分からなるように形成することである。ここで、第１部分は、残りの部分とは別個に独立して、回路ユニット、または該ユニットに備えられた配線もしくはパッド（一般的には端子接点と呼ばれている）と永続的に電気的に接続される。
上記第１部分は、下端領域と頚部領域とを備えている。下端領域は、端子接点に接続されている。頚部領域は、回路ユニットに対してほぼ垂直に延びていることが好ましく、当該頚部領域の端部において、上記第１部分を導電板の第２部分に簡単に実装でき、または当該第２部分と電気的に接続できる。これに関して、本発明の好ましい実施形態では、第１部分はＬ字型に形成されており、その下端領域は回路ユニットの端子接点に接続されている。
第２部分は、低誘導性（low-inductance）の配線または条導体（strip conductor）として形成されていることが好ましく、回路ユニットの面に対してほぼ平行に延びていることが好ましい。上記第２部分は、当該第２部分に複数の回路ユニットの第１部分が接続されることにより、２つまたは複数の回路ユニットを並列に接続することが好ましい。さらに、第２部分は、外部端子にも接続されている。
これにより、導電板の第１部分が、パワーモジュールの残りの素子を介さずに、設けられた端子接点と予め接続され得る。これが、本発明の主な利点である。この製造工程は、前実装工程として行われ得る。つまりは、あらゆる所で端子接点またはそれに相当する第１部分の（下端）領域に容易にアクセスできる時点で、この製造工程を行うことができる。これにより、コストのあまりかからない、実証済みであり、信頼性のある接続技術（例えば、ボンディング、はんだ付け、または、レーザ溶接）を用いることができる。
本発明の他の利点は、これ以上実装する前に、第１部分と端子接点との電気的接続を試験できる点である。
導電板の第２部分を、回路ユニットの面に対してほぼ平行に配置することにより、面積を非常に縮小した、小型のパワーモジュールの形態が得られる。
本発明の方法の製造技術的に好ましい形態では、初めに、複数の回路ユニットを、当該回路ユニットの導電板の第１部分とそれぞれ接続し、当該回路ユニットを共通キャリア上に配置し、次いで、各第１部分を共通の第２部分に接続することにより、導電板を形成する。
回路ユニットは、例えば、はんだ付けによって、共通の底板に接続され得る。これらの回路ユニットは、実装型（mounting template）を介して配置されることが好ましい。この実装型は、導電板の第２部分の面の実装中に配置されているとともに、開口部を有している。当該開口部は、例えば第１部分の自由端部を貫通するために備えられている。
以下では、本発明を、図示した実施形態を参照しながら詳述する。
図１は、第１実装順序における回路ユニットの前実装を示す図である。
図２は、異なる実装順序における回路ユニットの前実装を示す図である。
図３は、本発明のパワーモジュールを形成するための、複数の回路ユニットの実装を示す図である。
図４は、本発明のパワーモジュールにおいて、並列接続するために備えられた、同一に形成された２つのハーフブリッジを示す回路図である。
図５は、同一に形成され、電気的に互いに並列接続された３つのハーフブリッジを備える、ハーフブリッジモジュールの回路図である。
図６は、筺体を除去した場合の、導電板によって電気的に並列接続された複数の回路ユニットを備えた、ハーフブリッジモジュールとして形成されたパワーモジュールの透視図を示す。
図７は、図６のハーフブリッジモジュールの断面を示す側面図である。
図１の実装工程ａ）、ｂ）、ｃ）に示した回路ユニットの前実装では、基板３の配線２上に、好ましくははんだ付けによってパワー素子１（例えば、パワー半導体）の形成を開始する（実装工程ａ）。基板上には、他の配線または端子接点４、５、６が備えられる。次の実装工程ｂ）では、ボンディングワイヤ７、８によって、パワー半導体１を接続する。
次いで、端子接点４、５と、第１部分１２、１４のそれぞれの下端部１０、１１とを、はんだ付け、レーザ溶接、または、超音波溶接によって電気的に接続する（実装工程ｃ）。これらの第１部分１２、１４はＬ字型に形成されており、当該第１部分のＬ（頚部領域）１６、１７の自由端部領域は、回路ユニットの面１８に対してほぼ垂直に上に向かって突き出している。実装をさらに行う前に、第１部分１２、１４と共に導電板を構成している他の部分２５、２７（図３）とは独立して、第１部分１２、１４が接続される。この段階では、第１部分１２、１４と端子接点４、５との接続を、予め試験できる。これにより、製造品質および信頼性を著しく上昇させ得る。
図２では、実装工程ａ´）、ｂ´）、およびｃ´）に、本発明のパワーモジュールの製造における前実装工程の他の実施形態を示す。ここで、同じ構成には、図１と同じ参照符号を付している。当該実施形態では、まず、例えばレーザ溶接によって、第１部分１２、１４を基板３上の端子接点４、５と接続する。その直後に、基板３上にパワー半導体１を配置し、当該パワー半導体１を、はんだ付けによって、ボンディングワイヤ７、８を介して接続する。この利点は、第１部分１２、１４をレーザ溶接することにより、パワー半導体１に損傷を与えることが無く、しかもレーザ溶接のための移動範囲が制限されないという点にある。
図３は、図１または図２において前実装された２つの回路ユニット２０、２１を示している。これらの回路ユニットは、共通の底板２４上に配置されている。第１部分１２、１２´のそれぞれの自由端部領域１６、１６´は、導電板２６を形成するために、第２部分２５に接続されている。なお、当該接続は、例えば、圧入、圧縮、圧搾、ボンディング、圧着、リベット固定、はんだ付け（特に誘導式硬ろう付け（inductive hard soldering））、溶接（特に冷間圧接）、超音波溶接、レーザ溶接、誘導式溶接（inductive welding）、または、抵抗溶接によって行われる。同様に、第１部分１４、１４´のそれぞれの自由端部領域１７，１７´は、導電板２８を形成するために、第２部分２７に接続されている。
これらの部分１２、１２´と、１４、１４´と、２５、２７とは、回路ユニット２０、２１の端子接点（例えば５、５´）を並列に接続する導電板２６、２８を形成するために、補完しあっている。第２部分２５、２７は、互いに平行に間隔をあけて配置されているか、または、面平行に配置されている。このようにして形成されたパワーモジュールは、公知の方法によって、筺体中に埋設されているか、場合によってはポッティングされている。
回路ユニット２０、２１を共通の底板２４上に実装するとき、正確に位置決めするために、初めに、実装型を用いる。当該実装型は、開口部を有している。この開口部には、後に、第１部分の端部領域１６、１６´、１７、１７´が配置され、これらの端部領域が第２部分を完全に貫通する。これにより、回路ユニットは、型にしたがって配列される。
したがって、本発明のパワーモジュールは、非常に簡単に実装される。第１部分１２、１４とそれらの端子接点との接続を早い段階で試みることにより、よりよい品質を保証することができる。また、導電板を形成することにより、非常に小さく、面積を縮小したパワーモジュールを設計できる。
本発明の好ましい実施形態では、本発明のパワーモジュールは、ハーフブリッジモジュールとして形成されている。このようなハーフブリッジモジュールは、基板上に配置された複数のハーフブリッジを含んでいることが好ましい。各ハーフブリッジは、１つの回路ユニットを形成している。
このような２つの回路ユニット３１、３２を備えた回路図を、図４に示す。これらの回路ユニット３１、３２は、それぞれ、２つのパワー半導体１、１´を含んでいる。当該パワー半導体１、１´の負荷経路（load path）は、直列に接続されている。これらのパワー半導体１、１´は、例えば、トランジスタ、サイリスタ、トライアック、ＦＥＴ、ＭＯＳＦＥＴ、またはＩＧＢＴとして形成され得る。さらに、パワー半導体１、１´の各負荷経路に対して反平行に、フリーホイルダイオード９、９´が接続されている。
回路ユニット３１、３２は、それぞれ、基板上に実装されている。回路ユニット３１、３２のパワー半導体１、１´とフリーホイルダイオード９、９´とは、互いに接続されているとともに、各基板面では配線によって端子接点に接続されている。これらの配線は、それぞれ、インダクタンスを備えている。図４に、配線のインダクタンスに相当する等価インダクタンスＬ１〜Ｌ５を示す。
本発明のパワーモジュールのスイッチング容量を増やすために、２つ以上の回路ユニット３１、３２を並列接続してもよい。このために、回路ユニット３１、３２の各端子接点４、５、６同士を、互いに電気的に導通接続する。このために、端子接点６、４が負または正の電源電圧用であり、かつ端子接点５が位相出力部用である場合、図３の導電板２６、２８に相当する、複数部分からなるそれぞれ一つの導電板を用いることが好ましい。
これに加えて、回路ユニット３１、３２は、それぞれ、負の電源電圧用、位相出力部用、および正の電源電圧用の端子接点に接続される第１部分１２１、１３１、１４１を備えている。第１部分１２１、１３１、１４１は、図１〜図３の第１部分１２、１２´、１４、１４´にしたがって形成されることが好ましい。
第１部分１２１、１３１、１４１は、それぞれ、図４に等価インダクタンスＬ６、Ｌ８、Ｌ７と示したインダクタンスを備えている。第１部分１２１、１３１、１４１のインダクタンスＬ６、Ｌ８、Ｌ７は、５ｎＨ〜１００ｎＨであることが好ましく、特に約２０ｎＨであることが好ましい。これに対して、インダクタンスＬ１〜Ｌ５は、それぞれ５ｎＨ未満と著しく低いことが好ましい。
図５は、複数の回路ユニット３１、３２、３３を示している。これらの回路ユニットの構造は、図４の回路ユニット３１、３２に基づいたものであり、同一に形成されていることが好ましい。回路ユニット３１、３２、３３の各第１部分は、第２部分２９、２７、２５を介して電気的に導通するように接続されている。これらの回路ユニット３１、３２、３３の各第１部分は、当該第１部分に接続されている第２部分２９、２７、２５とともに、それぞれ１つの導電板を構成している。
この場合、互いに隣接している回路ユニット３１、３２，３３の第１部分に接続されている第２部分２９、２７、２５は、部分２９０、２７０、２５０を備えている。これらの部分２９０、２７０、２５０は、図５に等価インダクタンスＬ９、Ｌ１０、Ｌ１１と示したインダクタンスを備えている。上記等価インダクタンスＬ９、Ｌ１０、Ｌ１１の値は、１０ｎＨよりも小さいことが好ましく、特に５ｎＨよりも小さいことが好ましい。
図６ａは、６つの回路ユニット２０を備えた、パワーモジュール４０の透視図を示している。これらの回路ユニット２０は、ハーフブリッジをそれぞれ１つずつ備え、基板と、パワー素子と、配線２とを含んでいる。回路ユニット２０は、底板２４上に配置されており、本発明の導電板２５、２７、２９によって電気的に並列接続されている。回路ユニット２０は、同一に形成されており、ｒの方向に連なって接続されており、互いに等間隔をあけて配置されていることが好ましい。また、基板３を、ドイツ特許出願ＤＥ １０ ２００４ ０４２ ３６７の形態にしたがって配置することが有効である。
本発明の好ましい実施形態では、回路ユニット２０は、それぞれ、図４および図５のハーフブリッジ３１、３２、３３に相当するハーフブリッジを含んでいる。
回路ユニット２０は、それぞれ、負の電源電圧を供給するための第１部分１２１と、正の電源電圧を供給するための第１部分１４１と、位相出力部用の第１部分１３１とを備えている。第２部分２５、２７、２９によって互いに接続されている第１部分１３１、１４１、１２１は、ｒ方向に接続されて、一列に並んで配置されていることが好ましい。本発明の特に好ましい実施形態では、負および正の電源電圧を供給するために、第１部分１２１、１４１は、ｒ方向に接続されて一列になっており、極性が交互になって連なって配置されている。
第２部分２５、２７、２９は、ほぼ平坦に形成されており、回路ユニット２５の面と底板２４とに対して平行に配置されていることが好ましい。
また、第２部分２５、２７、２９は、接続突出部２５１、２７１、２９１を備えていてもよい。これらの接続突出部２５１、２７１、２９１は、それぞれ、第２部分２５、２７、２９と一体成形されていることが好ましい。したがって、これらの接続突出部２５１、２７１、２９１を、穴抜き機を用いて、平坦な金属薄板から簡単に穿孔され、所望の形状に曲げられ得る。接続突出部２５１、２７１、２９１は、上記第２部分２５、２９、２７に対して、底板２４とは反対側に配置されていることが好ましい。好ましい実施形態では、同じ電位のそれぞれ２つの接続突出部２５１、２７１、２９１は、接続方向ｒに対して横方向に対になって互いに向かい合って配置されている。この場合、異なる極性＋／−を有する接続突出部２７１、２９１が、接続方向ｒに沿って、交互に並んで配置されていることが、有効である。
第１部分は、下端部１２２、１４２、および、下端部１３２（参照：図６ｂ）を有している。これらの下端部１２２、１４２、１３２は、その端子接点６、４、および、５（参照：図６ｂ）に接続されている。これらの下端部を、ＤＥ １０ ２００４ ０２７ １８５の形態にしたがって互いに配置できることが有効である。
通電容量を増やすために、位相出力部を接続するための接続突出部２５１は、正または負の電源電圧用の接続突出部２７１、２９１よりも多くの通電容量のために設計されていることが好ましい。このことは、特に、接続方向ｒに沿った位相出力部用の接続突出部２５１の寸法を、正または負の電源電圧の接続用の接続突出部２７１、２９１の寸法よりも大きく選択することによって達成され得る。
本発明の他の好ましい実施形態では、ハーフブリッジモジュールは、接続方向ｒに沿って、部分４５を備えている。この部分４５では、第２部分２５、２７、２９のいずれにも、接続突出部２５１、２７１、２９１は備えられていない。これにより、第２部分２５、２７、２９の上には、電気的な主要接続（electrical main connections）が無く、例えば、駆動回路またはセンサを収容するために用いられ得る領域が形成される。
図６ｂは、図６ａを１８０度回転させたパワーモジュール４０の図を示している。この図では、位相出力部を接続するための端子接点５に接続された第１部分１３１を見ることができる。この第１部分１３１は、第１部分１２１、１４１の反対側に、接続方向ｒに対して横方向に配置されている。
図７では、パワーモジュール４０の断面の側面図を示している。このパワーモジュール４０は、図６ａおよび図６ｂのパワーモジュール４０に相当し、さらに筺体を備えている。この断面は、接続方向ｒとは逆方向に接続板２７１を見た場合の、接続板２７１とそれに隣接している接続板２９１との間における、接続方向ｒに対して横方向の断面である。
筺体４０は、ハウジングボディ４１および底板２４を含んでいる。底板２４には、回路ユニット２０を含む基板が接続されている。この回路ユニット２０は、詳述していないパワー半導体に加えて、配線２を有している。
第１部分１２１は、回路ユニット２０を第２部分２７に接続する。同様に、他の第１部分１３１は、回路ユニット２０を第２部分２５に接続する。
全体として、この構造は、３つの第２部分２５、２７、２９を含んでいる。当該第２部分２５、２７、２９は、互いに平行に延びており、絶縁膜５１、５２を用いて互いに電気的に絶縁されている。図６ａおよび図６ｂに示すように、第２部分２５、２７、２９は、接続突出部２５１、２７１、２９１を備えている。これらの接続突出部２５１、２７１、２９１の中で、図７では、接続突出部２７１のみを確認できる。確認できない接続突出部２５１、２９１と同様に接続突出部２７１は、開口部４４を通ってハウジングボディ４１から外に延びている。パワーモジュールを実装する場合、初めに、開口部４４を通って接続突出部を挿入し、続いて、当該接続突出部を最終的な位置に曲げることができる。
第２部分２５、２７、２９は、それぞれ、連続的な、好ましくは下部の部分２５２、２７２、２９２を有している。この下部部分２５２、２７２、２９２は、互いに接続されている回路ユニット２０から間隔をあけている。これらの連続的な部分２５２、２７２、２９２は、互いに接続されている電気的に並列な回路ユニット２０の各第１部分同士を接続するために備えられており、初めの回路ユニット２０から最後の回路ユニット２０に向かう接続方向ｒの方向に延びていることが好ましい。この場合、連続した部分２５２、２７２、２９２は、底板２４の面に対して面平行であると共に、互いに面平行であることが好ましい。さらに、第２部分２５、２７、２９の連続的な部分２５２、２７２，２９２は、筺体内に配置されており、特に好ましくはハウジングボディ４１内に配置されている。
この筺体を、ポッティング樹脂（potting compound）によってポッティングしてもよい。このポッティング樹脂は、底板２４から、当該底板２４から最も遠い第２部分２５の連続的な部分２５２を越えて広がっていることが好ましい。したがって、これらの連続的な部分２５２、２７２、２９２は、ポッティング樹脂によって取り囲まれている。この場合、第２部分の接続突出部は、ポッティング樹脂から突き出ている。
ａ）〜ｃ）は、第１実装順序における回路ユニットの前実装を示す図である。 ａ´）〜ｃ´）は、別の実装順序における回路ユニットの前実装を示す図である。 本発明のパワーモジュールを形成するための、複数の回路ユニットの実装を示す図である。 本発明のパワーモジュールにおいて並列接続するために備えられた、同一に形成された２つのハーフブリッジを示す回路図である。 同一に形成されて電気的に互いに並列接続された３つのハーフブリッジを備えた、ハーフブリッジモジュールの回路図を示す。 ａ）、ｂ）は、筺体を除去した場合の、導電板によって電気的に並列接続された複数の回路ユニットを備えた、ハーフブリッジモジュールとして形成されたパワーモジュールの、透視図を示す。 図６のハーフブリッジモジュールの断面を示す側面図である。
符号の説明
ａ）・ｂ）・ｃ） 実装工程
ａ´）・ｂ´）・ｃ´） 実装工程
１・１´ パワー半導体
２ 配線
３ 基板
４・５・５´・６ 端子接点
７・８ ボンディングワイヤ
９・９´ フリーホイルダイオード
１０・１１ 下端部
１２・１２´ 第１部分
１４・１４´ 第１部分
１６・１６´ 端部領域
１７・１７´ 端部領域
１８ 面
２０・２１ 回路ユニット
２４ 底板
２５ 第２部分（位相出力部）
２６ 導電板
２７ 第２部分（正の電源電圧）
２８ 導電板
２９ 第２部分（負の電源電圧）
３１・３２・３３ 回路ユニット
４０ パワーモジュール
４１ ハウジングボディ
４４ 開口部
４５ パワーモジュールの部分
５１・５２ 絶縁膜
１２１ 第１部分（負の電源電圧）
１２２ 下端部
１３１ 第１部分（位相出力部）
１２２ 下端部
１４１ 第１部分（正の電源電圧）
１４２ 下端部
２５０ 第２部分の部分
２５１ 接続突出部（位相出力部）
２５２ 連続的な部分
２７０ 第２部分の部分
２７１ 接続突出部（正の電源電圧）
２７２ 連続的な部分
２９０ 第２部分の部分
２９１ 接続突出部（負の電源電圧）
２９２ 続的な部分
Ｌ１．．．Ｌ１１ 等価インダクタンス
ｒ 接続方向

Claims (13)

  1. 並列に接続された複数の回路ユニット（２０、２１）と、導電板（２６）とを備えたパワーモジュールであって、
    上記回路ユニット（２０、２１）は、それぞれ、接続を形成するための端子接点（５、５´）を備え、
    上記端子接点は、導電板（２６）を介して、他の回路ユニット（２０´）の端子接点（５´）に電気的に並列接続されている、パワーモジュールにおいて、
    上記導電板（２６）は、間隔のあいた複数の接続素子（１２、１２´）と、結合素子（２５）とを備え、
    上記接続素子（１２）は、それぞれ、回路ユニット（２０、２１）のうちの１つの、端子接点（５）に割り当てられており、
    上記接続素子（１２、１２´）は、結合素子（２５）とパワーモジュール（４０）の他の接続素子（１２´）とは独立して、それぞれ、上記各接続素子に割り当てられた端子接点（５、５´）にしっかりと接続されることができ、
    上記結合素子（２５）は、上記間隔のあいた接続素子（５、５´）と接続することにより、回路ユニット（２０）を並列接続することを特徴とするパワーモジュール。
  2. 上記接続素子（１２、１２´）の少なくとも１つが、Ｌ字型であることを特徴とする請求項１に記載のパワーモジュール。
  3. 上記接続素子（１２）の少なくとも１つが、下端領域（１０）を備え、
    上記下端領域（１０）が、回路ユニットの接続素子（５）に接続されていることを特徴とする請求項１または２に記載のパワーモジュール。
  4. 上記接続素子（１２、１２´）の少なくとも１つが、ボンディング、はんだ付け、またはレーザ溶接によって、回路ユニット（２０、２１）の端子接点（５、５´）に接続されていることを特徴とする請求項１〜３のいずれか１項に記載のパワーモジュール。
  5. 上記結合素子（２５、２７、２９）は、連続的な部分（２５２、２７２、２９２）を有し、
    上記連続的な部分（２５２、２７２、２９２）は、間隔のあいた接続素子（１２）同士を電気的に接続していることを特徴とする請求項１〜４のいずれか１項に記載のパワーモジュール。
  6. 上記結合素子（２５、２７、２９）の連続的な部分（２５２、２７２、２９２）は、筺体（４０）中に配置されていることを特徴とする請求項５に記載のパワーモジュール。
  7. 上記連続的な部分（２５２、２７２、２９２）は、結合素子（２５、２７、２９）の、共通キャリア（２４）と向かい合う側面上に配置されていることを特徴とする請求項５または６に記載のパワーモジュール。
  8. パワーモジュールの少なくとも２つの回路ユニット（２０、２１）の接続方法であって、
    上記回路ユニット（２０、２１）は、それぞれ、端子接点（５、５´）を備えているとともに、上記端子接点（５、５´）は、他の回路ユニット（２１、２０）の端子接点（５´、５）に接続されており、
    初めに、上記端子節点（５、５´）を、パワーモジュール（４０）の他の部分とは独立して、それぞれ回路ユニット（２０、２１）の中の１つだけに割り当てられた、間隔のあいた接続素子（１２、１２´）に、しっかりと電気的に接続し、
    上記回路ユニット（２０、２１）を、共通キャリア（２４）上に配置し、
    次いで、上記間隔のあいた接続素子（１２、１２´）を、結合素子（２５）に接続することにより、回路ユニット（２０、２１）の端子接点（５、５´）同士を並列接続することを特徴とする方法。
  9. 複数の回路ユニット（２０、２１）を、初めに導電板（２６、２８）の少なくとも１つの接続素子（１２、１２´、１４、１４´）に接続し、
    上記接続素子（１２、１２´、１４、１４´）同士を、次いで結合素子（２５、２７、２９）を介して接続することにより、導電板（２６、２８）を形成することを特徴とする請求項８に記載の方法。
  10. 上記複数の導電板（２６、２８）は、回路ユニット（２０、２１）を接続するために設けられることを特徴とする請求項８または９に記載の方法。
  11. 上記導電板（２６、２８）の結合素子（２５、２７）のうちの少なくとも１つは、回路ユニット（２０、２１）に対してほぼ平行に配置されることを特徴とする請求項８〜１０のいずれか１項に記載の方法。
  12. 上記結合素子（２５、２７、２９）の連続的な部分（２５２、２７２、２９２）は、上記間隔のあいた接続素子（１２）を電気的に接続するために備えられ、
    上記連続的な部分（２５２、２７２、２９２）は、結合素子（２５、２７、２９）の、共通キャリア（２４）と向かい合う側面上に配置されることを特徴とする請求項８〜１１のいずれか１項に記載の方法。
  13. 上記間隔のあいた接続素子（１２）を電気的に接続するために備えられた、結合素子（２５、２７、２９）の連続的な部分（２５２、２７２、２９２）は、パワーモジュールの筺体（４０）中に配置されることを特徴とする請求項８〜１２のいずれか１項に記載の方法。
JP2006538800A 2003-11-11 2004-11-11 パワーモジュール Pending JP2007511083A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10352671A DE10352671A1 (de) 2003-11-11 2003-11-11 Leistungsmodul
PCT/EP2004/012810 WO2005048347A2 (de) 2003-11-11 2004-11-11 Leistungsmodul

Publications (1)

Publication Number Publication Date
JP2007511083A true JP2007511083A (ja) 2007-04-26

Family

ID=34584987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006538800A Pending JP2007511083A (ja) 2003-11-11 2004-11-11 パワーモジュール

Country Status (5)

Country Link
US (1) US7656672B2 (ja)
EP (1) EP1683197A2 (ja)
JP (1) JP2007511083A (ja)
DE (1) DE10352671A1 (ja)
WO (1) WO2005048347A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163016A (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039278A1 (de) * 2005-08-19 2007-02-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leitungselement
JP2007335632A (ja) 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
DE102006057248B4 (de) * 2006-12-05 2009-07-16 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul
JP2008205058A (ja) * 2007-02-19 2008-09-04 Fuji Electric Device Technology Co Ltd 半導体装置
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
JP5702988B2 (ja) * 2010-01-29 2015-04-15 株式会社 日立パワーデバイス 半導体パワーモジュール及びそれが搭載される電力変換装置並びに半導体パワーモジュール搭載用水路形成体の製造方法
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
EP2416168B1 (fr) * 2010-07-26 2013-05-15 Semikron Banc de test pour blocs de puissance électroniques.
US8563364B2 (en) 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
US8586420B2 (en) 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement
CN106030796B (zh) 2014-02-11 2018-07-06 三菱电机株式会社 功率用半导体模块
DE102014110617B4 (de) * 2014-07-28 2023-05-04 Infineon Technologies Ag Leistungshalbleitermodulsystem mit hoher Isolationsfestigkeit und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung mit einer hohen Isolationsfestigkeit
JP6245377B2 (ja) * 2014-10-10 2017-12-13 富士電機株式会社 半導体装置及びバスバー
EP3392908B1 (de) * 2017-04-20 2019-07-24 Infineon Technologies AG Leistungshalbleiteranordnung mit einem stapel von eine verbesserte geometrie aufweisenden anschlussplatten zur gemeinsamen elektrischen kontaktierungen mehrerer, gleichartiger leistungshalbleiter-schaltelemente
US11056860B2 (en) 2019-10-11 2021-07-06 Eaton Intelligent Power Limited Bus structure for parallel connected power switches
US20220109376A1 (en) * 2020-10-01 2022-04-07 Zf Friedrichshafen Ag Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161335A (en) 1978-06-09 1979-12-20 Konishiroku Photo Ind Co Ltd Treatment of color photographic photosensitive material of silver halide
JPS59195857A (ja) 1983-04-21 1984-11-07 Fuji Electric Co Ltd 半導体装置
JP2882143B2 (ja) * 1991-12-10 1999-04-12 富士電機株式会社 半導体装置の内部配線構造
EP0584668B1 (de) * 1992-08-26 1996-12-18 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiter-Modul
JPH0786498A (ja) * 1993-09-14 1995-03-31 Matsushita Electron Corp インテリジェントパワーモジュール
DE4417405A1 (de) * 1994-05-18 1995-11-23 Inst Neue Mat Gemein Gmbh Verfahren zur Herstellung von strukturierten anorganischen Schichten
DE19530264A1 (de) 1995-08-17 1997-02-20 Abb Management Ag Leistungshalbleitermodul
JPH09312357A (ja) * 1996-05-21 1997-12-02 Fuji Electric Co Ltd 半導体装置
JPH10200048A (ja) 1997-01-13 1998-07-31 Hitachi Ltd 電力用半導体モジュール
JP3349416B2 (ja) 1997-11-11 2002-11-25 株式会社三社電機製作所 電力半導体装置
EP0924845A3 (en) * 1997-12-22 2001-05-23 Omnirel LLC Power semiconductor module
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
US6359331B1 (en) * 1997-12-23 2002-03-19 Ford Global Technologies, Inc. High power switching module
JP3386360B2 (ja) * 1998-01-22 2003-03-17 株式会社三社電機製作所 電力用半導体モジュール
JP2000082772A (ja) 1998-09-04 2000-03-21 Toshiba Corp 半導体モジュール接続装置
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
DE10103084B4 (de) * 2001-01-24 2006-08-03 Infineon Technologies Ag Halbleitermodul und Verfahren zu seiner Herstellung
KR100428773B1 (ko) * 2002-01-21 2004-04-28 삼성전자주식회사 라우터 시스템과 이를 이용한 포워딩 엔진 이중화 방법
JP4265463B2 (ja) * 2004-03-31 2009-05-20 アンデン株式会社 電気回路装置
DE102004027185B4 (de) * 2004-06-03 2008-08-28 Infineon Technologies Ag Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE102004042367B4 (de) 2004-09-01 2008-07-10 Infineon Technologies Ag Leistungshalbleitermodul

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163016A (ja) * 2016-03-10 2017-09-14 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2005048347A3 (de) 2005-08-11
US20070119820A1 (en) 2007-05-31
EP1683197A2 (de) 2006-07-26
US7656672B2 (en) 2010-02-02
WO2005048347A2 (de) 2005-05-26
DE10352671A1 (de) 2005-06-23

Similar Documents

Publication Publication Date Title
US7656672B2 (en) Power module
US6166464A (en) Power module
US7247929B2 (en) Molded semiconductor device with heat conducting members
US8035982B2 (en) Power converter apparatus
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8031479B2 (en) Power converter apparatus
JP4660214B2 (ja) 電力用半導体装置
EP1172850A2 (en) Semiconductor device having at least three power terminals superposed on each other
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
US8040707B2 (en) Power converter
CN106252312B (zh) 具有堆叠端子的半导体器件
WO2020008874A1 (ja) パワーモジュール
JP2005252305A (ja) 電力用半導体装置
US11037867B2 (en) Semiconductor module
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
US8018730B2 (en) Power converter apparatus
US11227845B2 (en) Power module and method of manufacturing same
US6664629B2 (en) Semiconductor device
US6838830B2 (en) Half-bridge
US11183436B2 (en) Power module package and packaging techniques
US20230361088A1 (en) Power semiconductor package having first and second lead frames
EP4283670A2 (en) Molded power modules
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
US6627975B2 (en) Minitab rectifying diode package with two different types of diodes for alternators
JP2020503688A (ja) 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020