JP4726368B2 - 不揮発性メモリセルの製造方法 - Google Patents
不揮発性メモリセルの製造方法 Download PDFInfo
- Publication number
- JP4726368B2 JP4726368B2 JP2001380161A JP2001380161A JP4726368B2 JP 4726368 B2 JP4726368 B2 JP 4726368B2 JP 2001380161 A JP2001380161 A JP 2001380161A JP 2001380161 A JP2001380161 A JP 2001380161A JP 4726368 B2 JP4726368 B2 JP 4726368B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- kev
- memory cell
- source
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000010410 layer Substances 0.000 claims description 75
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 239000010937 tungsten Substances 0.000 claims description 33
- 229910052721 tungsten Inorganic materials 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 32
- 238000007254 oxidation reaction Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- -1 tungsten nitride Chemical class 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000002955 isolation Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Description
【０００１】
【発明の属する技術分野】
本発明は不揮発性メモリセルの製造方法に係り、特に選択的酸化(Selective Oxidation)工程を用いた不揮発性メモリのリテンション(Retention)特性を強化するための不揮発性メモリセルの製造方法に関する。
【０００２】
【従来の技術】
半導体メモリ装置は、ＤＲＭＡ(dynamic random access memory)やＳＲＡＭ(static random access memory)などのように、時間が経つにつれてデータを失う揮発性で、データの入／出力の速いＲＡＭ製品と、一度データを入力すればその状態を維持することはできるが、データの入／出力の遅いＲＯＭ(read only memory)製品とに大別される。このようなＲＯＭ製品はＲＯＭ、ＰＲＯＭ(Programmable ROM)、ＥＰＲＯＭ(erasable PROM)及びＥＥＰＲＯＭ(electrically EPROM)に分類することができるが、この中でも電気的方法でデータをプログラム及び消去できるＥＥＰＲＯＭに対する需要が増加している趨勢にある。このようなＥＥＰＲＯＭまたは一括消去機能を有するフラッシュＥＥＰＲＯＭは、フローティングゲート電極とコントロールゲート電極とが積層されたスタック型ゲート構造を有する。
【０００３】
前記スタック型ゲート構造のメモリセルは、Ｆ−Ｎトンネリング(Fowler-Nordheim tunneling)によってデータをプログラム及び消去し、半導体基板上にトンネル酸化膜、フローティングゲート電極、誘電体膜及びコントロールゲート電極が積層された構造で形成される。前記ゲート電極は、一般に、耐熱性の強い不純物のドープされた多結晶質シリコン層、或いは多結晶質シリコン層とタングステンシリサイドＷｓｉｘとの積層構造からなる。
【０００４】
一般に、前記ゲート電極が形成された以後には、ゲート電極のパターン形成時に発生するエッチング損傷を補償するための高温熱処理工程が伴うが、この熱処理工程によってトンネル酸化膜のエッジ部位のシリコン基板が酸化して成長するＧＧＯ（Graded Gate Oxide)現象が発生する。このようなＧＧＯ現象は、フローティングゲート電極と半導体基板との間に発生して、前記フローティングゲート電極と半導体基板との間を所定の距離維持させることにより、不揮発性メモリにおいて最も重要なリテンション問題を解決する。
【０００５】
ところが、１９９８年掲載誌ＩＥＥＥに掲載された「In-situ barrier formation for high reliable W/barrier/poly-Si gate using denudatio of WNx on polycrystalline Si, LG, semiconductor co.LTD, Byund Hak Leeの外６名」を考察すると、この論文ではタングステンシリサイドＷｓｉｘまたはタングステンＷで形成されたゲート電極の幅変化に対する抵抗の変化率を提示している。
【０００６】
本論文に図示されたゲート電極の幅変化に対する抵抗の変化率に関する特性グラフを考察すると、この特性グラフではゲート電極の幅が０.２μｍ以下に減少する場合、タングステンシリサイドＷｓｉｘで形成されたゲート電極の抵抗は急激に増加する反面、タングステンＷで形成されたゲート電極の抵抗は殆ど変化なく一定に維持されることが分かる。即ち、タングステンシリサイドＷｓｉｘで形成されたゲート電極は幅０.２μｍ以下に減少するにつれて抵抗が急激に増加する一方、タングステンＷで形成されたゲート電極は、幅の減少に拘わらず抵抗が一定に維持される。
【０００７】
従って、タングステンシリサイドＷｓｉｘでゲート電極を形成する場合には、メモリセルの集積化に伴って抵抗が増加して回路的にＲＣ遅延時間が遅くなるという問題が発生する。これにより、メモリセルの集積化を実現するために、タングステンＷを用いたゲート電極を形成するための方案が提案されている。
【０００８】
しかし、タングステンＷは高温でよく酸素と反応して異常酸化する特性のため、所定の高温熱処理工程の際に異常酸化してゲート電極の上部表面特性を弱化させる問題をもたらす。最近、このような問題を解決するための方案として、高温熱処理工程の代わりに選択的酸化工程が提示されている。ところが、選択的酸化工程は、タングステンＷが異常酸化することを防止することができる一方、トンネル酸化膜のエッジ部位の半導体基板上部の表面を十分酸化させることができないから、不揮発性メモリセルのリテンション問題を解決できないという問題が発生する。
【０００９】
従って、タングステンＷを用いてゲート電極を形成する場合には、不揮発性メモリセルのリテンション問題を解決するための新しい製造方法が提示されなければならない。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、不揮発メモリセルの集積化を実現するために、タングステンＷを用いてゲート電極を形成し、前記ゲート電極の使用中に発生する高温の熱処理問題を克服するための不揮発性メモリセルの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、半導体基板上部にトンネル酸化膜、フローティングゲート電極、誘電体膜及び、多結晶シリコン層上にタングステンを積層したコントロールゲート電極を形成する段階と、ソース／ドレインイオン注入工程を行ってソース及びドレイン領域を形成する段階と、前記ソースおよびドレイン領域上に酸化層が形成されるように水素ガスを用いた第１選択的酸化工程を施す段階と、全体構造上部にゲートスペーサ用絶縁膜を形成する段階と、エッチング工程によって前記フローティングゲート電極及びコントロールゲート電極の両側面にスペーサを形成し、前記スペーサの一端部の前記酸化層をエッチングして前記ソース及びドレイン領域を露出させる段階と、を含んでなることを特徴とする。
【００１２】
また、本発明は、半導体基板上部にトンネル酸化膜、第１多結晶シリコン層、誘電体膜、第２多結晶シリコン層、タングステン層及びハードマスク層を順次形成する段階と、前記ハードマスク層、タングステン層、第２多結晶シリコン層及び誘電体膜を一方向にエッチングしてコントロールゲート電極を形成する段階と、前記第２多結晶シリコン層および誘電体膜の両側面に第１酸化層が形成されるように水素ガスを用いた第１選択的酸化工程を施す段階と、前記コントロールゲート電極の両側面に第１スペーサを形成する段階と、前記第１多結晶シリコン層及びトンネル酸化膜をエッチングしてフローティングゲート電極を形成する段階と、ソース／ドレインイオン注入工程を行ってソース及びドレーン領域を形成する段階と、前記ソース及びドレイン領域上に第２酸化層が形成されるように水素ガスを用いた第２選択的酸化工程を施す段階と、前記フローティングゲート電極及びコントロールゲート電極の側面に第２スペーサを形成する段階と、を含んでなることを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図に基づいて本発明を詳細に説明する。
【００１４】
図１は本発明の第１及び第２実施例に係る不揮発性メモリセルの平面図、図２は図１の線Ｘ１−Ｘ１に沿った断面図、図３は図１の線Ｘ２−Ｘ２に沿った断面図である。ここで、本発明は、不揮発性メモリセルを含む装置であり、一つのフラッシュメモリセルとして説明する。
【００１５】
図１〜図３を参照すると、前記コントロールゲート電極８は複数のメモリセルＭＣのコントロールゲートライン機能を行う。フローティングゲート電極４ａはそれぞれのメモリセルＭＣに個別的に配置され、電気的に浮遊状態にある。
【００１６】
まず、半導体基板１を提供する。前記半導体基板１には活性領域と、前記活性領域を互いに分離するための多数の素子分離領域とに区分するために素子分離膜２を形成し、前記活性領域にはソース領域１０とドレイン領域１１を形成する。半導体基板１の活性領域上にはトンネル酸化膜３、フローティングゲート電極４ａ、誘電体膜（ＯＮＯ）５、コントロールゲート電極８及びハードマスク層９を順次積層する。前記フローティングゲート電極４ａは、第１多結晶シリコン層４を形成した後、エッチング工程を行って前記第１多結晶シリコン層４をエッチングすることにより形成する。前記コントロールゲート電極８は、下部層として第２多結晶シリコン層６が形成され、上部層としてタングステン窒化膜（ＷＮ）／タングステン（Ｗ）７が形成された積層構造からなる。
【００１７】
一般に、ＮＯＲ型フラッシュメモリにおいて、複数のメモリセルＭＣの共通配線であるビット線（図示せず）はメモリセルＭＣのドレイン領域１１に接続され、ソース領域１０はそれ自体が拡散層配線であり、コントロールゲート電極８の延長方向に平行に形成される。ここで、前記拡散層配線は、複数のメモリセルＭＣ間の共通配線（共通ソース領域）として作用する。
【００１８】
前記第１実施例の不揮発性メモリセルの重要な特徴は、多結晶シリコン膜６とタングステン（Ｗ）７の積層構造でコントロールゲート電極８を形成し、前記トンネル酸化膜３のエッジ部位のソース領域１０及びドレイン領域１１上に酸化層１２を形成してメモリセルのデータリテンション問題を防止する。
【００１９】
前記特徴を実現するために、第１実施例は、コントロールゲート電極８とフローティングゲート電極４ａのパターンを形成した後、ソース領域１０及びドレイン領域１１を形成するためのイオン注入工程を、半導体基板１の全面に行われる選択的酸化工程の前に先行して実施する。その結果、前記タングステン（Ｗ）７の異常酸化を引き起こさず、前記トンネル酸化膜３のエッジ部位のソース領域１０及びドレイン領域１１上に酸化層１２を形成することができる。
【００２０】
次に、図４（ａ）〜図１２を参照して第１実施例のメモリセルの製造方法を説明する。
【００２１】
図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）、図１０、図１１、図１２は図１の線Ｘ１−Ｘ１に沿った断面図、図４（ｂ）、図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）は図１の線Ｘ２−Ｘ２に沿った断面図である。
【００２２】
図４（ａ）及び図４（ｂ）を参照すると、半導体基板１を用意し、前記半導体基板１に活性領域を定義(define)するために、素子分離領域には素子分離膜２を選択的に形成する。
【００２３】
図５（ａ）及び図５（ｂ）を参照すると、前記半導体基板１上にはトンネル酸化膜３及び第１多結晶シリコン層４を順次形成する。前記トンネル酸化膜３は前記半導体基板１の露出面を熱酸化して形成するか、或いは蒸着工程によって形成する。前記第１多結晶シリコン層４は前記トンネル酸化膜３上にＣＶＤ法を用いてドープされていない非晶質シリコン（図示せず）を成長させた後、前記非晶質シリコン上にヒ素（又は燐、ホウ素）イオンを注入し熱処理（アニーリング）して形成する。この際、前記非晶質シリコンの上部には、酸化膜をイオン注入深度を所定の範囲に調節するために形成し、イオン注入工程後、前記酸化膜はエッチング溶液（例えば、ＨＦ溶液）によってエッチングして除去する。ここで、多結晶シリコン層４は非晶質シリコンを熱処理して多結晶シリコンを形成した後、その上部にＰＳＧ(Phosphosilicate Glass)、ＢＳＧ(Borosilicate Glass)などを堆積し、熱処理して前記ＰＳＧまたはＢＳＧなどに含まれた燐またはホウ素を多結晶シリコンに拡散させて形成することもできる。
【００２４】
図６（ａ）及び図６（ｂ）を参照すると、素子分離膜２の形成されている素子分離領域上のフローティングゲート電極４ａを形成するための第１多結晶シリコン４及びトンネル酸化膜３は、通常のフォトリソグラフィと所定のエッチング法によってパターニングする。
【００２５】
図７（ａ）及び図７（ｂ）を参照すると、前記フローティングゲート電極４の上部には多結晶シリコン層４の上部表面を熱酸化させてその表面上に第１酸化膜を成長させた後、ＬＰＣＶＤ法でシリコン窒化膜を堆積し、その上部に第２酸化膜（以下、「ＨＴＯ」という）ＬＰＣＶＤ法で堆積して３層構造（ＯＮＯ構造）の誘電体膜５を形成する。ここで、第１酸化膜はＨＴＯで形成することもできる。さらに、第１酸化膜を第１多結晶シリコン層４を酸化させて形成する場合には、優れた制御性を有する前記第１酸化膜を形成するように乾燥酸化法を用いる。また、前記誘電体膜５はＯＮＯ絶縁膜の代わりに熱酸化膜で形成された単層絶縁膜で形成することもできる。次に、前記誘電体膜５の上部には第２多結晶シリコン層６、タングステン窒化膜（ＷＮ）／タングステン（Ｗ）７及び自己整列エッチング(self align etch; SAE)時にマスクとして用いるためのハードマスク層９を形成する。
【００２６】
図８（ａ）及び図８（ｂ）を参照すると、全体構造上部に光に反応するフォトレジストを蒸着した後、フォトマスクを用いた露光工程によって所定の形にパターニングしたフォトレジストパターン１００を形成する。次に、前記フォトレジストパターン１００をマスクとして用いたエッチング工程によって前記ハードマスク層９、タングステン窒化膜（ＷＮ）／タングステン（Ｗ）７及び誘電体膜５を順次エッチングしてコントロールゲート電極８を形成する。その後、所定のストリップ工程を行って前記フォトレジストパターン１００を除去する。
【００２７】
図９（ａ）及び図９（ｂ）を参照すると、自己整列エッチング（ＳＡＥ）工程を行って第１多結晶シリコン層４及びトンネル酸化膜３を順次エッチングしてフローティングゲート電極４ａを形成する。この際、活性領域の一部分のうちソース領域１０とドレイン領域１１を形成する領域は前記エッチング工程によって露出させる。
【００２８】
以後の素子分離領域の製造工程は、特別な変化がないので、説明を省略し、活性領域に限定して説明する。
【００２９】
図１０を参照すると、ソース／ドレインイオン注入マスクを用いたソース／ドレインイオン注入工程によって前記活性領域にソース領域１０及びドレイン領域１１を形成する。
【００３０】
図１１を参照すると、全体構造上部に選択的酸化工程を行って前記フローティングゲート電極４ａの両側壁と前記ソース領域１０及びドレイン領域１１上に酸化層１２を形成する。前記選択的酸化工程では、タングステン窒化膜（ＷＮ）／タングステン（Ｗ）７の異常酸化を防止するために水素ガスを用いる。ここで、前記選択的酸化工程は、ソース領域１０及びドレイン領域１１を形成するためのイオン注入工程に先行してもう一回行うこともできる。
【００３１】
図１２を参照すると、全体構造上部にゲートスペーサ用絶縁膜を形成した後、所定のエッチング工程を行って前記ゲート電極の両側壁にはスペーサ１３を形成し、前記エッチング工程によって前記スペーサ１３の一方向に前記酸化層１２をエッチングして、前記ソース領域１０及びドレイン領域１１の所定の部位を露出させる。
【００３２】
前述したように前記選択的酸化工程は、一般的な選択的酸化工程と同一の条件（例えば、２分〜７分程度の工程時間）で行われるが、このような酸化工程条件でも、前記酸化層１２を５０Å〜４００Å程度の厚さに形成する。このような結果は従来の同一の選択的酸化工程条件で形成する酸化膜の厚さ（例えば、２０Å〜５０Å程度の厚さ）に比べて著しく高い数値である。このように同一の酸化条件元下で従来の酸化膜に比べて本発明の第１実施例の酸化層１２の厚さが高い理由は、選択的酸化工程を行う前にソース領域１０及びドレイン領域１１を形成するためのイオン注入工程をまず行うためである。即ち、不純物の注入された半導体基板１、例えばソース領域１０及びドレイン領域１１が、不純物の注入されていない半導体基板１領域より選択的酸化工程によって速い速度で酸化されるからである。
【００３３】
次に、本発明の第２実施例による他の不揮発性メモリセルについて説明する。
【００３４】
本発明の第２実施例のメモリセル構造は、図１に示すメモリセルの構造と基本的に同一である。但し、本発明の第１実施例との相違点は、図１３に示すように、本発明の第２実施例のメモリセルＭＣのフローティングゲート電極２４ａがパターニングされる前に、第１選択的酸化工程を行って第１酸化層３０を、全エッチング工程によってオーバーエッチされる第２多結晶シリコン２６と誘電体膜２５の側面に形成することにある。また、本発明の第２実施例は、前記フローティングゲート電極２４ａの幅がコントロールゲート電極２８の幅より大きく形成されるようにして、効果的なメモリセルのチャネル長さマージンを確保する。
【００３５】
次に、図１４乃至図１８は、本発明の第２実施例に係るフラッシュメモリセルの断面図である。図１の線Ｘ１−Ｘ１に沿った断面図である。ここでは活性領域についてのみ説明し、ハードマスク層を形成する段階までは第１実施例と同一なので、それに対する説明は略し、ここではその以後の製造段階から説明する。
【００３６】
図１４を参照すると、全体構造上部にフォトレジストを形成した後、フォトマスクを用いて露光工程を行い、フォトレジストパターン（図示せず）を形成する。次に、前記フォトレジストパターンを用いたエッチング工程を行ってハードマスク層２９及びタングステン窒化膜（ＷＮ）／タングステン（Ｗ）２７、第２多結晶シリコン層２６及び誘電体膜２５を一方向にエッチングしてコントロールゲート電極２８を形成する。この過程で、コントロールゲート電極２８の下部層である第２多結晶シリコン層２６及び誘電体膜２５の両側面がオーバーエッチングされるが、これはコントロールゲート電極２８の上部層であるタングステン窒化膜（ＷＮ）／タングステン（Ｗ）２７に比べて第２多結晶シリコン層２６及び誘電体膜２５のエッチング率が高いためである。
【００３７】
図１５を参照すると、第１選択的酸化工程を行って、前記オーバーエッチングされる第２多結晶シリコン層２６及び誘電体膜２５の両側面に第１酸化層３０を形成する。前記第１選択的酸化工程は水素を用いて実施する。
【００３８】
図１６を参照すると、全体構造上部にコントロールゲート電極スペーサ用絶縁膜を形成した後、エッチング工程によって前記コントロールゲート電極スペーサ用絶縁膜をエッチングして前記コントロールゲート電極２８の両側面には第１スペーサ３１を形成する。次に、自己整列エッチング（ＳＡＥ）工程を行って第１多結晶シリコン層２４及びトンネル酸化膜２３を順次エッチングしてフローティングゲート電極２４ａを形成する。この過程において、前記フローティングゲート電極２４ａは、第１スペーサ３１をマスクとして自己整列エッチング（ＳＡＥ）工程を行うにつれて、その幅が前記コントロールゲート電極２８の幅より大きく形成され、効果的なメモリセルのチャネル長さマージンを確保することができる。
【００３９】
図１７を参照すると、ソース／ドレインイオン注入マスクを用いたソース／ドレインイオン注入工程を行って活性領域にソース領域３２及びドレイン領域３３を形成する。前記ソース／ドレインイオン注入工程は、５ＫｅＶ〜３０ＫｅＶ程度の注入エネルギーまたは１５ＫｅＶ〜４５ＫｅＶ程度の注入エネルギーを用いる一つのステップからなるか、或いは５ＫｅＶ〜３０ＫｅＶ程度の注入エネルギーで行った後、１５ＫｅＶ〜４５ＫｅＶ程度の注入エネルギーで仕上げる２つのステップからなる。
【００４０】
図１８を参照すると、全体構造上部に第２選択的酸化工程を行って前記フローティングゲート電極２４ａの両側面とソース領域３２及びドレイン領域３３上に第２酸化層３４を形成する。
【００４１】
図１９を参照すると、全体構造上部にゲート電極スペーサ用絶縁膜を形成した後、エッチング工程を行って前記ゲート電極の両側壁には第２スペーサ３５を形成し、前記エッチング工程によって前記第２スペーサ３５の一端部の前記第２酸化層３４をエッチングして、前記ソース領域３２及びドレイン領域３３の所定の部位を露出させる。
【００４２】
【発明の効果】
上述したように、本発明はタングステンＷを用いてゲート電極を形成することにより、メモリセルの集積化によるワードラインのＲＣ遅延時間を減少させることができる。また、本発明は、コントロールゲート電極をパターニングして形成した後、その側面にスペーサを形成することにより、以後選択的酸化工程による誘電体膜の浮き上がりを防止することができる。さらに、前記スペーサをマスクとしてフローティングゲート電極をパターニングして形成することにより、前記フローティングゲート電極の長さを流動的に変化させることができるため、チャネル長さマージン効果を得ることができる。しかも、選択的酸化工程を行う前にソース及びドレイン領域を形成するためのソース／ドレインイオン注入工程を先行してトンネル酸化膜のエッジ部位の酸化速度を促進させることにより、半導体基板とトンネル酸化膜との間に所定の距離を確保することができて、フラッシュメモリセルのデータリテンション問題を解決することができる。
【図面の簡単な説明】
【図１】 本発明の第１及び第２実施例に係る不揮発性メモリセルの平面図である。
【図２】 本発明の第１実施例に係る、図１の線Ｘ１−Ｘ１に沿った不揮発性メモリセルの断面図である。
【図３】 本発明の第１実施例に係る、図１の線Ｘ２−Ｘ２に沿った不揮発性メモリセルの断面図である。
【図４】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図５】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図６】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図７】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図８】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図９】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１０】 図２に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１１】 図２に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１２】 図２に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１３】 本発明の第２実施例に係る、図１の線Ｘ１−Ｘ１に沿った不揮発性メモリセルの断面図である。
【図１４】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１５】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１６】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１７】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１８】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１９】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【符号の説明】
２１…半導体基板
２２…素子分離膜
２３…トンネル酸化膜
２４…第１多結晶シリコン層
４ａ，２４ａ…フローティングゲート電極
２５…誘電体膜
２６…第２多結晶シリコン層
２７…タングステン窒化膜（ＷＮ）／タングステン（Ｗ）
２８…コントロールゲート電極
２９…ハードマスク層
１０，３２…ソース領域
１１，３３…ドレイン領域
１２，３０，３４…酸化層
１３，３１，３５…スペーサ
【発明の属する技術分野】
本発明は不揮発性メモリセルの製造方法に係り、特に選択的酸化(Selective Oxidation)工程を用いた不揮発性メモリのリテンション(Retention)特性を強化するための不揮発性メモリセルの製造方法に関する。
【０００２】
【従来の技術】
半導体メモリ装置は、ＤＲＭＡ(dynamic random access memory)やＳＲＡＭ(static random access memory)などのように、時間が経つにつれてデータを失う揮発性で、データの入／出力の速いＲＡＭ製品と、一度データを入力すればその状態を維持することはできるが、データの入／出力の遅いＲＯＭ(read only memory)製品とに大別される。このようなＲＯＭ製品はＲＯＭ、ＰＲＯＭ(Programmable ROM)、ＥＰＲＯＭ(erasable PROM)及びＥＥＰＲＯＭ(electrically EPROM)に分類することができるが、この中でも電気的方法でデータをプログラム及び消去できるＥＥＰＲＯＭに対する需要が増加している趨勢にある。このようなＥＥＰＲＯＭまたは一括消去機能を有するフラッシュＥＥＰＲＯＭは、フローティングゲート電極とコントロールゲート電極とが積層されたスタック型ゲート構造を有する。
【０００３】
前記スタック型ゲート構造のメモリセルは、Ｆ−Ｎトンネリング(Fowler-Nordheim tunneling)によってデータをプログラム及び消去し、半導体基板上にトンネル酸化膜、フローティングゲート電極、誘電体膜及びコントロールゲート電極が積層された構造で形成される。前記ゲート電極は、一般に、耐熱性の強い不純物のドープされた多結晶質シリコン層、或いは多結晶質シリコン層とタングステンシリサイドＷｓｉｘとの積層構造からなる。
【０００４】
一般に、前記ゲート電極が形成された以後には、ゲート電極のパターン形成時に発生するエッチング損傷を補償するための高温熱処理工程が伴うが、この熱処理工程によってトンネル酸化膜のエッジ部位のシリコン基板が酸化して成長するＧＧＯ（Graded Gate Oxide)現象が発生する。このようなＧＧＯ現象は、フローティングゲート電極と半導体基板との間に発生して、前記フローティングゲート電極と半導体基板との間を所定の距離維持させることにより、不揮発性メモリにおいて最も重要なリテンション問題を解決する。
【０００５】
ところが、１９９８年掲載誌ＩＥＥＥに掲載された「In-situ barrier formation for high reliable W/barrier/poly-Si gate using denudatio of WNx on polycrystalline Si, LG, semiconductor co.LTD, Byund Hak Leeの外６名」を考察すると、この論文ではタングステンシリサイドＷｓｉｘまたはタングステンＷで形成されたゲート電極の幅変化に対する抵抗の変化率を提示している。
【０００６】
本論文に図示されたゲート電極の幅変化に対する抵抗の変化率に関する特性グラフを考察すると、この特性グラフではゲート電極の幅が０.２μｍ以下に減少する場合、タングステンシリサイドＷｓｉｘで形成されたゲート電極の抵抗は急激に増加する反面、タングステンＷで形成されたゲート電極の抵抗は殆ど変化なく一定に維持されることが分かる。即ち、タングステンシリサイドＷｓｉｘで形成されたゲート電極は幅０.２μｍ以下に減少するにつれて抵抗が急激に増加する一方、タングステンＷで形成されたゲート電極は、幅の減少に拘わらず抵抗が一定に維持される。
【０００７】
従って、タングステンシリサイドＷｓｉｘでゲート電極を形成する場合には、メモリセルの集積化に伴って抵抗が増加して回路的にＲＣ遅延時間が遅くなるという問題が発生する。これにより、メモリセルの集積化を実現するために、タングステンＷを用いたゲート電極を形成するための方案が提案されている。
【０００８】
しかし、タングステンＷは高温でよく酸素と反応して異常酸化する特性のため、所定の高温熱処理工程の際に異常酸化してゲート電極の上部表面特性を弱化させる問題をもたらす。最近、このような問題を解決するための方案として、高温熱処理工程の代わりに選択的酸化工程が提示されている。ところが、選択的酸化工程は、タングステンＷが異常酸化することを防止することができる一方、トンネル酸化膜のエッジ部位の半導体基板上部の表面を十分酸化させることができないから、不揮発性メモリセルのリテンション問題を解決できないという問題が発生する。
【０００９】
従って、タングステンＷを用いてゲート電極を形成する場合には、不揮発性メモリセルのリテンション問題を解決するための新しい製造方法が提示されなければならない。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、不揮発メモリセルの集積化を実現するために、タングステンＷを用いてゲート電極を形成し、前記ゲート電極の使用中に発生する高温の熱処理問題を克服するための不揮発性メモリセルの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、半導体基板上部にトンネル酸化膜、フローティングゲート電極、誘電体膜及び、多結晶シリコン層上にタングステンを積層したコントロールゲート電極を形成する段階と、ソース／ドレインイオン注入工程を行ってソース及びドレイン領域を形成する段階と、前記ソースおよびドレイン領域上に酸化層が形成されるように水素ガスを用いた第１選択的酸化工程を施す段階と、全体構造上部にゲートスペーサ用絶縁膜を形成する段階と、エッチング工程によって前記フローティングゲート電極及びコントロールゲート電極の両側面にスペーサを形成し、前記スペーサの一端部の前記酸化層をエッチングして前記ソース及びドレイン領域を露出させる段階と、を含んでなることを特徴とする。
【００１２】
また、本発明は、半導体基板上部にトンネル酸化膜、第１多結晶シリコン層、誘電体膜、第２多結晶シリコン層、タングステン層及びハードマスク層を順次形成する段階と、前記ハードマスク層、タングステン層、第２多結晶シリコン層及び誘電体膜を一方向にエッチングしてコントロールゲート電極を形成する段階と、前記第２多結晶シリコン層および誘電体膜の両側面に第１酸化層が形成されるように水素ガスを用いた第１選択的酸化工程を施す段階と、前記コントロールゲート電極の両側面に第１スペーサを形成する段階と、前記第１多結晶シリコン層及びトンネル酸化膜をエッチングしてフローティングゲート電極を形成する段階と、ソース／ドレインイオン注入工程を行ってソース及びドレーン領域を形成する段階と、前記ソース及びドレイン領域上に第２酸化層が形成されるように水素ガスを用いた第２選択的酸化工程を施す段階と、前記フローティングゲート電極及びコントロールゲート電極の側面に第２スペーサを形成する段階と、を含んでなることを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図に基づいて本発明を詳細に説明する。
【００１４】
図１は本発明の第１及び第２実施例に係る不揮発性メモリセルの平面図、図２は図１の線Ｘ１−Ｘ１に沿った断面図、図３は図１の線Ｘ２−Ｘ２に沿った断面図である。ここで、本発明は、不揮発性メモリセルを含む装置であり、一つのフラッシュメモリセルとして説明する。
【００１５】
図１〜図３を参照すると、前記コントロールゲート電極８は複数のメモリセルＭＣのコントロールゲートライン機能を行う。フローティングゲート電極４ａはそれぞれのメモリセルＭＣに個別的に配置され、電気的に浮遊状態にある。
【００１６】
まず、半導体基板１を提供する。前記半導体基板１には活性領域と、前記活性領域を互いに分離するための多数の素子分離領域とに区分するために素子分離膜２を形成し、前記活性領域にはソース領域１０とドレイン領域１１を形成する。半導体基板１の活性領域上にはトンネル酸化膜３、フローティングゲート電極４ａ、誘電体膜（ＯＮＯ）５、コントロールゲート電極８及びハードマスク層９を順次積層する。前記フローティングゲート電極４ａは、第１多結晶シリコン層４を形成した後、エッチング工程を行って前記第１多結晶シリコン層４をエッチングすることにより形成する。前記コントロールゲート電極８は、下部層として第２多結晶シリコン層６が形成され、上部層としてタングステン窒化膜（ＷＮ）／タングステン（Ｗ）７が形成された積層構造からなる。
【００１７】
一般に、ＮＯＲ型フラッシュメモリにおいて、複数のメモリセルＭＣの共通配線であるビット線（図示せず）はメモリセルＭＣのドレイン領域１１に接続され、ソース領域１０はそれ自体が拡散層配線であり、コントロールゲート電極８の延長方向に平行に形成される。ここで、前記拡散層配線は、複数のメモリセルＭＣ間の共通配線（共通ソース領域）として作用する。
【００１８】
前記第１実施例の不揮発性メモリセルの重要な特徴は、多結晶シリコン膜６とタングステン（Ｗ）７の積層構造でコントロールゲート電極８を形成し、前記トンネル酸化膜３のエッジ部位のソース領域１０及びドレイン領域１１上に酸化層１２を形成してメモリセルのデータリテンション問題を防止する。
【００１９】
前記特徴を実現するために、第１実施例は、コントロールゲート電極８とフローティングゲート電極４ａのパターンを形成した後、ソース領域１０及びドレイン領域１１を形成するためのイオン注入工程を、半導体基板１の全面に行われる選択的酸化工程の前に先行して実施する。その結果、前記タングステン（Ｗ）７の異常酸化を引き起こさず、前記トンネル酸化膜３のエッジ部位のソース領域１０及びドレイン領域１１上に酸化層１２を形成することができる。
【００２０】
次に、図４（ａ）〜図１２を参照して第１実施例のメモリセルの製造方法を説明する。
【００２１】
図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）、図１０、図１１、図１２は図１の線Ｘ１−Ｘ１に沿った断面図、図４（ｂ）、図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）は図１の線Ｘ２−Ｘ２に沿った断面図である。
【００２２】
図４（ａ）及び図４（ｂ）を参照すると、半導体基板１を用意し、前記半導体基板１に活性領域を定義(define)するために、素子分離領域には素子分離膜２を選択的に形成する。
【００２３】
図５（ａ）及び図５（ｂ）を参照すると、前記半導体基板１上にはトンネル酸化膜３及び第１多結晶シリコン層４を順次形成する。前記トンネル酸化膜３は前記半導体基板１の露出面を熱酸化して形成するか、或いは蒸着工程によって形成する。前記第１多結晶シリコン層４は前記トンネル酸化膜３上にＣＶＤ法を用いてドープされていない非晶質シリコン（図示せず）を成長させた後、前記非晶質シリコン上にヒ素（又は燐、ホウ素）イオンを注入し熱処理（アニーリング）して形成する。この際、前記非晶質シリコンの上部には、酸化膜をイオン注入深度を所定の範囲に調節するために形成し、イオン注入工程後、前記酸化膜はエッチング溶液（例えば、ＨＦ溶液）によってエッチングして除去する。ここで、多結晶シリコン層４は非晶質シリコンを熱処理して多結晶シリコンを形成した後、その上部にＰＳＧ(Phosphosilicate Glass)、ＢＳＧ(Borosilicate Glass)などを堆積し、熱処理して前記ＰＳＧまたはＢＳＧなどに含まれた燐またはホウ素を多結晶シリコンに拡散させて形成することもできる。
【００２４】
図６（ａ）及び図６（ｂ）を参照すると、素子分離膜２の形成されている素子分離領域上のフローティングゲート電極４ａを形成するための第１多結晶シリコン４及びトンネル酸化膜３は、通常のフォトリソグラフィと所定のエッチング法によってパターニングする。
【００２５】
図７（ａ）及び図７（ｂ）を参照すると、前記フローティングゲート電極４の上部には多結晶シリコン層４の上部表面を熱酸化させてその表面上に第１酸化膜を成長させた後、ＬＰＣＶＤ法でシリコン窒化膜を堆積し、その上部に第２酸化膜（以下、「ＨＴＯ」という）ＬＰＣＶＤ法で堆積して３層構造（ＯＮＯ構造）の誘電体膜５を形成する。ここで、第１酸化膜はＨＴＯで形成することもできる。さらに、第１酸化膜を第１多結晶シリコン層４を酸化させて形成する場合には、優れた制御性を有する前記第１酸化膜を形成するように乾燥酸化法を用いる。また、前記誘電体膜５はＯＮＯ絶縁膜の代わりに熱酸化膜で形成された単層絶縁膜で形成することもできる。次に、前記誘電体膜５の上部には第２多結晶シリコン層６、タングステン窒化膜（ＷＮ）／タングステン（Ｗ）７及び自己整列エッチング(self align etch; SAE)時にマスクとして用いるためのハードマスク層９を形成する。
【００２６】
図８（ａ）及び図８（ｂ）を参照すると、全体構造上部に光に反応するフォトレジストを蒸着した後、フォトマスクを用いた露光工程によって所定の形にパターニングしたフォトレジストパターン１００を形成する。次に、前記フォトレジストパターン１００をマスクとして用いたエッチング工程によって前記ハードマスク層９、タングステン窒化膜（ＷＮ）／タングステン（Ｗ）７及び誘電体膜５を順次エッチングしてコントロールゲート電極８を形成する。その後、所定のストリップ工程を行って前記フォトレジストパターン１００を除去する。
【００２７】
図９（ａ）及び図９（ｂ）を参照すると、自己整列エッチング（ＳＡＥ）工程を行って第１多結晶シリコン層４及びトンネル酸化膜３を順次エッチングしてフローティングゲート電極４ａを形成する。この際、活性領域の一部分のうちソース領域１０とドレイン領域１１を形成する領域は前記エッチング工程によって露出させる。
【００２８】
以後の素子分離領域の製造工程は、特別な変化がないので、説明を省略し、活性領域に限定して説明する。
【００２９】
図１０を参照すると、ソース／ドレインイオン注入マスクを用いたソース／ドレインイオン注入工程によって前記活性領域にソース領域１０及びドレイン領域１１を形成する。
【００３０】
図１１を参照すると、全体構造上部に選択的酸化工程を行って前記フローティングゲート電極４ａの両側壁と前記ソース領域１０及びドレイン領域１１上に酸化層１２を形成する。前記選択的酸化工程では、タングステン窒化膜（ＷＮ）／タングステン（Ｗ）７の異常酸化を防止するために水素ガスを用いる。ここで、前記選択的酸化工程は、ソース領域１０及びドレイン領域１１を形成するためのイオン注入工程に先行してもう一回行うこともできる。
【００３１】
図１２を参照すると、全体構造上部にゲートスペーサ用絶縁膜を形成した後、所定のエッチング工程を行って前記ゲート電極の両側壁にはスペーサ１３を形成し、前記エッチング工程によって前記スペーサ１３の一方向に前記酸化層１２をエッチングして、前記ソース領域１０及びドレイン領域１１の所定の部位を露出させる。
【００３２】
前述したように前記選択的酸化工程は、一般的な選択的酸化工程と同一の条件（例えば、２分〜７分程度の工程時間）で行われるが、このような酸化工程条件でも、前記酸化層１２を５０Å〜４００Å程度の厚さに形成する。このような結果は従来の同一の選択的酸化工程条件で形成する酸化膜の厚さ（例えば、２０Å〜５０Å程度の厚さ）に比べて著しく高い数値である。このように同一の酸化条件元下で従来の酸化膜に比べて本発明の第１実施例の酸化層１２の厚さが高い理由は、選択的酸化工程を行う前にソース領域１０及びドレイン領域１１を形成するためのイオン注入工程をまず行うためである。即ち、不純物の注入された半導体基板１、例えばソース領域１０及びドレイン領域１１が、不純物の注入されていない半導体基板１領域より選択的酸化工程によって速い速度で酸化されるからである。
【００３３】
次に、本発明の第２実施例による他の不揮発性メモリセルについて説明する。
【００３４】
本発明の第２実施例のメモリセル構造は、図１に示すメモリセルの構造と基本的に同一である。但し、本発明の第１実施例との相違点は、図１３に示すように、本発明の第２実施例のメモリセルＭＣのフローティングゲート電極２４ａがパターニングされる前に、第１選択的酸化工程を行って第１酸化層３０を、全エッチング工程によってオーバーエッチされる第２多結晶シリコン２６と誘電体膜２５の側面に形成することにある。また、本発明の第２実施例は、前記フローティングゲート電極２４ａの幅がコントロールゲート電極２８の幅より大きく形成されるようにして、効果的なメモリセルのチャネル長さマージンを確保する。
【００３５】
次に、図１４乃至図１８は、本発明の第２実施例に係るフラッシュメモリセルの断面図である。図１の線Ｘ１−Ｘ１に沿った断面図である。ここでは活性領域についてのみ説明し、ハードマスク層を形成する段階までは第１実施例と同一なので、それに対する説明は略し、ここではその以後の製造段階から説明する。
【００３６】
図１４を参照すると、全体構造上部にフォトレジストを形成した後、フォトマスクを用いて露光工程を行い、フォトレジストパターン（図示せず）を形成する。次に、前記フォトレジストパターンを用いたエッチング工程を行ってハードマスク層２９及びタングステン窒化膜（ＷＮ）／タングステン（Ｗ）２７、第２多結晶シリコン層２６及び誘電体膜２５を一方向にエッチングしてコントロールゲート電極２８を形成する。この過程で、コントロールゲート電極２８の下部層である第２多結晶シリコン層２６及び誘電体膜２５の両側面がオーバーエッチングされるが、これはコントロールゲート電極２８の上部層であるタングステン窒化膜（ＷＮ）／タングステン（Ｗ）２７に比べて第２多結晶シリコン層２６及び誘電体膜２５のエッチング率が高いためである。
【００３７】
図１５を参照すると、第１選択的酸化工程を行って、前記オーバーエッチングされる第２多結晶シリコン層２６及び誘電体膜２５の両側面に第１酸化層３０を形成する。前記第１選択的酸化工程は水素を用いて実施する。
【００３８】
図１６を参照すると、全体構造上部にコントロールゲート電極スペーサ用絶縁膜を形成した後、エッチング工程によって前記コントロールゲート電極スペーサ用絶縁膜をエッチングして前記コントロールゲート電極２８の両側面には第１スペーサ３１を形成する。次に、自己整列エッチング（ＳＡＥ）工程を行って第１多結晶シリコン層２４及びトンネル酸化膜２３を順次エッチングしてフローティングゲート電極２４ａを形成する。この過程において、前記フローティングゲート電極２４ａは、第１スペーサ３１をマスクとして自己整列エッチング（ＳＡＥ）工程を行うにつれて、その幅が前記コントロールゲート電極２８の幅より大きく形成され、効果的なメモリセルのチャネル長さマージンを確保することができる。
【００３９】
図１７を参照すると、ソース／ドレインイオン注入マスクを用いたソース／ドレインイオン注入工程を行って活性領域にソース領域３２及びドレイン領域３３を形成する。前記ソース／ドレインイオン注入工程は、５ＫｅＶ〜３０ＫｅＶ程度の注入エネルギーまたは１５ＫｅＶ〜４５ＫｅＶ程度の注入エネルギーを用いる一つのステップからなるか、或いは５ＫｅＶ〜３０ＫｅＶ程度の注入エネルギーで行った後、１５ＫｅＶ〜４５ＫｅＶ程度の注入エネルギーで仕上げる２つのステップからなる。
【００４０】
図１８を参照すると、全体構造上部に第２選択的酸化工程を行って前記フローティングゲート電極２４ａの両側面とソース領域３２及びドレイン領域３３上に第２酸化層３４を形成する。
【００４１】
図１９を参照すると、全体構造上部にゲート電極スペーサ用絶縁膜を形成した後、エッチング工程を行って前記ゲート電極の両側壁には第２スペーサ３５を形成し、前記エッチング工程によって前記第２スペーサ３５の一端部の前記第２酸化層３４をエッチングして、前記ソース領域３２及びドレイン領域３３の所定の部位を露出させる。
【００４２】
【発明の効果】
上述したように、本発明はタングステンＷを用いてゲート電極を形成することにより、メモリセルの集積化によるワードラインのＲＣ遅延時間を減少させることができる。また、本発明は、コントロールゲート電極をパターニングして形成した後、その側面にスペーサを形成することにより、以後選択的酸化工程による誘電体膜の浮き上がりを防止することができる。さらに、前記スペーサをマスクとしてフローティングゲート電極をパターニングして形成することにより、前記フローティングゲート電極の長さを流動的に変化させることができるため、チャネル長さマージン効果を得ることができる。しかも、選択的酸化工程を行う前にソース及びドレイン領域を形成するためのソース／ドレインイオン注入工程を先行してトンネル酸化膜のエッジ部位の酸化速度を促進させることにより、半導体基板とトンネル酸化膜との間に所定の距離を確保することができて、フラッシュメモリセルのデータリテンション問題を解決することができる。
【図面の簡単な説明】
【図１】 本発明の第１及び第２実施例に係る不揮発性メモリセルの平面図である。
【図２】 本発明の第１実施例に係る、図１の線Ｘ１−Ｘ１に沿った不揮発性メモリセルの断面図である。
【図３】 本発明の第１実施例に係る、図１の線Ｘ２−Ｘ２に沿った不揮発性メモリセルの断面図である。
【図４】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図５】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図６】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図７】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図８】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図９】 （ａ）は図２に示す不揮発性メモリセルの製造段階を説明するための断面図であり、（ｂ）は図３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１０】 図２に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１１】 図２に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１２】 図２に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１３】 本発明の第２実施例に係る、図１の線Ｘ１−Ｘ１に沿った不揮発性メモリセルの断面図である。
【図１４】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１５】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１６】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１７】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１８】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【図１９】 図１３に示す不揮発性メモリセルの製造段階を説明するための断面図である。
【符号の説明】
２１…半導体基板
２２…素子分離膜
２３…トンネル酸化膜
２４…第１多結晶シリコン層
４ａ，２４ａ…フローティングゲート電極
２５…誘電体膜
２６…第２多結晶シリコン層
２７…タングステン窒化膜（ＷＮ）／タングステン（Ｗ）
２８…コントロールゲート電極
２９…ハードマスク層
１０，３２…ソース領域
１１，３３…ドレイン領域
１２，３０，３４…酸化層
１３，３１，３５…スペーサ
Claims (11)
- 半導体基板上部にトンネル酸化膜、フローティングゲート電極、誘電体膜及び、多結晶シリコン層上にタングステンを積層したコントロールゲート電極を形成する段階と、
ソース／ドレインイオン注入工程を行ってソース及びドレイン領域を形成する段階と、
前記ソースおよびドレイン領域上に酸化層が形成されるように水素ガスを用いた第１選択的酸化工程を施す段階と、
全体構造上部にゲートスペーサ用絶縁膜を形成する段階と、
エッチング工程によって前記フローティングゲート電極及びコントロールゲート電極の両側面にスペーサを形成し、前記スペーサの一端部の前記酸化層をエッチングして前記ソース及びドレイン領域を露出させる段階と、
を含んでなることを特徴とする不揮発性メモリセルの製造方法。 - 前記コントロールゲート電極は、多結晶シリコン層及びタングステン窒化膜（ＷＮ）／タングステン（Ｗ）を順次積層して形成することを特徴とする請求項１記載の不揮発性メモリセルの製造方法。
- 前記ソース／ドレインイオン注入工程は、５ＫｅＶ〜３０ＫｅＶの注入エネルギーまたは１５ＫｅＶ〜４５ＫｅＶの注入エネルギーで行うことを特徴とする請求項１記載の不揮発性メモリセルの製造方法。
- 前記ソース／ドレインイオン注入工程は、５ＫｅＶ〜３０ＫｅＶの注入エネルギーで行った後、１５ＫｅＶ〜４５ＫｅＶの注入エネルギーで施すことを特徴とする請求項１記載の不揮発性メモリセルの製造方法。
- 前記酸化層は５０Å〜４００Åの厚さに形成することを特徴とする請求項１記載の不揮発性メモリセルの製造方法。
- 前記誘電体膜は第１酸化膜、窒化膜及び第２酸化膜の積層構造とするか、或いは前記第１酸化膜の単一層とすることを特徴とする請求項１記載の不揮発性メモリセルの製造方法。
- 前記ソース／ドレインイオン注入工程を行う前に、全体構造上部に第２選択的酸化工程を行う段階をさらに含んでなることを特徴とする請求項１記載の不揮発性メモリセルの製造方法。
- 半導体基板上部にトンネル酸化膜、第１多結晶シリコン層、誘電体膜、第２多結晶シリコン層、タングステン層及びハードマスク層を順次形成する段階と、
前記ハードマスク層、タングステン層、第２多結晶シリコン層及び誘電体膜を一方向にエッチングしてコントロールゲート電極を形成する段階と、
前記第２多結晶シリコン層および誘電体膜の両側面に第１酸化層が形成されるように水素ガスを用いた第１選択的酸化工程を施す段階と、
前記コントロールゲート電極の両側面に第１スペーサを形成する段階と、
前記第１多結晶シリコン層及びトンネル酸化膜をエッチングしてフローティングゲート電極を形成する段階と、
ソース／ドレインイオン注入工程を行ってソース及びドレーン領域を形成する段階と、
前記ソース及びドレイン領域上に第２酸化層が形成されるように水素ガスを用いた第２選択的酸化工程を施す段階と、
前記フローティングゲート電極及びコントロールゲート電極の側面に第２スペーサを形成する段階と、
を含んでなることを特徴とする不揮発性メモリセルの製造方法。 - 前記ソース／ドレインイオン注入工程は、５ＫｅＶ〜３０ＫｅＶの注入エネルギーまたは１５ＫｅＶ〜４５ＫｅＶの注入エネルギーで行うことを特徴とする請求項８記載の不揮発性メモリセルの製造方法。
- 前記ソース／ドレインイオン注入工程は、５ＫｅＶ〜３０ＫｅＶの注入エネルギーで行った後、１５ＫｅＶ〜４５ＫｅＶの注入エネルギーで施すことを特徴とする請求項８記載の不揮発性メモリセルの製造方法。
- 前記誘電体膜は第１酸化膜、窒化膜及び第２酸化膜の積層構造とするか、或いは前記第１酸化膜の単一層とすることを特徴とする請求項８記載の不揮発性メモリセルの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038417A KR100414562B1 (ko) | 2001-06-29 | 2001-06-29 | 비휘발성 메모리 셀의 제조 방법 |
| KR2001-38417 | 2001-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031707A JP2003031707A (ja) | 2003-01-31 |
| JP4726368B2 true JP4726368B2 (ja) | 2011-07-20 |
Family
ID=19711570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001380161A Expired - Fee Related JP4726368B2 (ja) | 2001-06-29 | 2001-12-13 | 不揮発性メモリセルの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6620684B2 (ja) |
| JP (1) | JP4726368B2 (ja) |
| KR (1) | KR100414562B1 (ja) |
| TW (1) | TW517350B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803624B2 (en) * | 2002-07-03 | 2004-10-12 | Micron Technology, Inc. | Programmable memory devices supported by semiconductive substrates |
| US6682997B1 (en) * | 2002-08-28 | 2004-01-27 | Micron Technology, Inc. | Angled implant in a fabrication technique to improve conductivity of a base material |
| DE10327994B4 (de) * | 2003-06-02 | 2006-05-18 | BLüCHER GMBH | Kapuze für Schutzbekleidung und Bekleidungsstück mit Kapuze |
| JP2005086122A (ja) * | 2003-09-11 | 2005-03-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
| JP4580657B2 (ja) * | 2004-01-30 | 2010-11-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7314796B2 (en) * | 2004-12-17 | 2008-01-01 | Macronix International Co., Ltd. | Methods for reducing wordline sheet resistance |
| KR100987867B1 (ko) * | 2004-12-21 | 2010-10-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100673206B1 (ko) * | 2004-12-28 | 2007-01-22 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100580118B1 (ko) | 2005-03-09 | 2006-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 패턴 형성방법 |
| KR100635201B1 (ko) * | 2005-03-10 | 2006-10-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100751687B1 (ko) * | 2005-06-30 | 2007-08-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| EP1818989A3 (en) * | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| KR100843055B1 (ko) * | 2006-08-17 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
| KR100800675B1 (ko) * | 2006-12-21 | 2008-02-01 | 동부일렉트로닉스 주식회사 | 플래쉬 메모리 소자의 제조 방법 |
| KR100947945B1 (ko) * | 2007-11-30 | 2010-03-15 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| KR100882721B1 (ko) * | 2007-12-10 | 2009-02-06 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| KR100981530B1 (ko) * | 2008-05-26 | 2010-09-10 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
| US8673715B2 (en) * | 2008-12-30 | 2014-03-18 | Micron Technology, Inc. | Memory device and method of fabricating thereof |
| US20140015031A1 (en) * | 2012-07-12 | 2014-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Method for Memory Device |
| US9614048B2 (en) * | 2014-06-17 | 2017-04-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Split gate flash memory structure and method of making the split gate flash memory structure |
| CN104091760B (zh) * | 2014-06-24 | 2017-07-21 | 上海集成电路研发中心有限公司 | 一种eeprom工艺中的抗辐照栅氧化层的制作方法 |
| TWI639227B (zh) * | 2015-01-07 | 2018-10-21 | 聯華電子股份有限公司 | 一種記憶體元件及其製作方法 |
| TWI685085B (zh) * | 2019-02-26 | 2020-02-11 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2907863B2 (ja) * | 1989-04-26 | 1999-06-21 | 株式会社日立製作所 | 不揮発性半導体メモリの製造方法 |
| JPH03283468A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 不揮発性メモリ装置の製造方法 |
| KR940002408B1 (ko) * | 1991-06-15 | 1994-03-24 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
| US5210047A (en) * | 1991-12-12 | 1993-05-11 | Woo Been Jon K | Process for fabricating a flash EPROM having reduced cell size |
| JPH0738001A (ja) * | 1993-07-19 | 1995-02-07 | Nkk Corp | 半導体記憶装置の製造方法 |
| JP3359406B2 (ja) * | 1993-12-27 | 2002-12-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3876390B2 (ja) * | 1994-08-31 | 2007-01-31 | マクロニクス インターナショナル カンパニイ リミテッド | 不揮発性半導体メモリ装置の製造方法 |
| JPH0878547A (ja) * | 1994-09-05 | 1996-03-22 | Toyota Motor Corp | 不揮発性半導体メモリ装置の製造方法 |
| JP3008812B2 (ja) * | 1995-03-22 | 2000-02-14 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JPH0936257A (ja) * | 1995-07-14 | 1997-02-07 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
| JP3172081B2 (ja) * | 1996-03-18 | 2001-06-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH1174368A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US6245605B1 (en) * | 1998-09-29 | 2001-06-12 | Texas Instruments Incorporated | Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing |
| JP3482171B2 (ja) * | 1999-03-25 | 2003-12-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6288419B1 (en) * | 1999-07-09 | 2001-09-11 | Micron Technology, Inc. | Low resistance gate flash memory |
| US6346467B1 (en) * | 1999-09-02 | 2002-02-12 | Advanced Micro Devices, Inc. | Method of making tungsten gate MOS transistor and memory cell by encapsulating |
| KR100363840B1 (ko) * | 1999-12-27 | 2002-12-06 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100402389B1 (ko) * | 2001-03-23 | 2003-10-17 | 삼성전자주식회사 | 금속 게이트 형성 방법 |
-
2001
- 2001-06-29 KR KR10-2001-0038417A patent/KR100414562B1/ko not_active IP Right Cessation
- 2001-12-03 TW TW090129811A patent/TW517350B/zh not_active IP Right Cessation
- 2001-12-13 JP JP2001380161A patent/JP4726368B2/ja not_active Expired - Fee Related
- 2001-12-28 US US10/029,391 patent/US6620684B2/en not_active Expired - Lifetime
-
2003
- 2003-05-28 US US10/445,982 patent/US20030203574A1/en not_active Abandoned
-
2005
- 2005-05-06 US US11/123,004 patent/US20050202633A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030203574A1 (en) | 2003-10-30 |
| KR20030002717A (ko) | 2003-01-09 |
| US20030003657A1 (en) | 2003-01-02 |
| US6620684B2 (en) | 2003-09-16 |
| JP2003031707A (ja) | 2003-01-31 |
| US20050202633A1 (en) | 2005-09-15 |
| TW517350B (en) | 2003-01-11 |
| KR100414562B1 (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4726368B2 (ja) | 不揮発性メモリセルの製造方法 | |
| JP3259349B2 (ja) | 不揮発性半導体装置及びその製造方法 | |
| JP5076548B2 (ja) | 半導体装置とその製造方法 | |
| US6399466B2 (en) | Method of manufacturing non-volatile semiconductor memory device storing charge in gate insulating layer therein | |
| KR100425666B1 (ko) | 반도체 장치에서 게이트 전극 형성방법 및 이를 이용한불휘발성 메모리 장치에서 셀 게이트 전극 형성 방법 | |
| JP3093096B2 (ja) | 不揮発性メモリの製造方法 | |
| KR100295136B1 (ko) | 불휘발성메모리장치및그제조방법 | |
| JP2000133728A (ja) | 不揮発性メモリ装置の製造方法 | |
| JP3447179B2 (ja) | 不揮発性半導体メモリ装置とその製造方法 | |
| KR100854504B1 (ko) | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 | |
| JP2000031305A (ja) | Ａｎｄ型不揮発性半導体記憶装置およびその製造方法 | |
| US6436800B1 (en) | Method for fabricating a non-volatile memory with a shallow junction | |
| JP4057081B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH04349670A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| TWI247390B (en) | Nonvolatile memories and methods of fabrication | |
| JP3256375B2 (ja) | 不揮発性メモリセルの製造方法 | |
| JP2987860B2 (ja) | 半導体不揮発性メモリの製造方法 | |
| JPH05343693A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH11297863A (ja) | コンタクトレスアレイ構成の不揮発性メモリおよびその製造方法 | |
| JP4820978B2 (ja) | 半導体集積回路デバイスの製造方法 | |
| KR20010008614A (ko) | 플래시 ｅｅｐｒｏｍ의 게이트전극 제조방법 | |
| KR100262002B1 (ko) | 플래쉬 메모리 제조방법 | |
| JP3467457B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20030000665A (ko) | 반도체 소자의 제조 방법 | |
| JPH03211774A (ja) | 半導体不揮発性メモリの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080509 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |