JP4460202B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP4460202B2 JP4460202B2 JP2001401532A JP2001401532A JP4460202B2 JP 4460202 B2 JP4460202 B2 JP 4460202B2 JP 2001401532 A JP2001401532 A JP 2001401532A JP 2001401532 A JP2001401532 A JP 2001401532A JP 4460202 B2 JP4460202 B2 JP 4460202B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- control
- signal
- discharge lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
- H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Description
【０００１】
【発明の属する技術分野】
本発明は、放電ランプを高周波電力で点灯させる放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
図４０に示す従来の放電灯点灯装置は、商用電源よりなる交流電源ＡＣと、交流電源ＡＣの一端に直列接続された雑音防止用のフィルタチョークＬ１と、ダイオードＤ１〜Ｄ４をブリッジ接続して交流電源ＡＣの出力を全波整流する整流器１と、整流器１の全波整流出力を所望の直流電圧に変換する直流電源回路２と、直流電源回路２が出力する直流電圧を高周波電圧に変換するインバータ回路３と、少なくとも１つの放電灯を有し、インバータ回路３から高周波電圧を供給されて放電灯が点灯する負荷回路４と、チョッパ制御用集積回路５１と、インバータ制御用集積回路５２と、制御電源Ｅ１とから構成される。
【０００３】
直流電源回路２は、整流器１の高圧出力側に直列接続したインダクタＬ２，ダイオードＬ５の直列回路と、整流器１の出力端間に接続したコンデンサＣ１と、インダクタＬ２を介してコンデンサＣ１に並列接続したスイッチング素子Ｑ１と、ダイオードＤ５を介してスイッチング素子Ｑ１に並列接続した平滑コンデンサＣ２とからなり、スイッチング素子Ｑ１をオン・オフすることによって全波整流した電圧をチョッピングして所望の直流電圧を得る昇圧チョッパ回路を構成している。
【０００４】
インバータ回路３は、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ２，Ｑ３の直列回路を平滑コンデンサＣ２の両端間に接続したハーフブリッジ型のインバータ回路であり、スイッチング素子Ｑ２，Ｑ３が交互にオン・オフすることによって、直流電源回路２が出力する直流電圧を高周波電圧に変換している。
【０００５】
負荷回路４は、ローサイド側のスイッチング素子Ｑ２のドレイン−ソース間に接続した共振用インダクタＬ３、共振用コンデンサＣ４、直流カット用コンデンサＣ３の直列回路と、共振用コンデンサＣ４に並列接続した放電灯Ｌａとからなり、インバータ回路３から高周波電圧を供給されて放電灯Ｌａが点灯する。
【０００６】
チョッパ制御用集積回路５１は、ＰＦＣ制御回路からなり、スイッチング素子Ｑ１のオン・オフを制御することで、入力電圧の変動や負荷の軽重に関わらず、昇圧チョッパ回路の出力電圧を一定に制御することができるとともに、整流器１の入力電流波形を入力電圧波形と相似な正弦波に改善することができて、例えばモトローラ社製のＭＣ３３２６２等の汎用力率改善用集積回路を使用している。
【０００７】
インバータ制御用集積回路５２は、いわゆるＨＶＩＣ（ＨｉｇｈＶｏｌｔａｇｅ ＩＣ）よりなり、ＩＮＶ制御回路５２ａとドライブ回路５２ｂとから構成されている。ＩＮＶ制御回路５２ａは、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力し、ドライブ回路５２ｂは、ＩＮＶ制御回路５２ａから出力される制御信号によって駆動信号を出力して、インバータ回路３のスイッチング素子Ｑ２，Ｑ３を直接駆動している。スイッチング素子Ｑ２，Ｑ３が交互にオン・オフ駆動されて、平滑コンデンサＣ２から放電灯Ｌａに電力を供給する状態と、直流カット用コンデンサＣ３を電源として放電灯Ｌａに電力を供給する状態とを交互に繰り返すことによって、放電灯Ｌａに高周波電圧を印加して、高周波の交番電流を流すようになっている。
【０００８】
また、インバータ制御用集積回路５２には放電灯Ｌａの寿命末期時に検出信号Ｓ１１を入力されてインバータ回路３の発振を停止させる異常検出機能や、外部信号Ｓ１０によって放電灯の出力を変化させる調光機能などが設けられ、これらの回路を含めてワンチップで構成されている。
【０００９】
なお、チョッパ制御用集積回路５１、インバータ制御用集積回路５２の電源としては、直流電圧源Ｅ１から生成した電圧Ｖｃｃが供給されている。
【００１０】
上記集積回路を用いた放電灯点灯装置の一例として、特開平１１−２３８５９０号公報で示される放電灯点灯装置が提案されており、図４１にプリント基板３０におけるインバータ制御用集積回路５２とスイッチング素子Ｑ１，Ｑ２との位置関係を説明するための概略説明図を示す。
【００１１】
インバータ回路３は、直流電源２の両端間に接続されるスイッチング素子Ｑ２，Ｑ３の直列回路を備えており、スイッチング素子Ｑ２，Ｑ３はプリント基板Ｐの短手方向に沿って離間して直線状に配設して、両スイッチング素子Ｑ１，Ｑ２で一つの放熱板Ｈを共用している。スイッチング素子Ｑ２，Ｑ３のオン・オフを制御するインバータ制御用集積回路５２のパッケージ本体はプリント基板Ｐに長手方向が一致し且つ長手方向に沿って両スイッチング素子Ｑ２，Ｑ３が位置するように配設している。インバータ制御用集積回路５２のパッケージ本体の一方の長辺部にスイッチング素子Ｑ２を駆動信号配線ＬＤ，ゲート抵抗Ｒｇ１を介して接続するためのリードが配置され、他方の長辺部にスイッチング素子Ｑ３を駆動信号配線ＬＤ，ゲート抵抗Ｒｇ２を介して接続するためのリードを配置しており、また、スイッチング素子Ｑ１，Ｑ２の各ゲート−ソース間には抵抗Ｒｓ１，Ｒｓ２が接続されている。
【００１２】
このようにインバータ制御用集積回路５２とスイッチング素子Ｑ２，Ｑ３とを配置することにより、駆動信号配線ＬＤをできるだけ短くして配線のインダクタンスを小さくするとともに、両スイッチング素子Ｑ２，Ｑ３で駆動信号配線ＬＤの長さが略同じになるように決められているので、耐ノイズ性に優れた小型の放電灯点灯装置を実現することができる。
【００１３】
次に、図４２に別の従来例の回路構成を示す。この放電灯点灯装置は、特許第３１０６５９２号にて提案されているものであり、回路構成は図４０に示す従来例と略同様であり、同様の構成には同一の符号を付して説明は省略する。
【００１４】
この実施例では、直流電源回路２のインダクタＬ２に磁気結合した巻線Ｌ２ａ，Ｌ２ｂを備えて、チョッパ制御用集積回路５１、インバータ制御用集積回路５２の各電源電圧Ｖｃｃ１，Ｖｃｃ２を各々巻線Ｌ２ａ、Ｌ２ｂからコンデンサＣ１０，Ｃ１１を介して供給するようにしている。
【００１５】
また、放電灯Ｌａの寿命末期時等には、インバータ制御用集積回路５２自身をリセット信号で初期化してインバータ回路３の発振動作を停止させるとともに、このリセット信号をリセット回路５３を介してチョッパ制御用集積回路５１に入力して、直流電源回路２のチョッパ動作も停止させる。よって、発振停止時の電力の無駄を低減することができ、かつ、安全性も向上させることができる。
【００１６】
【発明が解決しようとする課題】
しかし、これら従来の放電灯点灯装置では、直流電源回路２とインバータ回路３との制御に別個の集積回路を設ける必要があり、これらの部品を実装するプリント基板のパターン配線に制約を受ける。また、図４２に示す従来例のように、放電灯Ｌａの寿命末期時にインバータ回路３を停止させる際に直流電源回路２も停止させる場合、この動作を制御する部品がさらに必要になるため放電灯点灯装置の小型化がさらに困難となる。その結果、これらの制御回路が外来ノイズの影響を受けやすくなり、誤動作が発生するという問題がある。
【００１７】
本発明は、上記事由に鑑みてなされたものであり、その目的は、部品点数が少なく、小型の放電灯点灯装置を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明は、少なくとも１つの平滑コンデンサ、及びスイッチング素子を有し、前記スイッチング素子をオン・オフすることで所定の直流電圧を出力する昇圧チョッパ回路と、前記昇圧チョッパ回路の出力端に接続されたスイッチング素子２つの直列回路を少なくとも１つ有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記昇圧チョッパ回路が出力する直流電圧を高周波電圧に変換するインバータ回路と、少なくとも１つの共振インダクタ及び共振コンデンサ及び放電灯を有し、前記インバータ回路から高周波電圧を供給されて前記放電灯が点灯する負荷回路と、前記昇圧チョッパ回路の入力電圧を検出する電源入力検出回路と、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子を制御する制御用集積回路とを備え、前記制御用集積回路は、前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第１の制御手段と、前記インバータ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第２の制御手段と、前記第１の制御手段及び第２の制御手段から出力される制御信号によって、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子の駆動信号を出力するドライブ回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路を起動するための制御電源を供給する起動回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路が起動した後の前記放電灯のフィラメントの先行予熱期間及び始動電圧印加期間を設定し、前記各期間に対応した信号を出力する第１のタイマ手段と、前記第１のタイマ手段の出力に応じて前記インバータ回路のスイッチング素子のオン・オフ時間を切替える動作切替手段と、前記電源入力検出回路の出力信号と第１のしきい値とを比較して、前記電源入力検出回路の出力信号が第１のしきい値より高い場合に、前記制御用集積回路の前記第１のタイマ手段、第１の制御手段、及び第２の制御手段の動作を開始させ、前記電源入力検出回路の出力信号と第１のしきい値より低い第２のしきい値とを比較して、前記電源入力検出回路の出力信号が第２のしきい値より低い場合に低電圧状態であると判別する比較手段と、低電圧状態が所定の期間継続したか否かを判別する第４のタイマ手段とを備え、前記比較手段が低電圧状態であると判別し、第４のタイマ手段が低電圧状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路との動作は停止することを特徴とする。
【００１９】
請求項２の発明は、請求項１において、前記制御用集積回路は、クロック信号を生成する発振器を備え、前記第１，第４のタイマ手段は、タイマ手段毎に設定された回数の前記クロック信号をカウントするカウンタ手段を備えることを特徴とする。
【００２０】
請求項３の発明は、請求項１または２において、前記放電灯の異常状態を検出して異常検出信号を出力する異常検出回路と、前記昇圧チョッパ回路の出力電圧を検出した信号を前記第１の制御手段に出力する電源出力検出回路を備え、前記制御用集積回路は、前記異常検出信号に基づいて異常状態であるか否かを判別する異常判別手段と、異常状態が所定の期間継続したか否かを判別する第２のタイマ手段と、前記異常判別手段が異常状態であると判別し、第２のタイマ手段が異常状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止させるよう制御する第１の出力抑制手段と、前記第１の出力抑制手段が動作を開始した後、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止するよう制御する出力抑制期間を設定する第３のタイマ手段と、前記電源出力検出回路の出力信号と所定のしきい値とを比較して、前記電源出力検出回路の出力信号がしきい値より低い場合に、前記インバータ回路の出力を低下させるよう制御する第２の出力抑制手段とを備え、前記出力抑制期間が経過した後は、前記第１のタイマ手段は初期状態にリセットされて再動作し、前記第２の出力抑制手段は、前記第１のタイマ手段で設定される始動電圧印加期間の開始から終了までの間の所定の時間までは動作を停止することを特徴とする。
【００２１】
請求項４の発明は、請求項３において、前記第１のタイマ手段、及び第２のタイマ手段で設定される時間は負の温度特性を有し、前記第３のタイマ手段で設定される時間は正の温度特性を有することを特徴とする。
【００２２】
請求項５の発明は、請求項３または４において、前記第１の制御手段は、前記電源出力検出回路の出力信号と前記電源入力検出回路の出力信号とに基づいて前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間を制御することを特徴とする。
【００２３】
【発明の実施の形態】
本発明の基本回路構成を図１〜４に示し、各回路構成は図４０に示す従来例と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００２４】
図１の放電灯点灯装置は、直流電源回路２とインバータ回路３とのスイッチング素子Ｑ１，Ｑ２，Ｑ３をオン・オフ制御する１つの集積回路を構成する制御用集積回路５を備えており、制御用集積回路５は、直流電源回路２のスイッチング素子Ｑ１のオン・オフ時間の制御信号を出力する第１の制御手段５ａと、第１の制御手段５ａから出力される制御信号によってスイッチング素子Ｑ１の駆動信号を出力するドライブ回路５ｃと、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力する第２の制御手段５ｂと、第２の制御手段５ｂから出力される制御信号によってスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するドライブ回路５ｄとから構成されることを特徴とする。この基本構成では、直流電源回路２を昇圧チョッパ回路で構成し、インバータ回路３をハーフブリッジ型のインバータ回路で構成しており、その動作は従来例の動作と同様である。
【００２５】
なお、直流電源回路２は、整流された電圧を所定の直流電圧に変換でき、そのスイッチング素子を制御用集積回路５で制御する構成であればどのような構成であってもよく、例えば、降圧チョッパ回路や昇降圧チョッパ回路であってもよい。
【００２６】
また、インバータ回路３は、スイッチング素子２つの直列回路を少なくとも１つ有し、この２つのスイッチング素子が交互にオン・オフすることによって、直流電源回路２が出力する直流電圧を高周波電圧に変換でき、これらのスイッチング素子を制御用集積回路５で制御する構成であればどのような構成であってもよく、例えば、フルブリッジ型のインバータ回路や複数のインバータ回路を備える構成であってもよい。
【００２７】
図２の放電灯点灯装置は、直流電源回路２を降圧チョッパ回路で構成したもので、整流器１の高圧出力側に直列接続したスイッチング素子Ｑ１，インダクタＬ２の直列回路と、整流器１の出力端間に接続したコンデンサＣ１と、スイッチング素子Ｑ１を介してコンデンサＣ１に並列接続したダイオードＤ５と、インダクタＬ２を介してダイオードＤ５に並列接続した平滑コンデンサＣ２とからなっており、整流電圧を降圧して所望の直流電圧に変換している。また、インバータ回路３は、平滑コンデンサＣ２の両端間に接続したスイッチング素子Ｑ２，Ｑ３の直列回路、及びスイッチング素子Ｑ４，Ｑ５の直列回路からなる２つのハーフブリッジ型のインバータ回路であり、スイッチング素子Ｑ２，Ｑ３を交互にオン・オフし、スイッチング素子Ｑ４，Ｑ５を交互にオン・オフすることによって、負荷回路４ａ，４ｂに高周波電圧を各々供給している。
【００２８】
図３の放電灯点灯装置は、インバータ回路３を平滑コンデンサＣ２の両端間に接続したスイッチング素子Ｑ２，Ｑ３の直列回路、及びスイッチング素子Ｑ４，Ｑ５の直列回路からなるフルブリッジ型のインバータ回路で構成したものであり、制御用集積回路５によって、スイッチング素子Ｑ３，Ｑ４とスイッチング素子Ｑ２，Ｑ５とが交互にオン・オフ制御されて、スイッチング素子Ｑ２，Ｑ３の接続中点とスイッチング素子Ｑ４，Ｑ５の接続中点との間に接続されている負荷回路４に高周波電圧を供給している。
【００２９】
図４の放電灯点灯装置は、直流電回路２を昇降圧チョッパ回路で構成したもので、整流器１の高圧出力側に直列接続したインダクタＬ２，ダイオードＤ５，スイッチング素子Ｑ６，インダクタＬ３の直列回路と、整流器１の出力端間に接続したコンデンサＣ１と、インダクタＬ２を介してコンデンサＣ１に並列接続したスイッチング素子Ｑ１と、ダイオードＤ５を介してスイッチング素子Ｑ１に並列接続した平滑コンデンサＣ２と、スイッチング素子Ｑ６を介して平滑コンデンサＣ２に並列接続したダイオードＤ６と、インダクタＬ３を介してダイオードＤ６に並列接続した平滑コンデンサＣ６とからなっており、スイッチング素子Ｑ１，Ｑ６は制御用集積回路５によって制御されて、整流電圧を昇降圧して所望の直流電圧に変換している。
【００３０】
以下、本発明の実施の形態及び参考例を図面に基づいて説明する。
【００３１】
（参考例１）
図５に示す本参考例の放電灯点灯装置の回路構成は、図４０に示す従来例と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００３２】
本参考例の制御用集積回路５は、直流電源回路２のスイッチング素子Ｑ１のオン・オフ時間の制御信号を出力するＰＦＣ制御回路５ａ’（第１の制御手段）と、ＰＦＣ制御回路５ａ’から出力される制御信号によってスイッチング素子Ｑ１の駆動信号を出力するドライブ回路５ｃと、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力するＩＮＶ制御回路５ｂ’（第２の制御手段）と、ＩＮＶ制御回路５ｂ’から出力される制御信号によってスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するドライブ回路５ｄと、電源投入後のインバータ回路３のスイッチング素子Ｑ２，Ｑ３が発振を開始してから（すなわちＰＦＣ制御回路５ａ’，ＩＮＶ制御回路５ｂ’，ドライブ回路５ｃ，５ｄが起動してから）の時間をカウントする第１のタイマ回路５ｆ（第１のタイマ手段）と、第１のタイマ回路５ｆの出力に応じてインバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を切替える動作切替回路５ｇと、電源投入時（起動時）、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’、ドライブ回路５ｃ，５ｄに平滑コンデンサＣ２の電圧から生成した制御電源Ｖｃｃを供給する起動回路５ｅとから構成される。
【００３３】
次に本参考例の動作について説明する。まず電源投入時には、起動回路５ｅが動作し、コンデンサＣａの両端電圧を制御電圧Ｖｃｃにまで立ち上げる。制御電圧Ｖｃｃが立ち上がると、制御用集積回路５の各回路が動作を開始する。
【００３４】
そして、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が動作し、ドライブ回路５ｃ，５ｄから駆動信号が出力されて直流電源回路２、インバータ回路３の各スイッチング素子Ｑ１〜Ｑ３が発振を開始すると、第１のタイマ回路５ｆは発振を開始してからの動作時間をカウントする。第１のタイマ回路５ｆは、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定されており、カウントした動作時間が先行予熱期間を終了するまでは、動作切替回路５ｇに予熱信号を出力し、動作切替回路５ｇはＩＮＶ制御回路５ｂ’に予熱時のオン・オフ時間の制御信号を出力させて、ドライブ回路５ｄがその制御信号に応じたオン・オフ時間でスイッチング素子Ｑ２，Ｑ３を駆動する駆動信号を出力することで、放電灯Ｌａのフィラメントに予熱電流が供給されて、フィラメントが予熱される。
【００３５】
先行予熱期間（予熱モード）が終了して、次に始動電圧印加期間が始まると、第１のタイマ回路５ｆは、カウントした動作時間が始動電圧印加期間を終了するまでは、動作切替回路５ｇに始動信号を出力し、動作切替回路５ｇはＩＮＶ制御回路５ｂ’に始動時のオン・オフ時間の制御信号を出力させて、ドライブ回路５ｄが制御信号に応じたオン・オフ時間でスイッチング素子Ｑ２，Ｑ３を駆動する駆動信号を出力することで、放電灯Ｌａのフィラメント間に点灯するのに充分な始動電圧が印加されて、放電灯Ｌａが点灯する。
【００３６】
始動電圧印加期間（始動モード）が終了すると、第１のタイマ回路５ｆは、動作切替回路５ｇに点灯信号を出力し、動作切替回路５ｇはＩＮＶ制御回路５ｂ’に点灯時のオン・オフ時間の制御信号を出力させて、ドライブ回路５ｄが制御信号に応じたオン・オフ時間でスイッチング素子Ｑ２，Ｑ３を駆動する駆動信号を出力することで、放電灯Ｌａは所定の出力で点灯する。
【００３７】
この間、ＰＦＣ制御回路５ａ’は直流電源回路２の出力電圧を所定の電圧に制御しているので入力電圧が変動しても放電灯Ｌａの出力が変化することなく、且つ入力電流の高調波歪みを改善している。
【００３８】
このような本参考例では、各制御回路を、１つの制御用集積回路５で構成しているため、部品点数を少なくでき、各回路を実装するプリント基板のパターン配線が容易になり、したがって小型の放電灯点灯装置を提供することができる。
【００３９】
なお、本参考例では、直流電源回路２を昇圧チョッパ回路で構成しているが、図２や図４のように降圧チョッパ回路や昇降圧チョッパ回路で構成してもよく、また、インバータ回路３を図３のようにフルブリッジ型のインバータ回路としてもよい。
【００４０】
（参考例２）
図６に示す本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００４１】
本参考例の制御用集積回路５は、参考例１の制御用集積回路５に信号変換手段５ｈと出力補正手段５ｉとを備えたもので、信号変換手段５ｈは、制御用集積回路５に入力される外部信号Ｓ１を放電灯Ｌａの点灯状態を制御するための放電灯制御信号に変換し、出力補正手段５ｉは、放電灯制御信号に基づいて放電灯Ｌａの出力を調光制御する調光信号をＩＮＶ制御回路５ｂ’に出力する。ＩＮＶ制御回路５ｂ’は、出力補正手段５ｉからの調光信号に基づいて、例えばスイッチング素子Ｑ１，Ｑ２の発振周波数を変化させることによって外部信号Ｓ１に応じた放電灯Ｌａの明るさに調光制御することができる。
【００４２】
（参考例３）
図７に示す本参考例の放電灯点灯装置の回路構成は、図６に示す参考例２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００４３】
本参考例は、参考例２の放電灯点灯装置に、放電灯Ｌａの点灯状態（ここでは放電灯Ｌａの出力）を検出する動作検出回路６を備え、制御用集積回路５の出力補正手段として動作検出回路６からの信号と信号変換手段５ｈからの放電灯制御信号との比較演算を行う演算回路５ｉ’を設けたものである。
【００４４】
演算回路５ｉ’は、この比較演算の結果に基づいてインバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を変化させるもので、例えば放電灯Ｌａの出力が下がり、動作検出回路６が出力する信号が信号変換手段５ｈからの放電灯制御信号よりも小さくなれば、放電灯Ｌａの出力が大きくなるようにスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を制御して放電灯Ｌａの出力を調光制御し、逆に放電灯Ｌａの出力が上がり、動作検出回路６が出力する信号が信号変換手段５ｈからの放電灯制御信号よりも大きくなれば、放電灯Ｌａの出力が小さくなるように、スイッチング素子Ｑ２，Ｑ３のオン・オフ時間を制御して放電灯Ｌａの出力を調光制御する調光信号をＩＮＶ制御回路５ｂ’に出力する。このように、動作検出回路６によって放電灯Ｌａの出力を検出するフィードバック制御により調光制御を行うことができ、外部信号Ｓ１に対して放電灯Ｌａの出力を一定に保つことができる。
【００４５】
次に、本参考例の別の回路構成を図８に示す。図７では、動作検出回路６は放電灯Ｌａの出力を動作状態として検出しているが、図８に示すようにスイッチング素子Ｑ２のソース端子に直列に抵抗Ｒ１を設けて、インバータ回路３の出力電流、すなわち抵抗Ｒ１の両端電圧を放電灯Ｌａの動作状態として検出してもよい。
【００４６】
演算回路５ｉ’は、オペアンプＯＰ１と、オペアンプＯＰ１の反転入力端子−出力端子間に接続したコンデンサＣ５１と、オペアンプＯＰ１の反転入力端子に一端を接続した抵抗Ｒ５１とからなる積分回路で構成され、抵抗Ｒ５１の他端は、スイッチング素子Ｑ２と抵抗Ｒ１との接続中点に接続され、オペアンプＯＰ１の非反転入力端子は信号変換手段５ｈが出力する放電灯制御信号が入力されている。そして、オペアンプＯＰ１は、インバータ回路３の出力電流の検出信号（抵抗Ｒ１の両端電圧）と放電灯制御信号とを比較し、外部信号Ｓ１に対してインバータ回路３の出力電流が一定となるような調光信号をＩＮＶ制御回路５ｂ’に出力して、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を制御することで、外部信号Ｓ１に応じた放電灯Ｌａの明るさに調光制御している。
【００４７】
このような図８に示す構成であれば、動作検出回路６、及び出力補正手段たる演算回路５ｉ’を簡単な構成で実現できる。なお、演算回路５ｉ’の積分要素である抵抗Ｒ５１及びコンデンサＣ５１を制御用集積回路５内に構成しているが、これらを制御用集積回路５の外部に構成し、抵抗Ｒ５１の抵抗値及びコンデンサＣ５１の静電容量値を変更できるようにしても、上記同様の効果を得ることができる。
【００４８】
（参考例４）
図９（ａ）〜（ｅ）は参考例３の図７、図８に示す放電灯点灯装置の各部波形のタイムチャートであり、図９（ａ）は制御電圧Ｖｃｃ、図９（ｂ）は演算回路５ｉ’の調光信号出力、図９（ｃ）は第１のタイマ回路５ｆの出力、図９（ｄ）はＰＦＣ制御回路５ａ’の出力、図９（ｅ）はＩＮＶ制御回路５ｂ’の出力を各々示す。
【００４９】
このタイムチャートは電源投入時の第１のタイマ回路５ｆと出力補正手段たる演算回路５ｉ’との各出力の関係を示したものであり、従来、電源投入後のインバータ回路３が発振を開始する前の状態では、動作検出回路６の出力がほぼ０であるため、この０出力に基づいて演算回路５ｉ’にてフィードバック制御を行うと発振開始直後のインバータ回路３の出力が所定の出力よりも過大な出力となり、インバータ回路３のスイッチング素子Ｑ１，Ｑ２に過大なストレスが印加される恐れがあった。あるいは、演算回路５ｉ’が積分要素のような時間遅れ要素を有する場合には、演算回路５ｉ’の動作開始直後の出力電圧が安定せず、インバータ回路３が所定の出力を行わないため、放電灯Ｌａに供給される電力に過不足が生じるという問題があった。
【００５０】
そこで、本参考例においては、演算回路５ｉ’による調光動作を禁止してからインバータ回路３の発振を開始させるようにしたことを特徴としている。例えば、演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルに固定された状態では演算回路５ｉ’による調光動作が禁止される場合、図９に示すように、演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルに立ち上がってからＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’、及びドライブ回路５ｃ，５ｄが動作を開始するとともに、第１のタイマ回路５ｆの動作も開始する。
【００５１】
このような本参考例では、インバータ回路３の発振開始時の演算回路５ｉ’（出力補正手段）の調光動作が禁止されているため、インバータ回路３等に過大なストレスが印加されることなく、さらに所定の電力が出力された状態で第１のタイマ回路５ｆが動作するため、放電灯Ｌａのフィラメントに所定の予熱電流を所定の時間、確実に供給することができる。また、これらの各制御回路が１つの集積回路で構成されているため、各制御回路間の時間遅れが殆どなく、且つ少ない部品点数で構成することができる。
【００５２】
（参考例５）
図１０（ａ）〜（ｆ）は参考例３の図７、図８に示す放電灯点灯装置の各部波形のタイムチャートを示したもので、図１０（ａ）は制御電圧Ｖｃｃ、図１０（ｂ）は演算回路５ｉ’の調光信号出力、図１０（ｃ）は第１のタイマ回路５ｆの予熱信号出力、図１０（ｄ）は第１のタイマ回路５ｆの始動信号出力、図１０（ｅ）はＰＦＣ制御回路５ａ’の出力、図１０（ｆ）はＩＮＶ制御回路５ｂ’の出力を各々示す。
【００５３】
このタイムチャートは、第１のタイマ回路５ｆの先行予熱期間（予熱モード）、及び始動電圧印加期間（始動モード）の切替えのタイミングと、出力補正手段たる演算回路５ｉ’の出力との関係を示したものであり、従来、先行予熱期間Ｔ１内で演算回路５ｉ’が調光動作可能な時に外部信号Ｓ１が変化した場合、インバータ回路３の出力も変化することになり、放電灯Ｌａのフィラメントに供給される予熱電流に過不足が生じ、放電灯Ｌａが点灯しなかったり、あるいは予熱電流・電圧の過多によって放電灯Ｌａの寿命が悪化する恐れがあった。
【００５４】
そこで、本参考例においては、第１のタイマ回路５ｆで設定される先行予熱期間Ｔ１が終了してから始動電圧印加期間Ｔ２が終了するまでの間の時間ｔ１までは、出力補正手段たる演算回路５ｉ’の調光動作を禁止していることを特徴としており、そのため、上記予熱電流の過不足が発生する恐れはなく、放電灯Ｌａに安定した予熱電流を供給することができる。また、これらの各制御回路が１つの集積回路で構成されているため、各制御回路間の時間遅れが殆どなく、且つ少ない部品点数で構成することができる。
【００５５】
（参考例６）
図１１（ａ）〜（ｆ）は参考例３の図７、図８に示す放電灯点灯装置の各部波形のタイムチャートを示したもので、図１１（ａ）は制御電圧Ｖｃｃ、図１１（ｂ）は演算回路５ｉ’の調光信号出力、図１１（ｃ）は第１のタイマ回路５ｆの予熱信号出力、図１１（ｄ）は第１のタイマ回路５ｆの始動信号出力、図１１（ｅ）はＰＦＣ制御回路５ａ’の出力、図１１（ｆ）はＩＮＶ制御回路５ｂ’の出力を各々示す。
【００５６】
このタイムチャートは、第１のタイマ回路５ｆの先行予熱期間（予熱モード）、及び始動電圧印加期間（始動モード）の切替えのタイミングと、出力補正手段たる演算回路５ｉ’の出力との関係を示したものであり、従来、先行予熱期間Ｔ１及び始動電圧印加期間Ｔ２内において、演算回路５ｉ’が調光動作可能な時に外部信号Ｓ１が変化した場合、インバータ回路３の出力も変化することになり、放電灯Ｌａのフィラメントに供給される予熱電流だけでなく始動電圧にも過不足が生じ、放電灯Ｌａが点灯しなかったり、あるいは放電灯Ｌａの寿命が悪化する恐れがあった。あるいは、放電開始前後での放電灯Ｌａのランプインピーダンスが大きく異なるため、インバータ回路３や放電灯Ｌａの動作状態に大きな変化が生じ、それを補正するために演算回路５ｉ’の出力が不安定になることも考えられる。
【００５７】
そこで、本参考例においては、出力補正手段たる演算回路５ｉ’の調光動作の禁止を解除するタイミングを、始動電圧印加期間Ｔ２の終了時点ｔ２、すなわち点灯に切り替わるモード切替えのタイミングとほぼ同期させていることを特徴としている。例えば、演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルに固定された状態では演算回路５ｉ’による調光動作が禁止される場合、点灯時に動作検出回路６によって放電灯Ｌａの出力を検出するフィードバック制御を有効に行うには、演算回路５ｉ’が出力する調光信号をＨｉｇｈレベルよりもやや低いレベルとする必要がある。これは、点灯時に演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルである場合、演算回路５ｉ’による調光動作が禁止されるため、動作検出回路６によるフィードバック制御が行われず、インバータ回路３の出力が大きくなり過ぎてスイッチング素子Ｑ２，Ｑ３に過大なストレスが印加される恐れがあるためである。
【００５８】
したがって、第１のタイマ回路５ｆのカウントした動作時間が始動電圧印加期間Ｔ２を終了するまで、演算回路５ｉ’による調光動作を禁止している場合には、始動電圧印加期間Ｔ２から点灯への切替と同時に演算回路５ｉ’による調光動作を開始させることが望ましい。
【００５９】
このような本参考例では、演算回路５ｉ’による調光動作開始のタイミングと、第１のタイマ回路５ｆの始動電圧印加期間Ｔ２から点灯への切替のタイミングがほぼ同期しているため、インバータ回路３に過大なストレスが印加されることなく、さらに予熱・始動時にインバータ回路３の出力が不安定になり、放電灯Ｌａの不点灯や短寿命が発生することもない。また、これらの各制御回路が１つの集積回路で構成されているため、各制御回路間の時間遅れが殆どなく、且つ少ない部品点数で構成することができる。
【００６０】
（参考例７）
図１２に示す本参考例の放電灯点灯装置の回路構成は、参考例１乃至６と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００６１】
本参考例は、放電灯Ｌａの異常状態を検出して異常検出信号を出力する異常検出回路７を備えている。また、整流器１、直流電源回路２、インバータ回路３、負荷回路４は回路ブロックで示し、各ブロックの主な構成要素のみを図示しておく。
【００６２】
制御用集積回路５は、直流電源回路２のスイッチング素子Ｑ１のオン・オフ時間の制御信号を出力する第１の制御手段５ａと、第１の制御手段５ａから出力される制御信号によってスイッチング素子Ｑ１の駆動信号を出力するドライブ回路５ｃと、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力する第２の制御手段５ｂと、第２の制御手段５ｂから出力される制御信号によってスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するドライブ回路５ｄと、電源投入後のインバータ回路３のスイッチング素子Ｑ２，Ｑ３が発振を開始してから（第１の制御手段５ａ，第２の制御手段５ｂ，ドライブ回路５ｃ，５ｄが起動してから）の時間をカウントして、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定する第１のタイマ回路５ｆ（第１のタイマ手段）と、第１のタイマ回路５ｆの出力に応じてインバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を切替える動作切替回路５ｇと、放電灯Ｌａに異常が生じた際に、異常検出回路７からの異常検出信号を受けて異常状態を判別する異常判別手段５ｊと、異常判別手段５ｊで判別した異常状態が所定の時間継続していることを判別する第２のタイマ回路５ｋ（第２のタイマ手段）と、第２のタイマ回路５ｋで異常状態の継続を認識した場合、第１の制御手段５ａと第２の制御手段５ｂとに出力抑制信号を出力して、直流電源回路２とインバータ回路３との出力を低下、もしくは停止させるよう制御する第１の出力抑制手段５ｍと、第１の出力抑制手段５ｍが出力抑制動作を行う時間を設定し、設定した所定の時間経過後は第１のタイマ回路５ｆを初期状態にリセットする第３のタイマ回路５ｌ（第３のタイマ手段）と、電源投入時（起動時）、制御用集積回路５内の各回路に制御電源を供給するために直流電源回路２の出力から生成した制御電源を供給する起動回路５ｅとからなり、同一のウエハ上に構成されている。なお、第１の出力抑制手段５ｍは、第２のタイマ回路５ｋで異常状態の継続を認識した場合、第１の制御手段５ａと第２の制御手段５ｂとのうち少なくともいずれか一方に出力抑制信号を出力してもよい。
【００６３】
次に本参考例の動作について図１３（ａ）〜（ｇ）のタイムチャートを用いて説明する。負荷である放電灯Ｌａが定常Ｆｕｌｌ点灯モード時に異常が発生し、異常検出回路７が出力する異常検出信号がＬｏｗレベルからＨｉｇｈレベルに反転すると（時間ｔ３）、異常判別手段５ｊは異常信号を出力し、異常信号を受けた第２のタイマ回路５ｋは異常状態発生からの継続時間のカウントを開始し、所定時間（本参考例では第２のタイマ回路５ｋが発振させている三角波３回分）の異常継続を認識すると第１の出力抑制手段５ｍが出力する出力抑制信号がＬｏｗレベルからＨｉｇｈレベルに反転する（時間ｔ４）。
【００６４】
すると、このＨｉｇｈレベルの出力抑制信号を受けた第１，第２の制御手段５ａ，５ｂがドライブ回路５ｃ，５ｄを介してスイッチング素子Ｑ１〜Ｑ３のオン・オフを制御して各出力を抑制し、直流電源２、インバータ回路３の各出力は低下して、異常時出力抑制モードになる。
【００６５】
また、出力抑制信号がＬｏｗレベルからＨｉｇｈレベルに反転すると同時に、第３のタイマ回路５ｌが出力抑制状態の維持時間のカウントを開始する。そして、第３のタイマ回路５ｌが所定時間（本参考例では第３のタイマ回路５ｌが発振させている三角波７回分）の維持時間を認識すると、第３のタイマ回路５ｌから第１のタイマ回路５ｆにリセット信号が出力され（時間ｔ５）、第１のタイマ回路５ｆのカウント動作がリセットされることにより放電灯点灯装置の動作モードが初期状態に戻り、第１のタイマ回路５ｆに設定された放電灯Ｌａのフィラメントの先行予熱期間、始動電圧印加期間に従って、予熱モードが開始し、さらに始動モードが開始して（時間ｔ６）、再びＦｕｌｌ点灯モード（時間ｔ７）になる。
【００６６】
このような本参考例では、直流電源回路２、インバータ回路３の出力制御を行う各回路が同一ウエハ上に構成され、かつ同一のタイマ回路を用いて出力制御を行うことによって、直流電源回路２とインバータ回路３との間の伝達の遅れや、干渉を最小限に抑えることができ、検出過渡動作時の誤動作を防止することができるという効果が得られる。
【００６７】
（参考例８）
本参考例の回路構成は、図１２に示す参考例７と同様であり、参考例７で示した第１〜第３のタイマ回路５ｆ，５ｋ，５ｌについて、各々の周囲温度変動特性を図１４に示す。第１，第２のタイマ回路５ｆ，５ｋは周囲温度が上昇するとタイマ時間が減少する負特性であり、第３のタイマ回路５ｌは周囲温度が上昇するとタイマ時間も増加する正特性を持っており、各タイマ回路の機能と、周囲温度の高低に対するタイマ時間の変動について図１５に示す。
【００６８】
まず、第１のタイマ回路５ｆは、放電灯Ｌａのフィラメントの先行予熱期間（予熱モード）及び始動電圧印加期間（始動モード）を設定する役割を持っている。そして、放電灯Ｌａは周囲温度が下がると起動初期放電を開始しにくい状態となる。そこで、第１のタイマ回路５ｆに負特性を持たせることにより常温時より低温時の先行予熱時間及び始動電圧印加時間が長くなり、低温時にも確実に放電灯Ｌａを始動させることができる。
【００６９】
次に第２のタイマ回路５ｋは、異常状態が所定時間継続していることを判別する役割を持っており、異常が発生してから異常時出力抑制モードに移行する間での時間を設定している。放電灯Ｌａに異常が発生した場合、インバータ回路３を構成する電子部品に正常動作時より大きなストレスが印加され、電子部品の温度が上昇する。そこで、第２のタイマ回路５ｋに負特性を持たせることにより、電子部品の温度上昇による周囲温度の上昇に対し、第２のタイマ回路５ｋがカウントする時間が短くなり、異常の発生から異常時出力抑制モードに移行するまでの時間が短くなり、電子部品に印加されるストレスを減らす方向に働く。
【００７０】
そして、第３のタイマ回路５ｌは、異常時出力抑制モードから、第１のタイマ回路５ｆを初期状態にリセットして、直流電源回路２及びインバータ回路３を初期状態から再始動させるまでの時間を設定する役割を持っており、異常時出力抑制モードの維持期間を設定している。また、前記同様に、放電灯Ｌａに異常が発生した場合、電子部品にストレスが印加され、電子部品の温度が上昇するので、異常時出力抑制モードの維持期間は、このような異常状態となったときに上昇した電子部品の温度を低下させるために設けられている。そこで、第３のタイマ回路５ｌに正特性を持たせることにより、ストレスの印加により電子部品の温度が上昇したときに、異常時出力抑制モードの維持期間が長くなり、電子部品の温度が低下するための充分な時間を確保することができる。したがって、ストレスが大きく、電子部品の温度上昇が大きくなればなるほど、異常時出力抑制モードの維持期間が長くなり、印加されるストレスの大小により異常時出力抑制モードの時間が変化する。
【００７１】
このような本参考例では、周囲の環境変化をはじめ、起動初期から安定点灯状態に移行したときや、放電灯Ｌａの異常となったとき等、周囲温度が変化した場合、周囲温度の変化に応じた出力制御の変化をもたらし、直流電源回路２及びインバータ回路３の出力制御動作性能を向上させて、安定した最適動作を維持することができ、前記所定の周囲温度変化特性を持たせた各タイマ回路を集積回路として同一ウエハ上に構成することにより、相互間の特性ばらつきを最小限に抑えることができて、各タイマ回路間の相対的な特性のバラツキも殆どなく、安定した最適動作を実現することできる。
【００７２】
（参考例９）
図１６に示す本参考例の放電灯点灯装置の回路構成は、参考例１乃至６と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００７３】
本参考例は、インバータ回路３のスイッチング素子Ｑ２のソース端子に直列に接続した抵抗Ｒ１からなり、インバータ回路３の出力電流、すなわち抵抗Ｒ１の両端電圧を放電灯Ｌａの動作状態として検出する動作検出回路６と、この電圧波形から放電灯Ｌａの異常状態を検出して異常検出信号を出力する異常検出回路７とを備えている。
【００７４】
制御用集積回路５は、図１２に示す参考例７と略同様であり、直流電源回路２の出力電圧レベルをモニタし出力する電源出力検出回路５ｎを備えている点が異なる。
【００７５】
次に本参考例の動作について図１７（ａ）〜（ｄ）の波形、図１８（ａ）〜（ｄ）、図１９（ａ）〜（ｅ）の各タイムチャートを用いて説明する。図１７（ａ）に示すインバータ回路３のスイッチング素子Ｑ２の駆動信号に対し、放電灯Ｌａの正常時のターンオフ時には図１７（ｂ）に示すような正の動作電流がスイッチング素子Ｑ２に流れる。放電灯Ｌａの異常時には共振用のインダクタＬ３、コンデンサＣ４により構成されるＬＣ共振回路の共振電流が駆動信号に対して進み位相（進相）になり、ターンオフ時には図１７（ｃ）に示すような負の動作電流がスイッチング素子Ｑ２に流れる。
【００７６】
この異常動作モードを検出するために本参考例では、スイッチング素子Ｑ２の動作電流を抵抗Ｒ１の両端電圧として異常検出回路７が検出し、スイッチング素子Ｑ２の駆動信号の立下がり時における動作電流の極性によって異常状態を判別する異常判別手段５ｊを用いている。つまり、スイッチング素子Ｑ２の駆動信号の立下がり時を位相検出点として、位相検出点での動作電流が正であれば正常、負であれば異常といった判断を異常判別手段５ｊが行い、参考例７同様に、第２のタイマ回路５ｋを介して第１の出力抑制手段５ｍへと異常信号を伝達して異常時出力抑制モードに切り替えて保護制御を行う。
【００７７】
しかし、起動初期において、図１８（ａ）に示す直流電源回路２の出力電圧の立ち上がり時の過渡動作時（時間ｔ８〜ｔ９）に、放電灯Ｌａが正常であるにも関わらず、負荷回路４にＬＣ共振回路を有するインバータ回路３の入力電圧が低いために進相動作が発生するため、図１８（ｃ）に示すように異常検出回路７が異常検出信号を出力する場合がある。そこで図１８（ｂ）に示すように、電源出力検出回路５ｎは、検出した直流電源回路２の出力電圧レベルが所定の電圧レベルを超える時間ｔ１０までは出力抑制動作を停止させる異常検出停止信号を第１の出力抑制手段５ｍに出力している。したがって、図１８（ｄ）に示すようにインバータ回路３の出力は、異常時出力抑制モードに切替わることなく、予熱モード、始動モード、Ｆｕｌｌ点灯モードの各動作を行うことができる。
【００７８】
次に、放電灯Ｌａの異常時には、ＬＣ共振回路の共振電流の進相状態が継続し、図１９（ｃ）に示すように異常検出回路７が出力する異常検出信号も継続するので、図１９（ｂ）に示す異常検出停止信号が終了する時間ｔ１２を過ぎても、異常検出信号がＨｉｇｈレベルを維持するため、異常判別手段５ｊによって異常であると認識されて、第２のタイマ回路５ｋが異常の継続時間のカウントを開始する。そして、所定時間（本参考例では第２のタイマ回路５ｋが発振させている三角波３回分）の異常継続を認識すると（時間ｔ１２〜ｔ１３）、第１の出力抑制手段５ｍが働き、インバータ回路３の出力を低減して異常時出力抑制モードに切替えると同時に、直流電源回路２の出力も低減させている。このとき、異常検出停止信号は再び出力を開始する。次に第３のタイマ回路５ｌが所定の異常時出力抑制モードの維持時間（時間ｔ１３〜ｔ１４）を認識すると、第３のタイマ回路５ｌから第１のタイマ回路５ｆにリセット信号が出力され、第１のタイマ回路５ｆのカウント動作がリセットされることにより放電灯点灯装置の動作モードが初期状態に戻り（時間ｔ１４）、第１のタイマ回路５ｆに設定された放電灯Ｌａのフィラメントの先行予熱期間に従って、予熱モードが開始して、放電灯Ｌａが再始動する。そして、再び直流電源回路２の出力電圧レベルが所定の電圧レベルを超えると異常検出停止信号が終了する（時間ｔ１５）。
【００７９】
このような本参考例では、直流電源回路２、インバータ回路３の出力制御を行う各回路が同一ウエハ上に構成され、かつ同一のタイマ回路、及び異常保護用制御回路を用いて出力制御を行うことによって、直流電源回路２とインバータ回路３との間の伝達の遅れなく確実に異常保護制御を行うことができ、また異常時の検出過渡動作時においても相互間の干渉による検出の誤動作を防止することができるという効果が得られる。
【００８０】
（参考例１０）
本参考例は、図２０（ａ）〜（ｄ）のタイムチャートに示すように、異常検出停止信号を、起動時間ｔ１６から第１のタイマ回路５ｆで設定される先行予熱期間が終了する時間ｔ１８までの期間内の時間ｔ１７に終了させて、異常検出動作の停止を異常判別手段５ｊの動作を停止させることで行っていることが特徴である。
【００８１】
次に本参考例の動作について説明する。参考例９で説明した起動初期の進相動作発生に対して、起動時から先行予熱期間が終了する期間（時間ｔ１６〜ｔ１８）内の所定の期間（時間ｔ１６〜ｔ１７）の間に、図２０（ｂ）に示すように、電源出力検出回路５ｎは、異常判別動作を停止させる異常検出停止信号を異常判別手段５ｊに出力している。したがって、図２０（ｃ）に示す起動初期の進相動作による異常検出信号が異常判別手段５ｊに入力されても異常であるとは判別せず、第２のタイマ回路５ｋ、第１の出力抑制手段５ｍへの信号の伝達はなく、図２０（ｄ）に示すようにインバータ回路３の出力は予熱モードから始動モード、Ｆｕｌｌ点灯モードへと、正常時のシーケンス通りの出力制御が進む。放電灯Ｌａの異常時には、異常判別動作の停止期間（時間ｔ１６〜ｔ１７）が終了後、参考例９と同様に異常状態の継続を確認した後、異常時出力抑制モードに移行する。このような本参考例においては、参考例９で必要であった電源出力検出回路５ｎを用いることなく、直流電源回路２とインバータ回路３との間の伝達の遅れなく確実に異常保護制御を行うことができ、また異常時の検出過渡動作時においても相互間の干渉による検出の誤動作を防止することができるという同様の効果を得ることができる。
【００８２】
なお、異常検出動作の停止を第２のタイマ回路５ｋ、または第１の出力抑制手段５ｍの動作を停止させることで行ってもよい。
【００８３】
（参考例１１）
図２１に示す本参考例の放電灯点灯装置の回路構成は、図１６に示す参考例９と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００８４】
本参考例は、放電灯Ｌａのランプ電圧を異常検出回路７に入力して、異常検出回路７はランプ電圧に応じて放電灯Ｌａの異常状態を検出して、異常検出信号を出力するものである。
【００８５】
本参考例の動作について図２２（ａ）〜（ｆ）のタイムチャートを用いて説明する。放電灯Ｌａの正常時における起動初期において、放電灯Ｌａの放電を開始させるため、放電灯Ｌａに始動電圧を印加する始動電圧印加期間（始動モード：時間ｔ２１〜ｔ２３）では、図２２（ｄ）に示すように、一時的にランプ電圧が異常時と同等以上のレベルにまで上昇する領域（時間ｔ２１〜ｔ２２）がある。そのため放電灯Ｌａが正常であっても、図２２（ｅ）に示すように、その領域（時間ｔ２１〜ｔ２２）ではランプ電圧が異常判別しきい値を超えて、異常判別手段５ｊが一時的に異常であると認識してしまう。
【００８６】
そこで、本参考例では図２２（ｂ）に示すように、異常検出停止信号が、始動電圧印加期間（始動モード：時間ｔ２１〜ｔ２３）に、第２のタイマ回路５ｋに出力されて、図２２（ｃ）に示すように異常検出動作の停止を第２のタイマ回路５ｋの動作を停止させることで行っている。そのため、始動モード時に異常判別手段５ｊからの異常信号が第２のタイマ回路５ｋに伝達されても、第２のタイマ回路５ｋは異常の継続時間をカウントすることなく、次段の第１の出力抑制手段５ｍには出力の抑制を指示する信号は伝達されない。したがって、図２２（ｆ）に示すようにインバータ回路３の出力は予熱モードから始動モード、Ｆｕｌｌ点灯モードへと、正常時のシーケンス通りの出力制御が進む。
【００８７】
このような本参考例においては、直流電源回路２、インバータ回路３の出力制御を行う各回路が同一ウエハ上に構成され、かつ同一のタイマ回路、異常保護回路を用いて出力制御を行うことによって、直流電源回路２とインバータ回路３との間の伝達の遅れや、干渉を最小限に抑えることができ、また異常時のストレスを最小限に抑えることができて、検出過渡動作時の誤動作を防止することができるという効果が得られる。
【００８８】
なお、異常検出動作の停止を異常判別手段５ｊ、または第１の出力抑制手段５ｍの動作を停止させることで行ってもよい。
【００８９】
（参考例１２）
図２３に示す本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００９０】
本参考例は、直流電源回路２の入力電圧を検出する電源入力検出回路８を直流電源回路２の入力端に並列に接続し、電源入力検出回路８が出力する直流電源検出回路２の検出値としきい値Ｖｔｈ１とを比較して、検出値がしきい値Ｖｔｈ１より低いとき、ＰＦＣ制御回路５ａ’，ＩＮＶ制御回路５ｂ’，第１のタイマ回路５ｆの各動作を停止させる比較器ＣＰ１を制御用集積回路５に備えている。
【００９１】
図２４に制御用集積回路５及び電源入力検出回路８の詳細な構成を示し、電源入力検出回路８は、直流電源回路２の入力端に並列に接続した抵抗Ｒ２，Ｒ３の直列回路と、抵抗Ｒ３に並列に接続したコンデンサＣ５とから構成されて、抵抗Ｒ３とコンデンサＣ５との並列回路の両端電圧を検出値として出力している。
【００９２】
制御用集積回路５は、比較器ＣＰ１の出力とＰＦＣ制御回路５ａ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｃに接続したＡＮＤ素子ＩＣ１と、比較器ＣＰ１の出力とＩＮＶ制御回路と５ｂ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｄに接続したＡＮＤ素子ＩＣ２と、比較器ＣＰ１の出力を反転させるＩＮＶ素子ＩＣ３と、起動回路５ｅ（図２４では図示無し）を介して供給される制御用電源Ｖｃｃから基準電源を生成する基準電源Ｅ２とを備えている。
【００９３】
第１のタイマ回路５ｆは、基準電源Ｅ２に接続した定電流源Ｉ１と、定電流源Ｉ１にドレイン端子を接続したＦＥＴ５と、基準電源に各ソース端子を接続し、互いのゲート端子を接続したたＦＥＴ１，ＦＥＴ２と、ドレイン端子をＦＥＴ１のドレイン端子に接続し、ゲート端子をＦＥＴ５のゲート端子に接続したＦＥＴ６と、ソース端子をＦＥＴ２のドレイン端子に接続したＦＥＴ３と、ドレイン端子をＦＥＴ３のドレイン端子に接続し、ゲート端子をＦＥＴ５のドレイン端子に接続したＦＥＴ４と、反転入力端子をＦＥＴ４のドレイン端子に接続し、非反転入力端子をしきい値に接続し、出力をＦＥＴ３のゲート端子に接続した比較器ＣＰ２と、ＣＬＫ端子に比較器ＣＰ２の出力を接続し、ＳＴＯＰ端子にＩＮＶ素子ＩＣ３の出力を接続し、ＯＵＴ１，ＯＵＴ２端子を動作切替回路５ｇに接続したカウンタ回路ＣＮＴ１と、ドレイン端子をＦＥＴ４のドレイン端子に接続し、ゲート端子をＩＮＶ素子ＩＣ３の出力に接続したＦＥＴ７とを備えて、カレントミラー回路を含む回路を構成し、ＦＥＴ１及びＦＥＴ５は、各ドレイン端子とゲート端子とを接続し、ＦＥＴ４〜７は各ソース端子をＧＮＤレベルに接続している。また、制御用集積回路５の外部には比較器ＣＰ２の反転入力端子に接続した発振用コンデンサＣｏｓｃを備えている。
【００９４】
次に本参考例の動作について図２５（ａ）〜（ｇ）のタイムチャートを用いて説明する。まず、電源入力検出回路８は直流電源回路２に入力される脈流電圧を抵抗分圧し、平滑している。
【００９５】
そして、交流電源ＡＣを投入した際、起動用集積回路５が備える起動回路５ｅ（図２４では図示無し）を介して制御電源Ｖｃｃが供給され、電源入力検出回路８の出力信号も立ち上がり（図２５（ａ））、その電圧がしきい値Ｖｔｈ１より低い場合、比較器ＣＰ１の出力がＬｏｗレベルになり（図２５（ｂ））、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力もＬｏｗレベルになって、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号はドライブ回路５ｃ，５ｄに入力されず、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３はオフ状態を維持する。
【００９６】
電源入力検出回路８の出力信号がしきい値Ｖｔｈ１を超えると、比較器ＣＰ１の出力がＨｉｇｈレベルになり（図２５（ｂ））、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力はＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号がそのまま出力され、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号はドライブ回路５ｃ，５ｄに入力されて、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３は駆動状態となる（図２５（ｇ））。
【００９７】
ここで、第１のタイマ回路５ｆでは、発振用コンデンサＣｏｓｃへの充放電電流を、カレントミラー回路、及び比較器ＣＰ２によって制御することによって、発振用コンデンサＣｏｓｃの両端電圧を三角波に生成し（図２５（ｃ））、この三角波としきい値とを比較した比較器ＣＰ２の出力（図２５（ｄ））をクロック信号としてカウンタ回路ＣＮＴ１のＣＬＫ端子に入力している。
【００９８】
また、ここでは図示していないが、比較器ＣＰ２の非反転入力端子には、発振用コンデンサＣｏｓｃの両端電圧の三角波の上限値、下限値を決定するしきい値を入力しており、比較器ＣＰ２の出力に応じて２つのしきい値を切替える構成であればどのような構成であってもよい。
【００９９】
カウンタ回路ＣＮＴ１は、ＳＴＯＰ端子を備えており、このＳＴＯＰ端子の入力がＨｉｇｈレベルのとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１より低いときは、カウント動作を停止してＯＵＴ１，ＯＵＴ２端子の出力をＬｏｗレベルにリセットしている。そして、ＳＴＯＰ端子の入力がＬｏｗレベルに切り替わったとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１を超えたときから、カウント動作を開始する。
【０１００】
カウンタ回路ＣＮＴ１は、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定されており、先行予熱期間終了時点でＯＵＴ１端子をＨｉｇｈレベルに立ち上げ（図２５（ｅ））、始動電圧印加期間終了時点でＯＵＴ２端子をＨｉｇｈレベルに立ち上げている（図２５（ｆ））。
【０１０１】
そして、動作切替回路５ｇは、カウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子の各出力信号に応じて先行予熱期間、始動電圧印加期間、点灯期間を切り替えて、ＩＮＶ発振回路５ｂ’から出力される制御信号の周波数を変化させている。
【０１０２】
ここで、交流電源ＡＣが瞬時停電になった場合、または瞬時にレベル低下した場合は、電源入力検出回路８の検出信号も低下し、比較器ＣＰ１のしきい値Ｖｔｈ１よりも低くなると直流電源回路２、及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３はオフ状態を維持し、カウンタ回路ＣＮＴ１はカウント動作を停止して初期状態（ＯＵＴ１，ＯＵＴ２端子の各出力がＬｏｗレベル）にリセットされる。
【０１０３】
このような本参考例においては、直流電源回路２の入力電圧がかなり低い場合に、直流電源回路２、及びインバータ回路３を動作させることによって生じる各々のスイッチング素子Ｑ１〜Ｑ３への過大なストレスを低減することができる。
【０１０４】
また、直流電源回路２の入力電圧が大幅に低下することによる出力電圧低下によって、放電灯Ｌａが立ち消え状態になり、参考例１１で説明した異常検出回路７が動作して、インバータ回路３が比較的長く停止状態を維持するという誤動作も発生しない。
【０１０５】
さらに、交流電源ＡＣが復帰した場合は、先行予熱からの起動になるため、放電灯Ｌａの寿命を損なうことがない。
【０１０６】
（実施形態１）
本実施形態の放電灯点灯装置の回路構成は、図２３，図２４に示す参考例１２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１０７】
図２６に本実施形態の制御用集積回路５及び電源入力検出回路８の詳細な構成を示し、電源入力検出回路８は抵抗Ｒ２，Ｒ３の直列回路のみで構成されており、したがって電源入力検出回路８の出力信号は交流電源ＡＣを全波整流した脈流電圧波形になる（図２７（ａ））。
【０１０８】
制御用集積回路５は、電源入力検出回路８が出力する直流電源検出回路２の検出値としきい値とを比較する比較器ＣＰ１の出力がＬｏｗレベルならば比較器ＣＰ１の反転入力端子に入力するしきい値をＶｔｈ１に切り替え、比較器ＣＰ１の出力がＨｉｇｈレベルならばしきい値をＶｔｈ２（Ｖｔｈ１＞Ｖｔｈ２）に切り替える（図２７（ｂ），（ｃ））スイッチ素子ＳＷ１と、比較器ＣＰ１の出力を反転してスイッチ素子ＳＷ１に入力するＩＮＶ素子ＩＣ４と、比較器ＣＰ１の出力がＨｉｇｈレベルからＬｏｗレベルへ切り替わった後、所定の時間遅延させてＨｉｇｈレベルの信号を出力する第４のタイマ回路５ｐ（第４のタイマ手段）と、第４のタイマ回路５ｐの出力とＰＦＣ制御回路５ａ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｃに接続したＡＮＤ素子ＩＣ１と、第４のタイマ回路５ｐの出力とＩＮＶ制御回路と５ｂ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｄに接続したＡＮＤ素子ＩＣ２と、第４のタイマ回路５ｐの出力を反転させるＩＮＶ素子ＩＣ３と、ＩＮＶ素子ＩＣ３の出力を入力される第１のタイマ回路５ｆとを備えている。
【０１０９】
比較器ＣＰ１は、出力に応じてしきい値がＶｔｈ１とＶｔｈ２とに交互に切り替わるのでヒステリシス特性を持っている。
【０１１０】
第１のタイマ回路５ｆは、クロック信号を出力する発振器ＯＳＣ１と、発振器ＯＳＣ１のクロック信号及びＩＮＶ素子ＩＣ３の出力を接続したカウンタ回路ＣＮＴ１とを備え、ＩＮＶ素子ＩＣ３の出力がＨｉｇｈレベルのとき、カウント動作を停止して出力端子の出力をＬｏｗレベルにリセットしている。そして、ＩＮＶ素子ＩＣ３の出力がＬｏｗレベルに切り替わってから、クロック信号のカウント動作を開始する。
【０１１１】
カウンタ回路ＣＮＴ１は、参考例１２と同様の動作を行い、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定されており、ＩＮＶ素子ＩＣ３の出力がＬｏｗレベルに切り替わってからクロック信号をカウントして、先行予熱期間終了時点で一方の出力端子をＨｉｇｈレベルに立ち上げ、始動電圧印加期間終了時点で他方の出力端子をＨｉｇｈレベルに立ち上げている。
【０１１２】
第４のタイマ回路５ｐは、ＣＬＫ端子にカウンタ回路ＣＮＴ１の発振器ＯＳＣ１のクロック信号（図２７（ｄ））を接続し、ＳＴＯＰ端子に比較器ＣＰ１の出力を接続したカウンタ回路ＣＮＴ２と、カウンタ回路ＣＮＴ２の出力端子ＯＵＴの出力を反転させるＩＮＶ素子ＩＣ５とを備えている。
【０１１３】
カウンタ回路ＣＮＴ２は、ＳＴＯＰ端子の入力がＨｉｇｈレベルのとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１を超えたときは、クロック信号のカウント動作を停止して出力端子ＯＵＴの出力をＬｏｗレベルにリセットしており、ＩＮＶ素子ＩＣ５の出力はＨｉｇｈレベルとなる。したがって、ＩＮＶ素子ＩＣ３の出力はＬｏｗレベルになって、カウンタ回路ＣＮＴ１は先行予熱期間及び始動電圧印加期間に応じた信号を出力し、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力はＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号がそのまま出力され、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号はドライブ回路５ｃ，５ｄに入力されて、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３は駆動状態となる。
【０１１４】
次に、カウンタ回路ＣＮＴ２のＳＴＯＰ端子の入力がＬｏｗレベルのとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１より低くなったときは、カウンタ回路ＣＮＴ２はクロック信号のカウント動作を開始し、クロック信号の立下りを２回カウントして出力端子ＯＵＴの出力をＨｉｇｈレベルに立ち上げている（図２７（ｅ））。したがって、ＩＮＶ素子ＩＣ３の出力もＨｉｇｈレベルになって、カウント回路ＣＮＴ１は、カウント動作を停止して出力端子の出力をＬｏｗレベルにリセットし、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力もＬｏｗレベルになって、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３はオフ状態を維持する。
【０１１５】
このような本実施形態においては、参考例１２と同様の効果を得ることができ、さらに、直流電源回路２に入力される電圧が低下した場合、電源入力検出回路８からの出力信号と比較されるしきい値にヒステリシスを持っており、電圧の低下が所定の期間継続した後に出力が停止するため、外来ノイズ、比較器ＣＰ１の出力のチャタリング等で誤動作して停止する恐れがなくなる。
【０１１６】
また、交流電源ＡＣが一般の商用交流電源であれば、その瞬時電圧降下は比較的短時間で大きい電圧降下が頻繁に発生しやすい傾向にある。本実施形態においては、電圧降下から出力停止するまでに時間遅れがあるために、交流電源ＡＣの比較的短期間の電圧降下の場合は、図２８（ａ）〜（ｄ）に示すように直流電源回路２及びインバータ回路３の各動作を継続し、比較的長時間の電圧降下の場合は、図２９（ａ）〜（ｄ）に示すように直流電源回路２及びインバータ回路３の各動作を停止するため、出力が頻繁に停止して放電灯Ｌａが消灯することによる不快感を使用者に与えることがない。
【０１１７】
（実施形態２）
図３０に示す本実施形態の放電灯点灯装置の回路構成は、図２３に示す参考例１２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１１８】
本実施形態は、参考例１２と同様に、直流電源検出回路２の入力電圧を検出する電源入力検出回路８を直流電源回路２の入力端に並列に接続し、電源入力検出回路８の出力信号を比較器ＣＰ１に入力して、その比較結果をＰＦＣ制御回路５ａ’に入力することによって交流電源ＡＣの瞬時電圧降下、及び停電等を検出して、直流電源回路２、及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３のオン・オフ動作を停止している。
【０１１９】
さらに本実施形態においては、直流電源回路２の出力端に並列に接続された電源出力検出回路９からの出力信号もＰＦＣ制御回路５ａ’に入力し、電源入力検出回路８が出力する脈流信号をＰＦＣ制御回路５ａ’に直接入力している。
【０１２０】
直流電源回路２は昇圧チョッパ回路で構成されているが、一般的に行われている昇圧チョッパ回路の制御としては、制御部に主に誤差アンプ、マルチプライヤを備えており、昇圧チョッパ回路の出力電圧に比例した信号を誤差アンプに入力している。そして、誤差アンプの出力信号と昇圧チョッパ回路に入力される脈流電圧に比例した信号とはマルチプライヤへ入力され、マルチプライヤの出力信号とスイッチング素子Ｑ１を流れる電流とを比較して、スイッチング素子Ｑ１のオン時間を決定している。
【０１２１】
本実施形態のＰＦＣ制御回路５ａ’も上記と同様の動作を行っており、交流電源ＡＣの正弦波波形に追従してスイッチング素子Ｑ１のオン時間を制御し、直流電源回路２の出力電圧を所望のレベルで安定制御し、交流電源ＡＣから入力される入力電流の波形歪みを大幅に低減することができる。
【０１２２】
さらに、交流電源ＡＣの瞬時電圧降下を検出する電源入力検出回路８が出力する脈流信号と、ＰＦＣ制御回路５ａ’に入力される脈流信号とを同一信号としているため、制御回路の集積化により部品点数の削減、放電灯点灯装置の小型化がより容易にできる。
【０１２３】
（実施形態３）
図３１に示す本実施形態の放電灯点灯装置の回路構成は、図３０に示す実施形態２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１２４】
本実施形態では、制御用集積回路５に第２の出力抑制回路５ｑ（第２の出力抑制手段）を備え、電源出力検出回路９の出力信号がＰＦＣ制御回路５ａ’だけでなく第２の出力抑制回路５ｑにも入力されており、第２の出力抑制回路５ｑの出力は第１のタイマ回路５ｆに入力されている。
【０１２５】
図３２に本実施形態の制御用集積回路５、電源入力検出回路８、及び電源出力検出回路９の詳細な構成を示し、第２の出力抑制回路５ｑの動作を説明する。なお、この構成は図２６に示す実施形態１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１２６】
電源出力検出回路９は抵抗Ｒ４，Ｒ５の直列回路で構成され、抵抗Ｒ５の両端電圧を出力信号としている。
【０１２７】
第２の出力抑制回路５ｑは、反転入力端子にしきい値Ｖｔｈ３を入力し、非反転入力端子に電源出力検出回路９の出力信号を入力した比較器ＣＰ３からなり、第１のタイマ回路５ｆは、ＡＮＤ素子ＩＣ６，ＩＣ７を備えており、ＡＮＤ素子ＩＣ６，ＩＣ７は一方の入力にカウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子に各々接続して、他方の入力には比較器ＣＰ３の出力を各々接続している。
【０１２８】
この第２の出力抑制回路５ｑは、参考例１２と同様に、カウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子は、起動後の放電灯Ｌａの先行予熱期間において、ＯＵＴ１：”Ｌｏｗレベル”、ＯＵＴ２：”Ｌｏｗレベル”の信号を出力し、放電灯Ｌａに始動電圧を印加する始動期間においては、ＯＵＴ１：”Ｈｉｇｈレベル”、ＯＵＴ２：”Ｌｏｗレベル”の信号を出力し、始動期間の終了後には、ＯＵＴ１：”Ｈｉｇｈレベル”、ＯＵＴ２：”Ｈｉｇｈレベル”の信号を出力し、動作切替回路５ｇは、これらの信号に対応した動作切替えの信号をＩＮＶ制御回路５ｂ’に出力することによって、スイッチング素子Ｑ２，Ｑ３の発振周波数を可変としている。
【０１２９】
ここで、直流電源回路３の出力電圧が所定の電圧より高い場合、すなわち比較器ＣＰ３の出力がＨｉｇｈレベルの場合は、ＡＮＤ素子ＩＣ６，ＩＣ７の各出力は、カウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子の出力となり、先行予熱期間、始動電圧を印加する始動期間、始動終了後の信号が正常に動作切替回路５ｇに伝達される。
【０１３０】
直流電源回路３の出力電圧が所定の電圧より低い場合、すなわち比較器ＣＰ３の出力がＬｏｗレベルの場合は、ＡＮＤ素子ＩＣ６，ＩＣ７の各出力はＬｏｗレベルとなる。すなわち、先行予熱期間中の信号と同一の信号になり、スイッチング素子Ｑ２，Ｑ３の発振周波数も先行予熱期間中の設定と同じ発振周波数に制御される。
【０１３１】
一般的にインバータ回路３の発振周波数は、先行予熱期間の発振周波数＞始動期間の発振周波数＞点灯時の発振周波数という関係に設定されているため、先行予熱期間中の設定と同じ発振周波数に制御されるということは、より高い発振周波数に制御されているということになる。つまり、直流電源回路３の出力電圧が所定の電圧より低下した場合には、インバータ回路３の発振周波数を高くなる方向に変化させて、インバータ回路３から放電灯Ｌａに供給する出力を低減させている。
【０１３２】
ここで、放電灯Ｌａが寿命末期に近い状態であり、さらに参考例７〜１１の異常検出回路７によって異常状態であると判断される直前の状態が継続した場合には、インバータ回路３、負荷回路４を流れる共振電流が著しく増大して、各々の部品の消費電力も増大し、直流電源回路２においても過大な電力を供給しなければならないため、直流電源回路２、インバータ回路３、負荷回路４に過大なストレスが印加されやすくなる。
【０１３３】
さらに、直流電源回路２の出力電力の供給限界を超えると、直流電源回路２の出力電圧は、安定制御されずに低下しやすくなり、放電灯Ｌａのインピーダンスがさらに上昇を続けるため、インバータ回路３のスイッチング素子Ｑ２，Ｑ３には共振電流の進相波形によるストレスが印加され、さらに過剰なストレスが印加されることになる。
【０１３４】
しかし、本実施形態においては、直流電源回路２の出力電圧の低下を検出した場合には、インバータ回路３の発振周波数を高くして放電灯Ｌａへの出力供給を低減させるため、前記共振電流の進相波形によるストレスが印加されず、さらに直流電源回路２、インバータ回路３での消費電力も低減することができる。
【０１３５】
（実施形態４）
本実施形態の放電灯点灯装置の回路構成は、図３１，図３２に示す実施形態３と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１３６】
図３３に本実施形態の制御用集積回路５、電源入力検出回路８、及び電源出力検出回路９の詳細な構成を示し、制御用集積回路５の第１のタイマ回路５ｆは、カウンタ回路ＣＮＴ１の出力としてＯＵＴ１〜ＯＵＴ３端子を備えており、さらに、第２の出力抑制回路５ｑの比較器ＣＰ３の出力とカウンタ回路ＣＮＴ１のＯＵＴ２端子の出力とのＮＡＮＤ演算を行うＮＡＮＤ素子ＩＣ８と、ＮＡＮＤ素子ＩＣ８の出力とＩＮＶ素子ＩＣ５の出力とのＮＡＮＤ演算を行い、演算結果をカウンタ回路ＣＮＴ１のＳＴＯＰ端子に入力するＮＡＮＤ素子ＩＣ９とを備えて、ＡＮＤ素子ＩＣ６はＮＡＮＤ素子ＩＣ８の出力とカウンタ回路ＣＮＴ１のＯＵＴ１端子の出力とのＡＮＤ演算を行い、ＡＮＤ素子ＩＣ７はＮＡＮＤ素子ＩＣ８の出力とカウンタ回路ＣＮＴ１のＯＵＴ３端子の出力とのＡＮＤ演算を行って、各々の演算結果を動作切替回路５ｇに出力しており、さらに電源出力検出回路９の出力信号を比較器ＣＰ３の反転入力端子に接続し、しきい値Ｖｔｈ３を非反転入力端子に接続して構成されており、第２の出力抑制回路５ｑからの出力信号の処理、及び第１のタイマ回路５ｆのカウンタ回路ＣＮＴ１の出力信号の設定が実施形態３とは異なる。
【０１３７】
次に第２の出力抑制回路５ｑ、カウンタ回路ＣＮＴ１の動作について図３４（ａ）〜（ｇ）のタイムチャートを用いて説明する。交流電源ＡＣ投入後、時間ｔ２４で直流電源回路２の出力電圧は立ち上がる（図３４（ａ））と同時に、制御用集積回路５の制御電圧Ｖｃｃも立ち上がり（図３４（ｂ））、所定のレベルに達すると制御用集積回路５内の各部動作を開始する。
【０１３８】
起動初期においては、カウンタ回路ＣＮＴ１のＯＵＴ１〜ＯＵＴ３端子の各出力（図３４（ｃ）〜（ｅ））は全てＬｏｗレベルとなっており、ここで、ＯＵＴ２端子の出力はＮＡＮＤ素子ＩＣ８の一方の入力に接続しているため、ＮＡＮＤ素子ＩＣ８は他方の入力（比較器ＣＰ３の出力）に関わらず、出力はＨｉｇｈレベルとなる。このとき、ＡＮＤ素子ＩＣ６，ＩＣ７の各出力はＬｏｗレベルとなっており、動作切替回路５ｇによってスイッチング素子Ｑ２，Ｑ３の発振周波数は先行予熱期間中の発振周波数に制御される。
【０１３９】
そして、時間ｔ２５でカウンタ回路ＣＮＴ１のＯＵＴ１端子がＨｉｇｈレベルになると、ＡＮＤ素子ＩＣ６の出力もＨｉｇｈレベルになって、動作切替回路５ｇは先行予熱期間を終了して始動期間へと移行して、スイッチング素子Ｑ２，Ｑ３の発振周波数は始動期間中の発振周波数に制御される。
【０１４０】
次に時間ｔ２６でカウンタ回路ＣＮＴ１のＯＵＴ２端子がＨｉｇｈレベルになり、このとき比較器ＣＰ３の出力がＬｏｗレベルであるなら、すなわち直流電源回路２の出力電圧が所定の電圧以上であるならば、ＮＡＮＤ素子ＩＣ８の出力はＨｉｇｈレベルのままであり、スイッチング素子Ｑ２，Ｑ３の発振周波数は始動期間中の発振周波数を維持している。
【０１４１】
さらに時間ｔ２７でカウンタ回路ＣＮＴ１のＯＵＴ２端子がＨｉｇｈレベルになると、ＡＮＤ素子ＩＣ７の出力もＨｉｇｈレベルになって、動作切替回路５ｇは始動期間を終了して、スイッチング素子Ｑ２，Ｑ３の発振周波数は点灯中の発振周波数に制御される。
【０１４２】
時間ｔ２８で何らかの理由で直流電源回路２の出力電圧が低下した場合、比較器ＣＰ３の出力はＨｉｇｈレベルになるために、ＮＡＮＤ素子ＩＣ８の出力はＬｏｗレベルになる。したがってＡＮＤ素子ＩＣ６，ＩＣ７の各出力もＬｏｗレベルになり、動作切替回路５ｇに入力される信号は先行予熱期間中と同じ信号となり、スイッチング素子Ｑ２，Ｑ３の発振周波数は先行予熱期間中の発振周波数に制御される。
【０１４３】
一方で、ＮＡＮＤ素子ＩＣ８の出力はＮＡＮＤ素子ＩＣ９の一方の入力に入力されているため、直流電源回路２の出力電圧が低下してＮＡＮＤ素子ＩＣ８の出力がＬｏｗレベルになると、ＮＡＮＤ素子ＩＣ９は他方の入力に関わらず出力はＨｉｇｈレベルになり、カウンタ回路ＣＮＴ１のＳＴＯＰ端子にＨｉｇｈレベルの信号が入力される。
【０１４４】
カウンタ回路ＣＮＴ１のＳＴＯＰ端子にＨｉｇｈレベルの信号が入力されると、ＯＵＴ１〜ＯＵＴ３端子の各出力はＬｏｗレベルにリセットされ、ＮＡＮＤ素子ＩＣ９の出力がＨｉｇｈレベルの間はカウント動作を停止する。
【０１４５】
そして、ＯＵＴ２端子の出力がＬｏｗレベルになることによって、ＮＡＮＤ素子ＩＣ８の出力はＨｉｇｈレベルになり、ＮＡＮＤ素子ＩＣ９の出力がＬｏｗレベルになるために、カウンタ回路ＣＮＴ１は再びカウント動作を開始する。ここで、ＮＡＮＤ素子ＩＣ９の他方の入力は、実施形態１で説明した、交流電源ＡＣの低下を検出して信号を出力する第４のタイマ回路５ｐの出力を接続しており、交流電源ＡＣが所定の電圧レベルであれば、第４のタイマ回路５ｐの出力はＨｉｇｈレベルであるために上記動作には影響を与えない。
【０１４６】
また、第４のタイマ回路５ｐの出力がＬｏｗレベルになった場合においても、ＮＡＮＤ素子ＩＣ９からＨｉｇｈレベルの信号が出力されて、カウント回路ＣＮＴ１のカウント動作を停止する。
【０１４７】
前記動作を行う本実施形態では、直流電源回路２の出力電圧が低下したときに、電源出力検出回路９の出力信号によってインバータ回路３の発振周波数を高い方向（先行予熱期間の発振周波数＞始動期間の発振周波数＞点灯時の発振周波数）に制御するのは、カウンタ回路ＣＮＴ１のＯＵＴ２端子がＨｉｇｈレベルの信号を出力する時間ｔ２６以降であり、時間ｔ２４〜ｔ２６までの間は電源出力検出回路９の出力信号によるインバータ回路３の発振周波数の可変制御を禁止している。
【０１４８】
交流電源ＡＣを投入直後、直流電源回路２である昇圧チョッパ回路の起動直後の出力電圧は、図３４（ａ）に示すように安定するまでに時間がかかり、リプルが大きい場合もある。また、昇圧チョッパ回路をソフトスタートさせる場合、昇圧チョッパ回路の出力電圧が所定のレベルに安定するまでに比較的長時間を要し、さらに、交流電源ＡＣの変動、使用部品の定数の公差、温度特性等によって出力電圧が安定するまでのリプルが増大することもあるため、実施形態３の構成ではこのリプル電圧による誤動作の恐れがある。
【０１４９】
本実施形態では、この起動時のリプル電圧による誤動作を回避するために、時間ｔ２４〜ｔ２６まで、電源出力検出回路９の出力信号によるインバータ回路３の発振周波数の可変制御を禁止しているため、リプル電圧による誤動作を生じることはない。
【０１５０】
なお、本実施形態では、時間ｔ２６は、ｔ２５≦ｔ２６≦ｔ２７を満たす時間であればどのような時間設定であってもよい。ただし、先行予熱期間から始動電圧印加期間に移行した直後、放電灯Ｌａに高電圧の始動電圧が印加されて点灯するが、共振用インダクタＬ３、共振用コンデンサＣ４の設定によってはこの始動期間中でのインバータ回路３の発振周波数においても定格時に比較的近いランプ電力を消費する場合があり、このときに昇圧チョッパ回路の出力電圧が低下する場合もあり、時間ｔ２６は時間ｔ２７に近いほうが望ましい。
【０１５１】
さらに本実施形態では、カウンタ回路ＣＮＴ１の出力信号をもとに第２の出力抑制回路５ｑの出力信号を後段に伝達しないようにして、電源出力検出回路９の出力信号によるインバータ回路３の発振周波数の可変制御を禁止しているが、この禁止期間中に、第２の出力抑制回路５ｑに設定されているしきい値Ｖｔｈ３の値を切り替えたり、または第２の出力抑制回路５ｑの出力が確実にＬｏｗレベルになるようなロジック回路を構成する等、前記と同様の動作が達成できるならどのような手段を用いてもよい。
【０１５２】
（参考例１３）
本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１５３】
本参考例の制御用集積回路５は、異常負荷検出回路５ｒと、進相電流検出回路５ｓと、ランプ脱着検出回路５ｔと、遅延回路５ｕとを備えたものである。
【０１５４】
異常負荷検出回路５ｒは、負荷である放電灯Ｌａの状態を検出するものであり、放電灯Ｌａの異常状態を検出したときは、ＰＦＣ制御回路５ａ’及びＩＮＶ制御回路５ｂ’に停止・保護信号を出力して、直流電源回路２及びインバータ回路３の動作を停止または保護状態にする。
【０１５５】
進相電流検出回路５ｓは、スイッチング素子Ｑ２，Ｑ３の電流を検出するものであり、共振用インダクタＬ３、共振用コンデンサＣ４によって形成される共振回路の共振周波数よりも低い周波数で点灯動作させる場合に、放電灯Ｌａの放電状態が不安定な状態（例えばランプインピーダンスが急激に上昇する立消え状態）においては、スイッチング素子Ｑ２，Ｑ３に進相電流が流れるため、その進相状態を検出した場合に、ＰＦＣ制御回路５ａ’及びＩＮＶ制御回路５ｂ’に停止・保護信号を出力して、直流電源回路２及びインバータ回路３の動作を停止または保護状態にする。
【０１５６】
ランプ脱着検出回路５ｔは、放電灯Ｌａの着脱を検出するものであり、放電灯Ｌａが正常に装着されていないことを検出したときは、ＰＦＣ制御回路５ａ’及びＩＮＶ制御回路５ｂ’に停止・保護信号を出力して、直流電源回路２及びインバータ回路３の動作を停止または保護状態にする。
【０１５７】
遅延回路５ｕは、異常負荷検出回路５ｒ、進相電流検出回路５ｓ、ランプ脱着検出回路５ｔから発振停止あるいは保護動作の解除信号を出力した際に、ＰＦＣ制御回路５ａ’での解除動作の開始を遅延させるものである。
【０１５８】
すなわち、各検出回路からの解除信号によって、回路の保護状態（回路停止または出力抑制）から通常動作に復帰させる場合には、ＰＦＣ制御回路への解除信号に遅延回路５ｕで遅延時間を持たせることによって、直流電源回路２からインバータ回路３へ供給する電圧が低い状態で復帰直後の負荷状態を検出することができる。
【０１５９】
したがって、例えば検出誤動作によって解除信号が出力された場合でも、解除信号に遅延を持たせることによって、部品、素子へのストレスを抑えた状態で負荷状態を判別することができる。
【０１６０】
そして、本参考例においても、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’、異常負荷検出回路５ｒ、進相電流検出回路５ｓ、ランプ脱着検出回路５ｔを含む各制御回路、各検出回路を同一の集積回路（制御用集積回路５）に備えており、外部にて別々にロジック回路を構成するものと比較して、過渡的に発生するストレスモードによるノイズの影響を受けにくくなるため、安定した動作を行うことができ、検出・保護動作を素早く行うことができ、ストレスが印加される期間を最小限に抑えることができる。
【０１６１】
なお、本参考例には記載していないが、異常負荷検出、進相電流検出、ランプ脱着検出の動作を行う外部回路については、その種類を問わない。また、回路の保護状態についても、発振停止、間欠発振、出力抑制等の部品、素子へのストレスを緩和できる手段であれば、その方法は問わない。
【０１６２】
（参考例１４）
本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。本参考例の制御用集積回路５は、直流電源回路２の出力電圧を検出してＰＦＣ制御回路５ａ’にフィードバックする出力電圧フィードバック回路５ｗと、ＩＮＶ制御回路５ｂ’に接続し、ドライブ回路５ｄに出力する制御信号の周波数を設定することでインバータ回路３の発振周波数を設定する発振部５ｖとを備えている。
【０１６３】
放電灯Ｌａを含む共振回路の共振動作によって点灯を行う放電灯点灯装置は、周囲温度によるランプインピーダンスの変化による大きな影響を受ける。放電灯Ｌａの周囲温度が高い場合、ランプインピーダンスの低下によって、ランプ電流が増加し、逆に周囲温度が低い場合にはランプ電流が減少する。特に、放電灯Ｌａへの出力電力を一定に保とうとする補正機能を設けた回路は前記現象が顕著に現れる。
【０１６４】
そこで、本参考例においては、制御用集積回路５の周囲温度をパラメータとして、インバータ回路３の出力を高温時には減少させ、低温時には増加させる温度依存性を制御用集積回路５の特性に持たせたことを特徴とする。
【０１６５】
具体的には、制御用集積回路５の周囲温度に対して、インバータ回路３の発振周波数に正の温度特性、すなわち発振部５ｖが出力する発振周波数に正の温度特性を持たせ、出力電圧フィードバック回路５ｗがフィードバックする信号に負の温度特性、すなわち直流電源回路２の出力電圧に負の温度特性を持たせた。
【０１６６】
したがって、放電灯Ｌａの周囲温度が高い状態、すなわち制御用集積回路５の周囲温度が高い状態では、ランプ電流の過剰な増加を抑制し、逆に放電灯Ｌａの周囲温度が低い状態、すなわち制御用集積回路５の周囲温度が低い状態では、ランプ電流を増加させることによって、放電灯Ｌａを安定して点灯させることができる。
【０１６７】
この方式においては、特に制御用集積回路５の内部に複数の出力制御要因（本参考例では直流電源回路制御とインバータ回路制御）を備えたものは、同一チップ内で回路を構成するために素子間のバラツキを抑制することができ、同じ周囲温度に対して制御を行うことができて、精度のよい出力制御を行うことができる。
【０１６８】
また、本参考例では、直流電源回路制御とインバータ回路制御の両方について温度依存性を持たせたが、必要に応じていずれか１つでもよいし、他に出力を変化させる要因があれば、それでもよい。たとえば、出力電力を一定に保つ補正機能を持つ放電灯点灯装置に対しては、補正のためのフィードバック信号、あるいは基準となる電圧に温度依存性を持たせることによっても本参考例と同様の効果を得ることができる。
【０１６９】
したがって、同一の集積回路に精度よく温度特性を持たせることによって、放電灯Ｌａを安定に点灯させ、部品、素子にかかるストレスを低減して、過剰な温度上昇を抑制することができる。
【０１７０】
（参考例１５）
図３７は、実施形態１〜４及び参考例１〜１４の放電灯点灯装置をプリント基板Ｐ上に配置した構成を示す。プリント基板Ｐは、部品の実装面を長方形に形成し、実装面の長手方向の一端に交流電源ＡＣを接続する入力端子Ｔ１を配置し、その一端側から他端側に入力部１ａ（整流器１を含む）、直流電源回路２、制御用集積回路５、放電灯Ｌａを除く負荷回路４を順に配置して、実装面の長手方向の他端には放電灯Ｌａを接続するための出力端子Ｔ２，Ｔ３を配置している。
【０１７１】
制御用集積回路５は、直方体のパッケージを備えて、パッケージの長手方向に沿った両側面にリード（図示なし）を設けており、パッケージの長辺方向をプリント基板Ｐの長辺方向と同一方向として配置されている。そして、そのリードのうち直流電源回路２のスイッチング素子Ｑ１の駆動信号を出力するリードは、入力端子Ｔ１側である一端側に設けられ、インバータ回路２のスイッチング素子Ｑ２，Ｑ３を駆動するリードは入力端子Ｔ２，Ｔ３側である他端側に設けられている。
【０１７２】
そして、直流電源回路２のスイッチング素子Ｑ１は制御用集積回路５より入力端子Ｔ１側に配置し、インバータ回路３のスイッチング素子Ｑ２，Ｑ３は制御用集積回路５より出力端子Ｔ２，Ｔ３側に配置し、且つスイッチング素子Ｑ１〜Ｑ３は、プリント基板Ｐの一方の側面側に互いに並んで配置されている。したがって、スイッチング素子Ｑ１の駆動信号の配線が、負荷回路４からの信号線と交差しないようにプリント基板Ｐ上の配線を行うことが比較的容易になり、信号線の交差によって引き起こされるノイズによる誤動作を防止することができる。
【０１７３】
また、直流電源回路２のスイッチング素子Ｑ１の駆動信号と、インバータ回路３のスイッチング素子Ｑ２，Ｑ３の駆動信号との各配線が、互いに交差することなく配線可能となる。
【０１７４】
また、スイッチング素子Ｑ１を制御用集積回路５のスイッチング素子Ｑ１の駆動信号を出力するリードの近傍に配置し、スイッチング素子Ｑ２，３を制御用集積回路５のスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するリードの近傍に配置することによって、各駆動信号の配線が最短となって駆動信号のパターン面積を減少させて、輻射雑音を低減することができる。
【０１７５】
さらには、温度上昇が高い部品である入力部１ａ、スイッチング素子Ｑ１〜Ｑ３、負荷回路４を避ける位置に、参考例８または参考例１４で説明した温度依存性を持った制御用集積回路５を配置することによって部品実装上、最も正確に周囲温度を制御用集積回路５に反映することができる。
【０１７６】
２つめの配置例としては、図３８に示すように、部品の実装面を長方形に形成したプリント基板Ｐの実装面の長手方向の一端に交流電源ＡＣを接続する入力端子Ｔ１を配置し、その一端側から他端側に入力部１ａ（整流器１を含む）、直流電源回路２、スイッチング素子Ｑ１、制御用集積回路５、スイッチング素子Ｑ２，Ｑ３、放電灯Ｌａを除く負荷回路４を順に配置して、実装面の長手方向の他端には放電灯Ｌａを接続するための出力端子Ｔ２，Ｔ３を配置しても、前記同様の効果を得ることができる。
【０１７７】
さらには、プリント基板Ｐの実装面の形状は長方形に限らず、図３９に示すように、略Ｌ字形の実装面を有するプリント基板Ｐを用いてもよく、この場合は長辺方向の一端に、直流電源回路２と入力部１ａとを短辺方向に並んで配置し、他端側に向かって、スイッチング素子Ｑ１、制御用集積回路５、スイッチング素子Ｑ２，Ｑ３、負荷部４、出力端子Ｔ２，Ｔ３を配置しても、前記同様の効果を得ることができる。
【０１７８】
要するに、プリント基板Ｐ上に、制御用集積回路５を基準として、入力側に直流電源回路２の部品を配置し、出力側にインバータ回路３、負荷回路４の部品を配置する構成であればよい。
【０１７９】
【発明の効果】
請求項１の発明は、少なくとも１つの平滑コンデンサ、及びスイッチング素子を有し、前記スイッチング素子をオン・オフすることで所定の直流電圧を出力する昇圧チョッパ回路と、前記昇圧チョッパ回路の出力端に接続されたスイッチング素子２つの直列回路を少なくとも１つ有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記昇圧チョッパ回路が出力する直流電圧を高周波電圧に変換するインバータ回路と、少なくとも１つの共振インダクタ及び共振コンデンサ及び放電灯を有し、前記インバータ回路から高周波電圧を供給されて前記放電灯が点灯する負荷回路と、前記昇圧チョッパ回路の入力電圧を検出する電源入力検出回路と、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子を制御する制御用集積回路とを備え、前記制御用集積回路は、前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第１の制御手段と、前記インバータ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第２の制御手段と、前記第１の制御手段及び第２の制御手段から出力される制御信号によって、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子の駆動信号を出力するドライブ回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路を起動するための制御電源を供給する起動回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路が起動した後の前記放電灯のフィラメントの先行予熱期間及び始動電圧印加期間を設定し、前記各期間に対応した信号を出力する第１のタイマ手段と、前記第１のタイマ手段の出力に応じて前記インバータ回路のスイッチング素子のオン・オフ時間を切替える動作切替手段と、前記電源入力検出回路の出力信号と第１のしきい値とを比較して、前記電源入力検出回路の出力信号が第１のしきい値より高い場合に、前記制御用集積回路の前記第１のタイマ手段、第１の制御手段、及び第２の制御手段の動作を開始させ、前記電源入力検出回路の出力信号と第１のしきい値より低い第２のしきい値とを比較して、前記電源入力検出回路の出力信号が第２のしきい値より低い場合に低電圧状態であると判別する比較手段と、低電圧状態が所定の期間継続したか否かを判別する第４のタイマ手段とを備え、前記比較手段が低電圧状態であると判別し、第４のタイマ手段が低電圧状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路との動作は停止するので、各制御回路を、１つの制御用集積回路で構成しているため、部品点数を少なくでき、各回路を実装するプリント基板のパターン配線が容易になり、したがって各制御回路間の時間遅れが殆どない小型の放電灯点灯装置を提供することができるという効果がある。また、放電灯の点灯制御を１つの制御用集積回路で行うことができるという効果がある。また、昇圧チョッパ回路の入力電圧がかなり低い場合に、昇圧チョッパ回路及びインバータ回路を動作させることによって生じる各々のスイッチング素子への過大なストレスを低減することができ、さらに、交流電源が復帰した場合は先行予熱期間から起動させれば、放電灯の寿命を損なうことがないという効果がある。また、昇圧チョッパ回路に入力される電圧が低下した場合、ヒステリシス特性により、電圧の低下が所定の期間継続した後に出力が停止するため、外来ノイズ、比較手段の出力のチャタリング等で誤動作して停止する恐れがなくなるという効果がある。また、交流電源が一般の商用交流電源であれば、その瞬時電圧降下は比較的短時間で大きい電圧降下が頻繁に発生しやすい傾向にあるが、電圧降下から出力停止するまでに時間遅れがあるために、出力が頻繁に停止して放電灯が消灯することによる不快感を使用者に与えることがないという効果もある。
【０１８０】
請求項２の発明は、請求項１において、前記制御用集積回路は、クロック信号を生成する発振器を備え、前記第１，第４のタイマ手段は、タイマ手段毎に設定された回数の前記クロック信号をカウントするカウンタ手段を備えるので、同一のクロック信号を用いて出力制御を行うことによって、昇圧チョッパ回路とインバータ回路との間の伝達の遅れや、干渉を最小限に抑えることができるという効果がある。
【０１８１】
請求項３の発明は、請求項１または２において、前記放電灯の異常状態を検出して異常検出信号を出力する異常検出回路と、前記昇圧チョッパ回路の出力電圧を検出した信号を前記第１の制御手段に出力する電源出力検出回路を備え、前記制御用集積回路は、前記異常検出信号に基づいて異常状態であるか否かを判別する異常判別手段と、異常状態が所定の期間継続したか否かを判別する第２のタイマ手段と、前記異常判別手段が異常状態であると判別し、第２のタイマ手段が異常状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止させるよう制御する第１の出力抑制手段と、前記第１の出力抑制手段が動作を開始した後、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止するよう制御する出力抑制期間を設定する第３のタイマ手段と、前記電源出力検出回路の出力信号と所定のしきい値とを比較して、前記電源出力検出回路の出力信号がしきい値より低い場合に、前記インバータ回路の出力を低下させるよう制御する第２の出力抑制手段とを備え、前記出力抑制期間が経過した後は、前記第１のタイマ手段は初期状態にリセットされて再動作し、前記第２の出力抑制手段は、前記第１のタイマ手段で設定される始動電圧印加期間の開始から終了までの間の所定の時間までは動作を停止するので、放電灯の異常時には出力を低減させて回路素子に過大なストレスが印加されることを防ぐことができるという効果がある。また、再起動時には、先行予熱期間と始動電圧印加期間とを経て起動し、各素子にストレスが印加されることを防ぐことができるという効果がある。また、昇圧チョッパ回路の出力が昇圧チョッパ回路の出力電力の供給限界を超える等の原因で昇圧チョッパ回路の出力電圧が所定の電圧より低下した場合には、インバータ回路のスイッチング素子には共振電流の進相波形によるストレスが印加されるが、この場合にはインバータ回路の出力を低下させることで、ストレスを低減させることができるという効果がある。さらに起動直後のリプル電圧による誤動作の発生を防ぐことができるという効果もある。
【０１８２】
請求項４の発明は、請求項３において、前記第１のタイマ手段、及び第２のタイマ手段で設定される時間は負の温度特性を有し、前記第３のタイマ手段で設定される時間は正の温度特性を有するので、周囲の環境変化をはじめ、起動初期から安定点灯状態に移行したときや、放電灯の異常となったとき等、周囲温度が変化した場合、周囲温度の変化に応じた出力制御の変化をもたらし、昇圧チョッパ回路及びインバータ回路の出力制御動作性能を向上させて、安定した最適動作を維持することができるという効果がある。
【０１８３】
請求項５の発明は、請求項３または４において、前記第１の制御手段は、前記電源出力検出回路の出力信号と前記電源入力検出回路の出力信号とに基づいて前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間を制御するので、昇圧チョッパ回路の出力電圧を所望のレベルで安定制御し、交流電源から入力される入力電流の波形歪みを大幅に低減することができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の基本構成を示す図である。
【図２】 本発明の第２の基本構成を示す図である。
【図３】 本発明の第３の基本構成を示す図である。
【図４】 本発明の第４の基本構成を示す図である。
【図５】 本発明の参考例１の回路構成を示す図である。
【図６】 本発明の参考例２の回路構成を示す図である。
【図７】 本発明の参考例３の第１の回路構成を示す図である。
【図８】 本発明の参考例３の第２の回路構成を示す図である。
【図９】 （ａ）〜（ｅ）本発明の参考例４の動作のタイムチャートを示す図である。
【図１０】 （ａ）〜（ｆ）本発明の参考例５の動作のタイムチャートを示す図である。
【図１１】 （ａ）〜（ｆ）本発明の参考例６の動作のタイムチャートを示す図である。
【図１２】 本発明の参考例７の回路構成を示す図である。
【図１３】 （ａ）〜（ｇ）本発明の参考例７の動作のタイムチャートを示す図である。
【図１４】 本発明の参考例８の周囲温度変動特性を示す図である。
【図１５】 本発明の参考例８の機能・特性を示す図である。
【図１６】 本発明の参考例９の回路構成を示す図である。
【図１７】 （ａ）〜（ｄ）本発明の参考例９の動作波形を示す図である。
【図１８】 （ａ）〜（ｄ）本発明の参考例９の正常時の動作のタイムチャートを示す図である。
【図１９】 （ａ）〜（ｅ）本発明の参考例９の異常時の動作のタイムチャートを示す図である。
【図２０】 （ａ）〜（ｄ）本発明の参考例１０の動作のタイムチャートを示す図である。
【図２１】 本発明の参考例１１の回路構成を示す図である。
【図２２】 （ａ）〜（ｆ）本発明の参考例１１の動作のタイムチャートを示す図である。
【図２３】 本発明の参考例１２の回路構成を示す図である。
【図２４】 本発明の参考例１２の部分回路構成を示す図である。
【図２５】 （ａ）〜（ｇ）本発明の参考例１２の動作のタイムチャートを示す図である。
【図２６】 本発明の実施形態１の回路構成を示す図である。
【図２７】 （ａ）〜（ｅ）本発明の実施形態１の動作の第１のタイムチャートを示す図である。
【図２８】 （ａ）〜（ｄ）本発明の実施形態１の動作の第２のタイムチャートを示す図である。
【図２９】 （ａ）〜（ｄ）本発明の実施形態１の動作の第３のタイムチャートを示す図である。
【図３０】 本発明の実施形態２の回路構成を示す図である。
【図３１】 本発明の実施形態３の回路構成を示す図である。
【図３２】 本発明の実施形態３の部分回路構成を示す図である。
【図３３】 本発明の実施形態４の部分回路構成を示す図である。
【図３４】 （ａ）〜（ｇ）本発明の実施形態４の動作のタイムチャートを示す図である。
【図３５】 本発明の参考例１３の回路構成を示す図である。
【図３６】 本発明の参考例１４の回路構成を示す図である。
【図３７】 本発明の参考例１５の第１の部品配置を示す図である。
【図３８】 本発明の参考例１５の第２の部品配置を示す図である。
【図３９】 本発明の参考例１５の第３の部品配置を示す図である。
【図４０】 従来例の第１の回路構成を示す図である。
【図４１】 従来例の部品配置を示す図である。
【図４２】 従来例の第２の回路構成を示す図である。
【符号の説明】
１ 整流器
２ 直流電源回路
３ インバータ回路
４ 負荷回路
５ 制御用集積回路
５ａ 第１の制御手段
５ｂ 第２の制御手段
５ｃ，５ｄ ドライブ回路
【発明の属する技術分野】
本発明は、放電ランプを高周波電力で点灯させる放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
図４０に示す従来の放電灯点灯装置は、商用電源よりなる交流電源ＡＣと、交流電源ＡＣの一端に直列接続された雑音防止用のフィルタチョークＬ１と、ダイオードＤ１〜Ｄ４をブリッジ接続して交流電源ＡＣの出力を全波整流する整流器１と、整流器１の全波整流出力を所望の直流電圧に変換する直流電源回路２と、直流電源回路２が出力する直流電圧を高周波電圧に変換するインバータ回路３と、少なくとも１つの放電灯を有し、インバータ回路３から高周波電圧を供給されて放電灯が点灯する負荷回路４と、チョッパ制御用集積回路５１と、インバータ制御用集積回路５２と、制御電源Ｅ１とから構成される。
【０００３】
直流電源回路２は、整流器１の高圧出力側に直列接続したインダクタＬ２，ダイオードＬ５の直列回路と、整流器１の出力端間に接続したコンデンサＣ１と、インダクタＬ２を介してコンデンサＣ１に並列接続したスイッチング素子Ｑ１と、ダイオードＤ５を介してスイッチング素子Ｑ１に並列接続した平滑コンデンサＣ２とからなり、スイッチング素子Ｑ１をオン・オフすることによって全波整流した電圧をチョッピングして所望の直流電圧を得る昇圧チョッパ回路を構成している。
【０００４】
インバータ回路３は、ＭＯＳＦＥＴよりなるスイッチング素子Ｑ２，Ｑ３の直列回路を平滑コンデンサＣ２の両端間に接続したハーフブリッジ型のインバータ回路であり、スイッチング素子Ｑ２，Ｑ３が交互にオン・オフすることによって、直流電源回路２が出力する直流電圧を高周波電圧に変換している。
【０００５】
負荷回路４は、ローサイド側のスイッチング素子Ｑ２のドレイン−ソース間に接続した共振用インダクタＬ３、共振用コンデンサＣ４、直流カット用コンデンサＣ３の直列回路と、共振用コンデンサＣ４に並列接続した放電灯Ｌａとからなり、インバータ回路３から高周波電圧を供給されて放電灯Ｌａが点灯する。
【０００６】
チョッパ制御用集積回路５１は、ＰＦＣ制御回路からなり、スイッチング素子Ｑ１のオン・オフを制御することで、入力電圧の変動や負荷の軽重に関わらず、昇圧チョッパ回路の出力電圧を一定に制御することができるとともに、整流器１の入力電流波形を入力電圧波形と相似な正弦波に改善することができて、例えばモトローラ社製のＭＣ３３２６２等の汎用力率改善用集積回路を使用している。
【０００７】
インバータ制御用集積回路５２は、いわゆるＨＶＩＣ（ＨｉｇｈＶｏｌｔａｇｅ ＩＣ）よりなり、ＩＮＶ制御回路５２ａとドライブ回路５２ｂとから構成されている。ＩＮＶ制御回路５２ａは、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力し、ドライブ回路５２ｂは、ＩＮＶ制御回路５２ａから出力される制御信号によって駆動信号を出力して、インバータ回路３のスイッチング素子Ｑ２，Ｑ３を直接駆動している。スイッチング素子Ｑ２，Ｑ３が交互にオン・オフ駆動されて、平滑コンデンサＣ２から放電灯Ｌａに電力を供給する状態と、直流カット用コンデンサＣ３を電源として放電灯Ｌａに電力を供給する状態とを交互に繰り返すことによって、放電灯Ｌａに高周波電圧を印加して、高周波の交番電流を流すようになっている。
【０００８】
また、インバータ制御用集積回路５２には放電灯Ｌａの寿命末期時に検出信号Ｓ１１を入力されてインバータ回路３の発振を停止させる異常検出機能や、外部信号Ｓ１０によって放電灯の出力を変化させる調光機能などが設けられ、これらの回路を含めてワンチップで構成されている。
【０００９】
なお、チョッパ制御用集積回路５１、インバータ制御用集積回路５２の電源としては、直流電圧源Ｅ１から生成した電圧Ｖｃｃが供給されている。
【００１０】
上記集積回路を用いた放電灯点灯装置の一例として、特開平１１−２３８５９０号公報で示される放電灯点灯装置が提案されており、図４１にプリント基板３０におけるインバータ制御用集積回路５２とスイッチング素子Ｑ１，Ｑ２との位置関係を説明するための概略説明図を示す。
【００１１】
インバータ回路３は、直流電源２の両端間に接続されるスイッチング素子Ｑ２，Ｑ３の直列回路を備えており、スイッチング素子Ｑ２，Ｑ３はプリント基板Ｐの短手方向に沿って離間して直線状に配設して、両スイッチング素子Ｑ１，Ｑ２で一つの放熱板Ｈを共用している。スイッチング素子Ｑ２，Ｑ３のオン・オフを制御するインバータ制御用集積回路５２のパッケージ本体はプリント基板Ｐに長手方向が一致し且つ長手方向に沿って両スイッチング素子Ｑ２，Ｑ３が位置するように配設している。インバータ制御用集積回路５２のパッケージ本体の一方の長辺部にスイッチング素子Ｑ２を駆動信号配線ＬＤ，ゲート抵抗Ｒｇ１を介して接続するためのリードが配置され、他方の長辺部にスイッチング素子Ｑ３を駆動信号配線ＬＤ，ゲート抵抗Ｒｇ２を介して接続するためのリードを配置しており、また、スイッチング素子Ｑ１，Ｑ２の各ゲート−ソース間には抵抗Ｒｓ１，Ｒｓ２が接続されている。
【００１２】
このようにインバータ制御用集積回路５２とスイッチング素子Ｑ２，Ｑ３とを配置することにより、駆動信号配線ＬＤをできるだけ短くして配線のインダクタンスを小さくするとともに、両スイッチング素子Ｑ２，Ｑ３で駆動信号配線ＬＤの長さが略同じになるように決められているので、耐ノイズ性に優れた小型の放電灯点灯装置を実現することができる。
【００１３】
次に、図４２に別の従来例の回路構成を示す。この放電灯点灯装置は、特許第３１０６５９２号にて提案されているものであり、回路構成は図４０に示す従来例と略同様であり、同様の構成には同一の符号を付して説明は省略する。
【００１４】
この実施例では、直流電源回路２のインダクタＬ２に磁気結合した巻線Ｌ２ａ，Ｌ２ｂを備えて、チョッパ制御用集積回路５１、インバータ制御用集積回路５２の各電源電圧Ｖｃｃ１，Ｖｃｃ２を各々巻線Ｌ２ａ、Ｌ２ｂからコンデンサＣ１０，Ｃ１１を介して供給するようにしている。
【００１５】
また、放電灯Ｌａの寿命末期時等には、インバータ制御用集積回路５２自身をリセット信号で初期化してインバータ回路３の発振動作を停止させるとともに、このリセット信号をリセット回路５３を介してチョッパ制御用集積回路５１に入力して、直流電源回路２のチョッパ動作も停止させる。よって、発振停止時の電力の無駄を低減することができ、かつ、安全性も向上させることができる。
【００１６】
【発明が解決しようとする課題】
しかし、これら従来の放電灯点灯装置では、直流電源回路２とインバータ回路３との制御に別個の集積回路を設ける必要があり、これらの部品を実装するプリント基板のパターン配線に制約を受ける。また、図４２に示す従来例のように、放電灯Ｌａの寿命末期時にインバータ回路３を停止させる際に直流電源回路２も停止させる場合、この動作を制御する部品がさらに必要になるため放電灯点灯装置の小型化がさらに困難となる。その結果、これらの制御回路が外来ノイズの影響を受けやすくなり、誤動作が発生するという問題がある。
【００１７】
本発明は、上記事由に鑑みてなされたものであり、その目的は、部品点数が少なく、小型の放電灯点灯装置を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明は、少なくとも１つの平滑コンデンサ、及びスイッチング素子を有し、前記スイッチング素子をオン・オフすることで所定の直流電圧を出力する昇圧チョッパ回路と、前記昇圧チョッパ回路の出力端に接続されたスイッチング素子２つの直列回路を少なくとも１つ有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記昇圧チョッパ回路が出力する直流電圧を高周波電圧に変換するインバータ回路と、少なくとも１つの共振インダクタ及び共振コンデンサ及び放電灯を有し、前記インバータ回路から高周波電圧を供給されて前記放電灯が点灯する負荷回路と、前記昇圧チョッパ回路の入力電圧を検出する電源入力検出回路と、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子を制御する制御用集積回路とを備え、前記制御用集積回路は、前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第１の制御手段と、前記インバータ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第２の制御手段と、前記第１の制御手段及び第２の制御手段から出力される制御信号によって、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子の駆動信号を出力するドライブ回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路を起動するための制御電源を供給する起動回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路が起動した後の前記放電灯のフィラメントの先行予熱期間及び始動電圧印加期間を設定し、前記各期間に対応した信号を出力する第１のタイマ手段と、前記第１のタイマ手段の出力に応じて前記インバータ回路のスイッチング素子のオン・オフ時間を切替える動作切替手段と、前記電源入力検出回路の出力信号と第１のしきい値とを比較して、前記電源入力検出回路の出力信号が第１のしきい値より高い場合に、前記制御用集積回路の前記第１のタイマ手段、第１の制御手段、及び第２の制御手段の動作を開始させ、前記電源入力検出回路の出力信号と第１のしきい値より低い第２のしきい値とを比較して、前記電源入力検出回路の出力信号が第２のしきい値より低い場合に低電圧状態であると判別する比較手段と、低電圧状態が所定の期間継続したか否かを判別する第４のタイマ手段とを備え、前記比較手段が低電圧状態であると判別し、第４のタイマ手段が低電圧状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路との動作は停止することを特徴とする。
【００１９】
請求項２の発明は、請求項１において、前記制御用集積回路は、クロック信号を生成する発振器を備え、前記第１，第４のタイマ手段は、タイマ手段毎に設定された回数の前記クロック信号をカウントするカウンタ手段を備えることを特徴とする。
【００２０】
請求項３の発明は、請求項１または２において、前記放電灯の異常状態を検出して異常検出信号を出力する異常検出回路と、前記昇圧チョッパ回路の出力電圧を検出した信号を前記第１の制御手段に出力する電源出力検出回路を備え、前記制御用集積回路は、前記異常検出信号に基づいて異常状態であるか否かを判別する異常判別手段と、異常状態が所定の期間継続したか否かを判別する第２のタイマ手段と、前記異常判別手段が異常状態であると判別し、第２のタイマ手段が異常状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止させるよう制御する第１の出力抑制手段と、前記第１の出力抑制手段が動作を開始した後、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止するよう制御する出力抑制期間を設定する第３のタイマ手段と、前記電源出力検出回路の出力信号と所定のしきい値とを比較して、前記電源出力検出回路の出力信号がしきい値より低い場合に、前記インバータ回路の出力を低下させるよう制御する第２の出力抑制手段とを備え、前記出力抑制期間が経過した後は、前記第１のタイマ手段は初期状態にリセットされて再動作し、前記第２の出力抑制手段は、前記第１のタイマ手段で設定される始動電圧印加期間の開始から終了までの間の所定の時間までは動作を停止することを特徴とする。
【００２１】
請求項４の発明は、請求項３において、前記第１のタイマ手段、及び第２のタイマ手段で設定される時間は負の温度特性を有し、前記第３のタイマ手段で設定される時間は正の温度特性を有することを特徴とする。
【００２２】
請求項５の発明は、請求項３または４において、前記第１の制御手段は、前記電源出力検出回路の出力信号と前記電源入力検出回路の出力信号とに基づいて前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間を制御することを特徴とする。
【００２３】
【発明の実施の形態】
本発明の基本回路構成を図１〜４に示し、各回路構成は図４０に示す従来例と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００２４】
図１の放電灯点灯装置は、直流電源回路２とインバータ回路３とのスイッチング素子Ｑ１，Ｑ２，Ｑ３をオン・オフ制御する１つの集積回路を構成する制御用集積回路５を備えており、制御用集積回路５は、直流電源回路２のスイッチング素子Ｑ１のオン・オフ時間の制御信号を出力する第１の制御手段５ａと、第１の制御手段５ａから出力される制御信号によってスイッチング素子Ｑ１の駆動信号を出力するドライブ回路５ｃと、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力する第２の制御手段５ｂと、第２の制御手段５ｂから出力される制御信号によってスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するドライブ回路５ｄとから構成されることを特徴とする。この基本構成では、直流電源回路２を昇圧チョッパ回路で構成し、インバータ回路３をハーフブリッジ型のインバータ回路で構成しており、その動作は従来例の動作と同様である。
【００２５】
なお、直流電源回路２は、整流された電圧を所定の直流電圧に変換でき、そのスイッチング素子を制御用集積回路５で制御する構成であればどのような構成であってもよく、例えば、降圧チョッパ回路や昇降圧チョッパ回路であってもよい。
【００２６】
また、インバータ回路３は、スイッチング素子２つの直列回路を少なくとも１つ有し、この２つのスイッチング素子が交互にオン・オフすることによって、直流電源回路２が出力する直流電圧を高周波電圧に変換でき、これらのスイッチング素子を制御用集積回路５で制御する構成であればどのような構成であってもよく、例えば、フルブリッジ型のインバータ回路や複数のインバータ回路を備える構成であってもよい。
【００２７】
図２の放電灯点灯装置は、直流電源回路２を降圧チョッパ回路で構成したもので、整流器１の高圧出力側に直列接続したスイッチング素子Ｑ１，インダクタＬ２の直列回路と、整流器１の出力端間に接続したコンデンサＣ１と、スイッチング素子Ｑ１を介してコンデンサＣ１に並列接続したダイオードＤ５と、インダクタＬ２を介してダイオードＤ５に並列接続した平滑コンデンサＣ２とからなっており、整流電圧を降圧して所望の直流電圧に変換している。また、インバータ回路３は、平滑コンデンサＣ２の両端間に接続したスイッチング素子Ｑ２，Ｑ３の直列回路、及びスイッチング素子Ｑ４，Ｑ５の直列回路からなる２つのハーフブリッジ型のインバータ回路であり、スイッチング素子Ｑ２，Ｑ３を交互にオン・オフし、スイッチング素子Ｑ４，Ｑ５を交互にオン・オフすることによって、負荷回路４ａ，４ｂに高周波電圧を各々供給している。
【００２８】
図３の放電灯点灯装置は、インバータ回路３を平滑コンデンサＣ２の両端間に接続したスイッチング素子Ｑ２，Ｑ３の直列回路、及びスイッチング素子Ｑ４，Ｑ５の直列回路からなるフルブリッジ型のインバータ回路で構成したものであり、制御用集積回路５によって、スイッチング素子Ｑ３，Ｑ４とスイッチング素子Ｑ２，Ｑ５とが交互にオン・オフ制御されて、スイッチング素子Ｑ２，Ｑ３の接続中点とスイッチング素子Ｑ４，Ｑ５の接続中点との間に接続されている負荷回路４に高周波電圧を供給している。
【００２９】
図４の放電灯点灯装置は、直流電回路２を昇降圧チョッパ回路で構成したもので、整流器１の高圧出力側に直列接続したインダクタＬ２，ダイオードＤ５，スイッチング素子Ｑ６，インダクタＬ３の直列回路と、整流器１の出力端間に接続したコンデンサＣ１と、インダクタＬ２を介してコンデンサＣ１に並列接続したスイッチング素子Ｑ１と、ダイオードＤ５を介してスイッチング素子Ｑ１に並列接続した平滑コンデンサＣ２と、スイッチング素子Ｑ６を介して平滑コンデンサＣ２に並列接続したダイオードＤ６と、インダクタＬ３を介してダイオードＤ６に並列接続した平滑コンデンサＣ６とからなっており、スイッチング素子Ｑ１，Ｑ６は制御用集積回路５によって制御されて、整流電圧を昇降圧して所望の直流電圧に変換している。
【００３０】
以下、本発明の実施の形態及び参考例を図面に基づいて説明する。
【００３１】
（参考例１）
図５に示す本参考例の放電灯点灯装置の回路構成は、図４０に示す従来例と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００３２】
本参考例の制御用集積回路５は、直流電源回路２のスイッチング素子Ｑ１のオン・オフ時間の制御信号を出力するＰＦＣ制御回路５ａ’（第１の制御手段）と、ＰＦＣ制御回路５ａ’から出力される制御信号によってスイッチング素子Ｑ１の駆動信号を出力するドライブ回路５ｃと、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力するＩＮＶ制御回路５ｂ’（第２の制御手段）と、ＩＮＶ制御回路５ｂ’から出力される制御信号によってスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するドライブ回路５ｄと、電源投入後のインバータ回路３のスイッチング素子Ｑ２，Ｑ３が発振を開始してから（すなわちＰＦＣ制御回路５ａ’，ＩＮＶ制御回路５ｂ’，ドライブ回路５ｃ，５ｄが起動してから）の時間をカウントする第１のタイマ回路５ｆ（第１のタイマ手段）と、第１のタイマ回路５ｆの出力に応じてインバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を切替える動作切替回路５ｇと、電源投入時（起動時）、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’、ドライブ回路５ｃ，５ｄに平滑コンデンサＣ２の電圧から生成した制御電源Ｖｃｃを供給する起動回路５ｅとから構成される。
【００３３】
次に本参考例の動作について説明する。まず電源投入時には、起動回路５ｅが動作し、コンデンサＣａの両端電圧を制御電圧Ｖｃｃにまで立ち上げる。制御電圧Ｖｃｃが立ち上がると、制御用集積回路５の各回路が動作を開始する。
【００３４】
そして、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が動作し、ドライブ回路５ｃ，５ｄから駆動信号が出力されて直流電源回路２、インバータ回路３の各スイッチング素子Ｑ１〜Ｑ３が発振を開始すると、第１のタイマ回路５ｆは発振を開始してからの動作時間をカウントする。第１のタイマ回路５ｆは、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定されており、カウントした動作時間が先行予熱期間を終了するまでは、動作切替回路５ｇに予熱信号を出力し、動作切替回路５ｇはＩＮＶ制御回路５ｂ’に予熱時のオン・オフ時間の制御信号を出力させて、ドライブ回路５ｄがその制御信号に応じたオン・オフ時間でスイッチング素子Ｑ２，Ｑ３を駆動する駆動信号を出力することで、放電灯Ｌａのフィラメントに予熱電流が供給されて、フィラメントが予熱される。
【００３５】
先行予熱期間（予熱モード）が終了して、次に始動電圧印加期間が始まると、第１のタイマ回路５ｆは、カウントした動作時間が始動電圧印加期間を終了するまでは、動作切替回路５ｇに始動信号を出力し、動作切替回路５ｇはＩＮＶ制御回路５ｂ’に始動時のオン・オフ時間の制御信号を出力させて、ドライブ回路５ｄが制御信号に応じたオン・オフ時間でスイッチング素子Ｑ２，Ｑ３を駆動する駆動信号を出力することで、放電灯Ｌａのフィラメント間に点灯するのに充分な始動電圧が印加されて、放電灯Ｌａが点灯する。
【００３６】
始動電圧印加期間（始動モード）が終了すると、第１のタイマ回路５ｆは、動作切替回路５ｇに点灯信号を出力し、動作切替回路５ｇはＩＮＶ制御回路５ｂ’に点灯時のオン・オフ時間の制御信号を出力させて、ドライブ回路５ｄが制御信号に応じたオン・オフ時間でスイッチング素子Ｑ２，Ｑ３を駆動する駆動信号を出力することで、放電灯Ｌａは所定の出力で点灯する。
【００３７】
この間、ＰＦＣ制御回路５ａ’は直流電源回路２の出力電圧を所定の電圧に制御しているので入力電圧が変動しても放電灯Ｌａの出力が変化することなく、且つ入力電流の高調波歪みを改善している。
【００３８】
このような本参考例では、各制御回路を、１つの制御用集積回路５で構成しているため、部品点数を少なくでき、各回路を実装するプリント基板のパターン配線が容易になり、したがって小型の放電灯点灯装置を提供することができる。
【００３９】
なお、本参考例では、直流電源回路２を昇圧チョッパ回路で構成しているが、図２や図４のように降圧チョッパ回路や昇降圧チョッパ回路で構成してもよく、また、インバータ回路３を図３のようにフルブリッジ型のインバータ回路としてもよい。
【００４０】
（参考例２）
図６に示す本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００４１】
本参考例の制御用集積回路５は、参考例１の制御用集積回路５に信号変換手段５ｈと出力補正手段５ｉとを備えたもので、信号変換手段５ｈは、制御用集積回路５に入力される外部信号Ｓ１を放電灯Ｌａの点灯状態を制御するための放電灯制御信号に変換し、出力補正手段５ｉは、放電灯制御信号に基づいて放電灯Ｌａの出力を調光制御する調光信号をＩＮＶ制御回路５ｂ’に出力する。ＩＮＶ制御回路５ｂ’は、出力補正手段５ｉからの調光信号に基づいて、例えばスイッチング素子Ｑ１，Ｑ２の発振周波数を変化させることによって外部信号Ｓ１に応じた放電灯Ｌａの明るさに調光制御することができる。
【００４２】
（参考例３）
図７に示す本参考例の放電灯点灯装置の回路構成は、図６に示す参考例２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００４３】
本参考例は、参考例２の放電灯点灯装置に、放電灯Ｌａの点灯状態（ここでは放電灯Ｌａの出力）を検出する動作検出回路６を備え、制御用集積回路５の出力補正手段として動作検出回路６からの信号と信号変換手段５ｈからの放電灯制御信号との比較演算を行う演算回路５ｉ’を設けたものである。
【００４４】
演算回路５ｉ’は、この比較演算の結果に基づいてインバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を変化させるもので、例えば放電灯Ｌａの出力が下がり、動作検出回路６が出力する信号が信号変換手段５ｈからの放電灯制御信号よりも小さくなれば、放電灯Ｌａの出力が大きくなるようにスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を制御して放電灯Ｌａの出力を調光制御し、逆に放電灯Ｌａの出力が上がり、動作検出回路６が出力する信号が信号変換手段５ｈからの放電灯制御信号よりも大きくなれば、放電灯Ｌａの出力が小さくなるように、スイッチング素子Ｑ２，Ｑ３のオン・オフ時間を制御して放電灯Ｌａの出力を調光制御する調光信号をＩＮＶ制御回路５ｂ’に出力する。このように、動作検出回路６によって放電灯Ｌａの出力を検出するフィードバック制御により調光制御を行うことができ、外部信号Ｓ１に対して放電灯Ｌａの出力を一定に保つことができる。
【００４５】
次に、本参考例の別の回路構成を図８に示す。図７では、動作検出回路６は放電灯Ｌａの出力を動作状態として検出しているが、図８に示すようにスイッチング素子Ｑ２のソース端子に直列に抵抗Ｒ１を設けて、インバータ回路３の出力電流、すなわち抵抗Ｒ１の両端電圧を放電灯Ｌａの動作状態として検出してもよい。
【００４６】
演算回路５ｉ’は、オペアンプＯＰ１と、オペアンプＯＰ１の反転入力端子−出力端子間に接続したコンデンサＣ５１と、オペアンプＯＰ１の反転入力端子に一端を接続した抵抗Ｒ５１とからなる積分回路で構成され、抵抗Ｒ５１の他端は、スイッチング素子Ｑ２と抵抗Ｒ１との接続中点に接続され、オペアンプＯＰ１の非反転入力端子は信号変換手段５ｈが出力する放電灯制御信号が入力されている。そして、オペアンプＯＰ１は、インバータ回路３の出力電流の検出信号（抵抗Ｒ１の両端電圧）と放電灯制御信号とを比較し、外部信号Ｓ１に対してインバータ回路３の出力電流が一定となるような調光信号をＩＮＶ制御回路５ｂ’に出力して、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を制御することで、外部信号Ｓ１に応じた放電灯Ｌａの明るさに調光制御している。
【００４７】
このような図８に示す構成であれば、動作検出回路６、及び出力補正手段たる演算回路５ｉ’を簡単な構成で実現できる。なお、演算回路５ｉ’の積分要素である抵抗Ｒ５１及びコンデンサＣ５１を制御用集積回路５内に構成しているが、これらを制御用集積回路５の外部に構成し、抵抗Ｒ５１の抵抗値及びコンデンサＣ５１の静電容量値を変更できるようにしても、上記同様の効果を得ることができる。
【００４８】
（参考例４）
図９（ａ）〜（ｅ）は参考例３の図７、図８に示す放電灯点灯装置の各部波形のタイムチャートであり、図９（ａ）は制御電圧Ｖｃｃ、図９（ｂ）は演算回路５ｉ’の調光信号出力、図９（ｃ）は第１のタイマ回路５ｆの出力、図９（ｄ）はＰＦＣ制御回路５ａ’の出力、図９（ｅ）はＩＮＶ制御回路５ｂ’の出力を各々示す。
【００４９】
このタイムチャートは電源投入時の第１のタイマ回路５ｆと出力補正手段たる演算回路５ｉ’との各出力の関係を示したものであり、従来、電源投入後のインバータ回路３が発振を開始する前の状態では、動作検出回路６の出力がほぼ０であるため、この０出力に基づいて演算回路５ｉ’にてフィードバック制御を行うと発振開始直後のインバータ回路３の出力が所定の出力よりも過大な出力となり、インバータ回路３のスイッチング素子Ｑ１，Ｑ２に過大なストレスが印加される恐れがあった。あるいは、演算回路５ｉ’が積分要素のような時間遅れ要素を有する場合には、演算回路５ｉ’の動作開始直後の出力電圧が安定せず、インバータ回路３が所定の出力を行わないため、放電灯Ｌａに供給される電力に過不足が生じるという問題があった。
【００５０】
そこで、本参考例においては、演算回路５ｉ’による調光動作を禁止してからインバータ回路３の発振を開始させるようにしたことを特徴としている。例えば、演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルに固定された状態では演算回路５ｉ’による調光動作が禁止される場合、図９に示すように、演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルに立ち上がってからＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’、及びドライブ回路５ｃ，５ｄが動作を開始するとともに、第１のタイマ回路５ｆの動作も開始する。
【００５１】
このような本参考例では、インバータ回路３の発振開始時の演算回路５ｉ’（出力補正手段）の調光動作が禁止されているため、インバータ回路３等に過大なストレスが印加されることなく、さらに所定の電力が出力された状態で第１のタイマ回路５ｆが動作するため、放電灯Ｌａのフィラメントに所定の予熱電流を所定の時間、確実に供給することができる。また、これらの各制御回路が１つの集積回路で構成されているため、各制御回路間の時間遅れが殆どなく、且つ少ない部品点数で構成することができる。
【００５２】
（参考例５）
図１０（ａ）〜（ｆ）は参考例３の図７、図８に示す放電灯点灯装置の各部波形のタイムチャートを示したもので、図１０（ａ）は制御電圧Ｖｃｃ、図１０（ｂ）は演算回路５ｉ’の調光信号出力、図１０（ｃ）は第１のタイマ回路５ｆの予熱信号出力、図１０（ｄ）は第１のタイマ回路５ｆの始動信号出力、図１０（ｅ）はＰＦＣ制御回路５ａ’の出力、図１０（ｆ）はＩＮＶ制御回路５ｂ’の出力を各々示す。
【００５３】
このタイムチャートは、第１のタイマ回路５ｆの先行予熱期間（予熱モード）、及び始動電圧印加期間（始動モード）の切替えのタイミングと、出力補正手段たる演算回路５ｉ’の出力との関係を示したものであり、従来、先行予熱期間Ｔ１内で演算回路５ｉ’が調光動作可能な時に外部信号Ｓ１が変化した場合、インバータ回路３の出力も変化することになり、放電灯Ｌａのフィラメントに供給される予熱電流に過不足が生じ、放電灯Ｌａが点灯しなかったり、あるいは予熱電流・電圧の過多によって放電灯Ｌａの寿命が悪化する恐れがあった。
【００５４】
そこで、本参考例においては、第１のタイマ回路５ｆで設定される先行予熱期間Ｔ１が終了してから始動電圧印加期間Ｔ２が終了するまでの間の時間ｔ１までは、出力補正手段たる演算回路５ｉ’の調光動作を禁止していることを特徴としており、そのため、上記予熱電流の過不足が発生する恐れはなく、放電灯Ｌａに安定した予熱電流を供給することができる。また、これらの各制御回路が１つの集積回路で構成されているため、各制御回路間の時間遅れが殆どなく、且つ少ない部品点数で構成することができる。
【００５５】
（参考例６）
図１１（ａ）〜（ｆ）は参考例３の図７、図８に示す放電灯点灯装置の各部波形のタイムチャートを示したもので、図１１（ａ）は制御電圧Ｖｃｃ、図１１（ｂ）は演算回路５ｉ’の調光信号出力、図１１（ｃ）は第１のタイマ回路５ｆの予熱信号出力、図１１（ｄ）は第１のタイマ回路５ｆの始動信号出力、図１１（ｅ）はＰＦＣ制御回路５ａ’の出力、図１１（ｆ）はＩＮＶ制御回路５ｂ’の出力を各々示す。
【００５６】
このタイムチャートは、第１のタイマ回路５ｆの先行予熱期間（予熱モード）、及び始動電圧印加期間（始動モード）の切替えのタイミングと、出力補正手段たる演算回路５ｉ’の出力との関係を示したものであり、従来、先行予熱期間Ｔ１及び始動電圧印加期間Ｔ２内において、演算回路５ｉ’が調光動作可能な時に外部信号Ｓ１が変化した場合、インバータ回路３の出力も変化することになり、放電灯Ｌａのフィラメントに供給される予熱電流だけでなく始動電圧にも過不足が生じ、放電灯Ｌａが点灯しなかったり、あるいは放電灯Ｌａの寿命が悪化する恐れがあった。あるいは、放電開始前後での放電灯Ｌａのランプインピーダンスが大きく異なるため、インバータ回路３や放電灯Ｌａの動作状態に大きな変化が生じ、それを補正するために演算回路５ｉ’の出力が不安定になることも考えられる。
【００５７】
そこで、本参考例においては、出力補正手段たる演算回路５ｉ’の調光動作の禁止を解除するタイミングを、始動電圧印加期間Ｔ２の終了時点ｔ２、すなわち点灯に切り替わるモード切替えのタイミングとほぼ同期させていることを特徴としている。例えば、演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルに固定された状態では演算回路５ｉ’による調光動作が禁止される場合、点灯時に動作検出回路６によって放電灯Ｌａの出力を検出するフィードバック制御を有効に行うには、演算回路５ｉ’が出力する調光信号をＨｉｇｈレベルよりもやや低いレベルとする必要がある。これは、点灯時に演算回路５ｉ’が出力する調光信号がＨｉｇｈレベルである場合、演算回路５ｉ’による調光動作が禁止されるため、動作検出回路６によるフィードバック制御が行われず、インバータ回路３の出力が大きくなり過ぎてスイッチング素子Ｑ２，Ｑ３に過大なストレスが印加される恐れがあるためである。
【００５８】
したがって、第１のタイマ回路５ｆのカウントした動作時間が始動電圧印加期間Ｔ２を終了するまで、演算回路５ｉ’による調光動作を禁止している場合には、始動電圧印加期間Ｔ２から点灯への切替と同時に演算回路５ｉ’による調光動作を開始させることが望ましい。
【００５９】
このような本参考例では、演算回路５ｉ’による調光動作開始のタイミングと、第１のタイマ回路５ｆの始動電圧印加期間Ｔ２から点灯への切替のタイミングがほぼ同期しているため、インバータ回路３に過大なストレスが印加されることなく、さらに予熱・始動時にインバータ回路３の出力が不安定になり、放電灯Ｌａの不点灯や短寿命が発生することもない。また、これらの各制御回路が１つの集積回路で構成されているため、各制御回路間の時間遅れが殆どなく、且つ少ない部品点数で構成することができる。
【００６０】
（参考例７）
図１２に示す本参考例の放電灯点灯装置の回路構成は、参考例１乃至６と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００６１】
本参考例は、放電灯Ｌａの異常状態を検出して異常検出信号を出力する異常検出回路７を備えている。また、整流器１、直流電源回路２、インバータ回路３、負荷回路４は回路ブロックで示し、各ブロックの主な構成要素のみを図示しておく。
【００６２】
制御用集積回路５は、直流電源回路２のスイッチング素子Ｑ１のオン・オフ時間の制御信号を出力する第１の制御手段５ａと、第１の制御手段５ａから出力される制御信号によってスイッチング素子Ｑ１の駆動信号を出力するドライブ回路５ｃと、インバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間の制御信号を出力する第２の制御手段５ｂと、第２の制御手段５ｂから出力される制御信号によってスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するドライブ回路５ｄと、電源投入後のインバータ回路３のスイッチング素子Ｑ２，Ｑ３が発振を開始してから（第１の制御手段５ａ，第２の制御手段５ｂ，ドライブ回路５ｃ，５ｄが起動してから）の時間をカウントして、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定する第１のタイマ回路５ｆ（第１のタイマ手段）と、第１のタイマ回路５ｆの出力に応じてインバータ回路３のスイッチング素子Ｑ２，Ｑ３のオン・オフ時間を切替える動作切替回路５ｇと、放電灯Ｌａに異常が生じた際に、異常検出回路７からの異常検出信号を受けて異常状態を判別する異常判別手段５ｊと、異常判別手段５ｊで判別した異常状態が所定の時間継続していることを判別する第２のタイマ回路５ｋ（第２のタイマ手段）と、第２のタイマ回路５ｋで異常状態の継続を認識した場合、第１の制御手段５ａと第２の制御手段５ｂとに出力抑制信号を出力して、直流電源回路２とインバータ回路３との出力を低下、もしくは停止させるよう制御する第１の出力抑制手段５ｍと、第１の出力抑制手段５ｍが出力抑制動作を行う時間を設定し、設定した所定の時間経過後は第１のタイマ回路５ｆを初期状態にリセットする第３のタイマ回路５ｌ（第３のタイマ手段）と、電源投入時（起動時）、制御用集積回路５内の各回路に制御電源を供給するために直流電源回路２の出力から生成した制御電源を供給する起動回路５ｅとからなり、同一のウエハ上に構成されている。なお、第１の出力抑制手段５ｍは、第２のタイマ回路５ｋで異常状態の継続を認識した場合、第１の制御手段５ａと第２の制御手段５ｂとのうち少なくともいずれか一方に出力抑制信号を出力してもよい。
【００６３】
次に本参考例の動作について図１３（ａ）〜（ｇ）のタイムチャートを用いて説明する。負荷である放電灯Ｌａが定常Ｆｕｌｌ点灯モード時に異常が発生し、異常検出回路７が出力する異常検出信号がＬｏｗレベルからＨｉｇｈレベルに反転すると（時間ｔ３）、異常判別手段５ｊは異常信号を出力し、異常信号を受けた第２のタイマ回路５ｋは異常状態発生からの継続時間のカウントを開始し、所定時間（本参考例では第２のタイマ回路５ｋが発振させている三角波３回分）の異常継続を認識すると第１の出力抑制手段５ｍが出力する出力抑制信号がＬｏｗレベルからＨｉｇｈレベルに反転する（時間ｔ４）。
【００６４】
すると、このＨｉｇｈレベルの出力抑制信号を受けた第１，第２の制御手段５ａ，５ｂがドライブ回路５ｃ，５ｄを介してスイッチング素子Ｑ１〜Ｑ３のオン・オフを制御して各出力を抑制し、直流電源２、インバータ回路３の各出力は低下して、異常時出力抑制モードになる。
【００６５】
また、出力抑制信号がＬｏｗレベルからＨｉｇｈレベルに反転すると同時に、第３のタイマ回路５ｌが出力抑制状態の維持時間のカウントを開始する。そして、第３のタイマ回路５ｌが所定時間（本参考例では第３のタイマ回路５ｌが発振させている三角波７回分）の維持時間を認識すると、第３のタイマ回路５ｌから第１のタイマ回路５ｆにリセット信号が出力され（時間ｔ５）、第１のタイマ回路５ｆのカウント動作がリセットされることにより放電灯点灯装置の動作モードが初期状態に戻り、第１のタイマ回路５ｆに設定された放電灯Ｌａのフィラメントの先行予熱期間、始動電圧印加期間に従って、予熱モードが開始し、さらに始動モードが開始して（時間ｔ６）、再びＦｕｌｌ点灯モード（時間ｔ７）になる。
【００６６】
このような本参考例では、直流電源回路２、インバータ回路３の出力制御を行う各回路が同一ウエハ上に構成され、かつ同一のタイマ回路を用いて出力制御を行うことによって、直流電源回路２とインバータ回路３との間の伝達の遅れや、干渉を最小限に抑えることができ、検出過渡動作時の誤動作を防止することができるという効果が得られる。
【００６７】
（参考例８）
本参考例の回路構成は、図１２に示す参考例７と同様であり、参考例７で示した第１〜第３のタイマ回路５ｆ，５ｋ，５ｌについて、各々の周囲温度変動特性を図１４に示す。第１，第２のタイマ回路５ｆ，５ｋは周囲温度が上昇するとタイマ時間が減少する負特性であり、第３のタイマ回路５ｌは周囲温度が上昇するとタイマ時間も増加する正特性を持っており、各タイマ回路の機能と、周囲温度の高低に対するタイマ時間の変動について図１５に示す。
【００６８】
まず、第１のタイマ回路５ｆは、放電灯Ｌａのフィラメントの先行予熱期間（予熱モード）及び始動電圧印加期間（始動モード）を設定する役割を持っている。そして、放電灯Ｌａは周囲温度が下がると起動初期放電を開始しにくい状態となる。そこで、第１のタイマ回路５ｆに負特性を持たせることにより常温時より低温時の先行予熱時間及び始動電圧印加時間が長くなり、低温時にも確実に放電灯Ｌａを始動させることができる。
【００６９】
次に第２のタイマ回路５ｋは、異常状態が所定時間継続していることを判別する役割を持っており、異常が発生してから異常時出力抑制モードに移行する間での時間を設定している。放電灯Ｌａに異常が発生した場合、インバータ回路３を構成する電子部品に正常動作時より大きなストレスが印加され、電子部品の温度が上昇する。そこで、第２のタイマ回路５ｋに負特性を持たせることにより、電子部品の温度上昇による周囲温度の上昇に対し、第２のタイマ回路５ｋがカウントする時間が短くなり、異常の発生から異常時出力抑制モードに移行するまでの時間が短くなり、電子部品に印加されるストレスを減らす方向に働く。
【００７０】
そして、第３のタイマ回路５ｌは、異常時出力抑制モードから、第１のタイマ回路５ｆを初期状態にリセットして、直流電源回路２及びインバータ回路３を初期状態から再始動させるまでの時間を設定する役割を持っており、異常時出力抑制モードの維持期間を設定している。また、前記同様に、放電灯Ｌａに異常が発生した場合、電子部品にストレスが印加され、電子部品の温度が上昇するので、異常時出力抑制モードの維持期間は、このような異常状態となったときに上昇した電子部品の温度を低下させるために設けられている。そこで、第３のタイマ回路５ｌに正特性を持たせることにより、ストレスの印加により電子部品の温度が上昇したときに、異常時出力抑制モードの維持期間が長くなり、電子部品の温度が低下するための充分な時間を確保することができる。したがって、ストレスが大きく、電子部品の温度上昇が大きくなればなるほど、異常時出力抑制モードの維持期間が長くなり、印加されるストレスの大小により異常時出力抑制モードの時間が変化する。
【００７１】
このような本参考例では、周囲の環境変化をはじめ、起動初期から安定点灯状態に移行したときや、放電灯Ｌａの異常となったとき等、周囲温度が変化した場合、周囲温度の変化に応じた出力制御の変化をもたらし、直流電源回路２及びインバータ回路３の出力制御動作性能を向上させて、安定した最適動作を維持することができ、前記所定の周囲温度変化特性を持たせた各タイマ回路を集積回路として同一ウエハ上に構成することにより、相互間の特性ばらつきを最小限に抑えることができて、各タイマ回路間の相対的な特性のバラツキも殆どなく、安定した最適動作を実現することできる。
【００７２】
（参考例９）
図１６に示す本参考例の放電灯点灯装置の回路構成は、参考例１乃至６と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００７３】
本参考例は、インバータ回路３のスイッチング素子Ｑ２のソース端子に直列に接続した抵抗Ｒ１からなり、インバータ回路３の出力電流、すなわち抵抗Ｒ１の両端電圧を放電灯Ｌａの動作状態として検出する動作検出回路６と、この電圧波形から放電灯Ｌａの異常状態を検出して異常検出信号を出力する異常検出回路７とを備えている。
【００７４】
制御用集積回路５は、図１２に示す参考例７と略同様であり、直流電源回路２の出力電圧レベルをモニタし出力する電源出力検出回路５ｎを備えている点が異なる。
【００７５】
次に本参考例の動作について図１７（ａ）〜（ｄ）の波形、図１８（ａ）〜（ｄ）、図１９（ａ）〜（ｅ）の各タイムチャートを用いて説明する。図１７（ａ）に示すインバータ回路３のスイッチング素子Ｑ２の駆動信号に対し、放電灯Ｌａの正常時のターンオフ時には図１７（ｂ）に示すような正の動作電流がスイッチング素子Ｑ２に流れる。放電灯Ｌａの異常時には共振用のインダクタＬ３、コンデンサＣ４により構成されるＬＣ共振回路の共振電流が駆動信号に対して進み位相（進相）になり、ターンオフ時には図１７（ｃ）に示すような負の動作電流がスイッチング素子Ｑ２に流れる。
【００７６】
この異常動作モードを検出するために本参考例では、スイッチング素子Ｑ２の動作電流を抵抗Ｒ１の両端電圧として異常検出回路７が検出し、スイッチング素子Ｑ２の駆動信号の立下がり時における動作電流の極性によって異常状態を判別する異常判別手段５ｊを用いている。つまり、スイッチング素子Ｑ２の駆動信号の立下がり時を位相検出点として、位相検出点での動作電流が正であれば正常、負であれば異常といった判断を異常判別手段５ｊが行い、参考例７同様に、第２のタイマ回路５ｋを介して第１の出力抑制手段５ｍへと異常信号を伝達して異常時出力抑制モードに切り替えて保護制御を行う。
【００７７】
しかし、起動初期において、図１８（ａ）に示す直流電源回路２の出力電圧の立ち上がり時の過渡動作時（時間ｔ８〜ｔ９）に、放電灯Ｌａが正常であるにも関わらず、負荷回路４にＬＣ共振回路を有するインバータ回路３の入力電圧が低いために進相動作が発生するため、図１８（ｃ）に示すように異常検出回路７が異常検出信号を出力する場合がある。そこで図１８（ｂ）に示すように、電源出力検出回路５ｎは、検出した直流電源回路２の出力電圧レベルが所定の電圧レベルを超える時間ｔ１０までは出力抑制動作を停止させる異常検出停止信号を第１の出力抑制手段５ｍに出力している。したがって、図１８（ｄ）に示すようにインバータ回路３の出力は、異常時出力抑制モードに切替わることなく、予熱モード、始動モード、Ｆｕｌｌ点灯モードの各動作を行うことができる。
【００７８】
次に、放電灯Ｌａの異常時には、ＬＣ共振回路の共振電流の進相状態が継続し、図１９（ｃ）に示すように異常検出回路７が出力する異常検出信号も継続するので、図１９（ｂ）に示す異常検出停止信号が終了する時間ｔ１２を過ぎても、異常検出信号がＨｉｇｈレベルを維持するため、異常判別手段５ｊによって異常であると認識されて、第２のタイマ回路５ｋが異常の継続時間のカウントを開始する。そして、所定時間（本参考例では第２のタイマ回路５ｋが発振させている三角波３回分）の異常継続を認識すると（時間ｔ１２〜ｔ１３）、第１の出力抑制手段５ｍが働き、インバータ回路３の出力を低減して異常時出力抑制モードに切替えると同時に、直流電源回路２の出力も低減させている。このとき、異常検出停止信号は再び出力を開始する。次に第３のタイマ回路５ｌが所定の異常時出力抑制モードの維持時間（時間ｔ１３〜ｔ１４）を認識すると、第３のタイマ回路５ｌから第１のタイマ回路５ｆにリセット信号が出力され、第１のタイマ回路５ｆのカウント動作がリセットされることにより放電灯点灯装置の動作モードが初期状態に戻り（時間ｔ１４）、第１のタイマ回路５ｆに設定された放電灯Ｌａのフィラメントの先行予熱期間に従って、予熱モードが開始して、放電灯Ｌａが再始動する。そして、再び直流電源回路２の出力電圧レベルが所定の電圧レベルを超えると異常検出停止信号が終了する（時間ｔ１５）。
【００７９】
このような本参考例では、直流電源回路２、インバータ回路３の出力制御を行う各回路が同一ウエハ上に構成され、かつ同一のタイマ回路、及び異常保護用制御回路を用いて出力制御を行うことによって、直流電源回路２とインバータ回路３との間の伝達の遅れなく確実に異常保護制御を行うことができ、また異常時の検出過渡動作時においても相互間の干渉による検出の誤動作を防止することができるという効果が得られる。
【００８０】
（参考例１０）
本参考例は、図２０（ａ）〜（ｄ）のタイムチャートに示すように、異常検出停止信号を、起動時間ｔ１６から第１のタイマ回路５ｆで設定される先行予熱期間が終了する時間ｔ１８までの期間内の時間ｔ１７に終了させて、異常検出動作の停止を異常判別手段５ｊの動作を停止させることで行っていることが特徴である。
【００８１】
次に本参考例の動作について説明する。参考例９で説明した起動初期の進相動作発生に対して、起動時から先行予熱期間が終了する期間（時間ｔ１６〜ｔ１８）内の所定の期間（時間ｔ１６〜ｔ１７）の間に、図２０（ｂ）に示すように、電源出力検出回路５ｎは、異常判別動作を停止させる異常検出停止信号を異常判別手段５ｊに出力している。したがって、図２０（ｃ）に示す起動初期の進相動作による異常検出信号が異常判別手段５ｊに入力されても異常であるとは判別せず、第２のタイマ回路５ｋ、第１の出力抑制手段５ｍへの信号の伝達はなく、図２０（ｄ）に示すようにインバータ回路３の出力は予熱モードから始動モード、Ｆｕｌｌ点灯モードへと、正常時のシーケンス通りの出力制御が進む。放電灯Ｌａの異常時には、異常判別動作の停止期間（時間ｔ１６〜ｔ１７）が終了後、参考例９と同様に異常状態の継続を確認した後、異常時出力抑制モードに移行する。このような本参考例においては、参考例９で必要であった電源出力検出回路５ｎを用いることなく、直流電源回路２とインバータ回路３との間の伝達の遅れなく確実に異常保護制御を行うことができ、また異常時の検出過渡動作時においても相互間の干渉による検出の誤動作を防止することができるという同様の効果を得ることができる。
【００８２】
なお、異常検出動作の停止を第２のタイマ回路５ｋ、または第１の出力抑制手段５ｍの動作を停止させることで行ってもよい。
【００８３】
（参考例１１）
図２１に示す本参考例の放電灯点灯装置の回路構成は、図１６に示す参考例９と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００８４】
本参考例は、放電灯Ｌａのランプ電圧を異常検出回路７に入力して、異常検出回路７はランプ電圧に応じて放電灯Ｌａの異常状態を検出して、異常検出信号を出力するものである。
【００８５】
本参考例の動作について図２２（ａ）〜（ｆ）のタイムチャートを用いて説明する。放電灯Ｌａの正常時における起動初期において、放電灯Ｌａの放電を開始させるため、放電灯Ｌａに始動電圧を印加する始動電圧印加期間（始動モード：時間ｔ２１〜ｔ２３）では、図２２（ｄ）に示すように、一時的にランプ電圧が異常時と同等以上のレベルにまで上昇する領域（時間ｔ２１〜ｔ２２）がある。そのため放電灯Ｌａが正常であっても、図２２（ｅ）に示すように、その領域（時間ｔ２１〜ｔ２２）ではランプ電圧が異常判別しきい値を超えて、異常判別手段５ｊが一時的に異常であると認識してしまう。
【００８６】
そこで、本参考例では図２２（ｂ）に示すように、異常検出停止信号が、始動電圧印加期間（始動モード：時間ｔ２１〜ｔ２３）に、第２のタイマ回路５ｋに出力されて、図２２（ｃ）に示すように異常検出動作の停止を第２のタイマ回路５ｋの動作を停止させることで行っている。そのため、始動モード時に異常判別手段５ｊからの異常信号が第２のタイマ回路５ｋに伝達されても、第２のタイマ回路５ｋは異常の継続時間をカウントすることなく、次段の第１の出力抑制手段５ｍには出力の抑制を指示する信号は伝達されない。したがって、図２２（ｆ）に示すようにインバータ回路３の出力は予熱モードから始動モード、Ｆｕｌｌ点灯モードへと、正常時のシーケンス通りの出力制御が進む。
【００８７】
このような本参考例においては、直流電源回路２、インバータ回路３の出力制御を行う各回路が同一ウエハ上に構成され、かつ同一のタイマ回路、異常保護回路を用いて出力制御を行うことによって、直流電源回路２とインバータ回路３との間の伝達の遅れや、干渉を最小限に抑えることができ、また異常時のストレスを最小限に抑えることができて、検出過渡動作時の誤動作を防止することができるという効果が得られる。
【００８８】
なお、異常検出動作の停止を異常判別手段５ｊ、または第１の出力抑制手段５ｍの動作を停止させることで行ってもよい。
【００８９】
（参考例１２）
図２３に示す本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【００９０】
本参考例は、直流電源回路２の入力電圧を検出する電源入力検出回路８を直流電源回路２の入力端に並列に接続し、電源入力検出回路８が出力する直流電源検出回路２の検出値としきい値Ｖｔｈ１とを比較して、検出値がしきい値Ｖｔｈ１より低いとき、ＰＦＣ制御回路５ａ’，ＩＮＶ制御回路５ｂ’，第１のタイマ回路５ｆの各動作を停止させる比較器ＣＰ１を制御用集積回路５に備えている。
【００９１】
図２４に制御用集積回路５及び電源入力検出回路８の詳細な構成を示し、電源入力検出回路８は、直流電源回路２の入力端に並列に接続した抵抗Ｒ２，Ｒ３の直列回路と、抵抗Ｒ３に並列に接続したコンデンサＣ５とから構成されて、抵抗Ｒ３とコンデンサＣ５との並列回路の両端電圧を検出値として出力している。
【００９２】
制御用集積回路５は、比較器ＣＰ１の出力とＰＦＣ制御回路５ａ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｃに接続したＡＮＤ素子ＩＣ１と、比較器ＣＰ１の出力とＩＮＶ制御回路と５ｂ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｄに接続したＡＮＤ素子ＩＣ２と、比較器ＣＰ１の出力を反転させるＩＮＶ素子ＩＣ３と、起動回路５ｅ（図２４では図示無し）を介して供給される制御用電源Ｖｃｃから基準電源を生成する基準電源Ｅ２とを備えている。
【００９３】
第１のタイマ回路５ｆは、基準電源Ｅ２に接続した定電流源Ｉ１と、定電流源Ｉ１にドレイン端子を接続したＦＥＴ５と、基準電源に各ソース端子を接続し、互いのゲート端子を接続したたＦＥＴ１，ＦＥＴ２と、ドレイン端子をＦＥＴ１のドレイン端子に接続し、ゲート端子をＦＥＴ５のゲート端子に接続したＦＥＴ６と、ソース端子をＦＥＴ２のドレイン端子に接続したＦＥＴ３と、ドレイン端子をＦＥＴ３のドレイン端子に接続し、ゲート端子をＦＥＴ５のドレイン端子に接続したＦＥＴ４と、反転入力端子をＦＥＴ４のドレイン端子に接続し、非反転入力端子をしきい値に接続し、出力をＦＥＴ３のゲート端子に接続した比較器ＣＰ２と、ＣＬＫ端子に比較器ＣＰ２の出力を接続し、ＳＴＯＰ端子にＩＮＶ素子ＩＣ３の出力を接続し、ＯＵＴ１，ＯＵＴ２端子を動作切替回路５ｇに接続したカウンタ回路ＣＮＴ１と、ドレイン端子をＦＥＴ４のドレイン端子に接続し、ゲート端子をＩＮＶ素子ＩＣ３の出力に接続したＦＥＴ７とを備えて、カレントミラー回路を含む回路を構成し、ＦＥＴ１及びＦＥＴ５は、各ドレイン端子とゲート端子とを接続し、ＦＥＴ４〜７は各ソース端子をＧＮＤレベルに接続している。また、制御用集積回路５の外部には比較器ＣＰ２の反転入力端子に接続した発振用コンデンサＣｏｓｃを備えている。
【００９４】
次に本参考例の動作について図２５（ａ）〜（ｇ）のタイムチャートを用いて説明する。まず、電源入力検出回路８は直流電源回路２に入力される脈流電圧を抵抗分圧し、平滑している。
【００９５】
そして、交流電源ＡＣを投入した際、起動用集積回路５が備える起動回路５ｅ（図２４では図示無し）を介して制御電源Ｖｃｃが供給され、電源入力検出回路８の出力信号も立ち上がり（図２５（ａ））、その電圧がしきい値Ｖｔｈ１より低い場合、比較器ＣＰ１の出力がＬｏｗレベルになり（図２５（ｂ））、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力もＬｏｗレベルになって、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号はドライブ回路５ｃ，５ｄに入力されず、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３はオフ状態を維持する。
【００９６】
電源入力検出回路８の出力信号がしきい値Ｖｔｈ１を超えると、比較器ＣＰ１の出力がＨｉｇｈレベルになり（図２５（ｂ））、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力はＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号がそのまま出力され、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号はドライブ回路５ｃ，５ｄに入力されて、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３は駆動状態となる（図２５（ｇ））。
【００９７】
ここで、第１のタイマ回路５ｆでは、発振用コンデンサＣｏｓｃへの充放電電流を、カレントミラー回路、及び比較器ＣＰ２によって制御することによって、発振用コンデンサＣｏｓｃの両端電圧を三角波に生成し（図２５（ｃ））、この三角波としきい値とを比較した比較器ＣＰ２の出力（図２５（ｄ））をクロック信号としてカウンタ回路ＣＮＴ１のＣＬＫ端子に入力している。
【００９８】
また、ここでは図示していないが、比較器ＣＰ２の非反転入力端子には、発振用コンデンサＣｏｓｃの両端電圧の三角波の上限値、下限値を決定するしきい値を入力しており、比較器ＣＰ２の出力に応じて２つのしきい値を切替える構成であればどのような構成であってもよい。
【００９９】
カウンタ回路ＣＮＴ１は、ＳＴＯＰ端子を備えており、このＳＴＯＰ端子の入力がＨｉｇｈレベルのとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１より低いときは、カウント動作を停止してＯＵＴ１，ＯＵＴ２端子の出力をＬｏｗレベルにリセットしている。そして、ＳＴＯＰ端子の入力がＬｏｗレベルに切り替わったとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１を超えたときから、カウント動作を開始する。
【０１００】
カウンタ回路ＣＮＴ１は、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定されており、先行予熱期間終了時点でＯＵＴ１端子をＨｉｇｈレベルに立ち上げ（図２５（ｅ））、始動電圧印加期間終了時点でＯＵＴ２端子をＨｉｇｈレベルに立ち上げている（図２５（ｆ））。
【０１０１】
そして、動作切替回路５ｇは、カウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子の各出力信号に応じて先行予熱期間、始動電圧印加期間、点灯期間を切り替えて、ＩＮＶ発振回路５ｂ’から出力される制御信号の周波数を変化させている。
【０１０２】
ここで、交流電源ＡＣが瞬時停電になった場合、または瞬時にレベル低下した場合は、電源入力検出回路８の検出信号も低下し、比較器ＣＰ１のしきい値Ｖｔｈ１よりも低くなると直流電源回路２、及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３はオフ状態を維持し、カウンタ回路ＣＮＴ１はカウント動作を停止して初期状態（ＯＵＴ１，ＯＵＴ２端子の各出力がＬｏｗレベル）にリセットされる。
【０１０３】
このような本参考例においては、直流電源回路２の入力電圧がかなり低い場合に、直流電源回路２、及びインバータ回路３を動作させることによって生じる各々のスイッチング素子Ｑ１〜Ｑ３への過大なストレスを低減することができる。
【０１０４】
また、直流電源回路２の入力電圧が大幅に低下することによる出力電圧低下によって、放電灯Ｌａが立ち消え状態になり、参考例１１で説明した異常検出回路７が動作して、インバータ回路３が比較的長く停止状態を維持するという誤動作も発生しない。
【０１０５】
さらに、交流電源ＡＣが復帰した場合は、先行予熱からの起動になるため、放電灯Ｌａの寿命を損なうことがない。
【０１０６】
（実施形態１）
本実施形態の放電灯点灯装置の回路構成は、図２３，図２４に示す参考例１２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１０７】
図２６に本実施形態の制御用集積回路５及び電源入力検出回路８の詳細な構成を示し、電源入力検出回路８は抵抗Ｒ２，Ｒ３の直列回路のみで構成されており、したがって電源入力検出回路８の出力信号は交流電源ＡＣを全波整流した脈流電圧波形になる（図２７（ａ））。
【０１０８】
制御用集積回路５は、電源入力検出回路８が出力する直流電源検出回路２の検出値としきい値とを比較する比較器ＣＰ１の出力がＬｏｗレベルならば比較器ＣＰ１の反転入力端子に入力するしきい値をＶｔｈ１に切り替え、比較器ＣＰ１の出力がＨｉｇｈレベルならばしきい値をＶｔｈ２（Ｖｔｈ１＞Ｖｔｈ２）に切り替える（図２７（ｂ），（ｃ））スイッチ素子ＳＷ１と、比較器ＣＰ１の出力を反転してスイッチ素子ＳＷ１に入力するＩＮＶ素子ＩＣ４と、比較器ＣＰ１の出力がＨｉｇｈレベルからＬｏｗレベルへ切り替わった後、所定の時間遅延させてＨｉｇｈレベルの信号を出力する第４のタイマ回路５ｐ（第４のタイマ手段）と、第４のタイマ回路５ｐの出力とＰＦＣ制御回路５ａ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｃに接続したＡＮＤ素子ＩＣ１と、第４のタイマ回路５ｐの出力とＩＮＶ制御回路と５ｂ’との出力のＡＮＤ演算を行い、出力をドライブ回路５ｄに接続したＡＮＤ素子ＩＣ２と、第４のタイマ回路５ｐの出力を反転させるＩＮＶ素子ＩＣ３と、ＩＮＶ素子ＩＣ３の出力を入力される第１のタイマ回路５ｆとを備えている。
【０１０９】
比較器ＣＰ１は、出力に応じてしきい値がＶｔｈ１とＶｔｈ２とに交互に切り替わるのでヒステリシス特性を持っている。
【０１１０】
第１のタイマ回路５ｆは、クロック信号を出力する発振器ＯＳＣ１と、発振器ＯＳＣ１のクロック信号及びＩＮＶ素子ＩＣ３の出力を接続したカウンタ回路ＣＮＴ１とを備え、ＩＮＶ素子ＩＣ３の出力がＨｉｇｈレベルのとき、カウント動作を停止して出力端子の出力をＬｏｗレベルにリセットしている。そして、ＩＮＶ素子ＩＣ３の出力がＬｏｗレベルに切り替わってから、クロック信号のカウント動作を開始する。
【０１１１】
カウンタ回路ＣＮＴ１は、参考例１２と同様の動作を行い、放電灯Ｌａのフィラメントの先行予熱期間及び始動電圧印加期間を設定されており、ＩＮＶ素子ＩＣ３の出力がＬｏｗレベルに切り替わってからクロック信号をカウントして、先行予熱期間終了時点で一方の出力端子をＨｉｇｈレベルに立ち上げ、始動電圧印加期間終了時点で他方の出力端子をＨｉｇｈレベルに立ち上げている。
【０１１２】
第４のタイマ回路５ｐは、ＣＬＫ端子にカウンタ回路ＣＮＴ１の発振器ＯＳＣ１のクロック信号（図２７（ｄ））を接続し、ＳＴＯＰ端子に比較器ＣＰ１の出力を接続したカウンタ回路ＣＮＴ２と、カウンタ回路ＣＮＴ２の出力端子ＯＵＴの出力を反転させるＩＮＶ素子ＩＣ５とを備えている。
【０１１３】
カウンタ回路ＣＮＴ２は、ＳＴＯＰ端子の入力がＨｉｇｈレベルのとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１を超えたときは、クロック信号のカウント動作を停止して出力端子ＯＵＴの出力をＬｏｗレベルにリセットしており、ＩＮＶ素子ＩＣ５の出力はＨｉｇｈレベルとなる。したがって、ＩＮＶ素子ＩＣ３の出力はＬｏｗレベルになって、カウンタ回路ＣＮＴ１は先行予熱期間及び始動電圧印加期間に応じた信号を出力し、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力はＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号がそのまま出力され、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’が出力する各制御信号はドライブ回路５ｃ，５ｄに入力されて、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３は駆動状態となる。
【０１１４】
次に、カウンタ回路ＣＮＴ２のＳＴＯＰ端子の入力がＬｏｗレベルのとき、すなわち電源入力検出回路８の出力信号がしきい値Ｖｔｈ１より低くなったときは、カウンタ回路ＣＮＴ２はクロック信号のカウント動作を開始し、クロック信号の立下りを２回カウントして出力端子ＯＵＴの出力をＨｉｇｈレベルに立ち上げている（図２７（ｅ））。したがって、ＩＮＶ素子ＩＣ３の出力もＨｉｇｈレベルになって、カウント回路ＣＮＴ１は、カウント動作を停止して出力端子の出力をＬｏｗレベルにリセットし、ＡＮＤ素子ＩＣ１，ＩＣ２の各出力もＬｏｗレベルになって、直流電源回路２及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３はオフ状態を維持する。
【０１１５】
このような本実施形態においては、参考例１２と同様の効果を得ることができ、さらに、直流電源回路２に入力される電圧が低下した場合、電源入力検出回路８からの出力信号と比較されるしきい値にヒステリシスを持っており、電圧の低下が所定の期間継続した後に出力が停止するため、外来ノイズ、比較器ＣＰ１の出力のチャタリング等で誤動作して停止する恐れがなくなる。
【０１１６】
また、交流電源ＡＣが一般の商用交流電源であれば、その瞬時電圧降下は比較的短時間で大きい電圧降下が頻繁に発生しやすい傾向にある。本実施形態においては、電圧降下から出力停止するまでに時間遅れがあるために、交流電源ＡＣの比較的短期間の電圧降下の場合は、図２８（ａ）〜（ｄ）に示すように直流電源回路２及びインバータ回路３の各動作を継続し、比較的長時間の電圧降下の場合は、図２９（ａ）〜（ｄ）に示すように直流電源回路２及びインバータ回路３の各動作を停止するため、出力が頻繁に停止して放電灯Ｌａが消灯することによる不快感を使用者に与えることがない。
【０１１７】
（実施形態２）
図３０に示す本実施形態の放電灯点灯装置の回路構成は、図２３に示す参考例１２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１１８】
本実施形態は、参考例１２と同様に、直流電源検出回路２の入力電圧を検出する電源入力検出回路８を直流電源回路２の入力端に並列に接続し、電源入力検出回路８の出力信号を比較器ＣＰ１に入力して、その比較結果をＰＦＣ制御回路５ａ’に入力することによって交流電源ＡＣの瞬時電圧降下、及び停電等を検出して、直流電源回路２、及びインバータ回路３のスイッチング素子Ｑ１〜Ｑ３のオン・オフ動作を停止している。
【０１１９】
さらに本実施形態においては、直流電源回路２の出力端に並列に接続された電源出力検出回路９からの出力信号もＰＦＣ制御回路５ａ’に入力し、電源入力検出回路８が出力する脈流信号をＰＦＣ制御回路５ａ’に直接入力している。
【０１２０】
直流電源回路２は昇圧チョッパ回路で構成されているが、一般的に行われている昇圧チョッパ回路の制御としては、制御部に主に誤差アンプ、マルチプライヤを備えており、昇圧チョッパ回路の出力電圧に比例した信号を誤差アンプに入力している。そして、誤差アンプの出力信号と昇圧チョッパ回路に入力される脈流電圧に比例した信号とはマルチプライヤへ入力され、マルチプライヤの出力信号とスイッチング素子Ｑ１を流れる電流とを比較して、スイッチング素子Ｑ１のオン時間を決定している。
【０１２１】
本実施形態のＰＦＣ制御回路５ａ’も上記と同様の動作を行っており、交流電源ＡＣの正弦波波形に追従してスイッチング素子Ｑ１のオン時間を制御し、直流電源回路２の出力電圧を所望のレベルで安定制御し、交流電源ＡＣから入力される入力電流の波形歪みを大幅に低減することができる。
【０１２２】
さらに、交流電源ＡＣの瞬時電圧降下を検出する電源入力検出回路８が出力する脈流信号と、ＰＦＣ制御回路５ａ’に入力される脈流信号とを同一信号としているため、制御回路の集積化により部品点数の削減、放電灯点灯装置の小型化がより容易にできる。
【０１２３】
（実施形態３）
図３１に示す本実施形態の放電灯点灯装置の回路構成は、図３０に示す実施形態２と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１２４】
本実施形態では、制御用集積回路５に第２の出力抑制回路５ｑ（第２の出力抑制手段）を備え、電源出力検出回路９の出力信号がＰＦＣ制御回路５ａ’だけでなく第２の出力抑制回路５ｑにも入力されており、第２の出力抑制回路５ｑの出力は第１のタイマ回路５ｆに入力されている。
【０１２５】
図３２に本実施形態の制御用集積回路５、電源入力検出回路８、及び電源出力検出回路９の詳細な構成を示し、第２の出力抑制回路５ｑの動作を説明する。なお、この構成は図２６に示す実施形態１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１２６】
電源出力検出回路９は抵抗Ｒ４，Ｒ５の直列回路で構成され、抵抗Ｒ５の両端電圧を出力信号としている。
【０１２７】
第２の出力抑制回路５ｑは、反転入力端子にしきい値Ｖｔｈ３を入力し、非反転入力端子に電源出力検出回路９の出力信号を入力した比較器ＣＰ３からなり、第１のタイマ回路５ｆは、ＡＮＤ素子ＩＣ６，ＩＣ７を備えており、ＡＮＤ素子ＩＣ６，ＩＣ７は一方の入力にカウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子に各々接続して、他方の入力には比較器ＣＰ３の出力を各々接続している。
【０１２８】
この第２の出力抑制回路５ｑは、参考例１２と同様に、カウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子は、起動後の放電灯Ｌａの先行予熱期間において、ＯＵＴ１：”Ｌｏｗレベル”、ＯＵＴ２：”Ｌｏｗレベル”の信号を出力し、放電灯Ｌａに始動電圧を印加する始動期間においては、ＯＵＴ１：”Ｈｉｇｈレベル”、ＯＵＴ２：”Ｌｏｗレベル”の信号を出力し、始動期間の終了後には、ＯＵＴ１：”Ｈｉｇｈレベル”、ＯＵＴ２：”Ｈｉｇｈレベル”の信号を出力し、動作切替回路５ｇは、これらの信号に対応した動作切替えの信号をＩＮＶ制御回路５ｂ’に出力することによって、スイッチング素子Ｑ２，Ｑ３の発振周波数を可変としている。
【０１２９】
ここで、直流電源回路３の出力電圧が所定の電圧より高い場合、すなわち比較器ＣＰ３の出力がＨｉｇｈレベルの場合は、ＡＮＤ素子ＩＣ６，ＩＣ７の各出力は、カウンタ回路ＣＮＴ１のＯＵＴ１，ＯＵＴ２端子の出力となり、先行予熱期間、始動電圧を印加する始動期間、始動終了後の信号が正常に動作切替回路５ｇに伝達される。
【０１３０】
直流電源回路３の出力電圧が所定の電圧より低い場合、すなわち比較器ＣＰ３の出力がＬｏｗレベルの場合は、ＡＮＤ素子ＩＣ６，ＩＣ７の各出力はＬｏｗレベルとなる。すなわち、先行予熱期間中の信号と同一の信号になり、スイッチング素子Ｑ２，Ｑ３の発振周波数も先行予熱期間中の設定と同じ発振周波数に制御される。
【０１３１】
一般的にインバータ回路３の発振周波数は、先行予熱期間の発振周波数＞始動期間の発振周波数＞点灯時の発振周波数という関係に設定されているため、先行予熱期間中の設定と同じ発振周波数に制御されるということは、より高い発振周波数に制御されているということになる。つまり、直流電源回路３の出力電圧が所定の電圧より低下した場合には、インバータ回路３の発振周波数を高くなる方向に変化させて、インバータ回路３から放電灯Ｌａに供給する出力を低減させている。
【０１３２】
ここで、放電灯Ｌａが寿命末期に近い状態であり、さらに参考例７〜１１の異常検出回路７によって異常状態であると判断される直前の状態が継続した場合には、インバータ回路３、負荷回路４を流れる共振電流が著しく増大して、各々の部品の消費電力も増大し、直流電源回路２においても過大な電力を供給しなければならないため、直流電源回路２、インバータ回路３、負荷回路４に過大なストレスが印加されやすくなる。
【０１３３】
さらに、直流電源回路２の出力電力の供給限界を超えると、直流電源回路２の出力電圧は、安定制御されずに低下しやすくなり、放電灯Ｌａのインピーダンスがさらに上昇を続けるため、インバータ回路３のスイッチング素子Ｑ２，Ｑ３には共振電流の進相波形によるストレスが印加され、さらに過剰なストレスが印加されることになる。
【０１３４】
しかし、本実施形態においては、直流電源回路２の出力電圧の低下を検出した場合には、インバータ回路３の発振周波数を高くして放電灯Ｌａへの出力供給を低減させるため、前記共振電流の進相波形によるストレスが印加されず、さらに直流電源回路２、インバータ回路３での消費電力も低減することができる。
【０１３５】
（実施形態４）
本実施形態の放電灯点灯装置の回路構成は、図３１，図３２に示す実施形態３と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１３６】
図３３に本実施形態の制御用集積回路５、電源入力検出回路８、及び電源出力検出回路９の詳細な構成を示し、制御用集積回路５の第１のタイマ回路５ｆは、カウンタ回路ＣＮＴ１の出力としてＯＵＴ１〜ＯＵＴ３端子を備えており、さらに、第２の出力抑制回路５ｑの比較器ＣＰ３の出力とカウンタ回路ＣＮＴ１のＯＵＴ２端子の出力とのＮＡＮＤ演算を行うＮＡＮＤ素子ＩＣ８と、ＮＡＮＤ素子ＩＣ８の出力とＩＮＶ素子ＩＣ５の出力とのＮＡＮＤ演算を行い、演算結果をカウンタ回路ＣＮＴ１のＳＴＯＰ端子に入力するＮＡＮＤ素子ＩＣ９とを備えて、ＡＮＤ素子ＩＣ６はＮＡＮＤ素子ＩＣ８の出力とカウンタ回路ＣＮＴ１のＯＵＴ１端子の出力とのＡＮＤ演算を行い、ＡＮＤ素子ＩＣ７はＮＡＮＤ素子ＩＣ８の出力とカウンタ回路ＣＮＴ１のＯＵＴ３端子の出力とのＡＮＤ演算を行って、各々の演算結果を動作切替回路５ｇに出力しており、さらに電源出力検出回路９の出力信号を比較器ＣＰ３の反転入力端子に接続し、しきい値Ｖｔｈ３を非反転入力端子に接続して構成されており、第２の出力抑制回路５ｑからの出力信号の処理、及び第１のタイマ回路５ｆのカウンタ回路ＣＮＴ１の出力信号の設定が実施形態３とは異なる。
【０１３７】
次に第２の出力抑制回路５ｑ、カウンタ回路ＣＮＴ１の動作について図３４（ａ）〜（ｇ）のタイムチャートを用いて説明する。交流電源ＡＣ投入後、時間ｔ２４で直流電源回路２の出力電圧は立ち上がる（図３４（ａ））と同時に、制御用集積回路５の制御電圧Ｖｃｃも立ち上がり（図３４（ｂ））、所定のレベルに達すると制御用集積回路５内の各部動作を開始する。
【０１３８】
起動初期においては、カウンタ回路ＣＮＴ１のＯＵＴ１〜ＯＵＴ３端子の各出力（図３４（ｃ）〜（ｅ））は全てＬｏｗレベルとなっており、ここで、ＯＵＴ２端子の出力はＮＡＮＤ素子ＩＣ８の一方の入力に接続しているため、ＮＡＮＤ素子ＩＣ８は他方の入力（比較器ＣＰ３の出力）に関わらず、出力はＨｉｇｈレベルとなる。このとき、ＡＮＤ素子ＩＣ６，ＩＣ７の各出力はＬｏｗレベルとなっており、動作切替回路５ｇによってスイッチング素子Ｑ２，Ｑ３の発振周波数は先行予熱期間中の発振周波数に制御される。
【０１３９】
そして、時間ｔ２５でカウンタ回路ＣＮＴ１のＯＵＴ１端子がＨｉｇｈレベルになると、ＡＮＤ素子ＩＣ６の出力もＨｉｇｈレベルになって、動作切替回路５ｇは先行予熱期間を終了して始動期間へと移行して、スイッチング素子Ｑ２，Ｑ３の発振周波数は始動期間中の発振周波数に制御される。
【０１４０】
次に時間ｔ２６でカウンタ回路ＣＮＴ１のＯＵＴ２端子がＨｉｇｈレベルになり、このとき比較器ＣＰ３の出力がＬｏｗレベルであるなら、すなわち直流電源回路２の出力電圧が所定の電圧以上であるならば、ＮＡＮＤ素子ＩＣ８の出力はＨｉｇｈレベルのままであり、スイッチング素子Ｑ２，Ｑ３の発振周波数は始動期間中の発振周波数を維持している。
【０１４１】
さらに時間ｔ２７でカウンタ回路ＣＮＴ１のＯＵＴ２端子がＨｉｇｈレベルになると、ＡＮＤ素子ＩＣ７の出力もＨｉｇｈレベルになって、動作切替回路５ｇは始動期間を終了して、スイッチング素子Ｑ２，Ｑ３の発振周波数は点灯中の発振周波数に制御される。
【０１４２】
時間ｔ２８で何らかの理由で直流電源回路２の出力電圧が低下した場合、比較器ＣＰ３の出力はＨｉｇｈレベルになるために、ＮＡＮＤ素子ＩＣ８の出力はＬｏｗレベルになる。したがってＡＮＤ素子ＩＣ６，ＩＣ７の各出力もＬｏｗレベルになり、動作切替回路５ｇに入力される信号は先行予熱期間中と同じ信号となり、スイッチング素子Ｑ２，Ｑ３の発振周波数は先行予熱期間中の発振周波数に制御される。
【０１４３】
一方で、ＮＡＮＤ素子ＩＣ８の出力はＮＡＮＤ素子ＩＣ９の一方の入力に入力されているため、直流電源回路２の出力電圧が低下してＮＡＮＤ素子ＩＣ８の出力がＬｏｗレベルになると、ＮＡＮＤ素子ＩＣ９は他方の入力に関わらず出力はＨｉｇｈレベルになり、カウンタ回路ＣＮＴ１のＳＴＯＰ端子にＨｉｇｈレベルの信号が入力される。
【０１４４】
カウンタ回路ＣＮＴ１のＳＴＯＰ端子にＨｉｇｈレベルの信号が入力されると、ＯＵＴ１〜ＯＵＴ３端子の各出力はＬｏｗレベルにリセットされ、ＮＡＮＤ素子ＩＣ９の出力がＨｉｇｈレベルの間はカウント動作を停止する。
【０１４５】
そして、ＯＵＴ２端子の出力がＬｏｗレベルになることによって、ＮＡＮＤ素子ＩＣ８の出力はＨｉｇｈレベルになり、ＮＡＮＤ素子ＩＣ９の出力がＬｏｗレベルになるために、カウンタ回路ＣＮＴ１は再びカウント動作を開始する。ここで、ＮＡＮＤ素子ＩＣ９の他方の入力は、実施形態１で説明した、交流電源ＡＣの低下を検出して信号を出力する第４のタイマ回路５ｐの出力を接続しており、交流電源ＡＣが所定の電圧レベルであれば、第４のタイマ回路５ｐの出力はＨｉｇｈレベルであるために上記動作には影響を与えない。
【０１４６】
また、第４のタイマ回路５ｐの出力がＬｏｗレベルになった場合においても、ＮＡＮＤ素子ＩＣ９からＨｉｇｈレベルの信号が出力されて、カウント回路ＣＮＴ１のカウント動作を停止する。
【０１４７】
前記動作を行う本実施形態では、直流電源回路２の出力電圧が低下したときに、電源出力検出回路９の出力信号によってインバータ回路３の発振周波数を高い方向（先行予熱期間の発振周波数＞始動期間の発振周波数＞点灯時の発振周波数）に制御するのは、カウンタ回路ＣＮＴ１のＯＵＴ２端子がＨｉｇｈレベルの信号を出力する時間ｔ２６以降であり、時間ｔ２４〜ｔ２６までの間は電源出力検出回路９の出力信号によるインバータ回路３の発振周波数の可変制御を禁止している。
【０１４８】
交流電源ＡＣを投入直後、直流電源回路２である昇圧チョッパ回路の起動直後の出力電圧は、図３４（ａ）に示すように安定するまでに時間がかかり、リプルが大きい場合もある。また、昇圧チョッパ回路をソフトスタートさせる場合、昇圧チョッパ回路の出力電圧が所定のレベルに安定するまでに比較的長時間を要し、さらに、交流電源ＡＣの変動、使用部品の定数の公差、温度特性等によって出力電圧が安定するまでのリプルが増大することもあるため、実施形態３の構成ではこのリプル電圧による誤動作の恐れがある。
【０１４９】
本実施形態では、この起動時のリプル電圧による誤動作を回避するために、時間ｔ２４〜ｔ２６まで、電源出力検出回路９の出力信号によるインバータ回路３の発振周波数の可変制御を禁止しているため、リプル電圧による誤動作を生じることはない。
【０１５０】
なお、本実施形態では、時間ｔ２６は、ｔ２５≦ｔ２６≦ｔ２７を満たす時間であればどのような時間設定であってもよい。ただし、先行予熱期間から始動電圧印加期間に移行した直後、放電灯Ｌａに高電圧の始動電圧が印加されて点灯するが、共振用インダクタＬ３、共振用コンデンサＣ４の設定によってはこの始動期間中でのインバータ回路３の発振周波数においても定格時に比較的近いランプ電力を消費する場合があり、このときに昇圧チョッパ回路の出力電圧が低下する場合もあり、時間ｔ２６は時間ｔ２７に近いほうが望ましい。
【０１５１】
さらに本実施形態では、カウンタ回路ＣＮＴ１の出力信号をもとに第２の出力抑制回路５ｑの出力信号を後段に伝達しないようにして、電源出力検出回路９の出力信号によるインバータ回路３の発振周波数の可変制御を禁止しているが、この禁止期間中に、第２の出力抑制回路５ｑに設定されているしきい値Ｖｔｈ３の値を切り替えたり、または第２の出力抑制回路５ｑの出力が確実にＬｏｗレベルになるようなロジック回路を構成する等、前記と同様の動作が達成できるならどのような手段を用いてもよい。
【０１５２】
（参考例１３）
本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。
【０１５３】
本参考例の制御用集積回路５は、異常負荷検出回路５ｒと、進相電流検出回路５ｓと、ランプ脱着検出回路５ｔと、遅延回路５ｕとを備えたものである。
【０１５４】
異常負荷検出回路５ｒは、負荷である放電灯Ｌａの状態を検出するものであり、放電灯Ｌａの異常状態を検出したときは、ＰＦＣ制御回路５ａ’及びＩＮＶ制御回路５ｂ’に停止・保護信号を出力して、直流電源回路２及びインバータ回路３の動作を停止または保護状態にする。
【０１５５】
進相電流検出回路５ｓは、スイッチング素子Ｑ２，Ｑ３の電流を検出するものであり、共振用インダクタＬ３、共振用コンデンサＣ４によって形成される共振回路の共振周波数よりも低い周波数で点灯動作させる場合に、放電灯Ｌａの放電状態が不安定な状態（例えばランプインピーダンスが急激に上昇する立消え状態）においては、スイッチング素子Ｑ２，Ｑ３に進相電流が流れるため、その進相状態を検出した場合に、ＰＦＣ制御回路５ａ’及びＩＮＶ制御回路５ｂ’に停止・保護信号を出力して、直流電源回路２及びインバータ回路３の動作を停止または保護状態にする。
【０１５６】
ランプ脱着検出回路５ｔは、放電灯Ｌａの着脱を検出するものであり、放電灯Ｌａが正常に装着されていないことを検出したときは、ＰＦＣ制御回路５ａ’及びＩＮＶ制御回路５ｂ’に停止・保護信号を出力して、直流電源回路２及びインバータ回路３の動作を停止または保護状態にする。
【０１５７】
遅延回路５ｕは、異常負荷検出回路５ｒ、進相電流検出回路５ｓ、ランプ脱着検出回路５ｔから発振停止あるいは保護動作の解除信号を出力した際に、ＰＦＣ制御回路５ａ’での解除動作の開始を遅延させるものである。
【０１５８】
すなわち、各検出回路からの解除信号によって、回路の保護状態（回路停止または出力抑制）から通常動作に復帰させる場合には、ＰＦＣ制御回路への解除信号に遅延回路５ｕで遅延時間を持たせることによって、直流電源回路２からインバータ回路３へ供給する電圧が低い状態で復帰直後の負荷状態を検出することができる。
【０１５９】
したがって、例えば検出誤動作によって解除信号が出力された場合でも、解除信号に遅延を持たせることによって、部品、素子へのストレスを抑えた状態で負荷状態を判別することができる。
【０１６０】
そして、本参考例においても、ＰＦＣ制御回路５ａ’、ＩＮＶ制御回路５ｂ’、異常負荷検出回路５ｒ、進相電流検出回路５ｓ、ランプ脱着検出回路５ｔを含む各制御回路、各検出回路を同一の集積回路（制御用集積回路５）に備えており、外部にて別々にロジック回路を構成するものと比較して、過渡的に発生するストレスモードによるノイズの影響を受けにくくなるため、安定した動作を行うことができ、検出・保護動作を素早く行うことができ、ストレスが印加される期間を最小限に抑えることができる。
【０１６１】
なお、本参考例には記載していないが、異常負荷検出、進相電流検出、ランプ脱着検出の動作を行う外部回路については、その種類を問わない。また、回路の保護状態についても、発振停止、間欠発振、出力抑制等の部品、素子へのストレスを緩和できる手段であれば、その方法は問わない。
【０１６２】
（参考例１４）
本参考例の放電灯点灯装置の回路構成は、図５に示す参考例１と略同様の構成を有しており、同様の構成には同一の符号を付して説明は省略する。本参考例の制御用集積回路５は、直流電源回路２の出力電圧を検出してＰＦＣ制御回路５ａ’にフィードバックする出力電圧フィードバック回路５ｗと、ＩＮＶ制御回路５ｂ’に接続し、ドライブ回路５ｄに出力する制御信号の周波数を設定することでインバータ回路３の発振周波数を設定する発振部５ｖとを備えている。
【０１６３】
放電灯Ｌａを含む共振回路の共振動作によって点灯を行う放電灯点灯装置は、周囲温度によるランプインピーダンスの変化による大きな影響を受ける。放電灯Ｌａの周囲温度が高い場合、ランプインピーダンスの低下によって、ランプ電流が増加し、逆に周囲温度が低い場合にはランプ電流が減少する。特に、放電灯Ｌａへの出力電力を一定に保とうとする補正機能を設けた回路は前記現象が顕著に現れる。
【０１６４】
そこで、本参考例においては、制御用集積回路５の周囲温度をパラメータとして、インバータ回路３の出力を高温時には減少させ、低温時には増加させる温度依存性を制御用集積回路５の特性に持たせたことを特徴とする。
【０１６５】
具体的には、制御用集積回路５の周囲温度に対して、インバータ回路３の発振周波数に正の温度特性、すなわち発振部５ｖが出力する発振周波数に正の温度特性を持たせ、出力電圧フィードバック回路５ｗがフィードバックする信号に負の温度特性、すなわち直流電源回路２の出力電圧に負の温度特性を持たせた。
【０１６６】
したがって、放電灯Ｌａの周囲温度が高い状態、すなわち制御用集積回路５の周囲温度が高い状態では、ランプ電流の過剰な増加を抑制し、逆に放電灯Ｌａの周囲温度が低い状態、すなわち制御用集積回路５の周囲温度が低い状態では、ランプ電流を増加させることによって、放電灯Ｌａを安定して点灯させることができる。
【０１６７】
この方式においては、特に制御用集積回路５の内部に複数の出力制御要因（本参考例では直流電源回路制御とインバータ回路制御）を備えたものは、同一チップ内で回路を構成するために素子間のバラツキを抑制することができ、同じ周囲温度に対して制御を行うことができて、精度のよい出力制御を行うことができる。
【０１６８】
また、本参考例では、直流電源回路制御とインバータ回路制御の両方について温度依存性を持たせたが、必要に応じていずれか１つでもよいし、他に出力を変化させる要因があれば、それでもよい。たとえば、出力電力を一定に保つ補正機能を持つ放電灯点灯装置に対しては、補正のためのフィードバック信号、あるいは基準となる電圧に温度依存性を持たせることによっても本参考例と同様の効果を得ることができる。
【０１６９】
したがって、同一の集積回路に精度よく温度特性を持たせることによって、放電灯Ｌａを安定に点灯させ、部品、素子にかかるストレスを低減して、過剰な温度上昇を抑制することができる。
【０１７０】
（参考例１５）
図３７は、実施形態１〜４及び参考例１〜１４の放電灯点灯装置をプリント基板Ｐ上に配置した構成を示す。プリント基板Ｐは、部品の実装面を長方形に形成し、実装面の長手方向の一端に交流電源ＡＣを接続する入力端子Ｔ１を配置し、その一端側から他端側に入力部１ａ（整流器１を含む）、直流電源回路２、制御用集積回路５、放電灯Ｌａを除く負荷回路４を順に配置して、実装面の長手方向の他端には放電灯Ｌａを接続するための出力端子Ｔ２，Ｔ３を配置している。
【０１７１】
制御用集積回路５は、直方体のパッケージを備えて、パッケージの長手方向に沿った両側面にリード（図示なし）を設けており、パッケージの長辺方向をプリント基板Ｐの長辺方向と同一方向として配置されている。そして、そのリードのうち直流電源回路２のスイッチング素子Ｑ１の駆動信号を出力するリードは、入力端子Ｔ１側である一端側に設けられ、インバータ回路２のスイッチング素子Ｑ２，Ｑ３を駆動するリードは入力端子Ｔ２，Ｔ３側である他端側に設けられている。
【０１７２】
そして、直流電源回路２のスイッチング素子Ｑ１は制御用集積回路５より入力端子Ｔ１側に配置し、インバータ回路３のスイッチング素子Ｑ２，Ｑ３は制御用集積回路５より出力端子Ｔ２，Ｔ３側に配置し、且つスイッチング素子Ｑ１〜Ｑ３は、プリント基板Ｐの一方の側面側に互いに並んで配置されている。したがって、スイッチング素子Ｑ１の駆動信号の配線が、負荷回路４からの信号線と交差しないようにプリント基板Ｐ上の配線を行うことが比較的容易になり、信号線の交差によって引き起こされるノイズによる誤動作を防止することができる。
【０１７３】
また、直流電源回路２のスイッチング素子Ｑ１の駆動信号と、インバータ回路３のスイッチング素子Ｑ２，Ｑ３の駆動信号との各配線が、互いに交差することなく配線可能となる。
【０１７４】
また、スイッチング素子Ｑ１を制御用集積回路５のスイッチング素子Ｑ１の駆動信号を出力するリードの近傍に配置し、スイッチング素子Ｑ２，３を制御用集積回路５のスイッチング素子Ｑ２，Ｑ３の駆動信号を出力するリードの近傍に配置することによって、各駆動信号の配線が最短となって駆動信号のパターン面積を減少させて、輻射雑音を低減することができる。
【０１７５】
さらには、温度上昇が高い部品である入力部１ａ、スイッチング素子Ｑ１〜Ｑ３、負荷回路４を避ける位置に、参考例８または参考例１４で説明した温度依存性を持った制御用集積回路５を配置することによって部品実装上、最も正確に周囲温度を制御用集積回路５に反映することができる。
【０１７６】
２つめの配置例としては、図３８に示すように、部品の実装面を長方形に形成したプリント基板Ｐの実装面の長手方向の一端に交流電源ＡＣを接続する入力端子Ｔ１を配置し、その一端側から他端側に入力部１ａ（整流器１を含む）、直流電源回路２、スイッチング素子Ｑ１、制御用集積回路５、スイッチング素子Ｑ２，Ｑ３、放電灯Ｌａを除く負荷回路４を順に配置して、実装面の長手方向の他端には放電灯Ｌａを接続するための出力端子Ｔ２，Ｔ３を配置しても、前記同様の効果を得ることができる。
【０１７７】
さらには、プリント基板Ｐの実装面の形状は長方形に限らず、図３９に示すように、略Ｌ字形の実装面を有するプリント基板Ｐを用いてもよく、この場合は長辺方向の一端に、直流電源回路２と入力部１ａとを短辺方向に並んで配置し、他端側に向かって、スイッチング素子Ｑ１、制御用集積回路５、スイッチング素子Ｑ２，Ｑ３、負荷部４、出力端子Ｔ２，Ｔ３を配置しても、前記同様の効果を得ることができる。
【０１７８】
要するに、プリント基板Ｐ上に、制御用集積回路５を基準として、入力側に直流電源回路２の部品を配置し、出力側にインバータ回路３、負荷回路４の部品を配置する構成であればよい。
【０１７９】
【発明の効果】
請求項１の発明は、少なくとも１つの平滑コンデンサ、及びスイッチング素子を有し、前記スイッチング素子をオン・オフすることで所定の直流電圧を出力する昇圧チョッパ回路と、前記昇圧チョッパ回路の出力端に接続されたスイッチング素子２つの直列回路を少なくとも１つ有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記昇圧チョッパ回路が出力する直流電圧を高周波電圧に変換するインバータ回路と、少なくとも１つの共振インダクタ及び共振コンデンサ及び放電灯を有し、前記インバータ回路から高周波電圧を供給されて前記放電灯が点灯する負荷回路と、前記昇圧チョッパ回路の入力電圧を検出する電源入力検出回路と、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子を制御する制御用集積回路とを備え、前記制御用集積回路は、前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第１の制御手段と、前記インバータ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第２の制御手段と、前記第１の制御手段及び第２の制御手段から出力される制御信号によって、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子の駆動信号を出力するドライブ回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路を起動するための制御電源を供給する起動回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路が起動した後の前記放電灯のフィラメントの先行予熱期間及び始動電圧印加期間を設定し、前記各期間に対応した信号を出力する第１のタイマ手段と、前記第１のタイマ手段の出力に応じて前記インバータ回路のスイッチング素子のオン・オフ時間を切替える動作切替手段と、前記電源入力検出回路の出力信号と第１のしきい値とを比較して、前記電源入力検出回路の出力信号が第１のしきい値より高い場合に、前記制御用集積回路の前記第１のタイマ手段、第１の制御手段、及び第２の制御手段の動作を開始させ、前記電源入力検出回路の出力信号と第１のしきい値より低い第２のしきい値とを比較して、前記電源入力検出回路の出力信号が第２のしきい値より低い場合に低電圧状態であると判別する比較手段と、低電圧状態が所定の期間継続したか否かを判別する第４のタイマ手段とを備え、前記比較手段が低電圧状態であると判別し、第４のタイマ手段が低電圧状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路との動作は停止するので、各制御回路を、１つの制御用集積回路で構成しているため、部品点数を少なくでき、各回路を実装するプリント基板のパターン配線が容易になり、したがって各制御回路間の時間遅れが殆どない小型の放電灯点灯装置を提供することができるという効果がある。また、放電灯の点灯制御を１つの制御用集積回路で行うことができるという効果がある。また、昇圧チョッパ回路の入力電圧がかなり低い場合に、昇圧チョッパ回路及びインバータ回路を動作させることによって生じる各々のスイッチング素子への過大なストレスを低減することができ、さらに、交流電源が復帰した場合は先行予熱期間から起動させれば、放電灯の寿命を損なうことがないという効果がある。また、昇圧チョッパ回路に入力される電圧が低下した場合、ヒステリシス特性により、電圧の低下が所定の期間継続した後に出力が停止するため、外来ノイズ、比較手段の出力のチャタリング等で誤動作して停止する恐れがなくなるという効果がある。また、交流電源が一般の商用交流電源であれば、その瞬時電圧降下は比較的短時間で大きい電圧降下が頻繁に発生しやすい傾向にあるが、電圧降下から出力停止するまでに時間遅れがあるために、出力が頻繁に停止して放電灯が消灯することによる不快感を使用者に与えることがないという効果もある。
【０１８０】
請求項２の発明は、請求項１において、前記制御用集積回路は、クロック信号を生成する発振器を備え、前記第１，第４のタイマ手段は、タイマ手段毎に設定された回数の前記クロック信号をカウントするカウンタ手段を備えるので、同一のクロック信号を用いて出力制御を行うことによって、昇圧チョッパ回路とインバータ回路との間の伝達の遅れや、干渉を最小限に抑えることができるという効果がある。
【０１８１】
請求項３の発明は、請求項１または２において、前記放電灯の異常状態を検出して異常検出信号を出力する異常検出回路と、前記昇圧チョッパ回路の出力電圧を検出した信号を前記第１の制御手段に出力する電源出力検出回路を備え、前記制御用集積回路は、前記異常検出信号に基づいて異常状態であるか否かを判別する異常判別手段と、異常状態が所定の期間継続したか否かを判別する第２のタイマ手段と、前記異常判別手段が異常状態であると判別し、第２のタイマ手段が異常状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止させるよう制御する第１の出力抑制手段と、前記第１の出力抑制手段が動作を開始した後、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止するよう制御する出力抑制期間を設定する第３のタイマ手段と、前記電源出力検出回路の出力信号と所定のしきい値とを比較して、前記電源出力検出回路の出力信号がしきい値より低い場合に、前記インバータ回路の出力を低下させるよう制御する第２の出力抑制手段とを備え、前記出力抑制期間が経過した後は、前記第１のタイマ手段は初期状態にリセットされて再動作し、前記第２の出力抑制手段は、前記第１のタイマ手段で設定される始動電圧印加期間の開始から終了までの間の所定の時間までは動作を停止するので、放電灯の異常時には出力を低減させて回路素子に過大なストレスが印加されることを防ぐことができるという効果がある。また、再起動時には、先行予熱期間と始動電圧印加期間とを経て起動し、各素子にストレスが印加されることを防ぐことができるという効果がある。また、昇圧チョッパ回路の出力が昇圧チョッパ回路の出力電力の供給限界を超える等の原因で昇圧チョッパ回路の出力電圧が所定の電圧より低下した場合には、インバータ回路のスイッチング素子には共振電流の進相波形によるストレスが印加されるが、この場合にはインバータ回路の出力を低下させることで、ストレスを低減させることができるという効果がある。さらに起動直後のリプル電圧による誤動作の発生を防ぐことができるという効果もある。
【０１８２】
請求項４の発明は、請求項３において、前記第１のタイマ手段、及び第２のタイマ手段で設定される時間は負の温度特性を有し、前記第３のタイマ手段で設定される時間は正の温度特性を有するので、周囲の環境変化をはじめ、起動初期から安定点灯状態に移行したときや、放電灯の異常となったとき等、周囲温度が変化した場合、周囲温度の変化に応じた出力制御の変化をもたらし、昇圧チョッパ回路及びインバータ回路の出力制御動作性能を向上させて、安定した最適動作を維持することができるという効果がある。
【０１８３】
請求項５の発明は、請求項３または４において、前記第１の制御手段は、前記電源出力検出回路の出力信号と前記電源入力検出回路の出力信号とに基づいて前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間を制御するので、昇圧チョッパ回路の出力電圧を所望のレベルで安定制御し、交流電源から入力される入力電流の波形歪みを大幅に低減することができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の基本構成を示す図である。
【図２】 本発明の第２の基本構成を示す図である。
【図３】 本発明の第３の基本構成を示す図である。
【図４】 本発明の第４の基本構成を示す図である。
【図５】 本発明の参考例１の回路構成を示す図である。
【図６】 本発明の参考例２の回路構成を示す図である。
【図７】 本発明の参考例３の第１の回路構成を示す図である。
【図８】 本発明の参考例３の第２の回路構成を示す図である。
【図９】 （ａ）〜（ｅ）本発明の参考例４の動作のタイムチャートを示す図である。
【図１０】 （ａ）〜（ｆ）本発明の参考例５の動作のタイムチャートを示す図である。
【図１１】 （ａ）〜（ｆ）本発明の参考例６の動作のタイムチャートを示す図である。
【図１２】 本発明の参考例７の回路構成を示す図である。
【図１３】 （ａ）〜（ｇ）本発明の参考例７の動作のタイムチャートを示す図である。
【図１４】 本発明の参考例８の周囲温度変動特性を示す図である。
【図１５】 本発明の参考例８の機能・特性を示す図である。
【図１６】 本発明の参考例９の回路構成を示す図である。
【図１７】 （ａ）〜（ｄ）本発明の参考例９の動作波形を示す図である。
【図１８】 （ａ）〜（ｄ）本発明の参考例９の正常時の動作のタイムチャートを示す図である。
【図１９】 （ａ）〜（ｅ）本発明の参考例９の異常時の動作のタイムチャートを示す図である。
【図２０】 （ａ）〜（ｄ）本発明の参考例１０の動作のタイムチャートを示す図である。
【図２１】 本発明の参考例１１の回路構成を示す図である。
【図２２】 （ａ）〜（ｆ）本発明の参考例１１の動作のタイムチャートを示す図である。
【図２３】 本発明の参考例１２の回路構成を示す図である。
【図２４】 本発明の参考例１２の部分回路構成を示す図である。
【図２５】 （ａ）〜（ｇ）本発明の参考例１２の動作のタイムチャートを示す図である。
【図２６】 本発明の実施形態１の回路構成を示す図である。
【図２７】 （ａ）〜（ｅ）本発明の実施形態１の動作の第１のタイムチャートを示す図である。
【図２８】 （ａ）〜（ｄ）本発明の実施形態１の動作の第２のタイムチャートを示す図である。
【図２９】 （ａ）〜（ｄ）本発明の実施形態１の動作の第３のタイムチャートを示す図である。
【図３０】 本発明の実施形態２の回路構成を示す図である。
【図３１】 本発明の実施形態３の回路構成を示す図である。
【図３２】 本発明の実施形態３の部分回路構成を示す図である。
【図３３】 本発明の実施形態４の部分回路構成を示す図である。
【図３４】 （ａ）〜（ｇ）本発明の実施形態４の動作のタイムチャートを示す図である。
【図３５】 本発明の参考例１３の回路構成を示す図である。
【図３６】 本発明の参考例１４の回路構成を示す図である。
【図３７】 本発明の参考例１５の第１の部品配置を示す図である。
【図３８】 本発明の参考例１５の第２の部品配置を示す図である。
【図３９】 本発明の参考例１５の第３の部品配置を示す図である。
【図４０】 従来例の第１の回路構成を示す図である。
【図４１】 従来例の部品配置を示す図である。
【図４２】 従来例の第２の回路構成を示す図である。
【符号の説明】
１ 整流器
２ 直流電源回路
３ インバータ回路
４ 負荷回路
５ 制御用集積回路
５ａ 第１の制御手段
５ｂ 第２の制御手段
５ｃ，５ｄ ドライブ回路
Claims (5)
- 少なくとも１つの平滑コンデンサ、及びスイッチング素子を有し、前記スイッチング素子をオン・オフすることで所定の直流電圧を出力する昇圧チョッパ回路と、前記昇圧チョッパ回路の出力端に接続されたスイッチング素子２つの直列回路を少なくとも１つ有し、前記２つのスイッチング素子が交互にオン・オフすることによって、前記昇圧チョッパ回路が出力する直流電圧を高周波電圧に変換するインバータ回路と、少なくとも１つの共振インダクタ及び共振コンデンサ及び放電灯を有し、前記インバータ回路から高周波電圧を供給されて前記放電灯が点灯する負荷回路と、前記昇圧チョッパ回路の入力電圧を検出する電源入力検出回路と、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子を制御する制御用集積回路とを備え、前記制御用集積回路は、前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第１の制御手段と、前記インバータ回路のスイッチング素子のオン・オフ時間の制御信号を出力する第２の制御手段と、前記第１の制御手段及び第２の制御手段から出力される制御信号によって、前記昇圧チョッパ回路、インバータ回路の各スイッチング素子の駆動信号を出力するドライブ回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路を起動するための制御電源を供給する起動回路と、前記第１の制御手段、第２の制御手段、及びドライブ回路が起動した後の前記放電灯のフィラメントの先行予熱期間及び始動電圧印加期間を設定し、前記各期間に対応した信号を出力する第１のタイマ手段と、前記第１のタイマ手段の出力に応じて前記インバータ回路のスイッチング素子のオン・オフ時間を切替える動作切替手段と、前記電源入力検出回路の出力信号と第１のしきい値とを比較して、前記電源入力検出回路の出力信号が第１のしきい値より高い場合に、前記制御用集積回路の前記第１のタイマ手段、第１の制御手段、及び第２の制御手段の動作を開始させ、前記電源入力検出回路の出力信号と第１のしきい値より低い第２のしきい値とを比較して、前記電源入力検出回路の出力信号が第２のしきい値より低い場合に低電圧状態であると判別する比較手段と、低電圧状態が所定の期間継続したか否かを判別する第４のタイマ手段とを備え、前記比較手段が低電圧状態であると判別し、第４のタイマ手段が低電圧状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路との動作は停止することを特徴とする放電灯点灯装置。
- 前記制御用集積回路は、クロック信号を生成する発振器を備え、前記第１，第４のタイマ手段は、タイマ手段毎に設定された回数の前記クロック信号をカウントするカウンタ手段を備えることを特徴とする請求項１記載の放電灯点灯装置。
- 前記放電灯の異常状態を検出して異常検出信号を出力する異常検出回路と、前記昇圧チョッパ回路の出力電圧を検出した信号を前記第１の制御手段に出力する電源出力検出回路を備え、前記制御用集積回路は、前記異常検出信号に基づいて異常状態であるか否かを判別する異常判別手段と、異常状態が所定の期間継続したか否かを判別する第２のタイマ手段と、前記異常判別手段が異常状態であると判別し、第２のタイマ手段が異常状態は所定の期間継続したと判別した場合、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止させるよう制御する第１の出力抑制手段と、前記第１の出力抑制手段が動作を開始した後、前記インバータ回路と昇圧チョッパ回路とのうち少なくともいずれか一方の出力を低下、もしくは停止するよう制御する出力抑制期間を設定する第３のタイマ手段と、前記電源出力検出回路の出力信号と所定のしきい値とを比較して、前記電源出力検出回路の出力信号がしきい値より低い場合に、前記インバータ回路の出力を低下させるよう制御する第２の出力抑制手段とを備え、前記出力抑制期間が経過した後は、前記第１のタイマ手段は初期状態にリセットされて再動作し、前記第２の出力抑制手段は、前記第１のタイマ手段で設定される始動電圧印加期間の開始から終了までの間の所定の時間までは動作を停止することを特徴とする請求項１または２記載の放電灯点灯装置。
- 前記第１のタイマ手段、及び第２のタイマ手段で設定される時間は負の温度特性を有し、前記第３のタイマ手段で設定される時間は正の温度特性を有することを特徴とする請求項３記載の放電灯点灯装置。
- 前記第１の制御手段は、前記電源出力検出回路の出力信号と前記電源入力検出回路の出力信号とに基づいて前記昇圧チョッパ回路のスイッチング素子のオン・オフ時間を制御することを特徴とする請求項３または４記載の放電灯点灯装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401532A JP4460202B2 (ja) | 2001-12-28 | 2001-12-28 | 放電灯点灯装置 |
| US10/499,674 US7378804B2 (en) | 2001-12-28 | 2002-12-26 | Ballast for a discharge lamp with integrated control circuit for controlling switching element of dc power supply and inverter circuit |
| DE10297589T DE10297589T5 (de) | 2001-12-28 | 2002-12-26 | Vorschaltgerät für Entladungslampe |
| CN028271564A CN1615675B (zh) | 2001-12-28 | 2002-12-26 | 用于放电灯的镇流器 |
| PCT/JP2002/013614 WO2003059021A1 (fr) | 2001-12-28 | 2002-12-26 | Ballast pour lampe a decharge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001401532A JP4460202B2 (ja) | 2001-12-28 | 2001-12-28 | 放電灯点灯装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008059669A Division JP4840382B2 (ja) | 2008-03-10 | 2008-03-10 | 放電灯点灯装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203795A JP2003203795A (ja) | 2003-07-18 |
| JP4460202B2 true JP4460202B2 (ja) | 2010-05-12 |
Family
ID=19189791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001401532A Expired - Fee Related JP4460202B2 (ja) | 2001-12-28 | 2001-12-28 | 放電灯点灯装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7378804B2 (ja) |
| JP (1) | JP4460202B2 (ja) |
| CN (1) | CN1615675B (ja) |
| DE (1) | DE10297589T5 (ja) |
| WO (1) | WO2003059021A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017050086A (ja) * | 2015-08-31 | 2017-03-09 | 三菱電機株式会社 | 点灯装置、点灯制御ｉｃ、および照明装置 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265503B2 (en) * | 2004-04-08 | 2007-09-04 | International Rectifier Corporation | Applications of halogen convertor control IC |
| US20050264217A1 (en) * | 2004-06-01 | 2005-12-01 | Huston Trevor L | Controller for power protection |
| JP4241515B2 (ja) * | 2004-06-10 | 2009-03-18 | パナソニック電工株式会社 | 放電灯点灯装置及びプロジェクタ |
| JP4514554B2 (ja) * | 2004-08-19 | 2010-07-28 | 新電元工業株式会社 | 放電灯点灯装置 |
| US7894174B2 (en) * | 2004-08-23 | 2011-02-22 | Monolithic Power Systems, Inc. | Method and apparatus for fault detection scheme for cold cathode fluorescent lamp (CCFL) integrated circuits |
| JP4218625B2 (ja) * | 2004-10-22 | 2009-02-04 | 株式会社デンソー | 液晶ディスプレイの保護装置 |
| EP1819205B1 (en) * | 2004-12-03 | 2011-10-05 | Panasonic Electric Works Co., Ltd. | Electric discharge lamp operation device and illumination instrument |
| US20060197459A1 (en) * | 2005-03-01 | 2006-09-07 | Jean Co., Ltd. | Layout configuration of flat display device |
| US20080084166A1 (en) * | 2005-03-01 | 2008-04-10 | Jean Co., Ltd | Layout configuration of flat display device |
| KR101201030B1 (ko) * | 2005-06-29 | 2012-11-14 | 엘지디스플레이 주식회사 | 백라이트 구동장치 및 그 구동방법 |
| JP3115116U (ja) * | 2005-07-26 | 2005-11-04 | 船井電機株式会社 | 自励式インバータ回路 |
| CN1925714B (zh) * | 2005-09-02 | 2010-05-05 | 索玉昇 | 气体放电灯的多段调光控制装置及其调光控制方法 |
| CN1942035B (zh) * | 2005-09-30 | 2010-06-23 | 东芝照明技术株式会社 | 荧光灯点灯装置以及照明控制系统 |
| JP4687889B2 (ja) * | 2005-10-14 | 2011-05-25 | ミネベア株式会社 | 放電灯点灯装置 |
| JP4810994B2 (ja) * | 2005-11-25 | 2011-11-09 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
| CN101944320B (zh) * | 2006-08-14 | 2013-04-03 | 奇美电子股份有限公司 | 应用于平面显示装置的逆变器电路板结构 |
| US8193719B2 (en) * | 2006-09-05 | 2012-06-05 | Microchip Technology Incorporated | Using pulse density modulation for controlling dimmable electronic lighting ballasts |
| CN101496452A (zh) * | 2006-10-18 | 2009-07-29 | 夏普株式会社 | 照明装置及液晶显示装置 |
| US8093834B2 (en) * | 2007-02-06 | 2012-01-10 | International Rectifier Corporation | Automotive HID headlamp ballast control IC |
| JP2008270095A (ja) * | 2007-04-24 | 2008-11-06 | Matsushita Electric Works Ltd | 放電灯点灯装置及び照明器具及び照明システム |
| WO2008156015A1 (ja) * | 2007-06-20 | 2008-12-24 | Panasonic Electric Works Co., Ltd. | 放電灯点灯装置、照明装置、及び液晶表示装置 |
| KR101386975B1 (ko) * | 2007-07-03 | 2014-04-21 | 페어차일드코리아반도체 주식회사 | 램프 안정기 회로 및 그 구동 방법 |
| US8159151B2 (en) * | 2007-07-18 | 2012-04-17 | Rohm Co., Ltd. | Control circuit for inverter |
| FR2919458B1 (fr) * | 2007-07-25 | 2009-10-16 | Sidel Participations | Procede de detection de l'etat d'une lampe de chauffage de corps d'ebauches en matiere thermoplastique et installation de chauffage agencee pour sa mise en oeuvre |
| WO2009104508A1 (ja) * | 2008-02-20 | 2009-08-27 | シャープ株式会社 | バックライト装置およびこれを備えた表示装置 |
| JP5261000B2 (ja) * | 2008-03-27 | 2013-08-14 | パナソニック株式会社 | 放電灯点灯装置及び照明器具 |
| US8625315B2 (en) * | 2008-05-09 | 2014-01-07 | Etm Electromatic Inc | Inverter modulator with variable switching frequency |
| CN102067733B (zh) * | 2008-06-20 | 2014-06-11 | 松下电器产业株式会社 | 照明点灯设备、照明设备和照明系统 |
| US7977887B2 (en) * | 2008-09-09 | 2011-07-12 | Delphi Technologies, Inc. | Low leakage current LED drive apparatus with fault protection and diagnostics |
| CN101730359B (zh) * | 2008-10-15 | 2013-07-24 | 财团法人工业技术研究院 | 高强度气体放电灯的镇流器驱动控制方法及其系统 |
| EP2190267B1 (en) * | 2008-11-20 | 2011-04-20 | Power-One Italy S.p.a. | HID-lamp control method and circuit |
| JP2010170966A (ja) * | 2009-01-26 | 2010-08-05 | Panasonic Electric Works Co Ltd | 高圧放電灯点灯装置及びそれを用いた照明器具とプロジェクタ用の光源点灯装置 |
| US8004198B2 (en) * | 2009-05-28 | 2011-08-23 | Osram Sylvania Inc. | Resetting an electronic ballast in the event of fault |
| TWI374689B (en) * | 2009-06-10 | 2012-10-11 | Green Solution Tech Co Ltd | Power supply and controller |
| CN101945520B (zh) * | 2009-07-03 | 2013-08-07 | 登丰微电子股份有限公司 | 电源转换电路及控制器 |
| TWI420964B (zh) | 2009-08-24 | 2013-12-21 | Green Solution Tech Co Ltd | 驅動電路及發光二極體驅動控制器 |
| CN102006710B (zh) * | 2009-09-03 | 2013-08-21 | 登丰微电子股份有限公司 | 电源转换驱动电路及萤光灯管驱动电路 |
| EP2306790B1 (de) * | 2009-10-05 | 2015-01-28 | BAG engineering GmbH | Dimmbares und statisches elektronisches Vorschaltgerät auf einer universellen Leiterplatte |
| RU2560526C2 (ru) | 2009-11-02 | 2015-08-20 | ДЖЕНИСИС ГЛОБАЛ ЭлЭлСи | Схема электронного балласта для ламп |
| KR101658210B1 (ko) * | 2010-02-19 | 2016-09-21 | 페어차일드코리아반도체 주식회사 | 예열 제어 장치, 이를 포함하는 램프 구동 장치및 예열 제어 방법 |
| CN102761248B (zh) * | 2011-04-26 | 2014-09-10 | 登丰微电子股份有限公司 | 电源转换电路及转换控制器 |
| CN103547050B (zh) * | 2012-07-16 | 2015-11-25 | 台达电子工业股份有限公司 | 点灯系统与点灯方法 |
| JP5954659B2 (ja) * | 2012-07-24 | 2016-07-20 | パナソニックＩｐマネジメント株式会社 | 点灯装置及びそれを用いた灯具並びに車両 |
| US8664875B1 (en) * | 2012-08-24 | 2014-03-04 | Polestar Electric Industries Co., Ltd. | LED control circuit with auto on/off function |
| CN103796403B (zh) * | 2013-11-07 | 2015-08-05 | 福建睿能科技股份有限公司 | Hid的智能点灯方法、hid电子镇流器及hid照明系统 |
| JP6562352B2 (ja) * | 2015-09-10 | 2019-08-21 | パナソニックＩｐマネジメント株式会社 | 調光装置 |
| WO2017178970A1 (en) * | 2016-04-12 | 2017-10-19 | Atlas Copco Airpower, Naamloze Vennootschap | Controller for compressor |
| US11901108B2 (en) | 2016-05-25 | 2024-02-13 | Delta Electronics (Shanghai) Co., Ltd. | Power module and power device |
| CN107437885B (zh) * | 2016-05-25 | 2020-02-07 | 台达电子企业管理（上海）有限公司 | 电源模块及电源装置 |
| US10491125B2 (en) * | 2018-02-12 | 2019-11-26 | Silanna Asia Pte Ltd | Switched-mode power controller with multi-mode startup |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3227175B2 (ja) | 1991-07-15 | 2001-11-12 | 松下電工株式会社 | 放電灯用安定器のプリント基板構造 |
| JP3106592B2 (ja) | 1991-09-25 | 2000-11-06 | 東芝ライテック株式会社 | 放電灯点灯装置 |
| JPH05121180A (ja) | 1991-10-28 | 1993-05-18 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JPH05144583A (ja) | 1991-11-26 | 1993-06-11 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP3517899B2 (ja) | 1993-05-26 | 2004-04-12 | 松下電工株式会社 | 電源装置 |
| JP3447776B2 (ja) * | 1993-09-17 | 2003-09-16 | 池田デンソー株式会社 | 放電灯点灯装置 |
| US5463287A (en) * | 1993-10-06 | 1995-10-31 | Tdk Corporation | Discharge lamp lighting apparatus which can control a lighting process |
| TW266383B (en) * | 1994-07-19 | 1995-12-21 | Siemens Ag | Method of starting at least one fluorescent lamp by an electronic ballast and the electronic ballast used therefor |
| JPH08180989A (ja) | 1994-12-22 | 1996-07-12 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| US5569984A (en) * | 1994-12-28 | 1996-10-29 | Philips Electronics North America Corporation | Method and controller for detecting arc instabilities in gas discharge lamps |
| JP3397023B2 (ja) | 1995-10-27 | 2003-04-14 | 松下電工株式会社 | 電源装置 |
| JPH09298095A (ja) | 1996-04-30 | 1997-11-18 | Toshiba Lighting & Technol Corp | 放電ランプ点灯装置及び照明装置 |
| JP3521687B2 (ja) | 1997-06-13 | 2004-04-19 | 松下電工株式会社 | 放電灯点灯装置 |
| JPH11135289A (ja) | 1997-10-28 | 1999-05-21 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JPH11204285A (ja) * | 1998-01-07 | 1999-07-30 | Mitsubishi Electric Corp | 放電ランプ用点灯制御装置およびそれに用いる放電ランプ用ソケット |
| JP4157181B2 (ja) | 1998-01-27 | 2008-09-24 | 松下電工株式会社 | 放電灯点灯装置 |
| JP3809722B2 (ja) | 1998-02-24 | 2006-08-16 | 松下電工株式会社 | 放電灯点灯装置 |
| JP4178591B2 (ja) | 1998-05-22 | 2008-11-12 | 松下電工株式会社 | 放電灯点灯装置 |
| JP2000012269A (ja) | 1998-06-25 | 2000-01-14 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP3959886B2 (ja) | 1999-03-24 | 2007-08-15 | 松下電工株式会社 | 照明器具 |
| JP4180742B2 (ja) | 1999-07-06 | 2008-11-12 | 池田電機株式会社 | 放電灯点灯装置 |
| JP2001176686A (ja) | 1999-12-15 | 2001-06-29 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| DE60040218D1 (de) * | 2000-02-14 | 2008-10-23 | Mitsubishi Electric Corp | Starter fuer entladungslampe und beleuchtungsanlage |
-
2001
- 2001-12-28 JP JP2001401532A patent/JP4460202B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-26 CN CN028271564A patent/CN1615675B/zh not_active Expired - Fee Related
- 2002-12-26 WO PCT/JP2002/013614 patent/WO2003059021A1/ja active Application Filing
- 2002-12-26 DE DE10297589T patent/DE10297589T5/de not_active Withdrawn
- 2002-12-26 US US10/499,674 patent/US7378804B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017050086A (ja) * | 2015-08-31 | 2017-03-09 | 三菱電機株式会社 | 点灯装置、点灯制御ｉｃ、および照明装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1615675B (zh) | 2010-09-29 |
| US20060158131A1 (en) | 2006-07-20 |
| WO2003059021A1 (fr) | 2003-07-17 |
| CN1615675A (zh) | 2005-05-11 |
| JP2003203795A (ja) | 2003-07-18 |
| DE10297589T5 (de) | 2004-12-02 |
| US7378804B2 (en) | 2008-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4460202B2 (ja) | 放電灯点灯装置 | |
| AU780599B2 (en) | Ballast for operating electric lamps | |
| JP2007018960A (ja) | 放電灯点灯回路 | |
| JP5194421B2 (ja) | スイッチング電源装置 | |
| JP4840382B2 (ja) | 放電灯点灯装置 | |
| JP3905868B2 (ja) | 放電管用インバータ回路 | |
| JP4768657B2 (ja) | 放電灯点灯装置 | |
| EP2271188A2 (en) | Discharge lamp lighting apparatus | |
| JP2002078340A (ja) | 電源装置 | |
| JP4661104B2 (ja) | 半導体装置 | |
| JP3627573B2 (ja) | 電源装置 | |
| JP4386357B2 (ja) | 放電灯点灯回路及び放電灯点灯方法 | |
| KR20120022641A (ko) | 적어도 하나의 방전 램프의 동작을 위한 전자 안정기 및 방법 | |
| JPH06140181A (ja) | 放電灯点灯装置 | |
| WO2009003089A2 (en) | Variable amplitude electronic ballast | |
| JP3577924B2 (ja) | インバータ装置 | |
| JP2004127721A (ja) | 照明装置 | |
| JP4341487B2 (ja) | 放電灯点灯装置 | |
| JP3505937B2 (ja) | インバータ装置 | |
| JP2005183291A (ja) | 放電灯点灯装置、及び照明器具 | |
| JP2003109783A (ja) | 放電灯点灯装置 | |
| KR20040011667A (ko) | 모니터의 소비전력 절감 장치 | |
| JP2002352996A (ja) | 放電灯点灯装置 | |
| JPH10337041A (ja) | インバータ装置 | |
| JPH04292896A (ja) | 放電灯点灯回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080314 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |