JP4661104B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4661104B2
JP4661104B2 JP2004188770A JP2004188770A JP4661104B2 JP 4661104 B2 JP4661104 B2 JP 4661104B2 JP 2004188770 A JP2004188770 A JP 2004188770A JP 2004188770 A JP2004188770 A JP 2004188770A JP 4661104 B2 JP4661104 B2 JP 4661104B2
Authority
JP
Japan
Prior art keywords
circuit
microcomputer
driver
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004188770A
Other languages
English (en)
Other versions
JP2006013169A (ja
Inventor
隆司 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2004188770A priority Critical patent/JP4661104B2/ja
Publication of JP2006013169A publication Critical patent/JP2006013169A/ja
Application granted granted Critical
Publication of JP4661104B2 publication Critical patent/JP4661104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Description

本発明は、高耐圧回路とデジタル回路とをワンチップに混載した半導体装置に関するものである。
従来から、ランプ負荷の点灯回路に用いる電子安定器として、図9に示すように、商用電源のような交流電源ACを入力電源とし、昇圧型のチョッパ回路からなるPFC回路(力率改善回路)1とインバータ回路2とを備え、インバータ回路2により生成した高周波交番電圧をランプ負荷に印加する構成のものが知られている。PFC回路1の入力電圧は交流電源ACをダイオードブリッジなどからなる整流回路3により全波整流した脈流電圧であり、PFC回路1で発生する高周波を阻止する入力フィルタ回路4を整流回路3の前段に設けることにより、交流電源ACからの入力電流における高周波電流歪を抑制している。また、PFC回路1を設けることにより、交流電源ACからの入力電流の包絡線が交流電源ACの電圧にほぼ比例し、高力率を得ることができるようになっている。
PFC回路1は、インダクタL1とスイッチング素子Q1との直列回路を整流回路3の直流出力端間に接続し、PFC回路1の出力端間に接続される平滑コンデンサC1にダイオードD1を直列接続した構成を有する。ダイオードD1と平滑コンデンサC1との直列回路はスイッチング素子Q1の両端間に接続される。スイッチング素子Q1は交流電源ACの周波数よりも十分に高い周波数(たとえば、数kHz〜数百kHz)でオンオフされ、スイッチング素子Q1のオン期間にインダクタL1に蓄積したエネルギを、スイッチング素子Q1のオフ期間に平滑コンデンサC1およびインバータ回路2に放出する。
一方、インバータ回路2は、2個のスイッチング素子Q2,Q3の直列回路を平滑コンデンサC1の両端間に接続したハーフブリッジ型であり、スイッチング素子Q2,Q3はPFC回路1と同様に高周波でオンオフされる。この種のインバータ回路2の動作は周知であるから詳述しないが、スイッチング素子Q3の両端間に負荷Ldが並列接続され、スイッチング素子Q2,Q3を交互にオンオフさせることにより負荷Ldに高周波交番電圧が印加されるようにしてある。
負荷Ldを蛍光灯のようなランプ負荷とする場合には、インバータ回路2から出力される高周波交番電圧が負荷共振回路5を介して負荷Ldに印加されるように構成し、インバタ回路2の出力周波数(駆動周波数)を変化させ負荷共振回路5のインピーダンスを変化させることにより、負荷Ldへの印加電圧を変化させる。つまり、蛍光灯のような熱陰極型のランプ負荷では、点灯前にフィラメントに通電して予熱し、その後、放電を開始させる始動電圧を印加し、始動後に点灯状態を維持するように電力を供給する必要があり、予熱、始動、点灯の各状態に応じた電圧を負荷Ldに印加することが要求される。そこで、インバータ回路2の出力周波数を変化させ、負荷Ldに印加される電圧を変化させる技術が採用されている。また、負荷Ldの点灯状態においてインバータ回路2の駆動周波数を変えることにより調光点灯も可能になっている。
図示例ではPFC回路1およびインバータ回路2に設けたスイッチング素子Q1〜Q3としてMOSFETを用いている。各スイッチング素子Q1〜Q3は、制御回路6により制御される。制御回路6は、PFC回路1に設けたスイッチング素子Q1のオンオフを制御するPFC制御回路6aと、インバータ回路2に設けたスイッチング素子Q2,Q3のオンオフを制御するインバータ制御回路6bとを備える。
PFC制御回路6aは、整流回路3の直流出力端の電圧を監視する入力電圧検出端子HVinを備えるとともに、PFC回路1の出力を監視するPFCフィードバック端子PFCFBを備える。また、PFC制御回路6aにはスイッチング素子Q1をオンオフさせるための駆動信号を出力するPFC駆動出力端子PFCoutを備える。PFC制御回路6aでは、入力電圧検出端子HVinで監視している整流回路3の出力電圧の立ち上がりによってPFC回路1およびインバータ回路2を起動する。また、入力電圧検出端子HVinで監視している整流回路3の出力電圧の瞬時値の変化に応じて交流電源ACから電流を引き込み、PFCフィードバック端子PFCFBで監視している平滑コンデンサC1の両端電圧を所望値に保つように、駆動出力端子PFCoutから出力される矩形波信号である駆動信号のオン期間およびオフ期間を決定する。
一方、インバータ制御回路6bは、スイッチング素子Q2,Q3に駆動信号を与える駆動出力端子Hout,Hgnd,Loutを備え、スイッチング素子Q2,Q3を交互にオンオフさせるように駆動信号を出力する。また、インバータ制御回路6bには、インバータ回路2の駆動周波数を決定するための抵抗のような周辺部品を接続したり、外付したセンサなどからの信号を受けて駆動周波数を変化させたり、外部から与えられる調光信号に応じて駆動周波数を変化させたりするために周波数設定端子SFが設けられ、さらに各種異常を検出する異常検出端子DEFが設けられる。調光信号は、調光信号変換回路7を通して制御回路6に適合する信号に変換された後に周波数設定端子SFに入力される。調光信号変換回路7は、たとえば電圧−電流変換回路であり、電圧値によって調光レベルを示す調光信号を調光レベルに応じた電流値の信号に変換する。また、異常検出端子DEFではランプ電圧やランプ電流のように異常の検出に利用できる情報が入力され、インバータ制御回路6bにおいて異常と判断すると、インバータ回路2の動作を停止させる。
PFC制御回路6aとインバータ制御回路6bとは基準電位となる共通のグランド端子GNDを備え、グランド端子GNDは平滑コンデンサC1の負極に接続される。
上述した制御回路6の構成部品点数を削減し、かつ実装面積を小さくするために、最近では制御回路6に集積回路が採用されている。この種の集積回路としては、たとえばIR社のIR2167があり、この集積回路では、PFC制御回路6a(スイッチング素子Q1の駆動回路を含む)とインバータ制御回路6b(スイッチング素子Q2,Q3の駆動回路を含む)とがワンチップ化されている。
この種の集積回路には種々の構成があるが、おおむね図10に示す構成を有している。入力電圧検出端子HVinは高電圧検出/制御電圧生成部11に接続されており、高電圧検出/制御電圧生成部11では、整流回路3の出力電圧から制御回路6の内部電源を生成する。また、高電圧検出/制御電圧生成部11では整流回路3の出力電圧の立ち上がりによって起動信号を発生し、制御回路6の動作を開始させる。また、高電圧検出/制御電圧生成部11からの起動信号で動作を開始するとともにPFCフィードバック端子PFCFBからの入力を監視しPFC回路1の出力を安定化するように制御信号を生成するPFC制御部12と、所定の周波数の矩形波信号を生成しPFC制御部12で生成された制御信号により矩形波信号のオン期間とオフ期間とが決定されるPFC発振部13と、PFC発振部13から出力される矩形波信号をスイッチング素子Q1を駆動するレベルに変換するPFCドライバ14とを備える。PFCドライバ14の出力は駆動出力端子PFCoutを通してスイッチング素子Q1に与えられる。ここに、高電圧検出/制御電圧生成部11は、整流回路3の出力電圧が印加されるから高耐圧でなければならず、PFCドライバ14はスイッチング素子Q1を駆動するために制御回路6の他の部分よりも大きい電流が流れるから電流容量を大きくとる必要がある。。
一方、インバータ回路2の制御のために、制御回路6には、周波数設定端子SFからの入力により駆動周波数を決定する発振周波数設定部15と、発振周波数設定部15で決定された周波数の矩形波信号を出力するインバータ発振部16と、インバータ発振部16から出力される矩形波信号をインバータ回路2のスイッチング素子Q2,Q3を駆動するレベルに変換するHBドライバ(特許請求の範囲における「ドライバ」に相当する)17とが設けられる。発振周波数設定部15は駆動周波数に応じた電流を出力し、インバータ発振部16は電流制御発振器であって、入力電流に応じた周波数の矩形波信号を出力する。また、HBドライバ17の出力は駆動出力端子Hout,Hgnd,Loutを通してスイッチング素子Q2,Q3に与えられる。スイッチング素子Q2,Q3の直列回路には平滑コンデンサC1によって高電圧(たとえば、140V以上)が印加されているから、HBドライバ17には高耐圧が要求される。なお、発振周波数設定部15は、駆動周波数を設定するための抵抗を外付したり、負荷Ldの状態を検出するセンサなどからの外部信号を受けたり、調光信号を調光信号変換回路7で変換した信号を受けたりする機能も備えている。
さらに、制御回路6には、負荷Ldの動作状態に応じて発振周波数設定部15に駆動周波数を指示する点灯制御部18が設けられ、点灯制御部18では予熱、始動、点灯に対応するモード切換信号を周波数設定部15に与えることによって駆動周波数の目標値を与える。また、異常検出端子DEFに入力される情報に基づいて各種異常(無負荷、負荷Ldの寿命末期など)を検出する異常検出部20と、高電圧検出・制御電圧生成部11からの起動信号によりPFC制御部12、HBドライバ17、点灯制御部18に起動を指示する起動・停止制御部19とを備える。起動・停止制御部19は、異常検出部20で異常が検出されると停止を指示し、また異常検出部20において異常の解除が検出されると起動時と同様に予熱から開始させる機能も備える。
制御回路6を構成する集積回路には、オペアンプを用いて構成した電圧−電流変換回路からなる調光信号変換回路7を内蔵している場合もある。あるいはまた、起動や停止を指示する端子を制御回路6に設け、外部信号によって起動および停止を指示できるようにするものもある。
ところで、上述した制御回路6は主としてアナログ回路により構成されているが、最近では、照明器具をデジタルネットワーク機器と連携させるために、DALI規格のようなデジタル信号を用いる制御信号規格が提案されており、この種のデジタル信号を電子安定器などの内部回路において処理することが考えられている(たとえば、特許文献1参照)。そこで、電子安定器などにおいてもデジタル信号の処理用にマイクロコンピュータ(以下、マイコンと略称する)を搭載し、マイコンの出力によってPFC回路1やインバータ回路2を制御することが必要になってきている。DALI信号の処理用として提供されているマイコンとしては、ST社のST7DALIなどがある。
特開2000−340370公報
しかしながら、デジタル信号を扱うことができるようにマイコンを用いると、制御回路6を構成する集積回路のほかに、マイコンおよびマイコン用の電源回路が必要になり、部品点数が増加し、実装面積が拡大するという問題が生じる。
本発明は上記事由に鑑みて為されたものであり、その目的は、マイコンを用いながらも実装する部品点数の増加や実装面積の拡大を防止することができる半導体装置を提供することにある。
請求項1の発明は、外付されたスイッチング素子を駆動する高耐圧のドライバと、ドライバを制御するマイクロコンピュータとが1つのチップ上で構成され、ドライバからマイクロコンピュータへの信号経路にはドライバで生じるノイズを除去するデジタルフィルタが設けられ、マイクロコンピュータからドライバへの信号経路にはマイクロコンピュータで生じる矩形波信号によるノイズを除去するアナログフィルタが設けられていることを特徴とする。
この構成によれば、高耐圧のドライバとドライバを制御するマイクロコンピュータとを1つのチップ上に構成することによって、実装する部品点数の増加を防止し、実装面積の拡大を防止することができる。しかも、高耐圧の回路とデジタル回路とを混載し、互いに信号の受け渡しを行いながらも、相互にアナログフィルタとデジタルフィルタとを設けることによってノイズを除去するから、高耐圧のドライバとマイクロコンピュータとの間で不要な干渉が発生せず、比較的小型のチップで混載が可能になる。
請求項2の発明では、請求項1の発明において、前記ドライバを含むアナログ回路と前記マイクロコンピュータを含むデジタル回路とに電源を供給する電源経路を各別に設けたことを特徴とする。
この構成によれば、電源経路をアナログ回路とデジタル回路とで各別に設けていることによって電源電圧を適正化することができ、アナログ回路では高い電源電圧を与えることによってダイナミックレンジを大きくとることができ、デジタル回路では低い電源電圧とすることにより部品の小型化が可能になる。
請求項3の発明では、請求項1の発明において、前記ドライバと前記マイクロコンピュータとがチップ上で離間して配置されていることを特徴とする。
この構成によれば、ドライバとマイクロコンピュータとの間で互いに不要な干渉が生じにくくなり、ノイズによる誤動作を抑制することができる。
請求項4の発明では、請求項1の発明において、前記チップを収納したパッケージを備え、前記ドライバに接続する端子と、前記マイクロコンピュータに接続する端子とはパッケージの異なる辺に配列されていることを特徴とする。
この構成によれば、ドライバとマイクロコンピュータとの間で互いに不要な干渉が生じにくくなり、ノイズによる誤動作を抑制することができる。
請求項5の発明では、請求項1の発明において、前記スイッチング素子はランプ負荷の点灯用に用いるインバータ回路を構成するスイッチング素子であって、前記チップにはインバータ回路の入力電源である直流電圧を監視し直流電圧が立ち上がるとマイクロコンピュータをリセットする回路が搭載されていることを特徴とする。
この構成によれば、インバータ回路の電源電圧を監視することによって、インバータ回路の種々の動作に対応付けて電源リセット以外のタイミングでもマイクロコンピュータをリセットすることができる。
本発明の構成によれば、高耐圧のドライバとドライバを制御するマイクロコンピュータとを1つのチップ上に構成することによって、実装する部品点数の増加を防止し、実装面積の拡大を防止することができるという利点がある。しかも、高耐圧の回路とデジタル回路とを混載し、互いに信号の受け渡しを行いながらも、相互にアナログフィルタとデジタルフィルタとを設けることによってノイズを除去するから、高耐圧のドライバとマイクロコンピュータとの間で不要な干渉が発生せず、比較的小型のチップで混載が可能になるという利点がある。
(実施形態1)
本実施形態では、蛍光灯のような熱陰極を備える放電灯であるランプ負荷を点灯させる電子安定器の制御用に用いる半導体装置を例示する。本実施形態は、図2に示すように図9に示したものとは制御回路6の構成が相違するが、他の構成については同様であるから、図9に示した従来構成との共通部分については同符号を付して説明は省略する。また、本実施形態では交流電源ACが100〜250Vであって、整流回路3からはピーク値が140V以上の脈流電圧が出力されるものとする。
本実施形態で用いる制御回路6は、図2に示すように、制御回路6にマイコン7を設けたものであって、図1に破線部で囲んだ範囲がマイコン7により実現される。つまり、図10に示した従来構成のうち点灯制御部18、起動・停止制御部19、異常検出部20をマイコン7により構成しており、さらに調光信号変換回路7に代えてマイコン7により実現される調光信号制御部21を設けている。マイコン7の動作はアプリケーションプログラム22により規定され、マイコン7にはシステムプログラムおよびアプリケーションプログラム22を格納しまた作業領域などに用いるためにROM/RAM23が設けられている。アプリケーションプログラム22は、マイコン7の外部からサービスポートPSを用いて書き換えることができる。図示するマイコン7は6個のポートI/O1〜I/O6を備え、各ポートI/O1〜I/O6は、それぞれ高電圧監視、HBドライバ監視・制御、PFC監視・制御、周波数設定、異常検出読込、調光信号読込に割り当てられている。
「高電圧監視」に割り当てられたポートI/O1には、高電圧検出/制御電圧生成部11から出力される起動信号が入力され、起動・停止制御部19はPFC制御部12および点灯制御部18を初期状態にリセットした後に動作を開始させる。また、起動・停止制御部19は、「HBドライバ監視・制御」に割り当てられたポートI/O2と、「PFC監視・制御」に割り当てられたポートI/O3とを有している。起動・停止制御部19は、ポートI/O2を通してHBドライバ17に起動・停止の指示を与えることができ、ポートI/O3を通してPFC制御部12に起動・停止を指示する。また、本実施形態では、HBドライバ17において負荷Ldの有無が検出され、負荷Ldが装着されていることがポートI/O2を通して起動・停止制御部19に通知されると、起動・停止制御部19は点灯制御部18に起動を指示する。さらに、PFC制御部12がPFCフィードバック端子PFCFBから受け取った情報に基づいて異常を検出したときに、PFC制御部12からの異常報知をポートI/O3を通して起動・停止制御部19で受けることができる。
点灯制御部18は、起動・停止制御部19から起動の指示を受けると、「周波数設定」に割り当てられたポートI/O4を通して発振周波数設定部15に駆動周波数を指示する。ここに、発振周波数設定部15は入力された電流値に応じて駆動周波数を決定するアナログ回路であり、点灯制御部18はマイコン7を用いたデジタル回路であるから、両者間のインターフェースとして割り当てられたポートI/O4はD/A変換を行う。点灯制御部18には調光信号制御部21から調光信号が入力される。調光信号制御部12には調光信号が調光端子Dimから入力される。調光端子DimにはA/D変換を行うために「調光信号読込」に割り当てられたポートI/O6が設けられている。
さらに、異常検出端子DEFからの入力は、「異常検出読込」に割り当てられたポートI/O5に入力され、ポートI/O5からの入力を異常検出部20に入力することにより、異常検出部20において異常の発生の有無を判断する。異常検出部20で異常が検出されると起動・停止制御部19に通知し、PFC制御部12、HBドライバ17、点灯制御部18の動作を停止させる。
次に、マイコン7の動作について図3を参照して説明する。電源が投入されると、高電圧検出/制御電圧生成部11からの起動信号がポートI/O1に入力され、起動・停止制御部19はマイコン7を初期状態にリセットする(S1)。次に、ポートI/O5を備える異常検出部20で負荷Ldの有無を検出し(S2)、負荷Ldが装着されているときには、起動・停止制御部19は点灯制御部18に起動を指示する。点灯制御部18は起動が指示されると予熱モード(先行予熱モード)に設定される(S3)。点灯制御部18の出力はポートI/O4によりD/A変換され、予熱時の周波数に対応した電圧が発振周波数設定部15に印加され、インバータ発振部16およびHBドライバ17を通して従来構成と同様にスイッチング素子Q2,Q3がオンオフされる。予熱中にはポートI/O1〜I/O3を通して、電源電圧の低下による高電圧検出/制御電圧生成部11の出力の変化、HBドライバ17の異常の有無、PFC制御部12の異常の有無を監視し(S4)、異常がなければ所定時間で予熱を完了する(S5)。予熱が完了すれば、点灯制御部18は予熱時と同様にしてポートI/O4から始動に対応した電圧を出力して発振周波数設定部15に始動を指示する(S6)。始動中にもポートI/O1〜I/O3を通して、電源電圧の低下による高電圧検出/制御電圧生成部11の出力の変化、HBドライバ17の異常の有無、PFC制御部12の異常の有無を監視し(S7)、異常がなければ所定時間で始動を完了する(S8)。
始動の完了後には、ポートI/O6を通して調光信号制御部21において調光信号を読み込み、点灯制御部18からポートI/O4を通して調光信号で指示された調光レベルに対応する電圧を発振周波数設定部15に与える(S9)。すなわち、調光レベルに応じた駆動周波数でインバータ回路2を駆動し、負荷Ldを点灯させることができる。調光信号による調光レベルが100%であれば定格点灯になり、調光レベルが100%以外では調光点灯になる。予熱時や始動時と同様に点灯中においてもポートI/O1〜I/O3を通して、電源電圧の低下による高電圧検出/制御電圧生成部11の出力の変化、HBドライバ17の異常の有無、PFC制御部12の異常の有無を監視する(S10)。また、点灯中にはポートI/O5を通して負荷Ldが寿命末期か否かを検出する(S11)。
ステップS4,S7,S10のいずれかにおいて異常が検出されたときには、割り込みをかけて電源/回路異常処理を行い(S13)、マイコン7をリセットする(S1)。この処理は起動・停止制御部19が行う。また、ステップS11において負荷Ldの寿命末期が検出されると、異常検出処理を行う(S12)。異常検出処理とは、たとえば負荷Ldの交換まで動作を停止することであって、異常検出処理からステップS2に戻り、正常な負荷Ldの装着が検出されると予熱からの動作を行う。
ところで、上述の例では調光信号がアナログ信号(たとえば、PWM信号を平滑した直流電圧信号)である場合を想定しており、ポートI/O6はA/D変換の機能を有しているが、DALI信号のようなシリアルのデジタル信号を調光信号に用いる場合にはポートI/O6でA/D変換を行う必要はなく、調光信号制御部21からデジタル信号による調光レベルの指示を行えばよい。また、ポートI/O6においてデジタル信号を扱う場合にはポートI/O6を双方向として起動・停止制御部19に入力される異常の情報をポートI/O6を通して外部に取り出せるようにすることも可能である。
本実施形態では、マイコン7のアプリケーションプログラム22を変更することによってインバータ回路2の駆動周波数の設定値を対象とする負荷Ldに応じて変更することが可能であるから、ハードウェアを変更することなく異なる仕様の負荷Ldに対応することが可能になる。また、赤外線リモコンに対応するインタフェースを設ければ、赤外線受光素子をサービスポートSPに接続するだけで赤外線リモコンによる制御も可能になる。あるいはまた、負荷Ldの経時的な光量低下を補正するために累積点灯時間に応じて調光レベルを高めて負荷Ldの光出力をほぼ一定に保つような制御もアプリケーションプログラム22の変更だけで可能になる。このように、アプリケーションプログラム22を変更するだけで各種機能を付加することができ、高機能化への対応が容易になる。
ところで、上述したように制御回路6には、高耐圧を要求される高電圧検出/制御電圧生成部11やHBドライバ17が設けられ、また大電流が流れるPFCドライバ14が設けられ、さらにはマイコンにより構成されるデジタル回路と、マイコン以外のアナログ回路とが設けられる。したがって、これらの回路をワンチップ化しようとすれば、HBドライバ17のような高耐圧の回路で発生する高周波のノイズがマイコン7で扱うデジタル信号に混入して誤動作を生じる可能性がある。また、マイコン7で扱うデジタル信号が発振周波数設定部15やPFC制御部12のようなアナログ回路に対するノイズになり、インバータ回路2の駆動周波数が不安定になって負荷Ldの光出力にちらつきを生じたり、PFC回路1の入力電流の高調波歪を増加させたり平滑コンデンサC1の両端電圧が不安定になって負荷Ldの光出力にちらつきを生じたりすることがある。
そこで、本実施形態では、高耐圧を要する回路とマイコン7とのチップ内での空間距離を大きくとるとともに、アナログ信号とデジタル信号との干渉を抑制するフィルタ回路31〜33を適所に設けている。
具体的には、マイコン7およびROM/RAM23のようなデジタル回路と、高耐圧を要するHBドライバ17と、オペアンプなどで構成されるPFC制御部12や発振周波数設定部15のようなアナログ回路とをチップ内で空間的に分離して配置し、とくにマイコン7を含むデジタル回路とHBドライバ17とはチップ内でもっとも離れた位置に配置してある。一般にチップは平面視で矩形状であるから、マイコン7とHBドライバ17とをチップの対角線の両端付近に配置することにより両者間の距離を大きくとっている。つまり、マイコン7とHBドライバ17とをチップ上で離間させて配置している。また、内部配線においてもデジタル回路の配線とHBドライバ17の配線との距離、あるいは各配線と各回路との距離を可及的に大きくしてある。さらに、制御回路6の各端子については、図4に示すように、マイコン7のI/Oポートとなる端子群T1と、HBドライバ17の出力端子となる端子群T2とは制御回路6のチップを収納したパッケージ(ここでは面実装用のフラットパッケージを想定している)における対角線の両端部付近に配置してある。このような配置によって外部配線間でも高耐圧の回路とデジタル回路との干渉を低減させることができる。また、グランドラインはデジタル回路と、アナログ回路と、HBドライバ17とでそれぞれ完結させ、他の回路のグランドラインとの接続は1点程度の最小数とする。加えて、制御回路6のパッケージには、デジタル回路と、アナログ回路と、HBドライバ17とに対応するグランド用の端子を各別に設ける(デジタル回路用グランドDGND、アナログ回路用グランドAGND、HBドライバ用グランドRGND)。なお、図4における端子CKはクロック入力端子である。
制御回路6の内部においては、図1に示しているように、デジタル回路からアナログ回路(PFC制御部12,発振周波数設定部15)への経路と、デジタル回路からHBドライバ17への経路にそれぞれローパスフィルタ(アナログフィルタ)であるフィルタ回路31〜33を挿入し、デジタル信号の高周波成分がアナログ回路ないしHBドライバ17に混入しないようにする。逆に、アナログ回路およびHBドライバ17からデジタル回路であるマイコン7のポートへの信号についてはデジタルフィルタによって平均化などのフィルタ処理を行う。このような構成を採用することにより、アナログ回路とデジタル回路と高耐圧を要する回路との間でのノイズの混入を抑制することができる。
上述したように、マイコン7と高耐圧のHBドライバ17とを1つのチップに設けた(ワンチップ化した)制御回路6を用いるから、アナログ回路とHBドライバ17とマイコン7とを別個に設ける場合に比較すると端子数が削減され、また電源についても共用化することができ実装する部品点数を削減することができ、結果的に実装面積を小さくすることができる。
(実施形態2)
本実施形態は、図5に示すように、図1に示した実施形態1の構成の一部を変形したものである。具体的には、実施形態1においてアナログ回路として設けていた周波数設定部15に代えて、マイコン7に点灯制御部18と周波数設定部15との機能を兼用した点灯制御/周波数設定部18′を設け、さらにアナログ回路として設けていたインバータ発振部16もマイコン7により実現している。したがって、インバータ発振部16はクロック信号を計数するタイマを備え、タイマでのクロック信号のカウント数を点灯制御/周波数設定部18′で指定することにより、インバータ発振部16から所望周波数の矩形波信号を出力する。インバータ発振部16はマイコン7に設けられているからポートI/O7を通して矩形波信号をHBドライバ17に与える。また、HBドライバ17にはマイコン7からのデジタル信号から高周波成分を除去するフィルタ回路34が設けられる。この構成では、クロック信号を計数するタイマの分解能によってインバータ回路2の駆動周波数の変化幅の最小値が決まるから、タイマの分解能は高いほうが望ましい。
また、本実施形態では、周波数設定端子SFからの入力を受けて点灯制御/周波数設定部18′のポートI/O4に周波数の調節を指示する出力調整部24を設けてある。負荷Ldの点灯状態において、周波数設定端子SFには、負荷Ldの光出力を反映する信号が入力される。点灯制御/周波数設定部18′では、調光信号制御部21から与えられる調光レベルに対応する駆動周波数を目標値とし、出力調節部24からポートI/O4を通して入力される負荷Ldの光出力が目標値よりも大きいときには駆動周波数を高くして光出力を低減させ、逆に光出力が目標値よりも小さいときには駆動周波数を低くして光出力を増加させる。このようなフィードバック制御を行うことにより、負荷Ldの光出力がほぼ一定に保たれる。
本実施形態のマイコン7の動作は、図6に示すように、図3に示した実施形態1の動作とほぼ同様であって、上述した構成の相違によって、ステップS3,S6,S9のみが相違する。すなわち、ステップS3、S6においては実施形態1ではポートI/O4から周波数設定部15に周波数を指示していたのに対して、本実施形態ではポートI/O7から所望周波数の矩形波信号を出力する点で相違する。また、ステップS9においては矩形波信号をポートI/O7から出力するほか、出力調整部24から負荷Ldの光出力を反映する情報(図6では「フィードバック指定値」と記載している)を読み込む点が相違する。他の動作については実施形態1と同様である。
本実施形態の構成では実施形態1の構成に比較すると、インバータ回路2の駆動周波数を決める矩形波信号をマイコン7から出力しているからアナログ回路が削減されるのであって、マイコン7のアプリケーションプログラム22によって制御可能な要素が増えるから、制御回路6の汎用性を高めることになる。他の構成および動作は実施形態1と同様である。
(実施形態3)
本実施形態は、図7に示すように、高電圧検出/制御電源生成部11において、高低2種類の直流電圧Vcc,Vddを出力し、高いほうの直流電圧VccをPFC制御部12などのアナログ制御部XとPFCドライバ14とHBドライバ17と(つまり、アナログ回路)に供給し、低いほうの直流電圧Vddをマイコン7により構成されたデジタル制御部Y(つまり、デジタル回路)に供給したものである。高電圧検出・制御電源生成部11の電源には平滑コンデンサC1を用いており、各直流電圧Vcc,Vddはたとえば15Vと5Vとに設定される。すなわち、PFCドライバ14とHBドライバ17とに高電圧を与えることによりスイッチング素子Q1〜Q3の駆動能力を向上させ、オペアンプなどを用いて構成されるアナログ制御部Xに高電圧を与えることによりS/N比を向上させることができる。また、デジタル制御部Yに対しては低電圧を与えることにより構成要素の小型化を可能とし集積密度を高めるのである。なお、高電圧Vccが印加される回路と低電圧Vddが印加される回路との間には、電源電圧の相違による信号振幅の違いを吸収するためにバッファを設ける。
本実施形態では電源を2系統に分けているからアナログ回路かデジタル回路かに応じて電源電圧を適正化することができ、また電源系統を分離していることにより回路間のノイズによる干渉を抑制することができる。他の構成および動作は実施形態1、2と同様である。
(実施形態4)
本実施形態は、図8に示すように、制御回路6に外付部品Zを設け、外付部品Zに直流電源Vddを供給する例を示す。このような外付部品Zとしては、たとえばデータを一時的に記憶したり演算過程で用いたりするメモリがある。マイコン7では、一般にプログラム(システムプログラムおよびアプリケーションプログラム)をROMあるいは不揮発性メモリ(フラッシュROM、EEPROMなど)に格納し、データの一時記憶や演算に用いる作業用メモリはRAM(DRAM、SRAM、フラッシュRAMなど)で構成している。このようなメモリを制御回路6に内蔵することにより上述したように、高耐圧回路とマイコン7とをワンチップ化した制御回路6を実現することができるが、制御回路6に内蔵できるメモリの容量は比較的小さい。したがって、高機能化するためにはメモリあるいはインターフェース用の集積回路を外付部品Zとして接続することが必要になることがある。
このような場合に備えて外付部品Zを接続可能としておけば高機能化が可能になる。ただし、外付部品Zに用いる場合に別途に電源を設けたのでは実装面積が増大するから、本実施形態では外付部品Zへの電源Vddを制御回路6の内部に設けた高電圧検出/制御電源生成部11から供給している。要するに、デジタル制御部Yに供給する電源を制御回路6の外部に取り出すための端子を設け、この端子から外付部品Zに供給するのである。この構成を採用することにより、高機能化の際にも部品点数の増加を抑制し実装面積の増加を抑制することができる。他の構成および動作は実施形態3と同様である。
本発明の実施形態1を示すブロック図である。 同上を用いた放電灯点灯装置を示す回路図である。 同上の動作説明図である。 同上の平面図である。 本発明の実施形態2を示すブロック図である。 同上の動作説明図である。 本発明の実施形態3を示すブロック図である。 本発明の実施形態4を示すブロック図である。 従来の放電灯点灯装置を示す回路図である。 従来例を示すブロック図である。
符号の説明
2 インバータ回路
6 制御回路
7 マイクロコンピュータ
11 高電圧検出/制御電源生成部
14 PFCドライバ
17 HBドライバ
31〜34 フィルタ回路
C1 平滑コンデンサ
Q1〜Q3 スイッチング素子
T1 端子群(マイコンのI/Oポート)
T2 端子群(HBドライバの出力端子)
X アナログ制御部
Y デジタル制御部

Claims (5)

  1. 外付されたスイッチング素子を駆動する高耐圧のドライバと、ドライバを制御するマイクロコンピュータとが1つのチップ上で構成され、ドライバからマイクロコンピュータへの信号経路にはドライバで生じるノイズを除去するデジタルフィルタが設けられ、マイクロコンピュータからドライバへの信号経路にはマイクロコンピュータで生じる矩形波信号によるノイズを除去するアナログフィルタが設けられていることを特徴とする半導体装置。
  2. 前記ドライバを含むアナログ回路と前記マイクロコンピュータを含むデジタル回路とに電源を供給する電源経路を各別に設けたことを特徴とする請求項1記載の半導体装置。
  3. 前記ドライバと前記マイクロコンピュータとがチップ上で離間して配置されていることを特徴とする請求項1記載の半導体装置。
  4. 前記チップを収納したパッケージを備え、前記ドライバに接続する端子と、前記マイクロコンピュータに接続する端子とはパッケージの異なる辺に配列されていることを特徴とする請求項1記載の半導体装置。
  5. 前記スイッチング素子はランプ負荷の点灯用に用いるインバータ回路を構成するスイッチング素子であって、前記チップにはインバータ回路の入力電源である直流電圧を監視し直流電圧が立ち上がるとマイクロコンピュータをリセットする回路が搭載されていることを特徴とする請求項1記載の半導体装置。
JP2004188770A 2004-06-25 2004-06-25 半導体装置 Expired - Fee Related JP4661104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004188770A JP4661104B2 (ja) 2004-06-25 2004-06-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004188770A JP4661104B2 (ja) 2004-06-25 2004-06-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2006013169A JP2006013169A (ja) 2006-01-12
JP4661104B2 true JP4661104B2 (ja) 2011-03-30

Family

ID=35780037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004188770A Expired - Fee Related JP4661104B2 (ja) 2004-06-25 2004-06-25 半導体装置

Country Status (1)

Country Link
JP (1) JP4661104B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279200B2 (ja) * 2007-05-29 2013-09-04 新電元工業株式会社 集積回路及びこの集積回路を備えた放電灯点灯装置
JP2011135721A (ja) * 2009-12-25 2011-07-07 Shihen Tech Corp 電源装置
FR2982680B1 (fr) * 2011-11-15 2013-11-22 Schneider Toshiba Inverter Procede et systeme de commande pour corriger les tensions a appliquer a une charge electrique
JP7331582B2 (ja) * 2019-09-25 2023-08-23 東芝ライテック株式会社 電源装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326086A (ja) * 2000-05-17 2001-11-22 Matsushita Electric Ind Co Ltd 放電灯点灯装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326086A (ja) * 2000-05-17 2001-11-22 Matsushita Electric Ind Co Ltd 放電灯点灯装置

Also Published As

Publication number Publication date
JP2006013169A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
JP4460202B2 (ja) 放電灯点灯装置
JP4249749B2 (ja) 単一のチップ上における力率修正を伴うバラスト制御回路
US6717374B2 (en) Microcontroller, switched-mode power supply, ballast for operating at least one electric lamp, and method of operating at least one electric lamp
US6731078B2 (en) Ballast for operating electric lamps
US8947009B2 (en) Electronic ballast circuit for lamps
US7605546B2 (en) Discharge lamp lighting apparatus and semiconductor integrated circuit
JP4661104B2 (ja) 半導体装置
JP4840382B2 (ja) 放電灯点灯装置
US6111365A (en) Fast starting, surge limited, electronic ballast
JP3521687B2 (ja) 放電灯点灯装置
JP2007066700A (ja) 放電灯点灯装置
JP4124791B2 (ja) 蛍光灯用電子安定器
JP2006222050A (ja) 放電灯点灯装置
JP4678425B2 (ja) 放電灯点灯装置
JP2817137B2 (ja) 放電灯点灯装置
JP4341487B2 (ja) 放電灯点灯装置
JP2004342321A (ja) 放電灯点灯装置
JP4668106B2 (ja) インバータ制御ic及び放電灯点灯装置及び照明制御システム
JP2007265700A (ja) インバータ制御ic及び放電灯点灯装置
JP4619167B2 (ja) 放電灯点灯装置
JP2005183291A (ja) 放電灯点灯装置、及び照明器具
JP2012133922A (ja) 放電灯点灯装置及び照明器具
JP2006120464A (ja) 放電灯点灯装置の実装構造、放電灯点灯装置、及び照明器具
JP2005310738A (ja) 放電灯点灯装置および照明装置
JP2008041249A (ja) 放電灯点灯装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees