JP4228220B2 - 遅延固定ループ回路 - Google Patents
遅延固定ループ回路 Download PDFInfo
- Publication number
- JP4228220B2 JP4228220B2 JP2004096700A JP2004096700A JP4228220B2 JP 4228220 B2 JP4228220 B2 JP 4228220B2 JP 2004096700 A JP2004096700 A JP 2004096700A JP 2004096700 A JP2004096700 A JP 2004096700A JP 4228220 B2 JP4228220 B2 JP 4228220B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- clock signal
- clock
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000694 effects Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Description
本発明は、遅延固定ループ回路に関し、特に、外部クロックと内部クロックとの間のスキューを補償するクロック発生装置を必要とする半導体装置及びコンピュータシステムに用いられる遅延固定ループ回路に関する。
一般に、遅延固定ループ（以下、ＤＬＬと記す。）回路とは、クロックを使用する同期式メモリなどの半導体装置において、内部クロックを外部クロックに合わせるために用いられる回路である。すなわち、外部クロックが内部で用いられる際に発生するタイミング遅延を制御して、内部クロックを外部クロックに同期させる回路である。
図１は、従来の技術に係るデューティサイクル修正が可能なデジタルＤＬＬ回路を示すブロック図である。
図示のように、従来の技術に係るＤＬＬ回路は、バッファ１１０と、遅延ライン部１２０と、デューティエラー調整部１３０と、第１遅延モデル部１４０と、第１直接位相感知部１５０と、第２遅延モデル部１６０と、第２直接位相感知部１７０とを備えている。
バッファ１１０は、外部クロック信号ＥＸＴ＿ＣＬＫを受けて、外部クロック信号ＥＸＴ＿ＣＬＫのエッジ部に応答して活性化されたクロック入力信号を順次生成して出力するように構成されている。
遅延ライン部１２０は、バッファ１１０からのクロック入力信号を受けると共に、第１直接位相感知部１５０及び第２直接位相感知部１７０から、それぞれ第１比較信号及び第２比較信号を受けて、クロック入力信号を所定時間だけ遅延させて生成した第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２を出力するように構成されている。
デューティエラー調整部１３０は、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２を受け、第１クロック信号ＩＮＴＣＬＫ１の立下りエッジと第２クロック信号ＩＮＴＣＬＫ２の立下りエッジとの間に、各々のエッジを移動させて生成した第１混合クロック信号ＩＮＴ＿ＣＬＫ及び第２混合クロック信号を出力するように構成されている。
第１遅延モデル部１４０は、第１混合クロック信号ＩＮＴ＿ＣＬＫを受けて、外部クロックと内部クロックとの間の時間差を補償した第１補償クロック信号を生成して出力するように構成されている。
第１直接位相感知部１５０は、外部クロック信号ＥＸＴ＿ＣＬＫと第１補償クロック信号とを受け、外部クロック信号ＥＸＴ＿ＣＬＫと第１補償クロック信号とを比較して第１比較信号を生成し、該信号を遅延ライン部１２０に出力するように構成されている。
第２遅延モデル部１６０は、第２混合クロック信号を受けて、外部クロックＥＸＴ＿ＣＬＫと内部クロックとの間の時間差を補償した、第２補償クロック信号を生成して出力するように構成されている。
第２直接位相感知部１７０は、外部クロック信号ＥＸＴ＿ＣＬＫと第２補償クロック信号とを受け、外部クロック信号ＥＸＴ＿ＣＬＫと第２補償クロック信号とを比較して第２比較信号を生成し、該信号を遅延ライン部１２０に出力するように構成されている。
このように構成された従来の技術に係るＤＬＬ回路によれば、内部クロックを外部クロックＥＸＴ＿ＣＬＫに同期させるＤＬＬ固定が可能となる。
しかしながら、上述した従来の技術に係るＤＬＬ回路は、ＤＬＬ固定後にも、デューティエラー調整部１３０内の２つの位相混合部（図示せず）、２つの遅延モデル部１４０、１６０、及び２つの直接位相感知部１５０、１７０が引続き動作している状態となる。そのため、このようなＤＬＬ回路においては、発生するクロックトグル（ＣＬＯＣＫ ＴＯＧＧＬＩＮＧ）のため、消費電力が大きくなってしまうという問題点があった。このような消費電力の増加は、特に高周波動作で問題となっていた。
また、ＤＬＬ固定前及びＤＬＬ固定後に拘わらず、遅延ライン部１２０内では、２つの遅延ライン（図示せず）に対して同時に遅延チューニングが継続して行われている。そのため、このように２つの遅延ラインを同時に制御することによって生じる全体的な位相エラーには、遅延ライン部のいずれかの遅延ラインが有する位相エラーと同じ値が与えられてしまうという問題点があった。
本発明は、上述した従来の技術に係る遅延固定ループ回路における問題に鑑みてなされたものであって、デューティサイクル修正動作を行うことができ、かつ高周波動作で問題となる消費電力を低減させることができる遅延固定ループ回路を提供することを目的としている。
また、低ジッタを実現しアナログの遅延固定ループ回路に近い効果を得ることができるデジタルの遅延固定ループ回路を提供することを目的としている。
本発明に係る遅延固定ループ回路は、外部クロック信号を受け、クロック入力信号を出力するバッファと、前記クロック入力信号を受けると共に、第１比較信号及び第２比較信号を受けて、前記クロック入力信号を所定時間だけ遅延させた第１クロック信号及び第２クロック信号を生成する遅延ライン部と、前記第１クロック信号及び前記第２クロック信号の反転信号を受けて、前記第１クロック信号及び前記第２クロック信号の立下りエッジのうち、いずれが先行するかを示す位相感知信号を生成する位相感知部と、前記第１比較信号及び前記第２比較信号によってＤＬＬ固定されたか否かを決定し、ＤＬＬ固定されたか否かによってオン／オフ信号を出力する混合制御部と、前記第１クロック信号及び前記第２クロック信号を受けて、これらを基に第１補償クロック信号を生成し、前記外部クロック信号を受けて前記第１補償クロック信号と比較して前記第１比較信号を生成する第１信号処理部と、前記第１クロック信号及び前記第２クロック信号を受けて、これらを基に第２補償クロック信号を生成し、前記外部クロック信号を受けて前記第２補償クロック信号と比較して前記第２比較信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２信号処理部とを備えていることを特徴としている。
また、前記遅延ライン部は、前記クロック入力信号を受け、前記第１比較信号によって前記クロック入力信号の遅延量を調節した前記第１クロック信号を生成する第１遅延ラインと、前記クロック入力信号を受け、ＤＬＬ固定されていない場合、前記第２比較信号によって前記クロック入力信号の遅延量を調節した後、反転させた前記第２クロック信号を生成し、ＤＬＬ固定された場合、前記第１比較信号によって遅延量を調節した後、反転させた前記第２クロック信号を生成する第２遅延ラインとを備えていることが望ましい。
また、前記第２信号処理部は、前記混合制御部からの出力によって前記第２クロック信号のデューティを調整した第２混合クロック信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２位相混合部と、前記第２混合クロック信号を受けて、前記外部クロック信号と内部クロックである前記第２混合クロック信号との間の時間差を補償した第２補償クロック信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２遅延モデル部と、前記外部クロック信号及び前記第２補償クロック信号を受けて、前記外部クロック信号と前記第２補償クロック信号とを比較して前記第２比較信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２直接位相感知部とを備えていることが望ましい。
また、前記第１遅延ラインは、前記第１比較信号を受けて、第１遅延調整信号として出力すると共に、前記第１比較信号を基に第１遅延イネーブル信号を生成する第１遅延制御部と、前記第１遅延イネーブル信号によって活性化されると、前記第１遅延調整信号を基に前記クロック入力信号の遅延を調整する第１コース遅延ラインと、前記第１遅延イネーブル信号によって活性化されると、前記第１遅延調整信号によって前記第１コース遅延ラインからの出力信号の遅延チューニングを行うことによって、前記第１クロック信号を生成する第１ファイン遅延ラインとを備えていることが望ましい。
また、前記第２遅延ラインは、ＤＬＬ固定を感知する前には、前記第２比較信号を受けて、第２遅延調整信号として出力すると共に、前記第２比較信号を基に第２遅延イネーブル信号生成し、ＤＬＬ固定を感知すると、前記第１遅延イネーブル信号及び前記第１遅延調整信号を受けて、各々第２遅延イネーブル信号及び第２遅延調整信号として出力する第２遅延制御部と、前記第２遅延イネーブル信号によって活性化されると、前記第２遅延調整信号によって前記クロック入力信号の遅延を調整する第２コース遅延ラインと、前記第２遅延イネーブル信号によって活性化されると、前記第２遅延制御部からの前記第２遅延調整信号によって前記第２コース遅延ラインからの出力信号の遅延チューニングを行うことによって、前記第２クロック信号を生成する第２ファイン遅延ラインとを備えていることが望ましい。
また、前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の前記第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが同じである場合、前記第１遅延イネーブル信号の論理段階を変更するものであることが望ましい。
また、前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の前記第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが同じである場合、前記第２遅延イネーブル信号の論理段階を変更するように前記第２遅延制御部を制御するものであることが望ましい。
また、前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の前記第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが異なる場合、前記第１遅延イネーブル信号の論理段階を維持するものであることが望ましい。
また、前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが異なる場合、前記第２遅延イネーブル信号の論理段階を維持するように前記第２遅延制御部を制御するものであることが望ましい。
本発明によれば、デジタルＤＬＬ回路を実現する際、デューティサイクル修正動作を行い、また、高周波動作で問題となる消費電力問題を解決することができる。
また、低ジッタ設計を導入してアナログＤＬＬとほぼ類似した結果を導出することができる。
以下、本発明の最も好ましい実施の形態について図面を参照しながら説明する。
図２は、本発明の一実施の形態に係るＤＬＬ回路を示すブロック図である。
本発明の一実施の形態に係るＤＬＬ回路は、デューティサイクル修正が可能に構成されており、図示のように、バッファ２１０と、遅延ライン部２２０と、位相感知部２３０と、混合制御部２４０、第１信号処理部２５０と、第２信号処理部２６０とを備えている。
バッファ２１０は、外部クロック信号ＥＸＴ＿ＣＬＫを受けて、該信号のエッジ部で活性化されたクロック入力信号ＥＣＬＫを生成し、該クロック入力信号ＥＣＬＫを遅延ライン部２２０に出力するように構成されている。
遅延ライン部２２０は、バッファ２１０からクロック入力信号ＥＣＬＫを受けると共に、第１信号処理部２５０及び第２信号処理部２６０からそれぞれ第１比較信号ＰＤ１及び第２比較信号ＰＤ２を受けて、クロック入力信号ＥＣＬＫをそれぞれ所定時間だけ遅延させた第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２を生成し、第１信号処理部２５０及び第２信号処理部２６０に出力するように構成されている。これらの機能を実行するために、遅延ライン部２２０は、第１遅延ライン２２１及び第２遅延ライン２２２を備えている。
第１遅延ライン２２１は、バッファ２１０からクロック入力信号ＥＣＬＫを受け、第１信号処理部２５０からの第１比較信号ＰＤ１によってクロック入力信号ＥＣＬＫの遅延量を調節した第１クロック信号ＩＮＴＣＬＫ１を生成し、第１クロック信号ＩＮＴＣＬＫ１を第１信号処理部２５０に出力するように構成されている。
第２遅延ライン２２２は、ＤＬＬ固定されていない場合、バッファ２１０からクロック入力信号ＥＣＬＫを受け、第２信号処理部２６０からの第２比較信号ＰＤ２によってクロック入力信号ＥＣＬＫの遅延量を調節した後、反転させた第２クロック信号ＩＮＴＣＬＫ２を生成し、第２クロック信号ＩＮＴＣＬＫ２を第２信号処理部２６０に出力するように構成されている。
また、第２遅延ライン２２２は、後述するように、ＤＬＬ固定された場合、前記第１比較信号によって遅延量を調節した後、反転させた第２クロック信号を生成するように構成されている。
位相感知部２３０は、遅延ライン部２２０から第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２の反転信号を受けて、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２の立下りエッジのうちいずれが先行するかを示す位相感知信号を生成し、該位相感知信号を混合制御部２４０に出力するように構成されている。
混合制御部２４０は、図示していないが、第１信号処理部２５０から出力された第１比較信号ＰＤ１及び第２信号処理部２６０から出力された第２比較信号ＰＤ２によってＤＬＬ固定されたか否かを決定し、位相感知信号によって決定された加重値Ｋを第１信号処理部２５０及び第２信号処理部２６０に出力し、ＤＬＬ固定されたか否かによって第２信号処理部２６０にオン／オフ信号ｏｎ＿ｏｆｆを出力するように構成されている。尚、加重値Ｋは複数個の加重信号を含んでいる。
第１信号処理部２５０は、加重値Ｋ、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２を受けて、これらを基に第１補償クロック信号ＩＣＬＫ１を生成し、外部クロック信号ＥＸＴ＿ＣＬＫを受けて第１補償クロック信号ＩＣＬＫ１と比較して第１比較信号ＰＤ１を生成し、第１比較信号ＰＤ１を遅延ライン部２２０に出力するように構成されている。これらの機能を実行するために、第１信号処理部２５０は、第１位相混合部２５１と、第１遅延モデル部２５２と、第１直接位相感知部２５３とを備えている。
第１位相混合部２５１は、混合制御部２４０から加重値Ｋを受けて、第１クロック信号ＩＮＴＣＬＫ１に１から加重値Ｋを引いた値を適用し、第２クロック信号ＩＮＴＣＬＫ２に加重値Ｋを適用して、デューティを調整した第１混合クロック信号ＩＮＴ＿ＣＬＫを生成し、第１混合クロック信号ＩＮＴ＿ＣＬＫを第１遅延モデル部２５２に出力するように構成されている。
第１遅延モデル部２５２は、第１位相混合部２５１からデューティが調節された第１混合クロック信号ＩＮＴ＿ＣＬＫを受けて、外部クロックと内部クロックとの間の時間差を補償した第１補償クロック信号ＩＣＬＫ１を生成し、第１直接位相感知部２５３に出力するように構成されている。
第１直接位相感知部２５３は、外部クロック信号ＥＸＴ＿ＣＬＫを受けると共に、第１遅延モデル部２５２から第１補償クロック信号ＩＣＬＫ１を受け、外部クロック信号ＥＸＴ＿ＣＬＫと第１補償クロック信号ＩＣＬＫ１とを比較して第１比較信号ＰＤ１を生成し、第１比較信号ＰＤ１を遅延ライン部２２０に出力するように構成されている。
第２信号処理部２６０は、加重値Ｋ、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２を受けて、これらを基に第２補償クロック信号ＩＣＬＫ２を生成し、外部クロック信号ＥＸＴ＿ＣＬＫを受けて第２補償クロック信号ＩＣＬＫ２と比較して第２比較信号を生成し、第２比較信号を遅延ライン部２２０に出力すると共に、オン／オフ信号によって活性化又は非活性化されるように構成されている。これらの機能を実行するために、第２信号処理部２６０は、第２位相混合部２６１と、第２遅延モデル部２６２と、第２直接位相感知部２６３とを備えている。
第２位相混合部２６１は、混合制御部２４０から出力された加重値Ｋを受けて、第１クロック信号ＩＮＴＣＬＫ１に加重値Ｋを適用し、第２クロック信号ＩＮＴＣＬＫ２に１から加重値Ｋを引いた値を適用して、第２クロック信号ＩＮＴＣＬＫ２のデューティを調整した第２混合クロック信号ＩＮＴＣＬＫ２´を生成し、第２混合クロック信号ＩＮＴＣＬＫ２´を第２遅延モデル部２６２に出力すると共に、オン／オフ信号ｏｎ＿ｏｆｆによって活性化又は非活性化されるように構成されている。
第２遅延モデル部２６２は、第２位相混合部２６１からデューティが調節された第２混合クロック信号ＩＮＴＣＬＫ２´を受けて、外部クロックと内部クロックとの間の時間差を補償した第２補償クロック信号ＩＣＬＫ２を生成し、第２直接位相感知部２６３に出力すると共に、オン／オフ信号ｏｎ＿ｏｆｆによって活性化又は非活性化されるように構成されている。
第２直接位相感知部２６３は、外部クロック信号ＥＸＴ＿ＣＬＫ及び第２遅延モデル部２６２から出力された第２補償クロック信号ＩＣＬＫ２を受けて、外部クロック信号ＥＸＴ＿ＣＬＫと第２補償クロック信号ＩＣＬＫ２とを比較して第２比較信号ＰＤ２を生成すると共に、第２比較信号ＰＤ２を遅延ライン部２２０に出力すると共に、オン／オフ信号ｏｎ＿ｏｆｆによって活性化又は非活性化されるように構成されている。
図３は、図２に示したＤＬＬ回路における各信号のタイミングチャートである。
図示のように、ＤＬＬ固定されると、第１補償クロック信号ＩＣＬＫ１及び第２補償クロック信号ＩＣＬＫ２の立ち上がりエッジの位相だけでなく、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２の立ち上がりエッジの位相、及び第１混合クロック信号ＩＮＴ＿ＣＬＫ及び第２混合クロック信号ＩＮＴＣＬＫ２´の立ち上がりエッジの位相も互いに合わせられる。
本発明の実施の形態に係る遅延固定ループ回路においては、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２の立ち上がりエッジの位相を合わせるため、ＤＬＬ固定されると、それ以降は、第２直接位相感知部２６３がターンオフされ、第１直接位相感知部２５３が遅延ライン部２２０内の第１遅延ライン２２１及び第２遅延ライン２２２の両方を制御するように構成されている。
したがって、例えば、電圧や温度の変化などの要因によって、第１混合クロック信号ＩＮＴ＿ＣＬＫの立ち上がりエッジが、外部クロック信号ＥＸＴ＿ＣＬＫの立ち上がりエッジより位相が遅れるようになると、第１直接位相感知部２５３が、その位相関係を判断して第１遅延ライン２２１及び第２遅延ライン２２２の両方に対して遅延量を減少させる信号を伝送する。これを受けて遅延ライン部２２０が遅延量を減少させると、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２の立ち上がりエッジが前に移動し、これらが混合されて出力される第１混合クロック信号ＩＮＴ＿ＣＬＫの立ち上がりエッジも移動する。
本発明の実施の形態に係る遅延固定ループ回路においては、ＤＬＬ回路の動作開始時などのＤＬＬ固定前には、第１遅延ライン２２１及び第２遅延ライン２２２の両方に対して第１直接位相感知部２５３及び第２直接位相感知部２６３のそれぞれでの結果に応じて独立して遅延量をチューニングするが、上記のように、ＤＬＬ固定後には、第１直接位相感知部２５３で第１遅延ライン２２１及び第２遅延ライン２２２の両方の遅延量を調整するように構成されている。
このように構成された本発明の実施の形態に係る遅延固定ループ回路によれば、ＤＬＬ固定前において第２クロック信号ＩＮＴＣＬＫ２が経由する第２信号処理部２６０内に設けられた第２位相混合部２６１、第２遅延モデル部２６２及び第２直接位相感知部２６３の３つは、ＤＬＬ固定後ではターンオフされていてもよく、このターンオフによって消費電力を低減することができる。また、ＤＬＬ固定後では、第２位相混合部２６１は動作する必要がないので、この場合、加重値Ｋが０に設定されるように構成されていてもよい。
図４は、図２に示した第１遅延ライン２２１、及び第２遅延ライン２２２のより詳細な構成を示すブロック図である。
図示のように、第１遅延ライン２２１は、第１遅延制御部４１１と、第１コース遅延ライン４１２と、第１ファイン遅延ライン４１３とを備えている。
第１遅延制御部４１１は、第１直接位相感知部２５３から第１比較信号ＰＤ１を受けて、該信号を第１遅延調整信号ＵＰＤＮ１として出力すると共に、第１比較信号ＰＤ１を基に第１遅延イネーブル信号ＤＬ１＿ＥＮを生成するように構成されている。
第１コース遅延ライン４１２は、第１遅延制御部４１１からの第１遅延イネーブル信号ＤＬ１＿ＥＮによって活性化されると、第１遅延制御部４１１からの第１遅延調整信号ＵＰＤＮ１を基にクロック入力信号ＥＣＬＫの遅延を調整するように構成されている。
第１ファイン遅延ライン４１３は、第１遅延制御部４１１からの第１遅延イネーブル信号ＤＬ１＿ＥＮによって活性化されると、第１遅延制御部４１１からの第１遅延調整信号ＵＰＤＮ１によって第１コース遅延ライン４１２からの出力信号の遅延チューニングを行うことによって、第１クロック信号ＩＮＴＣＬＫ１を生成するように構成されている。
また、図示のように、第２遅延ライン２２２は、第２遅延制御部４２１と、第２コース遅延ライン４２２と、第２ファイン遅延ライン４２３とを備えている。
第２遅延制御部４２１は、ＤＬＬ固定前には、第２直接位相感知部２６３から第２比較信号ＰＤ２を受けて、該信号を第２遅延調整信号ＵＰＤＮ２として出力すると共に、第２比較信号ＰＤ２を基に第２遅延イネーブル信号ＤＬ２＿ＥＮを生成するように構成されている。また、第２遅延制御部４２１は、第２比較信号ＰＤ２によりＤＬＬ固定を感知すると、第１遅延制御部４１１から第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第１遅延調整信号ＵＰＤＮ１を受けて、これらの信号を各々第２遅延イネーブル信号ＤＬ２＿ＥＮ及び第２遅延調整信号ＵＰＤＮ２として出力するように構成されている。
第２コース遅延ライン４２２は、第２遅延制御部４２１からの第２遅延イネーブル信号ＤＬ２＿ＥＮによって活性化されると、第２遅延制御部４２１からの第２遅延調整信号ＵＰＤＮ２によってクロック入力信号ＥＣＬＫの遅延を調整するように構成されている。
第２ファイン遅延ライン４２３は、第２遅延制御部４２１からの第２遅延イネーブル信号ＤＬ２＿ＥＮによって活性化されると、第２遅延制御部４２１からの第２遅延調整信号ＵＰＤＮ２によって第２コース遅延ライン４２２からの出力信号の遅延チューニングを行うことによって、第２クロック信号ＩＮＴＣＬＫ２を生成するように構成されている。
上述した第１遅延ライン２２１、及び第２遅延ライン２２２の動作を説明するための動作テーブルを表１に示す。
ＤＬＬ回路は一旦動作を始めると継続的に第１遅延ライン２２１及び第２遅延ライン２２２を用いてチューニングを行う。本明細書では、このチューニングの際、連続する遅延調整ステップのうち、Ｎ番目に遅延を調整するステップにおいて、Ｎ−１番目に出力された第１比較信号ＰＤ１を以前の出力値、Ｎ番目に出力された第１比較信号ＰＤ１を現在の出力値と表現している。
第１遅延制御部４１１は、表１に示すように、ＤＬＬ固定後に、現在の第１比較信号ＰＤ１と以前の前記第１比較信号とを比較して、現在の第１比較信号ＰＤ１と以前の第１比較信号ＰＤ１とが同じである場合、第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第２遅延イネーブル信号ＤＬ２＿ＥＮのいずれかの論理段階を変更する。本実施の形態では、第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第２遅延イネーブル信号ＤＬ２＿ＥＮのうち、以前に第２論理段階（ＨＩＧＨ）となっていなかった方が、第２論理段階（ＨＩＧＨ）に設定され、残りは第１論理段階（ＬＯＷ）に設定される。第１遅延制御部４１１が、第２遅延イネーブル信号ＤＬ２＿ＥＮの論理段階を変更する場合、第２遅延イネーブル信号ＤＬ２＿ＥＮの論理段階を変更するように第２遅延制御部４２１を制御するとよい。
また、第１遅延制御部４１１は、ＤＬＬ固定後に、現在の第１比較信号ＰＤ１と以前の前記第１比較信号とを比較して、現在の第１比較信号ＰＤ１と以前の第１比較信号ＰＤ１とが互いに異なる場合、第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第２遅延イネーブル信号ＤＬ２＿ＥＮのいずれかの論理段階を維持する。本実施の形態では、第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第２遅延イネーブル信号ＤＬ２＿ＥＮのうち、以前に第２論理段階（ＨＩＧＨ）となっていた方が、再度、第２論理段階（ＨＩＧＨ）となるように制御される。これによって第１遅延ライン２２１、及び第２遅延ライン２２２を別々に制御する場合においても、各々のブロックから出力されるクロックである第１クロック信号ＩＮＴＣＬＫ１と第２クロック信号ＩＮＴＣＬＫ２との立ち上がりエッジが互いに遠くならないように維持し、常に一定間隔内に保つことができる。尚、第１遅延制御部４１１が、第２遅延イネーブル信号ＤＬ２＿ＥＮの論理段階を維持する場合、第２遅延イネーブル信号ＤＬ２＿ＥＮの論理段階を維持するように第２遅延制御部４２１を制御するとよい。
低ジッタ設計を実現するためには、以下のように、第１遅延ライン２２１、及び第２遅延ライン２２２に対して選択的に遅延を制御するとよい。
図４に示したように、第１遅延ライン２２１、及び第２遅延ライン２２２の内部には、第１コース遅延ライン４１２及び第２コース遅延ライン４２２、第１ファイン遅延ライン４１３及び第２ファイン遅延ライン４２３、及び第１遅延制御部４１１及び第２遅延制御部４２１が存在する。第１遅延制御部４１１及び第２遅延制御部４２１では、第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第２遅延イネーブル信号ＤＬ２＿ＥＮが生成され、それぞれ第１コース遅延ライン４１２及び第２コース遅延ライン４２２、及び第１ファイン遅延ライン４１３及び第２ファイン遅延ライン４２３がそれぞれ制御される。ＤＬＬ固定前には、常に第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第２遅延イネーブル信号ＤＬ２＿ＥＮの両方が第２論理段階（ＨＩＧＨ）となっており、常に第１コース遅延ライン４１２及び第２コース遅延ライン４２２の両方と、第１ファイン遅延ライン４１３及び第２ファイン遅延ライン４２３の両方とで遅延チューニングが行われる。しかし、一旦ＤＬＬ固定されると、第２直接位相感知部２６３はターンオフされ、第１直接位相感知部２５３からの信号だけで、第１遅延ライン２２１及び第２遅延ライン２２２の両方が制御される。この場合、一回に第１遅延ライン２２１及び第２遅延ライン２２２のいずれか１つに対してのみ遅延チューニングが行われるようになっている。すなわち、ＤＬＬ固定前では、第１比較信号ＰＤ１は第１遅延調整信号ＵＰＤＮ１として、第２比較信号ＰＤ２は第２遅延調整信号ＵＰＤＮ２として伝送されるが、ＤＬＬ固定後には、第２直接位相感知部２６３がターンオフされて第２比較信号ＰＤ２が有効でなくなる。そのため、第１比較信号ＰＤ１が第１遅延調整信号ＵＰＤＮ１として、また第２遅延調整信号ＵＰＤＮ２として伝送される。また、ＤＬＬ固定後には、第１遅延イネーブル信号ＤＬ１＿ＥＮ及び第２遅延イネーブル信号ＤＬ２＿ＥＮのうち、いずれか一方のみが第２論理段階（ＨＩＧＨ）となり、残りは第１論理段階（ＬＯＷ）となることが望ましい。第１遅延イネーブル信号ＤＬ１＿ＥＮが第２論理段階（ＨＩＧＨ）となると、第２遅延イネーブル信号ＤＬ２＿ＥＮを第１論理段階（ＬＯＷ）として、第１遅延ライン２２１では遅延チューニングが行われるが、第２遅延ライン２２２では遅延チューニングが行われないように制御するとよい。
図５Ａ及び図５Ｂは、図４に示した第１遅延ライン２２１、及び第２遅延ライン２２２の動作を説明するために、外部クロック信号ＥＸＴ＿ＣＬＫ、第１混合クロック信号ＩＮＴ＿ＣＬＫ、第１クロック信号ＩＮＴＣＬＫ１、及び第２クロック信号ＩＮＴＣＬＫ２の立ち上がりエッジの位置関係を模式的に示した図である。
図５Ａに示すように、Ｎ−１番目に第１混合クロック信号ＩＮＴ＿ＣＬＫが外部クロック信号ＥＸＴ＿ＣＬＫより位相が先行すると、第１比較信号ＰＤ１は遅延量を増加させる命令となり、これによって第２クロック信号ＩＮＴＣＬＫ２がＴＵＤ（第１ファイン遅延ライン４１３、及び第２ファイン遅延ライン４２３が有する一つのステップサイズ）だけ後にずれる。この際、Ｎ番目には第１混合クロック信号ＩＮＴ＿ＣＬＫが外部クロック信号ＥＸＴ＿ＣＬＫより位相が遅れる場合が発生する。この場合、第１比較信号ＰＤ１は、遅延量を減少させる命令となって伝達される。この場合、第１比較信号ＰＤ１は、以前値から現在値へと変化したので、Ｎ＋１番目の遅延調整は、第２クロック信号ＩＮＴＣＬＫ２で再度行われる。
従来の技術に係るＤＬＬ回路においては、このような場合、第１クロック信号ＩＮＴＣＬＫ１の遅延量を減少させると、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２の位相が互いに離れてしまう虞があった。
しかし、本発明の一実施の形態に係るＤＬＬ回路によれば、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２の位相が互いに離れてしまうのを防ぐことができる。
一方、図５Ｂは、Ｎ−１番目にある要因によって第１混合クロック信号ＩＮＴ＿ＣＬＫが外部クロック信号ＥＸＴ＿ＣＬＫより大きく先行した場合を示している。このような場合、２つの位相を再度合わせるため、Ｎ番目に第２クロック信号ＩＮＴＣＬＫ２の遅延量を増加させて、第２クロック信号ＩＮＴＣＬＫ２をＮ−１番目の場合よりＴＵＤだけ後にずらしても、第１クロック信号ＩＮＴＣＬＫ１及び第２クロック信号ＩＮＴＣＬＫ２を混合した第１混合クロック信号ＩＮＴ＿ＣＬＫが、依然として外部クロック信号ＥＸＴ＿ＣＬＫより先行している場合があり得る。
本発明の一実施の形態に係るＤＬＬ回路によれば、このような場合、第１比較信号ＰＤ１のＮ−１番目値とＮ番目値とが同一に遅延量を増加させる命令となるので、Ｎ＋１番目の調整時には、Ｎ番目に調整されなかった第１クロック信号ＩＮＴＣＬＫ１の遅延量が調整され、第１クロック信号ＩＮＴＣＬＫ１が後にずれるように制御される。
以上、本発明を、上述した実施の形態を例に説明したが、本発明は、上述した実施の形態として開示した範囲に限定されるものではない。本発明の技術的範囲内で多くの変更等が可能であり、それらも本発明の技術的範囲に属する。
２１０ バッファ
２２０ 遅延ライン部
２３０ 位相感知部
２４０ 混合制御部
２５０ 第１信号処理部
２５１ 第１位相混合部
２５２ 第１遅延モデル部
２５３ 第１直接位相感知部
２６０ 第２信号処理部
２６１ 第２位相混合部
２６２ 第２遅延モデル部
２６３ 第２直接位相感知部
４１１ 第１遅延制御部
４１２ 第１コース遅延ライン
４１３ 第１ファイン遅延ライン
４２１ 第２遅延制御部
４２２ 第２コース遅延ライン
４２３ 第２ファイン遅延ライン
ＥＸＴ＿ＣＬＫ 外部クロック信号
ＥＣＬＫ クロック入力信号
ＩＮＴＣＬＫ１ 第１クロック信号
ＩＮＴＣＬＫ２ 第２クロック信号
ＩＮＴ＿ＣＬＫ 第１混合クロック信号
ＩＮＴＣＬＫ２´ 第２混合クロック信号
ＩＣＬＫ１ 第１補償クロック信号
ＩＣＬＫ２ 第２補償クロック信号
ＰＤ１ 第１比較信号
ＰＤ２ 第２比較信号
ＵＰＤＮ１ 第１遅延調整信号
ＤＬ１＿ＥＮ 第１遅延イネーブル信号
ＵＰＤＮ２ 第２遅延調整信号
ＤＬ２＿ＥＮ 第２遅延イネーブル信号
ｏｎ＿ｏｆｆ オン／オフ信号
２２０ 遅延ライン部
２３０ 位相感知部
２４０ 混合制御部
２５０ 第１信号処理部
２５１ 第１位相混合部
２５２ 第１遅延モデル部
２５３ 第１直接位相感知部
２６０ 第２信号処理部
２６１ 第２位相混合部
２６２ 第２遅延モデル部
２６３ 第２直接位相感知部
４１１ 第１遅延制御部
４１２ 第１コース遅延ライン
４１３ 第１ファイン遅延ライン
４２１ 第２遅延制御部
４２２ 第２コース遅延ライン
４２３ 第２ファイン遅延ライン
ＥＸＴ＿ＣＬＫ 外部クロック信号
ＥＣＬＫ クロック入力信号
ＩＮＴＣＬＫ１ 第１クロック信号
ＩＮＴＣＬＫ２ 第２クロック信号
ＩＮＴ＿ＣＬＫ 第１混合クロック信号
ＩＮＴＣＬＫ２´ 第２混合クロック信号
ＩＣＬＫ１ 第１補償クロック信号
ＩＣＬＫ２ 第２補償クロック信号
ＰＤ１ 第１比較信号
ＰＤ２ 第２比較信号
ＵＰＤＮ１ 第１遅延調整信号
ＤＬ１＿ＥＮ 第１遅延イネーブル信号
ＵＰＤＮ２ 第２遅延調整信号
ＤＬ２＿ＥＮ 第２遅延イネーブル信号
ｏｎ＿ｏｆｆ オン／オフ信号
Claims (9)
- 外部クロック信号を受け、クロック入力信号を出力するバッファと、
前記クロック入力信号を受けると共に、第１比較信号及び第２比較信号を受けて、前記クロック入力信号を所定時間だけ遅延させた第１クロック信号及び第２クロック信号を生成する遅延ライン部と、
前記第１クロック信号及び前記第２クロック信号の反転信号を受けて、前記第１クロック信号及び前記第２クロック信号の立下りエッジのうち、いずれが先行するかを示す位相感知信号を生成する位相感知部と、
前記第１比較信号及び前記第２比較信号によってＤＬＬ固定されたか否かを決定し、ＤＬＬ固定されたか否かによってオン／オフ信号を出力する混合制御部と、
前記第１クロック信号及び前記第２クロック信号を受けて、これらを基に第１補償クロック信号を生成し、前記外部クロック信号を受けて前記第１補償クロック信号と比較して前記第１比較信号を生成する第１信号処理部と、
前記第１クロック信号及び前記第２クロック信号を受けて、これらを基に第２補償クロック信号を生成し、前記外部クロック信号を受けて前記第２補償クロック信号と比較して前記第２比較信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２信号処理部と
を備えていることを特徴とする遅延固定ループ回路。 - 前記遅延ライン部は、
前記クロック入力信号を受け、前記第１比較信号によって前記クロック入力信号の遅延量を調節した前記第１クロック信号を生成する第１遅延ラインと、
前記クロック入力信号を受け、ＤＬＬ固定されていない場合、前記第２比較信号によって前記クロック入力信号の遅延量を調節した後、反転させた前記第２クロック信号を生成し、ＤＬＬ固定された場合、前記第１比較信号によって遅延量を調節した後、反転させた前記第２クロック信号を生成する第２遅延ラインと
を備えていることを特徴とする請求項１記載の遅延固定ループ回路。 - 前記第２信号処理部は、
前記混合制御部からの出力によって前記第２クロック信号のデューティを調整した第２混合クロック信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２位相混合部と、
前記第２混合クロック信号を受けて、前記外部クロック信号と内部クロックである前記第２混合クロック信号との間の時間差を補償した第２補償クロック信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２遅延モデル部と、
前記外部クロック信号及び前記第２補償クロック信号を受けて、前記外部クロック信号と前記第２補償クロック信号とを比較して前記第２比較信号を生成すると共に、前記オン／オフ信号によって活性化又は非活性化される第２直接位相感知部と
を備えていることを特徴とする請求項１記載の遅延固定ループ回路。 - 前記第１遅延ラインは、
前記第１比較信号を受けて、第１遅延調整信号として出力すると共に、前記第１比較信号を基に第１遅延イネーブル信号を生成する第１遅延制御部と、
前記第１遅延イネーブル信号によって活性化されると、前記第１遅延調整信号を基に前記クロック入力信号の遅延を調整する第１コース遅延ラインと、
前記第１遅延イネーブル信号によって活性化されると、前記第１遅延調整信号によって前記第１コース遅延ラインからの出力信号の遅延チューニングを行うことによって、前記第１クロック信号を生成する第１ファイン遅延ラインと
を備えていることを特徴とする請求項２記載の遅延固定ループ回路。 - 前記第２遅延ラインは、
ＤＬＬ固定を感知する前には、前記第２比較信号を受けて、第２遅延調整信号として出力すると共に、前記第２比較信号を基に第２遅延イネーブル信号生成し、ＤＬＬ固定を感知すると、前記第１遅延イネーブル信号及び前記第１遅延調整信号を受けて、各々第２遅延イネーブル信号及び第２遅延調整信号として出力する第２遅延制御部と、
前記第２遅延イネーブル信号によって活性化されると、前記第２遅延調整信号によって前記クロック入力信号の遅延を調整する第２コース遅延ラインと、
前記第２遅延イネーブル信号によって活性化されると、前記第２遅延制御部からの前記第２遅延調整信号によって前記第２コース遅延ラインからの出力信号の遅延チューニング
を行うことによって、前記第２クロック信号を生成する第２ファイン遅延ラインと
を備えていることを特徴とする請求項２記載の遅延固定ループ回路。 - 前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の前記第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが同じである場合、前記第１遅延イネーブル信号の論理段階を変更するものであることを特徴とする請求項４記載の遅延固定ループ回路。
- 前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の前記第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが同じである場合、前記第２遅延イネーブル信号の論理段階を変更するように前記第２遅延制御部を制御するものであることを特徴とする請求項４記載の遅延固定ループ回路。
- 前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の前記第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが異なる場合、前記第１遅延イネーブル信号の論理段階を維持するものであることを特徴とする請求項４記載の遅延固定ループ回路。
- 前記第１遅延制御部は、ＤＬＬ固定後に、現在の前記第１比較信号と以前の第１比較信号とを比較して、現在の前記第１比較信号と以前の前記第１比較信号とが異なる場合、前記第２遅延イネーブル信号の論理段階を維持するように前記第２遅延制御部を制御するものであることを特徴とする請求項４記載の遅延固定ループ回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0027016A KR100515071B1 (ko) | 2003-04-29 | 2003-04-29 | 디엘엘 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004328721A JP2004328721A (ja) | 2004-11-18 |
| JP4228220B2 true JP4228220B2 (ja) | 2009-02-25 |
Family
ID=33308310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004096700A Expired - Fee Related JP4228220B2 (ja) | 2003-04-29 | 2004-03-29 | 遅延固定ループ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6956418B2 (ja) |
| JP (1) | JP4228220B2 (ja) |
| KR (1) | KR100515071B1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
| JP3859624B2 (ja) * | 2003-07-31 | 2006-12-20 | エルピーダメモリ株式会社 | 遅延回路と遅延同期ループ装置 |
| KR100578232B1 (ko) * | 2003-10-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
| KR100554981B1 (ko) * | 2003-11-20 | 2006-03-03 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
| US6952127B2 (en) | 2003-11-21 | 2005-10-04 | Micron Technology, Inc. | Digital phase mixers with enhanced speed |
| US6982578B2 (en) | 2003-11-26 | 2006-01-03 | Micron Technology, Inc. | Digital delay-locked loop circuits with hierarchical delay adjustment |
| US6982579B2 (en) * | 2003-12-11 | 2006-01-03 | Micron Technology, Inc. | Digital frequency-multiplying DLLs |
| US7009434B2 (en) * | 2003-12-12 | 2006-03-07 | Micron Technology, Inc. | Generating multi-phase clock signals using hierarchical delays |
| KR100594258B1 (ko) * | 2004-02-26 | 2006-06-30 | 삼성전자주식회사 | 위상 합성된 출력신호를 이용하여 지터를 줄이는 듀티싸이클 보정 회로 및 그 방법 |
| KR100673885B1 (ko) * | 2004-04-27 | 2007-01-26 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법 |
| US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
| US7894563B2 (en) * | 2004-05-27 | 2011-02-22 | Virtensys Limited | Clock recovery circuit and a method of generating a recovered clock signal |
| US7230464B2 (en) * | 2004-06-29 | 2007-06-12 | Intel Corporation | Closed-loop delay compensation for driver |
| KR100605577B1 (ko) * | 2004-06-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 레지스터 제어형 지연 고정 루프 및 그의 제어 방법 |
| US7187221B2 (en) * | 2004-06-30 | 2007-03-06 | Infineon Technologies Ag | Digital duty cycle corrector |
| JP2006115964A (ja) * | 2004-10-20 | 2006-05-11 | Fujinon Corp | 電子内視鏡装置 |
| US7227395B1 (en) * | 2005-02-09 | 2007-06-05 | Altera Corporation | High-performance memory interface circuit architecture |
| US7274236B2 (en) * | 2005-04-15 | 2007-09-25 | Micron Technology, Inc. | Variable delay line with multiple hierarchy |
| US7276951B2 (en) * | 2005-05-25 | 2007-10-02 | Micron Technology, Inc. | Delay line circuit |
| KR100689837B1 (ko) * | 2005-08-02 | 2007-03-08 | 삼성전자주식회사 | 지연 동기 회로 |
| KR100711547B1 (ko) * | 2005-08-29 | 2007-04-27 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
| KR100810070B1 (ko) * | 2005-09-29 | 2008-03-06 | 주식회사 하이닉스반도체 | 지연고정루프 |
| KR100701704B1 (ko) * | 2006-01-12 | 2007-03-29 | 주식회사 하이닉스반도체 | 듀티 교정 회로 |
| KR100954117B1 (ko) * | 2006-02-22 | 2010-04-23 | 주식회사 하이닉스반도체 | 지연 고정 루프 장치 |
| KR100807077B1 (ko) * | 2006-05-11 | 2008-02-25 | 주식회사 하이닉스반도체 | 지연 동기 루프 회로 |
| KR100779381B1 (ko) | 2006-05-15 | 2007-11-23 | 주식회사 하이닉스반도체 | 감소된 면적을 가지는 ｄｌｌ과 이를 포함하는 반도체메모리 장치 및 그 락킹 동작 방법 |
| KR100800150B1 (ko) * | 2006-06-30 | 2008-02-01 | 주식회사 하이닉스반도체 | 지연 고정 루프 장치 |
| KR100838376B1 (ko) * | 2006-08-24 | 2008-06-13 | 주식회사 하이닉스반도체 | 전원전압 변동에 대비한 디엘엘장치. |
| KR100810073B1 (ko) * | 2006-09-29 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
| KR100808055B1 (ko) * | 2006-10-31 | 2008-02-28 | 주식회사 하이닉스반도체 | 반도체 소자의 지연 고정 루프와 그의 구동 방법 |
| US7501869B2 (en) * | 2006-11-03 | 2009-03-10 | Intel Corporation | Low power, low phase jitter, and duty cycle error insensitive clock receiver architecture and circuits for source synchronous digital data communication |
| KR100854457B1 (ko) | 2006-12-29 | 2008-08-27 | 주식회사 하이닉스반도체 | 지연고정루프 |
| KR100811276B1 (ko) * | 2006-12-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 지연고정루프회로 |
| KR100863001B1 (ko) * | 2007-02-09 | 2008-10-13 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법 |
| US7701272B2 (en) * | 2007-05-31 | 2010-04-20 | Micron Technology, Inc. | Method and apparatus for output data synchronization with system clock |
| JP5448324B2 (ja) * | 2007-10-23 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | Ｄｌｌ回路及びこれを備える半導体装置、並びに、データ処理システム |
| US8132040B1 (en) | 2007-10-25 | 2012-03-06 | Lattice Semiconductor Corporation | Channel-to-channel deskew systems and methods |
| KR100881715B1 (ko) * | 2007-11-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 지연고정루프 및 그의 동작방법 |
| KR100884590B1 (ko) * | 2007-11-02 | 2009-02-19 | 주식회사 하이닉스반도체 | 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법 |
| KR100962017B1 (ko) | 2008-01-14 | 2010-06-08 | 주식회사 하이닉스반도체 | Ｄｌｌ 회로 및 그 제어 방법 |
| JP5579373B2 (ja) * | 2008-05-22 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | Ｄｌｌ回路 |
| KR100954108B1 (ko) * | 2008-09-02 | 2010-04-27 | 주식회사 하이닉스반도체 | 지연고정루프회로 |
| KR101727719B1 (ko) * | 2010-10-11 | 2017-04-18 | 삼성전자주식회사 | 위상 보간기 및 그를 포함하는 반도체 장치 및 위상 보간 방법 |
| JP2013074351A (ja) * | 2011-09-27 | 2013-04-22 | Elpida Memory Inc | 半導体装置 |
| CN104168016B (zh) * | 2013-05-16 | 2018-12-14 | 中兴通讯股份有限公司 | 一种延迟锁相方法和电路 |
| KR20160042496A (ko) | 2014-10-10 | 2016-04-20 | 삼성전자주식회사 | 듀티 사이클 에러 검출 장치 및 이를 포함하는 듀티 사이클 보정 장치 |
| KR102521756B1 (ko) * | 2016-06-22 | 2023-04-14 | 삼성전자주식회사 | 반도체 메모리 장치의 지연 회로, 반도체 메모리 장치 및 이의 동작 방법 |
| US11569804B1 (en) * | 2022-04-22 | 2023-01-31 | Avago Technologies International Sales Pte. Limited | INL detection and calibration for phase-interpolator |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6148038A (en) * | 1997-03-31 | 2000-11-14 | Sun Microsystems, Inc. | Circuit for detecting and decoding phase encoded digital serial data |
| JP3955150B2 (ja) * | 1998-01-08 | 2007-08-08 | 富士通株式会社 | 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム |
| JPH11177399A (ja) * | 1997-12-15 | 1999-07-02 | Mitsubishi Electric Corp | クロック遅延回路およびこれを用いた発振回路、位相同期回路、クロック生成回路 |
| US6483871B1 (en) * | 1998-12-28 | 2002-11-19 | Nortel Networks Limited | Phase detector with adjustable set point |
| KR100640568B1 (ko) * | 2000-03-16 | 2006-10-31 | 삼성전자주식회사 | 마스터-슬레이브 구조를 갖는 지연동기루프 회로 |
| US6445231B1 (en) * | 2000-06-01 | 2002-09-03 | Micron Technology, Inc. | Digital dual-loop DLL design using coarse and fine loops |
| US6748549B1 (en) * | 2000-06-26 | 2004-06-08 | Intel Corporation | Clocking an I/O buffer, having a selectable phase difference from the system clock, to and from a remote I/O buffer clocked in phase with the system clock |
| US6373301B1 (en) * | 2001-04-18 | 2002-04-16 | Silicon Integrated Systems Corporation | Fast-locking dual rail digital delayed locked loop |
| KR100424181B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 제어된 타이밍을 갖는 출력 클록 신호를 생성하는 회로 및방법 |
| US6642760B1 (en) * | 2002-03-29 | 2003-11-04 | Rambus, Inc. | Apparatus and method for a digital delay locked loop |
| KR100477809B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
-
2003
- 2003-04-29 KR KR10-2003-0027016A patent/KR100515071B1/ko active IP Right Grant
- 2003-12-31 US US10/749,426 patent/US6956418B2/en not_active Expired - Lifetime
-
2004
- 2004-03-29 JP JP2004096700A patent/JP4228220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040095981A (ko) | 2004-11-16 |
| US20040217789A1 (en) | 2004-11-04 |
| JP2004328721A (ja) | 2004-11-18 |
| KR100515071B1 (ko) | 2005-09-16 |
| US6956418B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4228220B2 (ja) | 遅延固定ループ回路 | |
| JP3932396B2 (ja) | 混合型遅延固定ループ回路及びそのクロック信号同期方法 | |
| US6917229B2 (en) | Delay locked loop having low jitter in semiconductor device | |
| KR100954117B1 (ko) | 지연 고정 루프 장치 | |
| KR100605577B1 (ko) | 레지스터 제어형 지연 고정 루프 및 그의 제어 방법 | |
| JP4667196B2 (ja) | 位相調整回路 | |
| KR100954108B1 (ko) | 지연고정루프회로 | |
| JP2008507921A (ja) | アナログ遅延回路の同調範囲を設定する方法及び装置 | |
| US7940095B2 (en) | Semiconductor memory device and method for driving the same | |
| JP2002100982A (ja) | Ｄｌｌ回路 | |
| US20090116306A1 (en) | Delay locked loop circuit of semiconductor device | |
| US20190199364A1 (en) | Apparatuses and methods for providing frequency divided clocks | |
| US20050242855A1 (en) | Delay locked loop circuit | |
| US6670835B2 (en) | Delay locked loop for controlling phase increase or decrease and phase control method thereof | |
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| US7635997B1 (en) | Circuit for and method of changing a frequency in a circuit | |
| KR101222064B1 (ko) | 반도체 집적회로의 지연고정루프 및 그의 구동방법 | |
| US7183821B1 (en) | Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization | |
| KR20070038670A (ko) | 반도체 메모리 장치의 ｄｌｌ 회로 | |
| US7564283B1 (en) | Automatic tap delay calibration for precise digital phase shift | |
| US20110291717A1 (en) | Semiconductor device | |
| US20040051569A1 (en) | Register controlled delay locked loop | |
| JP3560319B2 (ja) | 位相調整回路 | |
| KR100596428B1 (ko) | 계층적 딜레이 제어 구조를 가진 디지털 지연고정루프 | |
| KR20030014790A (ko) | 지연 동기 루프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081022 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |