JP3495315B2 - 電源／接地コア、プリント回路基板及びプリント回路基板製造方法 - Google Patents
電源／接地コア、プリント回路基板及びプリント回路基板製造方法Info
- Publication number
- JP3495315B2 JP3495315B2 JP2000123963A JP2000123963A JP3495315B2 JP 3495315 B2 JP3495315 B2 JP 3495315B2 JP 2000123963 A JP2000123963 A JP 2000123963A JP 2000123963 A JP2000123963 A JP 2000123963A JP 3495315 B2 JP3495315 B2 JP 3495315B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- layer
- ground
- metal
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0116—Porous, e.g. foam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0281—Conductive fibers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09681—Mesh conductors, e.g. as a ground plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Investigation Of Foundation Soil And Reinforcement Of Foundation Soil By Compacting Or Drainage (AREA)
- Waveguide Aerials (AREA)
- Manufacture Of Alloys Or Alloy Compounds (AREA)
- Soil Working Implements (AREA)
- Ticket-Dispensing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一般には、コンピ
ュータ製造の分野に関し、より詳細には、コンピュータ
で使用される基板の層剥離及び基板上のカソード／アノ
ード・フィラメント成長の低減に関する。
ュータ製造の分野に関し、より詳細には、コンピュータ
で使用される基板の層剥離及び基板上のカソード／アノ
ード・フィラメント成長の低減に関する。
【０００２】
【従来の技術】コンピュータ及び同様の電子装置は、人
々の生活に普及している要素である。多くの企業、銀
行、及び政府機関が、日常活動をコンピュータに頼って
いる。社会の広い層で、コンピュータが、経済、社会、
及びコミュニケーションの基盤の信頼性の高い安定した
要素であることを必要としている。コンピュータは現
在、従来よりも長時間稼働し、停止時間がより少ない必
要がある。
々の生活に普及している要素である。多くの企業、銀
行、及び政府機関が、日常活動をコンピュータに頼って
いる。社会の広い層で、コンピュータが、経済、社会、
及びコミュニケーションの基盤の信頼性の高い安定した
要素であることを必要としている。コンピュータは現
在、従来よりも長時間稼働し、停止時間がより少ない必
要がある。
【０００３】コンピュータがこのように必要とされてい
るため、コンピュータ設計者はますます信頼性を重視す
るようになっている。現在、多くのシステムは、コンピ
ュータ・システムを構成する障害構成要素を交換するの
に要する長い停止時間を許容することができない。各構
成要素の寿命が長くなり、信頼性が向上するように設計
すれば、構成要素のみから成り立っている各コンピュー
タの寿命が長くなり信頼性が向上する。
るため、コンピュータ設計者はますます信頼性を重視す
るようになっている。現在、多くのシステムは、コンピ
ュータ・システムを構成する障害構成要素を交換するの
に要する長い停止時間を許容することができない。各構
成要素の寿命が長くなり、信頼性が向上するように設計
すれば、構成要素のみから成り立っている各コンピュー
タの寿命が長くなり信頼性が向上する。
【０００４】このようなコンピュータの信頼性の重視
は、プリント回路基板（ＰＣＢ）にも注がれている。コ
ンピュータ・システムの大部分の構成要素は、ＰＣＢ上
に半導電性パッケージまたはチップを配置することによ
って設計される。ＰＣＢが「プリント」基板と呼ばれる
のは、元々は新聞印刷プロセスに類似していた技法を使
用して、基板上に回路のラン（run）または銅線が配置
されるためである。このような回路配線は、半導電性パ
ッケージまたはチップを互いに接続する。ＰＣＢは、片
面または両面に印刷された配線と、片面または両面に装
着された１つまたは複数の構成要素とを有する絶縁体の
ように単純なものとすることもできる。しかし、ＰＣＢ
は一般に、もっと複雑であり、通常は、導電性の金属製
電源面及び接地面と、絶縁層の間にサンドイッチ状に挟
まれた回路配線を含むいくつかの信号面とから成り、こ
のサンドイッチの上面と下面に金属線とパッドがある。
金属めっきスルー・ホール（ＰＴＨ）を使用して上部導
電体部と下部導電体部が互いに接続され、内部回路層と
も接続される。
は、プリント回路基板（ＰＣＢ）にも注がれている。コ
ンピュータ・システムの大部分の構成要素は、ＰＣＢ上
に半導電性パッケージまたはチップを配置することによ
って設計される。ＰＣＢが「プリント」基板と呼ばれる
のは、元々は新聞印刷プロセスに類似していた技法を使
用して、基板上に回路のラン（run）または銅線が配置
されるためである。このような回路配線は、半導電性パ
ッケージまたはチップを互いに接続する。ＰＣＢは、片
面または両面に印刷された配線と、片面または両面に装
着された１つまたは複数の構成要素とを有する絶縁体の
ように単純なものとすることもできる。しかし、ＰＣＢ
は一般に、もっと複雑であり、通常は、導電性の金属製
電源面及び接地面と、絶縁層の間にサンドイッチ状に挟
まれた回路配線を含むいくつかの信号面とから成り、こ
のサンドイッチの上面と下面に金属線とパッドがある。
金属めっきスルー・ホール（ＰＴＨ）を使用して上部導
電体部と下部導電体部が互いに接続され、内部回路層と
も接続される。
【０００５】このようにして製作されたＰＣＢは、電子
工学の分野で標準になっている。製造方法の進歩によっ
て、ＰＣＢは比較的安価になっており、しかも単純なた
めに信頼性が高い。しかし、ＰＣＢにはいくつかの問題
がある。これらの問題のうちのいくつかの問題の原因の
１つは水分である。ＰＣＢ内の絶縁体は透水性の傾向が
あり、比較的高濃度の水分を自然に吸収する傾向があ
る。構成要素組立て工程が完了したときにＰＣＢが乾燥
していた場合であっても、湿った空気や他の処理ステッ
プによる水分をすぐに吸収することがある。したがっ
て、ＰＣＢは水分を含み、この水分が絶縁層中に自由に
浸透する。残念ながら、電源面及び接地面は、通常、銅
製であり、透水性ではない。
工学の分野で標準になっている。製造方法の進歩によっ
て、ＰＣＢは比較的安価になっており、しかも単純なた
めに信頼性が高い。しかし、ＰＣＢにはいくつかの問題
がある。これらの問題のうちのいくつかの問題の原因の
１つは水分である。ＰＣＢ内の絶縁体は透水性の傾向が
あり、比較的高濃度の水分を自然に吸収する傾向があ
る。構成要素組立て工程が完了したときにＰＣＢが乾燥
していた場合であっても、湿った空気や他の処理ステッ
プによる水分をすぐに吸収することがある。したがっ
て、ＰＣＢは水分を含み、この水分が絶縁層中に自由に
浸透する。残念ながら、電源面及び接地面は、通常、銅
製であり、透水性ではない。
【０００６】この浸透性の欠如はＰＣＢに影響を与え、
障害の原因となることがある。水分は、電源／接地面
と、電源／接地面を挟む絶縁層との間の界面に集まる。
チップ、チップ・キャリヤ・パッケージ、またはその他
の構成要素は、（通常はウェーブはんだ付けまたは赤外
線加熱により）ＰＣＢにはんだ付けされる。この温度上
昇によって、電源／接地面と絶縁層との界面に集まって
いた水が急速に蒸発する可能性がある。水は水蒸気にな
るときに体積が大きくなり、この膨張した水／水蒸気混
合物によって、絶縁体の剥離が起こることがある。実際
に、絶縁体の表面に「膨れ」が生じることがあり、その
結果、絶縁体の亀裂、破線、パッケージ破損、ＰＴＨ筒
内亀裂、及びその他の類似の悪影響が生じる。
障害の原因となることがある。水分は、電源／接地面
と、電源／接地面を挟む絶縁層との間の界面に集まる。
チップ、チップ・キャリヤ・パッケージ、またはその他
の構成要素は、（通常はウェーブはんだ付けまたは赤外
線加熱により）ＰＣＢにはんだ付けされる。この温度上
昇によって、電源／接地面と絶縁層との界面に集まって
いた水が急速に蒸発する可能性がある。水は水蒸気にな
るときに体積が大きくなり、この膨張した水／水蒸気混
合物によって、絶縁体の剥離が起こることがある。実際
に、絶縁体の表面に「膨れ」が生じることがあり、その
結果、絶縁体の亀裂、破線、パッケージ破損、ＰＴＨ筒
内亀裂、及びその他の類似の悪影響が生じる。
【０００７】絶縁体の領域内から水が「逃げる」ために
は、水は絶縁体を通って水分の濃度がより低い領域に拡
散しなければならない。この水分の濃度がより低い領域
は、一般に、積層が空気に接する上面及び下面を含むＰ
ＣＢの周縁部にのみ存在する。空気が実際に低濃度の水
分を有すると仮定すれば、誘電層を通って大気中に抜け
る水の拡散は長時間にわたって起こることになる。しか
し、ＰＣＢから水分が除去されるまでに、水分によって
膨れ損傷が起こる可能性がある。
は、水は絶縁体を通って水分の濃度がより低い領域に拡
散しなければならない。この水分の濃度がより低い領域
は、一般に、積層が空気に接する上面及び下面を含むＰ
ＣＢの周縁部にのみ存在する。空気が実際に低濃度の水
分を有すると仮定すれば、誘電層を通って大気中に抜け
る水の拡散は長時間にわたって起こることになる。しか
し、ＰＣＢから水分が除去されるまでに、水分によって
膨れ損傷が起こる可能性がある。
【０００８】ＰＣＢにおける水分が原因の他の障害メカ
ニズムは、カソード−アノード・フィラメント成長（Ｃ
ＡＦ）であり、これは、ガラス繊維に沿って回路基板短
絡が形成されると発生する。この短絡は、水が、隣接す
る導電体からガラス繊維と誘電体との界面に金属イオン
を浸出させると形成される。電気バイアスが加えられる
と銅イオンが付着され、この付着の結果、導電性のデン
ドライトが形成される。材料が溶液中にある場合、一般
にイオンを含み、それによって、異極に帯電した金属フ
ィーチャの方に移動する。カソードはプラスに帯電した
領域であり、アノードはマイナスに帯電した領域であ
る。したがって、金属デンドライトは通常、相反する極
に帯電した２つの局在的カソード／アノード領域の間に
成長する。このような導電性金属デンドライトによっ
て、電気短絡が起こる。
ニズムは、カソード−アノード・フィラメント成長（Ｃ
ＡＦ）であり、これは、ガラス繊維に沿って回路基板短
絡が形成されると発生する。この短絡は、水が、隣接す
る導電体からガラス繊維と誘電体との界面に金属イオン
を浸出させると形成される。電気バイアスが加えられる
と銅イオンが付着され、この付着の結果、導電性のデン
ドライトが形成される。材料が溶液中にある場合、一般
にイオンを含み、それによって、異極に帯電した金属フ
ィーチャの方に移動する。カソードはプラスに帯電した
領域であり、アノードはマイナスに帯電した領域であ
る。したがって、金属デンドライトは通常、相反する極
に帯電した２つの局在的カソード／アノード領域の間に
成長する。このような導電性金属デンドライトによっ
て、電気短絡が起こる。
【０００９】水分による障害のメカニズムは、チップ・
キャリヤにＰＣＢが使用されていることによって多少悪
化している。チップ・キャリヤは、基板に接続する前に
チップを配置し、接続する装置である。かつては、これ
らのチップ・キャリヤはほとんど例外なくセラミクス製
であった。チップ・キャリヤにセラミクスが使用されて
いたために、電子部品製造の標準を作成するために組織
された団体である電子素子技術連合評議会（ＪＥＤＥ
Ｃ）は、基板材料が水をまったく吸収しないことを基本
的に前提としたチップ・キャリヤの試験標準を作成し
た。しかし、チップ・キャリヤにＰＣＢが使用され始め
た現在では、このような有機材料中により多くの水分が
あるということだけのために、水の移動とそれに付随す
る問題が一般化している。有機積層材料でできたチップ
・キャリヤを、積層チップ・キャリヤ（ＬＣＣ）と呼
ぶ。
キャリヤにＰＣＢが使用されていることによって多少悪
化している。チップ・キャリヤは、基板に接続する前に
チップを配置し、接続する装置である。かつては、これ
らのチップ・キャリヤはほとんど例外なくセラミクス製
であった。チップ・キャリヤにセラミクスが使用されて
いたために、電子部品製造の標準を作成するために組織
された団体である電子素子技術連合評議会（ＪＥＤＥ
Ｃ）は、基板材料が水をまったく吸収しないことを基本
的に前提としたチップ・キャリヤの試験標準を作成し
た。しかし、チップ・キャリヤにＰＣＢが使用され始め
た現在では、このような有機材料中により多くの水分が
あるということだけのために、水の移動とそれに付随す
る問題が一般化している。有機積層材料でできたチップ
・キャリヤを、積層チップ・キャリヤ（ＬＣＣ）と呼
ぶ。
【００１０】
【発明が解決しようとする課題】したがって、有機ＬＣ
Ｃにおけるカソード／アノード・デンドライト成長及び
絶縁体の層剥離によって生じる障害を最小限にする方法
がなければ、障害件数と信頼性の問題が増大し続けるこ
とになる。
Ｃにおけるカソード／アノード・デンドライト成長及び
絶縁体の層剥離によって生じる障害を最小限にする方法
がなければ、障害件数と信頼性の問題が増大し続けるこ
とになる。
【００１１】
【課題を解決するための手段】したがって、本発明の実
施形態は、プリント回路基板（ＰＣＢ）において使用さ
れ、多孔性の導電材料を含む電源面及び接地面を提供す
る。多孔性の電源面及び接地面材料によって、水または
その他の溶媒あるいはその両方が、電源面及び接地面を
通過することができ、したがってカソード／アノード・
フィラメント成長及び絶縁層剥離によって生じるＰＣＢ
（または積層チップ・キャリヤとして使用されるＰＣ
Ｂ）における障害が低減される。多孔導電材料は、金属
被覆された布（ポリエステルなど）または布（炭素／グ
ラファイト繊維またはガラス繊維製のものなど）を使用
するか、金属シートの代わりに金属ワイヤ・メッシュを
使用するか、焼結金属を使用するか、または、金属シー
ト内に穴の配列を形成することによって金属シートを多
孔性にすることによって形成することができる。金属メ
ッシュまたは布は織物構造または不織紙構造に形成する
ことができる。金属シート内に穴の配列を形成する場
合、そのような配列は、従来の方法を使用して行われる
以外の追加の処理ステップを使用せずに形成することが
できる。
施形態は、プリント回路基板（ＰＣＢ）において使用さ
れ、多孔性の導電材料を含む電源面及び接地面を提供す
る。多孔性の電源面及び接地面材料によって、水または
その他の溶媒あるいはその両方が、電源面及び接地面を
通過することができ、したがってカソード／アノード・
フィラメント成長及び絶縁層剥離によって生じるＰＣＢ
（または積層チップ・キャリヤとして使用されるＰＣ
Ｂ）における障害が低減される。多孔導電材料は、金属
被覆された布（ポリエステルなど）または布（炭素／グ
ラファイト繊維またはガラス繊維製のものなど）を使用
するか、金属シートの代わりに金属ワイヤ・メッシュを
使用するか、焼結金属を使用するか、または、金属シー
ト内に穴の配列を形成することによって金属シートを多
孔性にすることによって形成することができる。金属メ
ッシュまたは布は織物構造または不織紙構造に形成する
ことができる。金属シート内に穴の配列を形成する場
合、そのような配列は、従来の方法を使用して行われる
以外の追加の処理ステップを使用せずに形成することが
できる。
【００１２】本発明の上記及びその他の利点及び特徴
は、添付図面に図示されている本発明の好ましい実施形
態の以下の詳細な説明を読めば明らかになろう。
は、添付図面に図示されている本発明の好ましい実施形
態の以下の詳細な説明を読めば明らかになろう。
【００１３】
【発明の実施の形態】本発明の好ましい実施形態は、電
源面及び接地面のための導電性多孔材料を有するプリン
ト回路基板（ＰＣＢ）を設けることによって従来の技術
の限界を克服する。これらの材料は、水及びその他の溶
媒に対して多孔性であることが好ましい。本発明はＰＣ
Ｂの製造に関する。ＰＣＢの一般的製造技法について以
下に簡単に概説した後、好ましい実施形態について説明
する。
源面及び接地面のための導電性多孔材料を有するプリン
ト回路基板（ＰＣＢ）を設けることによって従来の技術
の限界を克服する。これらの材料は、水及びその他の溶
媒に対して多孔性であることが好ましい。本発明はＰＣ
Ｂの製造に関する。ＰＣＢの一般的製造技法について以
下に簡単に概説した後、好ましい実施形態について説明
する。
【００１４】プリント回路基板
プリント回路基板を製作するための出発材料は、通常、
繊維ガラス及びエポキシ樹脂から成るシートである。予
備処理中に繊維に樹脂を含浸させるため、これはしばし
ば「プリプレグ」と呼ばれる。この樹脂は本質的に、基
板に繊維を結合させる結合剤の役割を果たす。繊維ガラ
ス布の代わりに、圧搾紙またはその他の適合する材料を
使用することも可能である。したがって、基板は、最終
的にプリント回路として製作されることになる、平坦で
硬質またはわずかに柔軟性のある誘電性材料である。こ
の出発材料には、適切な接着によって基板の両面に薄い
銅の層を積層（ラミネート）することができる。この組
合せは一般に銅クラッド・ラミネート（ＣＣＬ）と呼ば
れる。このＣＣＬは、（銅線から成る２つの面を有す
る）単純な両面板とするか、または、回路形成し、追加
の誘電体によって積層化（ラミネート）して多層複合体
にすることもできる。
繊維ガラス及びエポキシ樹脂から成るシートである。予
備処理中に繊維に樹脂を含浸させるため、これはしばし
ば「プリプレグ」と呼ばれる。この樹脂は本質的に、基
板に繊維を結合させる結合剤の役割を果たす。繊維ガラ
ス布の代わりに、圧搾紙またはその他の適合する材料を
使用することも可能である。したがって、基板は、最終
的にプリント回路として製作されることになる、平坦で
硬質またはわずかに柔軟性のある誘電性材料である。こ
の出発材料には、適切な接着によって基板の両面に薄い
銅の層を積層（ラミネート）することができる。この組
合せは一般に銅クラッド・ラミネート（ＣＣＬ）と呼ば
れる。このＣＣＬは、（銅線から成る２つの面を有す
る）単純な両面板とするか、または、回路形成し、追加
の誘電体によって積層化（ラミネート）して多層複合体
にすることもできる。
【００１５】ほとんどの場合、これらの基板には、装着
する様々な電気構成要素の電気接続に対応するように
（通常は穿孔（drill）によって）穴が開けられる。こ
れらの穴は、通常、高速穿孔機を使用して穿孔され、穴
の場所は、基板の図面または設計図で指定される。
する様々な電気構成要素の電気接続に対応するように
（通常は穿孔（drill）によって）穴が開けられる。こ
れらの穴は、通常、高速穿孔機を使用して穿孔され、穴
の場所は、基板の図面または設計図で指定される。
【００１６】銅積層の一方の面から穴を通って他方の面
まで電気接続を行うために、穴のプラスチック壁を導電
性にしなければならない。これは、当業界で一般にメタ
ライゼーションと呼ばれている化学プロセスによって行
われ、このプロセスは、比較的複雑な一連の貯槽及びす
すぎと、穴の壁面に薄い銅層を塗布するアクチベーティ
ング・ステップとから成る。
まで電気接続を行うために、穴のプラスチック壁を導電
性にしなければならない。これは、当業界で一般にメタ
ライゼーションと呼ばれている化学プロセスによって行
われ、このプロセスは、比較的複雑な一連の貯槽及びす
すぎと、穴の壁面に薄い銅層を塗布するアクチベーティ
ング・ステップとから成る。
【００１７】メタライゼーション・プロセスによって形
成された銅層は一般に薄すぎて基板の２つの層の間に適
切な電気ブリッジを形成することができないので、電流
を伝える適合する銅断面を形成するために銅電気めっき
を使用して穴内に銅の厚い層を付着させる。銅めっきの
後に、はんだ付け性を向上させるために錫−鉛めっきま
たは錫めっきを行うことができる。
成された銅層は一般に薄すぎて基板の２つの層の間に適
切な電気ブリッジを形成することができないので、電流
を伝える適合する銅断面を形成するために銅電気めっき
を使用して穴内に銅の厚い層を付着させる。銅めっきの
後に、はんだ付け性を向上させるために錫−鉛めっきま
たは錫めっきを行うことができる。
【００１８】メタライゼーションの後、回路パターンを
必要とする面上に、回路形成を行う。回路パターンは、
仕様または設計要件に従って、穿孔済み基板の金属面に
適用される回路設計である。この像は、乾性膜として塗
布される有機フォトレジスト被覆を塗布することによっ
て形成することができる。マスクを通してフォトレジス
ト上に紫外線（ＵＶ）光を投影する。マスクは、ＵＶ光
を遮断する形状を含む。ネガ型フォトレジストの場合、
フォトレジストのうちのＵＶ光に露光されない領域が、
後続の現像ステップ中に除去される。次に、化学エッチ
ングを使用して露光面の金属を除去する。次に、残りの
フォトレジストを除去し、金属パターンのみを残す。
必要とする面上に、回路形成を行う。回路パターンは、
仕様または設計要件に従って、穿孔済み基板の金属面に
適用される回路設計である。この像は、乾性膜として塗
布される有機フォトレジスト被覆を塗布することによっ
て形成することができる。マスクを通してフォトレジス
ト上に紫外線（ＵＶ）光を投影する。マスクは、ＵＶ光
を遮断する形状を含む。ネガ型フォトレジストの場合、
フォトレジストのうちのＵＶ光に露光されない領域が、
後続の現像ステップ中に除去される。次に、化学エッチ
ングを使用して露光面の金属を除去する。次に、残りの
フォトレジストを除去し、金属パターンのみを残す。
【００１９】図６を参照すると、６層ＰＣＢの例と、そ
の６層ＰＣＢを構成する層とが図示されている。図６に
は、様々な製造段階におけるＰＣＢの各部分が示されて
いる。６層ＰＣＢ１２０は、２つの信号コア１０１及び
１３０と、１つの電源コア１１１と、誘電層１５０及び
１５２とを互いにプレス（「ラミネート（積層化）」と
呼ぶ）することによって形成された「複合体」を含む。
これらのコアを個々にパターン形成してから、プレスし
て複合ＰＣＢを形成する。このプレス中に、コアと誘電
層との間にある隙間に誘電体が再流する。プレス後、複
合体に穿孔し、露出した穿孔銅層上に付いたエポキシを
除去し、スルー・ホールをめっきし、さらに処理を行
う。図を簡単にするために、図６には、誘電再流領域が
誘電体ではなく空気を含むものとして図示されている。
さらに、めっきスルー・ホール（ＰＴＨ）は中実の金属
として図示されているが、これらのスルー・ホールは一
般に円筒形の金属ホールである。最後に、アートワーク
を積層及び層に位置合わせするために使用する位置決め
穴は図示していない。
の６層ＰＣＢを構成する層とが図示されている。図６に
は、様々な製造段階におけるＰＣＢの各部分が示されて
いる。６層ＰＣＢ１２０は、２つの信号コア１０１及び
１３０と、１つの電源コア１１１と、誘電層１５０及び
１５２とを互いにプレス（「ラミネート（積層化）」と
呼ぶ）することによって形成された「複合体」を含む。
これらのコアを個々にパターン形成してから、プレスし
て複合ＰＣＢを形成する。このプレス中に、コアと誘電
層との間にある隙間に誘電体が再流する。プレス後、複
合体に穿孔し、露出した穿孔銅層上に付いたエポキシを
除去し、スルー・ホールをめっきし、さらに処理を行
う。図を簡単にするために、図６には、誘電再流領域が
誘電体ではなく空気を含むものとして図示されている。
さらに、めっきスルー・ホール（ＰＴＨ）は中実の金属
として図示されているが、これらのスルー・ホールは一
般に円筒形の金属ホールである。最後に、アートワーク
を積層及び層に位置合わせするために使用する位置決め
穴は図示していない。
【００２０】信号コア１００は、２つの銅層１０２と１
０５の間に挟まれた誘電層１０４を含む。信号コア１０
０は、処理が施されていないＣＣＬである。銅層１０２
及び１０５は、その上に銅線が形成される信号伝達層に
なる。銅層１０２は、チップ、またはチップを含む表面
実装パッケージがはんだ付けされるパッドも有すること
ができる。信号コア１０１は、信号コア１００をパター
ン形成した後の信号コア１００を表したものである。信
号コア１０１は、銅層１０２及び１０５を含み、銅層１
０２及び１０５は、回路と、ＰＴＨ及びその他のクリア
ランス／位置決め穴（tooling hole）のためのスペース
と、誘電層１０４とによってパターン形成されている。
銅層１０２は、２本の線（参照番号なし）と２つのパッ
ド１０７及び１０３を有し、銅層１０５は５本の線を有
する。さらに、銅層１０５はクリアランス領域１７０を
有し、このクリアランス領域１７０には、信号コア１０
１が複合体として積層され、穿孔が施され、穴にめっき
が施された後でＰＴＨが存在することになる。
０５の間に挟まれた誘電層１０４を含む。信号コア１０
０は、処理が施されていないＣＣＬである。銅層１０２
及び１０５は、その上に銅線が形成される信号伝達層に
なる。銅層１０２は、チップ、またはチップを含む表面
実装パッケージがはんだ付けされるパッドも有すること
ができる。信号コア１０１は、信号コア１００をパター
ン形成した後の信号コア１００を表したものである。信
号コア１０１は、銅層１０２及び１０５を含み、銅層１
０２及び１０５は、回路と、ＰＴＨ及びその他のクリア
ランス／位置決め穴（tooling hole）のためのスペース
と、誘電層１０４とによってパターン形成されている。
銅層１０２は、２本の線（参照番号なし）と２つのパッ
ド１０７及び１０３を有し、銅層１０５は５本の線を有
する。さらに、銅層１０５はクリアランス領域１７０を
有し、このクリアランス領域１７０には、信号コア１０
１が複合体として積層され、穿孔が施され、穴にめっき
が施された後でＰＴＨが存在することになる。
【００２１】図６の電源コア１１０は、２つの銅層１１
２と１１５の間に挟まれた誘電層１１４を含む。銅層１
１２及び１１５は、銅層１０２及び１０４よりも厚く
て、余分の電流伝導機能をもたせることができる。電源
コア１１０は、処理が施されていないＣＣＬである。銅
層１１２は、ＰＣＢの電源面になり、銅層１１５はＰＣ
Ｂの接地面になる（あるいはその逆になる）。電源コア
１１１は、電源コア１１０がパターン形成された後の電
源コア１１０を表したものである。電源コア１１１は、
パターン形成された銅層１１２及び１１５と誘電層１１
４とを含む。銅層１１２には、２つのクリアランス領域
１８２及び１７９がパターン形成され、銅層１１５には
２つのクリアランス領域１８４及び１８０がパターン形
成されている。これらのクリアランス領域は、電源コア
１１１が複合体にプレスされ、スルー・ホールが穿孔さ
れてめっきされた後に、これらの場所に穿孔されるＰＴ
Ｈに電源面及び接地面が接触するのを防止する。
２と１１５の間に挟まれた誘電層１１４を含む。銅層１
１２及び１１５は、銅層１０２及び１０４よりも厚く
て、余分の電流伝導機能をもたせることができる。電源
コア１１０は、処理が施されていないＣＣＬである。銅
層１１２は、ＰＣＢの電源面になり、銅層１１５はＰＣ
Ｂの接地面になる（あるいはその逆になる）。電源コア
１１１は、電源コア１１０がパターン形成された後の電
源コア１１０を表したものである。電源コア１１１は、
パターン形成された銅層１１２及び１１５と誘電層１１
４とを含む。銅層１１２には、２つのクリアランス領域
１８２及び１７９がパターン形成され、銅層１１５には
２つのクリアランス領域１８４及び１８０がパターン形
成されている。これらのクリアランス領域は、電源コア
１１１が複合体にプレスされ、スルー・ホールが穿孔さ
れてめっきされた後に、これらの場所に穿孔されるＰＴ
Ｈに電源面及び接地面が接触するのを防止する。
【００２２】完成したＰＣＢの部分を６層ＰＣＢ部分１
２０として示す。このＰＣＢは、６つの導電層を有する
ため、一般に「６層」基板と呼ばれる。信号コア１０１
及び１３０と電源コア１１１と誘電層１５０及び１５２
がプレスされて複合体が形成された後の６層ＰＣＢ部分
１２０が図示されている。この複合体は、穿孔され、穴
からエポキシ・スミアが除去され、穴にめっきが施され
ている。さらに、完成したＰＣＢに構成要素を装着する
ことができる。たとえば、信号コア１０１の銅層１０２
のパッド１０７及び１０３に、Ｊ字リード付きパッケー
ジ１６０がはんだ付けされている。信号コア１３０は、
信号コア１０１と類似したパターン形成信号コアであ
る。信号コア１３０は、銅層１３２及び１３５と誘電層
１３４を含む。銅層１３２及び１３５は、パターン形成
によって線が形成されている。電源コア１１１の電源面
（銅層１１２）と信号コア１０１の銅層１０５との間に
は誘電層１５０が付加されており、電源コア１１１の接
地面（銅層）１１５と信号コア１３０の銅層１３２との
間には誘電層１５２が付加されている。各誘電層１５
０、１５２は、複数の誘電層で形成することもできる。
２０として示す。このＰＣＢは、６つの導電層を有する
ため、一般に「６層」基板と呼ばれる。信号コア１０１
及び１３０と電源コア１１１と誘電層１５０及び１５２
がプレスされて複合体が形成された後の６層ＰＣＢ部分
１２０が図示されている。この複合体は、穿孔され、穴
からエポキシ・スミアが除去され、穴にめっきが施され
ている。さらに、完成したＰＣＢに構成要素を装着する
ことができる。たとえば、信号コア１０１の銅層１０２
のパッド１０７及び１０３に、Ｊ字リード付きパッケー
ジ１６０がはんだ付けされている。信号コア１３０は、
信号コア１０１と類似したパターン形成信号コアであ
る。信号コア１３０は、銅層１３２及び１３５と誘電層
１３４を含む。銅層１３２及び１３５は、パターン形成
によって線が形成されている。電源コア１１１の電源面
（銅層１１２）と信号コア１０１の銅層１０５との間に
は誘電層１５０が付加されており、電源コア１１１の接
地面（銅層）１１５と信号コア１３０の銅層１３２との
間には誘電層１５２が付加されている。各誘電層１５
０、１５２は、複数の誘電層で形成することもできる。
【００２３】ＰＣＢ１２０内にはいくつかのＰＴＨが示
されている。ＰＴＨ１０９は、電源面１１２を、Ｊ字リ
ード１６１と、パターン形成済み銅層１０５上の線と、
パターン形成済み銅層１３５上の線とに接続する。クリ
アランス領域１８０によって、ＰＴＨ１０９が接地に短
絡するのを防ぐ。クリアランス領域１８０は、積層後に
再流した誘電体によって満たされるが、これは図を簡単
にするために図６には図示されていないことに留意され
たい。ＰＴＨ１０８は、銅層１０２、１０５、１３２、
及び１３５上の信号線を接続する。クリアランス領域１
８４及び１８２は、ＰＴＨ１０８がそれぞれ接地面１１
５または電源面１１２と接触するのを防ぐ。ＰＴＨ１０
６は、接地面１１５を銅層１３５、１３２、及び１０２
上の線またはパッドと接続する。
されている。ＰＴＨ１０９は、電源面１１２を、Ｊ字リ
ード１６１と、パターン形成済み銅層１０５上の線と、
パターン形成済み銅層１３５上の線とに接続する。クリ
アランス領域１８０によって、ＰＴＨ１０９が接地に短
絡するのを防ぐ。クリアランス領域１８０は、積層後に
再流した誘電体によって満たされるが、これは図を簡単
にするために図６には図示されていないことに留意され
たい。ＰＴＨ１０８は、銅層１０２、１０５、１３２、
及び１３５上の信号線を接続する。クリアランス領域１
８４及び１８２は、ＰＴＨ１０８がそれぞれ接地面１１
５または電源面１１２と接触するのを防ぐ。ＰＴＨ１０
６は、接地面１１５を銅層１３５、１３２、及び１０２
上の線またはパッドと接続する。
【００２４】電気クリアランス・ホールは、ある程度の
量の局在的な水を通過させるが、カソード／アノード・
フィラメント成長効果または層剥離を防止または解消す
るのに必要な、水分に対する十分な多孔性を持たないこ
とに留意されたい。たとえば、図６で、クリアランス領
域１８０は、その領域付近のある程度の水を通すことが
できるが、この領域の大きさは、わかりやすいように誇
張されており、実際のＬＣＣではこれよりもはるかに小
さい。ＰＴＨ間の距離とＰＴＨのサイズもわかりやすい
ように誇張されており、実際には距離はほとんどの領域
でこれよりはるかに大きく、サイズはより小さい。した
がって、一般に、接地面または電源面とＰＴＨとの間に
は、そこを通って少量の水分が拡散することができるい
くつかの場所があるが、ＰＴＨ付近のこのような小さな
場所は、カソード／アノード・フィラメント成長効果ま
たは層剥離を防止または低減するのに必要な多孔性を与
えるのに十分ではない。
量の局在的な水を通過させるが、カソード／アノード・
フィラメント成長効果または層剥離を防止または解消す
るのに必要な、水分に対する十分な多孔性を持たないこ
とに留意されたい。たとえば、図６で、クリアランス領
域１８０は、その領域付近のある程度の水を通すことが
できるが、この領域の大きさは、わかりやすいように誇
張されており、実際のＬＣＣではこれよりもはるかに小
さい。ＰＴＨ間の距離とＰＴＨのサイズもわかりやすい
ように誇張されており、実際には距離はほとんどの領域
でこれよりはるかに大きく、サイズはより小さい。した
がって、一般に、接地面または電源面とＰＴＨとの間に
は、そこを通って少量の水分が拡散することができるい
くつかの場所があるが、ＰＴＨ付近のこのような小さな
場所は、カソード／アノード・フィラメント成長効果ま
たは層剥離を防止または低減するのに必要な多孔性を与
えるのに十分ではない。
【００２５】ＰＣＢに使用される絶縁材料または誘電材
料は、比較的多量の水分を保持することができる。これ
らの材料は処理中に水を吸収する。これらの材料は、適
度の拡散定数も有し、それによって水を通過させる。そ
れに対して、電源面及び接地面は一般に銅であり、水を
通さない。水が絶縁体内を拡散するとき、金属の電源面
及び接地面は本質的に拡散を止める障壁となる。したが
って、水は電源／接地面と誘電層との界面に集まる。
料は、比較的多量の水分を保持することができる。これ
らの材料は処理中に水を吸収する。これらの材料は、適
度の拡散定数も有し、それによって水を通過させる。そ
れに対して、電源面及び接地面は一般に銅であり、水を
通さない。水が絶縁体内を拡散するとき、金属の電源面
及び接地面は本質的に拡散を止める障壁となる。したが
って、水は電源／接地面と誘電層との界面に集まる。
【００２６】好ましい実施形態
本発明の好ましい実施形態は、プリント回路基板（ＰＣ
Ｂ）（または積層チップ・キャリヤ（ＬＣＣ）として使
用されるＰＣＢ）で使用され、導電性の多孔材料を含む
電源面及び接地面を設けることによって、従来技術の限
界を克服する。高い多孔性を備えることにより、これら
の電源面及び接地面材料は、水またはその他の溶媒が電
源／接地面を通過することができるようにし、それによ
って、溶媒の膨張によるカソード／アノード・フィラメ
ント（ＣＡＦ）成長及び膨れを低減または解消する。Ｃ
ＡＦの主要な原因は水であるが、その他の溶媒も層剥離
を引き起こすことが知られている。具体的には、トリク
ロロエチレン、塩化メチレン、ベンジル・アルコール、
及び炭酸プロピレンは、層剥離または泡効果を生じさせ
る可能性のある溶媒である。
Ｂ）（または積層チップ・キャリヤ（ＬＣＣ）として使
用されるＰＣＢ）で使用され、導電性の多孔材料を含む
電源面及び接地面を設けることによって、従来技術の限
界を克服する。高い多孔性を備えることにより、これら
の電源面及び接地面材料は、水またはその他の溶媒が電
源／接地面を通過することができるようにし、それによ
って、溶媒の膨張によるカソード／アノード・フィラメ
ント（ＣＡＦ）成長及び膨れを低減または解消する。Ｃ
ＡＦの主要な原因は水であるが、その他の溶媒も層剥離
を引き起こすことが知られている。具体的には、トリク
ロロエチレン、塩化メチレン、ベンジル・アルコール、
及び炭酸プロピレンは、層剥離または泡効果を生じさせ
る可能性のある溶媒である。
【００２７】好ましい実施形態は、ＰＣＢの電源面及び
接地面に使用可能な様々な導電性多孔材料を含む。多孔
電源面及び接地面の条件を満たすいくつかの材料が使用
可能である。たとえば、本発明の実施形態は、完全に金
属製（穴の配列を有する金属箔、焼結／粉末金属、金属
ワイヤ・メッシュなど）とすることもでき、メタライゼ
ーションによって導電性を向上させた繊維基材（金属被
覆炭素繊維、金属被覆ガラス繊維、金属被覆ポリエステ
ルなど）を有することもできる。使用する導電性基材の
タイプに応じて、異なるプロセスを使用して、小さい水
分拡散穴と機能電気クリアランス・ホールの両方を形成
することができる。
接地面に使用可能な様々な導電性多孔材料を含む。多孔
電源面及び接地面の条件を満たすいくつかの材料が使用
可能である。たとえば、本発明の実施形態は、完全に金
属製（穴の配列を有する金属箔、焼結／粉末金属、金属
ワイヤ・メッシュなど）とすることもでき、メタライゼ
ーションによって導電性を向上させた繊維基材（金属被
覆炭素繊維、金属被覆ガラス繊維、金属被覆ポリエステ
ルなど）を有することもできる。使用する導電性基材の
タイプに応じて、異なるプロセスを使用して、小さい水
分拡散穴と機能電気クリアランス・ホールの両方を形成
することができる。
【００２８】好ましい実施形態の説明に進む前に、用語
について簡単に説明しておけば有益であろう。前述のよ
うに、「プリプレグ」とは一般に繊維ガラスまたはエポ
キシ樹脂を意味する。処理中に繊維に樹脂を含浸させる
ため、これはしばしば「プリプレグ」と呼ばれる。繊維
材料のシートを「ファイバ複合体」と呼び、樹脂を含む
繊維材料のシートを一般に「ファイバ樹脂複合体」と呼
ぶ。残念ながら、１つまたは複数の信号層を１つまたは
複数の電源／接地面と共に積層した場合、またはプリプ
レグのシートの間に電源／接地面を積層した場合にその
結果として形成されるものも「複合体」と呼ばれる。こ
の複合体構造とファイバ複合体またはファイバ樹脂複合
体との混同を避けるため、ファイバ複合体とファイバ樹
脂複合体を「ファイバ・ラミネート」と呼ぶことにす
る。「ファイバ・ラミネート」という用語は、ＰＣＢ製
造で使用されるあらゆるタイプのプリプレグ、ファイバ
複合体、ファイバ樹脂複合体、誘電体、絶縁体、及びそ
の他の材料を含むものとする。さらに、本発明の実施形
態では、（銅をしみ込ませたプリプレグなど）導電性フ
ァイバ・ラミネートを使用することができる。また、本
明細書では「ファイバ・ラミネート」という用語を使用
するが、この用語は、現在ＰＣＢを製作するために使用
されているあらゆるタイプの熱硬化性樹脂及び熱可塑性
プラスチックを指すものとし、これには、繊維または充
填剤が含まれているかを問わず、エポキシ、ビスマレイ
ミド・トリアジン・エポキシ、シアン酸エステル、ポリ
イミド、ポリテトラフルオロエチレン（ＰＴＦＥ）、及
びその他のフルオロポリマーなどが含まれるが、これら
には限定されないことに留意されたい。
について簡単に説明しておけば有益であろう。前述のよ
うに、「プリプレグ」とは一般に繊維ガラスまたはエポ
キシ樹脂を意味する。処理中に繊維に樹脂を含浸させる
ため、これはしばしば「プリプレグ」と呼ばれる。繊維
材料のシートを「ファイバ複合体」と呼び、樹脂を含む
繊維材料のシートを一般に「ファイバ樹脂複合体」と呼
ぶ。残念ながら、１つまたは複数の信号層を１つまたは
複数の電源／接地面と共に積層した場合、またはプリプ
レグのシートの間に電源／接地面を積層した場合にその
結果として形成されるものも「複合体」と呼ばれる。こ
の複合体構造とファイバ複合体またはファイバ樹脂複合
体との混同を避けるため、ファイバ複合体とファイバ樹
脂複合体を「ファイバ・ラミネート」と呼ぶことにす
る。「ファイバ・ラミネート」という用語は、ＰＣＢ製
造で使用されるあらゆるタイプのプリプレグ、ファイバ
複合体、ファイバ樹脂複合体、誘電体、絶縁体、及びそ
の他の材料を含むものとする。さらに、本発明の実施形
態では、（銅をしみ込ませたプリプレグなど）導電性フ
ァイバ・ラミネートを使用することができる。また、本
明細書では「ファイバ・ラミネート」という用語を使用
するが、この用語は、現在ＰＣＢを製作するために使用
されているあらゆるタイプの熱硬化性樹脂及び熱可塑性
プラスチックを指すものとし、これには、繊維または充
填剤が含まれているかを問わず、エポキシ、ビスマレイ
ミド・トリアジン・エポキシ、シアン酸エステル、ポリ
イミド、ポリテトラフルオロエチレン（ＰＴＦＥ）、及
びその他のフルオロポリマーなどが含まれるが、これら
には限定されないことに留意されたい。
【００２９】多孔性の金属電源面及び接地面は、いくつ
かの方法で製作することができる。多孔金属電源面を製
作する最も好ましい方法は、ＰＣＢ製造プロセスで通常
使用される金属箔に複数の穴を付加することである。金
属箔に穴の配列を付加することによって、金属箔は比較
的水を通すようになる。このような穴の大きさは、直径
が約０．００２５４〜約０．０２５４ｃｍ（０．００１
〜０．０１０インチ）であることが好ましく、最大約
０．１２７ｃｍ（０．０５０インチ）の間隔を置いて水
またはその他の溶媒に対する十分な多孔性が得られるよ
うにすることが好ましい。最も好ましい直径は約０．０
０５０８ｃｍ（０．００２インチ）であり、これはこの
直径が一般的なリソグラフィによって形成することがで
き、約０．１２７ｃｍ（０．０５０インチ）未満の間隔
であっても十分な配電が可能であるためである。レーザ
穿孔などの非標準プロセスによって、より小さな穴を形
成する必要がある場合もある。一般には、穴の間の最小
間隔は、電流伝導能力の電気設計要件によって決まる。
他の大きさ及び間隔によって電源／接地面の水／溶媒移
動度が増すが、上記の間隔及び大きさを使用すれば十分
な水移動が可能になると同時に金属層の電流分配能力が
あまり損なわれない。したがって、上記の間隔と大きさ
が好ましい。
かの方法で製作することができる。多孔金属電源面を製
作する最も好ましい方法は、ＰＣＢ製造プロセスで通常
使用される金属箔に複数の穴を付加することである。金
属箔に穴の配列を付加することによって、金属箔は比較
的水を通すようになる。このような穴の大きさは、直径
が約０．００２５４〜約０．０２５４ｃｍ（０．００１
〜０．０１０インチ）であることが好ましく、最大約
０．１２７ｃｍ（０．０５０インチ）の間隔を置いて水
またはその他の溶媒に対する十分な多孔性が得られるよ
うにすることが好ましい。最も好ましい直径は約０．０
０５０８ｃｍ（０．００２インチ）であり、これはこの
直径が一般的なリソグラフィによって形成することがで
き、約０．１２７ｃｍ（０．０５０インチ）未満の間隔
であっても十分な配電が可能であるためである。レーザ
穿孔などの非標準プロセスによって、より小さな穴を形
成する必要がある場合もある。一般には、穴の間の最小
間隔は、電流伝導能力の電気設計要件によって決まる。
他の大きさ及び間隔によって電源／接地面の水／溶媒移
動度が増すが、上記の間隔及び大きさを使用すれば十分
な水移動が可能になると同時に金属層の電流分配能力が
あまり損なわれない。したがって、上記の間隔と大きさ
が好ましい。
【００３０】穴の大きさと間隔は、金属箔にいつどのよ
うに穴を開けるかによっても多少影響される可能性があ
る。金属積層に穴を開ける好ましい段階は、イメージン
グ／エッチング・ステップである。電源面及び接地面の
イメージングをすでに行なわれ、ＰＴＨが接続されない
クリアランス・ホールのために金属が除去されている。
さらに、同じＰＣＢ上にディジタルとアナログの両方の
構成要素を有する設計は、通常、別々の電源面と接地面
を有する。ディジタル回路が一組の電源面と接地面を有
し、アナログ構成要素がもう一組の電源面と接地面を有
する。これらの面の分離には、イメージング・ステップ
中に電源／接地面の領域を除去する必要がある。これら
のステップ中にイメージングがすでに行われるため、イ
メージング・プロセスに単純な変更を加えることによっ
て、電源／接地面の多孔性を増すように穴を形成するこ
とができる。
うに穴を開けるかによっても多少影響される可能性があ
る。金属積層に穴を開ける好ましい段階は、イメージン
グ／エッチング・ステップである。電源面及び接地面の
イメージングをすでに行なわれ、ＰＴＨが接続されない
クリアランス・ホールのために金属が除去されている。
さらに、同じＰＣＢ上にディジタルとアナログの両方の
構成要素を有する設計は、通常、別々の電源面と接地面
を有する。ディジタル回路が一組の電源面と接地面を有
し、アナログ構成要素がもう一組の電源面と接地面を有
する。これらの面の分離には、イメージング・ステップ
中に電源／接地面の領域を除去する必要がある。これら
のステップ中にイメージングがすでに行われるため、イ
メージング・プロセスに単純な変更を加えることによっ
て、電源／接地面の多孔性を増すように穴を形成するこ
とができる。
【００３１】たとえば、フォトリソグラフィを使用して
これらの面の部分を除去する場合、その面の表面にフォ
トレジストを塗布する。前述のように、マスクを通して
フォトレジストを紫外線（ＵＶ）光に露光し、露出した
（重合した）フォトレジストの領域を形成し、これらの
領域はレジストが現像された後に残ることになる。露光
されないフォトレジストを除去すると、下層の銅層が露
出する。次に、レジストによって覆われた銅の領域をエ
ッチング剤から保護しながら、この露出した銅の領域を
エッチング中に除去する。銅層内に穴の配列または複数
の穴を形成するために、積層内に穴の配列を形成する複
数の不透明な領域を含むようにマスクを変えることがで
きる。配列を形成するようにマスクを変える方法は、使
用する処理のタイプによって異なる。たとえば、ポジ型
フォトレジストを使用する場合、マスク上の像は、ネガ
型フォトレジストに使用されるマスクの反転になる。特
定のフォトレジストを使用してパターンを形成するため
のマスクの制作は、当技術分野で周知である。フォトリ
ソグラフィは、かなり小さな穴を形成することができる
という利点がある。
これらの面の部分を除去する場合、その面の表面にフォ
トレジストを塗布する。前述のように、マスクを通して
フォトレジストを紫外線（ＵＶ）光に露光し、露出した
（重合した）フォトレジストの領域を形成し、これらの
領域はレジストが現像された後に残ることになる。露光
されないフォトレジストを除去すると、下層の銅層が露
出する。次に、レジストによって覆われた銅の領域をエ
ッチング剤から保護しながら、この露出した銅の領域を
エッチング中に除去する。銅層内に穴の配列または複数
の穴を形成するために、積層内に穴の配列を形成する複
数の不透明な領域を含むようにマスクを変えることがで
きる。配列を形成するようにマスクを変える方法は、使
用する処理のタイプによって異なる。たとえば、ポジ型
フォトレジストを使用する場合、マスク上の像は、ネガ
型フォトレジストに使用されるマスクの反転になる。特
定のフォトレジストを使用してパターンを形成するため
のマスクの制作は、当技術分野で周知である。フォトリ
ソグラフィは、かなり小さな穴を形成することができる
という利点がある。
【００３２】スクリーン・インクを使用して層の表面上
にパターンを形成することも当技術分野でよく知られて
いる。このスクリーンは、スクリーンを通過して層上に
押し出されるインクを遮断するという意味で、マスクと
類似している。したがって、スクリーン上の像は、層上
に形成される像の反転（ネガ）である。インクは、後の
エッチング・ステップで層をエッチング剤から保護す
る。層のうちのインクのない領域はエッチングされ、そ
れらの領域内の金属が除去されることになる。金属箔内
に穴の配列があることが望ましい場合、一般にスクリー
ン上に「島」の配列を形成する。スクリーン上の島は、
インクを遮断し、層の表面上に付着させたインク内に穴
を形成する。インク内のこれらの穴は、後でエッチング
が行われた後に金属積層内の穴になる。エッチング後
に、別の処理ステップによってこのインクを除去する。
スクリーニングによって積層中に複数の穴を形成する方
法では、小さな穴の形成が不可能とは言わないまでも困
難であるために、大き目の穴を形成せざるを得ないとい
う欠点がある。
にパターンを形成することも当技術分野でよく知られて
いる。このスクリーンは、スクリーンを通過して層上に
押し出されるインクを遮断するという意味で、マスクと
類似している。したがって、スクリーン上の像は、層上
に形成される像の反転（ネガ）である。インクは、後の
エッチング・ステップで層をエッチング剤から保護す
る。層のうちのインクのない領域はエッチングされ、そ
れらの領域内の金属が除去されることになる。金属箔内
に穴の配列があることが望ましい場合、一般にスクリー
ン上に「島」の配列を形成する。スクリーン上の島は、
インクを遮断し、層の表面上に付着させたインク内に穴
を形成する。インク内のこれらの穴は、後でエッチング
が行われた後に金属積層内の穴になる。エッチング後
に、別の処理ステップによってこのインクを除去する。
スクリーニングによって積層中に複数の穴を形成する方
法では、小さな穴の形成が不可能とは言わないまでも困
難であるために、大き目の穴を形成せざるを得ないとい
う欠点がある。
【００３３】図１に、本発明の好ましい実施形態により
形成された電源コアの一部２００を示す。電源コア２０
０は、電源面２０２（銅層）と、誘電層２０４と、接地
層２０５（第２の銅層）とを含む。このとき（穿孔など
の前の）電源コア２００は、上記の図６で示した電源コ
ア１１０と類似した通常のＣＣＬである。フォトリソグ
ラフィとエッチングを行って、空隙穴２２０とクリアラ
ンス・ホール２１０、２５０の配列が形成されている。
クリアランス・ホール２１０及び２５０は、電源面２０
２または接地面２０５をＰＴＨ（または位置決め穴）か
ら分離する役割を果たす。空隙穴２２０は、比較的平行
な行と列に配列されている。場所２６０は、配列内の空
隙穴２２０があるはずであるが、空隙穴２２０がクリア
ランス・ホール２１０に近過ぎて省かれた場所を示して
いる。この例では、場所２６０の空隙穴２２０が省かれ
ている様子が示されているが、これを省いた理由は、ク
リアランス・ホール２１０によって得られるある程度の
多孔性がすでにあるためである。望ましい場合は、場所
２６０にあったはずの空隙穴を形成することもできる。
（位置決め穴は位置決め穴ステップ中に形成することが
できるが）両方のクリアランス・ホール２１０、２５０
は、処理中にフォトリソグラフィ・プロセスによって形
成することができる。したがって、空隙穴２２０は、ク
リアランス・ホール２１０、２５０を形成するために使
用するのと同じフォトリソグラフィ・ステップ中に形成
することができる。
形成された電源コアの一部２００を示す。電源コア２０
０は、電源面２０２（銅層）と、誘電層２０４と、接地
層２０５（第２の銅層）とを含む。このとき（穿孔など
の前の）電源コア２００は、上記の図６で示した電源コ
ア１１０と類似した通常のＣＣＬである。フォトリソグ
ラフィとエッチングを行って、空隙穴２２０とクリアラ
ンス・ホール２１０、２５０の配列が形成されている。
クリアランス・ホール２１０及び２５０は、電源面２０
２または接地面２０５をＰＴＨ（または位置決め穴）か
ら分離する役割を果たす。空隙穴２２０は、比較的平行
な行と列に配列されている。場所２６０は、配列内の空
隙穴２２０があるはずであるが、空隙穴２２０がクリア
ランス・ホール２１０に近過ぎて省かれた場所を示して
いる。この例では、場所２６０の空隙穴２２０が省かれ
ている様子が示されているが、これを省いた理由は、ク
リアランス・ホール２１０によって得られるある程度の
多孔性がすでにあるためである。望ましい場合は、場所
２６０にあったはずの空隙穴を形成することもできる。
（位置決め穴は位置決め穴ステップ中に形成することが
できるが）両方のクリアランス・ホール２１０、２５０
は、処理中にフォトリソグラフィ・プロセスによって形
成することができる。したがって、空隙穴２２０は、ク
リアランス・ホール２１０、２５０を形成するために使
用するのと同じフォトリソグラフィ・ステップ中に形成
することができる。
【００３４】穴２２０の配列は平行な行と列で示されて
いるが、他の配列も可能である。たとえば、図２に示す
ように列または行を千鳥状にずらすこともできる。図２
には、電源コア２８０の一部の上面（銅層２０２）が図
示されている。穴２２０の列は平行線に沿っており、穴
２２０の行も平行線に沿っているが、これらの線に沿っ
た穴の場所は千鳥状または交互になっている。
いるが、他の配列も可能である。たとえば、図２に示す
ように列または行を千鳥状にずらすこともできる。図２
には、電源コア２８０の一部の上面（銅層２０２）が図
示されている。穴２２０の列は平行線に沿っており、穴
２２０の行も平行線に沿っているが、これらの線に沿っ
た穴の場所は千鳥状または交互になっている。
【００３５】さらに、これらの例では銅箔について述べ
るが、この技法は、他の金属及び銅／インバー／銅や銅
／ステンレス鋼／銅などの金属の組合せから成る電源面
導電体にも適用可能であることに留意されたい。
るが、この技法は、他の金属及び銅／インバー／銅や銅
／ステンレス鋼／銅などの金属の組合せから成る電源面
導電体にも適用可能であることに留意されたい。
【００３６】電源コア２００のような穴２２０の配列を
有する電源コアは、フォトリソグラフィ・ステップまた
はスクリーン・インク・ステップに前述のわずかな変更
を加える以外には処理ステップにほとんど変更を加えず
に、図６に示すように使用することができる。
有する電源コアは、フォトリソグラフィ・ステップまた
はスクリーン・インク・ステップに前述のわずかな変更
を加える以外には処理ステップにほとんど変更を加えず
に、図６に示すように使用することができる。
【００３７】上掲のように、銅箔に加えて他の材料を使
用して、ＰＣＢまたはＬＣＣで使用するのに適した多孔
電源面または接地面を形成することもできる。これらの
材料の中には、ＰＣＢまたはＬＣＣ製造の穿孔段階中に
比較的損傷しやすいものもある。たとえば、繊維材料は
穿孔中に金属箔よりも損傷しやすい可能性がある。さら
に、これらの多孔電源面または接地面の中にはフォトリ
ソグラフィ技法及びエッチング技法によってパターン形
成することができないものもあるため、通常のＰＣＢ制
作ステップまたはＬＣＣ制作ステップに特定の変更を加
えることが好ましい。多孔電源面または接地面に使用可
能なその他の材料に進む前に、多孔金属を使用し、多孔
金属で多孔電源／接地面を形成するのに必要な一般的ス
テップについて説明する。
用して、ＰＣＢまたはＬＣＣで使用するのに適した多孔
電源面または接地面を形成することもできる。これらの
材料の中には、ＰＣＢまたはＬＣＣ製造の穿孔段階中に
比較的損傷しやすいものもある。たとえば、繊維材料は
穿孔中に金属箔よりも損傷しやすい可能性がある。さら
に、これらの多孔電源面または接地面の中にはフォトリ
ソグラフィ技法及びエッチング技法によってパターン形
成することができないものもあるため、通常のＰＣＢ制
作ステップまたはＬＣＣ制作ステップに特定の変更を加
えることが好ましい。多孔電源面または接地面に使用可
能なその他の材料に進む前に、多孔金属を使用し、多孔
金属で多孔電源／接地面を形成するのに必要な一般的ス
テップについて説明する。
【００３８】図３を参照すると、多孔電源面及び接地面
の３つの好ましい構成が図示されている。これらの各構
成は、ＰＣＢ／ＬＣＣにおける多孔電源面または接地面
の形成と使用のために、若干異なる処理ステップを必要
とする。多孔電源面及び接地面の最も好ましい構成を、
電源／接地コア３００として示す。電源／接地コア３０
０は、ファイバ・ラミネートの２つの層３０２、３０５
の間に挟まれた多孔面３０４を含む。２つのクリアラン
ス・ホール３１０が図示されている。これらの穴は、電
源／接地コア３００が他の電源／接地コア及び１つまた
は複数の信号コアと共に積層された後に、ＰＴＨのため
のクリアランスを設けるように電源／接地コア３００内
に穿孔されている。積層化によって複合体が形成され、
この複合体は後で穿孔され、メタライゼーションされ
て、ＰＣＢまたはＬＣＣが形成される。２つのファイバ
・ラミネート層３０２，３０５の間に多孔面３０４を積
層することにより、ファイバ・ラミネート層が穿孔中及
び取り扱い中に多孔面を保護する。ファイバ・ラミネー
ト層３０２、３０５は、非導電性または導電性とするこ
とができる。後者の実施形態では、電源／接地コア３０
０は導電性複合体となる。次に、電源／接地コア３００
を非導電性ファイバ・ラミネートの層の間に積層してよ
り大きな「コア」を形成するか、または電源／接地コア
３００を他の信号層、電源／接地コア、及び非導電性フ
ァイバ・ラミネート層と共に積層して、ＰＣＢ複合体に
することができる。
の３つの好ましい構成が図示されている。これらの各構
成は、ＰＣＢ／ＬＣＣにおける多孔電源面または接地面
の形成と使用のために、若干異なる処理ステップを必要
とする。多孔電源面及び接地面の最も好ましい構成を、
電源／接地コア３００として示す。電源／接地コア３０
０は、ファイバ・ラミネートの２つの層３０２、３０５
の間に挟まれた多孔面３０４を含む。２つのクリアラン
ス・ホール３１０が図示されている。これらの穴は、電
源／接地コア３００が他の電源／接地コア及び１つまた
は複数の信号コアと共に積層された後に、ＰＴＨのため
のクリアランスを設けるように電源／接地コア３００内
に穿孔されている。積層化によって複合体が形成され、
この複合体は後で穿孔され、メタライゼーションされ
て、ＰＣＢまたはＬＣＣが形成される。２つのファイバ
・ラミネート層３０２，３０５の間に多孔面３０４を積
層することにより、ファイバ・ラミネート層が穿孔中及
び取り扱い中に多孔面を保護する。ファイバ・ラミネー
ト層３０２、３０５は、非導電性または導電性とするこ
とができる。後者の実施形態では、電源／接地コア３０
０は導電性複合体となる。次に、電源／接地コア３００
を非導電性ファイバ・ラミネートの層の間に積層してよ
り大きな「コア」を形成するか、または電源／接地コア
３００を他の信号層、電源／接地コア、及び非導電性フ
ァイバ・ラミネート層と共に積層して、ＰＣＢ複合体に
することができる。
【００３９】図３には、穿孔損傷及び取り扱い損傷をよ
り受けやすい多孔電源面及び接地面のより好ましくない
第２及び第３の構成も図示されている。電源／接地コア
３２０は、多孔面の２つの層３２２、３２５の間に挟ま
れたファイバ・ラミネート３２４の層を含む。この場合
も、ファイバ・ラミネート層３２４は、導電性または非
導電性とすることができる。電源／接地コア３２０には
クリアランス・ホール３３０が穿孔されている。電源／
接地コア３５０は多孔面３５２を含む。同様に、電源／
接地コア３５０にもクリアランス・ホール３６０が穿孔
されている。これらは、多孔面が穿孔損傷及び取り扱い
損傷の可能性にさらされるため、電源／接地コアのより
好ましくない実施形態である。しかし、取り扱い中及び
穿孔中に十分な注意を払えば、電源／接地面を形成する
多孔材料の損傷を最小限またはまったくなくすことがで
きる。取り扱い損傷または穿孔損傷を受けやすい多孔材
料をファイバ・ラミネート中に封じ込めることによって
損傷の可能性が少なくなり、したがってそれが好まし
い。
り受けやすい多孔電源面及び接地面のより好ましくない
第２及び第３の構成も図示されている。電源／接地コア
３２０は、多孔面の２つの層３２２、３２５の間に挟ま
れたファイバ・ラミネート３２４の層を含む。この場合
も、ファイバ・ラミネート層３２４は、導電性または非
導電性とすることができる。電源／接地コア３２０には
クリアランス・ホール３３０が穿孔されている。電源／
接地コア３５０は多孔面３５２を含む。同様に、電源／
接地コア３５０にもクリアランス・ホール３６０が穿孔
されている。これらは、多孔面が穿孔損傷及び取り扱い
損傷の可能性にさらされるため、電源／接地コアのより
好ましくない実施形態である。しかし、取り扱い中及び
穿孔中に十分な注意を払えば、電源／接地面を形成する
多孔材料の損傷を最小限またはまったくなくすことがで
きる。取り扱い損傷または穿孔損傷を受けやすい多孔材
料をファイバ・ラミネート中に封じ込めることによって
損傷の可能性が少なくなり、したがってそれが好まし
い。
【００４０】これらの各コアは多少異なる方式で処理す
ることができる。一般に、電源／接地コア３００は、多
孔面３０４に対して（シランなどの化学物質を使用し
て）任意選択の接着促進プロセスを行った後で積層され
る。次に、一般には電源／接地コアにクリアランス・ホ
ール３１０を穿孔する。（誘電性または導電性構成にお
ける）ファイバ・ラミネートは一般にエッチングするこ
とができないため、フォトレジストによるパターン形成
とエッチングの代わりにこの段階で穿孔を使用する。さ
らに、このステップにおいてクリアランス・ホール３１
０に絶縁体／誘電体を充填することができる。次に、穿
孔された電源／接地コア３００を、他の電源／接地コア
及び１つまたは複数の信号コアと共に複合体として積層
することができる。次に、この複合体に（ＰＴＨのため
の）穿孔とメタライゼーションを行って、ＰＣＢまたは
ＬＣＣを形成する。任意選択により、電源／接地コア３
５０を穿孔し、接着促進プロセスを施し、次に２枚のフ
ァイバ・ラミネートのシートと共に積層して電源／接地
コア３００とすることができる。クリアランス・ホール
と位置決め穴の形成には電源／接地コア３５０の機械穿
孔が適合するが、穿孔損傷を受けやすい電源／接地面材
料の場合には、レーザまたはその他のより損傷を与えな
い穿孔が好ましい。
ることができる。一般に、電源／接地コア３００は、多
孔面３０４に対して（シランなどの化学物質を使用し
て）任意選択の接着促進プロセスを行った後で積層され
る。次に、一般には電源／接地コアにクリアランス・ホ
ール３１０を穿孔する。（誘電性または導電性構成にお
ける）ファイバ・ラミネートは一般にエッチングするこ
とができないため、フォトレジストによるパターン形成
とエッチングの代わりにこの段階で穿孔を使用する。さ
らに、このステップにおいてクリアランス・ホール３１
０に絶縁体／誘電体を充填することができる。次に、穿
孔された電源／接地コア３００を、他の電源／接地コア
及び１つまたは複数の信号コアと共に複合体として積層
することができる。次に、この複合体に（ＰＴＨのため
の）穿孔とメタライゼーションを行って、ＰＣＢまたは
ＬＣＣを形成する。任意選択により、電源／接地コア３
５０を穿孔し、接着促進プロセスを施し、次に２枚のフ
ァイバ・ラミネートのシートと共に積層して電源／接地
コア３００とすることができる。クリアランス・ホール
と位置決め穴の形成には電源／接地コア３５０の機械穿
孔が適合するが、穿孔損傷を受けやすい電源／接地面材
料の場合には、レーザまたはその他のより損傷を与えな
い穿孔が好ましい。
【００４１】一般に、電源／接地コア３２０は、多孔層
３２２、３２５を（任意選択の）接着促進プロセスによ
って処理することによって形成することができる。次に
この２つの多孔層の間に１枚の（導電性または非導電
性）ファイバ・ラミネートを積層する。穿孔は、通常、
クリアランス（または位置決め）ホール３３０の形成の
次に行う。穿孔損傷を受けやすい電源／接地面材料に
は、レーザまたはその他のより損傷の少ない穿孔を使用
することが好ましい。この実施形態では、レーザ穿孔に
は、２つの導電性多孔層を異なるクリアランス・ホール
・パターンにパターン形成できるという他の利点もあ
る。次に、クリアランス・ホールまたは位置決め穴への
絶縁／誘電材料の充填を行うことができる。次に、電源
／接地コア３２０を他の電源／接地コア及び１つまたは
複数の信号面と共に積層して複合体とすることができ
る。
３２２、３２５を（任意選択の）接着促進プロセスによ
って処理することによって形成することができる。次に
この２つの多孔層の間に１枚の（導電性または非導電
性）ファイバ・ラミネートを積層する。穿孔は、通常、
クリアランス（または位置決め）ホール３３０の形成の
次に行う。穿孔損傷を受けやすい電源／接地面材料に
は、レーザまたはその他のより損傷の少ない穿孔を使用
することが好ましい。この実施形態では、レーザ穿孔に
は、２つの導電性多孔層を異なるクリアランス・ホール
・パターンにパターン形成できるという他の利点もあ
る。次に、クリアランス・ホールまたは位置決め穴への
絶縁／誘電材料の充填を行うことができる。次に、電源
／接地コア３２０を他の電源／接地コア及び１つまたは
複数の信号面と共に積層して複合体とすることができ
る。
【００４２】一般に、電源／接地コア３５０を穿孔し、
任意選択の接着促進材料（シランまたは酸化銅処理な
ど）によって処理し、（導電性または非導電性の）ファ
イバ・ラミネートの２つの層と共に積層してコア３００
を形成することができる。任意選択により、電源／接地
コア３５０を穿孔し、接着促進ステップで処理し、次に
他の電源／接地コア、ファイバ・ラミネートのいくつか
の層、及び１つまたは複数の信号コアと共に積層して複
合体とすることができる。たとえば、６層複合体を形成
するには、複合体の「最上部」から「最下部」までの層
は以下のようになる。すなわち、（図６の信号コア１０
１などの）信号コア、１つまたは複数のファイバ・ラミ
ネート層、電源／接地コア３５２、１つまたは複数のフ
ァイバ・ラミネート層、電源／接地コア３５２、１つま
たは複数のファイバ・ラミネート層、及び（図６の信号
コア１３０などの）第２の信号コアの順である。次に、
この複合体に穿孔とメタライゼーションを行ってＰＣＢ
／ＬＣＣを形成する。
任意選択の接着促進材料（シランまたは酸化銅処理な
ど）によって処理し、（導電性または非導電性の）ファ
イバ・ラミネートの２つの層と共に積層してコア３００
を形成することができる。任意選択により、電源／接地
コア３５０を穿孔し、接着促進ステップで処理し、次に
他の電源／接地コア、ファイバ・ラミネートのいくつか
の層、及び１つまたは複数の信号コアと共に積層して複
合体とすることができる。たとえば、６層複合体を形成
するには、複合体の「最上部」から「最下部」までの層
は以下のようになる。すなわち、（図６の信号コア１０
１などの）信号コア、１つまたは複数のファイバ・ラミ
ネート層、電源／接地コア３５２、１つまたは複数のフ
ァイバ・ラミネート層、電源／接地コア３５２、１つま
たは複数のファイバ・ラミネート層、及び（図６の信号
コア１３０などの）第２の信号コアの順である。次に、
この複合体に穿孔とメタライゼーションを行ってＰＣＢ
／ＬＣＣを形成する。
【００４３】前述のように、穿孔または取り扱いによる
損傷を受けやすい多孔電源面または接地面に使用される
導電材料は、多孔性導電材料が２つのファイバ・ラミネ
ート層の間に挟まれているかまたは封じ込められた電源
／接地コアとして形成することが好ましい。このように
して電源コアまたは接地コアを形成することによって、
穿孔ステップ中に多孔性導電材料が支持され、保護され
る。この保護により、穿孔プロセスによって破損する可
能性のある繊維材料の量が減少する。（図６の電源コア
１１０に類似した）電源コア３２０または電源コア３５
０のような電源コアも形成することができるが、穿孔ま
たは取り扱いによって多孔材料にある種の割れや亀裂が
生じる可能性がある。さらに、遊離した繊維材料によっ
てある種の処理ステップが汚染される可能性がある。繊
維材料を封じ込め、穿孔された穴に絶縁体／誘電体を付
加することによって、繊維材料が後続の処理ステップが
汚染される可能性が低くなる。
損傷を受けやすい多孔電源面または接地面に使用される
導電材料は、多孔性導電材料が２つのファイバ・ラミネ
ート層の間に挟まれているかまたは封じ込められた電源
／接地コアとして形成することが好ましい。このように
して電源コアまたは接地コアを形成することによって、
穿孔ステップ中に多孔性導電材料が支持され、保護され
る。この保護により、穿孔プロセスによって破損する可
能性のある繊維材料の量が減少する。（図６の電源コア
１１０に類似した）電源コア３２０または電源コア３５
０のような電源コアも形成することができるが、穿孔ま
たは取り扱いによって多孔材料にある種の割れや亀裂が
生じる可能性がある。さらに、遊離した繊維材料によっ
てある種の処理ステップが汚染される可能性がある。繊
維材料を封じ込め、穿孔された穴に絶縁体／誘電体を付
加することによって、繊維材料が後続の処理ステップが
汚染される可能性が低くなる。
【００４４】次に図４を参照すると、電源コア及び接地
コアのいくつかの断面図が、それらのコアを使用して形
成された６層ＰＣＢ／ＬＣＣと共に図示されている。図
４は、電源コア１０００、穿孔済み電源コア１００１、
接地コア１０１０、穿孔済み接地コア１０１１、及び６
層ＰＣＢ／ＬＣＣ１０２０を示す一例である。電源コア
１０００を、多孔電源面１００４に対して接着促進プロ
セスを行い、次にこの面を２つの誘電層１００２及び１
００５と共に積層することによって形成した。次に電源
コア１０００を穿孔してクリアランス・ホール１０８２
及び１０７９を形成した。フォトレジスト・マスクを塗
布した後で「通常の」ＣＣＬ電源コアをエッチングすれ
ば、イメージングされた電源コア（すなわち図６の電源
コア１１１）が形成されることになる。電源／接地面ま
たはファイバ・ラミネートに使用される多孔導電材料の
中にはエッチングすることができないものもあるため、
穿孔はクリアランス・ホールの好ましい形成方法であ
る。この例の電源コア１０００及び１００１は、本質的
に、２つの非導電性ファイバ・ラミネートの間に挟まれ
た多孔導電層である。多孔接地面１０１２、１０１５に
対して接着促進プロセスを行い、次に導電ファイバ・ラ
ミネート層の両面上にこれらの面を積層することによっ
て、接地コア１０１０を形成した。次に、接地コア１０
１０に穿孔してクリアランス・ホール１０８４及び１０
８０を形成した。この例の接地コア１０１０は、本質的
に、３つの導電層（多孔導電材料の２つの層の間に１つ
の導電ファイバ・ラミネート層が挟まれている）を有す
る１つの導電面である。図４には図示されていないが、
電源コア１００１及び接地コア１０１１に誘電体または
その他の絶縁体を付加してこれらのコア内のクリアラン
ス・ホールを満たすことができる。
コアのいくつかの断面図が、それらのコアを使用して形
成された６層ＰＣＢ／ＬＣＣと共に図示されている。図
４は、電源コア１０００、穿孔済み電源コア１００１、
接地コア１０１０、穿孔済み接地コア１０１１、及び６
層ＰＣＢ／ＬＣＣ１０２０を示す一例である。電源コア
１０００を、多孔電源面１００４に対して接着促進プロ
セスを行い、次にこの面を２つの誘電層１００２及び１
００５と共に積層することによって形成した。次に電源
コア１０００を穿孔してクリアランス・ホール１０８２
及び１０７９を形成した。フォトレジスト・マスクを塗
布した後で「通常の」ＣＣＬ電源コアをエッチングすれ
ば、イメージングされた電源コア（すなわち図６の電源
コア１１１）が形成されることになる。電源／接地面ま
たはファイバ・ラミネートに使用される多孔導電材料の
中にはエッチングすることができないものもあるため、
穿孔はクリアランス・ホールの好ましい形成方法であ
る。この例の電源コア１０００及び１００１は、本質的
に、２つの非導電性ファイバ・ラミネートの間に挟まれ
た多孔導電層である。多孔接地面１０１２、１０１５に
対して接着促進プロセスを行い、次に導電ファイバ・ラ
ミネート層の両面上にこれらの面を積層することによっ
て、接地コア１０１０を形成した。次に、接地コア１０
１０に穿孔してクリアランス・ホール１０８４及び１０
８０を形成した。この例の接地コア１０１０は、本質的
に、３つの導電層（多孔導電材料の２つの層の間に１つ
の導電ファイバ・ラミネート層が挟まれている）を有す
る１つの導電面である。図４には図示されていないが、
電源コア１００１及び接地コア１０１１に誘電体または
その他の絶縁体を付加してこれらのコア内のクリアラン
ス・ホールを満たすことができる。
【００４５】導電ファイバ層１０１４に関しては、この
層を形成する好ましい方法は、繊維または繊維／樹脂層
に４０体積パーセントの粉末銅を加えることである。積
層中に、この銅を繊維層全体に均一に分散させる必要が
ある。その他の導電性充填剤も他のタイプの層材料と共
に使用可能であるが、この充填剤及び層材料は、比較的
安価であり、ＰＣＢ製造で一般的に使用されている。
層を形成する好ましい方法は、繊維または繊維／樹脂層
に４０体積パーセントの粉末銅を加えることである。積
層中に、この銅を繊維層全体に均一に分散させる必要が
ある。その他の導電性充填剤も他のタイプの層材料と共
に使用可能であるが、この充填剤及び層材料は、比較的
安価であり、ＰＣＢ製造で一般的に使用されている。
【００４６】コアに穿孔した後で（さらに、所望の場合
は絶縁体を付加した後で）、電源コア１００１と接地コ
ア１０１１を、パターン形成済み信号コア１０１、１３
０及びファイバ・ラミネート層１０９９と共に互いにプ
レスして、複合体を形成する。この複合体に穿孔とメタ
ライゼーションを施してＰＴＨを形成する。ＰＣＢ／Ｌ
ＣＣに構成要素を装着すると、例示の６層ＰＣＢ／ＬＣ
Ｃ部分１０２０ができる。ファイバ・ラミネート層１０
９９は、信号面１３２を接地コア１０１１、詳細には接
地コア１０１１の多孔面１０１５から分離するために使
用される非導電性の誘電層である。電源コア１００１と
接地コア１０１１の間にも同等のファイバ・ラミネート
層があり、これらの面を互いに接着する。
は絶縁体を付加した後で）、電源コア１００１と接地コ
ア１０１１を、パターン形成済み信号コア１０１、１３
０及びファイバ・ラミネート層１０９９と共に互いにプ
レスして、複合体を形成する。この複合体に穿孔とメタ
ライゼーションを施してＰＴＨを形成する。ＰＣＢ／Ｌ
ＣＣに構成要素を装着すると、例示の６層ＰＣＢ／ＬＣ
Ｃ部分１０２０ができる。ファイバ・ラミネート層１０
９９は、信号面１３２を接地コア１０１１、詳細には接
地コア１０１１の多孔面１０１５から分離するために使
用される非導電性の誘電層である。電源コア１００１と
接地コア１０１１の間にも同等のファイバ・ラミネート
層があり、これらの面を互いに接着する。
【００４７】図６のＰＴＨ１０８に類似したＰＴＨ１０
０８が、信号コア１０１の信号層１０２及び１０５の線
を、信号コア１３０の信号層１３２及び１３５の線と接
続する。クリアランス領域１０８２及び１０８４は、接
地層及び電源層がＰＴＨと接触するのを防止する。クリ
アランス領域１０８２及び１０８４は、「空気」が満た
されているように図示されているが、実際には、これら
の領域には通常、誘電体が充填される。すなわち、これ
らの領域には電源コアまたは接地コアの穿孔時に誘電体
（または他の絶縁体）が充填されるか、あるいは積層時
に誘電体／絶縁体が充填される。
０８が、信号コア１０１の信号層１０２及び１０５の線
を、信号コア１３０の信号層１３２及び１３５の線と接
続する。クリアランス領域１０８２及び１０８４は、接
地層及び電源層がＰＴＨと接触するのを防止する。クリ
アランス領域１０８２及び１０８４は、「空気」が満た
されているように図示されているが、実際には、これら
の領域には通常、誘電体が充填される。すなわち、これ
らの領域には電源コアまたは接地コアの穿孔時に誘電体
（または他の絶縁体）が充填されるか、あるいは積層時
に誘電体／絶縁体が充填される。
【００４８】図６のＰＴＨ１０９と類似したＰＴＨ１０
０９が、信号コア１３０の層１３５上のパッド１０３及
び線を電源面１００１に接続する。クリアランス領域１
０８０は、ＰＴＨ１００９が接地コア１０１１と接触す
るのを防止する。同様に、図６のＰＴＨ１０６と類似し
たＰＴＨ１００６が、信号コア１０１の層１０２上の線
及び信号コア１３０の層１３５、１３２上の線を、接地
コア１０１１と接続する。この例では、接地コア１０１
１は、３つの導電層（２つの多孔面１０１２及び１０１
５と、１つの導電ファイバ・ラミネート１０１４）を含
み、それらはすべてＰＴＨ１００６に接続されている。
クリアランス領域１０７９が、ＰＴＨ１００６が電源層
１００４と接触するのを防ぐ。
０９が、信号コア１３０の層１３５上のパッド１０３及
び線を電源面１００１に接続する。クリアランス領域１
０８０は、ＰＴＨ１００９が接地コア１０１１と接触す
るのを防止する。同様に、図６のＰＴＨ１０６と類似し
たＰＴＨ１００６が、信号コア１０１の層１０２上の線
及び信号コア１３０の層１３５、１３２上の線を、接地
コア１０１１と接続する。この例では、接地コア１０１
１は、３つの導電層（２つの多孔面１０１２及び１０１
５と、１つの導電ファイバ・ラミネート１０１４）を含
み、それらはすべてＰＴＨ１００６に接続されている。
クリアランス領域１０７９が、ＰＴＨ１００６が電源層
１００４と接触するのを防ぐ。
【００４９】図４の例では、様々なコアを分離するほと
んどのファイバ・ラミネート層は比較的薄い層として図
示されている。たとえば、ファイバ・ラミネート層１０
０２及び１００５は薄い。これは、代表例として示した
に過ぎず、必要ならファイバ・ラミネートのより多くの
層、より厚い層またはより薄い層を追加することができ
ることが当業者ならわかる。図４の６層ＰＣＢ／ＬＣＣ
１０２０を図６の６層ＰＣＢ／ＬＣＣ１２０と比較する
と、ＰＣＢ／ＬＣＣ１０２０が別々の電源コアと接地コ
アを有する以外には、ほとんど相違がない。ＰＣＢ／Ｌ
ＣＣ１０２０も、水またはその他の溶媒がＰＣＢ／ＬＣ
Ｃ１０２０を構成する様々な層を通って自由に拡散する
ことができるようにする多孔電源面と接地面を有する。
多孔電源面と接地面は、カソード／アノード・フィラメ
ント（ＣＡＦ）成長及び絶縁体層剥離によって起こる障
害を最小限に抑える。
んどのファイバ・ラミネート層は比較的薄い層として図
示されている。たとえば、ファイバ・ラミネート層１０
０２及び１００５は薄い。これは、代表例として示した
に過ぎず、必要ならファイバ・ラミネートのより多くの
層、より厚い層またはより薄い層を追加することができ
ることが当業者ならわかる。図４の６層ＰＣＢ／ＬＣＣ
１０２０を図６の６層ＰＣＢ／ＬＣＣ１２０と比較する
と、ＰＣＢ／ＬＣＣ１０２０が別々の電源コアと接地コ
アを有する以外には、ほとんど相違がない。ＰＣＢ／Ｌ
ＣＣ１０２０も、水またはその他の溶媒がＰＣＢ／ＬＣ
Ｃ１０２０を構成する様々な層を通って自由に拡散する
ことができるようにする多孔電源面と接地面を有する。
多孔電源面と接地面は、カソード／アノード・フィラメ
ント（ＣＡＦ）成長及び絶縁体層剥離によって起こる障
害を最小限に抑える。
【００５０】本発明による多孔導電材料を含む（電源コ
ア１０００のような）電源コアまたは接地コアを形成す
る好ましい方法を、図５に示す。電源コアと接地コアの
両方を形成し、電源コアと接地コアとを組み合わせて複
合ＰＣＢまたはＬＣＣとするために、図５の方法４００
を使用することが好ましい。この方法は、電源面１００
０におけるように、２つのファイバ・ラミネート層の間
に多孔導電材料が挟まれた好ましい実施形態にも使用さ
れる。この実施形態によって、内部多孔導電材料の保護
をより強化することができる。さらに、ファイバ・ラミ
ネートは、金属被覆繊維材料及びその他の遊離性材料を
「密封」しやすくし、それによって繊維材料を積層の内
部に閉じ込めるのに役立つ。これは、ＰＣＢ／ＬＣＣの
各部分や製造プロセスを汚染する可能性のある炭素材料
の場合に特に有用である。方法４００は、使用する多孔
金属の上に任意選択の金属被覆の薄い層を形成するとこ
ろから始まる（ステップ４１０）。本発明の金属被覆繊
維材料は、一般に、必要な電流を伝導するのに十分な材
料を有する。追加の電流伝導容量が必要な場合は、ステ
ップ４１０で繊維上にさらに金属を形成することができ
る。
ア１０００のような）電源コアまたは接地コアを形成す
る好ましい方法を、図５に示す。電源コアと接地コアの
両方を形成し、電源コアと接地コアとを組み合わせて複
合ＰＣＢまたはＬＣＣとするために、図５の方法４００
を使用することが好ましい。この方法は、電源面１００
０におけるように、２つのファイバ・ラミネート層の間
に多孔導電材料が挟まれた好ましい実施形態にも使用さ
れる。この実施形態によって、内部多孔導電材料の保護
をより強化することができる。さらに、ファイバ・ラミ
ネートは、金属被覆繊維材料及びその他の遊離性材料を
「密封」しやすくし、それによって繊維材料を積層の内
部に閉じ込めるのに役立つ。これは、ＰＣＢ／ＬＣＣの
各部分や製造プロセスを汚染する可能性のある炭素材料
の場合に特に有用である。方法４００は、使用する多孔
金属の上に任意選択の金属被覆の薄い層を形成するとこ
ろから始まる（ステップ４１０）。本発明の金属被覆繊
維材料は、一般に、必要な電流を伝導するのに十分な材
料を有する。追加の電流伝導容量が必要な場合は、ステ
ップ４１０で繊維上にさらに金属を形成することができ
る。
【００５１】さらに、本発明の好ましい多孔材料にメタ
ライゼーションが施されていない場合、このステップで
材料にメタライゼーションを行うこともできる。たとえ
ば、メタライゼーションされていない炭素繊維トウ（to
w）を多孔材料として使用する場合、ステップ４１０で
トウをメタライズした後、織物の形に形成することがで
きる。所望の場合は、次に、ステップ４１０でこの織物
の上に追加の金属を付加することもできる。要するに、
ステップ４１０は、金属で被覆されていない材料のメタ
ライゼーションと、すでに金属被覆されている材料への
追加の金属の付加の両方に使用することができる。電源
面及び接地面に使用する好ましい材料のタイプについて
は、方法４００について説明した後で詳述する。
ライゼーションが施されていない場合、このステップで
材料にメタライゼーションを行うこともできる。たとえ
ば、メタライゼーションされていない炭素繊維トウ（to
w）を多孔材料として使用する場合、ステップ４１０で
トウをメタライズした後、織物の形に形成することがで
きる。所望の場合は、次に、ステップ４１０でこの織物
の上に追加の金属を付加することもできる。要するに、
ステップ４１０は、金属で被覆されていない材料のメタ
ライゼーションと、すでに金属被覆されている材料への
追加の金属の付加の両方に使用することができる。電源
面及び接地面に使用する好ましい材料のタイプについて
は、方法４００について説明した後で詳述する。
【００５２】次に、多孔材料に、任意選択により接着促
進化学プロセスまたは酸化銅処理を施す（ステップ４２
０）。次に、ファイバ・ラミネートの間に導体を積層す
るかまたは挟み（ステップ４３０）、封じ込められた多
孔電源または接地コアを形成する。一般には、標準積層
プロセスを使用して、多孔接地／電源材料を積層する。
あるいは、標準含浸プロセスを使用して繊維多孔材料に
樹脂を含浸することもできる（ステップ４３３）。この
標準含浸プロセスによって、本質的に繊維材料が封じ込
められる。次に、この樹脂が含浸された布を剥離シート
または粗面銅箔に接して積層する。粗面箔を使用する場
合、エッチングにより除去するか（ステップ４３７）、
または穿孔処理を通して残しておくことができる（ステ
ップ４４０）。剥離シートは一般に、穿孔の前に除去す
る（ステップ４３５）。
進化学プロセスまたは酸化銅処理を施す（ステップ４２
０）。次に、ファイバ・ラミネートの間に導体を積層す
るかまたは挟み（ステップ４３０）、封じ込められた多
孔電源または接地コアを形成する。一般には、標準積層
プロセスを使用して、多孔接地／電源材料を積層する。
あるいは、標準含浸プロセスを使用して繊維多孔材料に
樹脂を含浸することもできる（ステップ４３３）。この
標準含浸プロセスによって、本質的に繊維材料が封じ込
められる。次に、この樹脂が含浸された布を剥離シート
または粗面銅箔に接して積層する。粗面箔を使用する場
合、エッチングにより除去するか（ステップ４３７）、
または穿孔処理を通して残しておくことができる（ステ
ップ４４０）。剥離シートは一般に、穿孔の前に除去す
る（ステップ４３５）。
【００５３】ファイバ・ラミネートは一般に、必要な電
気クリアランス・ホール（及びその他の開口部）を形成
するようにエッチングすることができないため、これら
の開口部は電源／接地コア内に形成する（ステップ４４
０）。一般に、開口部は、積層及び多孔面中及びそれら
を貫通してクリアランス・ホール・パターンまたは位置
決め穴を穿孔することによって形成される。穿孔は、機
械穿孔によって、あるいはレーザまたはその他の同様の
穴開け装置を使用して行うことができる。多孔材料上に
粗面箔を積層しており（ステップ４３５）、除去してい
ない（ステップ４３７）場合、この時点でエッチングに
よって除去する（ステップ４４５）。この時点で、開口
部に純粋樹脂、非導電性充填剤を含む樹脂、またはその
他の適切な絶縁体／誘電体を充填することができる（ス
テップ４５０）。電源／接地コアは、好ましくは複合基
板構造に再積層またはプレスすることによって、複合体
に組み込むことができる（ステップ４６０）。穿孔され
た電源面の穴がステップ４５０で満たされていなかった
場合、この積層サイクル中に、ファイバ・ラミネートか
らの余分の樹脂がそれらの穴に流れ込んで満たす。次
に、ＰＴＨに使用される穴を形成するための再穿孔と、
これらの穴のメタライゼーションを行うことができる
（ステップ４７０）。ステップ４７０の後、ＰＣＢ／Ｌ
ＣＣ１０２０と同様のＰＣＢ／ＬＣＣができることにな
る。
気クリアランス・ホール（及びその他の開口部）を形成
するようにエッチングすることができないため、これら
の開口部は電源／接地コア内に形成する（ステップ４４
０）。一般に、開口部は、積層及び多孔面中及びそれら
を貫通してクリアランス・ホール・パターンまたは位置
決め穴を穿孔することによって形成される。穿孔は、機
械穿孔によって、あるいはレーザまたはその他の同様の
穴開け装置を使用して行うことができる。多孔材料上に
粗面箔を積層しており（ステップ４３５）、除去してい
ない（ステップ４３７）場合、この時点でエッチングに
よって除去する（ステップ４４５）。この時点で、開口
部に純粋樹脂、非導電性充填剤を含む樹脂、またはその
他の適切な絶縁体／誘電体を充填することができる（ス
テップ４５０）。電源／接地コアは、好ましくは複合基
板構造に再積層またはプレスすることによって、複合体
に組み込むことができる（ステップ４６０）。穿孔され
た電源面の穴がステップ４５０で満たされていなかった
場合、この積層サイクル中に、ファイバ・ラミネートか
らの余分の樹脂がそれらの穴に流れ込んで満たす。次
に、ＰＴＨに使用される穴を形成するための再穿孔と、
これらの穴のメタライゼーションを行うことができる
（ステップ４７０）。ステップ４７０の後、ＰＣＢ／Ｌ
ＣＣ１０２０と同様のＰＣＢ／ＬＣＣができることにな
る。
【００５４】方法４００は、多孔電源／接地面を有する
ＰＣＢまたはＬＣＣを形成する好ましい方法であるが、
方法４００の各ステップは、使用する電源／接地コアの
構成に応じて多少変更することができる。たとえば、前
に図３の電源及び接地コア３２０に示したように、ファ
イバ・ラミネート上に２つの多孔導電材料層を積層する
ことができる。この実施形態では、処理ステップは方法
４００に示すものときわめて類似している。たとえば、
方法４００のステップ４１０及び４２０を行って、導電
材料に追加の金属の付加及び接着促進をそれぞれ行うこ
とができる。次に、２つの多孔層の間に１枚のファイバ
・ラミネート（導電性または不導電性）を積層すること
ができる。次に、通常は穿孔を行ってクリアランス・ホ
ールまたは位置決め穴を形成する（ステップ４４０）。
穿孔による損傷を受けやすい電源／接地面材料には、レ
ーザまたはその他の損傷の少ない穿孔方法を使用するこ
とが好ましい。異なるクリアランス・ホール・パターン
を有する２つの導電性多孔層をパターン形成するこの実
施形態では、レーザ穿孔にはこの追加の利点がある。こ
の段階でクリアランス・ホールまたは位置決め穴への絶
縁材料の充填を行うことができる（ステップ４５０）。
次に、電源／接地コア３２０を、他の電源／接地コア、
１つまたは複数の信号面、及び非導電性ファイバ・ラミ
ネート層と共にプレスして複合体とすることができる
（ステップ４６０）。次に、この複合体に穿孔とメタラ
イゼーションを施してＰＣＢ／ＬＣＣを形成する（ステ
ップ４７０）。
ＰＣＢまたはＬＣＣを形成する好ましい方法であるが、
方法４００の各ステップは、使用する電源／接地コアの
構成に応じて多少変更することができる。たとえば、前
に図３の電源及び接地コア３２０に示したように、ファ
イバ・ラミネート上に２つの多孔導電材料層を積層する
ことができる。この実施形態では、処理ステップは方法
４００に示すものときわめて類似している。たとえば、
方法４００のステップ４１０及び４２０を行って、導電
材料に追加の金属の付加及び接着促進をそれぞれ行うこ
とができる。次に、２つの多孔層の間に１枚のファイバ
・ラミネート（導電性または不導電性）を積層すること
ができる。次に、通常は穿孔を行ってクリアランス・ホ
ールまたは位置決め穴を形成する（ステップ４４０）。
穿孔による損傷を受けやすい電源／接地面材料には、レ
ーザまたはその他の損傷の少ない穿孔方法を使用するこ
とが好ましい。異なるクリアランス・ホール・パターン
を有する２つの導電性多孔層をパターン形成するこの実
施形態では、レーザ穿孔にはこの追加の利点がある。こ
の段階でクリアランス・ホールまたは位置決め穴への絶
縁材料の充填を行うことができる（ステップ４５０）。
次に、電源／接地コア３２０を、他の電源／接地コア、
１つまたは複数の信号面、及び非導電性ファイバ・ラミ
ネート層と共にプレスして複合体とすることができる
（ステップ４６０）。次に、この複合体に穿孔とメタラ
イゼーションを施してＰＣＢ／ＬＣＣを形成する（ステ
ップ４７０）。
【００５５】さらに、図３の電源／接地コア３５０と類
似した電源／接地コアを使用して、電源面または接地面
を形成することもできる。この実施形態では、電源面及
び接地面を形成するために使用される処理ステップは、
方法４００とは多少異なる。たとえば、穿孔（ステップ
４４０）を、ステップ４１０（行う場合）の前または後
に行うことができる。次に、多孔導電面を任意選択の接
着促進材料で処理し（ステップ４２０）、（導電性また
は非導電性の）２つのファイバ・ラミネート層と共に積
層して図３のコア３００を形成することができる。この
実施形態では、積層プロセスによってファイバ・ラミネ
ート内の穴が埋められるため、ステップ４５０は通常不
要である。任意選択により、電源／接地コア３５０に類
似した多孔導電面に穿孔し、接着促進ステップで処理し
（ステップ４２０）、次に、他の電源／接地コア、いく
つかのファイバ・ラミネート層、及び１つまたは複数の
信号コアと共にプレスして複合体とすることができる
（ステップ４６０）。次にこの複合体に穿孔し、積層し
てＰＣＢ／ＬＣＣを形成することができる（ステップ４
７０）。
似した電源／接地コアを使用して、電源面または接地面
を形成することもできる。この実施形態では、電源面及
び接地面を形成するために使用される処理ステップは、
方法４００とは多少異なる。たとえば、穿孔（ステップ
４４０）を、ステップ４１０（行う場合）の前または後
に行うことができる。次に、多孔導電面を任意選択の接
着促進材料で処理し（ステップ４２０）、（導電性また
は非導電性の）２つのファイバ・ラミネート層と共に積
層して図３のコア３００を形成することができる。この
実施形態では、積層プロセスによってファイバ・ラミネ
ート内の穴が埋められるため、ステップ４５０は通常不
要である。任意選択により、電源／接地コア３５０に類
似した多孔導電面に穿孔し、接着促進ステップで処理し
（ステップ４２０）、次に、他の電源／接地コア、いく
つかのファイバ・ラミネート層、及び１つまたは複数の
信号コアと共にプレスして複合体とすることができる
（ステップ４６０）。次にこの複合体に穿孔し、積層し
てＰＣＢ／ＬＣＣを形成することができる（ステップ４
７０）。
【００５６】最後に、方法４００は、図４に示す６層Ｐ
ＣＢの他に、他の構成のＰＣＢにも適用可能である。方
法４００のプロセスを特定の数の層に合わせて適応させ
ることによって、より少ない層や多くの層を形成するこ
とができる。たとえば（図４を参照して）、４層のＰＣ
Ｂを望む場合、１００２の外側の面に銅ラミネートと共
に電源コア１０００を積層することができる。次に、穿
孔によって電源コア１００１を形成することができる。
同様に、１０１５の外側の面にファイバ・ラミネート及
び銅ラミネートと共に、接地コア１０１０を積層するこ
とができる。次に、穿孔によって接地コア１０１１を形
成することができる。穿孔中に電源コア及び接地コアに
形成された開口部には絶縁体を充填することができる。
次に２つの銅ラミネート層にパターン形成を施し、２つ
の電源コア及び接地コアを複合体として形成する。ＰＴ
Ｈの穿孔とめっき処理を行ってＰＣＢを形成することが
できる。あるいは、穿孔された電源コア１００１と穿孔
された接地コア１０１１を、以下の順序で各層と共に複
合体として形成することもできる。すなわち、銅層、任
意選択の非導電性ファイバ・ラミネート層、電源コア１
００１、接地コア１０１１、非導電性ファイバ・ラミネ
ート層、及び銅層の順である。次に、２つの銅層を信号
層としてパターン形成し、複合体に穿孔とメタライゼー
ションを施して４層ＰＣＢを形成する。
ＣＢの他に、他の構成のＰＣＢにも適用可能である。方
法４００のプロセスを特定の数の層に合わせて適応させ
ることによって、より少ない層や多くの層を形成するこ
とができる。たとえば（図４を参照して）、４層のＰＣ
Ｂを望む場合、１００２の外側の面に銅ラミネートと共
に電源コア１０００を積層することができる。次に、穿
孔によって電源コア１００１を形成することができる。
同様に、１０１５の外側の面にファイバ・ラミネート及
び銅ラミネートと共に、接地コア１０１０を積層するこ
とができる。次に、穿孔によって接地コア１０１１を形
成することができる。穿孔中に電源コア及び接地コアに
形成された開口部には絶縁体を充填することができる。
次に２つの銅ラミネート層にパターン形成を施し、２つ
の電源コア及び接地コアを複合体として形成する。ＰＴ
Ｈの穿孔とめっき処理を行ってＰＣＢを形成することが
できる。あるいは、穿孔された電源コア１００１と穿孔
された接地コア１０１１を、以下の順序で各層と共に複
合体として形成することもできる。すなわち、銅層、任
意選択の非導電性ファイバ・ラミネート層、電源コア１
００１、接地コア１０１１、非導電性ファイバ・ラミネ
ート層、及び銅層の順である。次に、２つの銅層を信号
層としてパターン形成し、複合体に穿孔とメタライゼー
ションを施して４層ＰＣＢを形成する。
【００５７】以上、多孔材料を使用して多孔導電電源面
及び接地面を形成する方式について一般的に説明した。
これらの方法及び材料は、以下に述べる特定の多孔導電
材料のいずれとも併用可能である。材料を電源コアまた
は接地コアとして形成するために使用するのに好ましい
追加の処理ステップがある場合、それらのステップにつ
いて電源／接地材料に関連して説明する。
及び接地面を形成する方式について一般的に説明した。
これらの方法及び材料は、以下に述べる特定の多孔導電
材料のいずれとも併用可能である。材料を電源コアまた
は接地コアとして形成するために使用するのに好ましい
追加の処理ステップがある場合、それらのステップにつ
いて電源／接地材料に関連して説明する。
【００５８】金属製の電源面及び接地面に使用するのに
適合した好ましい材料は、焼結金属である。焼結金属
は、加圧と加熱によって互いに結合した金属粒子で形成
される。焼結金属電源面は、低融点金属（スズなど）で
被覆された高融点かつ高導電率の金属粒子（銅など）を
熱と圧力を加えて互いにプレスすることによって形成す
ることができる。スズ被覆銅粒子が互いに融合して、導
電性でしかも多孔性のシートが形成される。
適合した好ましい材料は、焼結金属である。焼結金属
は、加圧と加熱によって互いに結合した金属粒子で形成
される。焼結金属電源面は、低融点金属（スズなど）で
被覆された高融点かつ高導電率の金属粒子（銅など）を
熱と圧力を加えて互いにプレスすることによって形成す
ることができる。スズ被覆銅粒子が互いに融合して、導
電性でしかも多孔性のシートが形成される。
【００５９】この導電シートを使用して、電源／接地コ
ア３００、３２０、または３５０と類似した電源／接地
コアを形成することができる。さらに、これらのコアを
製作し、それらをＰＣＢ／ＬＣＣに組み込む前述の方法
のいずれかを行うことができる。
ア３００、３２０、または３５０と類似した電源／接地
コアを形成することができる。さらに、これらのコアを
製作し、それらをＰＣＢ／ＬＣＣに組み込む前述の方法
のいずれかを行うことができる。
【００６０】多孔導電性電源面及び接地面を形成するた
めの他の好ましい材料を、大まかに繊維導電材料と呼
ぶ。このような好ましい追加の材料には、シート（また
は「布」）状に形成された細いワイヤ、メタライズされ
た布（ポリエステルなど）、メタライズされた炭素繊維
布、及びメタライズされたガラス繊維が含まれる。布は
さらに、織布（何らかの非ランダム構造を有する布）と
不織布に分けられる。不織布は、一般に、ランダムな向
きに配置された繊維から成る。
めの他の好ましい材料を、大まかに繊維導電材料と呼
ぶ。このような好ましい追加の材料には、シート（また
は「布」）状に形成された細いワイヤ、メタライズされ
た布（ポリエステルなど）、メタライズされた炭素繊維
布、及びメタライズされたガラス繊維が含まれる。布は
さらに、織布（何らかの非ランダム構造を有する布）と
不織布に分けられる。不織布は、一般に、ランダムな向
きに配置された繊維から成る。
【００６１】たとえば、多孔電源／接地面を形成するた
めに使用される好ましい「布」材料は、織物シートまた
は不織布シート状に形成された金属ワイヤである。シー
トを構成するワイヤは、薄いシートになるように小径に
することが好ましい。また、ワイヤの直径は、この応用
分野の期待電流を伝えるのに十分な大きさであることも
好ましい。不織小径ワイヤの金属層を、多孔電源面及び
接地面の材料として使用することもできる。さらに、織
布シートまたは不織布シートは、各交差点でのワイヤの
電気接続が良くなるように、オーバーめっき処理も施す
必要がある。これによって、個々の「繊維」の間の導電
性を確実に向上させることができる。
めに使用される好ましい「布」材料は、織物シートまた
は不織布シート状に形成された金属ワイヤである。シー
トを構成するワイヤは、薄いシートになるように小径に
することが好ましい。また、ワイヤの直径は、この応用
分野の期待電流を伝えるのに十分な大きさであることも
好ましい。不織小径ワイヤの金属層を、多孔電源面及び
接地面の材料として使用することもできる。さらに、織
布シートまたは不織布シートは、各交差点でのワイヤの
電気接続が良くなるように、オーバーめっき処理も施す
必要がある。これによって、個々の「繊維」の間の導電
性を確実に向上させることができる。
【００６２】これらの金属ワイヤの導電シートを使用し
て、電源／接地コア３００、３２０、または３５０に類
似した電源／接地コアを形成することができる。さら
に、これらのコアを製作してＰＣＢ／ＬＣＣに込み込む
前述の方法のいずれかを行うことができる。
て、電源／接地コア３００、３２０、または３５０に類
似した電源／接地コアを形成することができる。さら
に、これらのコアを製作してＰＣＢ／ＬＣＣに込み込む
前述の方法のいずれかを行うことができる。
【００６３】ＰＣＢにおける電源面または接地面として
使用するのに適合する他のメタライズされた繊維材料
は、液晶ポリマー（ＬＣＰ）（たとえば、デュポン社製
のアラミド、Hoechst-Celanse社製のＶＥＣＴＲＡＮ）
及び、ポリエステルのような他の布、ＳＰＥＣＴＲＡ
（Allied Signal社製ポリエチレン）、ナイロンなどの
金属被覆有機繊維である。アラミド及びその他のＬＣＰ
繊維は、（後述のように）熱膨張率が低く、耐熱性があ
るために好ましい。ポリエステルも、（織られた状態
で）単一フィラメントであり、取り扱いによる損傷を受
けにくいため、好ましい繊維である。これらの材料は、
織られた状態でも不織布でも購入可能である。
使用するのに適合する他のメタライズされた繊維材料
は、液晶ポリマー（ＬＣＰ）（たとえば、デュポン社製
のアラミド、Hoechst-Celanse社製のＶＥＣＴＲＡＮ）
及び、ポリエステルのような他の布、ＳＰＥＣＴＲＡ
（Allied Signal社製ポリエチレン）、ナイロンなどの
金属被覆有機繊維である。アラミド及びその他のＬＣＰ
繊維は、（後述のように）熱膨張率が低く、耐熱性があ
るために好ましい。ポリエステルも、（織られた状態
で）単一フィラメントであり、取り扱いによる損傷を受
けにくいため、好ましい繊維である。これらの材料は、
織られた状態でも不織布でも購入可能である。
【００６４】これらの有機繊維の中には被覆布として購
入可能なものもあるが、電源面または接地面として使用
するのに適合した金属被覆有機繊維材料は次のようなス
テップで形成することもできる。まず、有機繊維材料を
反応室に入れ、わずかに広げた位置または平らな位置あ
るいばその両方に保持する。材料を広げたり平らにした
りすることによって、金属は露出面を均一に覆うように
保証される。次に、この有機繊維材料の上に金属を付着
させる。このような付着は、めっき、スパッタリング、
蒸発、または化学気相付着を含め、多くの方式で行うこ
とができる。プロセスで望ましい場合または必要な場合
は、有機繊維材料を裏返して、さらに金属を付着させる
ことができる。たとえば、スパッタリングを使用する場
合、金属は通常、布の片面にのみ付着する。布はこの形
でも使用可能であるが、布の電流伝導能力を向上させる
ために、一般には布の他方の面にも金属を加える。ある
いは、回転形式を使用して同時に両面にスパッタリング
することもできる。スパッタリングまたは化学気相付着
後、従来のめっきを使用してさらに金属を付加すること
もできる。この追加の金属によって、金属布電源／接地
面の電流伝導能力が向上する。
入可能なものもあるが、電源面または接地面として使用
するのに適合した金属被覆有機繊維材料は次のようなス
テップで形成することもできる。まず、有機繊維材料を
反応室に入れ、わずかに広げた位置または平らな位置あ
るいばその両方に保持する。材料を広げたり平らにした
りすることによって、金属は露出面を均一に覆うように
保証される。次に、この有機繊維材料の上に金属を付着
させる。このような付着は、めっき、スパッタリング、
蒸発、または化学気相付着を含め、多くの方式で行うこ
とができる。プロセスで望ましい場合または必要な場合
は、有機繊維材料を裏返して、さらに金属を付着させる
ことができる。たとえば、スパッタリングを使用する場
合、金属は通常、布の片面にのみ付着する。布はこの形
でも使用可能であるが、布の電流伝導能力を向上させる
ために、一般には布の他方の面にも金属を加える。ある
いは、回転形式を使用して同時に両面にスパッタリング
することもできる。スパッタリングまたは化学気相付着
後、従来のめっきを使用してさらに金属を付加すること
もできる。この追加の金属によって、金属布電源／接地
面の電流伝導能力が向上する。
【００６５】メタライズされた繊維シートに形成された
後は、これらの多孔導電シートを使用して、電源／接地
コア３００、３２０、または３５０に類似した電源／接
地コアを製作することができる。さらに、これらのコア
を製作してＰＣＢ／ＬＣＣに組み込む前述の方法のいず
れかを行うことができる。
後は、これらの多孔導電シートを使用して、電源／接地
コア３００、３２０、または３５０に類似した電源／接
地コアを製作することができる。さらに、これらのコア
を製作してＰＣＢ／ＬＣＣに組み込む前述の方法のいず
れかを行うことができる。
【００６６】ＰＣＢまたはＬＣＣにおける電源面または
接地面として使用するのに適合する他の好ましいメタラ
イズされた繊維材料は、金属被覆炭素繊維である。炭素
繊維は、織布とより糸の両方があるため、繊維のメタラ
イゼーションを両方の状態で行うことができる。たとえ
ば、炭素繊維布に金属を付着させることができる。ある
いは、炭素繊維より糸に金属を付着させ、炭素繊維より
糸を織ってクロスまたは布にすることができる。炭素繊
維は、すでに金属被覆された状態や、すでにトウとして
形成された状態で購入することもできる。このトウを使
用して、比較的平坦な布を織ることができる。さらに、
炭素繊維は不織布で購入することもできる。
接地面として使用するのに適合する他の好ましいメタラ
イズされた繊維材料は、金属被覆炭素繊維である。炭素
繊維は、織布とより糸の両方があるため、繊維のメタラ
イゼーションを両方の状態で行うことができる。たとえ
ば、炭素繊維布に金属を付着させることができる。ある
いは、炭素繊維より糸に金属を付着させ、炭素繊維より
糸を織ってクロスまたは布にすることができる。炭素繊
維は、すでに金属被覆された状態や、すでにトウとして
形成された状態で購入することもできる。このトウを使
用して、比較的平坦な布を織ることができる。さらに、
炭素繊維は不織布で購入することもできる。
【００６７】メタライズ繊維シートとして形成された後
は、メタライズされた炭素繊維でできたこれらの多孔導
電シートを使用して、電源／接地コア３００、３２０、
または３５０に類似した電源／接地コアを製作すること
ができる。さらに、これらのコアを製作し、ＰＣＢ／Ｌ
ＣＣに組み込む前述の方法のいずれかを行うことができ
る。
は、メタライズされた炭素繊維でできたこれらの多孔導
電シートを使用して、電源／接地コア３００、３２０、
または３５０に類似した電源／接地コアを製作すること
ができる。さらに、これらのコアを製作し、ＰＣＢ／Ｌ
ＣＣに組み込む前述の方法のいずれかを行うことができ
る。
【００６８】繊維の他の好ましい実施形態は、メタライ
ズされたガラス繊維である。炭素繊維の場合と同様、ガ
ラスも、個別の繊維より糸としても織られた繊維のシー
トとしても購入可能である。個別のより糸をメタライズ
した後、織って布にするか、または織った繊維シートを
メタライズすることができる。現在、この種の繊維は、
金属被覆された状態で購入することはできない。金属被
覆繊維または布を作るには、前述の方法を使用して金属
被覆された繊維を作るか、または金属被覆された織布を
作ることができる。さらに、不織布のガラス繊維シート
も購入可能である。これらのシートを、前述の金属付着
方法を使用してメタライズすることができる。
ズされたガラス繊維である。炭素繊維の場合と同様、ガ
ラスも、個別の繊維より糸としても織られた繊維のシー
トとしても購入可能である。個別のより糸をメタライズ
した後、織って布にするか、または織った繊維シートを
メタライズすることができる。現在、この種の繊維は、
金属被覆された状態で購入することはできない。金属被
覆繊維または布を作るには、前述の方法を使用して金属
被覆された繊維を作るか、または金属被覆された織布を
作ることができる。さらに、不織布のガラス繊維シート
も購入可能である。これらのシートを、前述の金属付着
方法を使用してメタライズすることができる。
【００６９】メタライズされた繊維シートに形成された
後は、これらのガラス繊維製多孔導電シートを使用し
て、電源／接地コア３００、３２０、または３５０と類
似した電源／接地コアを製作することができる。さら
に、これらのコアを製作し、ＰＣＢ／ＬＣＣに組み込む
前述の方法のいずれかを行うことができる。
後は、これらのガラス繊維製多孔導電シートを使用し
て、電源／接地コア３００、３２０、または３５０と類
似した電源／接地コアを製作することができる。さら
に、これらのコアを製作し、ＰＣＢ／ＬＣＣに組み込む
前述の方法のいずれかを行うことができる。
【００７０】本発明における電源面及び接地面として使
用される繊維材料の中には、熱膨張率（ＣＴＥ）が低い
ものもあることに留意されたい。電源／接地面の低熱膨
張率によって、ＰＣＢまたは積層チップ・キャリヤ（Ｌ
ＣＣ）の「全」ＣＴＥが低くなる。これは、特にＬＣＣ
の場合には、実装チップの亀裂を防止するという利点が
ある。さらに、低ＣＴＥ電源／接地面には、同時係属特
許出願ＥＮ９−９８−０１０「LOW CTE POWER AND GROU
ND PLANES」で概説されている他の利点もある。
用される繊維材料の中には、熱膨張率（ＣＴＥ）が低い
ものもあることに留意されたい。電源／接地面の低熱膨
張率によって、ＰＣＢまたは積層チップ・キャリヤ（Ｌ
ＣＣ）の「全」ＣＴＥが低くなる。これは、特にＬＣＣ
の場合には、実装チップの亀裂を防止するという利点が
ある。さらに、低ＣＴＥ電源／接地面には、同時係属特
許出願ＥＮ９−９８−０１０「LOW CTE POWER AND GROU
ND PLANES」で概説されている他の利点もある。
【００７１】メタライゼーション金属として主として銅
について述べたが、銅を付着させるために使用する技法
を使用して銀、金、アルミニウム、スズなどを付着させ
ることもできることが当業者ならわかるであろう。さら
に、メタライゼーションのために主成分金属として銅を
使用する場合であっても、特定の処理ステップで追加の
量の他の金属を加えることもできる。たとえば、製造業
者によっては、処理中に少量の金を加えてベース接続の
導電性を向上させる場合もある。
について述べたが、銅を付着させるために使用する技法
を使用して銀、金、アルミニウム、スズなどを付着させ
ることもできることが当業者ならわかるであろう。さら
に、メタライゼーションのために主成分金属として銅を
使用する場合であっても、特定の処理ステップで追加の
量の他の金属を加えることもできる。たとえば、製造業
者によっては、処理中に少量の金を加えてベース接続の
導電性を向上させる場合もある。
【００７２】したがって、これらの好ましい実施形態に
よって、ＰＣＢにおける接地面及び電源面として使用可
能な多孔導電材料が形成される。これらの材料は、水ま
たはその他の溶媒が原因で生じる層剥離やカソード／ア
ノード・フィラメント成長などの、ＰＣＢによく見られ
る問題が低減される。これらの問題の低減により、ＰＣ
Ｂ欠陥が減少し、ＰＣＢの信頼性が向上する。これは、
より厳しい耐湿性を必要とするチップ・キャリヤの場合
は特に言えることである。
よって、ＰＣＢにおける接地面及び電源面として使用可
能な多孔導電材料が形成される。これらの材料は、水ま
たはその他の溶媒が原因で生じる層剥離やカソード／ア
ノード・フィラメント成長などの、ＰＣＢによく見られ
る問題が低減される。これらの問題の低減により、ＰＣ
Ｂ欠陥が減少し、ＰＣＢの信頼性が向上する。これは、
より厳しい耐湿性を必要とするチップ・キャリヤの場合
は特に言えることである。
【００７３】本発明について、ＰＣＢ用の多孔電源面及
び接地面の実施形態例を参照しながら詳細に図示し、説
明したが、これらのこの好ましい実施形態は、多孔導電
平面材料が望ましいその他の応用分野にも適用可能であ
ることと、本発明の主旨及び範囲から逸脱することな
く、態様及び詳細に様々な変更を加えることができるこ
とが、当業者ならわかるであろう。
び接地面の実施形態例を参照しながら詳細に図示し、説
明したが、これらのこの好ましい実施形態は、多孔導電
平面材料が望ましいその他の応用分野にも適用可能であ
ることと、本発明の主旨及び範囲から逸脱することな
く、態様及び詳細に様々な変更を加えることができるこ
とが、当業者ならわかるであろう。
【００７４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００７５】（１）プリント回路基板において使用する
電源／接地コアであって、少なくとも１つのファイバ・
ラミネート層と、少なくとも１つの溶媒に対して多孔性
である少なくとも１つの導電材料層とを含む電源／接地
コア。 （２）前記少なくとも１つの導電材料層が２つの導電材
料層であり、前記少なくとも１つのファイバ・ラミネー
ト層が前記２つの導電材料層の間に挟まれた、上記
（１）に記載の電源／接地コア。 （３）前記少なくとも１つのファイバ・ラミネート層が
２つのファイバ・ラミネート層であり、前記少なくとも
１つの導電材料層が前記２つのファイバ・ラミネート層
の間に挟まれた、上記（１）に記載の電源／接地コア。 （４）前記少なくとも１つのファイバ・ラミネート層が
非導電性である、上記（１）に記載の電源／接地コア。 （５）前記少なくとも１つのファイバ・ラミネート層が
導電性である、上記（１）に記載の電源／接地コア。 （６）前記少なくとも１つの溶媒が水である、上記
（１）に記載の電源／接地コア。 （７）前記導電材料が、多孔性が得られるような間隔及
びサイズの複数の穴を有する金属を含む、上記（１）に
記載の電源／接地コア。 （８）前記穴が約０．１２７ｃｍ（０．０５インチ）以
下の間隔を置いて配置された、上記（７）に記載の電源
／接地コア。 （９）前記穴の直径が少なくとも約０．００２５４ｃｍ
（０．００１インチ）で約０．０２５４ｃｍ（０．０１
０インチ）未満である、上記（７）に記載の電源／接地
コア。 （１０）各穴の直径が約０．００５０８ｃｍ（約０．０
０２インチ）である、上記（９）に記載の電源／接地コ
ア。 （１１）前記導電材料が焼結金属を含む、上記（１）に
記載の電源／接地コア。 （１２）前記導電材料が、布として織られているかまた
は不織布である繊維材料を含む、上記（１）に記載の電
源／接地コア。 （１３）前記繊維材料が、金属被覆炭素繊維、金属被覆
ポリエステル、金属被覆液晶ポリマー、金属被覆ポリエ
チレン、金属被覆ガラス繊維、及び金属ワイヤから成る
グループから選択された、上記（１２）に記載の電源／
接地コア。 （１４）前記少なくとも１つのファイバ・ラミネート層
が、エポキシ、ビスマレイミド・トリアジン・エポキ
シ、シアン酸エステル、ポリイミド、ポリテトラフルオ
ロエチレン（ＰＴＦＥ）、及びフルオロポリマーから成
るグループから選択された、電源／接地コア。 （１５）少なくとも１つの信号層と少なくとも１つのフ
ァイバ・ラミネート層とを含む少なくとも１つの信号コ
アと、少なくとも１つの電源／接地コアとを含むプリン
ト回路基板（ＰＣＢ）であって、前記少なくとも１つの
電源／接地コアが、少なくとも１つのファイバ・ラミネ
ート層と、少なくとも１つの溶媒に対して十分な多孔性
である導電材料の少なくとも１つの層とを含むプリント
回路基板。 （１６）前記少なくとも１つの導電材料層が２つの導電
材料層であり、前記少なくとも１つの電源／接地コアの
前記少なくとも１つのファイバ・ラミネート層が２つの
前記導電材料層の間に挟まれた、上記（１５）に記載の
ＰＣＢ。 （１７）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が２つのファイ
バ・ラミネート層であり、前記少なくとも１つの導電材
料層が２つの前記ファイバ・ラミネート層の間に挟まれ
た、上記（１５）に記載のＰＣＢ。 （１８）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が非導電性であ
る、上記（１５）に記載のＰＣＢ。 （１９）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が導電性であ
る、上記（１５）に記載のＰＣＢ。 （２０）前記少なくとも１つの溶媒が水である、上記
（１５）に記載のＰＣＢ。 （２１）前記導電材料が、多孔性が得られるような間隔
及びサイズの複数の穴を有する金属を含む、上記（１
５）に記載のＰＣＢ。 （２２）前記穴が約０．１２７ｃｍ（０．０５インチ）
以下の間隔を置いて配置された、上記（２１）に記載の
ＰＣＢ。 （２３）前記穴の直径が少なくとも約０．００２５４ｃ
ｍ（０．００１インチ）で約０．０２５４ｃｍ（０．０
１０インチ）未満である、上記（２１）に記載のＰＣ
Ｂ。 （２４）各穴の直径が約０．００５０８ｃｍ（約０．０
０２インチ）である、上記（２１）に記載のＰＣＢ。 （２５）前記導電材料が焼結金属を含む、上記（１５）
に記載のＰＣＢ。 （２６）前記導電材料が、布として織られているかまた
は不織布である繊維材料を含む、上記（１５）に記載の
ＰＣＢ。 （２７）前記繊維材料が、金属被覆炭素繊維、金属被覆
ポリエステル、金属被覆液晶ポリマー、金属被覆ポリエ
チレン、金属被覆ガラス繊維、及び金属ワイヤから成る
グループから選択された、上記（２６）に記載のＰＣ
Ｂ。 （２８）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が、エポキシ、
ビスマレイミド・トリアジン・エポキシ、シアン酸エス
テル、ポリイミド、ポリテトラフルオロエチレン（ＰＴ
ＦＥ）、及びフルオロポリマーから成るグループから選
択された、上記（１５）に記載のＰＣＢ。 （２９）プリント回路基板（ＰＣＢ）を製作する方法で
あって、 ａ）少なくとも１つの多孔性導電材料層を含む少なくと
も１つの電源／接地面を設けるステップと、 ｂ）前記少なくとも１つの電源／接地面に複数の開口部
を形成するステップと、 ｃ）前記少なくとも１つの電源／接地面と少なくとも１
つの信号層とによって複合体を形成するステップと、 ｄ）前記複合体内に複数の開口部を形成するステップ
と、 ｅ）前記複合体内の複数のめっきスルー・ホールを形成
するステップとを含む方法。 （３０）前記少なくとも１つの電源／接地面を設ける前
記ステップが、少なくとも１つのファイバ・ラミネート
層と前記少なくとも１つの多孔性導電材料層とによって
電源／接地コアを形成するステップをさらに含む、上記
（２９）に記載の方法。 （３１）前記電源／接地コアの前記少なくとも１つのフ
ァイバ・ラミネート層が、エポキシ、ビスマレイミド・
トリアジン・エポキシ、シアン酸エステル、ポリイミ
ド、ポリテトラフルオロエチレン（ＰＴＦＥ）、及びフ
ルオロポリマーから成るグループから選択される、上記
（３０）に記載の方法。 （３２）前記少なくとも１つの多孔性導電材料層が２つ
の多孔性導電材料層であり、電源／接地コアを形成する
前記ステップが、２つの前記多孔性導電材料層の間に前
記少なくとも１つのファイバ・ラミネート層を挟むステ
ップを含む、上記（３０）に記載の方法。 （３３）２つの前記導電材料層の間に前記少なくとも１
つのファイバ・ラミネート層を挟む前記ステップが、含
浸プロセスを使用して前記少なくとも１つの導電材料層
を封じ込めるステップと、封じ込められた前記導電材料
を剥離シート（release sheet）または粗面銅箔と共に
積層するステップとを含む、上記（３２）に記載の方
法。 （３４）前記少なくともファイバ・ラミネート層が２つ
のファイバ・ラミネート層であり、電源／接地コアを形
成する前記ステップが、２つの前記ファイバ・ラミネー
ト層の間に前記少なくとも１つの多孔性導電材料層を挟
むステップを含む、上記（３０）に記載の方法。 （３５）前記少なくとも１つのファイバ・ラミネート層
が非導電性である、上記（３０）に記載の方法。 （３６）前記少なくとも１つのファイバ・ラミネート層
が導電性である、上記（３０）に記載の方法。 （３７）前記多孔性導電材料が溶媒に対して十分に多孔
性である、上記（２９）に記載の方法。 （３８）前記多孔性導電材料を金属で被覆するステップ
をさらに含む、上記（２９）に記載の方法。 （３９）前記多孔性導電材料に対して接着促進プロセス
を行うステップをさらに含む、上記（２９）に記載の方
法。 （４０）前記接着促進プロセスが酸化銅処理またはシラ
ン処理である、上記（３９）に記載の方法。 （４１）前記多孔性導電材料が焼結金属を含む、上記
（２９）に記載の方法。 （４２）前記導電材料が布として織られているかまたは
不織布である繊維材料を含む、上記（２９）に記載の方
法。 （４３）前記繊維材料が、金属被覆炭素繊維、金属被覆
ポリエステル、金属被覆液晶ポリマー、金属被覆ポリエ
チレン、金属被覆ガラス繊維、及び金属ワイヤから成る
グループから選択される、上記（４２）に記載の方法。 （４４）プリント回路基板（ＰＣＢ）を製作する方法で
あって、 ａ）少なくとも１つの金属シートと共にファイバ・ラミ
ネートを積層して電源／接地コアを形成するステップ
と、 ｂ）少なくとも１つの溶媒に対して十分な多孔性を与え
る間隔及びサイズの複数の穴を前記少なくとも１つの金
属シート内に形成するステップと、 ｃ）少なくとも１つの電源／接地コアと少なくとも１つ
の信号層とによって複合体を形成するステップと、 ｄ）前記複合体内に複数の開口部を形成するステップ
と、 ｅ）前記複合体内に複数のめっきスルー・ホールを形成
するステップとを含む方法。 （４５）前記少なくとも１つの溶媒が水である、上記
（４４）に記載の方法。 （４６）前記穴が約０．１２７ｃｍ（０．０５インチ）
以下の間隔を置いて配置される、上記（４４）に記載の
方法。 （４７）前記穴の直径が少なくとも約０．００２５４ｃ
ｍ（０．００１インチ）で約０．０２５４ｃｍ（０．０
１０インチ）未満である、上記（４４）に記載の方法。 （４８）各穴の直径が約０．００５０８ｃｍ（約０．０
０２インチ）である、上記（４４）に記載の方法。
電源／接地コアであって、少なくとも１つのファイバ・
ラミネート層と、少なくとも１つの溶媒に対して多孔性
である少なくとも１つの導電材料層とを含む電源／接地
コア。 （２）前記少なくとも１つの導電材料層が２つの導電材
料層であり、前記少なくとも１つのファイバ・ラミネー
ト層が前記２つの導電材料層の間に挟まれた、上記
（１）に記載の電源／接地コア。 （３）前記少なくとも１つのファイバ・ラミネート層が
２つのファイバ・ラミネート層であり、前記少なくとも
１つの導電材料層が前記２つのファイバ・ラミネート層
の間に挟まれた、上記（１）に記載の電源／接地コア。 （４）前記少なくとも１つのファイバ・ラミネート層が
非導電性である、上記（１）に記載の電源／接地コア。 （５）前記少なくとも１つのファイバ・ラミネート層が
導電性である、上記（１）に記載の電源／接地コア。 （６）前記少なくとも１つの溶媒が水である、上記
（１）に記載の電源／接地コア。 （７）前記導電材料が、多孔性が得られるような間隔及
びサイズの複数の穴を有する金属を含む、上記（１）に
記載の電源／接地コア。 （８）前記穴が約０．１２７ｃｍ（０．０５インチ）以
下の間隔を置いて配置された、上記（７）に記載の電源
／接地コア。 （９）前記穴の直径が少なくとも約０．００２５４ｃｍ
（０．００１インチ）で約０．０２５４ｃｍ（０．０１
０インチ）未満である、上記（７）に記載の電源／接地
コア。 （１０）各穴の直径が約０．００５０８ｃｍ（約０．０
０２インチ）である、上記（９）に記載の電源／接地コ
ア。 （１１）前記導電材料が焼結金属を含む、上記（１）に
記載の電源／接地コア。 （１２）前記導電材料が、布として織られているかまた
は不織布である繊維材料を含む、上記（１）に記載の電
源／接地コア。 （１３）前記繊維材料が、金属被覆炭素繊維、金属被覆
ポリエステル、金属被覆液晶ポリマー、金属被覆ポリエ
チレン、金属被覆ガラス繊維、及び金属ワイヤから成る
グループから選択された、上記（１２）に記載の電源／
接地コア。 （１４）前記少なくとも１つのファイバ・ラミネート層
が、エポキシ、ビスマレイミド・トリアジン・エポキ
シ、シアン酸エステル、ポリイミド、ポリテトラフルオ
ロエチレン（ＰＴＦＥ）、及びフルオロポリマーから成
るグループから選択された、電源／接地コア。 （１５）少なくとも１つの信号層と少なくとも１つのフ
ァイバ・ラミネート層とを含む少なくとも１つの信号コ
アと、少なくとも１つの電源／接地コアとを含むプリン
ト回路基板（ＰＣＢ）であって、前記少なくとも１つの
電源／接地コアが、少なくとも１つのファイバ・ラミネ
ート層と、少なくとも１つの溶媒に対して十分な多孔性
である導電材料の少なくとも１つの層とを含むプリント
回路基板。 （１６）前記少なくとも１つの導電材料層が２つの導電
材料層であり、前記少なくとも１つの電源／接地コアの
前記少なくとも１つのファイバ・ラミネート層が２つの
前記導電材料層の間に挟まれた、上記（１５）に記載の
ＰＣＢ。 （１７）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が２つのファイ
バ・ラミネート層であり、前記少なくとも１つの導電材
料層が２つの前記ファイバ・ラミネート層の間に挟まれ
た、上記（１５）に記載のＰＣＢ。 （１８）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が非導電性であ
る、上記（１５）に記載のＰＣＢ。 （１９）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が導電性であ
る、上記（１５）に記載のＰＣＢ。 （２０）前記少なくとも１つの溶媒が水である、上記
（１５）に記載のＰＣＢ。 （２１）前記導電材料が、多孔性が得られるような間隔
及びサイズの複数の穴を有する金属を含む、上記（１
５）に記載のＰＣＢ。 （２２）前記穴が約０．１２７ｃｍ（０．０５インチ）
以下の間隔を置いて配置された、上記（２１）に記載の
ＰＣＢ。 （２３）前記穴の直径が少なくとも約０．００２５４ｃ
ｍ（０．００１インチ）で約０．０２５４ｃｍ（０．０
１０インチ）未満である、上記（２１）に記載のＰＣ
Ｂ。 （２４）各穴の直径が約０．００５０８ｃｍ（約０．０
０２インチ）である、上記（２１）に記載のＰＣＢ。 （２５）前記導電材料が焼結金属を含む、上記（１５）
に記載のＰＣＢ。 （２６）前記導電材料が、布として織られているかまた
は不織布である繊維材料を含む、上記（１５）に記載の
ＰＣＢ。 （２７）前記繊維材料が、金属被覆炭素繊維、金属被覆
ポリエステル、金属被覆液晶ポリマー、金属被覆ポリエ
チレン、金属被覆ガラス繊維、及び金属ワイヤから成る
グループから選択された、上記（２６）に記載のＰＣ
Ｂ。 （２８）前記少なくとも１つの電源／接地コアの前記少
なくとも１つのファイバ・ラミネート層が、エポキシ、
ビスマレイミド・トリアジン・エポキシ、シアン酸エス
テル、ポリイミド、ポリテトラフルオロエチレン（ＰＴ
ＦＥ）、及びフルオロポリマーから成るグループから選
択された、上記（１５）に記載のＰＣＢ。 （２９）プリント回路基板（ＰＣＢ）を製作する方法で
あって、 ａ）少なくとも１つの多孔性導電材料層を含む少なくと
も１つの電源／接地面を設けるステップと、 ｂ）前記少なくとも１つの電源／接地面に複数の開口部
を形成するステップと、 ｃ）前記少なくとも１つの電源／接地面と少なくとも１
つの信号層とによって複合体を形成するステップと、 ｄ）前記複合体内に複数の開口部を形成するステップ
と、 ｅ）前記複合体内の複数のめっきスルー・ホールを形成
するステップとを含む方法。 （３０）前記少なくとも１つの電源／接地面を設ける前
記ステップが、少なくとも１つのファイバ・ラミネート
層と前記少なくとも１つの多孔性導電材料層とによって
電源／接地コアを形成するステップをさらに含む、上記
（２９）に記載の方法。 （３１）前記電源／接地コアの前記少なくとも１つのフ
ァイバ・ラミネート層が、エポキシ、ビスマレイミド・
トリアジン・エポキシ、シアン酸エステル、ポリイミ
ド、ポリテトラフルオロエチレン（ＰＴＦＥ）、及びフ
ルオロポリマーから成るグループから選択される、上記
（３０）に記載の方法。 （３２）前記少なくとも１つの多孔性導電材料層が２つ
の多孔性導電材料層であり、電源／接地コアを形成する
前記ステップが、２つの前記多孔性導電材料層の間に前
記少なくとも１つのファイバ・ラミネート層を挟むステ
ップを含む、上記（３０）に記載の方法。 （３３）２つの前記導電材料層の間に前記少なくとも１
つのファイバ・ラミネート層を挟む前記ステップが、含
浸プロセスを使用して前記少なくとも１つの導電材料層
を封じ込めるステップと、封じ込められた前記導電材料
を剥離シート（release sheet）または粗面銅箔と共に
積層するステップとを含む、上記（３２）に記載の方
法。 （３４）前記少なくともファイバ・ラミネート層が２つ
のファイバ・ラミネート層であり、電源／接地コアを形
成する前記ステップが、２つの前記ファイバ・ラミネー
ト層の間に前記少なくとも１つの多孔性導電材料層を挟
むステップを含む、上記（３０）に記載の方法。 （３５）前記少なくとも１つのファイバ・ラミネート層
が非導電性である、上記（３０）に記載の方法。 （３６）前記少なくとも１つのファイバ・ラミネート層
が導電性である、上記（３０）に記載の方法。 （３７）前記多孔性導電材料が溶媒に対して十分に多孔
性である、上記（２９）に記載の方法。 （３８）前記多孔性導電材料を金属で被覆するステップ
をさらに含む、上記（２９）に記載の方法。 （３９）前記多孔性導電材料に対して接着促進プロセス
を行うステップをさらに含む、上記（２９）に記載の方
法。 （４０）前記接着促進プロセスが酸化銅処理またはシラ
ン処理である、上記（３９）に記載の方法。 （４１）前記多孔性導電材料が焼結金属を含む、上記
（２９）に記載の方法。 （４２）前記導電材料が布として織られているかまたは
不織布である繊維材料を含む、上記（２９）に記載の方
法。 （４３）前記繊維材料が、金属被覆炭素繊維、金属被覆
ポリエステル、金属被覆液晶ポリマー、金属被覆ポリエ
チレン、金属被覆ガラス繊維、及び金属ワイヤから成る
グループから選択される、上記（４２）に記載の方法。 （４４）プリント回路基板（ＰＣＢ）を製作する方法で
あって、 ａ）少なくとも１つの金属シートと共にファイバ・ラミ
ネートを積層して電源／接地コアを形成するステップ
と、 ｂ）少なくとも１つの溶媒に対して十分な多孔性を与え
る間隔及びサイズの複数の穴を前記少なくとも１つの金
属シート内に形成するステップと、 ｃ）少なくとも１つの電源／接地コアと少なくとも１つ
の信号層とによって複合体を形成するステップと、 ｄ）前記複合体内に複数の開口部を形成するステップ
と、 ｅ）前記複合体内に複数のめっきスルー・ホールを形成
するステップとを含む方法。 （４５）前記少なくとも１つの溶媒が水である、上記
（４４）に記載の方法。 （４６）前記穴が約０．１２７ｃｍ（０．０５インチ）
以下の間隔を置いて配置される、上記（４４）に記載の
方法。 （４７）前記穴の直径が少なくとも約０．００２５４ｃ
ｍ（０．００１インチ）で約０．０２５４ｃｍ（０．０
１０インチ）未満である、上記（４４）に記載の方法。 （４８）各穴の直径が約０．００５０８ｃｍ（約０．０
０２インチ）である、上記（４４）に記載の方法。
【図１】本発明の好ましい実施形態によりパターン形成
された電源コアの断面を示す透視図である。
された電源コアの断面を示す透視図である。
【図２】本発明の他の好ましい実施形態によりパターン
形成された電源コアの上面図である。
形成された電源コアの上面図である。
【図３】本発明のいくつかの実施形態のための、好まし
い電源面または接地面の断面図である。
い電源面または接地面の断面図である。
【図４】本発明の好ましい実施形態による、６層プリン
ト回路基板と、６層プリント回路基板を構成する層とを
示す断面図である。
ト回路基板と、６層プリント回路基板を構成する層とを
示す断面図である。
【図５】本発明の好ましい実施形態による電源面または
接地面の製作と使用の方法を示すプロセス・フローチャ
ートである。
接地面の製作と使用の方法を示すプロセス・フローチャ
ートである。
【図６】６層プリント回路基板と６層プリント回路基板
を構成する層とを示す断面図である。
を構成する層とを示す断面図である。
１００ 信号コア
１０１ 信号コア
１０２ 銅層
１０３ パッド
１０４ 誘電層
１０５ 銅層
１０７ パッド
１０８ めっきスルー・ホール
１０９ めっきスルー・ホール
１１０ 電源コア
１１１ パターン形成済み電源コア
１１２ 銅層
１１５ 銅層
１２０ ６層プリント回路基板
１３０ 信号コア
１３２ 銅層
１３５ 銅層
１３４ 誘電層
１５０ 誘電層
１５２ 誘電層
１６０ パッケージ
１６１ Ｊ字リード
１７０ クリアランス領域
１７９ クリアランス領域
１８０ クリアランス領域
１８４ クリアランス領域
１８２ クリアランス領域
１８４ クリアランス領域
２００ 電源コア
２０２ 電源面
２０４ 誘電層
２０５ 接地面
２２０ 空隙穴
２１０ クリアランス・ホール
２５０ クリアランス・ホール
３００ 電源／接地コア
３０２ ファイバ・ラミネート
３０４ 多孔面
３０５ ファイバ・ラミネート
３１０ クリアランス・ホール
３２０ 接地／電源コア
３２２ 多孔面
３２５ 多孔面
３２４ ファイバ・ラミネート層
３３０ クリアランス・ホール
３５０ 接地／電源コア
３６０ クリアランス・ホール
１０００ 電源コア
１００１ 穿孔済み電源コア
１００２ 誘電層
１００４ 多孔電源面
１００５ 誘電層
１００８ めっきスルー・ホール
１０１０ 接地コア
１０１２ 多孔性接地面
１０１４ 導電ファイバ層
１０１５ 多孔接地面
１０２０ ６層プリント回路基板／ＬＣＣ
１０７９ クリアランス・ホール
１０８０ クリアランス・ホール
１０８２ クリアランス・ホール
１０８４ クリアランス・ホール
１０９９ ファイバ・ラミネート層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マーク・ディー・ポリクス
アメリカ合衆国13850 ニューヨーク州
ヴェスタル テラス・ドライブ 1724
(56)参考文献 特開 平７−302979（ＪＰ，Ａ)
特開 平７−212043（ＪＰ，Ａ)
特開 平６−350254（ＪＰ，Ａ)
特開 平６−177547（ＪＰ，Ａ)
特開 平２−71587（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 3/46
Claims (34)
- 【請求項１】プリント回路基板において使用する電源／
接地コアであって、 少なくとも１つのファイバ・ラミネート層と、 少なくとも１つの溶媒に対して多孔性である少なくとも
１つの導電材料層を含む電源／接地面とを含み、 前記導電材料が焼結金属を含む、 電源／接地コア。 - 【請求項２】プリント回路基板において使用する電源／
接地コアであって、 少なくとも１つのファイバ・ラミネート層と、 少なくとも１つの溶媒に対して多孔性である少なくとも
１つの導電材料層を含む電源／接地面とを含み、 前記導電材料が、布として織られているかまたは不織布
である繊維材料を含む、 電源／接地コア。 - 【請求項３】プリント回路基板において使用する電源／
接地コアであって、 少なくとも１つのファイバ・ラミネート層と、 少なくとも１つの溶媒に対して多孔性である少なくとも
１つの導電材料層を含む電源／接地面とを含み、 前記導電材料層は、多孔性が得られるような間隔及びサ
イズの複数の穴を有する金属を含み、 前記穴の直径が少なくとも約０．００２５４ｃｍ（０．
００１インチ）で約０．０２５４ｃｍ（０．０１０イン
チ）未満である、 電源／接地コア。 - 【請求項４】前記繊維材料が、金属被覆炭素繊維、金属
被覆ポリエステル、金属被覆液晶ポリマー、金属被覆ポ
リエチレン、金属被覆ガラス繊維、及び金属ワイヤから
成るグループから選択された、請求項２に記載の電源／
接地コア。 - 【請求項５】前記穴が約０．１２７ｃｍ（０．０５イン
チ）以下の間隔を置いて配置された、請求項３に記載の
電源／接地コア。 - 【請求項６】各穴の直径が約０．００５０８ｃｍ（約
０．００２インチ）である、請求項３に記載の電源／接
地コア。 - 【請求項７】前記少なくとも１つの導電材料層が２つの
導電材料層であり、前記少なくとも１つのファイバ・ラ
ミネート層が前記２つの導電材料層の間に挟まれた、請
求項１、２もしくは３に記載の電源／接地コア。 - 【請求項８】前記少なくとも１つのファイバ・ラミネー
ト層が２つのファイバ・ラミネート層であり、前記少な
くとも１つの導電材料層が前記２つのファイバ・ラミネ
ート層の間に挟まれた、請求項１、２、もしくは３に記
載の電源／接地コア。 - 【請求項９】前記少なくとも１つのファイバ・ラミネー
ト層が非導電性である、請求項１、２、もしくは３に記
載の電源／接地コア。 - 【請求項１０】前記少なくとも１つのファイバ・ラミネ
ート層が導電性である、請求項１、２、もしくは３に記
載の電源／接地コア。 - 【請求項１１】前記少なくとも１つの溶媒が水である、
請求項１、２、もしくは３に記載の電源／接地コア。 - 【請求項１２】少なくとも１つの信号層と少なくとも１
つのファイバ・ラミネート層とを含む少なくとも１つの
信号コアと、少なくとも１つの電源／接地コアとを含む
プリント回路基板（ＰＣＢ）であって、前記少なくとも
１つの電源／接地コアが、 少なくとも１つのファイバ・ラミネート層と、 少なくとも１つの溶媒に対して十分な多孔性である導電
材料の少なくとも１つの層を含む電源／接地面とを含
み、 前記導電材料が焼結金属を含む、 プリント回路基板。 - 【請求項１３】少なくとも１つの信号層と少なくとも１
つのファイバ・ラミネート層とを含む少なくとも１つの
信号コアと、少なくとも１つの電源／接地コアとを含む
プリント回路基板（ＰＣＢ）であって、前記少なくとも
１つの電源／接地コアが、 少なくとも１つのファイバ・ラミネート層と、 少なくとも１つの溶媒に対して十分な多孔性である導電
材料の少なくとも１つの層を含む電源／接地面とを含
み、 前記導電材料が、布として織られているかまたは不織布
である繊維材料を含む、 プリント回路基板。 - 【請求項１４】少なくとも１つの信号層と少なくとも１
つのファイバ・ラミネート層とを含む少なくとも１つの
信号コアと、少なくとも１つの電源／接地コアとを含む
プリント回路基板（ＰＣＢ）であって、前記少なくとも
１つの電源／接地コアが、 少なくとも１つのファイバ・ラミネート層と、 少なくとも１つの溶媒に対して十分な多孔性である導電
材料の少なくとも１つの層を含む電源／接地面とを含
み、 前記導電材料層は、多孔性が得られるような間隔及びサ
イズの複数の穴を有する金属を含み、 前記穴の直径が少なくとも約０．００２５４ｃｍ（０．
００１インチ）で約０．０２５４ｃｍ（０．０１０イン
チ）未満である、 プリント回路基板。 - 【請求項１５】前記繊維材料が、金属被覆炭素繊維、金
属被覆ポリエステル、金属被覆液晶ポリマー、金属被覆
ポリエチレン、金属被覆ガラス繊維、及び金属ワイヤか
ら成るグループから選択された、請求項１３に記載のプ
リント回路基板。 - 【請求項１６】前記穴が約０．１２７ｃｍ（０．０５イ
ンチ）以下の間隔を置いて配置され、請求項１４に記載
のプリント回路基板。 - 【請求項１７】各穴の直径が約０．００５０８ｃｍ（約
０．００２インチ）である、請求項１４に記載のプリン
ト回路基板。 - 【請求項１８】前記少なくとも１つの導電材料層が２つ
の導電材料層であり、前記少なくとも１つの電源／接地
コアの前記少なくとも１つのファイバ・ラミネート層が
２つの前記導電材料層の間に挟まれた、請求項１２、１
３もしくは１４に記載のプリント回路基板。 - 【請求項１９】前記少なくとも１つの電源／接地コアの
前記少なくとも１つのファイバ・ラミネート層が２つの
ファイバ・ラミネート層であり、前記少なくとも１つの
導電材料層が２つの前記ファイバ・ラミネート層の間に
挟まれた、請求項１２、１３もしくは１４に記載のプリ
ント回路基板。 - 【請求項２０】前記少なくとも１つの電源／接地コアの
前記少なくとも１つのファイバ・ラミネート層が非導電
性である、請求項１２、１３もしくは１４に記載のプリ
ント回路基板。 - 【請求項２１】前記少なくとも１つの電源／接地コアの
前記少なくとも１つのファイバ・ラミネート層が導電性
である、請求項１２、１３もしくは１４に記載のプリン
ト回路基板。 - 【請求項２２】前記少なくとも１つの溶媒が水である、
請求項１２、１３もしくは１４に記載のプリント回路基
板。 - 【請求項２３】前記少なくとも１つの電源／接地コアの
前記少なくとも１つのファイバ・ラミネート層が、エポ
キシ、ビスマレイミド・トリアジン・エポキシ、シアン
酸エステル、ポリイミド、ポリテトラフルオロエチレン
（ＰＴＦＥ）、及びフルオロポリマーから成るグループ
から選択された、請求項１２、１３もしくは１４に記載
のプリント回路基板。 - 【請求項２４】プリント回路基板（ＰＣＢ）を製作する
方法であって、 ａ）少なくとも１つの溶媒に対して十分に多孔性である
ように、焼結金属を含む多孔性導電材料層を含む少なく
とも１つの電源／接地面を設けるステップと、 ｂ）前記少なくとも１つの電源／接地面に複数の開口部
を形成するステップと、 ｃ）前記少なくとも１つの電源／接地面と少なくとも１
つの信号層とによって複合体を形成するステップと、 ｄ）前記複合体内に複数の開口部を形成するステップ
と、 ｅ）前記複合体内の複数のめっきスルー・ホールを形成
するステップとを含む方法。 - 【請求項２５】プリント回路基板（ＰＣＢ）を製作する
方法であって、 ａ）少なくとも１つの溶媒に対して十分に多孔性である
ように、布として織られているかまたは不織布である繊
維材料を含む多孔性導電材料層を含む少なくとも１つの
電源／接地面を設けるステップと、 ｂ）前記少なくとも１つの電源／接地面に複数の開口部
を形成するステップと、 ｃ）前記少なくとも１つの電源／接地面と少なくとも１
つの信号層とによって複合体を形成するステップと、 ｄ）前記複合体内に複数の開口部を形成するステップ
と、 ｅ）前記複合体内の複数のめっきスルー・ホールを形成
するステップとを含む方法。 - 【請求項２６】プリント回路基板（ＰＣＢ）を製作する
方法であって、 ａ）電源／接地面として少なくとも１つの金属シートを
含む電源／接地コアを形成するステップと、 ｂ）少なくとも１つの溶媒に対して十分な多孔性を与え
る間隔及びサイズの複数の穴を前記少なくとも１つの金
属シート内に形成するステップであって、前記穴の直径
が少なくとも約０．００２５４ｃｍ（０．００１イン
チ）で約０．０２５４ｃｍ（０．０１０インチ）未満で
ある、ステップと、 ｃ）少なくとも１つの電源／接地コアと少なくとも１つ
の信号層とによって複合体を形成するステップと、 ｄ）前記複合体内に複数の開口部を形成するステップ
と、 ｅ）前記複合体内に複数のめっきスルー・ホールを形成
するステップとを含む方法。 - 【請求項２７】前記繊維材料が、金属被覆炭素繊維、金
属被覆ポリエステル、金属被覆液晶ポリマー、金属被覆
ポリエチレン、金属被覆ガラス繊維、及び金属ワイヤか
ら成るグループから選択される、請求項２５に記載の方
法。 - 【請求項２８】前記前記穴が約０．１２７ｃｍ（０．０
５インチ）以下の間隔を置いて配置される、請求項２６
に記載の方法。 - 【請求項２９】各穴の直径が約０．００５０８ｃｍ（約
０．００２インチ）である、請求項２６に記載の方法。 - 【請求項３０】前記少なくとも１つの電源／接地面を設
ける前記ステップが、少なくとも１つのファイバ・ラミ
ネート層と前記少なくとも１つの多孔性導電材料層とに
よって電源／接地コアを形成するステップをさらに含
む、請求項２４、２５もしくは２６に記載の方法。 - 【請求項３１】前記少なくとも１つの多孔性導電材料層
が２つの多孔性導電材料層であり、電源／接地コアを形
成する前記ステップが、２つの前記多孔性導電材料層の
間に前記少なくとも１つのファイバ・ラミネート層を挟
むステップを含む、請求項３０に記載の方法。 - 【請求項３２】前記少なくともファイバ・ラミネート層
が２つのファイバ・ラミネート層であり、電源／接地コ
アを形成する前記ステップが、２つの前記ファイバ・ラ
ミネート層の間に前記少なくとも１つの多孔性導電材料
層を挟むステップを含む、請求項３０に記載の方法。 - 【請求項３３】前記多孔性導電材料に対して接着促進プ
ロセスを行うステップをさらに含む、請求項２４、２５
もしくは２６に記載の方法。 - 【請求項３４】前記接着促進プロセスが酸化銅処理また
はシラン処理である、請求項３３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/300762 | 1999-04-26 | ||
| US09/300,762 US6613413B1 (en) | 1999-04-26 | 1999-04-26 | Porous power and ground planes for reduced PCB delamination and better reliability |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323840A JP2000323840A (ja) | 2000-11-24 |
| JP3495315B2 true JP3495315B2 (ja) | 2004-02-09 |
Family
ID=23160476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123963A Expired - Fee Related JP3495315B2 (ja) | 1999-04-26 | 2000-04-25 | 電源／接地コア、プリント回路基板及びプリント回路基板製造方法 |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US6613413B1 (ja) |
| EP (1) | EP1190608B1 (ja) |
| JP (1) | JP3495315B2 (ja) |
| CN (1) | CN1226904C (ja) |
| AT (1) | ATE233466T1 (ja) |
| AU (1) | AU3443600A (ja) |
| CZ (1) | CZ301187B6 (ja) |
| DE (1) | DE60001500T2 (ja) |
| HK (1) | HK1028701A1 (ja) |
| HU (1) | HU225075B1 (ja) |
| IL (2) | IL145852A0 (ja) |
| MY (1) | MY125420A (ja) |
| PL (1) | PL196239B1 (ja) |
| WO (1) | WO2000065889A1 (ja) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613413B1 (en) | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
| JP4582272B2 (ja) * | 2000-10-03 | 2010-11-17 | 凸版印刷株式会社 | 多層プリント配線板 |
| US6426470B1 (en) * | 2001-01-17 | 2002-07-30 | International Business Machines Corporation | Formation of multisegmented plated through holes |
| US6906423B1 (en) * | 2001-06-05 | 2005-06-14 | Kabushiki Kaisha Toshiba | Mask used for exposing a porous substrate |
| JP2003136623A (ja) * | 2001-08-22 | 2003-05-14 | Tdk Corp | モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法 |
| JP3864093B2 (ja) * | 2002-01-10 | 2006-12-27 | シャープ株式会社 | プリント配線基板、電波受信用コンバータおよびアンテナ装置 |
| JP4119205B2 (ja) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | 多層配線基板 |
| US7015075B2 (en) * | 2004-02-09 | 2006-03-21 | Freescale Semiconuctor, Inc. | Die encapsulation using a porous carrier |
| KR100635060B1 (ko) * | 2004-03-09 | 2006-10-17 | 삼성에스디아이 주식회사 | 유기전계발광표시장치의 구동장치 |
| KR20070015210A (ko) * | 2004-05-15 | 2007-02-01 | 씨-코어 테크놀로지즈, 인코포레이티드 | 수지로 충전된 채널을 포함하는 전도성 억제 코어를 가지는인쇄 배선 기판 |
| US7292452B2 (en) * | 2004-06-10 | 2007-11-06 | Intel Corporation | Reference layer openings |
| US8345433B2 (en) * | 2004-07-08 | 2013-01-01 | Avx Corporation | Heterogeneous organic laminate stack ups for high frequency applications |
| JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
| US7294791B2 (en) * | 2004-09-29 | 2007-11-13 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same |
| CN101120623B (zh) * | 2005-01-27 | 2010-07-28 | 松下电器产业株式会社 | 多层电路基板的制造方法和多层电路基板 |
| TWI389205B (zh) * | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | 使用抗鍍層分隔介層結構 |
| US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| JP5491026B2 (ja) * | 2005-03-15 | 2014-05-14 | スタブルコー テクノロジー，インコーポレイティド | プリント配線基板中に補強コア材料を構成する製造方法 |
| USRE45637E1 (en) | 2005-08-29 | 2015-07-28 | Stablcor Technology, Inc. | Processes for manufacturing printed wiring boards |
| US7730613B2 (en) * | 2005-08-29 | 2010-06-08 | Stablcor, Inc. | Processes for manufacturing printed wiring boards |
| US7411474B2 (en) | 2005-10-11 | 2008-08-12 | Andrew Corporation | Printed wiring board assembly with self-compensating ground via and current diverting cutout |
| JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| US20070149001A1 (en) * | 2005-12-22 | 2007-06-28 | Uka Harshad K | Flexible circuit |
| TWI336608B (en) * | 2006-01-31 | 2011-01-21 | Sony Corp | Printed circuit board assembly and method of manufacturing the same |
| CN103857215A (zh) * | 2006-03-06 | 2014-06-11 | 斯塔布科尔技术公司 | 制作具有导电加强芯板的印刷线路板的程序 |
| US7615705B2 (en) * | 2006-07-14 | 2009-11-10 | International Business Machines Corporation | Enhanced-reliability printed circuit board for tight-pitch components |
| US8148647B2 (en) * | 2006-08-23 | 2012-04-03 | Mitsubishi Electric Corporation | Printed circuit board and method of manufacturing the same |
| US8084695B2 (en) * | 2007-01-10 | 2011-12-27 | Hsu Hsiuan-Ju | Via structure for improving signal integrity |
| EP1976001A3 (en) * | 2007-03-26 | 2012-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
| US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| CH699836B1 (de) * | 2007-09-18 | 2010-05-14 | Ct Concept Holding Ag | Leiterkarte und Verfahren zum Herstellen einer solchen Leiterkarte. |
| US8284557B2 (en) * | 2007-10-18 | 2012-10-09 | Kyocera Corporation | Circuit board, mounting structure, and method for manufacturing circuit board |
| US20090140401A1 (en) * | 2007-11-30 | 2009-06-04 | Stanley Craig Beddingfield | System and Method for Improving Reliability of Integrated Circuit Packages |
| US20100012354A1 (en) * | 2008-07-14 | 2010-01-21 | Logan Brook Hedin | Thermally conductive polymer based printed circuit board |
| US8011950B2 (en) | 2009-02-18 | 2011-09-06 | Cinch Connectors, Inc. | Electrical connector |
| JP4922417B2 (ja) | 2010-01-29 | 2012-04-25 | 株式会社東芝 | 電子機器および回路基板 |
| US8198551B2 (en) | 2010-05-18 | 2012-06-12 | Endicott Interconnect Technologies, Inc. | Power core for use in circuitized substrate and method of making same |
| CN102378476A (zh) * | 2010-08-26 | 2012-03-14 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| CN102143255A (zh) * | 2010-12-16 | 2011-08-03 | 上海华碧检测技术有限公司 | 一种手机自动拨号的失效机理的检测方法 |
| US8772646B2 (en) * | 2011-03-29 | 2014-07-08 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| CN103336019A (zh) * | 2013-05-28 | 2013-10-02 | 麦可罗泰克（常州）产品服务有限公司 | 一种线路板的导电阳极丝失效分析方法 |
| US20150016069A1 (en) * | 2013-07-09 | 2015-01-15 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Printed circuit board |
| US9927833B2 (en) | 2013-07-22 | 2018-03-27 | Hewlett Packard Enterprise Developement Lp | Motherboard with a hole |
| US9358618B2 (en) * | 2013-07-29 | 2016-06-07 | Globalfoundries Inc. | Implementing reduced drill smear |
| US9245835B1 (en) * | 2013-07-31 | 2016-01-26 | Altera Corporation | Integrated circuit package with reduced pad capacitance |
| US9955568B2 (en) * | 2014-01-24 | 2018-04-24 | Dell Products, Lp | Structure to dampen barrel resonance of unused portion of printed circuit board via |
| US9502363B2 (en) | 2014-03-24 | 2016-11-22 | Freescale Semiconductor, Inc. | Wafer level packages and methods for producing wafer level packages having delamination-resistant redistribution layers |
| US9332632B2 (en) | 2014-08-20 | 2016-05-03 | Stablcor Technology, Inc. | Graphene-based thermal management cores and systems and methods for constructing printed wiring boards |
| WO2016100405A1 (en) * | 2014-12-16 | 2016-06-23 | Amphenol Corporation | High-speed interconnects for printed circuit boards |
| WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
| US10056332B2 (en) * | 2016-09-05 | 2018-08-21 | Renesas Electronics Corporation | Electronic device with delamination resistant wiring board |
| US9935035B1 (en) | 2016-11-09 | 2018-04-03 | International Business Machines Corporation | Fluid cooled trace/via hybrid structure and method of manufacture |
| US10104759B2 (en) * | 2016-11-29 | 2018-10-16 | Nxp Usa, Inc. | Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof |
| US10485091B2 (en) * | 2016-11-29 | 2019-11-19 | Nxp Usa, Inc. | Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof |
| EP3337304B1 (en) * | 2016-12-19 | 2020-02-05 | ABB Schweiz AG | Multi-phase busbur for conductiong electric energy and method of manufacturing the same |
| EP3632672A1 (en) * | 2018-10-04 | 2020-04-08 | Zephyros, Inc. | Tailored hybrid blanks |
| CN111123065B (zh) * | 2018-10-30 | 2022-05-10 | 浙江宇视科技有限公司 | 印刷电路板布线检视方法及装置 |
| US11682600B2 (en) | 2019-08-07 | 2023-06-20 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Protection layer for panel handling systems |
| US11452199B2 (en) | 2019-09-12 | 2022-09-20 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Electronic module with single or multiple components partially surrounded by a thermal decoupling gap |
| US11330702B2 (en) | 2020-04-28 | 2022-05-10 | Cisco Technology, Inc. | Integrating graphene into the skin depth region of high speed communications signals for a printed circuit board |
| US11202368B2 (en) | 2020-04-28 | 2021-12-14 | Cisco Technology, Inc. | Providing one or more carbon layers to a copper conductive material to reduce power loss in a power plane |
| US11665811B2 (en) * | 2021-10-29 | 2023-05-30 | Dell Products L.P. | Printed circuit board with signal integrity immunity to temperature |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB228017A (en) | 1924-02-08 | 1925-01-29 | Ernest Alfred Fuller | Improvements in drying apparatus |
| US3161945A (en) | 1958-05-21 | 1964-12-22 | Rogers Corp | Method of making a printed circuit |
| US3276106A (en) * | 1963-07-01 | 1966-10-04 | North American Aviation Inc | Preparation of multilayer boards for electrical connections between layers |
| US3617613A (en) * | 1968-10-17 | 1971-11-02 | Spaulding Fibre Co | Punchable printed circuit board base |
| JPS53139872A (en) * | 1977-05-10 | 1978-12-06 | Toray Industries | Porous body comprising metal coated carbon fiber |
| US4496793A (en) * | 1980-06-25 | 1985-01-29 | General Electric Company | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion |
| CS235729B1 (cs) * | 1982-02-26 | 1985-05-15 | Michal Horak | Způsob výroby čtyřvrstvováho plošného apo\ |
| GB2137421A (en) * | 1983-03-15 | 1984-10-03 | Standard Telephones Cables Ltd | Printed circuits |
| SE462071B (sv) * | 1985-12-23 | 1990-04-30 | Perstorp Ab | Moensterkort |
| JPH0271587A (ja) | 1988-09-06 | 1990-03-12 | Mitsubishi Gas Chem Co Inc | 多層プリント板の製造法 |
| US5027255A (en) * | 1988-10-22 | 1991-06-25 | Westinghouse Electric Co. | High performance, high current miniaturized low voltage power supply |
| EP0373363A3 (en) | 1988-12-15 | 1991-09-11 | International Business Machines Corporation | Filling of vias in a metallic plane |
| EP0392082B1 (en) | 1989-04-14 | 1996-01-31 | Katayama Special Industries, Ltd. | Method for manufacturing a metallic porous sheet |
| EP0393312A1 (de) | 1989-04-21 | 1990-10-24 | Dyconex AG | Mehrlagige Leiterplatte |
| CS32990A2 (en) * | 1990-01-24 | 1991-08-13 | Miroslav Ing Konecny | Method of printed circuit card production |
| FR2694139B1 (fr) | 1992-07-21 | 1994-10-14 | Aerospatiale | Substrat d'interconnexion pour composants électroniques et son procédé de fabrication. |
| JPH07109943B2 (ja) | 1992-12-09 | 1995-11-22 | 日本電気株式会社 | 多層配線基板 |
| US5316837A (en) | 1993-03-09 | 1994-05-31 | Kimberly-Clark Corporation | Stretchable metallized nonwoven web of non-elastomeric thermoplastic polymer fibers and process to make the same |
| JPH06350254A (ja) | 1993-06-04 | 1994-12-22 | Hitachi Ltd | 多層セラミック基板の製造方法 |
| JPH07212043A (ja) | 1994-01-20 | 1995-08-11 | Hitachi Cable Ltd | プリント配線基板およびマルチワイヤー配線基板 |
| JPH07302979A (ja) | 1994-05-10 | 1995-11-14 | Toshiba Corp | 多層配線基板 |
| US5571608A (en) | 1994-07-15 | 1996-11-05 | Dell Usa, L.P. | Apparatus and method of making laminate an embedded conductive layer |
| US5574630A (en) * | 1995-05-11 | 1996-11-12 | International Business Machines Corporation | Laminated electronic package including a power/ground assembly |
| US5662816A (en) | 1995-12-04 | 1997-09-02 | Lucent Technologies Inc. | Signal isolating microwave splitters/combiners |
| US5745334A (en) * | 1996-03-25 | 1998-04-28 | International Business Machines Corporation | Capacitor formed within printed circuit board |
| US5830374A (en) * | 1996-09-05 | 1998-11-03 | International Business Machines Corporation | Method for producing multi-layer circuit board and resulting article of manufacture |
| US5719090A (en) * | 1996-09-10 | 1998-02-17 | International Business Machines Corporation | Technique for forming resin-imprenated fiberglass sheets with improved resistance to pinholing |
| US5756405A (en) * | 1996-09-10 | 1998-05-26 | International Business Machines Corporation | Technique for forming resin-impregnated fiberglass sheets |
| US5780366A (en) * | 1996-09-10 | 1998-07-14 | International Business Machines Corporation | Technique for forming resin-impregnated fiberglass sheets using multiple resins |
| EP0949854B1 (en) | 1996-12-13 | 2006-07-05 | Ibiden Co., Ltd. | Multilayered printed wiring board |
| KR100637904B1 (ko) * | 1998-03-18 | 2006-10-24 | 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 | 레이저에 의한 관통홀 제조방법 |
| US6242078B1 (en) * | 1998-07-28 | 2001-06-05 | Isola Laminate Systems Corp. | High density printed circuit substrate and method of fabrication |
| US6329603B1 (en) * | 1999-04-07 | 2001-12-11 | International Business Machines Corporation | Low CTE power and ground planes |
| US6613413B1 (en) * | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
-
1999
- 1999-04-26 US US09/300,762 patent/US6613413B1/en not_active Expired - Lifetime
-
2000
- 2000-03-23 AU AU34436/00A patent/AU3443600A/en not_active Abandoned
- 2000-03-23 DE DE60001500T patent/DE60001500T2/de not_active Expired - Lifetime
- 2000-03-23 WO PCT/GB2000/001119 patent/WO2000065889A1/en active IP Right Grant
- 2000-03-23 PL PL351138A patent/PL196239B1/pl not_active IP Right Cessation
- 2000-03-23 AT AT00912789T patent/ATE233466T1/de not_active IP Right Cessation
- 2000-03-23 IL IL14585200A patent/IL145852A0/xx active IP Right Grant
- 2000-03-23 CZ CZ20013829A patent/CZ301187B6/cs not_active IP Right Cessation
- 2000-03-23 EP EP00912789A patent/EP1190608B1/en not_active Expired - Lifetime
- 2000-03-23 HU HU0200876A patent/HU225075B1/hu not_active IP Right Cessation
- 2000-03-29 MY MYPI20001268A patent/MY125420A/en unknown
- 2000-04-06 CN CNB00106424XA patent/CN1226904C/zh not_active Expired - Lifetime
- 2000-04-25 JP JP2000123963A patent/JP3495315B2/ja not_active Expired - Fee Related
- 2000-12-15 HK HK00108106A patent/HK1028701A1/xx not_active IP Right Cessation
-
2001
- 2001-10-10 IL IL145852A patent/IL145852A/en not_active IP Right Cessation
-
2003
- 2003-05-06 US US10/430,989 patent/US6944946B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| IL145852A0 (en) | 2002-07-25 |
| HK1028701A1 (en) | 2001-02-23 |
| AU3443600A (en) | 2000-11-10 |
| JP2000323840A (ja) | 2000-11-24 |
| MY125420A (en) | 2006-07-31 |
| CN1226904C (zh) | 2005-11-09 |
| CN1272038A (zh) | 2000-11-01 |
| IL145852A (en) | 2006-04-10 |
| DE60001500T2 (de) | 2003-11-27 |
| CZ20013829A3 (cs) | 2003-12-17 |
| EP1190608B1 (en) | 2003-02-26 |
| US6944946B2 (en) | 2005-09-20 |
| US6613413B1 (en) | 2003-09-02 |
| ATE233466T1 (de) | 2003-03-15 |
| WO2000065889A1 (en) | 2000-11-02 |
| CZ301187B6 (cs) | 2009-12-02 |
| US20030196749A1 (en) | 2003-10-23 |
| PL196239B1 (pl) | 2007-12-31 |
| EP1190608A1 (en) | 2002-03-27 |
| DE60001500D1 (de) | 2003-04-03 |
| HUP0200876A2 (en) | 2002-07-29 |
| HU225075B1 (en) | 2006-06-28 |
| PL351138A1 (en) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495315B2 (ja) | 電源／接地コア、プリント回路基板及びプリント回路基板製造方法 | |
| US7002080B2 (en) | Multilayer wiring board | |
| US5440075A (en) | Two-sided printed circuit board a multi-layered printed circuit board | |
| US4902610A (en) | Method for manufacture of multilayer circuit board | |
| US6329603B1 (en) | Low CTE power and ground planes | |
| US7627947B2 (en) | Method for making a multilayered circuitized substrate | |
| US5137618A (en) | Methods for manufacture of multilayer circuit boards | |
| US20040238209A1 (en) | Multilayer wiring board, method of manufacturing the wiring board and substrate material for the wiring board | |
| TWI373992B (en) | Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
| CN100570841C (zh) | 制作电路化衬底的方法 | |
| US20040005443A1 (en) | Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board | |
| US5776662A (en) | Method for fabricating a chip carrier with migration barrier, and resulating chip carrier | |
| US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
| US20120012553A1 (en) | Method of forming fibrous laminate chip carrier structures | |
| US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
| US20070029109A1 (en) | Multilayer printed wiring board and production method therefor | |
| EP0211180A2 (en) | Method for manufacture of multilayer circuit board | |
| JPH02143588A (ja) | 多層印刷配線板の製造方法 | |
| JP4492071B2 (ja) | 配線基板の製造方法 | |
| US4918574A (en) | Multilayer circuit board with reduced susceptability to shorts caused by trapped impurities | |
| JP2004356232A (ja) | 多層プリント配線板の製造方法 | |
| JP2001332855A (ja) | 多層配線基板の製造方法 | |
| JP2000101232A (ja) | プリント配線板及びその製造方法 | |
| JP2000223804A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |