JPH02143588A - 多層印刷配線板の製造方法 - Google Patents
多層印刷配線板の製造方法Info
- Publication number
- JPH02143588A JPH02143588A JP29855888A JP29855888A JPH02143588A JP H02143588 A JPH02143588 A JP H02143588A JP 29855888 A JP29855888 A JP 29855888A JP 29855888 A JP29855888 A JP 29855888A JP H02143588 A JPH02143588 A JP H02143588A
- Authority
- JP
- Japan
- Prior art keywords
- catalyst
- hole
- multilayer
- printed wiring
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000003054 catalyst Substances 0.000 claims abstract description 46
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 27
- 238000007772 electroless plating Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 2
- 239000003960 organic solvent Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 26
- 238000013459 approach Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層印刷配線板の製造方法に関し、特に高密度
実装のために導体層が分割して設けられたスルホールを
一部に有する多層印刷配線板の製造方法に関する。
実装のために導体層が分割して設けられたスルホールを
一部に有する多層印刷配線板の製造方法に関する。
LSI、IC等の高集積化電子機器の高性能化と経済性
向上のために多層印刷配線板の高密度化が進展している
。
向上のために多層印刷配線板の高密度化が進展している
。
多層板の高密度化に対して主に2つの対応が図られてい
る。第1に導体層数の増加、すなわち高多層化であり、
第2の対応が基本格子間への多配線化である。しかしな
がら、第1の対応では、M間の導体層を接続するバイア
ホールの増加になり、第2の対応の多配線化、しいては
、配線の収容性を著しく制限する。そのため、特に、こ
のバイア・ホールを多層板に貫通孔として設けた場合、
バイアホールを小径化する事で対応しているが、板厚/
孔径比(アスペクト比)が増加し多層板の製造性を著し
く阻害している。
る。第1に導体層数の増加、すなわち高多層化であり、
第2の対応が基本格子間への多配線化である。しかしな
がら、第1の対応では、M間の導体層を接続するバイア
ホールの増加になり、第2の対応の多配線化、しいては
、配線の収容性を著しく制限する。そのため、特に、こ
のバイア・ホールを多層板に貫通孔として設けた場合、
バイアホールを小径化する事で対応しているが、板厚/
孔径比(アスペクト比)が増加し多層板の製造性を著し
く阻害している。
このため、上述した欠点を解消する手段として第3図(
A)に示す様に、導体回路パターン1を形成した触媒入
り絶縁基板3を2組最外層に配置し、その内側に多層板
の貫通孔の直径より大なる同心円にくり抜いた孔部16
を設けた触媒なしの絶縁基板4と触媒入りプリプレグ5
とを介挿させて、第3図(B)に示す様に、加熱、加圧
して多層化基板7を形成する工程と、第3図(C)に示
す様に、多層化基板7の所定の位置に貫通孔8を穿設す
る工程と、第3図(D)に示す様に、多層化基板7の貫
通孔8内壁の触媒入り絶縁基板3端面に導体回路パター
ン1の端面と導通接続する導体層11を無電解めっきに
より形成する工程を経て、分割されたバイアホール12
と通常のスルーホール13とを選択的に形成する事によ
り高密度化を達成した例がある(特願昭61−0293
61 )。
A)に示す様に、導体回路パターン1を形成した触媒入
り絶縁基板3を2組最外層に配置し、その内側に多層板
の貫通孔の直径より大なる同心円にくり抜いた孔部16
を設けた触媒なしの絶縁基板4と触媒入りプリプレグ5
とを介挿させて、第3図(B)に示す様に、加熱、加圧
して多層化基板7を形成する工程と、第3図(C)に示
す様に、多層化基板7の所定の位置に貫通孔8を穿設す
る工程と、第3図(D)に示す様に、多層化基板7の貫
通孔8内壁の触媒入り絶縁基板3端面に導体回路パター
ン1の端面と導通接続する導体層11を無電解めっきに
より形成する工程を経て、分割されたバイアホール12
と通常のスルーホール13とを選択的に形成する事によ
り高密度化を達成した例がある(特願昭61−0293
61 )。
しかしながら、上述した従来の製造方法では、通常のス
ルーホール形成用の貫通孔の穿孔位置に貫通孔の直径よ
り大なる同心円にくり抜いた孔部を多層化基板の内側の
触媒なしの絶縁基板に設けるため、貫通孔と前記孔部間
にクリアランスを必要とし、平面方向の基本格子を小さ
くできず、平面方向の高密度化の阻害要因になるという
欠点がある。
ルーホール形成用の貫通孔の穿孔位置に貫通孔の直径よ
り大なる同心円にくり抜いた孔部を多層化基板の内側の
触媒なしの絶縁基板に設けるため、貫通孔と前記孔部間
にクリアランスを必要とし、平面方向の基本格子を小さ
くできず、平面方向の高密度化の阻害要因になるという
欠点がある。
又、先の孔部を触媒入プリプレグに含浸された触媒入り
レジンだけで充填する必要があるため、触媒なしの絶縁
基板の厚みが厚すぎるとボイドが発生するために、厚み
の制約が起こり、多層板の電気特性とりわけインピーダ
ンス特性に対する制約要因となる欠点がある。
レジンだけで充填する必要があるため、触媒なしの絶縁
基板の厚みが厚すぎるとボイドが発生するために、厚み
の制約が起こり、多層板の電気特性とりわけインピーダ
ンス特性に対する制約要因となる欠点がある。
さらに、孔部の大数に応じて触媒入りプリプレグ層の樹
脂量を調整する必要が生じ、ス、孔部の平面方向での集
中度に依って多層板の平滑性や層間厚コントロールが困
難となるという欠点がある。
脂量を調整する必要が生じ、ス、孔部の平面方向での集
中度に依って多層板の平滑性や層間厚コントロールが困
難となるという欠点がある。
本発明の目的は、高密度で、インピーダンス特性に対す
る制約がなく、平滑性や層間厚のコントロールが可能な
多層印刷配線板の製造方法を提供することにある。
る制約がなく、平滑性や層間厚のコントロールが可能な
多層印刷配線板の製造方法を提供することにある。
本発明の多層印刷配線板の製造方法は、予め導体回路パ
ターンを片面に設け、且つ、他の片面全体に導体を有す
る触媒入り絶縁基板の2組をそれぞれ前記導体回路パタ
ーンを内側にしてそれぞれ最外層に配置しその内側に触
媒なしの絶縁基板と触媒入りプリプレグとを介挿させて
加熱加圧して多層化基板を成型する工程と、前記多層化
基板の所定の位置に貫通孔を穿孔する工程と、前記貫通
孔の一部をマスクした後マスクされていない前記貫通孔
内壁に触媒を吸着させる工程と、前記マスクを除去する
工程と、前記貫通孔内壁の前記触媒入り絶縁基板と前記
触媒入りプリプレグとで形成された触媒入り絶縁層及び
触媒を吸着させた部分を含めて無電解めっきで導体層を
形成する工程とを含んで構成されている。
ターンを片面に設け、且つ、他の片面全体に導体を有す
る触媒入り絶縁基板の2組をそれぞれ前記導体回路パタ
ーンを内側にしてそれぞれ最外層に配置しその内側に触
媒なしの絶縁基板と触媒入りプリプレグとを介挿させて
加熱加圧して多層化基板を成型する工程と、前記多層化
基板の所定の位置に貫通孔を穿孔する工程と、前記貫通
孔の一部をマスクした後マスクされていない前記貫通孔
内壁に触媒を吸着させる工程と、前記マスクを除去する
工程と、前記貫通孔内壁の前記触媒入り絶縁基板と前記
触媒入りプリプレグとで形成された触媒入り絶縁層及び
触媒を吸着させた部分を含めて無電解めっきで導体層を
形成する工程とを含んで構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(A)〜(F)は本発明の第1の実施例の製造方
法を説明する工程順に示した縦断面図である。
法を説明する工程順に示した縦断面図である。
第1の実施例は、まず第1図(A)に示すように、予め
導体回路パターン1をホト印刷法により片面に設け、且
つ、他の片面全体に銅箔2を有する触媒入り絶縁基板3
の2組をそれぞれ導体回路パターン1を内側にして最外
層に配置し、その内側に触媒なしの絶縁基板4と触媒入
りグリプレグ5とを介挿させてセットする。
導体回路パターン1をホト印刷法により片面に設け、且
つ、他の片面全体に銅箔2を有する触媒入り絶縁基板3
の2組をそれぞれ導体回路パターン1を内側にして最外
層に配置し、その内側に触媒なしの絶縁基板4と触媒入
りグリプレグ5とを介挿させてセットする。
次に、第1図(B)に示すように、加熱、加圧して触媒
入り絶縁層6及び触媒なしの絶縁基板4とを含む多層化
基板7を得る。
入り絶縁層6及び触媒なしの絶縁基板4とを含む多層化
基板7を得る。
次に、第1図(C)に示すように、所定の位置にN/C
ドリリング装置により貫通孔8a 8bを穿孔する6 次に、第1図(D)に示すように、分割されたバイアホ
ールを形成する貫通孔8aをホト印刷法により、例えば
、デュポン社製ドライフィルムリストン1220■を用
いて、マスク9を形成した後、塩化パラジウムをベース
にした触媒液に浸漬して、マスク9が施されていない貫
通孔8bの内壁全体に触媒10を吸着させる。
ドリリング装置により貫通孔8a 8bを穿孔する6 次に、第1図(D)に示すように、分割されたバイアホ
ールを形成する貫通孔8aをホト印刷法により、例えば
、デュポン社製ドライフィルムリストン1220■を用
いて、マスク9を形成した後、塩化パラジウムをベース
にした触媒液に浸漬して、マスク9が施されていない貫
通孔8bの内壁全体に触媒10を吸着させる。
次に、第1図(E)に示す様に、マスク9を有機溶剤で
除去した後(図示略)、無電解銅めっきを施すと多層化
基板7の表裏両面及び貫通孔8a、8bの内壁に導体層
11が形成される。この場合、貫通孔8aに於いては、
触媒入絶縁層6にのみ導体層11が形成され、触媒なし
の絶縁基板4には形成されないため、貫通孔8a内壁で
導体層11の分離が起こり、且つ、導体回路パターン1
と外装の銅箔2が接続され、一方、貫通孔8bに於いて
は、先に吸着させた触媒10により、内壁全体に導体層
11が形成される。
除去した後(図示略)、無電解銅めっきを施すと多層化
基板7の表裏両面及び貫通孔8a、8bの内壁に導体層
11が形成される。この場合、貫通孔8aに於いては、
触媒入絶縁層6にのみ導体層11が形成され、触媒なし
の絶縁基板4には形成されないため、貫通孔8a内壁で
導体層11の分離が起こり、且つ、導体回路パターン1
と外装の銅箔2が接続され、一方、貫通孔8bに於いて
は、先に吸着させた触媒10により、内壁全体に導体層
11が形成される。
次に、第1図(F)に示すように、ホト印刷法によって
、最外層の回路形成を行う事により、分割されたバイア
ホール12と通常のスルホール13と含む多層印刷配線
板14が得られる。
、最外層の回路形成を行う事により、分割されたバイア
ホール12と通常のスルホール13と含む多層印刷配線
板14が得られる。
第2図(A)、(B)は本発明の第2の実施例の製造方
法を説明する工程順に示した縦断面図である。
法を説明する工程順に示した縦断面図である。
第1図の実施例に於いては、第1図(F)に示すように
、導体層11を無電解めっきのみで形成したが、第2の
実施例に於いては、まず第2図(A)に示すように、無
電解めっきによる導体層11を数μm程度の1付めっき
で形成した後、例えば、ビロリン酸銅浴のような電解め
っきによる導体層15を厚付めっきで形成する。
、導体層11を無電解めっきのみで形成したが、第2の
実施例に於いては、まず第2図(A)に示すように、無
電解めっきによる導体層11を数μm程度の1付めっき
で形成した後、例えば、ビロリン酸銅浴のような電解め
っきによる導体層15を厚付めっきで形成する。
次に、第2図(B)に示すように、ホト印刷法により、
分割されたバイアホール12と通常スルーホール13と
を有する多層印刷配線板14を得る。
分割されたバイアホール12と通常スルーホール13と
を有する多層印刷配線板14を得る。
上述した導体層11の形成方法以外の製造方法は、第1
の実施例と同様である。
の実施例と同様である。
−mに、印刷配線板に使用される絶縁樹脂は耐アルカリ
性に乏しいのに反し、無電解めっき浴は、高温高アルカ
リ性であり、且つ、析出速度が遅く長時間のめっきが必
要である。そのため、めっき速度が早く、高アルカリ浴
が不要な電解めっき浴を使用する事により、分割された
バイアホール12の導体層11の分離部に対する材料劣
化を防止できより高密度な基本格子設計を可能とする利
点がある。
性に乏しいのに反し、無電解めっき浴は、高温高アルカ
リ性であり、且つ、析出速度が遅く長時間のめっきが必
要である。そのため、めっき速度が早く、高アルカリ浴
が不要な電解めっき浴を使用する事により、分割された
バイアホール12の導体層11の分離部に対する材料劣
化を防止できより高密度な基本格子設計を可能とする利
点がある。
以上説明したように本発明は、分割されたバイアポール
を選択的に多層印刷配線板に形成する場合に、従来技術
の様な基本格子配置2層間厚、特性インピーダンス設計
等の種々設計的制約要素がなく、配線収容性が大幅に向
上した高密度な多層印刷配線板が得られる効果がある。
を選択的に多層印刷配線板に形成する場合に、従来技術
の様な基本格子配置2層間厚、特性インピーダンス設計
等の種々設計的制約要素がなく、配線収容性が大幅に向
上した高密度な多層印刷配線板が得られる効果がある。
図である。
1・・・導体回路パターン、2・・・銅箔、3・・・触
媒入り絶縁基板、4・・・触媒なしの絶縁基板、5・・
・触媒入りプリプレグ、6・・・触媒入り絶縁層、7・
・・多層化基板、8,8a・・・貫通孔、9・・・マス
ク、10・・・触媒、11・・・導体層、12・・・分
割されたバイアホール、13・・・通常のスルホール、
14・・・多層印刷配線板、15・・・電解めっきによ
る導体層、16・・・孔部。
媒入り絶縁基板、4・・・触媒なしの絶縁基板、5・・
・触媒入りプリプレグ、6・・・触媒入り絶縁層、7・
・・多層化基板、8,8a・・・貫通孔、9・・・マス
ク、10・・・触媒、11・・・導体層、12・・・分
割されたバイアホール、13・・・通常のスルホール、
14・・・多層印刷配線板、15・・・電解めっきによ
る導体層、16・・・孔部。
8、−二ノ
第1図(A)〜(F)は本発明の第1の実施例の製造方
法を説明する工程順に示した縦断面図、第2図(A)、
(B)は本発明の第2の実施例の製造方法を説明する工
程順に示した縦断面図、第3図(A)〜(D)は従来の
多層印刷配線板の製造方法の一例を説明する工程順に示
した縦断面拒 図
法を説明する工程順に示した縦断面図、第2図(A)、
(B)は本発明の第2の実施例の製造方法を説明する工
程順に示した縦断面図、第3図(A)〜(D)は従来の
多層印刷配線板の製造方法の一例を説明する工程順に示
した縦断面拒 図
Claims (1)
- 予め導体回路パターンを片面に設け、且つ、他の片面
全体に導体を有する触媒入り絶縁基板の2組をそれぞれ
前記導体回路パターンを内側にしてそれぞれ最外層に配
置しその内側に触媒なしの絶縁基板と触媒入りプリプレ
グとを介挿させて加熱加圧して多層化基板を成型する工
程と、前記多層化基板の所定の位置に貫通孔を穿孔する
工程と、前記貫通孔の一部をマスクした後マスクされて
いない前記貫通孔内壁に触媒を吸着させる工程と、前記
マスクを除去する工程と、前記貫通孔内壁の前記触媒入
り絶縁基板と前記触媒入りプリプレグとで形成された触
媒入り絶縁層及び触媒を吸着させた部分を含めて無電解
めっきで導体層を形成する工程とを含む事を特徴とする
多層印刷配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29855888A JPH0716097B2 (ja) | 1988-11-25 | 1988-11-25 | 多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29855888A JPH0716097B2 (ja) | 1988-11-25 | 1988-11-25 | 多層印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02143588A true JPH02143588A (ja) | 1990-06-01 |
JPH0716097B2 JPH0716097B2 (ja) | 1995-02-22 |
Family
ID=17861297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29855888A Expired - Lifetime JPH0716097B2 (ja) | 1988-11-25 | 1988-11-25 | 多層印刷配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0716097B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5263243A (en) * | 1992-01-28 | 1993-11-23 | Nec Corporation | Method for producing multilayer printed wiring boards |
KR20030057284A (ko) * | 2001-12-28 | 2003-07-04 | 가부시끼가이샤 도시바 | 비아 홀을 갖는 다층 프린트 배선판, 다층 프린트배선판에 탑재된 회로 부품을 구비하는 회로 모듈 및 다층프린트 배선판의 제조 방법 |
US6729023B2 (en) * | 2000-05-26 | 2004-05-04 | Visteon Global Technologies, Inc. | Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material |
DE102007060510A1 (de) | 2007-02-28 | 2008-09-04 | Fujitsu Limited, Kawasaki | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung |
-
1988
- 1988-11-25 JP JP29855888A patent/JPH0716097B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5263243A (en) * | 1992-01-28 | 1993-11-23 | Nec Corporation | Method for producing multilayer printed wiring boards |
US6729023B2 (en) * | 2000-05-26 | 2004-05-04 | Visteon Global Technologies, Inc. | Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material |
KR20030057284A (ko) * | 2001-12-28 | 2003-07-04 | 가부시끼가이샤 도시바 | 비아 홀을 갖는 다층 프린트 배선판, 다층 프린트배선판에 탑재된 회로 부품을 구비하는 회로 모듈 및 다층프린트 배선판의 제조 방법 |
DE102007060510A1 (de) | 2007-02-28 | 2008-09-04 | Fujitsu Limited, Kawasaki | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung |
US7956292B2 (en) | 2007-02-28 | 2011-06-07 | Fujitsu Limited | Printed circuit board manufacturing method, printed circuit board, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0716097B2 (ja) | 1995-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4902610A (en) | Method for manufacture of multilayer circuit board | |
US5137618A (en) | Methods for manufacture of multilayer circuit boards | |
US5246817A (en) | Method for manufacture of multilayer circuit board | |
JP3495315B2 (ja) | 電源/接地コア、プリント回路基板及びプリント回路基板製造方法 | |
JP3229286B2 (ja) | プリント回路基板の製造方法 | |
JPH0575269A (ja) | 多層印刷配線板の製造方法 | |
JPH11186698A (ja) | 回路基板の製造方法および回路基板 | |
US5334488A (en) | Method for manufacture of multilayer circuit board | |
US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
JP2002525882A (ja) | 多層回路の製造方法 | |
JPH02143588A (ja) | 多層印刷配線板の製造方法 | |
JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003124632A (ja) | 多層プリント配線板及びその製造方法 | |
JP2689591B2 (ja) | 多層印刷配線板の製造方法 | |
US20070029109A1 (en) | Multilayer printed wiring board and production method therefor | |
EP0211180A2 (en) | Method for manufacture of multilayer circuit board | |
JPH10261868A (ja) | 多層印刷配線板の製造方法 | |
JPH02122696A (ja) | 多層印刷配線板の製造方法 | |
JPS6336598A (ja) | 配線板の製造方法 | |
JP3549063B2 (ja) | 印刷配線板の製造方法 | |
JPH07221460A (ja) | 多層プリント配線板の製造方法 | |
JPH0542158B2 (ja) | ||
JPH05218644A (ja) | 多層プリント配線板の製造方法 | |
JPH0532919B2 (ja) | ||
JP2760069B2 (ja) | 多層印刷配線板の製造方法 |