SE462071B - Moensterkort - Google Patents

Moensterkort

Info

Publication number
SE462071B
SE462071B SE8506105A SE8506105A SE462071B SE 462071 B SE462071 B SE 462071B SE 8506105 A SE8506105 A SE 8506105A SE 8506105 A SE8506105 A SE 8506105A SE 462071 B SE462071 B SE 462071B
Authority
SE
Sweden
Prior art keywords
printed circuit
circuit board
net
layer
board according
Prior art date
Application number
SE8506105A
Other languages
English (en)
Other versions
SE8506105L (sv
SE8506105D0 (sv
Inventor
H T Hertzberg
B Ekstroem
Original Assignee
Perstorp Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Perstorp Ab filed Critical Perstorp Ab
Priority to SE8506105A priority Critical patent/SE462071B/sv
Publication of SE8506105D0 publication Critical patent/SE8506105D0/sv
Priority to EP86117470A priority patent/EP0228017A3/en
Priority to JP61316035A priority patent/JPS62202585A/ja
Publication of SE8506105L publication Critical patent/SE8506105L/sv
Priority to US07/149,928 priority patent/US4824381A/en
Publication of SE462071B publication Critical patent/SE462071B/sv

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

462 071 Numera är även s.k. flerlagerkort mycket vanliga.
Dessa innehåller flera kopparskikt med ledningsmönster separerade av isolerande skikt och sammanpressade enligt ovan.
Utveckligen inom elektronikindustrin har under en lång tid gått mot en större komplexitet med allt fler elektroniska komponenter per ytenhet. På senare år har diskussionerna i stor utsträckning rört sig kring begreppet ytmontering, d.v.s. mönsterkort, där komponenterna löds direkt på kopparytan av kortet. Man spar på det sättet mycket utrymme, bl.a. genom att man slipper att borra hål för komponentbenen, vilket skedde tidigare. Ytmontering är mest använt vid flerlagerkort.
Ytmonteringen möjliggör en ökning av packningstätheten med 200-300 %.
Större packningstäthet medför dock en större effektutveckling per ytenhet. Detta leder i sin tur, speciellt för ytmonterade kort, till att termiska problem uppstår.
Ett keramiskt chip (C.C.) har en värmeutvidgningskoefficient (TCE) på ca 7 ppm/°C. Motsvarande värde för koppar är 16 och för glas/epoxilaminat 12-16.
När de ytmonterade komponenterna i form av sådana keramiska chips upphettas, uppstår i lödfogarna en skjuvning, då ju bäraren utvidgas mer än C.C.-kapseln. Denna skjuvning kan sedan leda till sprickbildning i lödfogen eller till att komponenten lossnar helt. I vilket fall som helst minskar kortets livslängd drastiskt.
Man försöker idag komma till rätta med problemet på olika sätt. Dels försöker man hitta andra material för komponenterna än keramik med en för substratet bättre anpassad TCE, dels försöker man på olika sätt minska bärarens värmeutvídgnings- koefficient. 3 462 071 När det gäller det förstnämnda sättet, finns det idag inga kommersiellt användbara material förutom plastkapslar, men med dessa har man problem med lödbarhet och att få helt täta kapslar. När det gäller det sistnämnda sättet har man försökt ersätta glasarmeringen med andra material med lägre TCE, t.ex. kolfiber eller kvarts.
Dessa material orsakar dock problem såsom vattenabsorption, delaminering, borrningssvårigheter m.m.
Genom föreliggande uppfinning har man nu helt överraskande kunnat lösa ovanstående problem med olika värmeutvidgnings- koefficienter hos de ytmonterade keramiska komponenterna och substratet (mönsterkortet). Därvid har man åstadkommit ett mönsterkort innefattande isolerande bärarskikt samt minst ett skikt med ledningsmönster. Mönsterkortet kännetecknas av att det dessutom innefattar minst ett skikt av metallnät av Kovar, Invar, molybden eller volfram.
Nätet är avsett att användas som värmeutvidgningsreducerande skikt, jordplan, och/eller spänningsplan i ett mönsterkort, företrädesvis ett flerlagerkort med en värmeutvidgnings- koefficient av 5-9, företrädesvis 6-8 ppm/°C.
Den eventuella kopparbeläggningen på nätet är lämpligen elektriskt eller kemiskt pläterad. Beläggningen kan om så önskas göras så att mellanrummen mellan nätmaskorna.helt fylls med koppar.
Det är således enligt uppfinningen möjligt att framställa mönsterkort, speciellt flerlagerkort med eftersträvad låg (6-8 ppm/°C) värmeutvidgningskoefficient genom att variera antalet metallnät med lämplig tjocklek i förhållande till antalet prepregskikt med lämplig tjocklek som används för tillverk- ningen av mönsterkortet.
Eftersom mönsterkortet får samma värmeutvidgningskoefficient 462 071 som de keramiska chips som används som ytmonterade komponeter, undviker man ovanstående termiska problem.
Nätet kan enligt uppfinningen tillverkas i en bredd som är anpassad till normala laminatpressar. Vanligen har nätet en bredd av 1 meter och en tjocklek av 50-2000 um, företrädesvis 50-500 um. Eftersom nätet tillverkas kontinuerligt, kan det erhållas i önskad längd i form av rullar.
Nätet kan vara belagt med ett partiellt härdat harts såsom fenolharts, epoxiharts eller polyimid och kan då jämföras med s.k. prepreg av papper eller glasväv belagda med motsvarande typ av harts.
Uppfinningen förklaras närmare i anslutning till nedanstående utföringsexempel, varav exempel 1 avser ett invarnät belagt med epoxiharts och exempel 2 avser ett invarnät belagt med koppar genom elektroplätering.
Exempel 1 Ett nät framställt av invartråd med en tråddiameter av 125 um, vilket hade ett kvadratiskt rutmönster där sidan i rutorna hade längden 200 um, lackerades med ett epoxiharts genom ett doppningsförfarande.
Det lackerade nätet torkades under 5 minuter vid en temperatur av l30°C, varvid ett halvhärdat tillstånd (s.k. B-stage) på hartset erhölls.
Hartshalten hos det erhållna hartsbelagda nätet var 40 viktprocent. Hartset hade då en flytningsgrad av 15 %, en geltid av 150 sek och en härdningsförlust av 0,5 % (enl MIL-P-13949 F).
Ett eller flera sådana lackerade nät kunde sedan tillsammans med ett lämpligt antal epoxihartsimpregnerade glasfibervävsark 5 462 071 och kopparfolieark pressas under förhöjt tryck och förhöjd temperatur till ett laminat för mönsterkortstillverkning med önskad värmeutvidningskoefficient. Under pressningen sluthärdade hartset på sedvanligt sätt.
Exemgel 2 Ett nät framställt av invartråd med en tråddiameter av 100 um, vilket hade ett kvadratiskt rutmönster där sidan i rutorna hade längden 200 um elektropläterades i ett vattenbad med följande Därefter sammansättning: cu2P2o7 ° 4H2o 50 g/1 K4P2O7 240 g/l Tid 85 sek Temp 50°C pH 8,6 Katodströmtäthet 2 A/dmz elektropläterades nätet i följande vattenbad: 125 g/l 70~9/l CuSO4 HZSO4 Katoaströmtäthet 20 A/dmz Tid 12 min Det kopparbelagda nätet pressades mot epoxihartsimpregnerad glasväv.
Vid adhesionstest uppmättes en limfog av 2,8 kN/m.

Claims (6)

462 0 71 PATENTKRAV
1. Mönsterkort innefattande isolerande bärarskikt samt minst ett skikt med ledningsmönster, k ä n n e t e c k - n a t därav att kortet dessutom innefattar minst ett skikt av metallnät av Kovar, Invar, molybden eller volfram.
2. Mönsterkort enligt patentkrav 1, k ä n n e t e c k n a t därav, att nätet är kopparbelagt.
3. Mönsterkort enligt patentkrav 2, k ä n n e t e c k n a t därav, att kopparbeläggningen är elektriskt eller kemiskt pläterad.
4. Mönsterkort enligt något av patentkraven l-3, k ä n n e t e c k n a t därav, att nätet har en tjocklek av 50-2000 um, företrädesvis 50-500 um.
5. Mönsterkort enligt något av patentkraven 1-4, k ä n n e t e c k n a t därav, att nätet är belagt med ett partiellt härdat harts, såsom epoxiharts eller polyimid.
6. Mönsterkort enligt något av patentkraven l-5, k ä n n e t e c k n a t därav, att nätet används som värmeutvidgningsreducerande skikt, jordplan och/eller spänningsplan, att mönsterkortet har en värmeutvidnings- koefficient av 5-9, företrädesvis 6-8 ppm/°C och att mönsterkortet företrädesvis är ett flerlagerkort.
SE8506105A 1985-12-23 1985-12-23 Moensterkort SE462071B (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
SE8506105A SE462071B (sv) 1985-12-23 1985-12-23 Moensterkort
EP86117470A EP0228017A3 (en) 1985-12-23 1986-12-16 Metal net
JP61316035A JPS62202585A (ja) 1985-12-23 1986-12-23 金網
US07/149,928 US4824381A (en) 1985-12-23 1988-01-29 Circuit board containing a metal net

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8506105A SE462071B (sv) 1985-12-23 1985-12-23 Moensterkort

Publications (3)

Publication Number Publication Date
SE8506105D0 SE8506105D0 (sv) 1985-12-23
SE8506105L SE8506105L (sv) 1987-06-24
SE462071B true SE462071B (sv) 1990-04-30

Family

ID=20362582

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8506105A SE462071B (sv) 1985-12-23 1985-12-23 Moensterkort

Country Status (4)

Country Link
US (1) US4824381A (sv)
EP (1) EP0228017A3 (sv)
JP (1) JPS62202585A (sv)
SE (1) SE462071B (sv)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6465895A (en) * 1987-09-07 1989-03-13 Hitachi Cable Mesh-shaped metal core substrate
US5073840A (en) * 1988-10-06 1991-12-17 Microlithics Corporation Circuit board with coated metal support structure and method for making same
US5874776A (en) * 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
JP2000012724A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp ベアチップ実装用回路基板
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
SE524631C2 (sv) * 2002-10-18 2004-09-07 Infineon Technologies Wireless Kretskortsarrangemang med förbättrad driftsäkerhet under temperaturvariationer och metod för att framställa ett sådant arrangemang
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2688582A (en) * 1952-07-31 1954-09-07 Bell Telephone Labor Inc Method of forming laminated sheets
US2962057A (en) * 1958-02-04 1960-11-29 New York Wire Cloth Company Resin clad metal wire cloth
US3297461A (en) * 1963-05-10 1967-01-10 Us Stoneware Inc Reinforced plastic sheeting
DE1758501A1 (de) * 1968-06-14 1971-01-21 Wangner Fa Hermann Papiermaschinensieb
USRE29820E (en) * 1971-08-30 1978-10-31 Perstorp, Ab Method for the production of material for printed circuits
US3936548A (en) * 1973-02-28 1976-02-03 Perstorp Ab Method for the production of material for printed circuits and material for printed circuits
CH629057A5 (en) * 1978-08-07 1982-03-31 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method
SE430742B (sv) * 1982-04-30 1983-12-05 Ericsson Telefon Ab L M Monsterkort for direktmonterade keramikkomponenter monsterkort for direktmonterade keramikkomponenter
JPS5993856A (ja) * 1982-11-18 1984-05-30 Nippon Seisen Kk ステンレス鋼細線
US4569692A (en) * 1983-10-06 1986-02-11 Olin Corporation Low thermal expansivity and high thermal conductivity substrate
US4754546A (en) * 1985-07-22 1988-07-05 Digital Equipment Corporation Electrical connector for surface mounting and method of making thereof
US4711804A (en) * 1986-07-02 1987-12-08 General Electric Company Circuit board construction

Also Published As

Publication number Publication date
JPS62202585A (ja) 1987-09-07
EP0228017A2 (en) 1987-07-08
EP0228017A3 (en) 1989-04-19
US4824381A (en) 1989-04-25
SE8506105L (sv) 1987-06-24
SE8506105D0 (sv) 1985-12-23

Similar Documents

Publication Publication Date Title
US7293355B2 (en) Apparatus and method for making circuitized substrates in a continuous manner
US6638378B2 (en) Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
SE462071B (sv) Moensterkort
KR0166588B1 (ko) 다층 인쇄 회로판 및 그 형성방법
US7627947B2 (en) Method for making a multilayered circuitized substrate
US6284982B1 (en) Method and component for forming an embedded resistor in a multi-layer printed circuit
JP2014053604A (ja) プリント回路基板
US5633069A (en) Multilayer printed-circuit substrate, wiring substrate and process of producing the same
US20080054476A1 (en) Circuitized substrate with increased roughness conductive layer as part thereof
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
US4921054A (en) Wiring board
KR890007625A (ko) 다층 인쇄 회로판의 제조방법
JP3688397B2 (ja) メタルコアプリント配線板およびその製造方法
JPH0365910B2 (sv)
US4921748A (en) Fluorhectorite laminate printed circuit substrate
KR20050102453A (ko) 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법
JPH09148738A (ja) 多層プリント配線基板とその製造方法
JPS6070701A (ja) チツプ抵抗体
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
JP2002290034A (ja) 積層基板およびその製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法
JPS62140495A (ja) 金属ベ−スプリント配線板の製造方法
KR890003958B1 (ko) 다층 회로 기판의 제조방법
JPH0685406A (ja) リジッドフレックスプリント配線板
JPS63272097A (ja) 多層回路基板の製造法

Legal Events

Date Code Title Description
NUG Patent has lapsed

Ref document number: 8506105-9

Effective date: 19930709

Format of ref document f/p: F