JPS62202585A - 金網 - Google Patents

金網

Info

Publication number
JPS62202585A
JPS62202585A JP61316035A JP31603586A JPS62202585A JP S62202585 A JPS62202585 A JP S62202585A JP 61316035 A JP61316035 A JP 61316035A JP 31603586 A JP31603586 A JP 31603586A JP S62202585 A JPS62202585 A JP S62202585A
Authority
JP
Japan
Prior art keywords
wire mesh
copper
coated
resin
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61316035A
Other languages
English (en)
Inventor
ハンス　トミー　ヘルツベリ
ベルント　エクストリヨム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Perstorp AB
Original Assignee
Perstorp AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Perstorp AB filed Critical Perstorp AB
Publication of JPS62202585A publication Critical patent/JPS62202585A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は主として印刷回路板の製造のための金網と、
このような金網の使用法に関する。
〔発明の背景〕
印刷回路板は電子工業に広く用いられるが、これは普通
特殊な硬化樹脂を含浸した繊維材料の１枚またはそれ以
上の層の片面または両面に銅箔をおいて作られ、次に高
温高圧下で圧縮され、これによって繊維材料がシート（
絶縁基板）に結着する樹脂の最終硬化が起きて銅箔がそ
のシートに強く結合する。最も普通の絶縁基板は比較的
簡単な回路に用いられる紙強化フェノール・フォルムア
ルデヒド樹脂積層板と技術的要求の高いところに用いら
れるガラス布強化エポキシ樹脂積層板である。銅箔の厚
さは普通１５〜３５ミクロンであるが、再発行米国特許
第２９８２０号による一時基板法を用いると例えば５ミ
クロンのものでも用いることが出来る。また、場合によ
っては３５ミクロン以上の銅箔が用いられる。
圧縮後例えば印刷または写真化学法によりこの銅箔の上
に所要の配線パタンを転写する。このパタンはいわゆる
耐蝕膜で次に銅の不要部分をエツチングで除去する間の
保護膜として働く。その後このようにして得られた回路
を持つ積層板いわゆる印刷回路板に電子部品を取シ付け
る。回路の銅の導体は必要な電気結線を構成し、積層板
は機械的な支持を与える。この技術は電子装置の空間お
よび重量低減構造に大きな可能性を与え、この方法は高
信頓度で合理的な生産を生む。また、いわゆる多層板は
最近極めて一般的である。この多層板は絶縁層で分離さ
れ、上述のように積層された配線パタンを持つ多数の銅
層を有する。
長い間電子工業界の趨勢は単位面積当たりの電子部品の
数を増して複雑にする方向にあったが、最近の数年間は
議論の対象が大部分表面取り付けの概念、即ち印刷回路
板の銅の表面に直接ろう接によって部品を取り付けるこ
とに関係してきた。
これによると部品の脚の孔をあらかじめ開ける必要がな
く、従って空間が極めて節約される。この表面取り付け
は大部分多層板に用いられ、充填密度を２００〜３００
％も増すことが出来る。
しかし、充填密度が増すと単位面積当たりの熱の発生が
増し、そのため特に表面数シ付は板について熱の問題が
起きる。セラミックチップ支持板の熱膨張係数は約７ｐ
ｐｍ／℃であるが、銅のこれに対応する値は１６、ガラ
ス強化エポキシ樹脂積層板のそれは１２〜１６である。
このようなセラミックチップの形の表面取り付は部品を
加熱すると、基板がセラミックチップより大きく膨張す
るためろう接接手にせん断芯力がかかり、その接手に割
れを生じるか部品が完全に緩むことがある。いずれにし
ても回路板の寿命が極めて短くなる。
この問題を解くために別の方法が用いられるが、その一
つは部品のセラミックを基板の熱膨張係数とよく合う熱
膨張係数を持つ他の材料に変えるも＼のであり、今一つ
は種々の方法で基板の熱膨飄係数を下げるものである。
その第一の方法では現在プラスチックのチップ基板以外
に有用な市販材料がない。このプラスチックのチップ基
板の問題はろう接が困難なことと、完全に隙間のない基
板が得難いことである。第二の方法についてはガラス布
の代わシに例えば炭素繊維や石英のような熱膨張係数の
低い他の強化材が試験されたが、このような材料は吸水
、剥離、穿孔困難等・のような問題を生じる。
〔発明の概要〕
、この発明によって表面取り付は部品と基板（印刷回路
板）の熱膨張係数が異なっていても上記の問題の解決が
極めて驚異的に可能になった。即ち主として印刷回路板
製造用の金網が提供されるが、その金網はコバール、モ
リブデン、ア／バまたはタングステン製で、必要に応じ
て銅の被覆がなされる。この金網は印刷回路板、好まし
くは熱膨張係数が５〜９好ましくは６〜８１）Ｐｍ／℃
の多層板の接地面、電力面および／または熱膨張低減層
として用いられる。
この発明の金網は印刷回路板の寸法安定度を増すという
利点がある上、電磁遮蔽を与え、最後に絶縁基材との接
着が極めてよいため界面応力によシ生じる剥離の事故が
減少する。
金網に銅被覆をするときは電鍍または化学被着が適して
いる。必要に応じ、金網の目が完全に銅で埋まるように
被覆することも出来る。
このように、この発明により、適当な厚さの金網の数を
印刷回路板の製造に用いる適当な厚さの含浸層の数に比
例して変えることによって、望ましい低熱膨張係数（６
〜８ｐｐｍ／℃）を持つ印刷回路板特に多層板を製造す
ること・が出来る。この印刷回路板では表面取り付は部
品として用いられるセラミックチップ支持材と同じ熱膨
張係数が得られるから、上記の熱の問題はなくなる。
この発明、による金網は普通の積層プレスに適する幅で
製造することが出来る。普通金網の幅は１メートル、厚
さは５０〜２０００ミクロン好ましくは５０〜５００ミ
クロンである。金網は連続的に製造されるため、ロール
の形で所要の長さだけ得ることが出来る。金網はフェノ
ール樹脂、エポキシ樹脂またはポリイミドのような部分
硬化樹脂で被覆した後、対応する型の樹脂で含浸した所
謂含浸紙またはガラス布と比較することが出来る。
〔実施例の詳細な説明〕
例　　１ 線径１２５ミクロンのアンバ線で作った金網を浸漬によ
りエポキシ樹脂で被覆した。この金網の目の正方形の一
辺は２００ミクロンであった。被覆した金網を１３０℃
で５分乾燥して一部硬化した（所６目Ｂ段階の）樹脂を
得た。このようにして得られた樹脂被覆金網の樹脂含有
量は４０重量％であった。
この樹脂の流量は１５％、ゲル時間は１５０秒、揮発分
帆５％であった。
このような被覆金網１枚またはそれ以上を適当数のエポ
キシ樹脂含浸ガラス布および銅箔と共に高温高圧でプレ
スして所要の熱膨張係数を有する印刷回路板製造用の積
層板を形成した。プレス時における樹脂の最終硬化は普
通の方法で得られた。
例　　２ 線径１００ミクロンのアンバ線で作った金網を次の組成
を有する水溶液中で電気鍍金した。
Ｃｕ２Ｐ２Ｏ７・４４Ｈ２Ｏ５０／Ｉ Ｋ４Ｐ２０ワ　　　　　　　２４０ｇ／１時間　８５秒 陰極電流密度　２Ａ／ｄｍ２ 温度　５０℃ ｐＨ８，に の金網の目の正方形の一辺は２００ミクロンであった。
次にこの金網を下記の組成の水溶液中で電気鍍金した。
Ｃｕ　Ｓ　０４　　　　　　　　１２５　ｇ　／　ｌＨ
２ＳＯ４７０ｇ／ｌ 陰極電流密度　２０　Ａ／　ｄｍ２ 時間　１２分 この銅鍍金金網をエポキシ樹脂を含浸したガラス布と共
にプレスした。
手続補正書（自発） 昭和６２年８月２３日 １、事件の表示 特願昭６１−３１６０３５号 ２、発明の名称 金網及びその使用方法 住　所　　スエーデン国　ニス−２８４８０ベルストル
プ　（番地なし） 名　称　　　ベルストルプ　アーベー ４、代理人 住　所　　郵便番号　６５１ 神戸市中央区雲井通７丁目１番１号 ５　補正の対象 「発明の名称」、明細書の「特許請求の範囲」及び「発
明の詳細な説明」の各欄。
６　補正の内容 正する。
（２、特許請求の範囲を別紙の通りに訂正する。
（３）明細書第２頁第１８行中の「デヒド樹脂積層」を
「デヒド・プラスチック枯層」と訂正する。
（４）同書第４頁第１ｔ行中の「ガラス強化」を「ガラ
ス４１強化」と訂正する。
（５）同、！；第７頁第１５行中の「０．５％てあった
。」を「０．５％（ＭＩ　Ｌ−Ｐ−１：１９４９　Ｆに
よる）てあった。」と訂正する。
（６）回出第８頁第１９行中のｒ　４ｉと共に」を「布
のプレプレグ材（ｐｒｃｐｒｅｇｓ）と共に」と訂正す
る。
添付、！ｉ類 特許請求の範囲 以　　ｌ− 特許請求の範囲 （１）コバール、モリフデン、アンハまたはタングステ
ンて作られていることを特徴とする主として印刷回路板
の製造のための金網。
５（２）銅の被覆を右することを特徴とする特許請求の
範囲（＋）記載の金網。
（３）］−記銅の被覆か電気鍍金または化学被着されて
いることを特徴とする特許請求の範囲（２）記載の金網
。
１０　　（４）厚さか５０ないし２０００ミクロン、好
ましくは５０ないし５１１１１ミクロンであることを特
徴とする特許請求の範囲（＋）　、　（２）または（３
）記載の金網。
（５）エポキシ樹脂、ポリイミドまたはフェノール樹脂
のような−・部硬化した樹脂で被覆されている１５　　
ことを特徴とする特許請求の範囲（１）　、（２）、（
３）または（４）記載の金網。
（６）随意に銅て被覆されたコバール、モリフデン、ア
ンハまたはタングステンの金網を印刷回路板、好ましく
はｆ′Ｊ％膨張係数５ないし９　　ｐｐｍ／’Ｃ。
２０　　好ましくは６ないし８　　ｐｐｍ／’Ｃの積層
板の接地面、電力面および／またはその熱膨張を減じる
層として使用する方法。

Claims (6)

    【特許請求の範囲】
  1. （１）コバール、モリブデン、アンバまたはタングステ
    ンで作られていることを特徴とする主として印刷回路板
    の製造のための金網。
  2. （２）銅の被覆を有することを特徴とする特許請求の範
    囲（１）記載の金網。
  3. （３）上記銅の被覆が電気鍍金または化学被着されてい
    ることを特徴とする特許請求の範囲（２）記載の金網。
  4. （４）厚さが５０ないし２０００ミクロン、好ましくは
    ５０ないし５００ミクロンであることを特徴とする特許
    請求の範囲（１）、（２）または（３）記載の金網。
  5. （５）エポキシ樹脂、ポリイミドまたはフェノール樹脂
    のような一部硬化した樹脂で被覆されていることを特徴
    とする特許請求の範囲（１）、（２）、（３）または（
    ４）記載の金網。
  6. （６）随意に銅で被覆されたコバール、モリブデン、ア
    ッパまたはタングステンの金網を印刷回路板、好ましく
    は熱膨張係数５ないし９ｐｐｍ／℃、好ましくは６ない
    し８ｐｐｍ／℃の積層板の接地面、電力面および／また
    はその熱膨張を減じる層として使用すること。
JP61316035A 1985-12-23 1986-12-23 金網 Pending JPS62202585A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8506105-9 1985-12-23
SE8506105A SE462071B (sv) 1985-12-23 1985-12-23 Moensterkort

Publications (1)

Publication Number Publication Date
JPS62202585A true JPS62202585A (ja) 1987-09-07

Family

ID=20362582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61316035A Pending JPS62202585A (ja) 1985-12-23 1986-12-23 金網

Country Status (4)

Country Link
US (1) US4824381A (ja)
EP (1) EP0228017A3 (ja)
JP (1) JPS62202585A (ja)
SE (1) SE462071B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6465895A (en) * 1987-09-07 1989-03-13 Hitachi Cable Mesh-shaped metal core substrate

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073840A (en) * 1988-10-06 1991-12-17 Microlithics Corporation Circuit board with coated metal support structure and method for making same
US5874776A (en) * 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
JP2000012724A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp ベアチップ実装用回路基板
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP2003136623A (ja) * 2001-08-22 2003-05-14 Tdk Corp モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
SE524631C2 (sv) * 2002-10-18 2004-09-07 Infineon Technologies Wireless Kretskortsarrangemang med förbättrad driftsäkerhet under temperaturvariationer och metod för att framställa ett sådant arrangemang
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2688582A (en) * 1952-07-31 1954-09-07 Bell Telephone Labor Inc Method of forming laminated sheets
US2962057A (en) * 1958-02-04 1960-11-29 New York Wire Cloth Company Resin clad metal wire cloth
US3297461A (en) * 1963-05-10 1967-01-10 Us Stoneware Inc Reinforced plastic sheeting
DE1758501A1 (de) * 1968-06-14 1971-01-21 Wangner Fa Hermann Papiermaschinensieb
USRE29820E (en) * 1971-08-30 1978-10-31 Perstorp, Ab Method for the production of material for printed circuits
US3936548A (en) * 1973-02-28 1976-02-03 Perstorp Ab Method for the production of material for printed circuits and material for printed circuits
CH629057A5 (en) * 1978-08-07 1982-03-31 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method
SE430742B (sv) * 1982-04-30 1983-12-05 Ericsson Telefon Ab L M Monsterkort for direktmonterade keramikkomponenter monsterkort for direktmonterade keramikkomponenter
JPS5993856A (ja) * 1982-11-18 1984-05-30 Nippon Seisen Kk ステンレス鋼細線
US4569692A (en) * 1983-10-06 1986-02-11 Olin Corporation Low thermal expansivity and high thermal conductivity substrate
US4754546A (en) * 1985-07-22 1988-07-05 Digital Equipment Corporation Electrical connector for surface mounting and method of making thereof
US4711804A (en) * 1986-07-02 1987-12-08 General Electric Company Circuit board construction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6465895A (en) * 1987-09-07 1989-03-13 Hitachi Cable Mesh-shaped metal core substrate

Also Published As

Publication number Publication date
SE462071B (sv) 1990-04-30
EP0228017A3 (en) 1989-04-19
US4824381A (en) 1989-04-25
SE8506105L (sv) 1987-06-24
EP0228017A2 (en) 1987-07-08
SE8506105D0 (sv) 1985-12-23

Similar Documents

Publication Publication Date Title
US6222740B1 (en) Multilayer circuit board having at least one core substrate arranged therein
US4407883A (en) Laminates for printed circuit boards
US6258449B1 (en) Low-thermal expansion circuit board and multilayer circuit board
KR20110040990A (ko) 다층프린트배선판
US20090020319A1 (en) Multilayer printed circuit board
JPS62202585A (ja) 金網
US20060210780A1 (en) Circuit board and production method therefor
US4985294A (en) Printed wiring board
JPH09293968A (ja) 多層配線基板およびその製造方法
JPH10107445A (ja) 多層配線基板およびその製造方法
JP2000071387A (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
WO1995013901A1 (en) Metallurgically bonded polymer vias
JPH11135946A (ja) 多層配線基板とその製造方法
JPH0446479B2 (ja)
US4921748A (en) Fluorhectorite laminate printed circuit substrate
JP2000223836A (ja) 多層配線基板およびその製造方法
JPH02181997A (ja) 多層プリント配線板
JPH01194491A (ja) 銅張金属ベース基板の製造方法
JPH0771840B2 (ja) 銅張積層板およびその製造法
JP2006303387A (ja) プリント配線板
JP4974421B2 (ja) 多層配線基板の製造方法
JPH0468589A (ja) 銅張積層板
JPS63160829A (ja) セラミツクコ−ト積層板の製造方法
JP2006008788A (ja) プリント配線板用樹脂組成物、これを用いたプリント配線板及び金属基板の製造方法
JPH04312999A (ja) ポリイミド多層配線基板およびその製造方法