JPH02181997A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JPH02181997A JPH02181997A JP1001433A JP143389A JPH02181997A JP H02181997 A JPH02181997 A JP H02181997A JP 1001433 A JP1001433 A JP 1001433A JP 143389 A JP143389 A JP 143389A JP H02181997 A JPH02181997 A JP H02181997A
- Authority
- JP
- Japan
- Prior art keywords
- prepreg
- copper foil
- printed wiring
- resin
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000011889 copper foil Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000002344 surface layer Substances 0.000 claims abstract description 13
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 26
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 239000003822 epoxy resin Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000010030 laminating Methods 0.000 abstract description 4
- 229920000647 polyepoxide Polymers 0.000 abstract description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract 3
- 229910052731 fluorine Inorganic materials 0.000 abstract 3
- 239000011737 fluorine Substances 0.000 abstract 3
- 238000002955 isolation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920000954 Polyglycolide Polymers 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006261 foam material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 235000010409 propane-1,2-diol alginate Nutrition 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層プリント配線板に関する。
Ｊ−ドレスチップキャリア（ＬＣＣ）や、ビングリッド
アレイ（ＰＧＡ）等の表面実装型電子部品を高密度に実
装するために多層プリント配線板が用いられている。
アレイ（ＰＧＡ）等の表面実装型電子部品を高密度に実
装するために多層プリント配線板が用いられている。
３、発明の詳細な説明
〔概 要〕
多層プリント配線板に関し、
該プリント配線板に実装する表面実装型電子部〔従来の
技術〕 従来の多層プリント配線板は第３図に示すように銅箔１
を所定のパターンに形成したエポキシ樹脂よりなる内層
回路基材２の両面に半硬化状（Ｂステージ）の熱硬化性
のエポキシ樹脂よりなるプノプレグ３と表面層銅箔４を
設置して加圧加熱積層して基材を形成した後、該基材の
所定位置にスルーホール（図示せず）を形成し、無電解
銅メツキおよび電解銅メツキを施し、怒光性レジストに
より所定のパターンを形成し、半田メツキ法により多層
プリント配線板を形成している。
技術〕 従来の多層プリント配線板は第３図に示すように銅箔１
を所定のパターンに形成したエポキシ樹脂よりなる内層
回路基材２の両面に半硬化状（Ｂステージ）の熱硬化性
のエポキシ樹脂よりなるプノプレグ３と表面層銅箔４を
設置して加圧加熱積層して基材を形成した後、該基材の
所定位置にスルーホール（図示せず）を形成し、無電解
銅メツキおよび電解銅メツキを施し、怒光性レジストに
より所定のパターンを形成し、半田メツキ法により多層
プリント配線板を形成している。
ところで第４図（ａ）および第４図（１））に示すよう
に、上記のように形成された多層プリント配線板５の半
田メツキをされた所定パターンの表面層銅箔の半田接合
部６上にはリード線７が折れ曲がった構造の表面実装型
の電子部品（Ｓｍａｌｌ ０ｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ；５ＯＰ） ８が蒸気加熱装置等を用いて半田付け
されている。
に、上記のように形成された多層プリント配線板５の半
田メツキをされた所定パターンの表面層銅箔の半田接合
部６上にはリード線７が折れ曲がった構造の表面実装型
の電子部品（Ｓｍａｌｌ ０ｕｔｌｉｎｅ Ｐａｃｋａ
ｇｅ；５ＯＰ） ８が蒸気加熱装置等を用いて半田付け
されている。
このようなｓｏｐ型電子電子部品いては、該電子部品の
パッケージ９とプリント配線板５との熱膨張係数が異な
るために生じるリード線７とプリント配線板５との半［
０接合部６での応力の発生を前記したリード線７で吸収
して半田接合部６に於ける半田のＩ、１１離や亀裂を防
止している。
パッケージ９とプリント配線板５との熱膨張係数が異な
るために生じるリード線７とプリント配線板５との半［
０接合部６での応力の発生を前記したリード線７で吸収
して半田接合部６に於ける半田のＩ、１１離や亀裂を防
止している。
然し、最近は益々高密度に電子部品を実装することが要
求され、前記したｓｏｐ型の表面実装型の電子部品より
実装密度が１．５〜２倍程度向−ヒした第５図（ａ）お
よび第５図（ｂ）に示すようなり一ドレスチップキャリ
ア（Ｉｃｅ）の電子部品の実装が望まれている。
求され、前記したｓｏｐ型の表面実装型の電子部品より
実装密度が１．５〜２倍程度向−ヒした第５図（ａ）お
よび第５図（ｂ）に示すようなり一ドレスチップキャリ
ア（Ｉｃｅ）の電子部品の実装が望まれている。
このＬＣＣ型パッケージはパン／ｒ−ジ９の両側端部に
所定のピッチで電極１１を設けた構造で、接着剤でパッ
ケージをプリント配線板に仮止めして電極１１と半田接
合部とを蒸気加熱装置等を用いて接続する。このような
構造では前記した表面実装型のＳＯＰ型構造のように前
記した半田接続の際に半田接合部６に掛かる応力を吸収
するり一ド線７が無い。そのため、半田接続の際に半田
接合部に応力が掛り、そのため電極１１と半田接合部６
を接続する半田が２１１かれたり亀裂が入ったりする問
題がある。
所定のピッチで電極１１を設けた構造で、接着剤でパッ
ケージをプリント配線板に仮止めして電極１１と半田接
合部とを蒸気加熱装置等を用いて接続する。このような
構造では前記した表面実装型のＳＯＰ型構造のように前
記した半田接続の際に半田接合部６に掛かる応力を吸収
するり一ド線７が無い。そのため、半田接続の際に半田
接合部に応力が掛り、そのため電極１１と半田接合部６
を接続する半田が２１１かれたり亀裂が入ったりする問
題がある。
この問題を解決するために、プリント配線板とパンケー
ジの熱膨張率を同一にすることが考えられるが、パッケ
ージとプリント配線板との熱容喰は異なるので、仮にパ
ッケージとプリント配線板との熱膨張率を同一にしたと
しても、半田付けの際のプリント配線板の昇温によって
半田接合部に応力が掛かるのが避けられない。
ジの熱膨張率を同一にすることが考えられるが、パッケ
ージとプリント配線板との熱容喰は異なるので、仮にパ
ッケージとプリント配線板との熱膨張率を同一にしたと
しても、半田付けの際のプリント配線板の昇温によって
半田接合部に応力が掛かるのが避けられない。
本発明はＪ−記した問題点を解決し、高密度実装が可能
であるが、半田付けの際に半田接合部に掛かる応力を吸
収し難いＬ ｃ ｃ ｊｇ造の電子部品を実装しても半
田接合部に応力が掛からないようにしたプリント配線板
の提供を目的とする。
であるが、半田付けの際に半田接合部に掛かる応力を吸
収し難いＬ ｃ ｃ ｊｇ造の電子部品を実装しても半
田接合部に応力が掛からないようにしたプリント配線板
の提供を目的とする。
上記目的を達成する本発明のプリント基板は、第１図に
示すように、内層回路基材２１の両面にプリプレグ２２
と表面層銅箔２３を加圧加熱積層して形成したプリント
配線板に於いて、 前記プリプレグ２２と表面層銅箔２３の間に弾性体層２
４を挟んで加圧加熱積層したことで構成する。
示すように、内層回路基材２１の両面にプリプレグ２２
と表面層銅箔２３を加圧加熱積層して形成したプリント
配線板に於いて、 前記プリプレグ２２と表面層銅箔２３の間に弾性体層２
４を挟んで加圧加熱積層したことで構成する。
本発明のプリント基板は第１図および第２図に示すよう
に、プリプレグ２２と表面層銅箔２３の間に多孔性弗素
樹脂２５の両面に前記プリプレグと同一材料の樹脂２６
をコートした弾性体層２４を挟んで加熱加圧積層する。
に、プリプレグ２２と表面層銅箔２３の間に多孔性弗素
樹脂２５の両面に前記プリプレグと同一材料の樹脂２６
をコートした弾性体層２４を挟んで加熱加圧積層する。
このコートする樹脂２６の１７さは従来のプリントノン
板で積層されているプリプレグの厚さより薄いＩＯμｍ
程度の厚さにコートするとこの多孔性弗素樹脂２５は弾
性率が３０〜４０Ｋｇ７ ｍｍ２でプリプレグの弾性率
が１０００〜１５００Ｋｇ／ ＋ｎ１ｎ２であるのに比
較すると、弾性体としての働きが大であるので、半田付
けの際にプリント配線板とテンプキャリアの半田接合部
に掛かる応力を吸収するので接合部に於ける半田の剥離
や亀裂の発生が見られなくなる。
板で積層されているプリプレグの厚さより薄いＩＯμｍ
程度の厚さにコートするとこの多孔性弗素樹脂２５は弾
性率が３０〜４０Ｋｇ７ ｍｍ２でプリプレグの弾性率
が１０００〜１５００Ｋｇ／ ＋ｎ１ｎ２であるのに比
較すると、弾性体としての働きが大であるので、半田付
けの際にプリント配線板とテンプキャリアの半田接合部
に掛かる応力を吸収するので接合部に於ける半田の剥離
や亀裂の発生が見られなくなる。
またこの多孔性弗素樹脂は市販の通常の孔のない弗素樹
脂（商品名；テフロン）に比較してプリプレグと同一材
料の樹脂との密着性が良く樹脂コートされやすい。また
プリント基板表面で所定のパターンの半田レジストをや
布する面は、従来のプリント配線板と同一の材質である
ので半田レジストとの密着性も損なわれることは無い。
脂（商品名；テフロン）に比較してプリプレグと同一材
料の樹脂との密着性が良く樹脂コートされやすい。また
プリント基板表面で所定のパターンの半田レジストをや
布する面は、従来のプリント配線板と同一の材質である
ので半田レジストとの密着性も損なわれることは無い。
また樹脂をコートすることで従来のプリント配線板と同
一の温度で加圧加熱積層できる。
一の温度で加圧加熱積層できる。
〔実施例］
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
する。
第１図は本発明の多層プリンｉ・配線板の一実施例の説
明図である。
明図である。
図示するようにｆｆｉ［ａｌが所定のパターンに形成さ
れた内層回路基材２１の両面にはプリプレグ２２が積層
され、更にプリプレグ２２と表面層銅箔２３の間に本発
明の多孔体弗素樹脂よりなる弾性体層２４が挟んで加圧
加熱積層されている。
れた内層回路基材２１の両面にはプリプレグ２２が積層
され、更にプリプレグ２２と表面層銅箔２３の間に本発
明の多孔体弗素樹脂よりなる弾性体層２４が挟んで加圧
加熱積層されている。
第２図に示すように、弾性体層２４は厚さが３００１ｔ
ｍの多孔性弗素樹脂２５の表面にプリプレグと同一材料
のＢステージの熱硬化性のエポキシ樹脂よりなる樹脂２
６が１０μｍの厚さで塗布されている。
ｍの多孔性弗素樹脂２５の表面にプリプレグと同一材料
のＢステージの熱硬化性のエポキシ樹脂よりなる樹脂２
６が１０μｍの厚さで塗布されている。
また多孔性弗素樹脂２５は厚さが３００μｍで商品名が
ゴアテンクスと称し、ジャパンゴアテノクス株式会社製
でポリテトラフロロエチレン（ｒ’Ｔｌ１Ｆ）を溶媒に
分散させた後、微粉末を取り出し加圧成形後、延伸した
発泡体で内部に多数の気泡を有する材料で、内部に多量
の空気を含むため、市販の一般の弗素樹脂に比べて弾性
率が低い。
ゴアテンクスと称し、ジャパンゴアテノクス株式会社製
でポリテトラフロロエチレン（ｒ’Ｔｌ１Ｆ）を溶媒に
分散させた後、微粉末を取り出し加圧成形後、延伸した
発泡体で内部に多数の気泡を有する材料で、内部に多量
の空気を含むため、市販の一般の弗素樹脂に比べて弾性
率が低い。
この多孔体弗素樹脂２５はプリプレグと同一の材料の樹
脂がコートされやすく、従来の表面層銅箔の下のプリプ
レグの厚さより薄い１０μｍ程度の厚さでＢステージの
エボー１−シ樹脂（プリプレグと同一材料）を塗布する
ことでそのｌ−に塗布されろ半田レジストとの馴染みも
良く、また樹脂が密着性良く塗布される。
脂がコートされやすく、従来の表面層銅箔の下のプリプ
レグの厚さより薄い１０μｍ程度の厚さでＢステージの
エボー１−シ樹脂（プリプレグと同一材料）を塗布する
ことでそのｌ−に塗布されろ半田レジストとの馴染みも
良く、また樹脂が密着性良く塗布される。
また前記プリプレグと同一材ｆｌの樹脂をコートするこ
とで、従来のプリン１一基板を積層する温度と同一の温
度で加圧加熱積層できる。
とで、従来のプリン１一基板を積層する温度と同一の温
度で加圧加熱積層できる。
このようにすれば、上記多孔性弗素樹脂は弾性率が小さ
く応力を吸収し易いために半田接合部に掛かる応力を吸
収するので、半［Ｏ接合部とＬ ＣＣ型電子部品の電極
との半田接続箇所の半ＩＴ（亀裂のような現象が除去さ
れ高信頼度の実装が可能となる。
く応力を吸収し易いために半田接合部に掛かる応力を吸
収するので、半［Ｏ接合部とＬ ＣＣ型電子部品の電極
との半田接続箇所の半ＩＴ（亀裂のような現象が除去さ
れ高信頼度の実装が可能となる。
以ヒの説明から明らかなように本発明によれば、表面層
銅箔の下部に半田接合部での応力を吸収し易い弾性体層
が設置されているため、高密度実装が可能で半田接合部
に於ける応力の吸収が困難なＬＣＣ型電子部品の実装に
於いても半田剥離を生しない高信頼度の実装が可能であ
る。
銅箔の下部に半田接合部での応力を吸収し易い弾性体層
が設置されているため、高密度実装が可能で半田接合部
に於ける応力の吸収が困難なＬＣＣ型電子部品の実装に
於いても半田剥離を生しない高信頼度の実装が可能であ
る。
仮に実装した電子部品の状態図である。
図に於いて、
■は銅箔、２１は内層回路基材、２２はプリプレグ、２
３は表面層銅箔、２４は弾性体層、２５は多孔性弗素樹
脂、２６は樹脂を示す。
３は表面層銅箔、２４は弾性体層、２５は多孔性弗素樹
脂、２６は樹脂を示す。
第１図は本発明のプリント配線板の一実施例の説明図、
第２図は本発明の弾性体層の断面図、
第３図は従来のプリント配線板の構成を示す説明図、
第４図（ａ）および第４図（ｂ）は従来のプリント配線
板に実装した電子部品の状態図、 第５図（ａ）および第５図（ｂ）は従来のプリント配線
１トチ≦叱引めフ・ソ斗園乙斗占（５−突プｅジ１っｒ
ｌａｓｍ第１図 ント湧５石乃っ）１斗主ヂＥｚ１っ１ｆ曲囚第 図 郭ｔ４弓め７・す＞Ｌｌｌ抹簸り蹟へを〉ζｔｔｔａガ
巴ゴ第３図 第 図 （ｂＪ
板に実装した電子部品の状態図、 第５図（ａ）および第５図（ｂ）は従来のプリント配線
１トチ≦叱引めフ・ソ斗園乙斗占（５−突プｅジ１っｒ
ｌａｓｍ第１図 ント湧５石乃っ）１斗主ヂＥｚ１っ１ｆ曲囚第 図 郭ｔ４弓め７・す＞Ｌｌｌ抹簸り蹟へを〉ζｔｔｔａガ
巴ゴ第３図 第 図 （ｂＪ
Claims (2)
- （１）内層回路基材（２１）の両面にプリプレグ（２２
）と表面層銅箔（２３）を加圧加熱積層して形成したプ
リント配線板に於いて、 前記プリプレグ（２２）と表面層銅箔（２３）の間に弾
性体層（２４）を挟んで加圧加熱積層したことを特徴と
する多層プリント配線板。 - （２）前記弾性体層（２４）が多孔性弗素樹脂（２５）
の両面に熱硬化性樹脂（２６）をコートして形成されて
いることを特徴とする請求項１記載の多層プリント配線
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001433A JPH02181997A (ja) | 1989-01-07 | 1989-01-07 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001433A JPH02181997A (ja) | 1989-01-07 | 1989-01-07 | 多層プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181997A true JPH02181997A (ja) | 1990-07-16 |
Family
ID=11501312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1001433A Pending JPH02181997A (ja) | 1989-01-07 | 1989-01-07 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181997A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677045A (en) * | 1993-09-14 | 1997-10-14 | Hitachi, Ltd. | Laminate and multilayer printed circuit board |
| EP1272021A2 (en) * | 2001-06-18 | 2003-01-02 | Nitto Denko Corporation | Method for manufacturing metal foil laminated product and method of manufacturing wiring board |
| EP1307075A2 (en) * | 2001-10-25 | 2003-05-02 | Matsushita Electric Industrial Co., Ltd. | Prepreg and circuit board and method for manufacturing the same |
| EP1194020A3 (en) * | 2000-09-27 | 2004-03-31 | Matsushita Electric Industrial Co., Ltd. | Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board |
| JP2007149870A (ja) * | 2005-11-25 | 2007-06-14 | Denso Corp | 回路基板及び回路基板の製造方法。 |
-
1989
- 1989-01-07 JP JP1001433A patent/JPH02181997A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677045A (en) * | 1993-09-14 | 1997-10-14 | Hitachi, Ltd. | Laminate and multilayer printed circuit board |
| US6114005A (en) * | 1993-09-14 | 2000-09-05 | Hitachi, Ltd. | Laminate and multilayer printed circuit board |
| EP1194020A3 (en) * | 2000-09-27 | 2004-03-31 | Matsushita Electric Industrial Co., Ltd. | Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board |
| EP1272021A2 (en) * | 2001-06-18 | 2003-01-02 | Nitto Denko Corporation | Method for manufacturing metal foil laminated product and method of manufacturing wiring board |
| EP1272021A3 (en) * | 2001-06-18 | 2004-07-14 | Nitto Denko Corporation | Method for manufacturing metal foil laminated product and method of manufacturing wiring board |
| US6807729B2 (en) | 2001-06-18 | 2004-10-26 | Nitto Denko Corporation | Method of manufacturing metal foil |
| EP1307075A2 (en) * | 2001-10-25 | 2003-05-02 | Matsushita Electric Industrial Co., Ltd. | Prepreg and circuit board and method for manufacturing the same |
| EP1307075A3 (en) * | 2001-10-25 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | Prepreg and circuit board and method for manufacturing the same |
| US7045198B2 (en) | 2001-10-25 | 2006-05-16 | Matsushita Electric Industrial Co., Ltd. | Prepreg and circuit board and method for manufacturing the same |
| JP2007149870A (ja) * | 2005-11-25 | 2007-06-14 | Denso Corp | 回路基板及び回路基板の製造方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847146A (en) | Process for fabricating compliant layer board with selectively isolated solder pads | |
| JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
| JP3311899B2 (ja) | 回路基板及びその製造方法 | |
| US6516513B2 (en) | Method of making a CTE compensated chip interposer | |
| US4847136A (en) | Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier | |
| WO1997019579A1 (fr) | Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices | |
| WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
| WO2007052674A1 (ja) | 半導体装置用多層プリント配線板及びその製造方法 | |
| JPH1154927A (ja) | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 | |
| KR20030007103A (ko) | 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 | |
| JP5323341B2 (ja) | 電子部品 | |
| WO2006118141A1 (ja) | 多層配線基板およびその製造方法 | |
| JP2004319962A (ja) | フレックスリジッドプリント配線板及びその製造方法 | |
| JP4044112B2 (ja) | 多層配線基板、多層配線基板の製造方法および電子部品パッケージ | |
| JP4765125B2 (ja) | 多層プリント配線板形成用多層基材及び多層プリント配線板 | |
| JPH02181997A (ja) | 多層プリント配線板 | |
| JPH08316598A (ja) | プリント配線板およびその製造方法 | |
| JP3738536B2 (ja) | プリント配線基板の製造方法 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| EP0364551B1 (en) | Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier | |
| GB2080729A (en) | A multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion and method for making same. | |
| US20200092981A1 (en) | Printed Circuit Board and Method for Producing Same | |
| JP2007035716A (ja) | プリント基板の製造方法 | |
| JPH0446479B2 (ja) | ||
| JP2007027504A (ja) | 多層配線基板の製造方法及び製造装置並びに多層配線基板 |