JP4922417B2 - 電子機器および回路基板 - Google Patents

電子機器および回路基板 Download PDF

Info

Publication number
JP4922417B2
JP4922417B2 JP2010019221A JP2010019221A JP4922417B2 JP 4922417 B2 JP4922417 B2 JP 4922417B2 JP 2010019221 A JP2010019221 A JP 2010019221A JP 2010019221 A JP2010019221 A JP 2010019221A JP 4922417 B2 JP4922417 B2 JP 4922417B2
Authority
JP
Japan
Prior art keywords
circuit board
layer
insulating layer
signal line
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010019221A
Other languages
English (en)
Other versions
JP2011159737A (ja
Inventor
大悟 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010019221A priority Critical patent/JP4922417B2/ja
Priority to US12/905,843 priority patent/US8331104B2/en
Publication of JP2011159737A publication Critical patent/JP2011159737A/ja
Application granted granted Critical
Publication of JP4922417B2 publication Critical patent/JP4922417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、導電層と信号線とが絶縁層を挟んで対向する回路基板に関する。さらに、本発明は、当該回路基板を具備した電子機器に関する。
ポータブルコンピュータのような電子機器は、回路基板や、この回路基板に実装されるLSIのような電子部品を有している。回路基板には、回路を形成する多数の信号線が設けられている。
電子部品に入力される信号および電子部品から出力される信号が高周波であると、この信号が通る信号線は、抵抗とともにインダクタンスを持つ。このため、信号線に特性インピーダンスが生じることとなる。
電子部品のインピーダンスと信号線の特性インピーダンスとが異なる場合、電子部品と信号線との接合部で信号が反射し、ノイズが発生する。このようなノイズの発生を防止するため、信号線の特性インピーダンスと電子部品のインピーダンスとを整合させることが行なわれる。
信号線の特性インピーダンスは、信号線の幅や、参照層と信号線との間に介在した絶縁層の厚さによって決まる。参照層は、例えばグランド層や電源層である。信号線の幅を細くすると、特性インピーダンスは大きくなる。絶縁層の厚さを薄くすると、特性インピーダンスは小さくなる。電子部品のインピーダンスの値に応じて信号線の幅や絶縁層の厚さを決定することにより、電子部品のインピーダンスと信号線の特性インピーダンスとを整合させることができる。
ところで、ポータブルコンピュータのような電子機器は、持ち運びを容易にするために薄型化が求められている。このような電子機器では、回路基板は薄型に設計され、それに伴い絶縁層の厚さも薄くなる。絶縁層の厚さが薄くなると、信号線の特性インピーダンスが小さくなる。これに対し、信号線の幅を細くすることで特性インピーダンスを大きくし、電子部品のインピーダンスと信号線の特性インピーダンスとを整合させることが行なわれる。
しかしながら、一定以上に信号線の幅を細くすることは技術的に困難を伴う。そこで、特許文献1に開示された回路基板では、グランド層に複数の抜き孔を設けている。抜き孔を設けてグランド層をメッシュ状にすることにより、信号線と参照層との対向面積が小さくなる。これにより信号線の幅を太くして、電子部品のインピーダンスと信号線の特性インピーダンスとを整合させることができる。
特開2007−141990号公報
信号線に信号が通ると、グランド層には信号が通る方向と反対方向に向かうリターン電流が流れる。特許文献1に開示された回路基板では、グランド層に抜き孔が設けられている。このため、リターン電流は、抜き孔を迂回してメッシュ状のグランド層を通る。
リターン電流は、信号線を通る信号よりも長い距離を通ることとなるため、信号に対して遅延が生じる。リターン電流の遅延が生じると、信号の認識ミスが生じる可能性がある。このように、薄型化されるとともに電子部品とのインピーダンス整合がなされる回路基板には、未だ改良の余地がある。
本発明の目的は、薄型化できるとともに、特性インピーダンスを電子部品のインピーダンスとの間で整合させることができる回路基板を提供することにある。さらに、本発明の目的は、当該回路基板を具備した電子機器を提供することにある。
上記目的を達成するための本発明の一つの形態に係る電子機器は、
筐体に収容されるとともに電子部品が実装され、前記電子部品に覆われた位置に孔が設けられた回路基板を具備する。前記回路基板は、導電層と、絶縁層と、信号線部と、を備える。前記導電層は、基部と、前記基部の表面に沿って延びた第1の凸部と、前記基部の表面に沿って延び前記第1の凸部と交差する第2の凸部と、を有する。前記絶縁層は、前記導電層に積層される。前記信号線部は、前記絶縁層に積層され、前記第1および第2の凸部が延びた方向と交差して延びる。前記孔は前記絶縁層と前記導電層とを貫通する。前記導電層は、前記孔に面するとともに前記基部よりも厚い導熱部を有する。
本発明の回路基板および電子機器によれば、回路基板を薄型化できるとともに、特性インピーダンスを調整しやすくすることができる。
本発明の第1の実施の形態に係るポータブルコンピュータを一部切り欠いて示す斜視図。 第1の実施の形態の回路基板を示す平面図。 第1の実施の形態の回路基板を拡大して示す平面図。 図3のF4−F4線に沿って示す斜視図。 図3のF5−F5線に沿って示す断面図。 本発明の第2の実施の形態に係る回路基板の断面図。 本発明の第3の実施の形態に係る回路基板を拡大して示す平面図。 本発明の第4の実施の形態にかかる回路基板を示す断面図。 本発明の第5の実施の形態にかかる回路基板を示す平面図。
以下に、本発明の第1の実施の形態を図1ないし図5に基づいて説明する。
図1は、ポータブルコンピュータ1を一部切り欠いて示す斜視図である。ポータブルコンピュータ1は、電子機器の一例である。図1に示すように、ポータブルコンピュータ1は、コンピュータ本体2と、ディスプレイユニット3とを有している。
コンピュータ本体2は、偏平な箱状のメイン筐体10を備えている。メイン筐体10は、筐体の一例である。メイン筐体10の上面にキーボード取付部11が形成されている。キーボード取付部11にキーボード12が支持されている。
メイン筐体10の内部に、回路基板13が収容されている。回路基板13は、例えばリジッドプリント配線板である。回路基板13の実装面13aに、BGA(Ball Grid Array)14が実装されている。BGA14は、電子部品の一例である。
ディスプレイユニット3は、コンピュータ本体2の後端に一対のヒンジ部16を介して連結されている。ディスプレイユニット3は、ヒンジ部16を支点として、コンピュータ本体2の上に横たわる閉じ位置と、コンピュータ本体2の後端から起立する開き位置との間で回動可能となっている。
ディスプレイユニット3は、偏平な箱状のディスプレイ筐体18と、ディスプレイ筐体18に収容されたディスプレイモジュール19とを備えている。ディスプレイモジュール19は、例えば液晶ディスプレイである。ディスプレイ筐体18の前面にディスプレイ開口部18aが設けられている。ディスプレイ開口部18aは、ディスプレイモジュール19のスクリーン19aをディスプレイユニット3の外に露出させる。
図2は、回路基板13を概略的に示す平面図である。回路基板は、複数の縁部23を備えている。回路基板13の実装面13aには、図2に示されたBGA14の他に、図示されない種々の信号線や電子部品が設けられている。
図3は、回路基板13の一部を拡大して示す平面図である。図3に示すように、回路基板13は、実装面13aに設けられた信号線21を備えている。信号線21は、図2に示すBGA14と電気的に接続されている。
図4は、図3のF4−F4線に沿って、回路基板13の断面を示す斜視図である。図4に示すように、回路基板13は、グランド層25と、絶縁層26とを備えている。グランド層25は、導電層の一例である。絶縁層26は、例えばガラスエポキシによって形成され、剛性を有している。
グランド層25は、基部30と、複数の第1の凸部31と、複数の第2の凸部32とを有している。基部30と、第1の凸部31と、第2の凸部32とは、それぞれ一体に設けられている。基部30は、第1の面34と、図5に示す第2の面35とを有している。第1の面34は、表面の一例である。第2の面35は、第1の面34の反対方向に位置している。
複数の第1の凸部31は、基部30の第1の面34からそれぞれ突出している。図2に示すように、複数の第1の凸部31は、それぞれ第1の面34に沿って互いに平行に延びている。
複数の第1の凸部31は、それぞれ回路基板13の縁部23と斜めに交差する方向に延びている。例えば、第1の凸部31は、回路基板13の前縁部23aとの間に、15度の角度を存して交差する方向に延びている。
図4に示すように、複数の第2の凸部32は、基部30の第1の面34からそれぞれ突出している。図2に示すように、複数の第2の凸部32は、それぞれ第1の面34に沿って互いに平行に延びている。
図3に示すように、複数の第2の凸部32は、第1の凸部31と交差しており、第1の凸部31と協働して格子状に配列された条部を形成している。第1および第2の凸部31,32に囲まれることにより、基部30に、複数の凹部30aが形成される。凹部30aは、例えば正方形状に形成される。
図2に示すように、第2の凸部32は、回路基板13の縁部23と斜めに交差する方向に延びている。例えば、第2の凸部32は、回路基板13の側縁部23bとの間に、15度の角度を存して交差する方向に延びている。
第1の凸部31および第2の凸部32は、回路基板13の一つの縁部23から、他の縁部23まで延びている。言い換えると、格子状に配列された第1および第2の凸部31,32は、回路基板13の実装面13aの全域に亘って設けられている。第1および第2の凸部31,32は、例えば、グランド層25の材料となる銅箔に、ハーフエッチングすることによって形成される。
図5は、図3のF5−F5線に沿って回路基板13を示す断面図である。図5に示す基部30の第2の面35から、第1の凸部31の頂部31aまでの高さは、例えば30μmである。なお、基部30の第2の面35から、第2の凸部32の頂部までの高さも、30μmである。
基部30の第2の面35から第1の面34までの高さは、例えば15μmである。図3に示す第1および第2の凸部31,32のそれぞれの幅は、例えば75μmである。基部30の凹部30aの一辺の長さは、例えば675μmである。
図4に示すように、絶縁層26は、基部30の第1の面34を覆って、グランド層25に積層されている。絶縁層26は、基部30と、第1の凸部31と、第2の凸部32とにそれぞれ密着して、グランド層25に積層されている。
図5に示す絶縁層26の第1の厚さh1は、例えば40μmである。第1の厚さh1は、第1および第2の凸部31,32の上に積層された絶縁層26の一部の厚さである。絶縁層26の第2の厚さh2は、例えば55μmである。第2の厚さh2は、凹部30aの上に積層された絶縁層26の一部の厚さである。
信号線21は、グランド層25の反対方向から絶縁層26に積層され、回路基板13の実装面13aに設けられている。図3に示すように、信号線21は、第1および第2の凸部31,32が延びた方向と交差する方向に延びている。例えば、信号線21は、回路基板13の前縁部23aに対して、0度、45度、90度、もしくは135度の角度を存する方向に延びている。信号線21の厚さは、例えば40μmである。
前記構成の回路基板13において、信号線21の特性インピーダンスZ0は、例えば次の(数1)の式によって求められる。
Figure 0004922417
(数1)の式は、マイクロストリップにおける特性インピーダンスを求めるための実験式の一例である。(数1)の式において、hは絶縁層26の厚さ、wは信号線21の幅、εは実行比誘電率である。なお、特性インピーダンスZ0を求める式は(数1)の式の他にも多数提案されており、特性インピーダンスZ0を求めるに当たっては、(数1)の式の他の式を用いても良い。
(数1)の式より、信号線21の幅wが同じ値であるならば、絶縁層26の厚さhの値が大きいほど特性インピーダンスZ0の値は大きくなる。さらに、絶縁層26の厚さhが同じ値であるならば、信号線21の幅wの値が大きいほど特性インピーダンスZ0の値は小さくなる。
図5に示すように、絶縁層26の厚さとして、前述した第1の厚さh1と、第2の厚さh2とがある。前記構成の回路基板13において、(数1)の式の絶縁層26の厚さhには、第1の厚さh1と第2の厚さh2との間の値が適用される。
すなわち、(数1)の式で用いる絶縁層26の厚さhの値は、第1の厚さh1の値よりも大きい。さらに、厚さhの値は、第2の厚さh2の値よりも小さい。絶縁層26の厚さhの値は、複数の第1の凸部31の間隔や、複数の第2の凸部32の間隔や、第1および第2の凸部31,32のそれぞれの厚さや幅などの条件によって決まる。
前記構成のポータブルコンピュータ1および回路基板13によれば、(数1)式で用いる絶縁層26の厚さhの値に、第1の厚さh1と第2の厚さh2との間の値が適用される。これにより、ハーフエッチングで第1および第2の凸部31,32を形成していない場合に比べて、絶縁層26の厚さhの値が大きくなる。
したがって、回路基板13を薄型化した場合であっても、信号線21の特性インピーダンスZ0を大きくすることができる。これにより、信号線21の幅を一定以上細くすることが困難であったとしても、信号線21の特性インピーダンスZ0を調整しやすくすることができる。信号線21の特性インピーダンスを調整することにより、この特性インピーダンスとBGA14のような電子部品のインピーダンスとを整合させることができる。
図2に示すように、第1の凸部31は、回路基板13の前縁部23aとの間に、15度の角度を存して交差する方向に延びている。第2の凸部32は、回路基板13の側縁部23bとの間に、15度の角度を存して交差する方向に延びている。一方、信号線21は、回路基板13の前縁部23aに対して、0度、45度、90度、もしくは135度の角度を存する方向に延びている。
これにより、信号線21が延びた経路によって、信号線21の特性インピーダンスが変化することを防止できる。すなわち、図3に二点鎖線で囲って示す絶縁層26を挟んで信号線21と第1および第2の凸部31,32とが重なるポイントAの数および広さは、図3に実線で示す位置に信号線21が延びる場合と、図3に二点鎖線で示すずれ位置Bに信号線21が延びる場合とでおよそ同じになる。
グランド層25に第1および第2の凸部31,32が設けられたことにより、グランド層25と絶縁層26との接触面積が増加する。これにより、グランド層25と絶縁層26との間で層間剥離が生じることを防止できる。
格子状に配列された第1および第2の凸部31,32は、回路基板13の実装面13aの全域に亘って設けられている。これにより、信号線21が延びた経路によって信号線21の特性インピーダンスが変化することを防止できる。
グランド層25は、基部30を有している。これにより、信号線21に信号が通った場合に生じるリターン電流が、基部30を流れることができる。これにより、リターン電流が信号線21を通る信号に対して遅れてしまうことを防止できる。
グランド層25が基部30を有していることにより、グランド層25の断面積を一定の大きさに確保することができる。これにより、グランド層25のDC抵抗を一定の大きさに確保することができる。
なお、本実施形態の回路基板13は、絶縁層26にガラスエポキシを用いたリジッドプリント配線板であるが、本発明の回路基板はこれに限らない。例えば、回路基板13は、絶縁層26がポリイミドのような柔軟性を有する材料によって形成されたフレキシブルプリント配線板であっても良い。
さらに、本実施形態において、グランド層25が導電層の一例となっている。本発明はこれに限らず、例えば電源層を導電層の一例として適用しても良い。
次に、本発明の他の実施の形態について、図6ないし図9を参照して説明する。このとき、第1の実施形態のポータブルコンピュータ1および回路基板13と同一の機能を有する構成部分には同一の参照符号を付してその説明を省略する。
まず、第2の実施の形態について説明する。図6は、第2の実施の形態の回路基板13を示す断面図である。図6に示すように、回路基板13は、第1の層41と、第2の層42と、第3の層43とを有している。第2の層42は、積層部の一例である。
第1の層41は、第1のグランド層45と、第1の絶縁層46と、第1の信号線47とを有している。第1のグランド層45は、第1の実施の形態におけるグランド層25と同じく、基部30と、第1および第2の凸部31,32とを有している。第1の絶縁層46は、第1の実施の形態における絶縁層26と同じく、第1のグランド層45に積層されている。第1の信号線47は、第1の実施の形態における信号線21と同じく、第1のグランド層45の反対方向から第1の絶縁層46に積層されている。
第2の層42は、第2の絶縁層50と、第2のグランド層51と、第3の絶縁層52と、第2の信号線53とを有している。第2の絶縁層50は、第1の層41の第1の絶縁層46および第1の信号線47に積層されている。
第2のグランド層51は、第1の実施の形態におけるグランド層25と同じく、基部30と、第1および第2の凸部31,32とを有している。第2のグランド層51は、第2の絶縁層50に積層されている。
第3の絶縁層52は、第1の実施の形態における絶縁層26と同じく、第2のグランド層51に積層されている。第2の信号線53は、第1の実施の形態における信号線21と同じく、第2のグランド層51の反対方向から第3の絶縁層52に積層されている。
第3の層43は、第4の絶縁層55を有している。図6に示すように、第4の絶縁層55は、第1のグランド層45の基部30の第2の面35の方向から、第1のグランド層45に積層されている。
回路基板13に、層間接続バイア57が設けられている。層間接続バイア57は、第1の層41の第1の凸部31の頂部31aと、第2の層42の第2のグランド層51とを電気的に接続している。
層間接続バイア57は、第1の絶縁層46および第2の絶縁層50を貫通した孔に、例えば導電性ペーストを充填することによって形成されている。第1の絶縁層46および第2の絶縁層50を貫通した孔は、ドリルによって形成され、第2の絶縁層50の表面から第1の層41の第1の凸部31の頂部31aに達するまで空けられている。
なお、層間接続バイア57は、第1の層41の第2の凸部32の頂部と、第2の層42の第2のグランド層51とを電気的に接続しても良い。この場合、第1の絶縁層46および第2の絶縁層50を貫通した孔は、第2の絶縁層50の表面から第1の層41の第2の凸部32の頂部に達するまで空けられる。
回路基板13に、貫通接続バイア58が設けられている。貫通接続バイア58は、第1の層41と、第2の層42と、第3の層43とに亘って設けられている。貫通接続バイア58は、ドリルによって形成された第1の層41と第2の層42と第3の層43とを貫通する孔に、例えば金属のメッキを施すことで形成される。
貫通接続バイア58は、第1の層41の第1のグランド層45の基部30と、第2の層42の第2のグランド層51の基部30とを貫通している。貫通接続バイア58は、第1の層41の第1のグランド層45と、第2の層42の第2のグランド層51とを電気的に接続している。
図6に示すように、回路基板13に、バイアホール61が設けられている。バイアホール61は、第1の層41と、第2の層42と、第3の層43とに亘って設けられている。バイアホール61は、例えば、第1の層41の表面に設けられた信号線と、第3の層43に設けられた信号線とを電気的に接続する。
第1および第2のグランド層45,51のそれぞれの基部30に、逃げ孔62が設けられている。逃げ孔62は、基部30の凹部30aをエッチングすることによって形成され、基部30を貫通している。
逃げ孔62は、バイアホール61を避けて設けられている。すなわち、バイアホール61は、第1ないし第4の絶縁層46,50,52,55のみを貫通し、第1および第2のグランド層45,51とは絶縁されている。
前記構成のポータブルコンピュータ1および回路基板13によれば、層間接続バイア57は、第2の絶縁層50の表面から第1の層41の第1の凸部31の頂部31aに達するまで空けられた孔に形成されている。これにより、ドリルによって空ける孔を浅くすることができ、層間接続バイア57を容易に設けることができる。したがって、回路基板13の生産性を向上させることができる。
貫通接続バイア58は、第1の層41の第1のグランド層45の基部30と、第2の層42の第2のグランド層51の基部30とを貫通している。すなわち、貫通接続バイア58は、金属部分が薄い箇所を貫通している。これにより、ドリルの磨耗を低減することができ、回路基板13の生産性を向上させることができる。
逃げ孔62は、バイアホール61を避けて設けられている。これにより、第1のグランド層45および第2のグランド層51と、バイアホール61との間を絶縁することができる。
次に、本発明の第3の実施の形態について説明する。図7は、第3の実施の形態の回路基板13を示す平面図である。図7に示すように、回路基板13は、実装面13aに設けられた一対の差動伝送経路65,66を備えている。
一対の差動伝送経路65,66は、互いに平行に延びて設けられている。一対の差動伝送経路65,66は、第1の実施の形態の信号線21と同じく、図2に示す回路基板13の前縁部23aに対して、0度、45度、90度、もしくは135度の角度を存する方向に延びている。
前記構成のポータブルコンピュータ1および回路基板13によれば、一対の差動伝送経路65,66のそれぞれの特性インピーダンスをほぼ等しくすることができる。すなわち、図7に二点鎖線で囲って示す絶縁層26を挟んで一対の差動伝送経路65,66と第1および第2の凸部31,32とが重なるポイントCの数および広さは、差動伝送経路65の場合と、差動伝送経路66の場合とでおよそ同じになる。
次に、本発明の第4の実施の形態について説明する。なお、第2の実施形態のポータブルコンピュータ1および回路基板13と同一の機能を有する構成部分には同一の参照符号を付してその説明を省略する。
図8は、第4の実施の形態の回路基板13を示す断面図である。図8に示すように、第2の層42の表面には、複数のパッド68が設けられている。パッド68には、回路基板13に実装されたBGA14がはんだ付けされている。
回路基板13に、複数の孔69が設けられている。孔69は、回路基板13の表面のBGA14に覆われた位置に開口している。孔69は、第1の層41と第2の層42と第3の層43とに亘って設けられており、第1ないし第4の絶縁層46,50,52,55と、第1および第2のグランド層45,51とを貫通している。
第1および第2のグランド層45,51は、孔69に面する導熱部71を有している。導熱部71は、第1および第2のグランド層45,51の基部30よりも厚く設けられている。導熱部71は、第1および第2の凸部31,32とともに、銅箔にハーフエッチングすることによって形成される。
前記構成のポータブルコンピュータ1および回路基板13によれば、基部30よりも厚い導熱部71が孔69に面している。このため、BGA14が発した熱が、図8の矢印Dで示すように孔69を通り、導熱部71に伝わりやすくなる。これにより、BGA14を効率よく冷却できる。
次に、本発明の第5の実施の形態について説明する。図9は、第5の実施の形態の回路基板13を示す平面図である。図9に示すように、回路基板13は、収容部73を有している。収容部73は、光学ディスクドライブのような内蔵機器を避けるための切欠きである。
回路基板13のグランド層25は、補強部74を有している。補強部74は、収容部73に隣接する回路基板13の角部13bに位置しており、基部30よりも厚く設けられている。補強部74は、第1および第2の凸部31,32とともに、銅箔にハーフエッチングすることによって形成される。
前記構成のポータブルコンピュータ1および回路基板13によれば、応力が集中しやすい回路基板13の角部13bに、補強部74が設けられている。これにより、回路基板13の剛性を向上させることができる。
なお、本発明は上記実施の形態に特定されるものではなく、発明の趣旨を逸脱しない範囲内で種々変更して実施可能である。例えば、凹部30aの形状は、正方形状に限らない。例えば、凹部30aは、円状や、矩形状に形成されていても良い。
以下に、本願の出願当初の請求項の内容を付記する。
[1]筐体に収容された回路基板を具備し、
前記回路基板は、
表面を有する基部と、前記基部と一体に設けられるとともに、前記基部の表面に沿って互いに平行に延びた複数の第1の凸部と、前記基部と一体に設けられるとともに、互いに平行に延びて前記第1の凸部と交差する複数の第2の凸部と、を有する導電層と、
前記基部の表面を覆って前記導電層に積層された絶縁層と、
前記絶縁層に積層されるとともに、前記第1および第2の凸部が延びた方向と交差する方向に延びた信号線と、
を備えたことを特徴とする電子機器。
[2]前記回路基板は、複数の縁部をさらに備え、
前記第1および第2の凸部は、それぞれ前記回路基板の縁部と斜めに交差する方向に延びたことを特徴とする[1]に記載の電子機器。
[3]前記回路基板は、前記絶縁層および前記信号線に積層された積層部をさらに具備し、
前記回路基板に、前記導電層の第1の凸部および第2の凸部の少なくとも一つの頂部と前記積層部とを電気的に接続する層間接続バイアが設けられたことを特徴とする[2]に記載の電子機器。
[4]前記回路基板は、前記絶縁層および前記信号線に積層された積層部をさらに具備し、
前記回路基板に、前記導電層の基部を貫通することで前記導電層と前記積層部とを電気的に接続する貫通接続バイアが設けられたことを特徴とする[2]に記載の電子機器。
[5]前記回路基板に、前記絶縁層を貫通するバイアホールが設けられ、
前記導電層の基部に、前記バイアホールを避ける逃げ孔が設けられたことを特徴とする[2]に記載の電子機器。
[6]前記信号線は、互いに並んで延びた一対の差動伝送線路であることを特徴とする[2]に記載の電子機器。
[7]前記導電層の第1および第2の凸部は、それぞれ前記回路基板の一つの前記縁部から他の前記縁部まで延びたことを特徴とする[2]に記載の電子機器。
[8]前記第1および第2の凸部は、それぞれ前記回路基板の縁部との間に15度から30度の角度を存して交差する方向に延びたことを特徴とする[2]に記載の電子機器。
[9]前記回路基板に、電子部品が実装され、前記電子部品に覆われた位置に前記絶縁層と前記導電層とを貫通する孔が設けられ、
前記導電層は、前記孔に面するとともに前記基部よりも厚い導熱部を有することを特徴とする[2]に記載の電子機器。
[10]複数の縁部と、
表面を有する基部と、前記基部と一体に設けられるとともに、前記基部の表面に沿って互いに平行に延びた複数の第1の凸部と、前記基部と一体に設けられるとともに、互いに平行に延びて前記第1の凸部と交差する複数の第2の凸部と、を有する導電層と、
前記基部の表面を覆って前記導電層に積層された絶縁層と、
前記絶縁層に積層されるとともに、前記第1および第2の凸部が延びた方向と交差する方向に延びた信号線と、
を具備し、前記第1および第2の凸部は、それぞれ前記縁部と斜めに交差する方向に延びたことを特徴とする回路基板。
1…ポータブルコンピュータ,10…メイン筐体,13…回路基板,21…信号線,25…グランド層,26…絶縁層,30…基部,31…第1の凸部,32…第2の凸部,34…第1の面。

Claims (4)

  1. 筐体に収容されるとともに電子部品が実装され、前記電子部品に覆われた位置に孔が設けられた回路基板を具備し、
    前記回路基板は、
    基部と、前記基部の表面に沿って延びた第1の凸部と、前記基部の表面に沿って延び前記第1の凸部と交差する第2の凸部と、を有する導電層と、
    前記導電層に積層された絶縁層と、
    前記絶縁層に積層され、前記第1および第2の凸部が延びた方向と交差して延びた信号線部と、
    を備え、
    前記孔は前記絶縁層と前記導電層とを貫通し、
    前記導電層は、前記孔に面するとともに前記基部よりも厚い導熱部を有したことを特徴とする電子機器。
  2. 前記第1および第2の凸部は、それぞれ前記回路基板の縁部と斜めに交差する方向に延びたことを特徴とする請求項に記載の電子機器。
  3. 前記導電層の第1および第2の凸部は、それぞれ前記回路基板の一つの縁部から他の縁部まで延びたことを特徴とする請求項に記載の電子機器。
  4. 電子部品が実装され、前記電子部品に覆われた位置に孔が開口した実装面と、
    基部と、前記基部の表面に沿って延びた第1の凸部と、前記基部の表面に沿って延び前記第1の凸部と交差する第2の凸部と、を有する導電層と、
    前記導電層に積層された絶縁層と、
    前記絶縁層に積層され、前記第1および第2の凸部が延びた方向と交差して延びた信号線部と、
    を具備し、
    前記孔は前記絶縁層と前記導電層とを貫通し、
    前記導電層は、前記孔に面するとともに前記基部よりも厚い導熱部を有したことを特徴とする回路基板。
JP2010019221A 2010-01-29 2010-01-29 電子機器および回路基板 Active JP4922417B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010019221A JP4922417B2 (ja) 2010-01-29 2010-01-29 電子機器および回路基板
US12/905,843 US8331104B2 (en) 2010-01-29 2010-10-15 Electronic device and circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010019221A JP4922417B2 (ja) 2010-01-29 2010-01-29 電子機器および回路基板

Publications (2)

Publication Number Publication Date
JP2011159737A JP2011159737A (ja) 2011-08-18
JP4922417B2 true JP4922417B2 (ja) 2012-04-25

Family

ID=44341499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010019221A Active JP4922417B2 (ja) 2010-01-29 2010-01-29 電子機器および回路基板

Country Status (2)

Country Link
US (1) US8331104B2 (ja)
JP (1) JP4922417B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032279A (ja) * 1989-05-31 1991-01-08 Pentel Kk 顔料組成物
WO1994018812A1 (en) 1993-02-02 1994-08-18 Ast Research, Inc. A circuit board arrangement including shielding grids, and constructing thereof
JPH07321463A (ja) * 1994-05-25 1995-12-08 Toshiba Corp 薄膜多層配線基板
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP4540262B2 (ja) * 2001-06-28 2010-09-08 京セラ株式会社 配線基板およびこれを用いた半導体装置
JP2006074014A (ja) 2004-08-06 2006-03-16 Toyota Industries Corp 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP2007141990A (ja) 2005-11-16 2007-06-07 Sumitomo Bakelite Co Ltd 回路基板
JP2007288180A (ja) 2006-03-24 2007-11-01 Kyocera Corp 配線構造、多層配線基板および電子装置
US20070222052A1 (en) 2006-03-24 2007-09-27 Kyocera Corporation Wiring structure, multilayer wiring board, and electronic device
JP4856470B2 (ja) * 2006-05-18 2012-01-18 日本特殊陶業株式会社 配線基板
JP2008166357A (ja) * 2006-12-27 2008-07-17 Toshiba Corp プリント配線基板
JP2009032874A (ja) 2007-07-26 2009-02-12 Toshiba Corp プリント配線基板
JP2009054876A (ja) 2007-08-28 2009-03-12 Sumitomo Bakelite Co Ltd プリント配線板

Also Published As

Publication number Publication date
US8331104B2 (en) 2012-12-11
US20110188215A1 (en) 2011-08-04
JP2011159737A (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5743037B2 (ja) 樹脂多層基板および電子機器
JP6291061B2 (ja) 電子部品収納用パッケージおよびそれを備えた電子装置
JP7120294B2 (ja) 電子機器
JP6137360B2 (ja) 高周波線路及び電子機器
WO2018101381A1 (ja) 高周波モジュール
US9040835B2 (en) Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board
CN214256936U (zh) 模块
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP5533881B2 (ja) 電子装置及びノイズ抑制方法
JP2006222370A (ja) 異種材料の組み合わせによる回路基板
JP7206474B2 (ja) プリント回路基板
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
JP2011243897A (ja) 多層プリント基板及びその製造方法
JP4922417B2 (ja) 電子機器および回路基板
JP2017208371A (ja) 回路基板、回路基板の製造方法及び電子装置
JP2017045882A (ja) フレキシブル基板及びその製造方法並びに電子装置
US20180168045A1 (en) Electronic Module
JP4141491B2 (ja) パターンアンテナ内蔵回路基板
JP4816274B2 (ja) Lsiのシールド装置、lsiのシールド方法、lsiパッケージ
JP6191808B1 (ja) 多層基板および電子機器
JP2016213348A (ja) 高周波モジュール
US20030123234A1 (en) Printed wiring board having pads to solder circuit component, circuit module having the printed wiring board, and electronic apparatus equipped with the circuit module
CN114451074A (zh) 中介板、中介板的制作方法及电路板组件
CN111787690A (zh) 电路板
KR102494343B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

R151 Written notification of patent or utility model registration

Ref document number: 4922417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313121

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350