JP2505286B2 - 不揮発性半導体記憶素子 - Google Patents
不揮発性半導体記憶素子Info
- Publication number
- JP2505286B2 JP2505286B2 JP1205856A JP20585689A JP2505286B2 JP 2505286 B2 JP2505286 B2 JP 2505286B2 JP 1205856 A JP1205856 A JP 1205856A JP 20585689 A JP20585689 A JP 20585689A JP 2505286 B2 JP2505286 B2 JP 2505286B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- active region
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
には、不揮発性半導体記憶素子のセルの構造に関する。
においては、プログラムする間、12〜15Vの直流電圧が
制御ゲート6に印加され、そして、ドレイン領域内に熱
い電子を生成させるに十分な6〜8Vが、フローティング
ゲート5内に電子を注入すべくドレイン7に印加され
る。これにより、ゲート酸化膜を障壁を乗り越えるのに
十分なエネルギを有する熱い電子が、フローティングゲ
ート7に蓄積される。
は、プログラムする際に高い電圧がゲート6及びドレイ
ン7に印加されるので、大きな直流電流がセルアレー内
に流れるという問題点があった。
そしてドレイン7には直流の12〜18Vが印加されるの
で、注入された電子が、ドレイン7に向かってゲート酸
化膜を突き抜けるということが起こる。このため、フロ
ーティングゲート酸化膜2が劣化するという問題点が、
プログラム/消去というサイクルの数が増加するに従
い、発生する。
を可能にした不揮発性半導体記憶素子を提供することで
ある。
向上させた不揮発性半導体記憶素子を提供することであ
る。
板上に形成された厚い酸化膜層からなるフィールド領域
と、該フィールド領域で囲まれた半導体基板のn型と同
じ型のn型不純物で高濃度にドーピングされた第1アク
ティブ領域と、該フィールド領域で囲まれた第2アクテ
ィブ領域と、該第1アクティブ領域上に形成された第1
ゲート絶縁膜と、該第2アクティブ領域上に形成された
第2ゲート絶縁膜と、該第1ゲート絶縁膜及び第2ゲー
ト絶縁膜上に形成された低抵抗の第1ゲートと、該第1
ゲートによって該第1ゲート絶縁膜下方の該半導体基板
上に形成されたチャネル領域と、該チャネル領域によっ
て該第1アクティブ領域内において分離された、該半導
体基板上のn型とは反対の型のp型不純物で高濃度にド
ーピングされたドレイン及びソースとを具備して、前記
半導体基板と第1アクティブ領域とが同一な導電型で電
子的に接続され、該第1アクティブ領域と薄い前記第1
ゲート絶縁膜領域とが同一位置に形成されることを要旨
とする。
る。
示す第2図(a)、(b)及び(c)において、参照符
号11はN-半導体基板、12はフィールド酸化膜、13はトラ
ンジスタのチャネル、14はトンネル酸化膜、15はフロー
ティングゲート、16は制御ゲート、17はインターポリ酸
化膜をそれぞれ示す。
加手段N+と単一のチャネル13とを有するトランジスタ
が、半導体基板11上に形成され、その基板電位印加手段
上にトンネル酸化膜14が形成され、そして、そのトンネ
ル酸化膜14と単一のチャネルを有するトランジスタとの
上にフローティングゲートが形成される。次いで、その
フローティングゲート15上にインターポリ酸化膜17が形
成された後、制御ゲート16が形成される。
く、負の高い電圧が制御ゲートに印加され且つ5Vが半導
体基板11に印加されると、半導体基板11とフローティン
グゲート15との間の電圧差に比例する電場が、トンネル
酸化膜14に誘導される。
と、フローティングゲート15における電子は、基板に向
かってフローティングゲート15を離れる。この時、セル
のしきい値電圧(VTE)は十分に負になる(VTE<<
0)。
しきい値電圧(VTE)よりも高いゲート−ソース電圧(V
GS)が印加されると、トランジスタはターンオンして電
流が流れる。ドレイン−ソース電圧(VDS)が十分に低
いと(VDS<<0)、ドレイン近傍のチャネル領域に熱
い電子が生成される。これらの熱い電子の内のいくつか
は、それらがゲート酸化膜の障壁を乗り越えるに十分な
エネルギを有しているので、フローティングゲート内に
注入される。この結果、プログラムされたセルは、デプ
レション型即ち低いしきい値電圧を有するトランジスタ
となり、プログラムされたセルのしきい値電圧は正の方
向にシフトする。
を決定すべく、ドレインに3V、ソースに5V、そしてゲー
トに3Vがそれぞれ印加され、セルの電流(オン又はオ
フ)によってデータ(1又は0)が決定される。
ティブ領域とが同一な導電型で電気的に接続され、該第
1アクティブ領域と薄い第1ゲート絶縁膜領域とが同一
位置に形成されるので、製造工程の簡素化を図ることが
できるとともに、集積度を向上することができる。
第2図(b)及び第2図(c)は第2図(a)のA−A
線及びB−B線にそれぞれ沿う垂直構造図である。 1……p型基板 2……フローティングゲート酸化膜 3……制御ゲート酸化膜 3……制御ゲート酸化膜 4……インターポリ酸化膜 5……フローティングゲート 6……制御ゲート 7……ドレイン 8……ソース 11……N型半導体基板 12……フィールド酸化膜 13……チャネル 14……トンネル酸化膜 15……フローティングゲート 16……制御ゲート
Claims (1)
- 【請求項1】半導体基板上に形成された厚い酸化膜層か
らなるフィールド領域と、 該フィールド領域で囲まれた半導体基板のn型と同じ型
のn型不純物で高濃度にドーピングされた第1アクティ
ブ領域と、 該フィールド領域で囲まれた第2アクティブ領域と、 該第1アクティブ領域上に形成された第1ゲート絶縁膜
と、 該第2アクティブ領域上に形成された第2ゲート絶縁膜
と、 該第1ゲート絶縁膜及び第2ゲート絶縁膜上に形成され
た低抵抗の第1ゲートと、 該第1ゲートによって該第1ゲート絶縁膜下方の該半導
体基板上に形成されたチャネル領域と、 該チャネル領域によって該第1アクティブ領域内におい
て分離された、該半導体基板上のn型とは反対の型のp
型不純物で高濃度にドーピングされたドレイン及びソー
スとを具備して、 前記半導体基板と第1アクティブ領域とが同一な導電型
で電気的に接続され、該第1アクティブ領域と薄い前記
第1ゲート絶縁膜領域とが同一位置に形成されることを
特徴とする不揮発性半導体記憶素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880015779A KR920001402B1 (ko) | 1988-11-29 | 1988-11-29 | 불휘발성 반도체 기억소자 |
KR88-15779 | 1988-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02159071A JPH02159071A (ja) | 1990-06-19 |
JP2505286B2 true JP2505286B2 (ja) | 1996-06-05 |
Family
ID=19279692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1205856A Expired - Lifetime JP2505286B2 (ja) | 1988-11-29 | 1989-08-10 | 不揮発性半導体記憶素子 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5019881A (ja) |
JP (1) | JP2505286B2 (ja) |
KR (1) | KR920001402B1 (ja) |
DE (1) | DE3926474C2 (ja) |
FR (1) | FR2639765B1 (ja) |
GB (1) | GB2225485B (ja) |
NL (1) | NL192066C (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0136995B1 (ko) * | 1994-09-08 | 1998-04-24 | 김주용 | 비휘발성메모리셀의제조방법 |
DE776049T1 (de) * | 1995-11-21 | 1998-03-05 | Programmable Microelectronics | Nichtflüchtige PMOS-Speicheranordnung mit einer einzigen Polysiliziumschicht |
KR970053902A (ko) * | 1995-12-30 | 1997-07-31 | 김광호 | 공정시간 단축형 반도체 제조방법 |
US6478800B1 (en) * | 2000-05-08 | 2002-11-12 | Depuy Acromed, Inc. | Medical installation tool |
KR100391015B1 (ko) * | 2001-01-15 | 2003-07-12 | 황만택 | 지압 및 맛사지 효과 있는 배와 장(腸) 맛사지기 |
KR100402634B1 (ko) * | 2001-03-07 | 2003-10-22 | 황만택 | 지압 및 맛사지 효과 잇는 배와 장(腸) 맛사지기 |
KR100402635B1 (ko) * | 2001-03-07 | 2003-10-22 | 황만택 | 지압 및 맛사지 효과 잇는 배와 장(腸) 맛사지기 |
DE10235072A1 (de) * | 2002-07-31 | 2004-02-26 | Micronas Gmbh | EEPROM-Struktur für Halbleiterspeicher |
TWI312319B (en) | 2003-08-28 | 2009-07-21 | Toppan Forms Co Ltd | Audio message transfer sheet and manufacturing method thereof, audio information output sheet and audio information component |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
DE2844878A1 (de) * | 1978-10-14 | 1980-04-30 | Itt Ind Gmbh Deutsche | Integrierbarer isolierschicht-feldeffekttransistor |
US4334292A (en) * | 1980-05-27 | 1982-06-08 | International Business Machines Corp. | Low voltage electrically erasable programmable read only memory |
JPS57141969A (en) * | 1981-02-27 | 1982-09-02 | Toshiba Corp | Nonvolatile semiconductor memory |
US4558344A (en) * | 1982-01-29 | 1985-12-10 | Seeq Technology, Inc. | Electrically-programmable and electrically-erasable MOS memory device |
JPS58130571A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 半導体装置 |
JPS59117270A (ja) * | 1982-12-24 | 1984-07-06 | Mitsubishi Electric Corp | 浮遊ゲ−ト型不揮発性mos半導体メモリ装置 |
US4590504A (en) * | 1982-12-28 | 1986-05-20 | Thomson Components - Mostek Corporation | Nonvolatile MOS memory cell with tunneling element |
FR2562707A1 (fr) * | 1984-04-06 | 1985-10-11 | Efcis | Point-memoire electriquement effacable et reprogrammable, comportant une grille flottante au-dessus d'une grille de commande |
JPH0671070B2 (ja) * | 1984-07-11 | 1994-09-07 | 株式会社日立製作所 | 半導体記憶装置の製造方法 |
JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
JPS6232638A (ja) * | 1985-08-05 | 1987-02-12 | Nec Corp | 半導体記憶装置 |
JPS6273774A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体記憶装置の製造方法 |
JPS62131582A (ja) * | 1985-11-26 | 1987-06-13 | モトロ−ラ・インコ−ポレ−テツド | 丸いエツジを有する分離した中間層キヤパシタ |
JPS62155568A (ja) * | 1985-12-27 | 1987-07-10 | Nec Corp | 不揮発性半導体記憶装置 |
JPS62193283A (ja) * | 1986-02-20 | 1987-08-25 | Toshiba Corp | 半導体記憶装置 |
JPS62234375A (ja) * | 1986-04-04 | 1987-10-14 | Nec Corp | 不揮発性半導体記憶装置 |
JPS6336576A (ja) * | 1986-07-30 | 1988-02-17 | Toshiba Corp | 半導体装置及びその製造方法 |
IT1198109B (it) * | 1986-11-18 | 1988-12-21 | Sgs Microelettronica Spa | Cella di memoria eeprom a singolo livello di polisilicio con zona di ossido di tunnel |
US4894802A (en) * | 1988-02-02 | 1990-01-16 | Catalyst Semiconductor, Inc. | Nonvolatile memory cell for eeprom including a floating gate to drain tunnel area positioned away from the channel region to prevent trapping of electrons in the gate oxide during cell erase |
US4845538A (en) * | 1988-02-05 | 1989-07-04 | Emanuel Hazani | E2 prom cell including isolated control diffusion |
-
1988
- 1988-11-29 KR KR1019880015779A patent/KR920001402B1/ko not_active IP Right Cessation
-
1989
- 1989-08-08 NL NL8902027A patent/NL192066C/nl not_active IP Right Cessation
- 1989-08-10 GB GB8918307A patent/GB2225485B/en not_active Expired - Lifetime
- 1989-08-10 US US07/391,865 patent/US5019881A/en not_active Expired - Lifetime
- 1989-08-10 FR FR8910770A patent/FR2639765B1/fr not_active Expired - Lifetime
- 1989-08-10 DE DE3926474A patent/DE3926474C2/de not_active Expired - Lifetime
- 1989-08-10 JP JP1205856A patent/JP2505286B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3926474C2 (de) | 1994-07-14 |
GB2225485B (en) | 1993-04-28 |
FR2639765B1 (fr) | 1994-05-06 |
DE3926474A1 (de) | 1990-05-31 |
GB2225485A (en) | 1990-05-30 |
KR920001402B1 (ko) | 1992-02-13 |
NL192066C (nl) | 1997-01-07 |
US5019881A (en) | 1991-05-28 |
GB8918307D0 (en) | 1989-09-20 |
JPH02159071A (ja) | 1990-06-19 |
KR900008672A (ko) | 1990-06-03 |
FR2639765A1 (fr) | 1990-06-01 |
NL192066B (nl) | 1996-09-02 |
NL8902027A (nl) | 1990-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6252799B1 (en) | Device with embedded flash and EEPROM memories | |
US5912488A (en) | Stacked-gate flash EEPROM memory devices having mid-channel injection characteristics for high speed programming | |
US5896315A (en) | Nonvolatile memory | |
US5341342A (en) | Flash memory cell structure | |
US5033023A (en) | High density EEPROM cell and process for making the cell | |
JPS637031B2 (ja) | ||
JPH07193150A (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
JP2817393B2 (ja) | 半導体記憶装置の製造方法 | |
CA2286180A1 (en) | Nonvolatile semiconductor memory | |
JPH05258583A (ja) | 不揮発性記憶装置の制御方法 | |
JP2505286B2 (ja) | 不揮発性半導体記憶素子 | |
JP2001210731A (ja) | マルチビットフラッシュメモリセル及びこれを用いたプログラム方法 | |
JP4083835B2 (ja) | 不揮発性メモリ・セルおよびプログラミング方法 | |
US4486859A (en) | Electrically alterable read-only storage cell and method of operating same | |
KR100270577B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
JP2000277636A (ja) | 不揮発性メモリ | |
JP2963882B2 (ja) | フラッシュメモリセルのプログラム方法 | |
JP3375087B2 (ja) | 半導体記憶装置およびその記憶情報読出方法 | |
KR19980024206A (ko) | 드레인 소거 불가능한 이피롬 셀 | |
JPS61166078A (ja) | フロ−テイング・ゲ−ト型不揮発性メモリ−素子 | |
JPS62183161A (ja) | 半導体集積回路装置 | |
JP2806552B2 (ja) | 半導体不揮発性記憶装置 | |
EP0620600A2 (en) | Split-gate flash EEPROM cell and array with low voltage erasure | |
JP2867267B2 (ja) | 半導体不揮発性メモリとその動作方法 | |
JPS584460B2 (ja) | ハンドウタイキオクソウチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 14 |