JPS62234375A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発明は不揮発性半導体記憶装置に関し、特に電気的畳
込み・消去可能な不揮発性半導体記憶装置に関する。

〔従来の技術〕

技術の進展に伴って、最近では、橡々の不揮発性半導体
記憶装置が実用化している。

第４図（ａｌ　、　（ｂ）は従来の不揮発性半導体記憶
装置の一例の平面図及びＢ−Ｂ線断面図、第５図は第４
図の記憶トランジスタ部分の端子間容量の等価回路図で
ある。

第４図（ａｌ　、　（ｂ）に示すように、この従来例は
、ファウラー・ノルドハイム（Ｆｏｗｌｅｒ　Ｎｏｒｄ
ｈｅｉｍ）のトンネル現象による電子の注入及び放出法
を用いる電気的書込み・消去可能な不揮発性半導体記憶
装！ｔ（以降ＥＥＰルＯＭと称す）である。

ここで、６１Ｌｉ’型の半導体基板、６２は選択トラン
ジスタのドレイン、６３Ｌ接続領域すなわち選択トラン
ジスタのソース乃至記憶トランジスタのドレイン、６４
は記憶トランジスタのソース、６５は選択トランジスタ
の遺択ゲート杷縁膜、６６は選択ゲート、６８は記憶ト
ランジスタのＸｔのゲート絶Ｍ腺、６９はトンネル絶に
膜、７０は浮遊ゲート、７１は第２のゲート絶に膜、７
２は制御ゲートでわる。

又、このＥＥＬ’）ｌ、ＯＭ全ｒｊＩＩ成する記憶トラ
ンジスタの容量Ｆ１等価的に、第５図に示す↓うに、結
合している。

ここで、（３は浮遊グー）７０と制御ゲート７２との間
の容量、Ｃ２はトンネル絶縁膜の両端の容量、ＣＦＤは
浮遊ゲート７０と接続領域６３との間の０２を除く容量
、Ｃ１は浮遊グー）７０と半導体基板６１との間の容量
、ＣＰＳは浮遊グー）７０とソース６４との間の容量を
示す。

このＥＥＰ此ＯＭの畳込み動作は制御ゲート７２゜ソー
ス６４及び半導体基板６１を接地し、選択ゲート６６と
ドレイン６２に正の高電圧（例えは約２０ｖ）を印加す
ることにより前述した容量結合からトンネル絶縁膜６９
に電界全集中させ、ファウラー・ノルドハイム（Ｆｏｗ
ｌｅｒ−Ｎｏｒｄｈｅｉｍ　）のトンネル現象にニジ電
子が浮遊ゲート７０から接続領域６３に取出されること
に二りてなちれる。

電子の叛出は結果的に浮遊ゲート７０に正の電荷全蓄積
させ記憶トランジスタのしきい（ａは低下し、いわゆる
テグレヅション動作をする。

又、消去動ｆＦ、は半導体基板６１を接地し、選択ゲー
ト６６に正の高電圧（例えは約ｚｏｖ）ｈ印加してドレ
イン６２を接地するかあるいはソース６４を接地して制
御ゲート７２に正の高電圧（例えは約２０ｖ）を印加す
ることによυ容量結合からトンネル絶縁膜６９に電界を
集中嘔せる。この場合、電界の向きは書込み動作と逆方
向で電子は接続領域６３から浮遊ゲート７０に注入され
る。

その結果、浮遊ゲート７０は負の電荷が蓄積され記憶ト
ランジスタのしきいｇＬは高くなる。

従って、筈込み・消去時に電荷の移動が高速でかつ安定
した動作特性を有する記憶トランジスタを得るには、ト
ンネル絶縁膜に効率良く安定に書込み・消去の電界を集
中することが必要で６る。

そこで、書込み・消去時のトンネル絶縁族にかかる電界
會求めると、誉き込み動作は浮遊ケート中の電荷Ｑｙが
負の状態から電子を飲出し電荷Ｑｖを正の状態にし、消
去動作は逆に正の状態から浮遊ゲートに電子を注入して
電荷ＱＦｋ負の状態にすることになるから、浮遊ゲート
の電荷が中和嘔れた状態すなわち電荷見Ｆが零近傍で先
ず、書込むとすると、トンネル絶縁膜にかかる電界ｈｅ
ｗはで表わされる。ここで１２はトンネル絶縁膜厚、Ｖ
ｎはドレイン６２に印加される高電圧でめる０一方、消
去時にトンネル絶に膜にかかる電界ＥＥは で表わされる。ここで、ＶＯＧは制御ゲート７２に印加
する正の高電圧でおる。

ところで、書込み・消去の速度を速めるにはＥｌｙ、Ｗ
Ｂを大きくした方が良く、又、誉込み・消去特性の安定
性は、電界ｇＷ、ａＢのはらつさｔおさえることで増す
。従って、山、（２）式かられかる様にトンネル絶縁族
の両端の容量Ｃ２と浮遊ゲート・接続領域間のＣ２を除
く容ｔ　ＣｐＤが大さくなると′電界’Ｗｓ’には小名
くなる。

しかしながら、トンネル絶縁膜の両端の容ｔｅ２は畳込
み、・消去のファウラー・ノルドノーイムのトンネル現
象によるトンネル電流が流れる約ｌＯＯ〜１５０Ａの薄
い絶縁膜の容量であるから無視できない十分に大きい値
である。又、浮遊ゲート・接続領域間のＣ２を除く容量
ＣＦＤは、以下に述べる様な目合せずれマージンのため
、おる程度大きくならざるを得ない。すなわち、絶縁分
離用フィールド絶縁膜と活性領域の境界はホワイトリボ
ン（窒化物リボン）やシリコン面の突形状（ノヴテ）等
その部位に形成したトンネル絶縁膜の特性を悪くする要
素が多い。従って、トンネル絶縁膜が絶縁分離用フィー
ルド絶ｍ膜と活性領域との境界にかからない様目合せず
れのマージンをとる必要がるる。又、トンネル絶縁族部
面槓が変動しない様トンネル絶縁Ｐａｓど按枕仙域・チ
ャネル領域境界及び浮遊グー）１６とには各々目合せず
れのマージンが必要でわる。この様に、トンネル１８縁
膜の両端の容量Ｃ２及び浮遊？−ト・接続領域間のＣｚ
ｋ除く容ｋｃｐＤはおる程度大きな値となってしまうこ
とは避けられない。

従って、電界ａｗ、ｇＢに与える悪影響を極力小さくす
るためには、制御ゲート・浮遊ゲート間容ｔｅａ′ｌｔ
十分に大きく設定することによりその影＊’を補償する
ことができる。

〔発明が解決しようとする問題点〕

しかしながら、上述した従来の不揮発性半導体記憶装置
は、制御ゲート・浮遊ゲート間容量Ｃ３を十分に大きく
するために、第４図（ａ）に示すように、絶縁分離用フ
ィールド絶縁膜の上への浮遊ゲートの張出し部の長さｔ
ＯＶを長く設定することにより浮遊ゲートと制御ゲート
との対向する面積を広くし十分に大きな制御ゲート・浮
遊ゲート間容量Ｃ３’に得ていた。しかしながら、浮遊
ゲートの張出し部の長さｔｏｖを長く設定と、記憶セル
のサイズが大きくならざるを得す、記憶装置の高密度化
、大容量化、及びチップサイズの小形化によるコスト低
減等において大きな障害となるという欠点をＭしていた
。

本発明の目的は、書込み・消去動作が高速でしかも安定
な、低コスト・高記憶密度の不揮発性半導体記憶装置を
提供することにある。

〔問題点を解決するための手段〕

本発明の不揮発性半導体記憶装置は、制御ゲートヲ有す
る浮遊ゲート型の記憶トランジスタと、該記憶トランジ
スタと直列に接続した選択トランジスタとを含む不揮発
性半導体記憶装置において、前記記憶トランジスタの前
記浮遊ゲートと前記制御ケートとにそれぞれ連なシかつ
並行（延長した導体Ｎを、前記選択トランジスタの選択
ゲート上に絶縁膜を介して設けている。

〔実施例〕

次に、本発明の一実施例について図面ｔ？参照して説明
する。

第１図（ａｌ　、　（ｂｌは本発明の一実施例の平面図
及びＡ−Ａ＆！断面図でおる。ここで、ｌはＰ型の半導
体基板、６は選択ゲート、５は約５０ＯＡの選択トラン
ジスタの選択ゲート絶縁膜（例えは約５００人の酸化膜
）、２は選択トランジスタのドレイン、３は接続領域で
しかも記憶トランジスタのドレインでもめる。又、４は
記憶トランジスタのソース、８は第１のゲート絶に膜（
例えは約５０ＯＡの酸化膜）、９はトンネル絶縁膜（例
えは約ＬＯＯＡの酸化膜、１０は例えは多結晶シリコン
からなる浮遊ゲート、１１は第２のゲート絶縁膜（例え
は約５０ＯＡの酸化膜）、１２は例えに多結晶シリコン
からなる制御ゲートである。

この実施例の最も特徴となる所は、浮遊ゲート１０が厚
さ数１００ＯＡの厚い絶縁ｊ［！７を介して選択ゲート
上へ延長して設けている点であり、これによシ従来例で
は記憶セル面積中の選択トランジスタが占めていて使用
できなかった部分の面積も浮遊ゲート１０と制御グー）
１２とが対向した部分の面積にあてることができる。こ
の時、浮遊ゲート１０と選択ゲート６との間の容量は絶
に麺７の膜厚が厚いためａとんど無視できる。従って、
浮遊ゲート１０とｆｌｌＪ＃ゲート１２との間の容ｉを
安定かつ十分に大きくすることができ、よシ高速かつ安
定な書込み・消去特性が得られる。

事に−往妥佑１で淳慕ゲート・匍１砒ゲート間容普Ｃ１
會確保するために大きくとらさるを得なかった浮遊ゲー
トの張出し部分の長さＬｏｖ　ｆ：％性をそこなうこと
なく十分に小さくすることができ、従って、素子サイズ
の縮小ができ記憶密度の同上とテ、ｙ１サイズの縮小等
によるコスト低減が実現できる。

次に、この実施例を実現するための製造方法の第１及び
第２の例を図を参照して説明する。

第２図（ａｌ〜（ｅｌｔｉ本発明の一実施例の製造方法
の第１の例を説明するための工程順に示した半導体チッ
プの断面図である。

第２図（匈に示すように、先ず、Ｐ型の半導体基板２１
の表面近傍にｎ型の選択トランジスタのドレイン２２、
接続領域２３、記憶トランジスタのソース２４を形成し
、選択トランジスタの選択ゲート絶縁膜２５として熱酸
化法により厚さ約５００又の酸化膜を形成し、厚さ約２
０００１のｎ型の不純物をドープした多結晶シリコンか
らなる選択ゲート２６１！を形成する。

矢に、第２図（ｂ）に示すように、絶縁層２７として厚
ち約５００ＯＡの欧化膜ｔａ長させる。

更に、第２図（Ｃ）に示すように、ホトレジスト工程に
より、選択ゲート２６を絶縁分離するが如く厚い絶縁層
２７に残し他の部分はエツチング除去する。

次に、第２図（ｄ）に示すように、熱酸化法により厚さ
約５００Ａの酸化膜の第１のゲート絶縁膜２８を形成し
、ホトレジスト工程によシトンネル絶縁膜用窓を開孔し
、トンネル絶縁膜２９として熱酸化法により厚嘔約１０
ＯＡの酸化ａ′ｔ−形成し、続いて厚さ約２００ＯＡの
ｎ型不純物をドープした多結晶シリコンからなる浮遊ゲ
ート３０’ｉ形成する。

この時、浮遊ゲート３０は淳い絶縁層２７を介して、選
択ゲート２６上にも延長して設けている。

しかし、絶縁〜２７ｔ−構成する酸化膜の厚さは約５０
０ＯＡと厚いため浮遊ゲート３０と選択ゲート２６との
間の容量はほとんど無視でさる。

最後に、第２図（ｅ）に示すように、熱酸化法によシ淳
嘔約５０ＯＡの第２のゲート絶縁膜３１を形成し、続い
て、厚さ約２００ＯＡのｎｌ不純物をドープした多結晶
シリコンからなる制御ゲート３２を形成する。なお、第
２のゲート絶縁膜３１は窒化膜あるいは酸化膜と窒化膜
の被合膜でおっても工い０ 以上説明した第１の例の製造工程によシネ発明の一実施
例が安定に得られる。

第３図（ａ）〜（ｅＪ　ｔｉ本発明の一実施例の製造方
法の第２の例を説明するための工程順に示した半導体チ
ヴプの断面図である。

先ず、第３１１（ａ）に示すように、Ｐ型の半導体基板
４１の表面近傍にｎ型の選択トランジスタのドレイン４
２、接続領域４３、Ａ記１１九トランジスタのソース４
４をそれぞれ形成し、熱酸化法によシ卑も約５０ＯＡの
酸化膜の選択トランジスタの選択ゲート絶縁膜４５を形
成する。続いて浮名的２００ＯＡのｎ型不純物をドープ
した多結晶シリコン層、嘔らに厚さ約５００ＯＡの窒化
膜會それぞれ形成し、その後にホトレジスト工程によプ
選択ゲート４６と絶縁層４７を形成する。

久に、第３図（ｂ）に示す工うに、厚烙約５０００Ａの
窒化膜を成長名ゼ、異方性エツチングにより鼠化農を工
雫チンクレ、選択ゲート４６側壁と上部に姑らに杷城ノ
曽を形成する。

次に、第３図（Ｃ）に示すように、熱酸化法に工り厚さ
約５０ＯＡの酸化膜の第１のゲート絶ｌｌ＆膜４８を形
成する。

続いて、第３図（ｄｌに示すように、ホトレジスト工程
によりトンネル絶縁膜用の窓を開孔し、熱酸化法により
淳さ約１０ＯＡ（７）［化膜のトンネル絶縁膜を形成し
、更に、厚さ約２００ＯＡのｎ型不純物をドー１した多
結晶シリコンからなる浮遊ゲート３０を形成する。この
とき浮遊ゲート３０は厚い絶縁層４７を介して選択ゲー
ト４６上に延長して設けている。

最後に、第３図（ｅ）に示すように、第２のゲート絶縁
膜５１Ｌ”形成し、続いて、厚も約２００ＯＡのｎ型不
純物をトークした多結晶シリコンからなる制御ゲート５
２を形成する。

以上説明した第２の例の製造方法でも本発明の一実施例
を安定に得ることができる。

〔発明の効果〕

以上説明した工うに不発明線、浮遊ゲートと制御ゲート
ヲ厚い絶縁膜を介して選択ゲート上に並行に延長して設
けることにより、記憶セル面積を効率良く活用して、浮
遊ゲート制御ゲートとが対向する面積を大きくして大き
な浮遊ゲート・制御ゲート間容量を得ることかできるの
で、その結果、よシ高速かつ安定な動作の書込み・消去
特性を弔する不揮発性半導体装置が得られるという効果
がろるＯ 更に又、本発明によシ浮遊ゲートのフィールド絶線膜上
への張出しを小さくすることかできるため素子サイズを
小さくでき、従って、素子サイズ縮小によるコスト低減
が実現できるという効果もある。

【図面の簡単な説明】

れ本発明の一実施例の製造方法の第１及び第２の例を説
明するための工程順に示し九半２４棒チヅプの断面因、
第４図（ａｌ　、　（ｂＪは従来の不揮発性牛褥体記憶
装置の一例の平面図及びＢ−Ｂｌｌ断面図、第５図は第
４図の記憶トランジスタ部分の端子間容量の等価回路で
める。 ｌ・・・・・・半導体基板、２・・・・・・ドレイン、
３・・・・・・接続領域、４・・・・・・ソース、５・
・・・・・選択ゲート絶縁膜、６・・・・・・選択ゲー
ト、７・・・・・・絶縁層、８・・・・・・第１のゲー
ト絶縁膜、９・・・・・・トンネル絶縁膜、ＩＯ・・・
・・・浮遊ゲート、１１・・・・・・第２のゲート絶縁
膜、１２・・・・・・制御ゲート、２１・・・・・・半
導体基板、２２・・・・・・ドレイン、２３・・・・・
・接続領域、２４・・・・・・ソース、２５・・・・・
・選択ゲート絶に膜、２６・・・・・・選択ゲート、２
７・・・・・・絶縁層、２８・旧・・第１のゲート絶縁
膜、２９・・・・・・トンネル絶縁膜、３０・旧・・浮
遊ゲート、３１・・・・・・第２のゲート絶縁膜、３２
・・・・・・制御ゲート、４１・・・・・・半導体基板
、４２・・・・・・ドレイン、４３・・・・・・＊：絖
領域、４４・・・・・・ソース、４５・・・・・・選択
ゲート絶縁膜、４６・・・・・・選択ゲート、４７・・
・・・・絶縁層、４８・・・・・・第１のゲート絶縁膜
、４９・・・・・・トンネル絶に膜、５０・・・・・・
浮遊ゲート、５１・・・・・・第２のゲート絶縁膜、５
２・・・・・・制御ゲート、６１・・・・・・牛得体基
板、６２・・・・・・ドレイン、６３・・・・・・接続
領域、６４・・・・・・ソース、６５・・・・・・選択
ゲート絶縁膜、６６・・・・・・選択ゲート、６８・・
・・・・第１のゲート絶縁膜、６９・・・・・・トンネ
ル絶縁膜、７０・・・・・・浮遊ゲート、７１・・・・
・・第２のゲート絶縁膜、７２・・・・・・制御ゲート
、Ｃ１・・・・・・浮遊ゲート参半尋体基板間谷量、Ｃ
２・・・・・・トンネル絶縁膜の両端の容量、（／３・
・・・・・制御ゲート・浮遊ゲート間容量、ＣＦｓ・・
・・・・浮遊ゲート・ソース間容量、ＣＦＤ・・・・・
・浮遊ゲート・接続領域間のＣｚｋ除く容量、Ｌｏｖ・
・・・・・浮遊ゲートの張出し部の長さ。 代理人　弁理士　　内　原　　　晋ｆ、、ｉ、“＼〜−
− （ａン （ｂ） 第　１図 塔　ｆｆｆｉ 第３図 （ｂ） 第　４−　図

Claims (1)

【特許請求の範囲】
1. 制御ゲートを有する浮遊ゲート型の記憶トランジスタと
   、該記憶トランジスタと直列に接続した選択トランジス
   タとを含む不揮発性半導体記憶装置において、前記記憶
   トランジスタの前記浮遊ゲートと前記制御ゲートとにそ
   れぞれ連なりかつ並行に延長した導体層を、前記選択ト
   ランジスタの選択ゲート上に絶縁層を介して設けたこと
   を特徴とする不揮発性半導体記憶装置。