NL192066C - Niet-vluchtige halfgeleidergeheugencel. - Google Patents
Niet-vluchtige halfgeleidergeheugencel. Download PDFInfo
- Publication number
- NL192066C NL192066C NL8902027A NL8902027A NL192066C NL 192066 C NL192066 C NL 192066C NL 8902027 A NL8902027 A NL 8902027A NL 8902027 A NL8902027 A NL 8902027A NL 192066 C NL192066 C NL 192066C
- Authority
- NL
- Netherlands
- Prior art keywords
- region
- memory cell
- control electrode
- substrate
- channel region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
1 192066
Niet-vluchtige halfgeleidergeheugencel
De onderhavige uitvinding heeft betrekking op een niet-vluchtige halfgeleidergeheugencel, die is gevormd op het halfgeleidersubstraat van een eerste geleidingstype met een hoofdoppervlak, welke geheugencel is 5 voorzien van een veldisolatiegebied, dat op delen van het hoofdoppervlak een dikke oxidelaag vormt; een toevoer en een afvoer op het hoofdoppervlak, die bestaan uit sterk gedoteerde gebieden van een ten opzichte van het eerste tegengesteld tweede geleidingstype; een in het substraat ter plaatse van het hoofdoppervlak en tussen het toevoergebied en het afvoergebied aangebracht kanaalgebied; een op het hoofdoppervlak boven het kanaalgebied aangebrachte eerste diëlektrische laag; een diffusiegebied; een 10 tunneloxide aangebracht op het diffusiegebied; een laagohmige en ononderbroken zwevende stuurelektrode, die zich uitstrekt boven de eerste en tweede diëlektrische lagen, boven het kanaalgebied en het tunneloxide en gedeeltelijk boven het genoemde veldisolatiegebied; een zich boven de zwevende stuurelektrode uitstrekkende derde diëlektrische laag; en een laagohmige en ononderbroken besturingsstuurelektrode, die zich boven de derde diëlektrische laag boven het kanaalgebied en boven het tunneloxide uitstrekt en 15 capacitief is gekoppeld met de zwevende stuurelektrode.
Een dergelijke geheugencel is bekend uit een artikel in IEEE Transactions on Electron Devices, deel ED-32, nr. 9, september 1985, blz. 1176 t/m 1780. Daarbij is onder het tunneloxide een uitstekend elektrodegebied (34 in figuur 4) aangebracht, dat van eenzelfde geleidingstype is als de toevoer, dat wil zeggen tegenovergesteld aan dat van het substraat. Doordat tussen dit uitstekend elektrodegebied en de 20 toevoer een verbinding tot stand dient te worden gebracht, dient derhalve noodzakelijkerwijs een extra toevoerelektrode (32) in de vorm van een diffusiegebied te worden aangebracht. Dit is echter bijzonder nadelig ten aanzien van de integratiedichtheid, die daardoor namelijk aanzienlijk wordt beperkt.
Bovendien omvat deze bekende geheugencel twee besturingsstuurelektrodes, namelijk een eerste besturingsstuurelektrode (36) en een tweede besturingsstuurelektrode (46), voor het besturen van een 25 L-vormïge (zie figuur 2) zwevende stuurelektrode (28), hetgeen de structuur van deze geheugencel aanzienlijk gecompliceerd maakt.
Er dienen drie isolerende lagen te worden aangebracht voor het isoleren van de zwevende stuurelektrode, de eerste besturingsstuurelektrode en de tweede besturingsstuurelektrode. Aangezien het oppervlak van de zwevende stuurelektrode wordt blootgesteld aan een droge etsbewerking voor het vormen 30 van de tweede besturingsstuurelektrode, is de isolerende laag tussen de besturingsstuurelektrode en de eerste besturingselektrode niet geschikt voor het handhaven van de betrouwbaarheid. Ook wordt een celgebiedoppervlak vergroot ter verkrijging van een overlappend gebied om een koppelingsverhouding te realiseren tussen de zwevende stuurelektrode en de tweede besturingsstuurelektrode. Zoals te zien is uit figuren 1 (a) en (b) is het nadelig voor de verkleining van het celgebied dat de eerste besturingsstuur-35 elektrode volledig de zwevende stuurelektrode omringt en dat een MOSFET kanaal moet worden gevormd tussen de zwevende stuurelektrode en de toevoer/afvoer.
De onderhavige uitvinding beoogt deze nadelen te ondervangen. Daartoe heeft de geheugencel overeenkomstig de uitvinding het kenmerk, dat het diffusiegebied is aangebracht op afstand van het toevoergebied, het afvoergebied en het kanaalgebied, van het eerste geleidingstype is en is voorzien van 40 een hogere doteringsconcentratie dan het substraat.
Hierdoor is de structuur van de geheugencel zeer eenvoudig. Doordat het sterk gedoteerde n-type diffusiegebied onder de diëlektrische laag namelijk van hetzelfde geleidingstype is als het substraat en ten opzichte daarvan een hogere geleidbaarheid heeft, is een extra verbinding tussen het tunnelgebied en de toevoer niet nodig.
45 Bovendien is voor het besturen van deze geheugencel slechts één besturingsstuurelektrode nodig, namelijk door een spanning aan te leggen tussen de enkele besturingsstuurelektrode en het substraat. Dankzij deze eenvoudige structuur kan op eenvoudige wijze een hoge integratiedichtheid worden gerealiseerd.
Opgemerkt wordt, dat in het Europese octrooischrift 0.162.737 een geheugencel wordt beschreven, 50 waarbij (zie in het bijzonder figuur 2 daarvan) een zeer dunne isolatielaag (56; komt overeen met het tunneloxide van de onderhavige uitvinding) is gevormd binnen een injectiegebied (58; komt overeen met het diffusiegebied van de onderhavige uitvinding), dat van het tegenovergestelde geleidingstype is als het substraat.
Bij de geheugencel overeenkomstig de onderhavige uitvinding is het tunneloxide (20, 21) echter 55 aangebracht op het diffusiegebied dat van hetzelfde type is als het substraat. Bovendien is in de geheugencel uit bovenvermeld octrooischrift de zwevende stuurelektrode (48) aangebracht boven de besturingsstuurelektrode (42), terwijl die van de onderhavige uitvinding is aangebracht onder de besturingsstuurelektrode 192066 2 (16). Deze bekende geheugencel omvat derhalve twee transistoren Tl en T2 die een groot celgebied beslaan, zodat de geheugencel een lagere integratiedichtheid heeft van de onderhavige uitvinding, waarbij de geheugencel een enkele transistor omvat.
Verder wordt in het Europese octrooischrift 0.187.278 een geheugencelstructuur beschreven, waarbij -5 onder verwijzing naar figuur 4E daarvan - elektronen afkomstig van een zwevende stuurelektrode (43) van een oxide (47) aan een afvoergebied (46) van een transistor worden onttrokken, zodat door de lading die door tunnelen in het oxide via het oxide (47) is ingevangen, de eigenschappen van de transistor worden verslechterd, waardoor de betrouwbaarheid daarvan lager is.
In de geheugencel overeenkomstig de onderhavige uitvinding daartegen, wordt het tunneleffect door het 10 tunneloxide (20, 21) verspreid naar het diffusiegebied, waardoor de betrouwbaarheid van de transistor wordt vergroot. Met name teneinde te bewerkstelligen dat elektronen aan de zwevende stuurelektrode (15) worden onttrokken wanneer de verschillende geheugencellen gelijktijdig parallel worden bedreven, waarbij de besturingsstuurelektrode dient te worden geaard (0 V) en het substraat aan een negatieve spanning dient te worden gelegd, wordt bovendien in een eenvoudige bewerking gerealiseerd dat verschillende cellen 15 gelijktijdig wisbaar zijn.
De uitvinding wordt hierna nader toegelicht aan de hand van de tekening, waarin een uitvoeringsvoorbeeld schematisch is weergegeven.
Figuur 1 toont de verticale structuur van een bekende geheugencel.
20 Figuur 2(a) is een bovenaanzicht van een geheugencel overeenkomstig de onderhavige uitvinding.
Figuur 2(b) is een verticale doorsnede langs de lijn A-A' in figuur 2(a).
Figuur 2(c) is een verticale doorsnede langs de lijn B-B' in figuur 2(a).
Een bovenaanzicht en de verticale structuur van de geheugencel overeenkomstig de uitvinding zijn 25 weergegeven in figuur 2(a)-2(c).
Zoals in figuur 2 is getoond, omvat de geheugencel een n-type substraat 11 en een veldoxide 12, waarbij met 13 het kanaal van de transistor is aangeduid en met 14 het tunneloxide en waarbij voorts de zwevende stuurelektrode 15, de besturingsstuurelektrode 16 en het tussenliggende polyoxide 17 zijn aangeduid, alsmede het diffusiegebied N+ onder de dunne tunneloxidelaag 14.
30 Ter toelichting van de structuur van de cel volgens de uitvinding kan worden opgemerkt, dat eerst de MOS-transistor met één kanaal en de substraatdiffusie N+ op het halfgeleidersubstraat 11 worden gevormd. Het tunneloxide 20, 21 wordt gevormd op de N+ substraatdiffusie (het diffusiegebied) en de zwevende stuurelektrode 15 wordt gevormd op het tunneloxide 20, 21 en de transistor met één kanaal. Vervolgens wordt de besturingsstuurelektrode 16 gevormd nadat het tussenliggende polyoxide 17 is aangebracht.
35 De werking is als volgt. Zoals in figuur 2(b) is weergegeven, wordt, indien de besturingsstuurelektrode 16 aan een hoge negatieve spanning en het halfgeleidersubstraat 11 aan 5 V worden gelegd voor het wissen van de celreeks, door capacitieve koppeling over het tunneloxide 21 een met het spanningsverschil tussen het halfgeleidersubstraat 11 en de zwevende stuurelektrode 15 evenredig elektrisch veld geïnduceerd.
Indien het elektrische veld voldoende groot is voor het doen tunnelen van elektronen, verlaten elektronen 40 de zwevende stuurelektrode in de richting van het substraat. De drempelspanning VTE van de gewiste cel wordt voldoende negatief (VTE «0).
Indien een spanning tussen de toevoer en de afvoer wordt aangebracht, die hoger is dan de drempelspanning na het wissen, wordt de transistor in geleiding gebracht en loopt een stroom. Indien de genoemde spanning VDS voldoende klein is, worden hete elektronen opgewekt in het kanaalverarmingsgebied nabij de 45 afvoer. Sommige van deze hete elektronen worden in de zwevende stuurelektrode geïnjecteerd, omdat zij voldoende energie hebben om de stuurelektrode-oxidebarrière te overwinnen. De geprogrammeerde cel wordt derhalve van het verarmingstype of lege drempelspanning VTP na een programmering, zodat de drempelspanning van de geprogrammeerde cel positief verschuift.
Voor het bepalen van de toestand na programmeren/wissen (1 of 0), worden aan de afvoer en de 50 toevoer spanningen toegevoerd van 3 V respectievelijk 5 V. Tevens wordt op de stuurelektrode een spanning aangebracht van 3 V, waardoor de toestand (1 of 0) wordt bepaald overeenkomstig het aan of uit zijn van de cel.
Zoals hierboven werd opgemerkt, kan programmeren worden bewerkstelligd bij een lage spanning en kan de betrouwbaarheid van de cel worden verbeterd door het vormen van het diffusiegebied en het 55 tunneloxide op het substraat.
Claims (1)
- 3 192066 Niet vluchtige halfgeleidergeheugencel, die is gevormd op het halfgeleidersubstraat van een eerste geleidingstype met een hoofdoppervlak, welke geheugencel is voorzien van: 5. een veldisolatiegebied, dat op delen van het hoofdoppervlak een dikke oxidelaag vormt; - een toevoer en een afvoer op het hoofdoppetvlak, die bestaan uit sterk gedoteerde gebieden van een ten opzichte van het eerste tegengesteld tweede geleidingstype; - een in het substraat ter plaatse van het hoofdoppervlak en tussen het toevoergebied en het afvoer-gebied aangebracht kanaalgebied; 10. een op het hoofdoppetvlak boven het kanaalgebied aangebrachte eerste diëlektrische laag; - een diffusiegebied; - een tunneloxide aangebracht op het diffusiegebied; - een laagohmige en ononderbroken zwevende stuurelektrode, die zich uitstrekt boven de eerste en tweede diëlektrische lagen, boven het kanaalgebied en het tunneloxide en gedeeltelijk boven het 15 genoemde veldisolatiegebied; - een zich boven de zwevende stuurelektrode uitstrekkende derde diëlektrische laag; en - een laagohmige en ononderbroken besturingsstuurelektrode, die zich boven de derde diëlektrische laag boven het kanaalgebied en boven het tunneloxide uitstrekt en capacitief is gekoppeld met de zwevende stuurelektrode, 20 met het kenmerk, dat - het diffusiegebied (N+) is aangebracht op afstand van het toevoergebied (18), het afvoergebied (19) en het kanaalgebied (13), van het eerste geleidingstype is en is voorzien van een hogere doteringsconcen-tratie dan het substraat (11). Hierbij 1 blad tekening
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880015779A KR920001402B1 (ko) | 1988-11-29 | 1988-11-29 | 불휘발성 반도체 기억소자 |
KR880015779 | 1988-11-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
NL8902027A NL8902027A (nl) | 1990-06-18 |
NL192066B NL192066B (nl) | 1996-09-02 |
NL192066C true NL192066C (nl) | 1997-01-07 |
Family
ID=19279692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8902027A NL192066C (nl) | 1988-11-29 | 1989-08-08 | Niet-vluchtige halfgeleidergeheugencel. |
Country Status (7)
Country | Link |
---|---|
US (1) | US5019881A (nl) |
JP (1) | JP2505286B2 (nl) |
KR (1) | KR920001402B1 (nl) |
DE (1) | DE3926474C2 (nl) |
FR (1) | FR2639765B1 (nl) |
GB (1) | GB2225485B (nl) |
NL (1) | NL192066C (nl) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0136995B1 (ko) * | 1994-09-08 | 1998-04-24 | 김주용 | 비휘발성메모리셀의제조방법 |
DE776049T1 (de) * | 1995-11-21 | 1998-03-05 | Programmable Microelectronics | Nichtflüchtige PMOS-Speicheranordnung mit einer einzigen Polysiliziumschicht |
KR970053902A (ko) * | 1995-12-30 | 1997-07-31 | 김광호 | 공정시간 단축형 반도체 제조방법 |
US6478800B1 (en) * | 2000-05-08 | 2002-11-12 | Depuy Acromed, Inc. | Medical installation tool |
KR100391015B1 (ko) * | 2001-01-15 | 2003-07-12 | 황만택 | 지압 및 맛사지 효과 있는 배와 장(腸) 맛사지기 |
KR100402635B1 (ko) * | 2001-03-07 | 2003-10-22 | 황만택 | 지압 및 맛사지 효과 잇는 배와 장(腸) 맛사지기 |
KR100402634B1 (ko) * | 2001-03-07 | 2003-10-22 | 황만택 | 지압 및 맛사지 효과 잇는 배와 장(腸) 맛사지기 |
DE10235072A1 (de) * | 2002-07-31 | 2004-02-26 | Micronas Gmbh | EEPROM-Struktur für Halbleiterspeicher |
TWI312319B (en) | 2003-08-28 | 2009-07-21 | Toppan Forms Co Ltd | Audio message transfer sheet and manufacturing method thereof, audio information output sheet and audio information component |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
DE2844878A1 (de) * | 1978-10-14 | 1980-04-30 | Itt Ind Gmbh Deutsche | Integrierbarer isolierschicht-feldeffekttransistor |
US4334292A (en) * | 1980-05-27 | 1982-06-08 | International Business Machines Corp. | Low voltage electrically erasable programmable read only memory |
JPS57141969A (en) * | 1981-02-27 | 1982-09-02 | Toshiba Corp | Nonvolatile semiconductor memory |
JPS58130571A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 半導体装置 |
US4558344A (en) * | 1982-01-29 | 1985-12-10 | Seeq Technology, Inc. | Electrically-programmable and electrically-erasable MOS memory device |
JPS59117270A (ja) * | 1982-12-24 | 1984-07-06 | Mitsubishi Electric Corp | 浮遊ゲ−ト型不揮発性mos半導体メモリ装置 |
US4590504A (en) * | 1982-12-28 | 1986-05-20 | Thomson Components - Mostek Corporation | Nonvolatile MOS memory cell with tunneling element |
FR2562707A1 (fr) * | 1984-04-06 | 1985-10-11 | Efcis | Point-memoire electriquement effacable et reprogrammable, comportant une grille flottante au-dessus d'une grille de commande |
JPH0671070B2 (ja) * | 1984-07-11 | 1994-09-07 | 株式会社日立製作所 | 半導体記憶装置の製造方法 |
JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
JPS6232638A (ja) * | 1985-08-05 | 1987-02-12 | Nec Corp | 半導体記憶装置 |
JPS6273774A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体記憶装置の製造方法 |
JPS62131582A (ja) * | 1985-11-26 | 1987-06-13 | モトロ−ラ・インコ−ポレ−テツド | 丸いエツジを有する分離した中間層キヤパシタ |
JPS62155568A (ja) * | 1985-12-27 | 1987-07-10 | Nec Corp | 不揮発性半導体記憶装置 |
JPS62193283A (ja) * | 1986-02-20 | 1987-08-25 | Toshiba Corp | 半導体記憶装置 |
JPS62234375A (ja) * | 1986-04-04 | 1987-10-14 | Nec Corp | 不揮発性半導体記憶装置 |
JPS6336576A (ja) * | 1986-07-30 | 1988-02-17 | Toshiba Corp | 半導体装置及びその製造方法 |
IT1198109B (it) * | 1986-11-18 | 1988-12-21 | Sgs Microelettronica Spa | Cella di memoria eeprom a singolo livello di polisilicio con zona di ossido di tunnel |
US4894802A (en) * | 1988-02-02 | 1990-01-16 | Catalyst Semiconductor, Inc. | Nonvolatile memory cell for eeprom including a floating gate to drain tunnel area positioned away from the channel region to prevent trapping of electrons in the gate oxide during cell erase |
US4845538A (en) * | 1988-02-05 | 1989-07-04 | Emanuel Hazani | E2 prom cell including isolated control diffusion |
-
1988
- 1988-11-29 KR KR1019880015779A patent/KR920001402B1/ko not_active IP Right Cessation
-
1989
- 1989-08-08 NL NL8902027A patent/NL192066C/nl not_active IP Right Cessation
- 1989-08-10 JP JP1205856A patent/JP2505286B2/ja not_active Expired - Lifetime
- 1989-08-10 DE DE3926474A patent/DE3926474C2/de not_active Expired - Lifetime
- 1989-08-10 US US07/391,865 patent/US5019881A/en not_active Expired - Lifetime
- 1989-08-10 GB GB8918307A patent/GB2225485B/en not_active Expired - Lifetime
- 1989-08-10 FR FR8910770A patent/FR2639765B1/fr not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3926474C2 (de) | 1994-07-14 |
DE3926474A1 (de) | 1990-05-31 |
NL8902027A (nl) | 1990-06-18 |
KR900008672A (ko) | 1990-06-03 |
JPH02159071A (ja) | 1990-06-19 |
US5019881A (en) | 1991-05-28 |
NL192066B (nl) | 1996-09-02 |
FR2639765B1 (fr) | 1994-05-06 |
FR2639765A1 (fr) | 1990-06-01 |
GB2225485B (en) | 1993-04-28 |
JP2505286B2 (ja) | 1996-06-05 |
GB8918307D0 (en) | 1989-09-20 |
KR920001402B1 (ko) | 1992-02-13 |
GB2225485A (en) | 1990-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR830001453B1 (ko) | 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자 | |
US6631087B2 (en) | Low voltage single poly deep sub-micron flash eeprom | |
US6731541B2 (en) | Low voltage single poly deep sub-micron flash EEPROM | |
US5586073A (en) | Semiconductor device having a multi-layer channel structure | |
JP2688492B2 (ja) | 電気的消去可能プログラマブルリードオンリメモリ | |
US4412311A (en) | Storage cell for nonvolatile electrically alterable memory | |
TWI360818B (en) | Nonvolatile memory and method of making same | |
JP5246549B2 (ja) | 高密度nand不揮発性メモリデバイス | |
US5544103A (en) | Compact page-erasable eeprom non-volatile memory | |
US4425631A (en) | Non-volatile programmable integrated semiconductor memory cell | |
EP0531707A2 (en) | Semiconductor memory cell and memory array with inversion layer | |
US6026017A (en) | Compact nonvolatile memory | |
CN100438046C (zh) | 非易失性存储单元与集成电路 | |
JP2000277637A (ja) | 埋込式フラッシュ・メモリおよびeepromメモリを持つデバイス | |
ITMI931232A1 (it) | Dispositivo di memoria "eprom" a strato singolo di polisilicio flasch -cancellabile | |
KR980006410A (ko) | 비휘발성 메모리 셀 및 그 메모리 셀을 액세스하는 방법 | |
KR20140010169A (ko) | 커플링 게이트를 구비한 스플릿 게이트 플래시 메모리 셀의 동작 방법 | |
KR20020092114A (ko) | 드레인 턴온 현상과 과잉 소거 현상을 제거한 sonos셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법 | |
US7180125B2 (en) | P-channel electrically alterable non-volatile memory cell | |
NL192066C (nl) | Niet-vluchtige halfgeleidergeheugencel. | |
US5675161A (en) | Channel accelerated tunneling electron cell, with a select region incorporated, for high density low power applications | |
US6580642B1 (en) | Method of erasing nonvolatile tunneling injector memory cell | |
KR19980015362A (ko) | 플래쉬 메모리 및 이의 제조방법 | |
US4462089A (en) | Nonvolatile semiconductor memory device | |
JP2928114B2 (ja) | 多層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
V4 | Discontinued because of reaching the maximum lifetime of a patent |
Effective date: 20090808 |