NL8902027A

NL8902027A - Niet-vluchtig halfgeleidergeheugenonderdeel.

Info

Publication number: NL8902027A
Application number: NL8902027A
Authority: NL
Original assignee: Samsung Electronics Co Ltd
Priority date: 1988-11-29
Filing date: 1989-08-08
Publication date: 1990-06-18
Also published as: DE3926474C2; DE3926474A1; KR900008672A; JPH02159071A; US5019881A; NL192066B; NL192066C; FR2639765B1; FR2639765A1; GB2225485B; JP2505286B2; GB8918307D0; KR920001402B1; GB2225485A

Description

Niet-vluchtig halfgeleidergeheugenonderdeel

De onderhavige uitvinding heeft betrekking op een niet-vluchtig halfgeleidergeheugenonderdeel, in het bijzonder op de structuur daarvan.

Bij de gebruikelijke niet-vluchtige geheugencel, die in fig. 1 is weergegeven, wordt een gelijkspanning van 12-15 V geleverd aan een besturingspoort 6 en wordt een spanning van 6-8 V, welke voldoende is voor het opwekken van hete elektronen in een drain-gebied, toegevoerd aan een drain 7 voor het injecteren van elektronen in een zwevende poort 5 tijdens een programmering. Aldus wordt de cel van het ver- rijkingstype, aangezien meer hete elektronen, die voldoende energie hebben om de poortoxyde-barrière te overschrijden, in de zwevende poort worden opgeslagen. Er loopt derhalve een hoge gelijkstroom in een celreeks vanwege de hoge spanning, die aan de besturingspoort 6 en de drain 7 tijdens het programmeren moet worden geleverd.

Voorts wordt 0 V aan de besturingspoort 7 geleverd en een gelijkspanning van 12-18 V aan de drain voor het wissen van de celreeks, waardoor de geïnjecteerde elektronen door het poortoxyde naar de drain 7 tunnelen. Hierdoor treedt een probleem op ten aanzien van de degradatie van het oxyde 2 van de zwevende poort bij het toenemen van het aantal programmeer/wis-cycli.

De onderhavige uitvinding beoogt een geheugencom-ponent van de in de aanhef genoemde soort te verschaffen, waarbij het genoemde bezwaar is ondervangen en de betrouwbaarheid van het zwevende poortoxyde is verbeterd en waarbij een geringe energiedissipatie optreedt, omdat het geheugen met een relatief lage spanning kan worden geprogrammeerd.

Volgens de uitvinding is een niet-vluchtig halfgeleidergeheugenonderdeel hiertoe voorzien van een veld-gebied van dik oxyde, waarbij het eerste en tweede actieve gebied zijn omgeven door het veldgebied, eerste en tweede poortisolatielagen op het eerste en tweede actieve gebied zijn aangebracht, een eerste poort met lage weerstand is gevormd op de eerste en tweede poortisolatielaag, een derde isolatielaag op de eerste poort is gevormd, een tweede poort met lage weerstand is gevormd op de derde isolatielaag, waarbij het kanaalgebied onder de eerste poortisolatielaag is gevormd door de eerste poort en de sterk gedoteerde drain en source van tegengesteld ladingstype aan het substraat. Voorts kan het proces voor het vormen van de transistor met één kanaal en substraatdiffusie n+ worden bereikt in een kuip van tegengesteld ladingstype in plaats van in het half-geleidersubstraat.

> De uitvinding wordt hierna nader toegelicht aan de hand van de tekening, waarin een uitvoeringsvoorbeeld schematisch is weergegeven.

Fig. 1 toont de verticale structuur van de gebruikelijke geheugencel.

i Fig. 2a-2c tonen een bovenaanzicht en de verticale structuur van de cel volgens de uitvinding volgens de lijnen AA en BB.

In fig. 2 is een geheugencel weergegeven met een n-substraat 11 en een veldoxyde 12, waarbij 13 het kanaal van de transistor aangeeft en 14 het tunneloxyde en waarbij voorts de zwevende poort 15, de besturingspoort 16 en het tussenliggende poly-oxyde zijn aangeduid.

Ter toelichting van de structuur van de cel volgens de uitvinding kan worden opgemerkt, dat eerst de MOS-transistor met één kanaal en de substraatdiffusie n+ op het halfgeleidersubstraat 11 worden gevormd. Het tunneloxyde 14 wordt op de substraatdiffusie n+ gevormd en de zwevende poort wordt gevormd op het tunneloxyde 14 en de transistor met één kanaal. Vervolgens wordt de besturingspoort 16 gevormd na het vormen van het tussenliggende poly-oxyde 17.

De werking is als volgt. Zoals in fig. 2b is weergegeven, wordt, indien de negatieve hoge spanning wordt gelegd aan de besturingspoort en 5 V wordt geleverd aan het halfgeleidersubstraat 11 voor het wissen van de celreeks, het elektrische veld, dat evenredig is met het spanningsverschil tussen het halfgeleidersubstraat 11 en de zwevende poort, geïnduceerd door kapacitieve koppeling over het tunneloxyde 14.

Indien de grootte van het elektrische veld vol- doende hoog is voor het tunnelen van elektronen, verlaten elektronen van de zwevende poort deze naar het substraat. De drempelspanning VTE van de gewiste cel wordt voldoende negatief (VTE << 0).

Indien de poort-source spanning wordt geleverd groter dan de drempelspanning na wissen, wordt de transistor aangeschakeld en loopt een stroom. Indien de drain-source spanning V voldoende klein is, worden hete elektronen op-

DS

gewekt in het kanaalverarmingsgebied nabij de drain. Sommige van deze hete elektronen worden in de zwevende poort geïnjecteerd omdat zij voldoende energie hebben om de poort-oxyde-barrière te overwinnen. De geprogrammeerde cel wordt derhalve van het verarmingstype of lage drempelspanning Vtp na een programmering, zodat de drempelspanning van de geprogrammeerde cel positief verschuift.

Voor het bepalen van de toestand na programmeren/ wissen (1 of 0), worden spanningen van 3 V en 5 V respectievelijk geleverd aan de drain en de source. Tevens wordt 3 V geleverd aan de poort, waardoor de toestand (1 of 0) wordt bepaald overeenkomstig het aan of uit zijn van de cel.

Zoals hierboven wérd opgemerkt, kan programmeren worden bereikt bij een lage spanning en de betrouwbaarheid van de cel kan worden verbeterd door het vormen van de sub-straatdiffusie en het tunneloxyde op het substraat.

De uitvinding is niet beperkt tot het in het voorgaande beschreven uitvoeringsvoorbeeld, dat binnen het kader der uitvinding op verschillende manieren kan worden gevarieerd.

Claims

1. Niet-vluchtig geheugenonderdeel, gekenmerkt door een veldgebied van dik oxyde, een eerste en tweede actief gebied, ontgeven door het veldgebied, eerste en tweede poortisolatielagen op het eerste en tweede actieve gebied, waarbij een eerste poort met lage weerstand is gevormd op de eerste en tweede poortisolatielaag, een derde isolatielaag op de eerste poort met lage weerstand, een tweede poort met lage weerstand is gevormd op de derde isolatielaag, het kanaalgebied onder de eerste poortisolatielaag wordt gevormd i door de eerste poort en de sterk gedoteerde drain en source met aan het substraat tegengesteld geleidingstype en gescheiden door het kanaalgebied.

2. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat het substraat onder de tweede poortisolatielaag in het tweede actieve gebied sterk is gedoteerd met het zelfde geleidingstype als het halfgeleidersubstraat.

3. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat het substraat van het n-type is, terwijl de source en de drain sterk zijn gedoteerd met een verontreiniging van het p-type.

4. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat het substraat een n-kuip is, die is gevormd in het p-type substraat, waarbij de source/drain sterk zijn gedoteerd met een verontreiniging van het p-type.

5. Geheugenonderdeel volgens conclusie 2, met het kenmerk, dat het substraat van het n-type is en het gebied onder de tweede poortisolatielaag sterk is gedoteerd met een verontreiniging van het n-type.

6. Geheugenonderdeel volgens conclusie 2, met het kenmerk, dat het substraat een n-kuip is, welke is gevormd op het p-type substraat en het gebied onder de tweede poortisolatielaag sterk is gedoteerd met een verontreiniging van het n-type.

7. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat de eerste en tweede poortisolatielaag SiO 2 lagen zijn en de derde isolatielaag een SiO laag of samen- 2 gestelde laag is uit oxyde/nitride/oxyde.

8. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat de eerste en tweede poort zijn gevormd uit poly-silicium en n-type donors in het poly-silicium zijn geïnjecteerd voor het verkrijgen van een lage weerstand.

9. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat de eerste en tweede poort zijn gevormd uit sterk gedoteerd poly-silicium en metaal of silicide voor een lage weerstand.

10. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat de tweede poortisolatielaag een laag SiO is 2 met een dikte van 50-150 A, zodat de elektronen naar het substraat gaan door het tweede poortoxyde door het spanningsverschil tussen de tweede poort en het substraat tijdens het wissen van de cel, waardoor de drempelspanning negatief wordt verschoven.

11. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat de eerste poortisolatielaag een laag SiO met een dikte van 100-500 A, zodat de eerste poort aan gaat en de hete elektronen door de hoge source-drain-spanning worden geinjecteerd in de eerste poort door overschrijden van de barrière van het poortoxyde tijdens het programmeren van de cel, waardoor de drempelspanning positief wordt verschoven.

12. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat de derde isolatielaag een dikte heeft van 150-

600 A.

13. Geheugenonderdeel volgens conclusie 1, met het kenmerk, dat de eerste en tweede poort automatisch in lijn zijn geëtst.