JP2021007178A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021007178A
JP2021007178A JP2020171724A JP2020171724A JP2021007178A JP 2021007178 A JP2021007178 A JP 2021007178A JP 2020171724 A JP2020171724 A JP 2020171724A JP 2020171724 A JP2020171724 A JP 2020171724A JP 2021007178 A JP2021007178 A JP 2021007178A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020171724A
Other languages
English (en)
Inventor
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
貴士 羽持
Takashi Hamochi
貴士 羽持
宮本 敏行
Toshiyuki Miyamoto
敏行 宮本
野村 昌史
Masashi Nomura
昌史 野村
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎 健一
Kenichi Okazaki
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021007178A publication Critical patent/JP2021007178A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】酸化物半導体膜を有するトランジスタにおいて、酸化物半導体膜への水素及び窒素の移動を抑制する。また、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる。【解決手段】酸化物半導体膜を有するトランジスタと、当該トランジスタ上に設けられる窒化絶縁膜とを有し、窒化絶縁膜が、昇温脱離ガス分析法において、水素分子の放出量が5×1021分子/cm3未満、好ましくは3×1021分子/cm3以下、さらに好ましくは1×1021分子/cm3以下であり、アンモニア分子の放出量が1×1022分子/cm3未満、好ましくは5×1021分子/cm3以下、さらに好ましくは1×1021分子/cm3以下である。【選択図】図1

Description

本発明は、電界効果トランジスタを有する半導体装置及びその作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いら
れているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリ
コン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコ
ン半導体を用いたトランジスタは、集積回路(IC)などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用い
る技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物
半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、又はIn−Ga−Zn系酸化物を用いたトラ
ンジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技
術が開示されている(特許文献1及び特許文献2参照)。
ところで、特に酸化物半導体においては、水素がキャリアの供給源となることが指摘さ
れている。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じること
が求められており、酸化物半導体膜や、酸化物半導体に接するゲート絶縁膜の水素を低減
することで、しきい値電圧の変動を抑制している(特許文献3参照)。
また、水素の供給源として水がある。このため、酸化物半導体膜を有するトランジスタ
上に水のブロッキング性を有する窒化シリコン膜を設けることで、外部から酸化物半導体
膜に水が侵入することを防ぐことができる。
特開2007−123861号公報 特開2007−96055号公報 特開2009−224479号公報
しかしながら、窒素は水素と同様にキャリア供給源となる。このため、窒化シリコン膜
に含まれる窒素が酸化物半導体膜に侵入すると、酸化物半導体膜を有するトランジスタの
電気特性の変動、代表的にはしきい値電圧のマイナスシフトが生じる。また、トランジス
タごとに電気特性がばらつくという問題がある。
そこで、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、酸化物半
導体膜への水素及び窒素の移動を抑制することを課題の一とする。また、本発明の一態様
は、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を
抑制すると共に、信頼性を向上させることを課題の一とする。
本発明の一態様は、酸化物半導体膜を有するトランジスタと、当該トランジスタ上に設
けられる窒化絶縁膜とを有し、窒化絶縁膜が、昇温脱離ガス分析法において、水素分子の
放出量が5×1021分子/cm未満、好ましくは3×1021分子/cm以下、さ
らに好ましくは1×1021分子/cm以下であり、アンモニア分子の放出量が1×1
22分子/cm未満、好ましくは5×1021分子/cm以下、さらに好ましくは
1×1021分子/cm以下であることを特徴とする。
本発明の一態様は、ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸
化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜上に設けられる
窒化絶縁膜とを有し、窒化絶縁膜が、昇温脱離ガス分析法において、水素分子の放出量が
5×1021分子/cm未満、好ましくは3×1021分子/cm以下、さらに好ま
しくは1×1021分子/cm以下であり、アンモニア分子の放出量が1×1022
子/cm未満、好ましくは5×1021分子/cm以下、さらに好ましくは1×10
21分子/cm以下であることを特徴とする。
本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、ゲート絶縁膜に窒
化絶縁膜を有し、窒化絶縁膜が、昇温脱離ガス分析法において、水素分子の放出量が5×
1021分子/cm未満、好ましくは3×1021分子/cm以下、さらに好ましく
は1×1021分子/cm以下であり、アンモニア分子の放出量が1×1022分子/
cm未満、好ましくは5×1021分子/cm以下、さらに好ましくは1×1021
分子/cm以下であることを特徴とする。
本発明の一態様は、酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、少なく
とも酸化物半導体膜上に設けられるゲート絶縁膜と、酸化物半導体膜の一部とゲート絶縁
膜を介して重なるゲート電極と、を有するトランジスタであって、ゲート絶縁膜が窒化絶
縁膜を有し、窒化絶縁膜が、昇温脱離ガス分析法において、水素分子の放出量が5×10
21分子/cm未満、好ましくは3×1021分子/cm以下、さらに好ましくは1
×1021分子/cm以下であり、アンモニア分子の放出量が1×1022分子/cm
未満、好ましくは5×1021分子/cm以下、さらに好ましくは1×1021分子
/cm以下であることを特徴とする。
酸化物半導体膜を有するトランジスタ上に、昇温脱離ガス分析法において、水素分子の
放出量が5×1021分子/cm未満、好ましくは3×1021分子/cm以下、さ
らに好ましくは1×1021分子/cm以下であり、アンモニア分子の放出量が1×1
22分子/cm未満、好ましくは5×1021分子/cm以下、さらに好ましくは
1×1021分子/cm以下である窒化絶縁膜を設けることにより、窒化絶縁膜から酸
化物半導体膜への水素及び窒素の移動量を低減できる。また、外部から酸化物半導体膜へ
の水に含まれる水素の侵入を低減することができる。
また、酸化物半導体膜を有するトランジスタのゲート絶縁膜として、昇温脱離ガス分析
法において、水素分子の放出量が5×1021分子/cm未満、好ましくは3×10
分子/cm以下、さらに好ましくは1×1021分子/cm以下であり、アンモニ
ア分子の放出量が1×1022分子/cm未満、好ましくは5×1021分子/cm
以下、さらに好ましくは1×1021分子/cm以下である窒化絶縁膜を設けることに
より、窒化絶縁膜から酸化物半導体膜への水素及び窒素の移動量を低減できる。また、外
部から酸化物半導体膜への水に含まれる水素の侵入を低減することができる。
本発明の一態様により、酸化物半導体膜を有するトランジスタの電気特性の変動を抑制
すると共に、信頼性を向上させることができる。
トランジスタの一形態を説明する図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する図。 トランジスタの一形態を説明する図。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 半導体装置の一態様を説明する図である。 電子機器を説明する図である。 電子機器を説明する図である。 試料の構造を説明する図である。 TDS分析結果を説明する図である。 TDS分析結果を説明する図である。 TDS分析結果を説明する図である。 TDS分析結果を説明する図である。 トランジスタのVg−Id特性を説明する図である。 トランジスタのVg−Id特性を説明する図である。 トランジスタのVg−Id特性を説明する図である。 窒化シリコン膜の水素分子の放出量及びアンモニア分子の放出量と、トランジスタのVg−Id特性を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部
分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰
り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第1、第2、第3などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を
「第2の」または「第3の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
また、酸化物半導体膜を有するトランジスタはnチャネル型トランジスタであるため、
本明細書において、ゲート電圧が0Vの場合、ドレイン電流が流れていないとみなすこと
ができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、
ゲート電圧が0Vの場合、ドレイン電流が流れているとみなすことができるトランジスタ
を、ノーマリーオン特性を有するトランジスタと定義する。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置、及びその作製方法について図面
を参照して説明する。
図1(A)及び図1(B)に、半導体装置が有するトランジスタ1の上面図及び断面図
を示す。図1(A)はトランジスタ1の上面図であり、図1(B)は、図1(A)の一点
鎖線A−B間の断面図である。なお、図1(A)では、明瞭化のため、基板11、トラン
ジスタ1の構成要素の一部(例えば、ゲート絶縁膜18)、絶縁膜23、窒化絶縁膜25
などを省略している。
図1(A)及び図1(B)に示すトランジスタ1は、基板11上に設けられるゲート電
極15と、基板11及びゲート電極15上に形成されるゲート絶縁膜18と、ゲート絶縁
膜18を介して、ゲート電極15と重なる酸化物半導体膜19と、酸化物半導体膜19に
接する一対の電極21とを有する。また、ゲート絶縁膜18、酸化物半導体膜19、及び
一対の電極21上には、絶縁膜23及び窒化絶縁膜25で構成される保護膜26が形成さ
れる。
本実施の形態に示すトランジスタ1上に設けられる窒化絶縁膜25は、昇温脱離ガス分
析法(TDS(Thermal Desorption Spectroscopy))
において、水素分子の放出量が5×1021分子/cm未満、好ましくは3×1021
分子/cm以下、さらに好ましくは1×1021分子/cm以下であり、且つアンモ
ニア分子の放出量が1×1022分子/cm未満、好ましくは5×1021分子/cm
以下、さらに好ましくは1×1021分子/cm以下である。窒化絶縁膜25から放
出される水素分子量及び窒素の供給源であるアンモニア分子量が少ないため、トランジス
タ1に含まれる酸化物半導体膜19への水素及び窒素の移動量が少ない。
酸化物半導体膜19に含まれる水素は、金属原子と結合する酸素と反応して水となると
共に、酸素が脱離した格子(あるいは酸素が脱離した部分)には欠損が形成されてしまう
。また、水素の一部が酸素と反応することで、キャリアである電子が生じてしまう。また
、酸化物半導体膜19に含まれる窒素は、金属元素または酸素と反応することで、キャリ
アである電子が生じてしまう。この結果、酸化物半導体膜19を有するトランジスタはノ
ーマリーオン特性となりやすい。これらのため、酸化物半導体膜19中の水素及び窒素を
極めて減らすことにより、しきい値電圧のマイナスシフトを抑制することができると共に
、電気特性のばらつきを低減することができる。また、トランジスタのソース及びドレイ
ンにおけるリーク電流を、代表的には、オフ電流を低減することが可能である。
このため、トランジスタ1上に、昇温脱離ガス分析法において、水素分子の放出量が5
×1021分子/cm未満、好ましくは3×1021分子/cm以下、さらに好まし
くは1×1021分子/cm以下であり、且つアンモニア分子の放出量が1×1022
分子/cm未満、好ましくは5×1021分子/cm以下、さらに好ましくは1×1
21分子/cm以下である窒化絶縁膜を設けることで、窒化絶縁膜から酸化物半導体
膜19への水素及びアンモニアの移動量が少なく、酸化物半導体膜19中の水素及び窒素
の濃度を低減することができる。また、トランジスタ1上には窒化絶縁膜25が設けられ
ているため、外部から酸化物半導体膜19への水の侵入を低減することができる。即ち、
酸化物半導体膜19への水に含まれる水素の侵入を抑制することができる。以上の結果、
しきい値電圧のマイナスシフトを抑制することができると共に、電気特性のばらつきを低
減することができる。また、トランジスタのソース及びドレインにおけるリーク電流を、
代表的には、オフ電流を低減することが可能である。
窒化絶縁膜25としては、厚さが50nm以上200nm以下の窒化シリコン、窒化酸
化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いることができる。なお、
本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有
量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量
が多い膜を指す。また、酸化窒化アルミニウム膜とは、その組成として、窒素よりも酸素
の含有量が多い膜を指し、窒化酸化アルミニウム膜とは、その組成として、酸素よりも窒
素の含有量が多い膜を指す。
ここで、昇温脱離ガス分析法(以下、TDS分析とする。)による、水素分子及びアン
モニア分子の放出量の測定方法について、以下に説明する。
TDS分析による気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜
のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算す
ることができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値
に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、及
び絶縁膜のTDS分析結果から、絶縁膜の水素分子の放出量(NH2)は、数式1で求め
ることができる。ここで、TDS分析で得られる質量数2で検出されるスペクトルの全て
が水素分子由来と仮定する。また、質量数が1以外の水素原子の同位体は、自然界におけ
る存在比率が極微量であるため考慮しない。
Figure 2021007178
H2は水素分子の放出量である。NH2(s)は、標準試料から脱離した水素分子を
密度で換算した値である。SH2(s)は、標準試料をTDS分析したときのスペクトル
の積分値である。ここで、標準試料の基準値を、NH2(s)/SH2(s)とする。S
H2は、絶縁膜をTDS分析したときのスペクトルの積分値である。αは、TDS分析に
おけるスペクトル強度に影響する係数である。数式1の詳細に関しては、特開平6−27
5697公報を参照する。なお、上記絶縁膜の水素分子の放出量は、電子科学株式会社製
の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として1×1016
toms/cmの水素原子を含むシリコンウェハを用いて測定する。
また、上記数式1において、絶縁膜のアンモニア分子の放出量をTDS分析したときの
スペクトルの積分値を、SH2に代入することで、アンモニア分子の放出量を求めること
ができる。
以下に、トランジスタ1の他の構成の詳細について説明する。
基板11の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板11として用いてもよい。また、シリコンや炭化シリコンなどの単
結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SO
I(Silicon On Insulator)基板等を適用することも可能であり、
これらの基板上に半導体素子が設けられたものを、基板11として用いてもよい。
また、基板11として、可撓性基板を用い、可撓性基板上に直接、トランジスタ1を形
成してもよい。または、基板11とトランジスタ1の間に剥離層を設けてもよい。剥離層
は、その上に半導体装置を一部あるいは全部完成させた後、基板11より分離し、他の基
板に転載するのに用いることができる。その際、トランジスタ1は耐熱性の劣る基板や可
撓性の基板にも転載できる。
なお、基板11及びゲート電極15の間に下地絶縁膜を設けてもよい。下地絶縁膜とし
ては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウ
ム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等が
ある。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イ
ットリウム、酸化アルミニウム等を用いることで、基板11から不純物、代表的にはアル
カリ金属、水、水素等の酸化物半導体膜19への拡散を抑制することができる。
ゲート電極15は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコ
ニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電
極15は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むア
ルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン
膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構
造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、
チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成
する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリ
ブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせ
た合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極15は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含む
インジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記
透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極15とゲート絶縁膜18との間に、In−Ga−Zn系酸窒化物半導
体膜、In−Sn系酸窒化物半導体膜、In−Ga系酸窒化物半導体膜、In−Zn系酸
窒化物半導体膜、Sn系酸窒化物半導体膜、In系酸窒化物半導体膜、金属窒化膜(In
N、ZnN等)等を設けてもよい。これらの膜は5eV以上、好ましくは5.5eV以上
の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体
を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリー
オフ特性のスイッチング素子を実現できる。例えば、In−Ga−Zn系酸窒化物半導体
膜を用いる場合、少なくとも酸化物半導体膜19より高い窒素濃度、具体的には7原子%
以上のIn−Ga−Zn系酸窒化物半導体膜を用いる。
ゲート絶縁膜18は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa−Zn系金属
酸化物などを用いればよく、積層または単層で設ける。なお、酸化物半導体膜19との界
面特性を向上させるため、ゲート絶縁膜18において少なくとも酸化物半導体膜19と接
する領域は酸化絶縁膜で形成することが好ましい。
また、ゲート絶縁膜18に、酸素、水素、水等のブロッキング効果を有する絶縁膜を設
けることで、酸化物半導体膜19からの酸素の外部への拡散と、外部から酸化物半導体膜
19への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を
有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化
窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハ
フニウム等がある。
また、ゲート絶縁膜18を積層構造とし、第1の窒化シリコン膜として、欠陥が少ない
窒化シリコン膜とし、第1の窒化シリコン膜上に、窒化絶縁膜25のように、水素分子放
出量及びアンモニア分子放出量の少ない窒化シリコン膜を第2の窒化シリコン膜を設け、
第2の窒化シリコン膜上に酸化絶縁膜を設けることで、ゲート絶縁膜18として、欠陥が
少なく、且つ水素分子及びアンモニア分子の放出量の少ないゲート絶縁膜を形成すること
ができる。この結果、ゲート絶縁膜18に含まれる水素及び窒素が、酸化物半導体膜19
へ移動することを抑制できる。
また、ゲート絶縁膜18に窒化シリコン膜を用いることで、以下の効果を得ることがで
きる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を
得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に厚膜化することができる。よ
って、トランジスタ1の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体
装置の静電破壊を抑制することができる。
また、ゲート電極15として銅を用い、ゲート電極15に接するゲート絶縁膜18に窒
化シリコン膜を用いる場合、加熱によるアンモニア分子放出量をできる限り低減する窒化
シリコン膜を用いることが好ましい。このため、当該窒化シリコン膜として、窒化絶縁膜
25に適用できる窒化シリコン膜を用いることができる。この結果、銅とアンモニア分子
が反応することを抑制することができる。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面
またはゲート絶縁膜中に捕獲準位(界面準位ともいう。)があると、トランジスタのしき
い値電圧の変動、代表的にはしきい値電圧のマイナスシフト、及びトランジスタがオン状
態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショ
ルド係数(S値)の増大の原因となる。この結果、トランジスタごとに電気特性がばらつ
くという問題がある。このため、ゲート絶縁膜として、欠陥の少ない窒化シリコン膜を用
いることで、しきい値電圧のマイナスシフト、及びトランジスタの電気特性のばらつきを
低減することができる。
また、ゲート絶縁膜18として、ハフニウムシリケート(HfSiO)、窒素が添加
されたハフニウムシリケート(HfSi)、窒素が添加されたハフニウムアル
ミネート(HfAl)、酸化ハフニウム、酸化イットリウムなどのhigh−
k材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜18の厚さは、5nm以上400nm以下、より好ましくは10nm以上
300nm以下、より好ましくは50nm以上250nm以下とするとよい。
酸化物半導体膜19は、少なくともインジウム(In)若しくは亜鉛(Zn)を含むこ
とが好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導体
を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザ
ーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、ア
ルミニウム(Al)、またはジルコニウム(Zr)等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(
Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム
(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビ
ウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等があ
る。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化
物であるIn−Zn系金属酸化物、Sn−Zn系金属酸化物、Al−Zn系金属酸化物、
Zn−Mg系金属酸化物、Sn−Mg系金属酸化物、In−Mg系金属酸化物、In−G
a系金属酸化物、In−W系金属酸化物、三元系金属酸化物であるIn−Ga−Zn系金
属酸化物(IGZOとも表記する)、In−Al−Zn系金属酸化物、In−Sn−Zn
系金属酸化物、Sn−Ga−Zn系金属酸化物、Al−Ga−Zn系金属酸化物、Sn−
Al−Zn系金属酸化物、In−Hf−Zn系金属酸化物、In−La−Zn系金属酸化
物、In−Ce−Zn系金属酸化物、In−Pr−Zn系金属酸化物、In−Nd−Zn
系金属酸化物、In−Sm−Zn系金属酸化物、In−Eu−Zn系金属酸化物、In−
Gd−Zn系金属酸化物、In−Tb−Zn系金属酸化物、In−Dy−Zn系金属酸化
物、In−Ho−Zn系金属酸化物、In−Er−Zn系金属酸化物、In−Tm−Zn
系金属酸化物、In−Yb−Zn系金属酸化物、In−Lu−Zn系金属酸化物、四元系
金属酸化物であるIn−Sn−Ga−Zn系金属酸化物、In−Hf−Ga−Zn系金属
酸化物、In−Al−Ga−Zn系金属酸化物、In−Sn−Al−Zn系金属酸化物、
In−Sn−Hf−Zn系金属酸化物、In−Hf−Al−Zn系金属酸化物を用いるこ
とができる。
なお、ここで、例えば、In−Ga−Zn系金属酸化物とは、InとGaとZnを主成
分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、I
nとGaとZn以外の金属元素が入っていてもよい。
また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない
)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、InSnO
(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:
Zn=2:2:1(=2/5:2/5:1/5)、あるいはIn:Ga:Zn=3:1:
2(=1/2:1/6:1/3)の原子数比のIn−Ga−Zn系金属酸化物やその組成
の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1
/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)
あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn
−Sn−Zn系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として
上記の原子数比のプラスマイナス20%の変動を含む。
しかし、これらに限られず、必要とする半導体特性及び電気特性(電界効果移動度、し
きい値電圧、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする
半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子
数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、In−Sn−Zn系金属酸化物では比較的容易に高い移動度が得られる。しか
しながら、In−Ga−Zn系金属酸化物でも、バルク内欠陥密度を低くすることにより
移動度を上げることができる。
また、酸化物半導体膜19に形成することが可能な金属酸化物は、エネルギーギャップ
が2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このよう
に、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を
低減することができる。
また、酸化物半導体膜19は、非晶質構造、単結晶構造、または多結晶構造であっても
よい。
また、酸化物半導体膜19として、結晶部を有するCAAC−OS(C Axis A
ligned Crystalline Oxide Semiconductorとも
いう。)膜を用いてもよい。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−
OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体
内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも
欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行
う。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Elec
tron Microscope)によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、C
AAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観
察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹
凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面T
EM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有し
ていることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)
装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS
膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
が現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属され
ることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−p
lane法による解析では、2θが56°近傍にピークが現れる場合がある。このピーク
は、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸
化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)
として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面
に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを
56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は
不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に
配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の
形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS
膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CA
AC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane
法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現
れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向
性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍
にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
また、酸化物半導体膜19は、複数の酸化物半導体膜が積層された構造でもよい。例え
ば、酸化物半導体膜19を、第1の酸化物半導体膜と第2の酸化物半導体膜の積層として
、第1の酸化物半導体膜と第2の酸化物半導体膜に、異なる組成の金属酸化物を用いても
よい。例えば、第1の酸化物半導体膜に二元系金属酸化物乃至四元系金属酸化物の一を用
い、第2の酸化物半導体膜に第1の酸化物半導体膜と異なる二元系金属酸化物乃至四元系
金属酸化物を用いてもよい。
また、第1の酸化物半導体膜と第2の酸化物半導体膜の構成元素を同一とし、両者の組
成を異ならせてもよい。例えば、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=
3:1:2とし、第2の酸化物半導体膜の原子数比をIn:Ga:Zn=1:1:1とし
てもよい。また、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=2:1:3とし
、第2の酸化物半導体膜の原子数比をIn:Ga:Zn=1:3:2としてもよい。なお
、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス20%の
変動を含む。
この時、第1の酸化物半導体膜と第2の酸化物半導体膜のうち、ゲート電極に近い側(
チャネル側)の酸化物半導体膜のInとGaの含有率をIn>Gaとするとよい。またゲ
ート電極から遠い側(バックチャネル側)の酸化物半導体膜のInとGaの含有率をIn
≦Gaとするとよい。
また、酸化物半導体膜19を3層構造とし、第1の酸化物半導体膜〜第3の酸化物半導
体膜の構成元素を同一とし、且つそれぞれの組成を異ならせてもよい。例えば、第1の酸
化物半導体膜の原子数比をIn:Ga:Zn=1:3:2とし、第2の酸化物半導体膜の
原子数比をIn:Ga:Zn=3:1:2とし、第3の酸化物半導体膜の原子数比をIn
:Ga:Zn=1:1:1としてもよい。
Ga及びZnよりInの原子数比が小さい酸化物半導体膜、代表的には原子数比がIn
:Ga:Zn=1:3:2である第1の酸化物半導体膜は、Ga及びZnよりInの原子
数比が大きい酸化物半導体膜、代表的には第2の酸化物半導体膜、並びにGa、Zn、及
びInの原子数比が同じ酸化物半導体膜、代表的には第3の酸化物半導体膜と比較して、
酸素欠損が生じにくいため、キャリア密度が増加することを抑制することができる。また
、原子数比がIn:Ga:Zn=1:3:2である第1の酸化物半導体膜が非晶質構造で
あると、第2の酸化物半導体膜がCAAC−OS膜となりやすい。
また、第1の酸化物半導体膜〜第3の酸化物半導体膜の構成元素は同一であるため、第
1の酸化物半導体膜は、第2の酸化物半導体膜との界面におけるトラップ準位が少ない。
このため、酸化物半導体膜19を上記構造とすることで、トランジスタの経時変化や光B
Tストレス試験によるしきい値電圧の変動量を低減することができる。
酸化物半導体では主として重金属のs軌道がキャリア伝導に寄与しており、Inの含有
率を多くすることにより、より多くのs軌道が重なるため、In>Gaの組成となる酸化
物はIn≦Gaの組成となる酸化物と比較して高いキャリア移動度を備える。また、Ga
はInと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、In≦
Gaの組成となる酸化物はIn>Gaの組成となる酸化物と比較して安定した特性を備え
る。
チャネル側にIn>Gaの組成となる酸化物半導体を適用し、バックチャネル側にIn
≦Gaの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度及び
信頼性をさらに高めることが可能となる。
また、第1の酸化物半導体膜乃至第3の酸化物半導体膜に、結晶性の異なる酸化物半導
体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化
物半導体、またはCAAC−OSを適宜組み合わせた構成としてもよい。また、第1の酸
化物半導体膜乃至第2の酸化物半導体膜のいずれか一に非晶質酸化物半導体を適用すると
、酸化物半導体膜19の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつ
きが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
酸化物半導体膜19の厚さは、1nm以上100nm以下、更に好ましくは1nm以上
30nm以下、更に好ましくは1nm以上50nm以下、更に好ましくは3nm以上20
nm以下とすることが好ましい。
酸化物半導体膜19において、二次イオン質量分析法(SIMS:Secondary
Ion Mass Spectrometry)により得られるアルカリ金属またはア
ルカリ土類金属の濃度を、1×1018atoms/cm以下、さらに好ましくは2×
1016atoms/cm以下であることが望ましい。アルカリ金属及びアルカリ土類
金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ
電流の上昇の原因となるためである。
酸化物半導体膜19において、二次イオン質量分析法により得られる水素濃度を、5×
1018atoms/cm未満、好ましくは1×1018atoms/cm以下、よ
り好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016at
oms/cm以下とすることが好ましい。
酸化物半導体膜19に含まれる水素は、金属原子と結合する酸素と反応して水となると
共に、酸素が脱離した格子(あるいは酸素が脱理した部分)には欠損が形成されてしまう
。また、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これ
らのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことに
より、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできる
だけ除去された酸化物半導体膜をチャネル領域とすることにより、しきい値電圧のマイナ
スシフトを抑制することができると共に、電気特性のばらつきを低減することができる。
また、トランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ電流
を低減することが可能である。
また、酸化物半導体膜19の窒素濃度を5×1018atoms/cm以下とするこ
とで、トランジスタのしきい値電圧のマイナスシフトを抑制することができると共に、電
気特性のばらつきを低減することができる。
なお、水素をできるだけ除去することで高純度化された酸化物半導体膜をチャネル領域
に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例え
ば、チャネル幅が1×10μmでチャネル長が10μmの素子であっても、ソース電極
とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が
、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特
性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に
相当するオフ電流は、100zA/μm以下であることが分かる。また、容量素子とトラ
ンジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジ
スタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジス
タに高純度化された酸化物半導体膜をチャネル領域に用い、容量素子の単位時間あたりの
電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソ
ース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに低いオ
フ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル領
域に用いたトランジスタは、オフ電流が著しく小さい。
一対の電極21は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、
イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる
単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例え
ば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する
二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミ
ニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン
膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチ
タン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と
、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層
し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。
なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
なお、本実施の形態では、一対の電極21を酸化物半導体膜19及び絶縁膜23の間に
設けたが、ゲート絶縁膜18及び酸化物半導体膜19の間に設けてもよい。
絶縁膜23は、酸化物半導体膜19との界面特性を向上させるため、酸化絶縁膜を用い
ることが好ましい。絶縁膜23としては、厚さ150nm以上400nm以下の酸化シリ
コン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム、またはG
a−Zn系金属酸化物等を用いることができる。
次に、図1に示すトランジスタ1の作製方法について、図2を用いて説明する。
図2(A)に示すように、基板11上にゲート電極15を形成し、ゲート電極15上に
ゲート絶縁膜18を形成する。
ゲート電極15の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸
着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成す
る。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極15を形成する
。この後、マスクを除去する。
なお、ゲート電極15は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
ここでは、厚さ100nmのタングステン膜をスパッタリング法により形成する。次に
、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜を
ドライエッチングして、ゲート電極15を形成する。
ゲート絶縁膜18は、スパッタリング法、CVD法、蒸着法等で形成する。
ゲート絶縁膜18として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原
料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シ
リコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラ
ン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、ゲート絶縁膜18として、積層構造の窒化シリコン膜及び酸化絶縁膜を形成する
場合、2段階の形成方法を用いて窒化シリコン膜を積層して形成することが好ましい。は
じめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマCV
D法により、欠陥の少ない第1の窒化シリコン膜を形成する。次に、後に説明する窒化絶
縁膜25のような原料ガスの流量比を用いることで、水素分子放出量及びアンモニア分子
放出量の少ない窒化シリコン膜を第2の窒化シリコン膜として形成することができる。こ
のような形成方法により、ゲート絶縁膜18として、欠陥が少なく、且つ水素分子放出量
及びアンモニア分子放出量の少ない窒化シリコン膜を形成することができる。
また、ゲート絶縁膜18として酸化ガリウム膜を形成する場合、MOCVD(Meta
l Organic Chemical Vapor Deposition)法を用い
て形成することができる。
ここでは、プラズマCVD法により、厚さ300nmの第1の窒化シリコン膜、厚さ5
0nmの第2の窒化シリコン膜、及び厚さ50nmの酸化窒化シリコン膜を積層したゲー
ト絶縁膜18を形成する。
次に、図2(B)に示すように、ゲート絶縁膜18上に酸化物半導体膜19を形成する
酸化物半導体膜19の形成方法について以下に説明する。ゲート絶縁膜18上にスパッ
タリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等により酸化物
半導体膜を形成する。次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを
形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図2(B
)に示すように、ゲート絶縁膜18上であって、ゲート電極15の一部と重なるように素
子分離された酸化物半導体膜19を形成する。この後、マスクを除去する。
また、酸化物半導体膜19として印刷法を用いることで、素子分離された酸化物半導体
膜19を直接形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、希ガス及
び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対し
て酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を150℃以上750℃以下、好ましくは150℃以上450℃以下、さらに好まし
くは200℃以上350℃以下として、酸化物半導体膜を成膜することで、CAAC−O
S膜を形成することができる。
なお、CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ター
ゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットに
イオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈
開し、a−b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として
剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持し
たまま基板に到達することで、CAAC−OS膜を成膜することができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を100℃以上基板歪み点未満、好ま
しくは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで
、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こ
り、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100
体積%とする。
スパッタリング用ターゲットの一例として、In−Ga−Zn系金属酸化物ターゲット
について以下に示す。
InO粉末、GaO粉末およびZnO粉末を所定のmol数で混合し、加圧処理
後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−G
a−Zn系金属酸化物ターゲットとする。なお、X、YおよびZは任意の正数である。こ
こで、所定のmol数比は、例えば、InO粉末、GaO粉末およびZnO粉末が
、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3または3:1:2であ
る。なお、粉末の種類、およびその混合するmol数比は、作製するスパッタリング用タ
ーゲットによって適宜変更すればよい。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化また
は脱水化をしてもよい。加熱処理の温度は、代表的には、150℃以上基板歪み点未満、
好ましくは250℃以上450℃以下、更に好ましくは300℃以上450℃以下とする
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲
気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれな
いことが好ましい。処理時間は3分〜24時間とする。
該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、水素
濃度を5×1018atoms/cm未満、好ましくは1×1018atoms/cm
以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1
16atoms/cm以下とすることができる。
ここでは、スパッタリング法により、厚さ35nmの酸化物半導体膜を形成した後、当
該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングする
。次に、マスクを除去した後、窒素及び酸素雰囲気で加熱処理を行うことで、酸化物半導
体膜19を形成する。
次に、図2(C)に示すように、一対の電極21を形成する。
一対の電極21の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸
着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを
形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極21を形成する
。この後、マスクを除去する。
ここでは、厚さ50nmのタングステン膜、厚さ400nmのアルミニウム膜、及び厚
さ100nmのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフ
ォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アル
ミニウム膜、及びチタン膜をドライエッチングして、一対の電極21を形成する。
なお、一対の電極21を形成した後、加熱処理を行ってもよい。当該加熱処理としては
酸化物半導体膜19を形成した後に行う加熱処理と同様にして行うことができる。
また、一対の電極21を形成した後、エッチング残渣を除去するため、洗浄処理をする
ことが好ましい。この洗浄処理を行うことで、一対の電極21の短絡を抑制することがで
きる。当該洗浄処理は、TMAH(Tetramethylammonium Hydr
oxide)溶液などのアルカリ性の溶液、フッ酸、シュウ酸などの酸性の溶液、または
水を用いて行うことができる。
次に、酸化物半導体膜19及び一対の電極21上に絶縁膜23を形成する。絶縁膜23
は、スパッタリング法、CVD法、蒸着法等により形成することができる。
ここでは、絶縁膜23として、プラズマCVD法により、酸化シリコン膜または酸化窒
化シリコン膜を形成する。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150℃以上基板
歪み点未満、好ましくは200℃以上450℃以下、更に好ましくは300℃以上450
℃以下とする。当該加熱処理により、絶縁膜23に含まれる水、水素等を放出させること
が可能である。
ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行う。
次に、絶縁膜23上に窒化絶縁膜25を形成する。窒化絶縁膜25は、スパッタリング
法、CVD法等を用いて形成することができる。
窒化絶縁膜25としてプラズマCVD法により窒化シリコン膜を形成する場合、シリコ
ンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いる。原料ガスとして、
窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活
性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素
の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され
、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成するこ
とができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコン
を含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してし
まい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原
料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、好ましくは10以
上50以下とすることが好ましい。
ここでは、プラズマCVD装置の処理室に、流量50sccmのシラン、流量5000
sccmの窒素、及び流量100sccmのアンモニアを原料ガスとし、処理室の圧力を
200Pa、基板温度を220℃とし、27.12MHzの高周波電源を用いて1000
Wの高周波電力を平行平板電極に供給したプラズマCVD法により、厚さ50nmの窒化
シリコン膜を形成する。なお、プラズマCVD装置は電極面積が6000cmである平
行平板型のプラズマCVD装置であり、供給した電力を単位面積あたりの電力(電力密度
)に換算すると1.7×10−1W/cmである。
以上の工程により、絶縁膜23、及び水素分子及びアンモニア分子の放出量の少ない窒
化絶縁膜25で構成される保護膜26を形成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150℃以上基板
歪み点未満、好ましくは200℃以上450℃以下、更に好ましくは300℃以上450
℃以下とする。
以上の工程により、酸化物半導体膜を有するトランジスタ上に、水素分子及びアンモニ
ア分子の放出量の少ない窒化絶縁膜を形成することができる。また、電気特性の変動が抑
制され、信頼性が向上されたトランジスタを作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1と異なる構造のトランジスタについて、図3を用いて
説明する。本実施の形態に示すトランジスタ3は、実施の形態1に示すトランジスタと比
較して、トップゲート構造のトランジスタである点が異なる。
図3(A)及び図3(B)に、トランジスタ3の上面図及び断面図を示す。図3(A)
はトランジスタ3の上面図であり、図3(B)は、図3(A)の一点鎖線A−B間の断面
図である。なお、図3(A)では、明瞭化のため、基板31、下地絶縁膜33、トランジ
スタ3の構成要素の一部(例えば、絶縁膜37、窒化絶縁膜39など)を省略している。
図3に示すトランジスタ3は、下地絶縁膜33上に形成される酸化物半導体膜34と、
酸化物半導体膜34に接する一対の電極35と、下地絶縁膜33、酸化物半導体膜34、
及び一対の電極35に接するゲート絶縁膜40と、ゲート絶縁膜40を介して酸化物半導
体膜34と重なるゲート電極41とを有する。
本実施の形態に示すトランジスタ3に設けられるゲート絶縁膜40は、絶縁膜37及び
窒化絶縁膜39で構成される。絶縁膜37は、実施の形態1に示すゲート絶縁膜18に示
す酸化絶縁膜を適宜用いることで、酸化物半導体膜34とゲート絶縁膜40の界面準位を
低減することができる。窒化絶縁膜39は、実施の形態1に示す窒化絶縁膜25に示すよ
うな、昇温脱離ガス分析法において、水素分子の放出量が5×1021分子/cm未満
、好ましくは3×1021分子/cm以下、さらに好ましくは1×1021分子/cm
以下であり、且つアンモニア分子の放出量が1×1022分子/cm未満、好ましく
は5×1021分子/cm以下、さらに好ましくは1×1021分子/cm以下であ
る窒化絶縁膜を用いることができる。窒化絶縁膜39から放出される水素分子量及びアン
モニア分子量が少ないため、トランジスタ3に含まれる酸化物半導体膜34への水素及び
窒素の移動量が少ない。
このため、トランジスタ3に設けられるゲート絶縁膜40から酸化物半導体膜34への
水素及び窒素の移動量が少なく、酸化物半導体膜34中の水素及び窒素の濃度を低減する
ことができる。また、トランジスタ3に設けられるゲート絶縁膜として窒化絶縁膜39が
設けられているため、外部から酸化物半導体膜34への水の侵入を抑制することができる
。即ち、酸化物半導体膜34への水に含まれる水素の侵入を抑制することができる。以上
の結果、しきい値電圧のマイナスシフトを抑制することができると共に、電気特性のばら
つきを低減することができる。また、トランジスタのソース及びドレインにおけるリーク
電流を、代表的には、オフ電流を低減することが可能である。
以下に、トランジスタ3の他の構成の詳細について説明する。
基板31は、実施の形態1に示す基板11に列挙する基板を適宜用いることができる。
下地絶縁膜33は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を
用いて形成することが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化絶縁膜は、加熱処理により酸化物半導体膜に酸素を拡散させることができる。下地絶縁
膜33の代表例としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガ
リウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム
等がある。
下地絶縁膜33は、50nm以上、好ましくは200nm以上3000nm以下、好ま
しくは300nm以上1000nm以下とする。下地絶縁膜33を厚くすることで、下地
絶縁膜33の酸素分子の放出量を増加させることができると共に、下地絶縁膜33及び後
に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。
ここで、「加熱により酸素の一部が脱離する」とは、TDS分析にて、酸素原子に換算
しての酸素の放出量が1.0×1018atoms/cm以上、好ましくは3.0×1
20atoms/cm以上であることをいう。
酸化物半導体膜34は、実施の形態1に示す酸化物半導体膜19と同様に形成すること
ができる。
一対の電極35は、実施の形態1に示す一対の電極21と同様に形成することができる
。なお、一対の電極35において、チャネル幅方向における長さが酸化物半導体膜34よ
り長く、更にはチャネル長方向と交差する端部を覆う構造とし、一対の電極35及び酸化
物半導体膜34の接触面積を増大させることで、酸化物半導体膜34と一対の電極35と
の接触抵抗を低減することが可能であり、トランジスタのオン電流を高めることができる
なお、本実施の形態では、一対の電極35を酸化物半導体膜34及び絶縁膜37の間に
設けたが、下地絶縁膜33及び酸化物半導体膜34の間に設けてもよい。
また、ゲート絶縁膜40及びゲート電極上に、実施の形態1と同様に絶縁膜23及び窒
化絶縁膜25を設けることで、さらに外部から酸化物半導体膜を有するトランジスタ3へ
の水の侵入を抑制することができる。
ゲート電極41は、実施の形態1に示すゲート電極15と同様に形成することができる
次に、図3に示すトランジスタの作製方法について、図4を用いて説明する。
図4(A)に示すように、基板31上に下地絶縁膜33を形成する。次に、下地絶縁膜
33上に酸化物半導体膜34を形成する。
下地絶縁膜33は、スパッタリング法、CVD法等により形成する。
下地絶縁膜33として、加熱により酸素の一部が脱離する酸化絶縁膜をスパッタリング
法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素
及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を6
%以上100%以下にすることが好ましい。
また、下地絶縁膜33としてCVD法で酸化絶縁膜を形成する場合、原料ガス由来の水
素または水が酸化絶縁膜中に混入される場合がある。このため、CVD法で酸化絶縁膜を
形成した後、脱水素化または脱水化として、加熱処理を行うことが好ましい。
さらに、CVD法で形成した酸化絶縁膜に、酸素を導入することで、加熱により脱離す
る酸素量を増加させることができる。酸化絶縁膜に酸素を導入する方法としては、イオン
注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プ
ラズマ処理等がある。
ここで、酸化物半導体膜34は、実施の形態1に示す酸化物半導体膜19と同様の形成
方法を適宜用いることができる。
また、CAAC−OS膜に含まれる結晶部の配向を高めるためには、酸化物半導体膜の
下地絶縁膜である、下地絶縁膜33の表面の平坦性を高めることが好ましい。代表的には
、下地絶縁膜33の平均面粗さ(Ra)が1nm以下、0.3nm以下、または0.1n
m以下にできる。なお、Raは、JIS B0601で定義されている算術平均粗さを曲
面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差
の絶対値を平均した値」で表現でき、数式(2)にて定義される。
Figure 2021007178
ここで、指定面とは、粗さ計測の対象となる面であり、座標(x,y,f(x
)),(x,y,f(x,y)),(x,y,f(x,y)),(
,y,f(x,y))の4点で表される四角形の領域とし、指定面をxy平面
に投影した長方形の面積をS、基準面の高さ(指定面の平均の高さ)をZとする。R
aは原子間力顕微鏡(AFM:Atomic Force Microscope)にて
測定可能である。
下地絶縁膜33の表面の平坦性を高める平坦化処理としては、化学的機械的研磨(Ch
emical Mechanical Polishing:CMP)処理、ドライエッ
チング処理、真空のチャンバーに不活性ガス、例えばアルゴンガスを導入し、被処理面を
陰極とする電界をかけて、表面の微細な凹凸を平坦化するプラズマ処理(いわゆる逆スパ
ッタ)等の一または複数を適用することができる。
次に、加熱処理を行うことが好ましい。当該加熱処理により、下地絶縁膜33に含まれ
る酸素の一部を、下地絶縁膜33及び酸化物半導体膜34の界面近傍に拡散させることが
できる。この結果、下地絶縁膜33及び酸化物半導体膜34の界面近傍における界面準位
を低減することができる。
加熱処理の温度は、代表的には、150℃以上基板歪み点未満、好ましくは250℃以
上450℃以下、更に好ましくは300℃以上450℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲
気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれな
いことが好ましい。処理時間は3分〜24時間とする。
次に、図4(B)に示すように、一対の電極35を形成する。一対の電極35は実施の
形態1に示す一対の電極21と同様の形成方法を適宜用いることができる。または、印刷
法またはインクジェット法により一対の電極35を形成することができる。
次に、図4(C)に示すように、ゲート絶縁膜40を構成する絶縁膜37及び窒化絶縁
膜39を形成する。
絶縁膜37は、スパッタリング法、CVD法、蒸着法等で形成する。
窒化絶縁膜39は、実施の形態1に示す窒化絶縁膜25と同様に形成することで、昇温
脱離ガス分析法において、水素分子の放出量が5×1021分子/cm未満、好ましく
は3×1021分子/cm以下、さらに好ましくは1×1021分子/cm以下であ
り、且つアンモニア分子の放出量が1×1022分子/cm未満、好ましくは5×10
21分子/cm以下、さらに好ましくは1×1021分子/cm以下である窒化絶縁
膜を形成することができる。
次に、図4(D)に示すように、ゲート絶縁膜40上にゲート電極41を形成する。ゲ
ート電極41は、実施の形態1に示すゲート電極15の形成方法を適宜用いることができ
る。
次に、実施の形態1と同様に、加熱処理を行ってもよい。該加熱処理の温度は、代表的
には、150℃以上基板歪み点未満、好ましくは250℃以上450℃以下、更に好まし
くは300℃以上450℃以下とする。
以上の工程により、電気特性の変動が抑制され、信頼性が向上されたトランジスタを作
製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、実施の形態1及び実施の形態2と異なる構造のトランジスタについ
て、図5を用いて説明する。本実施の形態に示すトランジスタ5は、酸化物半導体膜を介
して対向する複数のゲート電極を有することを特徴とする。
図5に示すトランジスタ5は、基板11上に設けられるゲート電極15と、基板11及
びゲート電極15上に形成されるゲート絶縁膜18と、ゲート絶縁膜18を介して、ゲー
ト電極15と重なる酸化物半導体膜19と、酸化物半導体膜19に接する一対の電極21
と、を有する。また、ゲート絶縁膜18、酸化物半導体膜19、及び一対の電極21上に
は、絶縁膜23及び窒化絶縁膜25で構成される保護膜26が形成される。また、保護膜
26を介して酸化物半導体膜19と重畳するゲート電極61を有する。
ゲート電極61は、実施の形態1に示すゲート電極15と同様に形成することができる
本実施の形態に示すトランジスタ5は、酸化物半導体膜19を介して対向するゲート電
極15及びゲート電極61を有する。ゲート電極15とゲート電極61に異なる電位を印
加することで、トランジスタ5のしきい値電圧を制御することができる。または、ゲート
電極15及びゲート電極61に同電位を印加することで、トランジスタ5のオン電流を増
加させることができる。また、酸化物半導体膜19及びゲート電極61の間に、昇温脱離
ガス分析法において、水素分子の放出量が5×1021分子/cm未満、好ましくは3
×1021分子/cm以下、さらに好ましくは1×1021分子/cm以下であり、
且つアンモニア分子の放出量が1×1022分子/cm未満、好ましくは5×1021
分子/cm以下、さらに好ましくは1×1021分子/cm以下である窒化絶縁膜を
設けることで、窒化絶縁膜から酸化物半導体膜19への水素及びアンモニアの移動量が少
なく、酸化物半導体膜19中の水素及び窒素の濃度を低減することができる。また、酸化
物半導体膜19及びゲート電極61の間に窒化絶縁膜25を設けられているため、外部か
ら酸化物半導体膜19への水の侵入を抑制することができる。即ち、酸化物半導体膜19
への水に含まれる水素の侵入を抑制することができる。以上の結果、しきい値電圧のマイ
ナスシフトを抑制することができると共に、電気特性のばらつきを低減することができる
(実施の形態4)
本実施の形態では、酸化物半導体膜への水素及び窒素の移動を抑制すると共に、酸化物
半導体膜の酸素欠損を低減することが可能なトランジスタ及び保護膜の構造について、図
6を用いて説明する。なお、実施の形態1と重複する構成に関しては説明を省略する。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜に含まれる酸素欠損は、
トランジスタの電気特性の不良に繋がる。例えば、膜中に酸素欠損が含まれている酸化物
半導体を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリ
ーオン特性となりやすい。これは、酸化物半導体に含まれる酸素欠損に起因して電荷が生
じてしまい、低抵抗化するためである。
また、酸化物半導体膜に酸素欠損が含まれると、経時変化やバイアス温度ストレス試験
(以下、BT(Bias−Temperature)ストレス試験ともいう。)により、
トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大してしまうという問題
がある。
このため、本実施の形態では、しきい値電圧のマイナスシフトを抑制した、優れた電気
特性を有するトランジスタ及びその作製方法について、説明する。また、経時変化や光B
Tストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタ及びその作製
方法について、説明する。
図6(A)及び図6(B)に、半導体装置が有するトランジスタ7の上面図及び断面図
を示す。図6(A)はトランジスタ7の上面図であり、図6(B)は、図6(A)の一点
鎖線A−B間の断面図である。なお、図6(A)では、明瞭化のため、基板11、トラン
ジスタ7の構成要素の一部(例えば、ゲート絶縁膜18)、絶縁膜24a、絶縁膜24b
、窒化絶縁膜25、平坦化膜27などを省略している。
図6(A)及び図6(B)に示すトランジスタ7は、基板11上に設けられるゲート電
極15と、基板11及びゲート電極15上に形成されるゲート絶縁膜18と、ゲート絶縁
膜18を介して、ゲート電極15と重なる酸化物半導体膜19と、酸化物半導体膜19に
接する一対の電極21とを有する。また、ゲート絶縁膜18、酸化物半導体膜19、及び
一対の電極21上には、絶縁膜24a、絶縁膜24b、及び窒化絶縁膜25で構成される
保護膜28が形成される。また、保護膜28上に平坦化膜27を設けてもよい。また、保
護膜28及び平坦化膜27に形成される開口部30において、一対の電極21の一方と接
続する導電膜29を設けてもよい。
本実施の形態に示すトランジスタ7において、酸化物半導体膜19に接するように、絶
縁膜24aが形成されている。絶縁膜24aは、酸素を透過する酸化絶縁膜である。なお
、絶縁膜24aは、後に形成する絶縁膜24bを形成する際の、酸化物半導体膜19への
ダメージ緩和膜としても機能する。
酸素を透過する酸化絶縁膜としては、厚さが5nm以上150nm以下、好ましくは5
nm以上50nm以下、好ましくは10nm以上30nm以下の酸化シリコン、酸化窒化
シリコン等を用いることができる。
また、絶縁膜24aは、欠陥が少ないことが好ましく、代表的には、ESR測定により
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
3×1017spins/cm以下、更には5.0×1016spins/cm以下
であることが好ましい。これは、絶縁膜24aに含まれる欠陥密度が多いと、当該欠陥に
酸素が結合してしまい、絶縁膜24aにおける酸素の透過量が減少してしまうためである
また、絶縁膜24aと酸化物半導体膜19との界面に欠陥が少ないことが好ましく、代
表的には、磁場の向きを膜面に対して平行に印加したESR測定により、酸化物半導体膜
中の酸素欠損に由来するg=1.93に現れる信号のスピン密度が1×1017spin
s/cm以下、更には検出下限以下であることが好ましい。酸化物半導体膜19の酸素
欠損に由来するスピン密度を上記スピン密度以下とすることで、酸化物半導体膜を有する
トランジスタのVg−Id特性において、ドレイン電圧が異なる場合のトランジスタがオ
ン状態となるゲート電圧のバラツキを低減できる。
なお、絶縁膜24aにおいては、外部から絶縁膜24aに入った酸素が全て絶縁膜24
aの外部に移動せず、絶縁膜24aにとどまる酸素もある。また、絶縁膜24aに酸素が
入ると共に、絶縁膜24aに含まれる酸素が絶縁膜24aの外部へ移動することで、絶縁
膜24aにおいて酸素の移動が生じる場合もある。
絶縁膜24aとして酸素を透過する酸化絶縁膜を形成すると、絶縁膜24a上に設けら
れる、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜から脱離される酸
素を、絶縁膜24aを介して酸化物半導体膜19に移動させることができる。
絶縁膜24aに接するように絶縁膜24bが形成されている。絶縁膜24bは、化学量
論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いて形成する。化学量論的
組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜は、加熱により酸素の一部が脱離す
る。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜は、実施の形態2の
下地絶縁膜33と同様に、TDS分析にて、酸素原子に換算しての酸素の放出量が1.0
×1018atoms/cm以上、好ましくは3.0×1020atoms/cm
上である酸化絶縁膜である。
絶縁膜24aとしては、プラズマCVD装置の真空排気された処理室内に載置された基
板を180℃以上400℃以下、さらに好ましくは200℃以上370℃以下に保持し、
処理室に原料ガスを導入して処理室内における圧力を30Pa以上250Pa以下、さら
に好ましくは40Pa以上200Pa以下とし、処理室内に設けられる電極に高周波電力
を供給する条件により、絶縁膜24aとして酸化シリコン膜または酸化窒化シリコン膜を
形成することができる。
なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、
絶縁膜24aに含まれる水素含有量を低減することが可能である。この結果、絶縁膜24
aに混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを
抑制することができる。
絶縁膜24bとしては、厚さが30nm以上500nm以下、好ましくは50nm以上
400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜24bは、欠陥が少ないことが好ましく、代表的には、ESR測定により
、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が
1×1018spins/cm以下であることが好ましい。なお、絶縁膜24bは、絶
縁膜24aと比較して酸化物半導体膜19から離れているため、絶縁膜24aより、欠陥
密度が多くともよい。
絶縁膜24bとしては、プラズマCVD装置の真空排気された処理室内に載置された基
板を180℃以上260℃以下、さらに好ましくは180℃以上240℃以下に保持し、
処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さ
らに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.1
7W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0.
35W/cm以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化
シリコン膜を形成する。
絶縁膜24bの成膜条件として、上記圧力の処理室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜24b中における酸素含有量が化学量論比よりも多
くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱
いため、後の工程の加熱により酸素の一部が脱離する。この結果、化学量論的組成を満た
す酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成する
ことができる。また、酸化物半導体膜19上に絶縁膜24aが設けられている。このため
、絶縁膜24bの形成工程において、絶縁膜24aが酸化物半導体膜19へのダメージ緩
和膜として機能する。この結果、酸化物半導体膜19へのダメージを低減しつつ、パワー
密度の高い高周波電力を用いて絶縁膜24bを形成することができる。
加熱しながら絶縁膜24bを絶縁膜24a上に形成することで、酸化物半導体膜19に
酸素を移動させ、酸化物半導体膜19に含まれる酸素欠損を補填することが可能である。
または、絶縁膜24a上に絶縁膜24bを形成した後加熱処理することより、酸素を酸化
物半導体膜19に移動させ、酸化物半導体膜19に含まれる酸素欠損を補填することが可
能である。この結果、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
酸化物半導体膜19のバックチャネル(酸化物半導体膜19において、ゲート電極15
と対向する面と反対側の面)に、酸素を透過する酸化絶縁膜を介して、化学量論的組成を
満たす酸素よりも多くの酸素を含む酸化絶縁膜を設けることで、酸化物半導体膜19のバ
ックチャネル側に酸素を移動させることが可能であり、当該領域の酸素欠損を低減するこ
とができる。
なお、絶縁膜24bの形成工程において、酸化物半導体膜19にダメージが入らない場
合は、絶縁膜24aを設けず、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
絶縁膜である絶縁膜24bのみを保護膜として設けてもよい。
絶縁膜24b上に、窒化絶縁膜25が形成されている。窒化絶縁膜25を設けることで
、窒化絶縁膜から酸化物半導体膜19への水素及びアンモニアの移動量が少なく、酸化物
半導体膜19中の水素及び窒素の濃度を低減することができる。また、トランジスタ7上
には窒化絶縁膜25が設けられているため、外部から酸化物半導体膜19への水の侵入を
抑制することができる。即ち、酸化物半導体膜19への水に含まれる水素の侵入を抑制す
ることができる。なお、窒化絶縁膜25の酸素ブロッキング性が高いと、絶縁膜24bに
含まれる酸素が外部に移動することを抑制でき、絶縁膜24bに含まれる酸素を酸化物半
導体膜19に移動させることが可能であるため好ましい。以上の結果、しきい値電圧のマ
イナスシフトを抑制することができると共に、電気特性のばらつきを低減することができ
る。また、トランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ
電流を低減することが可能である。また、経時変化や光BTストレス試験による電気特性
の変動を抑制することができる。
平坦化膜27は、アクリル樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂、ポリイミド
、ポリアミド等の有機材料を用いることができる。また上記有機材料の他に、シリコーン
樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させて
、平坦化膜を形成してもよい。
平坦化膜27として用いられている有機材料は、無機絶縁膜と比較して水や気体を含む
ため、加熱処理により当該水や気体が酸化物半導体膜に移動する場合がある。また、外部
からの水を透過させやすい。これらのため、平坦化膜27を形成すると、当該水や気体に
よって酸化物半導体膜を有するトランジスタの電気特性変動が生じ、トランジスタの信頼
性が低下する可能性がある。
そこで、図6に示すトランジスタ7のように、トランジスタ7と平坦化膜27の間に、
水の侵入を抑制する機能を有する窒化絶縁膜25を設けることが好ましい。
また、絶縁膜24bと平坦化膜27との間に窒化絶縁膜25を設けることで、窒化絶縁
膜25及び平坦化膜27の密着性が向上するため、好ましい。
導電膜29は、一対の電極21に示す材料を適宜用いることができる。また、導電膜2
9は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を含
むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、ゲート絶縁膜18として、化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化絶縁膜を用いてもよい。ゲート絶縁膜18に化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化絶縁膜を用いることで、酸化物半導体膜19及びゲート絶縁膜18の界
面における界面準位を低減することが可能であり、しきい値電圧のマイナスシフト、及び
トランジスタの電気特性のばらつきを低減することができる。
また、実施の形態1の図2(C)の工程に示す、酸化物半導体膜19上に一対の電極2
1を形成した後、酸化物半導体膜19を酸素雰囲気で発生させたプラズマに曝し、酸化物
半導体膜19に酸素を供給して、酸素欠損の少ない酸化物半導体膜を形成してもよい。酸
素雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに
、プラズマ処理において、基板11側にバイアスを印加しない状態で発生したプラズマに
酸化物半導体膜19を曝すことが好ましい。この結果、酸化物半導体膜19にダメージを
与えず、且つ酸素を供給することが可能であり、酸化物半導体膜19に含まれる酸素欠損
量を低減することができる。また、一対の電極21を形成する際のエッチング処理により
酸化物半導体膜19の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除
去することができる。
以上の工程により、電気特性の変動が抑制され、信頼性が向上されたトランジスタを作
製することができる。また、経時変化や光BTストレス試験による電気特性の変動の少な
い、代表的にはしきい値電圧の変動が小さく、信頼性の高いトランジスタを作製すること
ができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、実施の形態2とは異なるゲート絶縁膜の構造について、図7を用い
て説明する。
図7(A)及び図7(B)に、半導体装置が有するトランジスタ9の上面図及び断面図
を示す。図7(A)はトランジスタ9の上面図であり、図7(B)は、図7(A)の一点
鎖線A−B間の断面図である。なお、図7(A)では、明瞭化のため、基板31、下地絶
縁膜33、トランジスタ9の構成要素の一部(例えば、絶縁膜38a、絶縁膜38b、窒
化絶縁膜39)、平坦化膜43などを省略している。
図7(A)及び図7(B)に示すトランジスタ9は、下地絶縁膜33上に形成される酸
化物半導体膜34と、酸化物半導体膜34に接する一対の電極35とを有する。また、絶
縁膜38a、絶縁膜38b、及び窒化絶縁膜39で構成されるゲート絶縁膜42と、ゲー
ト絶縁膜42を介して酸化物半導体膜34と重なるゲート電極41とを有する。また、ゲ
ート絶縁膜42及びゲート電極41を覆う平坦化膜43を有してもよい。また、ゲート絶
縁膜42及び平坦化膜43の開口部47において、一対の電極35の一方と接する導電膜
45とを有してもよい。
本実施の形態に示すトランジスタ9において、酸化物半導体膜34に接するように、絶
縁膜38aが形成されている。絶縁膜38aは、酸素を透過する酸化絶縁膜である。絶縁
膜38aは、実施の形態4に示す絶縁膜24aを適宜用いることができる。
絶縁膜38aとして酸素を透過する酸化絶縁膜を形成すると、絶縁膜38a上に設けら
れる、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜から脱離される酸
素を、絶縁膜38aを介して酸化物半導体膜34に移動させることができる。
絶縁膜38aに接するように絶縁膜38bが形成されている。絶縁膜38bは化学量論
的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であり、実施の形態4に示す絶縁
膜24bを適宜用いることができる。
加熱しながら絶縁膜38bを絶縁膜38a上に形成することで、酸化物半導体膜34に
酸素を移動させ、酸化物半導体膜34に含まれる酸素欠損を補填することが可能である。
または、絶縁膜38a上に絶縁膜38bを形成した後加熱処理することより、酸素を酸化
物半導体膜34に移動させ、酸化物半導体膜34に含まれる酸素欠損を補填することが可
能である。この結果、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
ゲート絶縁膜として、欠陥の少ない絶縁膜を用いることで、しきい値電圧のマイナスシ
フト、及びトランジスタの電気特性のばらつきを低減することができる。
なお、絶縁膜38bの形成工程において、酸化物半導体膜34にダメージが入らない場
合は、絶縁膜38aを設けず、加熱により酸素の一部が脱離する酸化絶縁膜である絶縁膜
38bのみを設けてもよい。
絶縁膜38b上に、窒化絶縁膜39が形成されている。窒化絶縁膜39を設けることで
、窒化絶縁膜から酸化物半導体膜34への水素及びアンモニアの移動量が少なく、酸化物
半導体膜34中の水素及び窒素の濃度を低減することができる。また、トランジスタ9上
には窒化絶縁膜39が設けられているため、外部から酸化物半導体膜34への水の侵入を
抑制することができる。即ち、酸化物半導体膜34への水に含まれる水素の侵入を抑制す
ることができる。なお、窒化絶縁膜39の酸素ブロッキング性が高いと、絶縁膜38bに
含まれる酸素が外部に移動することを抑制でき、絶縁膜38bに含まれる酸素を酸化物半
導体膜34に移動させることが可能であるため好ましい。以上の結果、しきい値電圧のマ
イナスシフトを抑制することができると共に、電気特性のばらつきを低減することができ
る。また、トランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ
電流を低減することが可能である。また、経時変化や光BTストレス試験による電気特性
の変動を抑制することができる。
平坦化膜43は、実施の形態4に示す平坦化膜27の材料を適宜用いることができる。
なお、絶縁膜38bと平坦化膜43との間に窒化絶縁膜39を設けることで、窒化絶縁
膜39及び平坦化膜43の密着性が向上するため、好ましい。
導電膜45は、実施の形態4に示す導電膜29の材料を適宜用いることができる。
また、実施の形態4と同様に、実施の形態2の図4(B)の工程に示す、酸化物半導体
膜34上に一対の電極35を形成した後、酸化物半導体膜34を酸素雰囲気で発生させた
プラズマに曝し、酸化物半導体膜34に酸素を供給して、酸素欠損の少ない酸化物半導体
膜を形成してもよい。この結果、酸化物半導体膜34に酸素を供給することが可能であり
、酸化物半導体膜34に含まれる酸素欠損量を低減することができる。
以上の工程により、電気特性の変動が抑制され、信頼性が向上されたトランジスタを作
製することができる。また、経時変化や光BTストレス試験による電気特性の変動の少な
い、代表的にはしきい値電圧の変動が小さく、信頼性の高いトランジスタを作製すること
ができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
(実施の形態6)
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置(表
示装置ともいう。)を作製することができる。また、トランジスタを含む駆動回路の一部
または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することが
できる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装
置の例について、図8乃至図11を用いて説明する。なお、図9(A)、図9(B)及び
図10は、図8(B)中でM−Nの一点鎖線で示した部位の断面構成を示す断面図である
図8(A)において、第1の基板901上に設けられた画素部902を囲むようにして
、シール材905が設けられ、第2の基板906によって封止されている。図8(A)に
おいては、第1の基板901上のシール材905によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動
回路903、及び走査線駆動回路904が実装されている。また、信号線駆動回路903
、走査線駆動回路904、または画素部902に与えられる各種信号及び電位は、FPC
(Flexible printed circuit)918a、FPC918bから
供給されている。
図8(B)及び図8(C)において、第1の基板901上に設けられた画素部902と
、走査線駆動回路904とを囲むようにして、シール材905が設けられている。また画
素部902と、走査線駆動回路904の上に第2の基板906が設けられている。よって
画素部902と、走査線駆動回路904とは、第1の基板901とシール材905と第2
の基板906とによって、表示素子と共に封止されている。図8(B)及び図8(C)に
おいては、第1の基板901上のシール材905によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動
回路903が実装されている。図8(B)及び図8(C)においては、信号線駆動回路9
03、走査線駆動回路904、または画素部902に与えられる各種信号及び電位は、F
PC918から供給されている。
また図8(B)及び図8(C)においては、信号線駆動回路903を別途形成し、第1
の基板901に実装している例を示しているが、この構成に限定されない。走査線駆動回
路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部
のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(C
hip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape
Automated Bonding)方法などを用いることができる。図8(A)は、
COG方法により信号線駆動回路903、走査線駆動回路904を実装する例であり、図
8(B)は、COG方法により信号線駆動回路903を実装する例であり、図8(C)は
、TAB方法により信号線駆動回路903を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源(照明装置含む。)を指す。また、コネクター、例えばFPCもしくはTCPが取り
付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または表
示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置
に含むものとする。
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有し
ており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう。)、発光素
子(発光表示素子ともいう。)、を用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Elect
ro Luminescence)素子、有機EL素子等が含まれる。また、電子インク
など、電気的作用によりコントラストが変化する表示媒体も適用することができる。
図9(A)に示す表示装置は、接続端子電極915及び端子電極916を有しており、
接続端子電極915及び端子電極916はFPC918が有する端子と異方性導電剤91
9を介して、電気的に接続されている。
接続端子電極915は、第1の電極930と同じ導電膜から形成され、端子電極916
は、トランジスタ910、911の一対の電極と同じ導電膜で形成されている。
図9(B)に示す表示装置は、接続端子電極915a、915b及び端子電極916を
有しており、接続端子電極915a、915b及び端子電極916はFPC918が有す
る端子と異方性導電剤919を介して、電気的に接続されている。
接続端子電極915aは、第1の電極930と同じ導電膜から形成され、接続端子電極
915bは、第2の電極941と同じ導電膜から形成され、端子電極916は、トランジ
スタ910、911の一対の電極と同じ導電膜で形成されている。
また、図10で示すように、半導体装置は接続端子電極955及び端子電極916を有
しており、接続端子電極955及び端子電極916はFPC918が有する端子と異方性
導電剤919を介して、電気的に接続されている。
接続端子電極955は、第2の電極951と同じ導電膜から形成され、端子電極916
は、トランジスタ910、911の一対の電極と同じ導電膜で形成されている。
また、第1の基板901上に設けられた画素部902と、走査線駆動回路904は、ト
ランジスタを複数有しており、図9及び図10では、画素部902に含まれるトランジス
タ910と、走査線駆動回路904に含まれるトランジスタ911とを例示している。図
9(A)では、トランジスタ910及びトランジスタ911上には実施の形態1に示す保
護膜26または実施の形態4に示す保護膜28に相当する絶縁膜924が設けられ、図9
(B)では、絶縁膜924の上にさらに平坦化膜921が設けられている。なお、絶縁膜
923は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ910、トランジスタ911として、上記実施の形態
で示したトランジスタを適用することができる。
また、図10では、絶縁膜924上において、駆動回路用のトランジスタ911の酸化
物半導体膜のチャネル形成領域と重なる位置に導電膜917が設けられている例を示して
いる。本実施の形態では、導電膜917を第1の電極930と同じ導電膜で形成する。導
電膜917を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、B
Tストレス試験前後におけるトランジスタ911のしきい値電圧の変動量をさらに低減す
ることができる。また、導電膜917の電位は、トランジスタ911のゲート電極と同じ
でもよいし、異なっていても良く、導電膜を第2のゲート電極として機能させることもで
きる。また、導電膜917の電位は、GND、0V、或いはフローティング状態であって
もよい。
また、導電膜917は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部
(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮
蔽機能)も有する。導電膜917の遮蔽機能により、静電気などの外部の電場の影響によ
りトランジスタの電気的な特性が変動することを防止することができる。導電膜917は
、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部902に設けられたトランジスタ910は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
表示素子に電圧を印加する第1の電極及び第2の電極(画素電極、共通電極、対向電極
などともいう)においては、取り出す光の方向、電極が設けられる場所、及び電極のパタ
ーン構造によって透光性、反射性を選択すればよい。
第1の電極930、第2の電極931、第2の電極941は、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、I
TOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物など
の透光性を有する導電性材料を用いることができる。
また、第1の電極930、第2の電極931、第2の電極941は、タングステン(W
)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V
)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル
(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(A
g)等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用い
て形成することができる。
また、第1の電極930、第2の電極931、第2の電極941として、導電性高分子
(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性
高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポ
リアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはそ
の誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若
しくはその誘導体などがあげられる。
図9に表示素子として液晶素子を用いた液晶表示装置の例を示す。図9(A)は、縦電
界方式を採用する例である。
図9(A)において、表示素子である液晶素子913は、第1の電極930、第2の電
極931、及び液晶層908を含む。なお、液晶層908を挟持するように配向膜として
機能する絶縁膜932、絶縁膜933が設けられている。また、第2の電極931は第2
の基板906側に設けられ、第1の電極930と第2の電極931とは液晶層908を介
して重なる構成となっている。
図9(B)は、横電界方式の一例として、FFS(Fringe Field Swi
tching)モードを採用する例である。
図9(B)において、表示素子である液晶素子943は、平坦化膜921上に形成され
る第1の電極930、第2の電極941、及び液晶層908を含む。第2の電極941は
共通電極として機能する。第1の電極930及び第2の電極941の間には絶縁膜944
が設けられている。絶縁膜944は窒化シリコン膜を用いて形成する。なお、液晶層90
8を挟持するように配向膜として機能する絶縁膜932、絶縁膜933が設けられている
また、スペーサ935は絶縁膜を選択的にエッチングすることで得られる柱状のスペー
サであり、第1の電極930と第2の電極931との間隔(セルギャップ)を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示
す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等
方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくて
もよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破
壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができ
る。よって液晶表示装置の生産性を向上させることが可能となる。
第1の基板901及び第2の基板906はシール材925によって固定されている。シ
ール材925は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
なお、図9(A)に示す液晶表示装置においては、シール材925は、ゲート絶縁膜9
22と接し、平坦化膜921がシール材925の内側に設けられている。なお、ゲート絶
縁膜922は、窒化シリコン膜及び酸化窒化シリコン膜を積層して形成する。また、絶縁
膜924を選択的にエッチングする際に、ゲート絶縁膜922の上層の酸化窒化シリコン
膜をエッチングして、窒化シリコン膜を露出させることが好ましい。この結果、シール材
925とゲート絶縁膜922に形成される窒化シリコン膜が接する構造となり、外部から
の水がシール材925の内部に侵入することを抑制することが可能である。
また、図9(B)に示す液晶表示装置において、シール材925は絶縁膜924と接し
ている。平坦化膜921がシール材925の内側に設けられていると共に、シール材92
5と絶縁膜924の表面の窒化シリコン膜が接するため、外部からの水がシール材925
の内部に侵入することを抑制することが可能である。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸
化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対し
て1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分で
あるため、画素における開口率を高めることができる。
また、表示装置において、ブラックマトリクス(遮光膜)、偏光部材、位相差部材、反
射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(R
は赤、Gは緑、Bは青を表す。)の三色に限定されない。例えば、RGBW(Wは白を表
す。)、またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
図11に、図9(A)に示す表示装置において、基板906に設けられた第2の電極9
31と電気的に接続するための共通接続部(パッド部)を、基板901上に形成する例を
示す。
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、
共通接続部の開口部と使い分けて呼ぶこととする。また、図9及び図11では、画素部9
02と共通接続部とで同じ縮尺で図示しておらず、例えば共通接続部の一点鎖線I−Jの
長さが500μm程度であるのに対して、画素部902のトランジスタのサイズは50μ
m未満であり、実際には10倍以上面積サイズが大きいが、分かりやすくするため、図9
及び図11では、画素部902と共通接続部の縮尺をそれぞれ変えて図示している。
共通接続部は、基板901と基板906とを接着するためのシール材と重なる位置に配
置され、シール材に含まれる導電性粒子を介して第2の電極931と電気的に接続される
。または、シール材と重ならない箇所(但し、画素部を除く)に共通接続部を設け、共通
接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第2の電極9
31と電気的に接続してもよい。
図11(A)は、共通接続部の断面図であり、図11(B)に示す上面図のI−Jに相
当する。
共通電位線975は、ゲート絶縁膜922上に設けられ、図9に示すトランジスタ91
0のソース電極971またはドレイン電極973と同じ材料及び同じ工程で作製される。
また、共通電位線975は、絶縁膜924及び平坦化膜921で覆われ、絶縁膜924
及び平坦化膜921は、共通電位線975と重なる位置に複数の開口部を有している。こ
の開口部は、トランジスタ910のソース電極971またはドレイン電極973の一方と
、第1の電極930とを接続するコンタクトホールと同じ工程で作製される。
また、共通電位線975及び共通電極977が開口部において接続する。共通電極97
7は、平坦化膜921上に設けられ、接続端子電極915や、画素部の第1の電極930
と同じ材料及び同じ工程で作製される。
このように、画素部902のスイッチング素子の作製工程と共通させて共通接続部を作
製することができる。
共通電極977は、シール材に含まれる導電性粒子と接触する電極であり、基板906
の第2の電極931と電気的に接続が行われる。
また、図11(C)に示すように、共通電位線985を、トランジスタ910のゲート
電極と同じ材料、同じ工程で作製してもよい。
図11(C)に示す共通接続部において、共通電位線985は、ゲート絶縁膜922、
絶縁膜924、及び平坦化膜921の下層に設けられ、ゲート絶縁膜922、絶縁膜92
4、及び平坦化膜921は、共通電位線985と重なる位置に複数の開口部を有する。該
開口部は、トランジスタ910のソース電極971またはドレイン電極973の一方と第
1の電極930とを接続するコンタクトホールと同じ工程で絶縁膜924及び平坦化膜9
21をエッチングした後、さらにゲート絶縁膜922を選択的にエッチングすることで形
成される。
また、共通電位線985及び共通電極987が開口部において接続する。共通電極98
7は、平坦化膜921上に設けられ、接続端子電極915や、画素部の第1の電極930
と同じ材料及び同じ工程で作製される。
なお、図9(B)に示すFFSモードの液晶表示装置においては、共通電極977、9
87はそれぞれ、第2の電極941と接続する。
次に、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに
分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図10に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素
子963は、画素部902に設けられたトランジスタ910と電気的に接続している。な
お発光素子963の構成は、第1の電極930、発光層961、第2の電極931の積層
構造であるが、示した構成に限定されない。発光素子963から取り出す光の方向などに
合わせて、発光素子963の構成は適宜変えることができる。
平坦化膜921と第1の電極930の間に、窒化シリコン膜950を有する。窒化シリ
コン膜950は、平坦化膜921及び絶縁膜924の側面と接する。窒化シリコン膜95
0及び第1の電極930の端部上に隔壁960を有する。隔壁960は、有機絶縁材料、
または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極930
上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となる
ように形成することが好ましい。
発光層961は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子963に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極9
31及び隔壁960上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化
酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化
アルミニウム、DLC膜等を形成することができる。また、第1の基板901、第2の基
板906、及びシール材936によって封止された空間には充填材964が設けられ密封
されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィ
ルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(
封入)することが好ましい。
シール材936は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリ
ットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対し
てバリア性が高いため好ましい。また、シール材936としてフリットガラスを用いる場
合、図10に示すように、窒化シリコン膜950上にフリットガラスを設けることで、窒
化シリコン膜950及びフリットガラスの密着性を高めると共に、外部からシール材93
6内部への水の侵入を妨げることができる。
充填材964としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA
(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板(楕円偏光板を含む
)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有す
る信頼性のよい半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
(実施の形態7)
実施の形態1乃至実施の形態6のいずれかに示したトランジスタを用いて、対象物の情
報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図12(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図12(A)
はフォトセンサの等価回路であり、図12(B)はフォトセンサの一部を示す断面図であ
る。
フォトダイオード602は、一方の電極がフォトダイオードリセット信号線658に、
他方の電極がトランジスタ640のゲートに電気的に接続されている。トランジスタ64
0は、ソース又はドレインの一方がフォトセンサ基準信号線672に、ソース又はドレイ
ンの他方がトランジスタ656のソース又はドレインの一方に電気的に接続されている。
トランジスタ656は、ゲートがゲート信号線659に、ソース又はドレインの他方がフ
ォトセンサ出力信号線671に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確
に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「OS」と記載し
ている。図12(A)において、トランジスタ640、トランジスタ656は実施の形態
1乃至実施の形態6のいずれかに示したトランジスタが適用でき、酸化物半導体膜を用い
るトランジスタである。本実施の形態では、実施の形態4で示したトランジスタ7と同様
な構造を有するトランジスタを適用する例を示す。
図12(B)は、フォトセンサにおけるフォトダイオード602及びトランジスタ64
0に示す断面図であり、絶縁表面を有する基板601(素子基板)上に、センサとして機
能するフォトダイオード602及びトランジスタ640が設けられている。フォトダイオ
ード602、トランジスタ640の上には接着層608を用いて基板613が設けられて
いる。
トランジスタ640上には絶縁膜632、平坦化膜633、平坦化膜634が設けられ
ている。フォトダイオード602は、平坦化膜633上に形成された電極641bと、電
極641b上に順に積層された第1の半導体膜606a、第2の半導体膜606b、及び
第3の半導体膜606cと、平坦化膜634上に設けられ、第1乃至第3の半導体膜を介
して電極641bと電気的に接続する電極642と、電極641bと同じ層に設けられ、
電極642と電気的に接続する電極641aと、を有している。
電極641bは、平坦化膜634に形成された導電膜643と電気的に接続し、電極6
42は電極641aを介して導電膜645と電気的に接続している。導電膜645は、ト
ランジスタ640のゲート電極と電気的に接続しており、フォトダイオード602はトラ
ンジスタ640と電気的に接続している。
ここでは、第1の半導体膜606aとしてp型の導電型を有する半導体膜と、第2の半
導体膜606bとして高抵抗な半導体膜(i型半導体膜)、第3の半導体膜606cとし
てn型の導電型を有する半導体膜を積層するpin型のフォトダイオードを例示している
第1の半導体膜606aはp型半導体膜であり、p型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成することができる。第1の半導体膜606aの形成には1
3族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCV
D法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。また
は、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよ
い。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオ
ン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入
法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよ
い。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成
長法、又はスパッタリング法等を用いればよい。第1の半導体膜606aの膜厚は10n
m以上50nm以下となるよう形成することが好ましい。
第2の半導体膜606bは、i型半導体膜(真性半導体膜)であり、アモルファスシリ
コン膜により形成する。第2の半導体膜606bの形成には、半導体材料ガスを用いて、
アモルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、
シラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl
、SiCl、SiF等を用いてもよい。第2の半導体膜606bの形成は、LPC
VD法、気相成長法、スパッタリング法等により行ってもよい。第2の半導体膜606b
の膜厚は200nm以上1000nm以下となるように形成することが好ましい。
第3の半導体膜606cは、n型半導体膜であり、n型を付与する不純物元素を含むア
モルファスシリコン膜により形成する。第3の半導体膜606cの形成には、15族の不
純物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により
形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si
、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、
不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を
用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により
不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場
合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又は
スパッタリング法等を用いればよい。第3の半導体膜606cの膜厚は20nm以上20
0nm以下となるよう形成することが好ましい。
また、第1の半導体膜606a、第2の半導体膜606b、及び第3の半導体膜606
cは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(
セミアモルファス(Semi Amorphous Semiconductor:SA
S))半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型
のフォトダイオードはp型の半導体膜側を受光面とする方がよい特性を示す。ここでは、
pin型のフォトダイオードが形成されている基板601の面からフォトダイオード60
2が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導
電型を有する半導体膜側からの光は外乱光となるため、電極は遮光性を有する導電膜を用
いるとよい。また、n型の半導体膜側を受光面として用いることもできる。
絶縁膜632、平坦化膜633、平坦化膜634としては、絶縁性材料を用いて、その
材料に応じて、スパッタリング法、プラズマCVD法、スピンコート、ディップ、スプレ
ー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷等を用いて
形成することができる。
平坦化膜633、634としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブ
テン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いること
ができる。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン
系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積層を用
いることができる。
フォトダイオード602に入射する光を検出することによって、被検出物の情報を読み
取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用い
ることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
(実施の形態8)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用するこ
とができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機と
もいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジ
タルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技
機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の具
体例を図13に示す。
図13(A)は、表示部を有するテーブル9000を示している。テーブル9000は
、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示
することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を
示している。また、電力供給のための電源コード9005を筐体9001に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部9003に用いることが可能で
あり、電子機器に高い信頼性を付与することができる。
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003
に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力する
ことができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画
面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形
態7に示したイメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッ
チ入力機能を持たせることができる。
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して
垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、
大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブル
に表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図13(B)は、テレビジョン装置9100を示している。テレビジョン装置9100
は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表
示することが可能である。なお、ここではスタンド9105により筐体9101を支持し
た構成を示している。
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリ
モコン操作機9110により行うことができる。リモコン操作機9110が備える操作キ
ー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示さ
れる映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作
機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
図13(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。
テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、
さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方
向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の
情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部9103、9107に用いるこ
とが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することが
できる。
図13(C)はコンピュータであり、本体9201、筐体9202、表示部9203、
キーボード9204、外部接続ポート9205、ポインティングデバイス9206等を含
む。
上記実施の形態のいずれかに示す半導体装置は、表示部9203に用いることが可能で
あり、コンピュータに高い信頼性を付与することができる。
図14(A)及び図14(B)は2つ折り可能なタブレット型端末である。図14(A
)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示
部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モ
ード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部9631a、表示部9631b
に用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示さ
れた操作キー9638にふれることでデータ入力をすることができる。なお、表示部96
31aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領
域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部96
31aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9
631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表
示画面として用いることができる。
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一
部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボー
ド表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれること
で表示部9631bにキーボードボタン表示することができる。
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時に
タッチ入力することもできる。
また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを
切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えス
イッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光
の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セン
サだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を
内蔵させてもよい。
また、図14(A)では表示部9631bと表示部9631aの表示面積が同じ例を示
しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表
示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネ
ルとしてもよい。
図14(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9
633、充放電制御回路9634を有する。なお、図14(B)では充放電制御回路96
34の一例としてバッテリー9635、DCDCコンバータ9636を有する構成につい
て示している。
なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態
にすることができる。従って、表示部9631a、表示部9631bを保護できるため、
耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図14(A)及び図14(B)に示したタブレット型端末は、様々な
情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻な
どを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ
入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有する
ことができる。
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル
、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、
筐体9630の片面又は両面に設けることができ、バッテリー9635の充電を効率的に
行うことができる。なお、バッテリー9635としては、リチウムイオン電池を用いると
、小型化を図れる等の利点がある。
また、図14(B)に示す充放電制御回路9634の構成、及び動作について図14(
C)にブロック図を示し説明する。図14(C)には、太陽電池9633、バッテリー9
635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3
、表示部9631について示しており、バッテリー9635、DCDCコンバータ963
6、コンバータ9637、スイッチSW1乃至SW3が、図14(B)に示す充放電制御
回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する
。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDC
DCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太
陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9
637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9
631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9
635の充電を行う構成とすればよい。
なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、
圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバ
ッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送
受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構
成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
本実施例では、本発明の一態様に係るトランジスタに適用できる、窒化絶縁膜を評価し
た結果について説明する。詳細には、加熱による水素分子の放出量、加熱によるアンモニ
ア分子の放出量及び加熱による水分子の放出量を評価した結果について説明する。
はじめに、評価した試料の作製方法を説明する。作製した試料は、構造1及び構造2で
ある。
構造1は、シリコンウェハ991上に、実施の形態1に示す窒化絶縁膜25(図1参照
)に適用できる形成条件を用いてプラズマCVD法により窒化シリコン膜993を形成し
て、作製された(図15(A)参照)。
窒化シリコン膜993は、条件1乃至条件3の3条件を用いて形成し、それぞれの条件
で形成した試料を試料A1乃至試料A3とした。なお、試料A1乃至試料A3ともに窒化
シリコン膜993の厚さを50nmとした。
条件1は、シリコンウェハ991を保持する温度を220℃とし、流量50sccmの
シランと、流量5000sccmの窒素と、流量100sccmのアンモニアとを、原料
ガスとし、処理室内の圧力を200Paとし、平行平板電極に供給する高周波電力を27
.12MHz、1000W(電力密度としては1.6×10−1W/cm)とした。な
お、アンモニアの流量に対する窒素の流量比は50である。
条件2は、条件1の平行平板電極に供給する高周波電力を150W(電力密度としては
、2.5×10−2W/cm)とした条件である。
条件3は、シリコンウェハ991を保持する温度を220℃とし、流量30sccmの
シランと、流量1500sccmの窒素と、流量1500sccmのアンモニアとを、原
料ガスとし、処理室内の圧力を200Paとし、平行平板電極に供給する高周波電力を2
7.12MHz、150W(電力密度としては2.5×10−2W/cm)とした。な
お、アンモニアの流量に対する窒素の流量比は1である。
試料A1乃至試料A3についてTDS分析(昇温脱離ガス分析)を行った。なお、各試
料において、シリコンウェハ991を、65℃以上610℃以下で加熱した。
TDS分析の結果を示す曲線におけるピークは、分析した試料(本実施例では試料A1
乃至試料A3)に含まれる原子または分子が外部に放出されることで現れるピークである
。なお、外部に放出される原子または分子の総量は、当該ピークの積分値に相当する。そ
れゆえ、当該ピーク強度の高低によって窒化シリコン膜に含まれる原子または分子の総量
を評価できる。
試料A1乃至試料A3についてのTDS分析結果を図16及び図17に示す。図16(
A)は、基板温度に対するM/z=2である気体、代表的には水素分子の放出量を示した
グラフである。図16(B)は、基板温度に対するM/z=18である気体、代表的には
水分子の放出量を示したグラフである。図16(C)は、図16(A)の曲線のピークの
積分値から算出した水素分子の放出量を示したグラフである。図17(A)は、基板温度
に対するM/z=17である気体、代表的にはアンモニア分子の放出量を示したグラフで
ある。図17(B)は、図17(A)の曲線のピークの積分値から算出したアンモニア分
子の放出量を示したグラフである。なお、本TDS分析における水素分子の検出下限は1
.0×1021分子/cm以下であり、アンモニア分子の検出下限は、2.0×10
分子/cmである。
図16(A)より、水素分子のTDS強度は、試料A2のほうが、試料A1及び試料A
3より高いと確認された。そして、図16(C)より、試料A2の基板温度に対する水素
分子の放出量は、試料A1及び試料A3の5倍程度であると確認された。また、図16(
B)より、試料A1乃至試料A3は、基板温度100℃以上200℃以下の範囲に水分子
の放出を示すピークが確認された。なお、試料A3のみ当該範囲に鋭いピークが検出され
た。
一方、図17(A)より、アンモニア分子のTDS強度は、試料A3のほうが、試料A
1及び試料A2より高いことが確認された。そして、図17(B)より、基板温度に対す
るアンモニア分子の放出量は、試料A3が、試料A1及び試料A2の少なくとも約16倍
以上であると確認された。なお、試料A2のアンモニア分子の放出量は検出下限以下であ
った。
次に、作製した試料のうち、構造2について説明する。構造2は、シリコンウェハ99
1上に、実施の形態4に示す絶縁膜24b(図6参照)に適用できる形成条件を用いてプ
ラズマCVD法により酸化窒化シリコン膜995を形成し、酸化窒化シリコン膜995上
に構造1と同様にして窒化シリコン膜993を形成して、作製された(図15(B)参照
)。
構造2について、窒化シリコン膜993における水の移動を抑制する効果を評価するた
め、酸化窒化シリコン膜995は、化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化窒化シリコン膜とした。ここで、シリコンウェハ上に厚さ400nmの酸化窒化シリ
コン膜995のみを形成した試料についてTDS分析(昇温脱離ガス分析)を行った結果
を図19に示す。なお、各試料において、シリコンウェハ991を、70℃以上570℃
以下で加熱した。図19(A)は、基板温度に対するM/z=32である気体、代表的に
は酸素分子の放出量を示したグラフであり、図19(B)は、基板温度に対するM/z=
18である気体、代表的には水分子の放出量を示したグラフである。化学量論的組成を満
たす酸素よりも多くの酸素を含む酸化窒化シリコン膜は、膜中に酸素が含まれていると共
に(図19(A)参照)、水も含まれている(図19(B)参照)。このため、試料A4
乃至試料A6において、基板温度に対する水分子の放出量を評価することで窒化シリコン
膜993に水の移動を抑制する効果があるか否か評価できる。
酸化窒化シリコン膜995の形成条件は、シリコンウェハ991を保持する温度を22
0℃とし、流量160sccmのシランと、流量4000sccmの一酸化窒素とを、原
料ガスとし、処理室内の圧力を200Paとし、平行平板電極に供給する高周波電力を2
7.12MHz、1500W(電力密度としては2.5×10−1W/cm)とした。
酸化窒化シリコン膜995の厚さは400nmとした。
構造2において、窒化シリコン膜993は、上記条件1乃至条件3の3条件を用いて形
成し、それぞれの条件で形成した試料を試料A4乃至試料A6とした。なお、試料A4乃
至試料A6ともに窒化シリコン膜993の厚さは50nmとした。条件1乃至条件3の詳
細は、構造1の場合と同じである。
構造2において、水の移動を抑制する効果を評価するために、試料A4乃至試料A6に
ついてTDS分析(昇温脱離ガス分析)を行った。なお、各試料において、シリコンウェ
ハ991を、70℃以上580℃以下で加熱した。
試料A4乃至試料A6についてのTDS分析結果を図18に示す。図18(A)は、基
板温度に対する水素分子の放出量を示したグラフである。図18(B)は、基板温度に対
する水分子の放出量を示したグラフである。
図18(A)より、水素分子のTDS強度は、試料A5のほうが、試料A4及び試料A
6より高いと確認された。また、図18(B)より、水分子のTDS強度は、小さなピー
クが確認できるが、試料A4乃至試料A6において大きな差は見られなかった。
構造2において、試料A4乃至試料A6は、水を含む酸化窒化シリコン膜995がある
にも関わらず、水分子の脱離を示すピークの強度はとても低いことが確認できた。従って
、試料A4乃至試料A6の各条件は、水の移動を抑制する効果を有する絶縁膜を形成でき
る条件であるといえる。
しかしながら、試料A5と同じ条件を用いた窒化シリコン膜を有する試料A2は水素分
子の放出量が多く、試料A3はアンモニア分子の放出量が多い。酸化物半導体を有するト
ランジスタにおいて、酸化物半導体膜に水素及び窒素が含まれると、酸化物半導体膜にお
いてキャリアである電子が生じてしまい、トランジスタがノーマリーオン特性となる。こ
のことから、水素分子、及び窒素の供給源であるアンモニア分子は共に、トランジスタの
電気特性を変動させる不純物である。例えば、試料A3のようにアンモニア分子の放出量
が多いということは、窒素供給源が多いということであり、そのような絶縁膜をトランジ
スタ上に形成することで、またはトランジスタのゲート絶縁膜に形成することで、トラン
ジスタはノーマリーオン特性となる。
そこで、酸化物半導体膜を有するトランジスタ上に、試料A1及び試料A4で用いた条
件1により形成する窒化シリコン膜のように、水素分子の放出量及びアンモニア分子の放
出量の少ない窒化絶縁膜を設けることで、電気特性変動を抑制したトランジスタ、または
信頼性を向上させたトランジスタを作製することができる。また、酸化物半導体膜を有す
るトランジスタのゲート絶縁膜において、試料A1及び試料A4で用いた条件1により形
成する窒化シリコン膜のように、水素分子の放出量及びアンモニア分子の放出量の少ない
窒化絶縁膜を設けることで、電気特性変動を抑制したトランジスタ、または信頼性を向上
させたトランジスタを作製することができる。
次に、上記条件1乃至条件3を用いて形成した窒化シリコン膜を有するトランジスタを
作製し、Vg−Id特性を測定した。
はじめに、試料B1乃至試料B3に含まれるトランジスタの作製工程について説明する
。本実施例では図2を参照して説明する。
まず、図2(A)に示すように、基板11としてガラス基板を用い、基板11上にゲー
ト電極15を形成した。
スパッタリング法で厚さ100nmのタングステン膜を形成し、フォトリソグラフィ工
程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一
部をエッチングし、ゲート電極15を形成した。
次に、ゲート電極15上にゲート絶縁膜18を形成した。
ゲート絶縁膜として、厚さ50nmの窒化シリコン膜、及び厚さ200nmの酸化窒化
シリコン膜を積層して形成した。該窒化シリコン膜は、シラン50sccm、窒素500
0sccmをプラズマCVD装置の処理室に供給し、処理室内の圧力を60Paに制御し
、27.12MHzの高周波電源を用いて150Wの電力を供給して形成した。該酸化窒
化シリコン膜は、シラン20sccm、一酸化二窒素3000sccmをプラズマCVD
装置の処理室に供給し、処理室内の圧力を40Paに制御し、27.12MHzの高周波
電源を用いて100Wの電力を供給して形成した。なお、該窒化シリコン膜及び該酸化窒
化シリコン膜は、基板温度を350℃として形成した。
次に、ゲート絶縁膜18を介してゲート電極15に重なる酸化物半導体膜19を形成し
た。
ここでは、ゲート絶縁膜18上にCAAC−OS膜であるIGZO膜をスパッタリング
法で形成し、フォトリソグラフィ工程により該IGZO膜上にマスクを形成し、該マスク
を用いて該IGZO膜の一部をエッチングした。その後、エッチングされたIGZO膜に
加熱処理を行い、酸化物半導体膜19を形成した。なお、本実施例では厚さ35nmのI
GZO膜を形成した。
IGZO膜は、スパッタリングターゲットをIn:Ga:Zn=1:1:1(原子数比
)のターゲットとし、スパッタリングガスとして50sccmのArと50sccmの酸
素をスパッタリング装置の処理室内に供給し、処理室内の圧力を0.6Paに制御し、5
kWの直流電力を供給して形成した。なお、IGZO膜を形成する際の基板温度は170
℃とした。
次に、加熱処理を行い、酸化物半導体膜に含まれる水、水素等を放出させた。ここでは
、窒素雰囲気で、450℃、1時間の加熱処理を行った後、窒素及び酸素雰囲気で、45
0℃、1時間の加熱処理を行った。
ここまでの工程で得られた構成は図2(B)を参照できる。
次に、ゲート絶縁膜18の一部をエッチングしてゲート電極を露出された後(図示しな
い。)、図2(C)に示すように、酸化物半導体膜19に接する一対の電極21を形成し
た。
ゲート絶縁膜18及び酸化物半導体膜19上に導電膜を形成し、フォトリソグラフィ工
程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし
、一対の電極21を形成した。なお、該導電膜は、厚さ50nmのタングステン膜上に厚
さ400nmのアルミニウム膜を形成し、該アルミニウム膜上に厚さ100nmのチタン
膜を形成した。
次に、減圧された処理室に基板を移動し、220℃で加熱した後、一酸化二窒素が充填
された処理室に基板を移動させた。次に、処理室に設けられる上部電極に27.12MH
zの高周波電源を用いて150Wの高周波電力を供給して発生させた酸素プラズマに酸化
物半導体膜19を曝した。
次に、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物半導体膜19及び
一対の電極21上に絶縁膜23を形成した。厚さ50nmの第1の酸化窒化シリコン膜及
び厚さ400nmの第2の酸化窒化シリコン膜を積層して形成した。
第1の酸化窒化シリコン膜としては、流量30sccmのシラン及び流量4000sc
cmの一酸化二窒素を原料ガスとし、処理室の圧力を40Pa、基板温度を220℃とし
、150Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成した。
第2の酸化窒化シリコン膜としては、流量160sccmのシラン及び流量4000s
ccmの一酸化二窒素を原料ガスとし、処理室の圧力を200Pa、基板温度を220℃
とし、1500Wの高周波電力を平行平板電極に供給したプラズマCVD法により形成し
た。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により
酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、絶縁膜23から水、水素等を放出させた。ここでは、窒素及び
酸素雰囲気で、350℃、1時間の加熱処理を行った。
次に、図2(D)に示すように、絶縁膜23上に窒化絶縁膜25を形成した。
試料B1において、窒化絶縁膜25として、試料A1の条件1を用いた窒化シリコン膜
を形成した。
試料B2において、窒化絶縁膜25として、試料A2の条件2を用いた窒化シリコン膜
を形成した。
試料B3において、窒化絶縁膜25として、試料A3の条件3を用いた窒化シリコン膜
を形成した。
次に、図示しないが、絶縁膜23及び窒化絶縁膜25の一部をエッチングして、一対の
電極の一部を露出する開口部を形成した。
次に、窒化絶縁膜25上に平坦化膜を形成した(図示しない)。ここでは、組成物を窒
化絶縁膜25上に塗布した後、露光及び現像を行って、一対の電極の一部を露出する開口
部を有する平坦化膜を形成した。なお、平坦化膜として厚さ1.5μmのアクリル樹脂を
形成した。こののち、加熱処理を行った。当該加熱処理は、温度を250℃とし、窒素を
含む雰囲気で1時間行った。
次に、一対の電極の一部に接続する導電膜を形成した(図示しない)。ここでは、スパ
ッタリング法により厚さ100nmの酸化シリコンを含むITOを形成した。
以上の工程により、試料B1乃至試料B3においてトランジスタを作製した。
次に、試料B1乃至試料B3のトランジスタのVg−Id特性を測定した。
次に、耐湿評価の加速寿命試験として、プレッシャークッカー試験(PCT:Pres
sure Cooker Test)を行った。本実施例ではPCT試験として、温度1
30℃、湿度85%、圧力0.23MPaの条件で、試料B1乃至試料B3を15時間保
持した。
試料B1乃至試料B3に含まれるトランジスタのVg−Id特性の初期特性、及びプレ
ッシャークッカー試験後の試料B1乃至試料B3に含まれるトランジスタそれぞれのVg
−Id特性を図20乃至図22に示す。
なお、各試料において、チャネル長(L)が2μm、チャネル幅(W)が50μmのト
ランジスタ1と、チャネル長(L)が6μm、チャネル幅(W)が50μmのトランジス
タ2それぞれのVg−Id特性を測定した。各試料において、トランジスタ1の初期特性
を各図(A)に示し、トランジスタ2の初期特性を各図(B)に示し、トランジスタ2の
プレッシャークッカー試験後のVg−Id特性を各図(C)に示す。また、各試料におい
て、基板内に同じ構造の24個のトランジスタを作製した。
図21(A)に示すVg−Id特性はスイッチング特性を有していない。また、図22
(A)に示すVg−Id特性は、しきい値電圧のばらつきが大きい。しかしながら、図2
0(A)に示すVg−Id特性は、良好なスイッチング特性を有し、且つしきい値電圧の
ばらつきが少ないことがわかる。
図21(B)に示すVg−Id特性の初期特性と比較して、図20(B)及び図22(
B)に示すVg−Id特性の初期特性は、しきい値電圧のばらつきが少ないことがわかる
図21(C)及び図22(C)に示す、プレッシャークッカー試験後のVg−Id特性
と比較して、図20(C)に示すVg−Id特性は、良好なスイッチング特性が得られて
いる。
以上のことから、水素分子の放出量、及びアンモニア分子の放出量が少ない窒化絶縁膜
をトランジスタ上に形成することで、しきい値電圧のマイナスシフトを低減することが可
能であると共に、トランジスタの信頼性を向上させることができる。
次に、本実施例の試料B1乃至試料B3と同様の工程であって、且つ条件1乃至条件3
以外の条件を用いて窒化絶縁膜25を形成して、複数の試料を作製した。また、各試料に
おいて、基板内に同じ構造のトランジスタを24個形成し、各トランジスタのVg−Id
特性の初期特性を比較した。なお、各トランジスタにおいて、チャネル長(L)は2μm
、チャネル幅(W)は50μmである。
試料B1乃至試料B3、並びに条件1乃至条件3以外の条件を用いて窒化絶縁膜25を
形成した複数の試料において、窒化絶縁膜25の水素分子の放出量及びアンモニア分子の
放出量と、トランジスタのVg−Id特性の初期特性との関係を図23に示す。
図23において、横軸は窒化絶縁膜25からの水素分子の放出量を示し、縦軸は窒化絶
縁膜25からのアンモニア分子の放出量を示す。また、図23において、丸印は、基板内
における24個のトランジスタにおいて、最大しきい値電圧と、最小しきい値電圧との差
(Vth_max−Vth_min)が1V以下であることを示す。また、三角印は、V
th_max−Vth_minが1Vより大きく3V以下であることを示す。また、バツ
印は、Vth_max−Vth_minが3Vより大きいことを示す。
図23では、窒化絶縁膜25において、水素分子の放出量が5×1021分子/cm
未満、且つアンモニア分子の放出量が1×1022分子/cm未満の領域において、バ
ツ印がプロットされない。このことから、水素分子の放出量が5×1021分子/cm
未満、且つアンモニア分子の放出量が1×1022分子/cm未満の窒化絶縁膜をトラ
ンジスタ上に設けることで、トランジスタのしきい値電圧のばらつきが低減されることが
わかる。また、しきい値電圧のマイナスシフトを抑制することができる。

Claims (1)

  1. ゲート電極と、
    前記ゲート電極の一部とゲート絶縁膜を介して重なる酸化物半導体膜と、
    前記酸化物半導体膜に接する一対の電極と、
    前記酸化物半導体膜上に設けられる窒化絶縁膜と、
    を有し、
    前記窒化絶縁膜は、昇温脱離ガス分析法において、水素分子の放出量が5×1021分子/cm未満であり、且つアンモニア分子の放出量が1×1022分子/cm未満であることを特徴とする半導体装置。
JP2020171724A 2012-06-29 2020-10-12 半導体装置 Withdrawn JP2021007178A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012147703 2012-06-29
JP2012147703 2012-06-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019041463A Division JP2019106546A (ja) 2012-06-29 2019-03-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2021007178A true JP2021007178A (ja) 2021-01-21

Family

ID=49777166

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013135375A Active JP6193641B2 (ja) 2012-06-29 2013-06-27 半導体装置
JP2017074984A Withdrawn JP2017157840A (ja) 2012-06-29 2017-04-05 半導体装置
JP2019041463A Withdrawn JP2019106546A (ja) 2012-06-29 2019-03-07 半導体装置
JP2020171724A Withdrawn JP2021007178A (ja) 2012-06-29 2020-10-12 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2013135375A Active JP6193641B2 (ja) 2012-06-29 2013-06-27 半導体装置
JP2017074984A Withdrawn JP2017157840A (ja) 2012-06-29 2017-04-05 半導体装置
JP2019041463A Withdrawn JP2019106546A (ja) 2012-06-29 2019-03-07 半導体装置

Country Status (7)

Country Link
US (2) US10134852B2 (ja)
JP (4) JP6193641B2 (ja)
KR (3) KR102315695B1 (ja)
CN (2) CN104380444A (ja)
DE (1) DE112013003041T5 (ja)
TW (2) TWI641141B (ja)
WO (1) WO2014002920A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016098651A1 (ja) 2014-12-16 2016-06-23 シャープ株式会社 半導体装置、その製造方法、および半導体装置を備えた表示装置
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10256132B2 (en) * 2016-04-28 2019-04-09 Varian Semiconductor Equipment Associates, Inc. Reticle processing system
CN110223600B (zh) * 2019-05-14 2020-11-10 深圳市华星光电技术有限公司 覆晶薄膜的绑定结构
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN110911581B (zh) 2019-11-14 2021-05-07 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法及电子设备
JP2022147359A (ja) * 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109646A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd アナログ回路及び半導体装置
JP2011109078A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011119706A (ja) * 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012094757A (ja) * 2010-10-28 2012-05-17 Fujifilm Corp 薄膜トランジスタおよびその製造方法

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001177101A (ja) 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JPWO2007091302A1 (ja) * 2006-02-07 2009-06-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
JP5604081B2 (ja) * 2009-11-11 2014-10-08 出光興産株式会社 酸化物半導体を用いた、高移動度の電界効果型トランジスタ
JP5437776B2 (ja) 2009-11-18 2014-03-12 三井金属鉱業株式会社 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
KR20190093705A (ko) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
CN102893403B (zh) 2010-05-21 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011155302A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101995851B1 (ko) * 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI621184B (zh) 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9087744B2 (en) 2010-11-05 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109646A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd アナログ回路及び半導体装置
JP2011109078A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011119706A (ja) * 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012094757A (ja) * 2010-10-28 2012-05-17 Fujifilm Corp 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
CN110581070A (zh) 2019-12-17
US10134852B2 (en) 2018-11-20
TWI711183B (zh) 2020-11-21
US20180145138A1 (en) 2018-05-24
KR20150028806A (ko) 2015-03-16
DE112013003041T5 (de) 2015-03-12
WO2014002920A1 (en) 2014-01-03
CN110581070B (zh) 2022-12-20
JP2019106546A (ja) 2019-06-27
TWI641141B (zh) 2018-11-11
KR102315695B1 (ko) 2021-10-20
JP2017157840A (ja) 2017-09-07
KR20200019269A (ko) 2020-02-21
KR102080696B1 (ko) 2020-02-24
US10453927B2 (en) 2019-10-22
KR20200135578A (ko) 2020-12-02
JP2014030002A (ja) 2014-02-13
TW201407782A (zh) 2014-02-16
CN104380444A (zh) 2015-02-25
JP6193641B2 (ja) 2017-09-06
US20140001466A1 (en) 2014-01-02
TW201843839A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
JP6811301B2 (ja) 半導体装置
JP7022852B2 (ja) 表示装置
JP2021007178A (ja) 半導体装置
JP6525423B2 (ja) 半導体装置
KR102229585B1 (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220714