JP2019528546A - マルチデッキメモリデバイス及び操作 - Google Patents
マルチデッキメモリデバイス及び操作 Download PDFInfo
- Publication number
- JP2019528546A JP2019528546A JP2019507168A JP2019507168A JP2019528546A JP 2019528546 A JP2019528546 A JP 2019528546A JP 2019507168 A JP2019507168 A JP 2019507168A JP 2019507168 A JP2019507168 A JP 2019507168A JP 2019528546 A JP2019528546 A JP 2019528546A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- memory
- deck
- coupled
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 442
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 32
- 230000003213 activating effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 101000578349 Homo sapiens Nucleolar MIF4G domain-containing protein 1 Proteins 0.000 description 7
- 102100027969 Nucleolar MIF4G domain-containing protein 1 Human genes 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
益を主張し、その全体を参照により本明細書に組み込む。
用されている。メモリデバイスは、多数のメモリセルを有する。メモリデバイスは、メモ
リセルに情報を記憶する書き込み操作、記憶された情報を読み取る読取操作、及び、メモ
リデバイスのメモリセルの一部または全てから情報(例えば、旧い情報)を消去する消去
操作を行う。メモリデバイスのメモリセルは通常、メモリセルブロックに編成される。メ
モリデバイスは、メモリ操作(例えば、読取、書き込み、または、消去操作)中、メモリ
セルブロックにアクセスするためのアクセス線を有する。メモリデバイスは、メモリセル
ブロックに記憶する情報、または、メモリセルブロックから読み取った情報を(例えば、
信号の形態で)伝えるデータ線も有する。しかしながら、一部の従来のメモリデバイスは
、メモリデバイスの効率(例えば、スループット)に影響を与え得る構造のアクセス線及
びデータ線を有する。よって、このような従来のメモリデバイスは、用途によっては適さ
ない場合がある。
装置のブロック図を示す。メモリデバイス100は、デッキ1150、1151等のデッ
キに並べられたメモリセル102を含むメモリアレイ(または、複数のメモリアレイ)を
含むデバイス部分101を含んでよい。デッキ1150、1151の各々には、メモリセ
ル102が、デッキ1150のメモリセルブロック190及びデッキ1151のメモリセ
ルブロック191等、メモリセルブロックの形で並べられてよい。メモリデバイス100
の物理的構造において、デッキ1150、1151は、メモリデバイス100の基板(例
えば、半導体基板)の上方に(例えば、互いの上にスタックされて)垂直に並べることが
できる。図1は、2つのデッキ1150、1151と、各デッキに、それぞれ、2つのメ
モリセルブロック190、191を有するメモリデバイス100を例として示している。
メモリデバイス100は、3つ以上のメモリセルデッキと、各デッキに3つ以上のメモリ
セルブロックを有してよい。
い)とデータ線(例えば、ローカルデータ線)170(ビット線を含んでよい)を含み得
る。アクセス線150は、信号(例えば、ワード線信号)WL0〜WLmを伝達できる。
データ線170は、信号(例えば、ビット線信号)BL00〜BLn0及び信号BL01
〜BLn1を伝達できる。メモリデバイス100は、アクセス線150を使用して、デッ
キ1150、1151のメモリセル102に選択的にアクセスでき、データ線170を使
用して、デッキ1150、1151のメモリセル102と選択的に情報(例えば、データ
)を交換できる。
アドレス信号)ADDRを受信するアドレスレジスタ107を含んでよい。メモリデバイ
ス100は、アドレスレジスタ107からのアドレス情報を解読できる行アクセス回路1
08と列アクセス回路109とを含んでよい。解読されたアドレス情報に基づいて、メモ
リデバイス100は、デッキ1150、デッキ1151、デッキ1150と1151の両
方、のどのメモリセル102にメモリ操作中にアクセスすべきかを決定できる。メモリデ
バイス100は、デッキ1150、デッキ1151、または、デッキ1150と1151
の両方のメモリセル102の情報(例えば、以前に記憶された情報)を読み取る(例えば
、感知する)読取操作、若しくは、デッキ1150、デッキ1151、または、デッキ1
150と1151の両方のメモリセル102に情報を記憶(例えば、プログラム)する書
き込み(例えば、プログラミング)操作を行うことができる。メモリデバイス100は、
デッキ1150、デッキ1151、または、デッキ1150と1151の両方のメモリセ
ル102の一部または全てから情報を消去する消去操作も行うことができる。
使用して、デッキ1150のメモリセル102に記憶する情報を提供できる、または、デ
ッキ1150のメモリセル102から読み取られた(または、感知された)情報を取得で
きる。同様に、メモリデバイス100は、信号BL01〜BLn1に関連付けられた同じ
データ線170を使用して、デッキ1151のメモリセル102に記憶する情報を提供で
きる、または、デッキ1151のメモリセル102から読み取った(例えば、感知した)
情報を取得できる。
モリ操作を制御するように構成できる制御ユニット118を含んでよい。線104の制御
信号の例は、1つまたは複数のクロック信号と、メモリデバイス100がどの操作(例え
ば、読取、書き込み、または、消去操作)を行い得るかを示す他の信号(例えば、チップ
イネーブル信号CE♯、書き込みイネーブル信号WE♯)を含む。
チ)等のコンポーネントを含み得るバッファ回路120を含んでよい。バッファ回路12
0は、列アクセス回路109からの信号BL_SEL0〜BL_SELnに応答できる。
バッファ回路120は、デッキ1150、1151の(例えば、読取操作中)メモリセル
102から読み取った情報の値を(例えば、感知することによって)決定するように構成
でき、信号BL00〜BLn0及び信号BL01〜BLn1の形態で、情報の値を線(例
えば、グローバルデータ線)175に提供するように構成できる。バッファ回路120は
また、線175の信号を使用して、(例えば、書き込み操作中)線175の信号の値(例
えば、電圧値)に基づいて、(例えば、書き込み操作中)デッキ1150、1151のメ
モリセル102に記憶(例えば、プログラム)する情報の値を決定するように構成できる
。
との間で情報を交換する入力/出力(I/O)回路117を含み得る。線105の信号D
Q0〜DQNは、デッキ1150、1151のメモリセル102から読み取られた、また
は、それらに記憶された情報を表し得る。線105は、メモリデバイス100内のノード
、または、メモリデバイス100が存在し得るパッケージ上のピン(または、ソルダーボ
ール)を含んでよい。メモリデバイス100の外部の他のデバイス(例えば、メモリコン
トローラまたはプロセッサ)は、線103、104及び105を通してメモリデバイス1
00と通信できる。
給電圧Vssは、(例えば、約ゼロボルトの値を有する)接地電位で作用し得る。供給電
圧Vccは、電池または交流−直流(AC−DC)コンバータ回路等の外部電源からメモ
リデバイス100に供給される外部電圧を含み得る。
もしくは、他の数のビット等、複数ビットの値を表す情報を記憶するようにプログラムで
きる。例えば、各メモリセル102は、シングルビットの2進値「0」または「1」を表
す情報を記憶するようにプログラムできる。一セルあたりシングルビットは、シングルレ
ベルセルと呼ばれることもある。他の例においては、各メモリセル102は、2ビットの
4つの可能な値「00」、「01」、「10」、「11」のうちの1つ、3ビットの8つ
の可能な値「000」、「001」、「010」、「011」、「100」、「101」
、「110」、「111」のうちの1つ、または、複数ビットの他の数の他の値のうちの
1つ等、複数ビットの値を表す情報を記憶するようにプログラムできる。複数ビットを記
憶する能力を有するセルは、マルチレベルセル(または、多状態セル)と呼ばれることも
ある。
不揮発メモリセルを含んでよく、それによって、メモリセル102は、電力(例えば、電
圧Vcc、Vss、または、その両方)がメモリデバイス100から切られた時、記憶し
た情報を保持できる。例えば、メモリデバイス100は、NANDフラッシュ(例えば、
3次元(3−D))NAND)もしくはNORフラッシュメモリデバイス等のフラッシュ
メモリデバイス、または、可変抵抗メモリデバイス(例えば、相変化メモリデバイスもし
くは抵抗変化型RAM(ランダムアクセスメモリ)デバイス)等の他の種類のメモリデバ
イスであってよい。
細書に記載の実施形態例を曖昧にしないように、図1には示していないことを当業者は認
識されよう。メモリデバイス100の少なくとも一部は、図2〜図10を参照して以下に
記載するメモリデバイスのいずれかに類似または同一の構造及び操作を含み得る。
のデッキ)2150、2151を含むメモリデバイス200の一部分のブロック図を示す
。メモリデバイス200は、図1のメモリデバイス100に対応し得る。例えば、デッキ
2150、2151は、それぞれ、図1のデッキ1150、1151に対応し得る。図2
は、(図4、図5に示し、以下に詳細に記載する)メモリデバイス200の物理的構造に
おいて、デッキ2150、2151が、互いの上方に、及び、基板(例えば、半導体基板
)の上方に(例えば、垂直に並べられて)z次元に配置(例えば、形成)できることを表
す次元x、y及びzを示す。z次元は、x次元及びy次元に垂直(x−y平面に垂直)で
ある。
L20を、それぞれ伝達するデータ線2700、2710、2720を含んでよい。各デ
ータ線2700、2710、2720は、デッキ2150のビット線を含み得る導電線と
して構築できる。デッキ2150は、対応する信号(例えば、ワード線信号)WL00、
WL10、WL20、WL30を伝達できるアクセス線2500、2510、2520、
2530を含んでよい。各アクセス線2501、2511、2521、2531は、デッ
キ2150のワード線を含み得る導電線として構築できる。デッキ2150は、アクセス
線2500、2510、2520、2530にそれぞれ結合できる(または、その一部で
ある)制御ゲート(例えば、メモリセル制御ゲート)2400、2410、2420、2
430を含んでよい。
それぞれ伝達するデータ線2701、2711、2721を含み得る。各データ線270
1、2711、2721は、デッキ2151のビット線を含み得る導電線として構築でき
る。デッキ2151は、対応する信号(例えば、ワード線信号)WL01、WL11、W
L21、WL31を伝達し得るアクセス線2501、2511、2521、2531を含
んでよい。各アクセス線2501、2511、2521、2531は、デッキ2151の
ワード線を含み得る導電線として構築できる。デッキ2151は、アクセス線2501、
2511、2521、2531に、それぞれ、結合し得る(または、その一部であってよ
い)制御ゲート(例えば、メモリセル制御ゲート)2401、2411、2421、24
31を含み得る。
むデッキ2150、2151の各々を例として示す。デッキ2150、2151のデータ
線及びアクセス線の数は様々であってよい。
うちのどのデッキも、メモリデバイス200のアクセス線(例えば、2500、2510
、2520、2530、2501、2511、2521、2531)の1つのアクセス線
(または複数のアクセス線)をメモリデバイス200のデッキのうちの他のデッキと共有
しない。例えば、デッキ2150、2151は、アクセス線2500、2510、252
0、2530、2501、2511、2521、2531のうち共有するアクセス線はな
い(1つのアクセス線または複数のアクセス線を共有しない)。従って、メモリセルブロ
ック290、291は、アクセス線2500、2510、2520、2530、2501
、2511、2521、2531のうち共有するアクセス線はない(1つのアクセス線ま
たは複数のアクセス線を共有しない)。
うちのどのデッキも、メモリデバイス200のデータ線(例えば、2700、2710、
2720、2701、2711、2721)のうちの1つのデータ線(または複数のデー
タ線)をメモリデバイス200のデッキのうちの他のデッキと共有しない。例えば、デッ
キ2150、2151は、データ線2700、2710、2720、2701、2711
、2721のうち共有するデータ線はなく(1つのデータ線または複数のデータ線を共有
せず)、導電パス2570、2571のうち共有する導電パスはない(1つの導電パスま
たは複数の導電パスを共有しない)。従って、データ線2700、2710、2720、
2701、2711、2721のどのデータ線もメモリセルブロック290、291によ
って共有されず、導電パス2570、2571のどの導電パスもメモリセルブロック29
0、291によって共有されない。
キ2151のデータ線2701、2711、2721とは切り離されており、結合されて
いない(例えば、電気的に接続されていない)。従って、デッキ2150、2151のメ
モリセルで行われる(例えば、同時に行われる)メモリ操作(例えば、読取または書き込
み操作)中、メモリデバイス200は、データ線2700、2710、2720を使用し
て、データ線2701、2711、2721が伝える(例えば、デッキ2151のメモリ
セルに記憶する、または、デッキ2151のメモリセルから読み取られた)情報とは異な
る情報(例えば、デッキ2150のメモリセルに記憶する情報、または、デッキ2150
のメモリセルから読み取られた情報)を伝達できる。
30は、デッキ2151のアクセス線2501、2511、2521、2531とは切り
離されており、結合されていない(例えば、電気的に接続されていない)。従って、メモ
リ操作(例えば、読取、書き込み、または、消去操作)中、デッキ2150、2151の
1つのみを選択できる、または、デッキ2150、2151の両方を選択できる(例えば
、同時に選択できる)。これは、メモリ操作(例えば、読取、書き込み、または、消去操
作)中、デッキ2150、2151のうちの一方のデッキのみのメモリセルに、または、
デッキ2150、2151の両方のデッキのメモリセルに、メモリデバイス200がアク
セスし、作用するのを可能にする。
249と、バッファ回路220、221と、レベルデコーダ219と、データ線2700
、2710、2720とバッファ回路220とに結合(例えば、それらの間に直接、結合
)された導電パス2570と、データ線2701、2711、2721とバッファ回路2
21とに結合(例えば、それらの間に直接、結合)された導電パス2571とを含んでよ
い。導電パス2570は、データ線2700、2710、2720の一部とみなされてよ
い。導電パス2571は、データ線2701、2711、2721の一部とみなされてよ
い。
200の行アクセス回路の一部であってよい。バッファ回路220、221は、図1のバ
ッファ回路120に対応し、バッファ回路120に類似する(または同じ)ように動作し
得るメモリデバイス200のバッファ回路の一部であってよい。例えば、バッファ回路2
20は、メモリセルブロック290のメモリセルから読み取られた情報を感知するセンス
アンプと、メモリセルブロック290のメモリセルから読み取られた情報の1ビット(ま
たは、複数ビット)を記憶(例えば、一時的に記憶)するデータラッチを含んでよい。同
様に、バッファ回路221は、メモリセルブロック291のメモリセルから読み取られた
情報を感知するセンスアンプと、メモリセルブロック291のメモリセルから読み取られ
た情報の1ビット(または、複数ビット)を記憶(例えば、一時的に記憶)するデータラ
ッチを含んでよい。
ス200の列アクセス回路の一部であってよい。レベルデコーダ219は、バッファ回路
220、221を作動させて、(「z」方向に並べられた)デッキ2150、2151の
各データ線を通してメモリセルに情報を提供、または、メモリセルから情報を受信できる
。従って、レベルデコーダ219は、「z」デコーダと呼ばれてもよい。
にするために、デッキ2150と2151との類似の要素には、同じ表示ラベル(例えば
、参照番号)を付する。以下の記載は、デッキ2150の詳細に焦点を当てている。デッ
キ2150の要素は、類似の記載を有し得る(簡単にするために以下に詳細には記載しな
い)。
(例えば、ソース選択トランジスタ)261、262、263と、選択トランジスタ(例
えば、ドレイン選択トランジスタ)264、265、266とを含む。メモリセル210
、211、212、213は、メモリセルストリング231〜239等、メモリセルスト
リングの形で並べることができる。デッキ2150は、信号SRC0(例えば、ソース線
信号)を伝達できる線2990を含んでよい。線2990は、メモリデバイス200のデ
ッキ2150のソース(例えば、ソース線)の一部を形成し得る導電線として構築できる
。
タ264、265、266のうちの1つを通してデータ線2700、2710、2720
のうちの1つに結合できる。デッキ2150のメモリセルストリング231〜239のそ
れぞれは、選択トランジスタ261、262、263のうちの1つを通して線2990に
も結合できる。例えば、メモリセルストリング231は、(ストリング231の真上の)
選択トランジスタ264を通してデータ線2700に結合でき、(ストリング231の真
下の)選択トランジスタ261を通して線2990に結合できる。他の例においては、メ
モリセルストリング232は、(ストリング232の真上の)選択トランジスタ265を
通してデータ線2700に結合でき、(ストリング232の真下の)トランジスタ262
を通して線2990に結合できる。図2は、9つのメモリセルストリング231〜239
と、各メモリセルストリング内の4つのメモリセル210、211、212、213との
例を示す。しかしながら、デッキ2150のメモリセルストリングの数と、各メモリセル
ストリング内のメモリセルの数とは、様々であってよい。さらに、メモリセルストリング
231〜239のメモリセル210、211、212、213のうちのメモリセルの一部
は、ダミーメモリセルとして構成されてもよいことを当業者は認識されよう。ダミーメモ
リセルは、情報を記憶するように構成されていない。ダミーメモリセルは、当業者に既知
の目的で構成されてよい。メモリデバイス200の一部の例においては、ダミーメモリセ
ルは、各メモリセルストリング231〜239の両端の1つまたは2つ(または、3つ以
上)のメモリセルを含んでよい。例えば、図2において、ダミーメモリセルは、選択トラ
ンジスタ261、262、263のそれぞれのすぐ隣の1つのメモリセル(または複数の
メモリセル)、及び/または、各選択トランジスタ264、265、266のすぐ隣の1
つのメモリセル(または複数のメモリセル)を含み得る。
メモリセル(例えば、213)は、同じ制御ゲート(例えば、2430)によって制御で
き、同じアクセス線(例えば、2530)に結合できる。これらのメモリセルストリング
(例えば、231〜239)のうちの一部の他のメモリセル(例えば、212)は、他の
制御ゲート(例えば、2420)によって制御できる。制御ゲート2400、2410、
2420、2430のそれぞれは、(図4、図5に示す)1つの導電プレートとして構築
できる。メモリデバイス200のメモリ操作中、制御ゲート2400、2410、242
0、2430は、(各アクセス線2500、2510、2520、2530を通して)各
信号WL00、WL10、WL20、WL30を受信して、選択したメモリセルストリン
グのメモリセル210、211、212、213にアクセスできる。
択線(例えば、ソース選択線)2800に結合できる。デッキ2150の選択トランジス
タ261、262、263は、選択線2800に印加されるSGS0信号(例えば、ソー
ス選択ゲート信号)等、同じ信号によって制御(例えば、オンまたはオフ)できる。読取
操作または書き込み操作等、メモリ操作中、デッキ2150の選択トランジスタ261、
262、263は、(例えば、SGS0信号をアクティブにすることによって)オンにさ
れて、デッキ2150のメモリセルストリング231〜239を線2990に結合できる
。デッキ2150の選択トランジスタ261、262、263は、(例えば、SGS0信
号を非アクティブにすることによって)オフにされて、デッキ2150のメモリセルスト
リング231〜239を線2990から減結合できる。
えば、ドレイン選択線)2840、2850、2860に結合できる。デッキ2150の
選択トランジスタ264、265、266は、対応する信号SGD00、SGD10、S
GD20(例えば、ドレイン選択ゲート信号)によって制御(例えば、オンまたはオフ)
できる。メモリ操作(例えば、読取または書き込み操作)中、デッキ2150の選択トラ
ンジスタ264、265、266は、(例えば、信号SGD00、SGD10、SGD2
0を選択的にアクティブにすることによって)選択的にオンにされて、デッキ2150の
メモリセルストリングをそれらの各データ線2700、2710、2720に選択的に結
合できる。デッキ2150の選択トランジスタ264、265、266は、(例えば、信
号SGD00、SGD10、SGD20を選択的に非アクティブにすることによって)選
択的にオフにされて、デッキ2150のメモリセルストリングをそれらの各データ線27
00、2710、2720から選択的に減結合できる。
GD20のうちの1つの信号しか一度にアクティブにできない(例えば、信号は連続的に
アクティブにされる)。例えば、メモリセルストリング231、234、237から情報
を読み取る(例えば、感知する)読取操作中、信号SGD00が、アクティブにされて、
デッキ2150のトランジスタ264をオンにでき、デッキ2150のメモリセルストリ
ング231、234、237を、それぞれ、データ線2700、2710、2720に結
合できる。この例において、(信号SGD00がアクティブにされている間)信号SGD
10、SGD20は、非アクティブにされて、デッキ2150のメモリセルストリング2
32、235、238、233、236、239をデータ線2700、2710、272
0から減結合できる。他の例においては、メモリセルストリング232、235、238
から情報を読み取る読取操作中、信号SGD10が、アクティブにされて、トランジスタ
265をオンにし、メモリセルストリング232、235、238を、それぞれ、データ
線2700、2710、2720に結合できる。(信号SGD10がアクティブにされて
いる間)、信号SGD00、SGD20は、非アクティブにされて、メモリセルストリン
グ231、234、237、233、236、239をデータ線2700、2710、2
720から減結合できる。
、図2に示すように、デッキ2151は、メモリセルストリング231〜239と、選択
トランジスタ261、262、263、264、265、266と、選択線(例えば、ソ
ース選択線)2801及び対応する信号SGS1(例えば、ソース選択ゲート信号)と、
線2991(例えば、ソース線)及び対応する信号SRC1(例えば、ソース線信号)と
、選択線(例えば、ドレイン選択線)2841、2851、2861及び対応する信号S
GD01、SGD11、SGD21(例えばドレイン選択ゲート信号)とを含んでよい。
ックは、メモリストリングを含む。例えば、デッキ2150は、メモリセルブロック29
0を含んでよく、メモリセルブロック290は、デッキ2150にメモリセルストリング
231〜239を含み、デッキ2151は、メモリセルブロック291を含んでよく、メ
モリセルブロック291は、デッキ2151にメモリセルストリング231〜239を含
む。メモリセルブロック290は、図1の複数のメモリセルブロック190の1つに対応
し得る。メモリセルブロック291は、図1の複数のメモリセルブロック191の1つに
対応し得る。簡単にするために、デッキ2150のメモリセルブロック290の1つのみ
と、デッキ2151のメモリセルブロック291の1つのみを図2に示す。さらに、図2
は、例として、9つのメモリセルストリング(例えば、231〜239)を含むメモリセ
ルブロック290、291のそれぞれを示す。メモリセルブロック290、291のメモ
リセルストリングの数は、様々であってよい。
290または291)は、メモリセル(例えば、210、211、212、213)のグ
ループであり、その中で、メモリセルグループ(メモリセルブロック)のメモリセルの全
てより少ないメモリセル(あるいは、メモリセルの全て)が、選択メモリセルとして選択
されて、(例えば、書き込み操作において)選択メモリセルに情報を記憶でき、または、
(例えば、読取操作において)選択メモリセルから情報を読み取ることができる。しかし
ながら、(例えば、消去操作において)選択メモリセルから情報を消去する選択メモリセ
ルとして、メモリセルグループのメモリセルの全てより少ないメモリセル(例えば、情報
を記憶しているメモリセルのみ)を選択する必要はない。消去操作においては、メモリセ
ルグループ(メモリセルブロック)のメモリセルの一部が、情報を記憶できる(例えば、
メモリセルグループのメモリセルの一部が、消去操作前に情報を記憶していない)場合で
さえ、メモリセルグループのメモリセルの全てが選択される(例えば、自動的に選択され
る)。従って、メモリセルブロックは、メモリセルを含み、その全てより少ないメモリセ
ル(あるいは、メモリセルの全て)が読取操作または書き込み操作中に選択できる。しか
しながら、消去操作においては、メモリセルブロックのメモリセルの全て(全メモリセル
ブロックのメモリセル)が選択される。
−レベルアドレス)を含み得る。メモリセルブロック291は、デッキ2151内の固有
のブロックアドレス(ブロック−レベルアドレス)を含み得る。しかしながら、メモリセ
ルブロック290、291は、同じブロックアドレス(同じブロック−レベルアドレス)
を含んでよい。例えば、メモリセルブロック290は、デッキ2150のメモリセルブロ
ックのブロックアドレスのうちで固有のブロックアドレスBK−29(例えば)を含んで
よく、メモリセルブロック291もブロックアドレスBK−29を含んでよいが、BK−
29は、デッキ2151のメモリセルブロックのブロックアドレスのうちでは固有である
。デッキ2150、2151は、異なるデッキアドレス(デッキ−レベルアドレス)を有
する。メモリ操作(例えば、読取、書き込み、または、消去操作)中、メモリセルブロッ
ク290、291のうちの1つのみ、または、メモリセルブロック290、291の両方
が、ブロック−レベルアドレス及びデッキ−レベルアドレスに基づいて選択できる。メモ
リセルブロック290、291は、同じブロックアドレスを有してよいので、メモリセル
ブロック290、291は、メモリ操作中、アドレス情報に基づいて同時に選択できる。
これは、メモリデバイス200の行アクセス回路、列アクセス回路、行アクセス回路と列
アクセス回路の両方、を簡略化し得る。
ッキ)モードを含む、異なる操作モードを含み得る。メモリデバイスは、シングルデッキ
モードでシングルデッキ操作を行ってよく、マルチデッキモードでマルチデッキ(例えば
、ダブルデッキ)操作を行ってよい。特定のメモリ操作中にメモリデバイス200が受信
したアドレス情報を解読して、その特定の操作モードが(シングルデッキ操作を行うため
の)シングルデッキモードか、(マルチデッキ操作を行うための)マルチデッキモードか
を決定できる。メモリデバイス200は、アドレス情報を受信するアドレスレジスタ(図
2には示していないが、図1のアドレスレジスタ107と類似していてよい)を含み得る
。(例えば、行デコーダ249によって解読される)アドレス情報の解読は、シングルデ
ッキ操作またはマルチデッキ操作に関する情報を提供できる。
ば、アクセス)でき、他のデッキは、選択されなくてよい(例えば、未選択、またはアク
セスされなくてよい)。例えば、シングルデッキ操作において、デッキ2150のメモリ
セルブロック290が選択されて、ブロック290のメモリセルにアクセス及び作用でき
、デッキ2151のメモリセルブロック291は未選択なので、メモリセルブロック29
1のメモリセルはアクセスされなくてよい。例として、(例えば、シングルデッキモード
で行われる)シングルデッキ操作において、メモリセルブロック290が、メモリ操作(
例えば、読取または書き込み操作)中に選択されて、メモリセルブロック290のメモリ
セル(例えば、選択メモリセルストリングの選択メモリセル)にアクセスする場合、メモ
リデバイス200は、メモリセルブロック290のデータ線2700、2710、272
0とバッファ回路220との間に(例えば、導電パス2570を通して)回路パス(例え
ば、電流経路)を確立(形成)するように動作できる。この例において、メモリセルブロ
ック291は、未選択であってよい。従って、メモリデバイス200は、メモリセルブロ
ック291のデータ線2701、2711、2721とバッファ回路221との間に回路
パスを確立しなくてよい(例えば、電流経路を確立しなくてよい)。
にアクセス)できる。例えば、マルチデッキ操作において、メモリセルブロック290、
291は、同時に選択されて、メモリセルブロック290、291のメモリセルにアクセ
ス及び作用できる。例として、メモリセルブロック290、291が選択される(例えば
、同じ読取操作または同じ書き込み操作で同時に選択される)(例えば、マルチデッキモ
ードで行われる)マルチデッキ操作において、メモリデバイス200は、メモリセルブロ
ック290のデータ線2700、2710、2720とバッファ回路220との間に(例
えば、導電パス2570を通して)回路パス(例えば、電流経路)を確立するように動作
できる。この例において、メモリデバイス200は、メモリセルブロック291のデータ
線2701、2711、2721とバッファ回路221との間にも(例えば、導電パス2
571を通して)回路パス(例えば、電流経路)を確立できる。
報を解読して、解読された行アドレス情報を取得するよう動作できる。メモリデバイス2
00の特定の操作は、解読された行アドレス情報に基づいたシングルデッキ操作またはマ
ルチデッキ操作であってよい。操作がシングルデッキ操作の場合、行デコーダ249は、
駆動回路240、241のうちの1つだけを作動させて(例えば、メモリセルブロック2
90、291のうちの一方のみのメモリセルにアクセス及び作用するように)動作できる
。行デコーダ249は、操作がマルチデッキ操作の場合、駆動回路240、241の両方
を作動させて(例えば、メモリセルブロック290、291の両方のメモリセルにアクセ
ス及び作用するように)動作できる。
レベルデコーダ219に提供してよい。このような制御情報は、シングルデッキ操作また
はマルチデッキ操作に関する情報を含み得る。レベルデコーダ219は、バッファ回路2
20、221を制御情報に従って作動させるために、このような制御情報を解読できる。
例えば、操作が(例えば、解読されたデッキ2150及びデッキ2151のアドレスの一
方のみに基づく)シングルデッキ操作の場合、レベルデコーダ219は、バッファ回路2
20、221の一方のみを作動させるように動作できる。操作が(例えば、解読されたデ
ッキ2150、2151の両方のアドレスに基づく)マルチデッキ操作の場合、レベルデ
コーダ219は、バッファ回路220、221の両方を作動させるように動作できる。
ス200のシングルデッキ操作(例えば、読取、書き込み、または、消去操作)の例にお
いて、デッキ2150のメモリセルブロック290が選択でき、デッキ2151のメモリ
セルブロック291は、未選択である(選択されない)。従って、この例においては、メ
モリデバイス200は、メモリセルブロック291のメモリセル210、211、212
、213に作用しなくてよい。メモリデバイス200は、メモリセルブロック290のメ
モリセル210、211、212、213に作用して、(例えば、操作が書き込み操作の
場合)メモリセルブロック290の選択メモリセルに情報を記憶してよく、(例えば、操
作が読取操作の場合)メモリセルブロック290の選択メモリセルから情報を読み取って
よく、または、(例えば、操作が消去操作の場合)メモリセルブロック290の選択メモ
リセル(例えば、メモリセルの全て)から情報を消去してよい。この例において、行デコ
ーダ249は、(例えば、信号DR_LOをアクティブにすることによって)駆動回路2
40を作動でき、(例えば、信号DR_UPをアクティブにしない(例えば、非アクティ
ブにする)ことによって)駆動回路241を作動させなくてよい。従って、デッキ215
0の選択メモリセルストリングは、アクセスされ、デッキ2151のメモリセルストリン
グはアクセスされない。レベルデコーダ219は、(例えば、信号BL_LOをアクティ
ブにすることによって)バッファ回路220を作動でき、(例えば、信号BL_UPをア
クティブにしない(例えば、非アクティブにする)ことによって)バッファ回路221を
作動させなくてよい。そして、バッファ回路220(この例においては、作動されたバッ
ファ回路)と、導電パス2570と、データ線2700、2710、2720とを用いて
、(操作が書き込み操作の場合)情報をデッキ2150のメモリセルブロック290に記
憶でき、または、(操作が読取操作の場合)デッキ2150のメモリセルブロック290
から情報を読み取ることができる。
は、デッキ2151を選択でき、デッキ2150は未選択である。従って、この例におい
ては、行デコーダ249は、(例えば、信号DR_UPをアクティブにすることによって
)駆動回路241を作動でき、(例えば、信号DR_LOをアクティブにしない(例えば
、非アクティブにする)ことによって)駆動回路240を作動しなくてよい。レベルデコ
ーダ219は、(例えば、信号BL_UPをアクティブにすることによって)バッファ回
路221を作動でき、(例えば、信号BL_LOをアクティブにしない(例えば、非アク
ティブにする)ことによって)バッファ回路220を停止してよい。そして、バッファ回
路221(この例においては、作動されたバッファ回路)と、導電パス2571と、デー
タ線2701、2711、2721とを用いて、(操作が書き込み操作の場合)デッキ2
151のメモリセルブロック291に情報を記憶でき、または、(操作が読取操作の場合
)デッキ2151のメモリセルブロック291から情報を読み取ることができる。
90、291は、同時に選択されて(例えば、同じブロックアドレスに基づいて同時に選
択されて)、メモリセルブロック290、291のメモリセル210、211、212、
213に作用できる。この例においては、メモリデバイス200は、メモリセルブロック
290、291のメモリセル210、211、212、213にアクセス及び作用して、
(例えば、操作が書き込み操作の場合)メモリセルブロック290、291の選択メモリ
セルに情報を記憶してよく、(例えば、操作が読取操作の場合)メモリセルブロック29
0、291の選択メモリセルから情報を読み取ってよく、または、(例えば、操作が消去
操作の場合)メモリセルブロック290、291の選択メモリセル(例えば、メモリセル
の全て)から情報を消去してよい。この例において(例えば、読取または書き込み操作に
おいて)、行デコーダ249は、(例えば、信号DR_LO及びDR_UPを同時にアク
ティブにすることによって)駆動回路240、241を作動(例えば、同時に作動)でき
る。レベルデコーダ219は、(例えば、(デッキアドレスの解読に基づいてよい)信号
BL_LO及びBL_UPを同時にアクティブにすることによって)バッファ回路220
、221を作動(例えば、同時に作動)できる。そして、メモリセルブロック290、2
91に関連付けられた各バッファ回路(220、221)と、各導電パス(2570、2
571)と、各データ線(2700、2710、2720、2701、2711、272
1)とを用いて、情報(例えば、異なる情報)が、同時にメモリセルブロック290、2
91に提供される(メモリセルブロック290、291の選択メモリセルに記憶される)
ことができ、または、同時にメモリセルブロック290、291から読み取られてよい。
線(例えば、デッキ2150に対してデータ線2700、2710、2720、デッキ2
151に対してデータ線2701、2711、2721)と、異なるデッキに対して別々
の(例えば、専用の)駆動回路(例えば、デッキ2150、2151に対して、それぞれ
、駆動回路240、241)と、異なるデッキに対して別々の(例えば、専用の)バッフ
ァ回路(例えば、デッキ2150、2151に対して、それぞれ、バッファ回路220、
221)と、を含み得る。メモリデバイス200の要素及び操作は、上記のように、一部
の従来のメモリデバイスに対する改良点を有することを可能にし得る。例えば、メモリデ
バイス200の(例えば、読取操作、書き込み操作、及び、消去操作に関する)スループ
ットは、一部の従来のメモリデバイスのスループットより高くすることができる。例とし
て、一部の従来のメモリデバイスと比較して、メモリデバイス200のスループットは、
メモリデバイス200が2つのデッキ(例えば、2150、2151)を含む場合、2倍
高くなり、メモリデバイス200が4つのデッキを含む場合、4倍高くなり、メモリデバ
イス200が8つのデッキを含む場合、8倍高くなる。さらに、一部の従来のメモリデバ
イスと比較すると、メモリデバイス200の異なるデッキに対する別々のデータ線と共に
、異なるデッキ(例えば、2150、2151)に対して別々の駆動回路(例えば、24
0、241)を含むことは、より低い容量(例えば、結合容量)と、より小さいブロック
サイズ(各メモリセルブロックに対してより小さい記憶容量)を有することを可能にし得
る。
と、図2のバッファ回路220、221との細部を含む、図2のメモリデバイス200の
一部分の概略図を示す。図3に示すように、駆動回路240は、トランジスタ(例えば、
高電圧駆動トランジスタ)T0を含み得る。トランジスタT0は、トランジスタゲート3
40(例えば、トランジスタT0に共通の共通ゲート)を有し得る。従って、トランジス
タT0は、同じトランジスタゲート(例えば、トランジスタゲート340)を用いて、制
御(例えば、同時にオン、または、同時にオフ)できる。駆動回路241は、トランジス
タ(例えば、高電圧駆動トランジスタ)T1を含み得る。トランジスタT1は、トランジ
スタゲート341(例えば、トランジスタT1に共通で、トランジスタゲート340とは
異なる共通ゲート)を有し得る。従って、トランジスタT1は、同じトランジスタゲート
(例えば、トランジスタゲート341)を用いて、制御(例えば、同時にオン、または、
同時にオフ)できる。
54iを含んでよく、導電線のそれぞれは、信号(例えば、データ信号とは異なる電圧信
号)を伝達できる。例として、導電線350、351、352、353は、それぞれ、信
号(例えば、電圧信号)V0、V1、V2、V3を伝達できる。
50、351、352、353とアクセス線2500、2510、2520、2530と
の間に結合できる。トランジスタT1の一部(例えば、4つ)は、それぞれ、導電線35
0、351、352、353とアクセス線2501、2511、2521、2531との
間に結合できる。
の間の接続(導電接続)を省略する。このような接続は、導電線354〜354iと、デ
ッキ2150の選択線(例えば、ソース選択線)2800、選択線(例えば、ドレイン選
択線)2840、2850、2860、及び、線(例えば、ソース線)2990との間の
接続を含む。同様に、簡単にするために、図3は、デッキ2151の一部の要素と、導電
線354〜354iとの間の接続(導電接続)を省略する。このような接続は、導電線3
54〜354iと、デッキ2151の選択線(例えば、ソース選択線)2801、選択線
(例えば、ドレイン選択線)2841、2851、2861、及び、線(例えば、ソース
線)2991との間の接続を含む。
53、及び、354〜354iからの信号をデッキ2150の各要素に提供(例えば、駆
動)できる。例えば、駆動回路240は、トランジスタT0のうちの4つを使用して、そ
れぞれ、4つの対応する導電線350、351、352、353からアクセス線2500
、2510、2520、2530に信号V0、V1、V2、V3を提供できる。
53、及び、354〜354iからデッキ2151の各要素に信号を提供(例えば、駆動
)できる。例えば、駆動回路241は、トランジスタT1のうちの4つを使用して、4つ
の対応する導電線350、351、352、353から、デッキ2151の4つのアクセ
ス線2501、2511、2521、2531にそれぞれ、信号V0、V1、V2、V3
を提供できる。
従って、駆動回路240、241は、トランジスタゲート340、341を別々に使用し
て(例えば、各信号DR_LO及びDR_UPを別々にアクティブにして)トランジスタ
T0、T1を制御(例えば、オンまたはオフ)できる。例えば、メモリデバイス200の
シングルデッキ操作中、デッキ2150がアクセスされるように選択されて(メモリセル
ブロック290のメモリセル210、211、212、213に作用し)、デッキ215
1がアクセスされるように選択されない場合、信号DR_LOは、(例えば、行デコーダ
249によって)アクティブにでき、信号DR_UPは、アクティブにされない(例えば
、非アクティブにされる)。この例において、メモリセルブロック290のアクセス線2
500、2510、2520、2530と導電線350、351、352、353との間
に(例えば、トランジスタT0を通して)回路パス(例えば、電流経路)を確立するため
に、トランジスタT0は、オンにでき、トランジスタT1はオフにされる。これは、信号
V0、V1、V2、V3を、それぞれ、(オンにされたトランジスタT0を通して)アク
セス線2500、2510、2520、2530に印加するのを可能にする。この例にお
いては、(トランジスタT1はオフにされているので)メモリデバイス200は、メモリ
セルブロック291のアクセス線2501、2511、2521、2531と導電線35
0、351、352、353との間に回路パス(例えば、電流経路)を確立しなくてよい
。従って、この例においては、信号V0、V1、V2、V3は、アクセス線2501、2
511、2521、2531に印加されない。
1がアクセスされるように選択されて(メモリセルブロック291のメモリセル210、
211、212、213に作用し)、デッキ2150がアクセスされるように選択されな
い場合、信号DRL_UPは(例えば、デコーダ249によって)アクティブにでき、信
号DR_LOは、アクティブにされない(例えば、非アクティブにされる)。この例にお
いては、トランジスタT1は、オンにすることができ、トランジスタT0はオフにされる
。これは、信号V0、V1、V2、V3を、それぞれ、(オンにされたトランジスタT1
を通して)アクセス線2501、2511、2521、2531に印加するのを可能にす
る。この例においては、トランジスタT0がオフにされているので、信号V0、V1、V
2、V3は、アクセス線2500、2510、2520、2530に印加されない。
ック290、291のメモリセル210、211、212、213に作用する)メモリデ
バイス200のマルチデッキ操作の例において、信号DR_LO及びDRL_UPは、(
例えば、デコーダ249によって)アクティブにできる。この例においては、トランジス
タT0、T1は、オンにされる(例えば、同時にオンにされる)。これは、トランジスタ
T0、T1がオンにされるので、信号V0、V1、V2、V3が、それぞれ、アクセス線
2500、2510、2520、2530と、アクセス線2501、2511、2521
、2531とに印加されるのを可能にする。
21と、トランジスタ320a、321aとを含み得る。バッファ回路320及びトラン
ジスタ320aは、図2のバッファ回路221の一部であってよい。バッファ回路321
及びトランジスタ321aは、図2のバッファ回路220の一部であってよい。バッファ
回路320は、(バッファ回路320内に)トランジスタを含んでよく、該トランジスタ
は、(メモリセルブロック290のメモリセルストリング231、232、233のメモ
リセルから読み取った情報を感知する)バッファ回路320のセンスアンプの一部であっ
てよく、メモリセルブロック290のメモリセルストリング231、232、233のメ
モリセルから読み取った情報の1ビット(または、複数ビット)を記憶(例えば、一時的
に記憶)するバッファ回路320のデータラッチの一部であってよい。同様に、バッファ
回路321は、(バッファ回路321内に)トランジスタを含んでよく、該トランジスタ
は、(メモリセルブロック291のメモリセルストリング231、232、233のメモ
リセルから読み取った情報を感知する)バッファ回路321のセンスアンプの一部であっ
てよく、メモリセルブロック291のメモリセルストリング231、232、233のメ
モリセルから読み取った情報の1ビット(または、複数ビット)を記憶(例えば、一時的
に記憶)するバッファ回路321のデータラッチの一部であってよい。
、321)に異なるトランジスタ(例えば、320a、321a)を通して結合できる。
これは、メモリデバイス200の操作モード(例えば、シングルデッキモードまたはマル
チデッキモード)に応じて、データ線2700、2701をそれらの各バッファ回路32
0、321に選択的に結合するために、レベルデコーダ219が、信号BL_LO及びB
L_UPを選択的にアクティブにするのを可能にする。
クセスされるように選択されて(メモリセルブロック290のメモリセル210、211
、212、213に作用し)、デッキ2151がアクセスされるように選択されない場合
、信号BL_LOは、(例えば、レベルデコーダ219によって)アクティブにでき、信
号BL_UPは、アクティブにされない(例えば、非アクティブにされる)。この例にお
いては、トランジスタ320aはオンにでき、トランジスタ321aはオフにされる。こ
れは、データ線2700がオンにされたトランジスタ320aを通してバッファ回路32
0に結合されるのを可能にする。そして、情報は、バッファ回路320(この例において
は、作動されたバッファ回路)を用いて、デッキ2150のメモリセルブロック290に
記憶できる、または、メモリセルブロック290から読み取ることができる。この例にお
いては、トランジスタ321aはオフにされているので、データ線2701は、バッファ
回路321に結合されない。
クセスされるように選択されて(メモリセルブロック291のメモリセル210、211
、212、213に作用し)、デッキ2150がアクセスされるように選択されない場合
、信号BL_UPは、(例えば、レベルデコーダ219によって)アクティブにでき、信
号BL_LOは、アクティブにされない(例えば、非アクティブにされる)。この例にお
いては、トランジスタ321aはオンにでき、トランジスタ320aはオフにされる。こ
れは、データ線2701がオンにされたトランジスタ321aを通してバッファ回路32
1に結合されるのを可能にする。そして、情報は、バッファ回路321(この例において
は、作動されたバッファ回路)を用いて、デッキ2151のメモリセルブロック291に
記憶できる、または、メモリセルブロック291から読み取ることができる。この例にお
いては、トランジスタ320aがオフにされるので、データ線2700は、バッファ回路
320に結合されない。
ック290、291のメモリセル210、211、212、213に作用する)メモリデ
バイス200のマルチデッキ操作の例においては、信号DR_LO及びDRL_UPはア
クティブに(例えば、レベルデコーダ219によって同時にアクティブに)できる。この
例においては、トランジスタ320a、321aは、同時にオンにできる。これは、デー
タ線2700、2701が、それぞれ、オンにされたトランジスタ320a、321aを
通して、それぞれ、バッファ回路320、321に結合(例えば、同時に結合)されるの
を可能にする。そして、情報は、対応するバッファ回路320、321を用いて、デッキ
2150、2151に現在提供できて(メモリセルブロック290、291の各メモリセ
ルに記憶される)、または、情報は、対応するバッファ回路320、321を用いて、メ
モリセルブロック290、291から同時に読み取ることができる。
20a、321a)を通して各バッファ回路(例えば、320、321)に結合できる。
これは、メモリデバイス200の操作モード(例えば、シングルデッキモードまたはマル
チデッキモード)に応じて、データ線2700、2701をそれらの各バッファ回路32
0、321に選択的に結合するために、レベルデコーダ219が、信号BL_LO及びB
L_UPを選択的にアクティブにするのを可能にする。
するバッファ回路(例えば、320、321)とトランジスタ(例えば、320a、32
1a)とを示す。しかしながら、メモリデバイス200は、デッキ2150の他の線(例
えば、図2のデータ線2710、2720)の各線と、デッキ2151の他の線(例えば
、図2のデータ線2711、2721)の各線に対する(バッファ回路320及び/また
は321と類似の)バッファ回路と、(トランジスタ320aまたは321aに類似の)
トランジスタも有する。
一部の従来のメモリデバイスに対する改良点(例えば、より高いスループット、より小さ
いブロックサイズ、及び、より小さい静電容量)を有することを可能にし得る。
のレイアウトを示す。図4に示すように、メモリデバイス200は、基板490と、基板
490に形成されたドープされた領域410、411、412とを含んでよい。基板49
0は、モノクリスタル(単結晶とも呼ばれる)の半導体材料(例えば、単結晶シリコン)
を含み得る。基板490のモノクリスタルの半導体材料は、基板490が特定の導電型(
例えば、p型)を有することができるように、不純物を含み得る。
含み得る。例えば、基板490は、p型の半導体材料を含んでよく、ドープされた各領域
410、411、412は、n型の半導体材料を含み得る。
レインであってよく、それによって、ドープされた複数の領域410のうちの1つとドー
プされた複数の領域412のうちの1つが、複数のトランジスタT0のうちの1つのソー
スとドレインになり得る。ドープされた領域411、412は、駆動回路241のトラン
ジスタT1のソースとドレインであってよく、それによって、ドープされた複数の領域4
11のうちの1つとドープされた複数の領域412のうちの1つが、複数のトランジスタ
T1のうちの1つのソースとドレインになり得る。
の間の場所(例えば、トランジスタT0のトランジスタチャネル)の上方に配置できる。
トランジスタゲート341は、ドープされた領域411と412との間の場所(例えば、
トランジスタT1のトランジスタチャネル)の上方に配置できる。トランジスタゲート3
40、341のそれぞれは、(y次元とz次元とに垂直な)x次元に延びる長さを有して
よい。図4の導電線350、351、352、353のそれぞれは、トランジスタゲート
340、341のそれぞれと同じ方向に延びる長さを有してよい。
、階段構造を有してよい。制御ゲート2400、2410、2420、2430は、各ア
クセス線2500、2510、2520、2530を通して駆動回路240のドープされ
た各領域410に結合できる。制御ゲート2401、2411、2421、2431は、
各アクセス線2501、2511、2521、2531を通して駆動回路241のドープ
された各領域411に結合できる。
、2530、2501、2511、2521、2531を示す。実際は、これらの各アク
セス線は、x次元、y次元、及び、z次元に関連する長さ、幅、及び、厚さを有する。同
様に、図4は、ドープされた領域412と、各導電線350、351、352、353と
の間の導電接続を、簡単にするために、単純な線として示す。実際は、これらの各導電接
続は、x次元、y次元、及び、z次元に関連する長さ、幅、及び、厚さを有する。
ている。これは、図2、図3を参照して前述したように、操作モード(例えば、シングル
デッキモードまたはマルチデッキモード)に応じて、(対応する信号V0、V1、V2、
V3を受信する)各導電線350、351、352、353に、アクセス線2500、2
510、2520、2530(及び、制御ゲート2400、2410、2420、243
0)と、アクセス線2501、2511、2521、2531(及び、制御ゲート240
1、2411、2421、2431)とを選択的に結合するように、メモリデバイス20
0が信号DR−LO及びDR_UPを選択的にアクティブにするのを可能にする。
一部分の構造の側面図を示す。図5に示すように、行デコーダ249と、駆動回路240
、241と、レベルデコーダ219と、バッファ回路220、221とは、基板490に
配置(例えば、内に形成、または、上に形成)できる。他の構造においては、行デコーダ
249と、駆動回路240、241と、レベルデコーダ219と、バッファ回路220、
221との一部または全ては、基板490の外部に配置(例えば、レベル521〜528
の1つまたは複数に形成する等、基板490の上方に形成)できる。従って、他の構造に
おいては、バッファ回路220、221の少なくとも一部分(バッファ回路220、22
1の一部分のみ、または、バッファ回路220、221全体)が、基板490の外部に形
成できる。
形成)できる。デッキ2151は、デッキ2150の上方に配置(例えば、デッキ215
0の上方にスタック)できる。メモリデバイス200は、デッキ2150と2151との
間に誘電材料515(例えば、電気絶縁材料)を含み得る。デッキ2150、2151の
それぞれには、メモリセルストリング231、232、233が、z次元に垂直なx次元
に並べられてよい。データ線2700、2701のそれぞれは、x次元に延びる長さを有
してよい。
0の、z次元の異なるレベル521、522、523、524に、それぞれ、配置できる
。デッキ2151のメモリセル210、211、212、213は、メモリデバイス20
0の、z次元の異なるレベル525、526、527、528に、それぞれ、配置できる
。
、233のそれぞれは、各データ線(2700または2701)と各線(例えば、ソース
)2990もしくは2991との間のピラー部分506、507、508によって形成さ
れたピラー(例えば、基板490に垂直な垂直体)を含んでよい。ピラーは、各データ線
(2700または2701)と各ソース(線2990または2991)との間に電流の伝
導を提供するように(例えば、導電チャネルを形成するように)構成できる。ピラー部分
506と、ピラー部分507、508のそれぞれとは、異なる導電型の材料を含み得る。
例えば、ピラー部分506は、p型の半導体材料を含んでよく、ピラー部分507、50
8のそれぞれは、n型の半導体材料を含んでよい。半導体材料は、多結晶シリコン(ポリ
シリコン)を含んでよい。
メモリセルストリング231、232、233のうち各メモリセルストリングのピラーの
ピラー部分506の各セグメントに沿って配置できる。制御ゲート2400、2410、
2420、2430は、デッキ2150のメモリセル210、211、212、213が
配置されるのと同じレベルのz次元(例えば、521、522、523、524)に配置
できる。
31は、メモリセルストリング231、232、233のうち各メモリセルストリングの
ピラーのピラー部分506の各セグメントに沿って配置できる。制御ゲート2401、2
411、2421、2431は、デッキ2151のメモリセル210、211、212、
213が配置されるのと同じレベルのz次元(例えば、525、526、527、528
)に配置できる。制御ゲート2400、2410、2420、2430、2401、24
11、2421、2431のそれぞれは、導電材料(例えば、導電性にドープされた多結
晶シリコン、または、他の導電材料)を含み得る。
単にするために、以下の記載は、デッキ2150の材料503、504、505に焦点を
当てる。デッキ2151は、材料503、504、505に関して類似の配置を有する。
32、または、233)の(ピラー部分506、507、508によって形成された)ピ
ラーと、選択線(例えば、ソース選択線)2800との間に形成できる。材料505は、
対応するメモリセルストリング(231、232、または、233)の(ピラー部分50
6、507、508によって形成された)ピラーと、選択線(例えば、ドレイン選択線)
2840、2850、2860のそれぞれとの間に形成できる。材料505は、選択トラ
ンジスタ(例えば、ソース選択トランジスタ)261、262、263のそれぞれと、選
択トランジスタ(例えば、ドレイン選択トランジスタ)264、265、266のそれぞ
れとのためのゲート酸化物として使用できる。
ー部分506と、制御ゲート2400、2410、2420、2430のそれぞれとの間
に形成できる。材料503、504、505の組み合わせは、デッキ2150のメモリセ
ル(例えば、メモリセル210、211、212、または、213)の構造の一部を形成
できる。例えば、材料503、504、505の組み合わせは、デッキ2150及びデッ
キ2151のメモリセル210、211、212、213のそれぞれのTANOS(Ta
N,Al2O3、Si3N4、SiO2、Si)構造の一部であってよい。この例におい
ては、材料503(例えば、インターポリ誘電体)は、電荷のトンネリングを遮断できる
1つまたは複数の電荷遮断材料(例えば、TaN及びAl2O等の誘電材料)を含み得る
。材料504は、メモリセル210、211、212、または、213に記憶された情報
の値を表す電荷蓄積機能を提供(例えば、電荷をトラップ)できる電荷蓄積要素(例えば
、Si3N4等の1つまたは複数の電荷蓄積材料)を含み得る。材料505は、電荷(例
えば、電子)のトンネリングを可能にできる1つまたは複数のトンネル誘電材料(例えば
、SiO2)を含み得る。例として、材料505は、メモリデバイス200の書き込み操
作中、ピラー部分506から材料504への電子のトンネリングを可能にでき、メモリデ
バイス200の消去操作中、材料504からピラー部分506への電子のトンネリングを
可能にできる。さらに、材料505は、ピラー部分506から部分504への正孔のトン
ネリングを可能にできて、メモリデバイス200の消去操作中、トラップされた電子の再
結合を補償する。
デッキ2151のメモリセル210、211、212、213のそれぞれのSONOS(
Si、SiO2、Si3N4、SiO2、Si)構造の一部であってよい。さらなる例に
おいては、材料503、504、505の組み合わせは、デッキ2150及びデッキ21
51のメモリセル210、211、212、213のそれぞれのフローティングゲート構
造の一部であってよい。
通して)バッファ回路220に結合(例えば、直接、結合)でき、該導電パス5700は
、複数の導電パス2570(図2)のうちの1つに含まれる。導電パス5700は、デー
タ線2700の一部とみなされてよく、よって、導電パス5700の材料はデータ線27
00の材料に直接接触し得る。データ線2701は、部分570A、570Bを含む、導
電パス5701を通して(例えば、直接、通して)バッファ回路221に結合(例えば、
直接、結合)できる。導電パス5701は、複数の導電パス2571(図2)の1つに含
まれる。導電パス5701は、データ線2701の一部とみなされてよく、よって、導電
パス5701の材料はデータ線2701の材料に直接接触し得る。導電パス5700、5
701のそれぞれは、導電性にドープされた多結晶シリコン、金属、または、他の導電材
料等、基板490の上方に配置(例えば、形成)される1つの導電材料(または複数の導
電材料)を含み得る。部分570A、570Bは、(例えば、同じ成膜プロセスで)同時
に形成することもでき、または、(例えば、異なる成膜プロセスで)異なる時に形成する
こともできる。
成(例えば、他のプロセスで形成)できる。例えば、部分570Aは、導電パス5700
が形成される時(例えば、デッキ2150が形成される時)に形成でき、導電パス570
0と部分570Aが形成された後、部分570Bが、形成(例えば、デッキ2151が形
成される時に形成)できる。
(例えば、互いに電気的に未接続であり)、データ線2700、2701は、それぞれ、
導電パス5700、5701を通して別々にバッファ回路220、221に結合される。
従って、導電パス5700、5701は、メモリセルブロック290、291によって共
有されない。これは、図2、図3、図4を参照して前述したように、メモリデバイス20
0が、シングルデッキ操作またはマルチデッキ操作で動作することを可能にする。
例えば、2711、2721)の各々も、導電パス5700、5701に類似した導電パ
スを含む。例えば、メモリデバイス200は、各データ線2710、2720に結合され
た(導電パス5700に類似した)2つの導電パスと、各データ線2711、2721に
結合された(導電パス5701に類似した)2つの導電パスと、を含み得る。
、252、253と、別々のデータ線2700、2710、2720、2701、271
1、2721とを有する複数のデッキを含むメモリデバイス600の概略図を示す。図6
に示すように、メモリデバイス600は、図2のメモリデバイス200のメモリ要素の要
素に類似した要素を含み得る。従って、簡単にするために、類似または同一の要素には、
同じ表示ラベルを付け、その説明はここでは繰り返さない。
、レベルデコーダ619と、駆動回路(例えば、レベル駆動回路)629と、バッファ回
路623と、デッキ2150、2151と、アクセス線250、251、252、253
とを含んでよい。従って、メモリセルブロック290、291は、アクセス線250、2
51、252、253を共有する。メモリデバイス600は、駆動回路643を使用して
、アクセス線250、251、252、253を通してデッキ2150と2151の両方
にアクセスできる。行デコーダ649は、駆動回路643を制御する信号DRを生成でき
る。レベルデコーダ619は、(バッファ回路623を制御する)信号BL−LO及びB
L_UPと、駆動回路629を制御する情報(例えば、信号)CTLとを生成できる。駆
動回路629を使用して、各選択線2800、2801と、線(例えば、ソース)299
0、2991とに信号(例えば、電圧信号)を提供(例えば、駆動)できる。
ァ回路623との細部を含む図6のメモリデバイス600の一部分の概略図を示す。図7
に示すように、駆動回路643は、トランジスタ(例えば、高電圧駆動トランジスタ)T
2を含み得る。トランジスタT2は、トランジスタゲート743(例えば、トランジスタ
T2の駆動に共通な共通ゲート)を有してよい。従って、トランジスタT2は、同じトラ
ンジスタゲート(例えば、トランジスタゲート743)を用いて、制御(例えば、同時に
オン、または、同時にオフ)できる。
V1、V2、V3)は、図3を参照して前述したものと類似している。図7に示すように
、複数のトランジスタT2の一部(例えば、4つ)は、導電線350、351、352、
353と、アクセス線250、251、252、253との間に、それぞれ、結合できる
。簡単にするために、図7は、デッキ2150の一部の要素と導電線354〜354iと
の間の接続(導電接続)を省略している。このような接続は、導電線354〜354iと
選択線(例えば、ドレイン選択線)2840、2850、2860、2841、2851
、2861との間の接続を含む。
53、及び、354〜354iからの信号をデッキ2150及び2151の各要素に提供
(例えば、駆動)できる。例えば、駆動回路643は、複数のトランジスタT2のうちの
4つを使用して、信号V0、V1、V2、V3を、それぞれ、4つの対応する導電線35
0、351、352、353から、4つのアクセス線250、251、252、253に
提供できる。
かがアクセスされるように選択されると、駆動回路643は、信号DRをアクティブにし
て、トランジスタT2をオンにできる。これは、信号V0、V1、V2、V3を、それぞ
れ、(オンにされたトランジスタT2を通して)アクセス線250、251、252、2
53に印加するのを可能にする。メモリデバイス600は、選択したデッキ(例えば、デ
ッキ2150または2151)のメモリセルに作用して、(例えば、操作が書き込み操作
、または、読取操作の場合)選択したデッキの選択したメモリセルに情報を記憶でき、ま
たは、選択したデッキの選択したメモリセルから情報を読み取ることができ、あるいは、
(例えば、操作が消去操作の場合)、メモリセルブロック290の選択したメモリセル(
例えば、メモリセルの全て)から情報を消去できる。
330、7331とを含んでよい。バッファ回路723とトランジスタ7330、733
1は、図6のバッファ回路623の一部であってよい。データ線2700、2701は、
それぞれ、トランジスタ7330、7331を通してバッファ回路723に結合できる。
例えば、ソース)2990、2991とに与えられる信号(例えば、電圧信号)の値(例
えば、電圧値)を制御するために、トランジスタT2と類似したトランジスタ(図7には
示していないが、例えば、高電圧駆動トランジスタ)を含み得る。
み、または、消去操作)中、受信したアドレス情報に基づいて、制御情報(例えば、コマ
ンド)をレベルデコーダ619に提供してよい。レベルデコーダ619は、信号BL_L
OとBL_UPを選択的にアクティブにして、トランジスタ7330、7331を選択的
にオンにするために、このような制御情報を解読できる。レベルデコーダ619はまた、
情報CTLを駆動回路629に提供でき、それによって、駆動回路629は、(図8を参
照して以下により詳細に記載する)メモリデバイス600の操作中、選択線2800、2
801と線2990、2991とに提供される信号の値を制御できる。
ッキ2151のメモリセルブロック291が未選択の(選択されない)場合、行デコーダ
649は、(例えば、信号DRをアクティブにすることによって)駆動回路643を作動
して、メモリセルブロック290の選択したメモリセルストリングのメモリセル210、
211、212、213にアクセスできる。レベルデコーダ619は、データ線2700
をバッファ回路723に結合するために、信号BL_LOをアクティブにし(信号BL_
UPをアクティブにせずに)トランジスタ7330をオンにできる。この例において、レ
ベルデコーダ619は、トランジスタ7330がオンの間、信号BL_UPをアクティブ
にせずに、トランジスタ7331のオフを維持して(または、オフにして)よく、そうす
ることによって、データ線2700がバッファ回路723に結合されている間、データ線
2701はバッファ回路723に結合されない。そして、バッファ回路723を用いて、
デッキ2150のメモリセルブロック290に情報を記憶できる、または、デッキ215
0のメモリセルブロック290から情報を読み取ることができる。
、デッキ2150のメモリセルブロック290が未選択の(選択されない)場合、行デコ
ーダ649は、(例えば、信号DRをアクティブにすることによって)駆動回路643を
作動させて、メモリセルブロック291の選択したメモリセルストリングのメモリセル2
10、211、212、213にアクセスできる。レベルデコーダ619は、データ線2
701をバッファ回路723に結合するために、信号BL_UPをアクティブにし(かつ
信号BL_LOをアクティブにせずに)、トランジスタ7331をオンにできる。この例
においては、レベルデコーダ619は、トランジスタ7331をオンにしている間、信号
BL_LOをアクティブにせずに、トランジスタ7330をオフに維持して(または、オ
フにして)よく、それによって、データ線2701がバッファ回路723に結合されてい
る間、データ線2700をバッファ回路723に結合しない。そして、バッファ回路72
3を用いて、デッキ2151のメモリセルブロック291に情報を記憶できる、または、
デッキ2151のメモリセルブロック291から情報を読み取ることができる。
において、情報CTLは、駆動回路629に、選択線2800、2801に異なる電圧を
提供させ、線2990、2991に異なる電圧(例えば、図8に示す電圧)を提供させる
値を有してよい。デッキ2150、2151の一部の他の信号も図8に示す電圧を与えら
れてよい。
2801と、線(例えば、ソース)2990、2991とに印加される信号(例えば、電
圧信号)の値(例えば、電圧値)を制御するために、トランジスタT2と類似のトランジ
スタ(図7には示していないが、例えば、高電圧駆動トランジスタ)を含み得る。
0、2801に、それぞれ、結合される導電パス7800、7801を含み得る。導電パ
ス7800、7801は、駆動回路629に結合される。導電パス7800、7801は
、互いに切り離されている(例えば、電気的に互いに未接続である)。従って、メモリデ
バイス600のメモリ操作(例えば、読取、書き込み、または、消去操作)中、駆動回路
629は、デッキ2150、2151のどちらを選択するかに応じて、(例えば、図8の
チャート600Aに示すような)異なる値を有する電圧を、信号SGS0、SGS1に提
供(例えば、印加)できる。例えば、メモリデバイス600のメモリ操作中、駆動回路6
29は、トランジスタ(図6には示さず)を通して線2800を導電線(図6には示さず
)に結合でき、他のトランジスタ(図6には示さず)を通して線2801を他の導電線(
図6には示さず)に結合できる。(駆動回路629のトランジスタを通して線2800、
2801に結合される)導電線は、この例においては、異なる値を有する電圧を提供され
てよい。
1にそれぞれ結合される導電パス7990、7991を含み得る。導電パス7990、7
991は、駆動回路629に結合される。導電パス7990、7991は、互いに切り離
されている(例えば、電気的に結合されていない)。従って、メモリデバイス600のメ
モリ操作(例えば、読取、書き込み、または、消去操作)中、駆動回路629は、デッキ
2150、2151のどちらを選択するかに応じて、(例えば、図8のチャート600A
に示すように)異なる値を有する電圧を信号SRC0、SRC1に提供(例えば、印加)
できる。例えば、メモリデバイス600のメモリ操作中、駆動回路629は、トランジス
タ(図6には示さず)を通して線2990を導電線(図6には示さず)に結合でき、他の
トランジスタ(図6には示さず)を通して線2991を他の導電線(図6には示さず)に
結合できる。(駆動回路629のトランジスタを通して線2990、2991に結合され
る)導電線は、この例においては、異なる値を有する電圧を提供されてよい。
作、書き込み操作、及び、消去操作中、図6、図7のメモリデバイス600の一部の信号
に印加される電圧の例を示すチャート600Aである。図6、図7のメモリデバイス60
0の信号の一部(例えば、WL00、WL10、WL20、WL30、WL01、WL1
1、WL21、WL31)は、簡単にするために、図8から省略する。省略された信号は
、当業者には既知の電圧を提供されてよい。図8においては、簡単にするために、データ
線2700、2710、2720のうちの1つのデータ線からの信号(BL00)とデー
タ線2701、2711、2721のうちの1つのデータ線からの信号(BL01)を示
す。
モリデバイス600(図6、図7)の供給電圧であってよい。電圧Vblは、選択したメ
モリセルに記憶された情報の値に応じた値(例えば、プリチャージ電圧値、または、感知
された値)を有してよい。電圧Veraseは、選択したメモリセルブロック(例えば、
図6の290または291)のメモリセルに記憶された情報の消去を可能にする比較的高
い値(例えば、20V)を有してよい。電圧Vyは、比較的低い値(例えば、3V〜5V
)を有してよい。図8において、「FLOAT」は、特定の導電線(または、その特定の
導電線の信号)がバイアス電圧から減結合されている(直流(DC)電源から減結合され
ている)状態(例えば、「フロート状態」)を示す。この減結合は、その特定の導電線(
または、その特定の導電線の信号)の電圧の値が変化するのを可能にする。例えば、図8
の読取操作においては、デッキ2150が選択されると、デッキ2151(未選択のデッ
キ)の(信号SRC1を伝える)線2991は、フロート状態に置かれてよい。この例に
おいては、情報CTLは、デッキ2151が選択される場合、(駆動回路629を通して
)線2990と、線2991に電圧を提供するのに使用される導電線(図7には示されて
いない)との間に結合された(駆動回路629の)トランジスタを図7の駆動回路629
にオフにさせる値を提供されてよい。
込み操作、または、消去操作で選択して、メモリセルブロック290または291の選択
したメモリセルストリングのメモリセル210、211、212、213に作用できる。
しかしながら、消去操作においては、デッキ2150及びデッキ2151の両方を選択し
て(例えば、同時に選択して)メモリセルブロック290、291の選択したメモリセル
ストリングのメモリセル210、211、212、213に作用できる。
部の従来のメモリデバイスに対する改良点を有することを可能にし得る。例えば、より小
さいブロックサイズが、デッキ2150、2151の別々のデータ線によって達成され得
る。さらに、図8に示すように、読取操作または書き込み操作において(デッキ2150
とデッキ2151のうちの1つのみが選択でき)、未選択のデッキのソースの信号(例え
ば、SRC0またはSRC1)は、電圧Vss(例えば、接地電位)を提供され、未選択
のデッキのデータ線の信号(例えば、BL00またはBL01)は、フロート状態に置か
れる。これはまた、メモリデバイス600の未選択のデッキのメモリセルストリングのチ
ャネル(例えば、図5のピラー部分506、507、508のチャネルに類似したチャネ
ル)をフロート状態にさせてよい。よって、未選択のデッキの制御ゲート(例えば、制御
ゲート2400、2410、2420、2430、または、制御ゲート2401、241
1、2421、2431)の静電容量の低減を助け得る。それはメモリデバイス600の
電力消費の低減も助け得る。さらに、選択したデッキの消去操作において、ゲート誘導ド
レインリーク(GIDL)が、選択したデッキのみで生成されてよく、未選択のデッキの
メモリセルストリングのチャネルは、(チャート600Aに基づいて)フロート状態にあ
る。従って、未選択のデッキの制御ゲートの静電容量は、低減されてよい(例えば、比較
的小さくてよい)。これは、未選択のデッキのメモリセルの一部または全てのソフトプロ
グラム電圧または消去の発生を低減する(または、取り除く)のを助け得る。
00の変形形態であり得るメモリデバイス900の一部分の概略図を示す。図9に示すよ
うに、メモリデバイス900は、図7のメモリデバイス600のメモリ要素の要素と類似
の要素を含み得る。従って、簡単にするために、類似または同じ要素には、同じ表示ラベ
ルを付し、その説明はここでは繰り返さない。メモリデバイス600と900との相違は
、図9のバッファ回路920、921を含む。図7を参照して示し、前述したように、デ
ータ線2700、2701は、バッファ回路733を共有してよい。図9において、デー
タ線2700、2701は、別々のバッファ回路920、921に結合できる。
キモードのマルチデッキ操作を行うことができる。メモリデバイス900のシングルデッ
キ操作は、図7、図8を参照して前述したメモリデバイス600の操作に類似していてよ
い(例えば、メモリセルブロック290、291のうちの(両方ではなく)1つが、読取
操作または書き込み操作で選択できる)。メモリデバイス900のマルチデッキ操作にお
いては、メモリセルブロック290、291の両方を選択して(例えば、同時に選択して
)メモリセルブロック290、291のメモリセル210、211、212、213にア
クセスし、作用できる。例えば、マルチデッキ操作においては、情報は、(それぞれ、バ
ッファ回路920、921を通して)メモリセルブロック290、291に同時に提供さ
れて、メモリセルブロック290、291の選択したメモリセルに記憶でき、情報は、(
バッファ回路920、921を通して)メモリセルブロック290、291から同時に読
み取ることができ、または、メモリセルブロック290、291の情報は、同時に消去で
きる。
のような改良点は、図6、図7、図8を参照して前述したメモリデバイス600の改良点
と類似の改良点を含む。さらに、データ線2700、2701は、別々のバッファ回路9
20、921に結合できるので、メモリデバイス900は、メモリデバイス600より高
いスループット(例えば、2倍)を有し得る。これはまた、メモリデバイス900が、一
部の従来のメモリデバイスより高いスループット(例えば、メモリデバイス900のデッ
キの数に応じて、2倍以上)を有するのを可能にし得る。
操作、書き込み操作、及び、消去操作中、図9のメモリデバイス900の一部の信号に印
加される電圧の例を示すチャート900Aである。チャート900Aの消去操作は、チャ
ート600A(図8)の消去操作と同じであってよい。チャート900Aのシングルデッ
キ操作(例えば、デッキ2150、2151のうちの1つのみが一度に選択される)の読
取操作及び書き込み操作は、チャート600A(図8)の読取操作及び書き込み操作と同
じであってもよい。しかしながら、図10のチャート900Aに示すように、デッキ21
50、2151の両方が、読取操作及び書き込み操作において選択(例えば、マルチデッ
キ操作において選択)でき、この場合、同じ電圧が、デッキ2150、2151の各信号
に提供されてよい。メモリデバイス900をチャート900Aに基づいた電圧で動作させ
ることによって、メモリデバイス900が、上記のように改良点を有することを可能にし
得る。
メモリデバイス100、200、600、900に関連する操作方法と、メモリデバイス
の少なくとも一部を形成する方法(例えば、プロセス))の説明は、様々な実施形態の構
造の一般的な理解を提供することを意図しており、本明細書に記載の構造を利用し得る装
置の要素及び特徴の全てを完全に記載することを意図してはいない。本明細書の装置は、
例えば、デバイス(例えば、メモリデバイス100、200、600、900のいずれか
)、または、メモリデバイス100、200、600、900のいずれか等のデバイスを
含むシステム(例えば、コンピュータ、携帯電話、または、他の電子システム)のいずれ
かを指す。
シミュレーションを含む、多くの方法で実施できる。従って、上記の装置(例えば、メモ
リデバイス100、200、600、900、または、制御ユニット118(図1)等、
これらのメモリデバイスの制御ユニットを含む、これらの各メモリデバイスの一部)は全
て、本明細書では「複数のモジュール(または1つのモジュール)」として特徴づけられ
てよい。このようなモジュールは、所望のように、及び/または、様々な実施形態の特定
の実施に適切なように、ハードウェア回路、シングル及び/またはマルチプロセッサ回路
、メモリ回路、ソフトウェアプログラムモジュール及びオブジェクト、及び/または、フ
ァームウェア、並びに、これらの組み合わせを含んでよい。例えば、このようなモジュー
ルは、ソフトウェア電子信号シミュレーションパッケージ、電力使用量及び範囲シミュレ
ーションパッケージ、キャパシタンス−インダクタンスシミュレーションパッケージ、電
力/熱放散シミュレーションパッケージ、信号送信−受信シミュレーションパッケージ、
及び/または、様々な潜在的実施形態の運用、もしくは、運用のシミュレーションに使用
されるソフトウェア及びハードウェアの組み合わせ等、システムオペレーション・シミュ
レーションパッケージに含まれてよい。
処理回路、シングルまたはマルチプロセッサモジュール、1つまたは複数の組み込みプロ
セッサ、マルチコアプロセッサ、メッセージ情報スイッチ、及び、多層、マルチチップモ
ジュールを含む特定用途向けモジュール等、装置(例えば、電子回路)に含まれてよい。
このような装置は、さらに、テレビ、携帯電話、パーソナルコンピュータ(例えば、ラッ
プトップコンピュータ、デスクトップコンピュータ、ハンドヘルドコンピュータ、タブレ
ットコンピュータ等)、ワークステーション、ラジオ、ビデオプレーヤ、オーディオプレ
ーヤ(例えば、MP3(Motion Picture Experts Group,
Audio Layer 3)プレイヤ)、乗り物、医療機器(例えば、心臓モニタ、血
圧モニタ等)、セットトップボックス等、様々な他の装置(例えば、電子システム)内の
サブコンポーネントとして含まれてよい。
メモリセルストリングを含む第1のメモリセルブロックと、第1のメモリセルストリング
に結合された第1のデータ線と、第1のメモリセルブロックの上方に配置された第2のメ
モリセルストリングを含む第2のメモリセルブロックと、第2のメモリセルストリングに
結合された第2のデータ線と、基板の上方に配置され、第1のデータ線と装置のバッファ
回路との間に結合された第1の導電パスと、基板の上方に配置され、第2のデータ線とバ
ッファ回路との間に結合された第2の導電パスとを用いた装置及び方法を含む。第1及び
第2の導電パスのどちらの導電パスも、第1及び第2のメモリセルブロックによって共有
されない。追加の装置及び方法を含む他の実施形態を記載する。
のリストは、列挙された項目の任意の組み合わせを意味してよい。例えば、項目A及びB
が列挙されている場合、「A及びBのうちの少なくとも1つ」という句は、Aのみ、Bの
み、または、A及びBを意味してよい。他の例においては、項目A、B、及び、Cが列挙
されている場合、「A、B、及び、Cのうちの少なくとも1つ」という句は、Aのみ、B
のみ、Cのみ、A及びB(Cは無し)、A及びC(Bは無し)、B及びC(Aは無し)、
または、A、B、及び、Cを意味してよい。項目A、B、及び、Cの各々は、1つの要素
(例えば、1つの回路要素)または複数の要素(例えば、複数の回路要素)を含み得る。
践するのを可能にする。他の実施形態は、構造的な変更、論理的な変更、電気的な変更、
プロセスの変更、及び、他の変更を組み込んでよい。例は、可能な変形の代表例に過ぎな
い。一部の実施形態の部分及び特徴は、他の実施形態の部分及び特徴に含まれてよく、ま
たは、それらに変えられてよい。上記記載を読み、理解すると、多くの他の実施形態が、
当業者には明らかになろう。
Claims (27)
- 装置であって、
基板と、
前記基板の上方に配置された複数の第1のメモリセルストリングを含む第1のメモリセ
ルブロックであって、複数の第1のデータ線が前記複数の第1のメモリセルストリングに
結合される、前記第1のメモリセルブロックと、
前記第1のメモリセルブロックの上方に配置された複数の第2のメモリセルストリング
を含む第2のメモリセルブロックであって、複数の第2のデータ線が前記複数の第2のメ
モリセルストリングに結合される、前記第2のメモリセルブロックと、
前記基板の上方に配置され、前記複数の第1のデータ線と前記装置のバッファ回路との
間に結合された複数の第1の導電パスと、
前記基板の上方に配置され、前記複数の第2のデータ線と前記バッファ回路との間に結
合された複数の第2の導電パスと、
を含み、
前記複数の第1及び第2の導電パスのうちのどの導電パスも前記第1及び第2のメモリ
セルブロックによって共有されない、
前記装置。 - 前記複数の第1のメモリセルストリングに結合された複数の第1のアクセス線と、
前記複数の第2のメモリセルストリングに結合された複数の第2のアクセス線と、
をさらに含み、
前記第1のメモリセルブロックは、前記第2のメモリセルブロックとアクセス線を共有
しない、
請求項1に記載の装置。 - 複数の第1のトランジスタであって、前記複数の第1のトランジスタの各々が、前記複
数の第1のアクセス線の各アクセス線に結合された、前記複数の第1のトランジスタと、
複数の第2のトランジスタであって、前記複数の第2のトランジスタの各々が、前記複
数の第2のアクセス線の各アクセス線に結合された、前記複数の第2のトランジスタと、
をさらに含み、
前記複数の第1のトランジスタは、第1の共通ゲートを含み、前記複数の第2のトラン
ジスタは、前記第1の共通ゲートとは異なる第2の共通ゲートを含む、
請求項2に記載の装置。 - 前記複数の第1及び第2のメモリセルストリングに結合された複数のアクセス線をさら
に含み、
前記第1及び第2のメモリセルブロックは前記複数のアクセス線を共有する、
請求項1に記載の装置。 - 複数のトランジスタであって、前記複数のトランジスタの各々が、前記複数のアクセス
線の各アクセス線に結合された、前記複数のトランジスタをさらに含み、
前記複数のトランジスタは、共通ゲートを含む、
請求項4に記載の装置。 - 前記バッファ回路は、
第1のバッファ回路と、
前記第1のバッファ回路と、前記複数の第1の導電パスのうちの1つとの間に結合され
た第1のトランジスタと、
第2のバッファ回路と、
前記第2のバッファ回路と、前記複数の第2の導電パスのうちの1つとの間に結合され
た第2のトランジスタと、
を含む、請求項1に記載の装置。 - 前記バッファ回路(buffer circuitry)は、
バッファ回路(buffercircuit)と、
前記バッファ回路(buffer circuit)と、前記複数の第1の導電パスのうちの1つとの
間に結合された第1のトランジスタと、
前記バッファ回路(buffer circuit)と、前記複数の第2の導電パスのうちの1つとの
間に結合された第2のトランジスタと、
を含む、請求項1に記載の装置。 - 前記複数の第1のメモリセルストリングの各々に結合された第1のソース選択線と、
前記複数の第2のメモリセルストリングの各々に結合された第2のソース選択線と、
前記第1のソース選択線と駆動回路とに結合された第1の追加の導電パスと、
前記第2のソース選択線と前記駆動回路とに結合された第2の追加の導電パスと、
をさらに含み、
前記第1の追加の導電パスは、前記第2の追加の導電パスから切り離されている、
請求項1に記載の装置。 - 前記複数の第1のメモリセルストリングの各々に結合された第1のソースと、
前記複数の第2のメモリセルストリングの各々に結合された第2のソースと、
前記第1のソースと駆動回路とに結合された第1の追加の導電パスと、
前記第2のソースと前記駆動回路とに結合された第2の追加の導電パスと、
をさらに含み、
前記第1の追加の導電パスは、前記第2の追加の導電パスから切り離されている、
請求項1に記載の装置。 - 前記基板の上方に配置された複数のメモリセルストリングの第1のデッキであって、前
記複数のメモリセルストリングの第1のデッキは、第1の複数のメモリセルブロックを含
み、前記第1のメモリセルブロックは、前記第1の複数のメモリセルブロックに含まれる
、前記複数のメモリセルストリングの第1のデッキと、
前記複数のメモリセルストリングの第1のデッキの上方に配置された複数のメモリセル
ストリングの第2のデッキであって、前記複数のメモリセルストリングの第2のデッキは
、第2の複数のメモリセルブロックを含み、前記第2のメモリセルブロックは、前記第2
の複数のメモリセルブロックに含まれる、前記複数のメモリセルストリングの第2のデッ
キと、
をさらに含む、請求項1に記載の装置。 - 基板の上方に配置された複数の第1のメモリセルストリングの第1のデッキと、前記複
数の第1のメモリセルストリングの第1のデッキの上方に配置された複数の第2のメモリ
セルストリングの第2のデッキとを含む、複数のメモリセルストリングの複数のデッキと
、
前記複数のメモリセルストリングの複数のデッキに結合された複数のアクセス線と、
前記複数のメモリセルストリングの複数のデッキに結合された複数のデータ線と、
を含む装置であって、
前記複数のメモリセルストリングの複数のデッキのうちのどの複数のメモリセルストリ
ングのデッキも、前記複数のメモリセルストリングの複数のデッキのうちの複数のメモリ
セルストリングの他のデッキと、前記複数のアクセス線のうちのどのアクセス線も共有せ
ず、
前記複数のメモリセルストリングの複数のデッキのうちのどの複数のメモリセルストリ
ングのデッキも、前記複数のメモリセルストリングの複数のデッキのうちの複数のメモリ
セルストリングの他のデッキと、前記複数のデータ線のうちのどのデータ線も共有しない
、
前記装置。 - 複数の第1のトランジスタであって、前記複数の第1のトランジスタの各々が、前記複
数のアクセス線のうちの複数の第1のアクセス線の各アクセス線に結合された、前記複数
の第1のトランジスタと、
複数の第2のトランジスタであって、前記複数の第2のトランジスタの各々が、前記複
数のアクセス線のうちの複数の第2のアクセス線の各アクセス線に結合された、前記複数
の第2のトランジスタと、
をさらに含み、
前記複数の第1のトランジスタは、第1の共通ゲートを含み、前記複数の第2のトラン
ジスタは、前記第1の共通ゲートとは異なる第2の共通ゲートを含む、
請求項11に記載の装置。 - 前記装置のメモリ操作中、前記複数の第1及び第2のトランジスタを同時にオンにする
デコーダをさらに含む、
請求項12に記載の装置。 - 前記装置のメモリ操作中、前記複数の第1のトランジスタをオンにし、前記メモリ操作
中、前記複数の第1のトランジスタがオンの間、前記複数の第2のトランジスタをオフに
するデコーダをさらに含む、
請求項12に記載の装置。 - 基板の上方に配置され、前記複数のデータ線のうちの複数の第1のデータ線に結合され
た複数の第1の導電パスと、
前記基板の上方に配置され、前記複数のデータ線のうちの複数の第2のデータ線に結合
された複数の第2の導電パスと、
をさらに含み、
前記複数の第1の導電パスは、前記複数の第2の導電パスから切り離されている、
請求項11に記載の装置。 - 前記装置のメモリ操作中、前記複数の第1の導電パスと前記複数の第2の導電パスとを
前記基板の回路に同時に結合するデコーダをさらに含む、
請求項15に記載の装置。 - 前記装置のメモリ操作中、前記複数の第1の導電パスを前記基板の回路に結合し、前記
メモリ操作中、前記複数の第2の導電パスを前記基板の前記回路に結合しないデコーダを
さらに含む、請求項15に記載の装置。 - メモリデバイスを操作する方法であって、
メモリデバイスのメモリ操作中、前記メモリデバイスの第1のメモリセルブロックと第
2のメモリセルブロックとのうちの少なくとも1つのメモリセルブロックの複数のメモリ
セルにアクセスすることであって、前記第1のメモリセルブロックは、前記メモリデバイ
スの基板の上方に配置され、前記第2のメモリセルブロックは、前記第1のメモリセルブ
ロックの上方に配置される、前記複数のメモリセルにアクセスすることと、
前記メモリ操作中、前記第1のメモリセルブロックの複数の第1のデータ線と前記基板
の回路との間に複数の第1の回路パスを確立することと、
第1の時に、第1のモードで前記メモリデバイスを操作することであって、前記複数の
第1の回路パスが確立されている間、前記第2のメモリセルブロックの複数の第2のデー
タ線と前記回路との間に、複数の第2の回路パスを確立することを含む、前記第1のモー
ドで前記メモリデバイスを操作することと、
第2の時に、第2のモードで前記メモリデバイスを操作することであって、前記複数の
第2のデータ線と前記回路との間に回路パスを確立しないことを含む、前記第2のモード
で前記メモリデバイスを操作することと、
を含む、前記方法。 - 前記複数の第1の回路パスを確立することは、前記複数の第1のデータ線のうちの1つ
と前記回路の第1のバッファ回路との間に結合された第1のトランジスタをオンにするこ
とを含み、
前記複数の第2のデータ線と前記回路との間に回路パスを確立しないことは、前記第1
のトランジスタがオンの間、前記複数の第2のデータ線の1つと前記回路の第2のバッフ
ァ回路との間に結合された第2のトランジスタをオフにすることを含む、
請求項18に記載の方法。 - 前記複数の第1の回路パスを確立することと、前記複数の第2の回路パスを確立するこ
とは、第1のトランジスタと第2のトランジスタを同時にオンにすることを含み、
前記第1のトランジスタは、前記複数の第1のデータ線の1つと前記回路の第1のバッ
ファ回路との間に結合され、
前記第2のトランジスタは、前記複数の第2のデータ線の1つと前記回路の第2のバッ
ファ回路との間に結合される、
請求項18に記載の方法。 - 前記複数のメモリセルにアクセスすることは、
前記第1のメモリセルブロックの複数の第1のアクセス線と前記メモリセルデバイスの
複数の導電線との間に複数の回路パスを確立することと、
前記複数の第1のアクセス線と前記複数の導電線との間に前記複数の回路パスが生成さ
れている間、前記第2のメモリセルブロックの複数の第2のアクセス線と前記複数の導電
線との間に回路パスを確立しないことと、
を含む、請求項18に記載の方法。 - 前記第2のモードで前記メモリ操作中に、第1の値を有する第1の電圧を前記第1のメ
モリセルブロックのソース選択線に印加することと、
前記第2のモードで前記メモリ操作中に、第2の値を有する第2の電圧を前記第2のメ
モリセルブロックのソース選択線に印加することと、
をさらに含み、
前記第1の値は、前記第2の値と異なる、
請求項18に記載の方法。 - 前記第1の値は、ゼロより大きく、前記第2の値は、接地電位を含む、
請求項22に記載の方法。 - 前記第2のモードで前記メモリ操作中に、前記第2のメモリセルブロックのソース選択
線をフロート状態に置くこと、
をさらに含む、請求項18に記載の方法。 - 前記第2のモードで前記メモリ操作中に、前記第1のメモリセルブロックのソースに電
圧を印加することと、
前記第2のモードで前記メモリ操作中に、前記第2のメモリセルブロックのソースをフ
ロート状態に置くことと、
をさらに含む、請求項18に記載の方法。 - 前記メモリ操作が読取操作の場合、前記電圧は接地電位を含む、
請求項25に記載の方法。 - 前記メモリ操作が書き込み操作の場合、前記電圧はゼロより大きい値を有する、
請求項25に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/231,011 | 2016-08-08 | ||
US15/231,011 US10074430B2 (en) | 2016-08-08 | 2016-08-08 | Multi-deck memory device with access line and data line segregation between decks and method of operation thereof |
PCT/US2017/045762 WO2018031474A1 (en) | 2016-08-08 | 2017-08-07 | Multi-deck memory device and operations |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019528546A true JP2019528546A (ja) | 2019-10-10 |
JP2019528546A5 JP2019528546A5 (ja) | 2020-02-27 |
JP6847201B2 JP6847201B2 (ja) | 2021-03-24 |
Family
ID=61072021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019507168A Active JP6847201B2 (ja) | 2016-08-08 | 2017-08-07 | マルチデッキメモリデバイス及び操作 |
Country Status (6)
Country | Link |
---|---|
US (3) | US10074430B2 (ja) |
EP (1) | EP3497701B1 (ja) |
JP (1) | JP6847201B2 (ja) |
KR (1) | KR102271636B1 (ja) |
CN (1) | CN108140416B (ja) |
WO (1) | WO2018031474A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114347A (ja) * | 2020-01-16 | 2021-08-05 | 本田技研工業株式会社 | 半導体装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860117B2 (en) | 2011-04-28 | 2014-10-14 | Micron Technology, Inc. | Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods |
US8964474B2 (en) | 2012-06-15 | 2015-02-24 | Micron Technology, Inc. | Architecture for 3-D NAND memory |
US9679650B1 (en) | 2016-05-06 | 2017-06-13 | Micron Technology, Inc. | 3D NAND memory Z-decoder |
US10074430B2 (en) | 2016-08-08 | 2018-09-11 | Micron Technology, Inc. | Multi-deck memory device with access line and data line segregation between decks and method of operation thereof |
US10896713B2 (en) | 2018-05-04 | 2021-01-19 | Micron Technology, Inc. | Access line management for an array of memory cells |
US10529401B2 (en) | 2018-05-04 | 2020-01-07 | Micron Technology, Inc. | Access line management for an array of memory cells |
US10803948B2 (en) | 2018-11-07 | 2020-10-13 | Micron Technology, Inc. | Sequential voltage ramp-down of access lines of non-volatile memory device |
CN109979509B (zh) * | 2019-03-29 | 2020-05-08 | 长江存储科技有限责任公司 | 一种三维存储器及其编程操作方法 |
US10580795B1 (en) | 2019-08-15 | 2020-03-03 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
US11355514B2 (en) | 2019-08-15 | 2022-06-07 | Micron Technology, Inc. | Microelectronic devices including an oxide material between adjacent decks, electronic systems, and related methods |
US11450381B2 (en) * | 2019-08-21 | 2022-09-20 | Micron Technology, Inc. | Multi-deck memory device including buffer circuitry under array |
US11309328B2 (en) | 2019-10-29 | 2022-04-19 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems |
US11217601B2 (en) | 2019-10-29 | 2022-01-04 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
US11557341B2 (en) * | 2019-12-27 | 2023-01-17 | Micron Technology, Inc. | Memory array structures and methods for determination of resistive characteristics of access lines |
KR20220131322A (ko) | 2020-03-03 | 2022-09-27 | 마이크론 테크놀로지, 인크. | 멀티데크 메모리 어레이에 대한 개선된 아키텍처 |
US11424262B2 (en) | 2020-03-17 | 2022-08-23 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
KR20220000096A (ko) | 2020-06-25 | 2022-01-03 | 삼성전자주식회사 | 반도체 소자 |
US11862628B2 (en) | 2021-05-20 | 2024-01-02 | Micron Technology, Inc. | Transistor configurations for multi-deck memory devices |
JP2022181756A (ja) * | 2021-05-27 | 2022-12-08 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2023072960A (ja) * | 2021-11-15 | 2023-05-25 | キオクシア株式会社 | 半導体記憶装置 |
US11616068B1 (en) | 2021-11-16 | 2023-03-28 | Micron Technology, Inc. | Deck selection layouts in a memory device |
TWI780987B (zh) * | 2021-11-18 | 2022-10-11 | 友達光電股份有限公司 | 記憶體晶片 |
US20240071442A1 (en) * | 2022-08-26 | 2024-02-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and manufacturing method and test method of the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110286283A1 (en) * | 2010-05-21 | 2011-11-24 | Macronix International Co., Ltd. | 3d two-bit-per-cell nand flash memory |
US20140104948A1 (en) * | 2012-10-16 | 2014-04-17 | Mosaid Technologies Incorporated | Split block decoder for a nonvolatile memory device |
US20140112074A1 (en) * | 2012-10-22 | 2014-04-24 | Mosaid Technologies Incorporated | Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices |
US20140189257A1 (en) * | 2013-01-02 | 2014-07-03 | SK Hynix Inc. | Semiconductor memory device |
US20140189258A1 (en) * | 2013-01-02 | 2014-07-03 | SK Hynix Inc. | Semiconductor memory device |
US20140192584A1 (en) * | 2013-01-07 | 2014-07-10 | SK Hynix Inc. | Semiconductor device |
US20150003158A1 (en) * | 2013-06-28 | 2015-01-01 | SK Hynix Inc. | Semiconductor memory device |
US20150003157A1 (en) * | 2013-06-28 | 2015-01-01 | SK Hynix Inc. | Semiconductor memory device |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5680347A (en) * | 1994-06-29 | 1997-10-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP3544743B2 (ja) * | 1995-04-17 | 2004-07-21 | 株式会社東芝 | 半導体記憶装置 |
JP3770171B2 (ja) | 2002-02-01 | 2006-04-26 | ソニー株式会社 | メモリ装置およびそれを用いたメモリシステム |
WO2003085675A2 (en) | 2002-04-04 | 2003-10-16 | Kabushiki Kaisha Toshiba | Phase-change memory device |
US6903982B2 (en) * | 2002-10-10 | 2005-06-07 | Infineon Technologies Ag | Bit line segmenting in random access memories |
US7177191B2 (en) * | 2004-12-30 | 2007-02-13 | Sandisk 3D Llc | Integrated circuit including memory array incorporating multiple types of NAND string structures |
US7212447B2 (en) * | 2005-08-04 | 2007-05-01 | Micron Technology, Inc. | NAND flash memory cell programming |
CN101548336B (zh) * | 2007-06-22 | 2012-07-11 | 松下电器产业株式会社 | 电阻变化型非易失性存储装置 |
JP2009245556A (ja) * | 2008-03-31 | 2009-10-22 | Toshiba Corp | 半導体記憶装置 |
US8098520B2 (en) * | 2008-04-25 | 2012-01-17 | Seagate Technology Llc | Storage device including a memory cell having multiple memory layers |
KR101469106B1 (ko) * | 2008-07-02 | 2014-12-05 | 삼성전자주식회사 | 3차원 반도체 장치, 그 동작 방법 및 제조 방법 |
JP2010073246A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20100095721A (ko) * | 2009-02-23 | 2010-09-01 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치 |
JP4846813B2 (ja) * | 2009-03-12 | 2011-12-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101772117B1 (ko) * | 2010-09-03 | 2017-08-28 | 삼성전자 주식회사 | 저항 스위치 기반의 로직 회로를 갖는 적층 구조의 반도체 메모리 장치 및 그 제조방법 |
US8638632B2 (en) * | 2010-09-23 | 2014-01-28 | Micron Technology, Inc. | Access line management in a memory device |
JP2012119013A (ja) * | 2010-11-29 | 2012-06-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8724390B2 (en) | 2011-01-19 | 2014-05-13 | Macronix International Co., Ltd. | Architecture for a 3D memory array |
KR20120088360A (ko) * | 2011-01-31 | 2012-08-08 | 삼성전자주식회사 | 불휘발성 메모리 장치의 동작 방법 |
US8619471B2 (en) * | 2011-07-27 | 2013-12-31 | Micron Technology, Inc. | Apparatuses and methods including memory array data line selection |
KR101818506B1 (ko) * | 2011-08-22 | 2018-01-15 | 삼성전자 주식회사 | 3차원 반도체 메모리 장치 |
KR20130024304A (ko) * | 2011-08-31 | 2013-03-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US8837222B2 (en) * | 2011-10-26 | 2014-09-16 | Micron Technology, Inc. | Methods and apparatuses including a select transistor having a body region including monocrystalline semiconductor material and/or at least a portion of its gate located in a substrate |
KR101325492B1 (ko) * | 2012-02-24 | 2013-11-07 | 서울대학교산학협력단 | 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법 |
KR101917192B1 (ko) * | 2012-03-12 | 2018-11-12 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법 |
US9111620B2 (en) * | 2012-03-30 | 2015-08-18 | Micron Technology, Inc. | Memory having memory cell string and coupling components |
US10170187B2 (en) * | 2012-04-02 | 2019-01-01 | Micron Technology, Inc. | Apparatuses and methods using negative voltages in part of memory write read, and erase operations |
US9171627B2 (en) * | 2012-04-11 | 2015-10-27 | Aplus Flash Technology, Inc. | Non-boosting program inhibit scheme in NAND design |
US10504596B2 (en) * | 2012-04-18 | 2019-12-10 | Micron Technology, Inc. | Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow |
US8964474B2 (en) * | 2012-06-15 | 2015-02-24 | Micron Technology, Inc. | Architecture for 3-D NAND memory |
US10541029B2 (en) * | 2012-08-01 | 2020-01-21 | Micron Technology, Inc. | Partial block memory operations |
US8780631B2 (en) * | 2012-08-21 | 2014-07-15 | Micron Technology, Inc. | Memory devices having data lines included in top and bottom conductive lines |
US9117503B2 (en) * | 2012-08-29 | 2015-08-25 | Micron Technology, Inc. | Memory array plane select and methods |
US9595533B2 (en) * | 2012-08-30 | 2017-03-14 | Micron Technology, Inc. | Memory array having connections going through control gates |
US8811084B2 (en) * | 2012-08-30 | 2014-08-19 | Micron Technology, Inc. | Memory array with power-efficient read architecture |
KR20140028974A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 3차원 반도체 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법과, 그 동작방법 |
JP2014063556A (ja) * | 2012-09-24 | 2014-04-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9093152B2 (en) * | 2012-10-26 | 2015-07-28 | Micron Technology, Inc. | Multiple data line memory and methods |
US9472284B2 (en) * | 2012-11-19 | 2016-10-18 | Silicon Storage Technology, Inc. | Three-dimensional flash memory system |
US9064577B2 (en) * | 2012-12-06 | 2015-06-23 | Micron Technology, Inc. | Apparatuses and methods to control body potential in memory operations |
US9224474B2 (en) * | 2013-01-09 | 2015-12-29 | Macronix International Co., Ltd. | P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals |
KR20140100143A (ko) * | 2013-02-05 | 2014-08-14 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 및 읽기 방법 |
CN104050998B (zh) * | 2013-03-14 | 2019-09-03 | 科洛斯巴股份有限公司 | 具有重写能力和低写放大的非易失性存储器 |
US9208833B2 (en) * | 2013-04-23 | 2015-12-08 | Micron Technology | Sequential memory operation without deactivating access line signals |
US9147493B2 (en) * | 2013-06-17 | 2015-09-29 | Micron Technology, Inc. | Shielded vertically stacked data line architecture for memory |
KR20150002000A (ko) * | 2013-06-28 | 2015-01-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
JP2015053094A (ja) * | 2013-09-06 | 2015-03-19 | 株式会社東芝 | 半導体記憶装置 |
JP2016536296A (ja) | 2013-10-17 | 2016-11-24 | ダウ アグロサイエンシィズ エルエルシー | 有害生物防除性化合物の製造方法 |
KR102171611B1 (ko) | 2013-12-31 | 2020-10-30 | 엘지디스플레이 주식회사 | 입체 영상 디스플레이 장치 |
KR102180299B1 (ko) * | 2014-02-07 | 2020-11-18 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR102225989B1 (ko) * | 2014-03-04 | 2021-03-10 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
US11018149B2 (en) * | 2014-03-27 | 2021-05-25 | Intel Corporation | Building stacked hollow channels for a three dimensional circuit device |
KR20150135903A (ko) * | 2014-05-26 | 2015-12-04 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 시스템과 이의 동작 방법 |
KR20160036143A (ko) * | 2014-09-24 | 2016-04-04 | 에스케이하이닉스 주식회사 | 전압 강하 현상이 개선된 비휘발성 메모리 장치 및 그 구동방법 |
US9362300B2 (en) * | 2014-10-08 | 2016-06-07 | Micron Technology, Inc. | Apparatuses and methods for forming multiple decks of memory cells |
US9349458B2 (en) * | 2014-10-16 | 2016-05-24 | Sandisk Technologies Inc. | Biasing of unselected blocks of non-volatile memory to reduce loading |
KR102293136B1 (ko) * | 2014-10-22 | 2021-08-26 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
KR102397016B1 (ko) * | 2014-11-24 | 2022-05-13 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법 |
US10210937B2 (en) * | 2014-12-08 | 2019-02-19 | SK Hynix Inc. | Semiconductor storage device with multiple blocks |
US9881674B2 (en) * | 2014-12-11 | 2018-01-30 | Micron Technology, Inc. | Sequential write and sequential write verify in memory device |
US9972391B2 (en) * | 2014-12-17 | 2018-05-15 | Micron Technology, Inc. | Apparatus, systems, and methods to operate a memory |
US9324441B1 (en) * | 2015-01-20 | 2016-04-26 | Sandisk Technologies Inc. | Fast adaptive trimming of operating parameters for non-volatile memory devices |
US10074430B2 (en) | 2016-08-08 | 2018-09-11 | Micron Technology, Inc. | Multi-deck memory device with access line and data line segregation between decks and method of operation thereof |
-
2016
- 2016-08-08 US US15/231,011 patent/US10074430B2/en active Active
-
2017
- 2017-08-07 WO PCT/US2017/045762 patent/WO2018031474A1/en active Application Filing
- 2017-08-07 JP JP2019507168A patent/JP6847201B2/ja active Active
- 2017-08-07 EP EP17746364.3A patent/EP3497701B1/en active Active
- 2017-08-07 KR KR1020197006921A patent/KR102271636B1/ko active IP Right Grant
- 2017-08-07 CN CN201780000921.XA patent/CN108140416B/zh active Active
-
2018
- 2018-08-22 US US16/108,766 patent/US10354730B2/en active Active
-
2019
- 2019-07-15 US US16/512,067 patent/US20200013465A1/en not_active Abandoned
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110286283A1 (en) * | 2010-05-21 | 2011-11-24 | Macronix International Co., Ltd. | 3d two-bit-per-cell nand flash memory |
US20140104948A1 (en) * | 2012-10-16 | 2014-04-17 | Mosaid Technologies Incorporated | Split block decoder for a nonvolatile memory device |
WO2014059519A1 (en) * | 2012-10-16 | 2014-04-24 | Mosaid Technologies Incorporated | Split block decoder for a nonvolatile memory device |
US20140112074A1 (en) * | 2012-10-22 | 2014-04-24 | Mosaid Technologies Incorporated | Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices |
WO2014063225A1 (en) * | 2012-10-22 | 2014-05-01 | Mosaid Technologies Incorporated | Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices |
US20140189257A1 (en) * | 2013-01-02 | 2014-07-03 | SK Hynix Inc. | Semiconductor memory device |
US20140189258A1 (en) * | 2013-01-02 | 2014-07-03 | SK Hynix Inc. | Semiconductor memory device |
US20140192584A1 (en) * | 2013-01-07 | 2014-07-10 | SK Hynix Inc. | Semiconductor device |
US20150003158A1 (en) * | 2013-06-28 | 2015-01-01 | SK Hynix Inc. | Semiconductor memory device |
US20150003157A1 (en) * | 2013-06-28 | 2015-01-01 | SK Hynix Inc. | Semiconductor memory device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114347A (ja) * | 2020-01-16 | 2021-08-05 | 本田技研工業株式会社 | 半導体装置 |
JP7340178B2 (ja) | 2020-01-16 | 2023-09-07 | 本田技研工業株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180366198A1 (en) | 2018-12-20 |
WO2018031474A1 (en) | 2018-02-15 |
US20200013465A1 (en) | 2020-01-09 |
CN108140416A (zh) | 2018-06-08 |
US20180040377A1 (en) | 2018-02-08 |
JP6847201B2 (ja) | 2021-03-24 |
EP3497701B1 (en) | 2022-10-05 |
EP3497701A1 (en) | 2019-06-19 |
KR20190029767A (ko) | 2019-03-20 |
US10074430B2 (en) | 2018-09-11 |
EP3497701A4 (en) | 2020-08-05 |
US10354730B2 (en) | 2019-07-16 |
CN108140416B (zh) | 2022-05-13 |
KR102271636B1 (ko) | 2021-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6847201B2 (ja) | マルチデッキメモリデバイス及び操作 | |
CN109427802B (zh) | 包含存储器块之间的共享选择栅极连接件的3d存储器装置 | |
US7812390B2 (en) | Semiconductor memory device with memory cells on multiple layers | |
CN112420715B (zh) | 包含阵列下缓冲器电路系统的多层存储器装置 | |
US11785787B2 (en) | 3D vertical nand memory device including multiple select lines and control lines having different vertical spacing | |
US11417671B2 (en) | Memory device including pass transistors in memory tiers | |
US8767472B2 (en) | Non-volatile memory apparatus and methods | |
TWI518689B (zh) | 具有垂直結構之非揮發性記憶體元件以及其操作方法 | |
US8942045B2 (en) | Memory apparatus and methods | |
KR101666567B1 (ko) | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 | |
KR20110094989A (ko) | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 | |
CN113674790A (zh) | 半导体装置和半导体装置的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200908 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6847201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |