JP2016532920A - センシング回路を使用して比較演算を実行するための装置及び方法 - Google Patents

センシング回路を使用して比較演算を実行するための装置及び方法 Download PDF

Info

Publication number
JP2016532920A
JP2016532920A JP2016516022A JP2016516022A JP2016532920A JP 2016532920 A JP2016532920 A JP 2016532920A JP 2016516022 A JP2016516022 A JP 2016516022A JP 2016516022 A JP2016516022 A JP 2016516022A JP 2016532920 A JP2016532920 A JP 2016532920A
Authority
JP
Japan
Prior art keywords
line
array
voltage
lines
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016516022A
Other languages
English (en)
Other versions
JP5972501B1 (ja
Inventor
エー． マニング，トロイ
エー． マニング，トロイ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Application granted granted Critical
Publication of JP5972501B1 publication Critical patent/JP5972501B1/ja
Publication of JP2016532920A publication Critical patent/JP2016532920A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本開示は、センシング回路を使用して比較及び／または通知演算を実行することに関する装置及び方法を含む。例示的な方法は、電圧へメモリ・アレイの入出力（ＩＯ）線を充電することを含むことが可能である。この方法は、メモリ・アレイに格納されたデータが比較値に一致するかどうかを判定することを含むことが可能である。格納されたデータが比較値に一致するかどうかの判定は、メモリ・アレイの複数のアクセス線を活性化することを含むことが可能である。この判定は、複数のアクセス線へ結合された複数のメモリ・セルをセンシングすることを含むことが可能である。この判定は、ＩＯ線の電圧が複数のメモリ・セルへ対応する選択されたデコード線の活性化に応じて変化するかどうかをセンシングすることを含むことが可能である。【選択図】図２

Description

本開示は、一般に半導体メモリ及び方法に関し、さらに特にセンシング回路を使用して比較演算を実行することに関連する装置及び方法に関する。
メモリ・デバイスは、コンピュータまたは他の電子システム中の内部の、半導体、集積回路として典型的に提供される。揮発性及び不揮発性メモリを含む複数の異なる種類のメモリがある。揮発性メモリは、そのデータ（例えば、ホスト・データ、エラー・データ等）を維持するために電力を必要とする可能性があり、とりわけ、ランダム・アクセス・メモリ（ＲＡＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、同期ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）、及びサイリスタ・ランダム・アクセス・メモリ（ＴＲＡＭ）を含む。不揮発性メモリは、電力を供給されない場合に格納されたデータを保持することで永続的なデータを提供することが可能であり、とりわけＮＡＮＤフラッシュ・メモリ、ＮＯＲフラッシュ・メモリ、ならびに相変化ランダム・アクセス・メモリ（ＰＣＲＡＭ）、抵抗変化型ランダム・アクセス・メモリ（ＲＲＡＭ）、及びスピン・トルク注入ランダム・アクセス・メモリ（ＳＴＴ ＲＡＭ）のような磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）のような抵抗変化型メモリを含むことが可能である。
電子システムは、複数の処理手段（例えば、一つ以上のプロセッサ）を含む場合が多く、処理手段は、インストラクションを取得し実行することができ、適切な位置へ実行されたインストラクションの結果を格納することができる。プロセッサは、算術論理演算ユニット（ＡＬＵ）回路、浮動小数点ユニット（ＦＰＵ）回路、及び／または組み合わせ論理ブロックのような、複数の機能ユニットを備えることが可能であり、組み合わせ論理ブロックは、例えば、データ（例えば、一つ以上のオペランド）で、ＡＮＤ、ＯＲ、ＮＯＴ、ＮＡＮＤ、ＮＯＲ、及びＸＯＲ論理演算のような、論理演算を実行することでインストラクションを実行するために使用されることが可能である。例えば、この機能ユニット回路（ＦＵＣ）は、オペランドで加算、減算、乗算、及び／または除算のような算術演算を実行するために使用されることができる。
電子システム中の複数のコンポーネントは、実行のためにＦＵＣへインストラクションを提供することに関与することができる。このインストラクションは、例えば、コントローラ及び／またはホスト・プロセッサのような処理手段により、生成されることができる。データ（例えば、インストラクションを実行するオペランド）は、ＦＵＣによりアクセス可能であるメモリ・アレイに格納されることができる。インストラクション及び／またはデータは、メモリ・アレイから取得されることができ、ＦＵＣがデータでインストラクションを実行し始める前に配列決定及び／またはバッファリングされることができる。さらに、ＦＵＣにより一つまたは複数のクロック・サイクル中に異なる種類の演算を実行することができるので、インストラクション及び／またはデータの中間結果をまた配列決定及び／またはバッファリングすることができる。
インストラクションを実行すること（例えば、プログラム実行の部分として）は比較演算のような演算を実行することを伴う可能性があり、結果は、例えば、アルゴリズムの実行フローの部分として処理手段へ提供（例えば、通知）されることが可能である。このような比較及び通知機能性は、例えば、多くの場合にプログラム実行の部分である、“ｉｆ−ｔｈｅｎ−ｅｌｓｅ”プログラム・フローを有効にすることが可能である。
図１は本開示の複数の実施形態に従いメモリ・デバイスを含むコンピューティング・システム形式の装置のブロック図である。 図２は本開示の複数の実施形態に従いセンシング回路へ結合されたメモリ・アレイの一部の回路図を示す。 図３は本開示の複数の実施形態に従いセンシング回路へ結合されたメモリ・アレイの一部の回路図を示す。 図４は本開示の複数の実施形態に従い比較演算を実行するための方法の実施例を図示する。
本開示は、センシング回路を使用して比較演算を実行することに関連する装置及び方法を含む。例示的な方法は、一つの電圧（例えば、プリチャージ電圧）へメモリ・アレイの入出力（ＩＯ）線（例えば、ローカルＩＯ線（ＬＩＯ線））を充電（例えば、プリチャージ）することを備える。方法は、メモリ・アレイに格納されたデータがメモリ・アレイの複数のアクセス線を活性化し、複数のアクセス線へ結合された複数のメモリ・セルをセンシングすることで比較値に一致するかどうかを判定することを有することが可能である。方法は、ＬＩＯ線の電圧（例えば、プリチャージ電圧）が複数のメモリ・セルへ対応する選択されたデコード線（例えば、列デコード線）の活性化に応じて変化するかどうかをセンシングすることを有することが可能である。本開示において、“線”は少なくとも２つのノード間の動作可能な結合を意味する。
本開示の複数の実施形態は、比較値（例えば、特定のデータ値及び／またはデータ値セット）及びメモリ・アレイに格納されたデータ値間で一致があるかどうかを判定することとの関連で改良された比較及び通知機能性のような利点を提供することが可能である。例えば、複数の実施形態は、例えば、バス（例えば、データ・バス、アドレス・バス、制御バス）を介してメモリ・アレイ及びセンシング回路からデータを転送することなく、特定のデータが複数のメモリ・セルに格納されるかどうかを識別することを提供することが可能である。アレイに格納されたデータが比較値へ一致するかどうかの判定は、例えば、制御回路へ（例えば、オンダイ・コントローラへ及び／または外部ホストへ）通知されることが可能である。アレイに格納されたデータが比較値に一致するかどうかの判定は、メモリ・アレイに通知されることが可能である。このような比較および通知機能性は、複数の論理演算（例えば、ＡＮＤ、ＮＯＴ、ＮＯＲ、ＮＡＮＤ、ＸＯＲ等）を実行することと関連することが可能である。しかしながら、実施形態はこれらの実施例に限定されない。
また、さまざまな処理手段と関連したＦＵＣのような回路は、メモリ・アレイと関連したピッチ・ルールへ適合しない場合がある。例えば、メモリ・アレイのセルは、“Ｆ”がセルへ対応する特徴的な形状である、４Ｆ2または６Ｆ2セル・サイズを有することができる。先のシステムのＦＵＣと関連したデバイス（例えば、論理ゲート）は、例えば、チップ・サイズ及び／またはメモリ密度に影響を与え得る、メモリ・セルとピッチで形成されることが可能ではない場合がある。
本開示の以下の詳細な説明において、本明細書の一部を構成する添付の図面を参照し、ここで本開示の一つ以上の実施形態を実施することができる方法を実例として示される。これらの実施形態は、当業者が本開示の実施形態を実施することを可能にするために十分に詳細に記載され、他の実施形態を利用することができ、そのプロセス、電気的、及び／または構造的変化は本開示の範囲から逸脱することなくなされ得ることが理解されるべきである。本明細書で使用されるように、特に図面の参照番号に関して、指示子“Ｎ”、“Ｐ”、“Ｒ”等は、そのように指示された複数の特定の特徴を含む可能性があることを示すことが可能である。本明細書で使用されるように、“複数の”特定のものはこのようなものの一つ以上を参照することが可能である（例えば、複数のメモリ・アレイは一つ以上のメモリ・アレイを参照することが可能である）。
本明細書の図は、最初の一つの数字または複数の数字が図面の図番号に対応し残りの数字が図面中の素子またはコンポーネントを識別する番号付け規則に従う。異なる図間の同様の素子またはコンポーネントは、同様の数字の使用により同定されることができる。例えば、１３０は図１の素子“３０”を参照にすることができ、同様の素子は図２の２３０として参照されることができる。理解されるように、本明細書のさまざまな実施形態に示された素子は、本開示の複数のさらなる実施形態を提供するために追加、交換、及び／または排除されることが可能である。加えて、理解されるように、図で提供された素子の割合及び相対的な大きさは、本発明の特定の実施形態を説明することを意図しており、限定的な意味で解釈されるべきではない。
図１は、本開示の複数の実施形態に従いメモリ・デバイス１２０を含むコンピューティング・システム１００の形式の装置のブロック図である。本明細書で使用されるように、メモリ・デバイス１２０、メモリ・アレイ１３０、及び／またはセンシング回路１５０は、また個別に“装置”とみなされることができる。
システム１００は、メモリ・デバイス１２０へ結合されたホスト１１０を含み、メモリ・デバイス１２０は、メモリ・アレイ１３０を含む、む。ホスト１１０は、さまざまな他の種類のホストの中で、パーソナル・ラップトップ・コンピュータ、デスクトップ・コンピュータ、デジタル・カメラ、携帯電話、またはメモリ・カード・リーダのようなホスト・システムであることが可能である。ホスト１１０は、システム・マザーボード及び／またはバックプレーンを含むことが可能であり、複数の処理手段（例えば、一つ以上のプロセッサ、マイクロプロセッサ、またはいくつかの他の種類の制御回路）を含むことが可能である。システム１００は独立した集積回路を含むことが可能である、またはホスト１１０及びメモリ・デバイス１２０の両方は同じ集積回路上にあることが可能である。システム１００は、例えば、サーバ・システム及び／または高性能コンピューティング（ＨＰＣ）・システム及び／またはその一部であることが可能である。図１で示された実施例はフォン・ノイマン・アーキテクチャを有するシステムを図示するが、本開示の実施形態は、フォン・ノイマン・アーキテクチャとよく関連した一つ以上のコンポーネント（例えば、ＣＰＵ、ＡＬＵ等）を含まなくてもよい非フォン・ノイマン・アーキテクチャ（例えば、チューリング・マシン）に実装されることが可能である。
明確にするために、システム１００は、本開示に特に関連のある特徴に焦点を当てるように簡略化されている。メモリ・アレイ１３０は、例えば、ＤＲＡＭアレイ、ＳＲＡＭアレイ、ＳＴＴ ＲＡＭアレイ、ＰＣＲＡＭアレイ、ＴＲＡＭアレイ、ＲＲＡＭアレイ、ＮＡＮＤフラッシュ・アレイ、及び／またはＮＯＲフラッシュ・アレイであることが可能である。アレイ１３０は、アクセス線（本明細書で行線、ワード線または選択線と言われることができる）により結合された行、及びセンス線（本明細書でディジット線またはデータ線と言われることができる）により結合された列に配列されたメモリ・セルを備えることが可能である。単一のアレイ１３０を図１に示すが、実施形態はそのように限定されない。例えば、メモリ・デバイス１２０は複数のアレイ１３０（例えば、複数のＤＲＡＭセル・バンク）を含むことができる。例示的なＤＲＡＭアレイを図２及び３と関連して記載する。
メモリ・デバイス１２０は、アドレス回路１４２を含み、Ｉ／Ｏ回路１４４を介してＩ／Ｏバス１５６（例えば、データ・バス）上に提供されたアドレス信号をラッチする。アドレス信号は受信され、行デコーダ１４６及び列デコーダ１５２により復号され、メモリ・アレイ１３０にアクセスする。データは、センシング回路１５０を使用してセンス線での電圧及び／または電流変化をセンシングすることでメモリ・アレイ１３０から読み出されることが可能である。センシング回路１５０は、メモリ・アレイ１３０からデータのページ（例えば、行）を読み出しラッチすることが可能である。Ｉ／Ｏ回路１４４は、Ｉ／Ｏバス１５６上でホスト１１０と双方向データ通信するために使用されることが可能である。書き込み回路１４８はメモリ・アレイ１３０へデータを書き込むために使用される。
制御回路１４０は、ホスト１１０から制御バス１５４により提供された信号を復号する。これらの信号は、データ読み出し、データ書き込み、及びデータ消去演算を含む、メモリ・アレイ１３０上で実行された演算を制御するために使用される、チップ・イネーブル信号、書き込みイネーブル信号、及びアドレス・ラッチ信号を含むことが可能である。さまざまな実施形態において、制御回路１４０は、ホスト１１０からのインストラクションを実行することができる。制御回路１４０は、ステート・マシン、シーケンサ、または他の種類のコントローラ（例えば、オンダイ・コントローラ）であることが可能である。
センシング回路１５０の実施例は、図２及び３と関連してさらに以下で記載される。例えば、複数の実施形態において、センシング回路１５０は、複数のセンス・アンプ（例えば、図２で示されたセンス・アンプ２０６−１，．．．，２０６−Ｐまたは図３で示されたセンス・アンプ３０６）及び複数のコンピュート・コンポーネント（例えば、図３で示されたコンピュート・コンポーネント３３１）を備えることが可能であり、複数のコンピュート・コンポーネントは、アキュムレータを含んでもよく、比較及び通知演算（例えば、相補センス線と関連したデータ上で）を実行するために使用されることが可能である。複数の実施形態において、センシング回路（例えば、１５０）は、入力としてアレイ１３０に格納されたデータを使用して比較及び通知演算を実行し、センス線アドレス・アクセスを介して転送することなく（例えば、列デコード信号を発することなく）、アレイ１３０へ戻り論理演算の結果を入力することが可能である。このようにして、さまざまな計算機能は、センシング回路の外部の処理手段により（例えば、ホスト１１０と関連したプロセッサ及び／またはＡＬＵ回路のようなデバイス１２０上（例えば、制御回路１４０または何かの上）に設置された他の処理回路により）実行されることよりもセンシング回路１５０を使用してアレイ１３０内で実行される可能性がある。さまざまな従来の手法において、オペランドと関連したデータは、例えば、センシング回路を介してメモリから読み出され、ローカルＩ／Ｏ線を介して外部ＡＬＵ回路へ提供される。外部ＡＬＵ回路はオペランドを使用して計算機能を実行し、結果はローカルＩ／Ｏ線を介してアレイへ戻される。対照的に、本開示の複数の実施形態において、センシング回路（例えば、１５０）は、メモリ（例えば、アレイ１３０）に格納されたデータ上で論理演算を実行し、センシング回路へ結合されたローカルＩ／Ｏ線を有効にすることなくメモリへ結果を格納するように構成されることが可能である。
図２は、本開示の複数の実施形態に従いセンシング回路へ結合されたメモリ・アレイの一部の回路図を示す。この実施例において、メモリ・アレイはメモリ・セル（ＭＣ）２６０−１，．．．，２６０−ＮのＤＲＡＭアレイである。複数の実施形態において、メモリ・セルは破壊読み出しメモリ・セル（例えば、セルに格納されたデータを読み出すことは、読み出された後にセルに当初格納されたデータをリフレッシュするようにデータを破壊する）である。図２のアレイのメモリ・セル２６０−１，．．．，２６０−Ｎは、ワード線２０４により結合された複数の行と、センス線（例えば、ディジット線）２０５−１，．．．，２０５−Ｍにより結合された複数の列に配列されることが可能である。参照しやすいように、センス線２０５−１，．．．，２０５−Ｍは、それぞれの組の相補センス線（例えば、図３の３０５−１及び３０５−２）を表す。図２で、メモリ・セルの１行及び２列のみを示すが、実施形態はこれに限定されない。例えば、特定のアレイはメモリ・セルの複数の列及び／またはセンス線（例えば、４，０９６，８，１９２，１６，３８４等）を含むことができる。実施例として、特定のメモリ・セル・トランジスタのゲート（例えば、図３の３０２）はその対応するワード線（２０４）へ結合されることが可能であり、ソース／ドレイン領域はその対応するセンス線（例えば、２０５−１）へ結合されることが可能であり、特定のメモリ・セル・トランジスタの第二ソース／ドレイン領域はその対応するコンデンサ（例えば、図３の３０３）へ結合されることが可能である。
図２のアレイは、本開示の複数の実施形態に従いセンシング回路へ結合されることが可能である。この実施例において、センシング回路はセンス・アンプ２０６−１，．．．，２０６−Ｐ及び２次センス・アンプ（ＳＳＡ）２６８を備える。センシング回路は図１で示されたセンシング回路１５０であることが可能である。センス・アンプ２０６−１〜２０６−Ｐは、それぞれのセンス線２０５−１〜２０５−Ｍへ結合される。センス・アンプ２０６−１〜２０６−Ｐは、図３と関連して以下に記載されたセンス・アンプ３０６のようなセンス・アンプであることが可能である。センス・アンプ２０６−１〜２０６−Ｐは、それぞれトランジスタ２１８−１及び２１８−２を介して入出力線２６６−１（ＩＯ）及び２６６−２（ＩＯ＿）へ結合される。列デコード線２６４−１（ＣＤ−１）〜２６４−Ｒ（ＣＤ−Ｒ）は、トランジスタ２１８−１及び２１８−２のゲートへ結合され、ＩＯ線２６６−１及び２６６−２を介してＳＳＡ２６８へそれぞれのセンス・アンプ２０６−１〜２０６−Ｐによりセンシングされたデータを転送するように選択的に活性化されることが可能である。
操作中に、センス・アンプ（例えば、２０６−１〜２０６−Ｐ）は、選択された行線（例えば、２０４）の活性化に応じて相補センス線（例えば、２０５−１〜２０５−Ｍ）上で差動信号（例えば、電圧または電流）を増幅することでメモリ・セル（例えば、２６０−１〜２６０−Ｎ）に格納されたデータ値（例えば、論理“１”または“０”）をセンシングすることが可能である。実施例として、センス・アンプ２０６−１〜２０６−Ｐは、第一値へ（例えば、Ｖｃｃのような供給電圧へ）相補センス線の組２０５−１のセンス線（例えば、Ｄ）の一方、及び第二値へ（例えば、接地電圧のような基準電圧へ）相補センス線の組２０５−１の他方のセンス線（Ｄ＿）を駆動することが可能である。この方式において、メモリ・セル（例えば、２６０−１）により格納されたデータ値は、例えば、相補センス線の組のセンス線のどれがＶｃｃへ駆動されるかに基づき決定されることが可能である。そのとき相補センス線の組２０５−１〜２０５−Ｍの電圧は、列デコード線２６４−１〜２６４−Ｒの活性化によりＩＯ線２６６−１及び２６６−２へ選択的に転送されることが可能である。この方式において、センス・アンプ２０６−１〜２０６−Ｐによりセンシングされたデータは、ＩＯ線２６６−１及び２６６−２を介してＳＳＡ２６８へ転送されることが可能である。頻繁に、ＳＳＡ２６８は特定の時間に単一のセル（例えば、セル２６０−１〜２６０−Ｎの一つ）からのデータ値を格納することのみが可能であってもよい。このように、ＳＳＡ２６８へセル２６０−１に格納されたデータを転送することを望む場合に、列デコード線２６４−１を活性化し、ＳＳＡ２６８へセル２６０−Ｎに格納されたデータを転送することを望む場合に、列デコード２６４−Ｒを活性化する。両方の線２６４−１及び２６４−Ｒを活性化された場合、ＳＳＡ２６８は、セルのいずれかに格納された実際の格納データ値を判定することが可能でなくてもよい。
しかしながら、さまざまな場合において、列デコード線（例えば、２６４−１〜２６４−Ｒ）の２つ以上を選択的に活性化することは有用であり得る。例えば、複数の列デコード線を選択的に活性化することは、本明細書に記載された複数の実施形態に従い比較演算を実行することに関連して行われることが可能である。例えば、本開示の複数の実施形態において、図２で示されたデータ・パス部分は、メモリ・アレイ（例えば、アレイ１３０）に格納されたデータが、例えば“ｉｆ−ｔｈｅｎ−ｅｌｓｅ”プログラム・フローの部分として、オンダイ制御回路（例えば、制御回路１４０）により、及び／または外部制御回路（例えば、ホスト１１０）により、提供されることができる比較値に一致するかどうかを判定するために動作されることが可能である。
複数の実施形態において、制御回路（例えば、図１の１４０）は、電圧（例えば、プリチャージ電圧）へＩＯ線（例えば、２６６−１）を充電（例えば、プリチャージ）するように構成されることが可能である。例えば、ＩＯ線２６６−１は論理“１”へ対応する電圧（例えば、Ｖｃｃのような供給電圧）へプリチャージされることが可能である。制御回路は、行線（例えば、メモリ・セル２６０−１，．．．，２６０−Ｎを含む行線）及び列デコード線（例えば、ＣＤ−１，．．．，ＣＤ−Ｒ）を選択的に活性化するように構成されることが可能である。センシング回路（例えば、図１の１５０）は、活性化された行線へ結合された複数の選択されたメモリ・セル（例えば、２６０−１，．．．，２６０−Ｎ）をセンシングするように構成されることが可能である。センシング回路は、ＩＯ線２６６−１のプリチャージ電圧が列デコード線ＣＤ−１〜ＣＤ−Ｒの選択的活性化に応じて変化するかどうかを判定するように構成されることが可能である。
複数の実施形態において、制御回路（例えば、図１の１４０）は、センシング回路と併せて、比較機能（例えば、メモリ・アレイに格納されたデータが比較値に一致するかどうかを判定するために）を実行するために使用されることが可能である。実施例として、ＩＯ線２６６−１を特定の電圧へプリチャージすることが可能である。特定の電圧は、データ値へ対応する電圧であることが可能である。例えば、プリチャージ電圧は、論理「１」へ対応することができるＶｃｃのような供給電圧、または論理「０」へ対応することができる接地電圧であることが可能である。
列デコード線ＣＤ−１の活性化は、ＩＯ線２６６−１及び２６６−２へセンス・アンプ２０６−１に格納されたデータへ対応する電圧を供給するトランジスタ２１８−１及び２１８−２を作動させる。このように、ＩＯ線２６６−１のプリチャージ電圧は、センス・アンプ２０６−１（セル２６０−１のような特定のメモリ・セルに格納されたデータを表す）に格納された特定のデータ値に基づき変化することが可能である。例えば、センス・アンプ２０６−１はセル２６０−１に格納された論理０（例えば、接地電圧）をセンシングする場合に、ＣＤ−１を活性化する時にＩＯ線２６６−１上のプリチャージ電圧（例えば、Ｖｃｃ）は引き下げられ（例えば、低下し）、プリチャージ電圧変化での変化はＳＳＡ２６８で検出されることが可能である。このように、プリチャージ電圧で検出された変化は、センシングされたメモリ・セル（例えば、２６０−１）がプリチャージ電圧へ対応するデータ値（例えば、１）と異なるデータ値（例えば、０）を格納することを示す。同様に、センス・アンプ２０６−１はセル２６０−１に格納された論理１（例えば、Ｖｃｃ）をセンシングする場合に、ＣＤ−１を活性化する時にＩＯ線２６６−１上のプリチャージ電圧（例えば、Ｖｃｃ）は引き下げられないし、プリチャージ電圧で変化なしはＳＳＡ２６８で検出される。このように、プリチャージ電圧で検出された変化なしは、センシングされたメモリ・セル（例えば、２６０−１）がプリチャージ電圧へ対応するデータ値（例えば、１）と同じデータ値（例えば、１）を格納することを示す。
プリチャージ電圧が変化するかどうかを判定するＳＳＡ２６８の上記の能力は、例えば、特定の比較値がメモリ・アレイに格納されたデータに一致するかどうかを判定する比較機能を実行するために使用されることが可能である。実施例として、演算は特定の行線へ結合された複数のセルが特定の比較値（例えば、０）を格納するかどうかの情報を必要とする場合に、特定の行線は複数のメモリ・セルに対応するセンス線と併せて活性化されることが可能である。セルのいずれかが０を格納する場合に、ＩＯ線（例えば、ローカルＩＯ線）のプリチャージ電圧を変える（例えば、引き下げる）。演算の結果は、例えば、必要な制御回路（例えば、オンダイ・コントローラ、ホスト等）へ通知されることが可能である。演算の結果は、さらなる計算のためにメモリ・アレイに通知されることが可能である。判定された結果は、特定のアルゴリズムの連続的な実行の部分として使用されることができる。例えば、実行は、行のメモリ・セルのいずれかがデータ値（例えば、０）を格納するかどうかを判定するだけでなく、どのセルがデータ値を格納するかを有することができる。このように、サブセットの列デコード線は、例えば、バイナリ・サーチと関連して使用されることが可能である、比較値とそれらの対応するセルにより格納されたデータ値を比較するために選択的に活性化されることができる。
比較演算と関連して使用された比較値は、例えば、センス回路（例えば、オンダイ・コントローラ）へ結合された制御回路により、及び／または外部ホストのような複数の他のソースにより必要とされる可能性がある。同様に、比較演算の結果はさまざまな制御回路へ通知されることが可能である、及び／または制御回路へ通知される前にｉｆ−ｔｈｅｎ−ｅｌｓｅプログラム・フローの部分としてさらなる演算（例えば、論理演算）を実行するために使用されることが可能である。
図３は、本開示の複数の実施形態と関連するセンシング回路へ結合されたメモリ・アレイ３３０の一部分の回路図を示す。この実施例において、メモリ・アレイ３３０は、アクセス・デバイス３０２（例えば、トランジスタ）及び蓄電素子３０３（例えば、コンデンサ）から各構成された１Ｔ１Ｃ（１トランジスタ１コンデンサ）メモリ・セルのＤＲＡＭアレイである。複数の実施形態において、メモリ・セルは破壊読み出しメモリ・セル（例えば、セルに格納されたデータを読み出すことはセルに当初格納されたデータが読み出された後にリフレッシュされるようにデータを破壊する）である。アレイ３３０のセルは、ワード線３０４−０（行０），３０４−１（行１），３０４−２（行２），３０４−３（行３），．．．，３０４−Ｎ（行Ｎ）により結合された行、ならびにセンス線（例えば、ディジット線）３０５−１（Ｄ）及び３０５−２（Ｄ＿）により結合された列に配列される。この実施例において、セルの各列は一組の相補センス線３０５−１（Ｄ）及び３０５−２（Ｄ＿）と関連する。メモリ・セルの単一の列のみを図３で示すが、実施形態はそのように限定されない。例えば、特定のアレイは複数のメモリ・セルの列及び／またはセンス線（例えば、４，０９６，８，１９２，１６，３８４等）を含むことができる。特定のメモリ・セル・トランジスタ３０２のゲートをその対応するワード線３０４−０，３０４−１，３０４−２，３０４−３，．．．，３０４−Ｎへ結合し、第一ソース／ドレイン領域をその対応するセンス線３０５−１へ結合し、特定のメモリ・セル・トランジスタの第二ソース／ドレイン領域をその対応するコンデンサ３０３へ結合する。図３に示されないが、センス線３０５−２をメモリ・セルの列へまた結合することができる。
アレイ３３０を本開示の複数の実施形態と関連するセンシング回路へ結合する。この実施例おいて、センシング回路は、センス・アンプ３０６及びコンピュート・コンポーネント３３１を備える。センシング回路は、図１に示されたセンシング回路１５０であることが可能である。センス・アンプ３０６をメモリ・セルの特定の列へ対応する相補センス線Ｄ，Ｄ＿へ結合する。センス・アンプ３０６は、選択されたセルに格納された状態（例えば、論理データ値）を判定するように操作されることが可能である。実施形態は、例示的なセンス・アンプ３０６に限定されない。例えば、本明細書に記載された複数の実施形態に従いセンシング回路は、電流モード・センス・アンプ及び／またはシングルエンド型センス・アンプ（例えば、１本のセンス線へ結合されたセンス・アンプ）を含むことが可能である。
複数の実施形態において、コンピュート・コンポーネント（例えば、３３１）は、特定の形状（例えば、４Ｆ2，６Ｆ2等）へ適合することができる、センス・アンプ（例えば、３０６）のトランジスタ及び／またはアレイ（例えば、３３０）のメモリ・セルを含むピッチに形成された複数のトランジスタを備えることが可能である。さらに以下に記載されたように、コンピュート・コンポーネント３３１は、センス・アンプ３０６と併せて、アレイ３３０へ戻り結果を入力し格納する場合に、センス線アドレス・アクセスを介してデータを転送することなく（例えば、データをアレイから外部の回路及び、ローカルＩ／Ｏ線（例えば、図２の２６６−１）を介してセンシング回路へ転送するように列デコード信号を発することなく）アレイ３３０からのデータを使用してさまざまな比較及び通知演算を実行するように動作することが可能である。
図３で示された実施例において、コンピュート・コンポーネント３３１へ対応する回路は、各々のセンス線Ｄ及びＤ＿へ結合された５つのトランジスタを備えるが、実施形態はこの実施例に限定されない。トランジスタ３０７−１及び３０７−２は、それぞれセンス線Ｄ及びＤ＿へ結合された第一ソース／ドレイン領域と、クロス・カップルされたラッチへ結合された（例えば、クロス・カップルされたＮＭＯＳトランジスタ３０８−１及び３０８−２ならびにクロス・カップルされたＰＭＯＳトランジスタ３０９−１及び３０９−２のような、一組のクロス・カップルされたトランジスタのゲートへ結合された）第二ソース／ドレイン領域を有する。さらに本明細書に記載されたように、トランジスタ３０８−１，３０８−２，３０９−１、及び３０９−２を備えるクロス・カップルされたラッチは、２次ラッチと言われることが可能である（センス・アンプ３０６へ対応するクロス・カップルされたラッチが本明細書で１次ラッチと言われることが可能である）。
トランジスタ３０７−１及び３０７−２は、パス・トランジスタと言われることが可能であり、トランジスタ３０８−１，３０８−２，３０９−１、及び３０９−２を備えるクロス・カップルされたラッチの入力（例えば、２次ラッチの入力）へそれぞれのセンス線Ｄ及びＤ＿に電圧または電流を渡すために、それぞれの信号３１１−１（Ｐａｓｓｄ）及び３１１−２（Ｐａｓｓｄｂ）を介して有効にされることが可能である。この実施例において、トランジスタ３０７−１の第二ソース／ドレイン領域は、トランジスタ３０８−１及び３０９−１の第一ソース／ドレイン領域へ、ならびにトランジスタ３０８−２及び３０９−２のゲートへ結合される。同様に、トランジスタ３０７−２の第二ソース／ドレイン領域は、トランジスタ３０８−２及び３０９−２の第一ソース／ドレイン領域へ、ならびにトランジスタ３０８−１及び３０９−１のゲートへ結合される。
トランジスタ３０８−１及び３０８−２の第二ソース／ドレイン領域は、一般に負の制御信号３１２−１（Ａｃｃｕｍｂ）へ結合される。トランジスタ３０９−１及び３０９−２の第二ソース／ドレイン領域は、一般に正の制御信号３１２−２（Ａｃｃｕｍ）へ結合される。Ａｃｃｕｍ信号３１２−２は供給電圧（例えば、Ｖｃｃ）であることが可能であり、Ａｃｃｕｍｂ信号は基準電圧（例えば、接地）であることが可能である。イネーブル信号３１２−１及び３１２−２は、２次ラッチへ対応するトランジスタ３０８−１，３０８−２，３０９−１、及び３０９−２を備えるクロス・カップルされたラッチを活性化する。活性化されたセンス・アンプ組は、共通ノード３１７−１及び共通ノード３１７−２間の差動電圧を増幅するように動作し、ノード３１７−１はＡｃｃｕｍ信号電圧及びＡｃｃｕｍｂ信号電圧の一方へ（例えば、Ｖｃｃ及び接地の一方へ）駆動され、ノード３１７−２がＡｃｃｕｍ信号電圧及びＡｃｃｕｍｂ信号電圧の他方へ駆動される。さらに以下で記載されるように、２次ラッチが論理演算を実行するために使用されながらアキュムレータとして機能することが可能であるので、信号３１２−１及び３１２−２は、“Ａｃｃｕｍ”及び“Ａｃｃｕｍｂ”とラベル付けされる。複数の実施形態において、アキュムレータは２次ラッチを形成するクロス・カップルされたトランジスタ３０８−１，３０８−２，３０９−１、及び３０９−２、ならびにパス・トランジスタ３０７−１及び３０８−２を備える。さらに本明細書で記載されたように、複数の実施形態において、センス・アンプへ結合されたアキュムレータを備えるコンピュート・コンポーネントは、一組の相補センス線の少なくとも一つで信号（例えば、電圧または電流）により表されたデータ値で累算演算を実行することを備える論理演算を実行するように構成されることが可能である。
コンピュート・コンポーネント３３１は、またそれぞれのディジット線Ｄ及びＤ＿へ結合された第一ソース／ドレイン領域を有する反転トランジスタ３１４−１及び３１４−２を含む。トランジスタ３１４−１及び３１４−２の第二ソース／ドレイン領域は、それぞれ、トランジスタ３１６−１及び３１６−２の第一ソース／ドレイン領域へ結合される。トランジスタ３１４−１及び３１４−２のゲートは、信号３１３（ＩｎｖＤ）へ結合される。トランジスタ３１６−１のゲートは、トランジスタ３０８−２のゲート、トランジスタ３０９−２のゲート、及びトランジスタ３０８−１の第一ソース／ドレイン領域がまた結合される、共通ノード３１７−１へ結合される。相補的に、トランジスタ３１６−２のゲートは、トランジスタ３０８−１のゲート、トランジスタ３０９−１のゲート、及びトランジスタ３０８−２の第一ソース／ドレイン領域がまた結合された、共通ノード３１７−２へ結合される。このように、イネーブル信号ＩｎｖＤは、２次ラッチに格納されたデータ値を反転するように機能し、センス線３０５−１及び３０５−２で反転された値を駆動する。
本開示の複数の実施形態において、比較演算は、行線で一致がある（例えば、少なくとも一つのメモリ・セルが比較値を格納する）かどうかを判定するためにメモリ・セルの行（例えば、行線２０４）を活性化することを含むことが可能である。比較演算は、３２ビットの比較値をアレイに格納されたデータと比較することを含むように拡張されることが可能である。例えば、複数のメモリ・セルの比較値は、３２ビットの比較値に一致する比較値のコレクションがあるかどうかを判定するためにアキュムレータ（上記のように）に集計されることが可能である。
本開示の実施形態は、図２及び３に示された特定のセンシング回路構成に限定されない。例えば、異なるコンピュート・コンポーネント回路は、本明細書に記載された複数の実施形態に従い論理演算を実行するために使用されることが可能である。
図４は、本開示の複数の実施形態に従い比較演算を実行するための方法の実施例を図示する。ブロック４７０で、方法は、プリチャージ電圧へメモリ・アレイ（例えば、図３の３３０）の入出力（ＩＯ）線（例えば、図２の２６６−１）をプリチャージすることを有する。ＩＯ線（例えば、ローカルＩＯ線）は、例えば、供給電圧（例えば、論理１へ対応するＶｃｃ）または基準電圧（例えば、論理０へ対応する接地電圧）のような、特定のデータ値へ対応する電圧へプリチャージされることが可能である。複数の実施形態は、プリチャージ電圧へメモリ・アレイのＬＩＯ＿線（例えば、図２の２６６−２）をプリチャージすることを有することが可能である。ＬＩＯ＿線がプリチャージされる電圧は、ＬＩＯ線がプリチャージされる電圧の反転であることが可能である。
ブロック４７２で、方法はメモリ・アレイに格納されたデータが比較値に一致するかどうかを判定することを含む。比較値は外部ホスト（例えば、外部プロセッサ）及び／またはオンダイ・コントローラにより提供された値であることが可能である。比較値は、制御回路がメモリ・アレイの少なくとも一つのメモリ・セルに格納されるかどうかを判定しようとしている複数の異なるデータ値を含むことが可能である。比較値は複数のメモリ・セルに格納されることが可能である。例えば、データは一つ、２つ、３つ等のメモリ・セルに格納されることが可能である。一致は、制御回路により提供された比較値がアレイの少なくとも一つのメモリ・セルに格納される判定を参照することが可能である。比較値が少なくとも一つのメモリ・セルに格納されない判定は、一致がないことを示す可能性がある。
メモリ・アレイに格納されたデータが比較値に一致するかどうかの判定は、ブロック４７４で、メモリ・アレイの複数の行線を活性化することで判定されることが可能である。この複数の行線は、行線の特性に基づき選択的に活性化されることが可能である。複数の行線は、コントローラ（例えば、外部ホスト、オンダイ・コントローラ）により予め決定される特定の行線を含むことが可能である。
メモリ・アレイに格納されたデータが比較値に一致するかどうかの判定は、ブロック４７６で、複数の行線へ結合された複数のメモリ・セルをセンシングすることで判定されることが可能である。メモリ・アレイの行線のメモリ・セルの電圧はセンス・アンプによりセンシングされることが可能であり、列デコード線はＬＩＯ線へセンス・アンプ（及び対応するメモリ・セル）の電圧を供給するように活性化されることが可能である。
メモリ・アレイに格納されたデータが比較値に一致するかどうかの判定は、ブロック４７８で、ＬＩＯ線のプリチャージ電圧が複数のメモリ・セルに対応する選択された列デコード線の活性化に応じて変化するかどうかをセンシングすることで判定されることが可能である。例えば、ＬＩＯ線は論理１に対応する供給電圧（例えば、Ｖｃｃ）へプリチャージされることが可能である。メモリ・アレイのメモリ・セルは、コントローラが位置判定（例えば、一致）を試みている比較値に対応するデータ値（例えば、論理０）を格納することができる。メモリ・セルが活性化され、セルの電圧がＬＩＯ線（例えば、対応するセンス・アンプを介して）に供給される時に、セルにより格納されたデータ値が比較値に一致する場合（例えば、セルにより格納されたデータ値が論理０である場合）にＬＩＯ線での電圧（例えば、プリチャージ電圧）は低下する。２次センス・アンプは電圧での低下を検出することが可能であり、一致が発生していることを判定することが可能である。一致の判定は、比較値（例えば、オンダイ・コントローラ、外部ホスト等）を提供した回路へ、及び／またはさらなる使用のための他のいくつかの制御回路へ通知されることが可能である。一致を判定した場合に、一致が発生したアレイ内の特定の位置（例えば、一つのセルまたは複数のセル）を判定する演算をさらに実行することが可能である。周辺制御論理は、データ経路を読み取ることが可能であり、メモリ・アレイの比較状態を判定する。一致の位置判定は、メモリ・アレイのどのメモリ・セルが一致したかを判定するサーチ方法（例えば、バイナリ・サーチ）を含むことが可能である。この一致は、複数のメモリ・セル（例えば、メモリ・セルのない、一つのメモリ・セル、または複数のメモリ・セル）で生じることが可能である。
具体的な実施形態は本明細書に図示され記載されているが、当業者は、示された具体的な実施形態の代わりに、同じ結果を達成するために計算された配置が用いられることが可能であることを理解するであろう。本開示は、本開示の一つ以上の実施形態の適応及び派生を網羅するように意図される。上記が例証的な様式で行われていて、限定するものではないことを理解すべきである。上記の実施形態の組み合わせ、及び本明細書に具体的に記載されない他の実施形態は、上記の説明を検討する際に当業者に明らかである。本開示の一つ以上の実施形態の範囲は、上記の構造及び方法を使用する他の適用を含む。従って、本開示の一つ以上の実施形態の範囲は、このような特許請求の範囲が権利を与えられる均等物の全範囲とともに、添付の特許請求の範囲を参照して決定されるべきである。
前述の発明を実施するための形態では、いくつかの特徴は、本開示を簡素化する目的で単一の実施形態にまとめられる。開示のこの方法は、本開示の開示された実施形態が各請求項に明示的に記載されるより多くの特徴を使用しなければならないという意図を反映するものとして解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、本発明の主題は単一の開示された実施形態の全ての特徴に満たない。従って、以下の特許請求の範囲は、各請求項が別個の実施形態として独立していながら、本明細書の発明を実施するための形態に組み込まれる。

Claims (31)

  1. 一つの電圧へメモリ・アレイの入出力（ＩＯ）線を充電し、
    前記メモリ・アレイの複数のアクセス線を活性化し、
    前記複数のアクセス線へ結合された複数のメモリ・セルをセンシングし、
    前記ＩＯ線の前記電圧が前記複数のメモリ・セルへ対応する選択されたデコード線の活性化に応じて変化するかどうかをセンシングする、
    ことで前記メモリ・アレイに格納されたデータが比較値に一致するかどうかを判定する、
    ことを備える、比較機能を実行する方法。
  2. ＩＯ線を充電することは、プリチャージ電圧へ前記メモリ・アレイのＩＯ線をプリチャージすることを含む、請求項１の前記方法。
  3. 前記電圧へ前記ＩＯ線を充電することは、供給電圧へ前記ＩＯ線を充電することを含む、請求項１の前記方法。
  4. 前記供給電圧は１のデータ値へ対応する、請求項３の前記方法。
  5. 一つの電圧へ前記ＩＯ線を充電することは、接地電圧へ前記ＩＯ線を充電することを含む、請求項１の前記方法。
  6. 前記接地電圧は０のデータ値へ対応する、請求項５の前記方法。
  7. 選択されたデコード線を活性化することは、前記アレイの一つのサブセットの前記デコード線を活性化することを備える、請求項１〜６のいずれかの前記方法。
  8. 前記サブセットの一つのセットの基準に基づき前記サブセットのデコード線を判定することを含む、請求項７の前記方法。
  9. メモリ・セルのアレイ、
    前記アレイへ結合され、
    プリチャージ電圧へ前記アレイのローカル入出力（ＬＩＯ）線のプリチャージ、及び
    前記アレイのアクセス線及びデコード線の選択的活性化、
    を引き起こすように構成された制御回路、ならびに
    前記アレイへ結合され、
    活性化されたアクセス線へ結合された複数の選択されたメモリ・セルをセンシングし、
    前記ＬＩＯ線の前記プリチャージ電圧が前記複数の選択されたメモリ・セルへ対応するデコード線の活性化に応じて変化するかどうかを判定する、
    ように構成されたセンシング回路、
    を備える、装置。
  10. 前記制御回路はオンダイ・コントローラを備える、請求項９の前記装置。
  11. 前記制御回路は外部ホストを備える、請求項９の前記装置。
  12. 前記プリチャージ電圧は特定のデータ値へ対応し、前記ＬＩＯ線の前記プリチャージ電圧で判定された変化は活性化されたデコード線へ対応する選択されたメモリ・セルが前記特定のデータ値以外のデータ値を格納することを示す、請求項９の前記装置。
  13. 前記センシング回路は、前記ＬＩＯ線の前記プリチャージ電圧が変化するかどうかを検出するように構成された２次センス・アンプを備える、請求項９の前記装置。
  14. 前記ＬＩＯ線の前記プリチャージ電圧での判定された変化は、メモリ・セルのデータが比較値に一致することを示す、請求項９の前記装置。
  15. 前記制御回路は、ホストへ前記ＬＩＯ線の前記プリチャージ電圧で判定された変化を通知するように構成される、請求項９の前記装置。
  16. 前記センシング回路は、前記ＬＩＯ線の前記プリチャージ電圧で判定された変化が検出された表示を提供するように構成される、請求項９〜１５のいずれかの前記装置。
  17. メモリ・セルのアレイ、
    前記メモリ・アレイへ結合され、一つの電圧へ前記メモリ・アレイの入出力（ＩＯ）線の充電を引き起こすように構成された制御回路、及び
    前記メモリ・アレイへ結合され、
    それぞれの組の相補センス線へ結合された複数の１次センス・アンプ、
    前記複数の１次センス・アンプへ結合された複数のアキュムレータ、
    前記ＩＯ線へ結合され、前記ＩＯ線の前記電圧が前記アレイの選択されたデコード線の活性化に応じて変化するかどうかをセンシングし、前記アレイに格納されたデータが 比較値に一致するかどうかを判定するように構成された２次センス・アンプ、
    を備える、センシング回路、
    を備える、装置。
  18. 各前記アキュムレータは、
    一組の相補センス線の第一センス線へ結合された第一ソース／ドレイン領域を有する第一パス・トランジスタ、
    前記一組の相補センス線の第二センス線へ結合された第一ソース／ドレイン領域を有する第二パス・トランジスタ、ならびに
    第一組のクロス・カップルされたトランジスタ及び第二組のクロス・カップルされたトランジスタ、
    を備える、請求項１７の前記装置。
  19. 前記装置は前記一組の相補センス線の少なくとも一つに信号により表されたデータ値で累算演算を実行することを備える論理演算を実行するように構成される、請求項１８の前記装置。
  20. 前記信号は前記複数の１次センス・アンプの少なくとも一つを介して前記ＩＯ線へ提供される、請求項１９の前記装置。
  21. 一つの電圧へＩＯ線を充電することはプリチャージ電圧へ前記メモリ・アレイのＩＯ線をプリチャージすることを含む、請求項２０の前記装置。
  22. 前記信号は２次センス・アンプへ提供され、前記信号は前記プリチャージ電圧と異なる電圧へ対応する場合に前記２次センス・アンプは前記プリチャージ電圧での変化を検出する、請求項２１の前記装置。
  23. 前記アキュムレータは反転信号を受信するように構成され、前記反転信号を活性化することは、前記アキュムレータに格納されたデータ値を反転し、前記一組の相補センス線の一つで前記反転されたデータ値へ対応する信号を駆動する、請求項１９の前記装置。
  24. 前記一組の相補センス線は前記複数の１次センス・アンプの少なくとも一つへ前記反転されたデータ値へ対応する前記信号を提供するように構成される、請求項２３の前記装置。
  25. 前記複数の１次センス・アンプの前記少なくとも一つは前記ＩＯ＿線へ前記反転されたデータ値を提供するように構成され、前記ＩＯ＿線は前記２次センス・アンプへ前記反転されたデータ値を提供するように構成される、請求項２４の前記装置。
  26. 前記ＩＯ＿線は接地電圧へ充電され、前記反転されたデータ値へ対応する前記信号は接地電圧より大きい電圧である場合に前記２次センス・アンプは前記電圧での変化を検出する、請求項２５の前記装置。
  27. メモリ・セルのアレイ、
    前記アレイへ結合され、比較演算の部分として
    プリチャージ電圧へ前記アレイのローカル入出力（ＬＩＯ）線のプリチャージを引き起こし、
    前記アレイのアクセス線の選択的活性化を引き起こし、
    前記アレイのデコード線の選択的活性化を引き起こす、
    ように構成成された、制御回路、及び
    前記アレイへ結合され、
    複数の選択的に活性化されたアクセス線へ結合されたメモリ・セルをセンシングし、
    前記ＬＩＯ線の前記プリチャージ電圧が前記メモリ・セルへ対応する複数の前記デコード線の選択的活性化に応じて変化するかどうかをセンシングする、
    ように構成されたセンシング回路、
    を備え、
    前記プリチャージ電圧が前記複数の列デコード線の前記選択的活性化に応じて変化する判定は、前記複数の選択的に活性化されたアクセス線へ結合された前記メモリ・セルの少なくとも一つが比較値に一致するデータ値を格納することを示す、
    装置。
  28. 前記メモリ・セルの前記少なくとも一つが前記アレイへ戻り通知される前記比較値に一致するデータ値を格納する前記判定を引き起こすように構成された制御回路を備える、請求項２７の前記装置。
  29. 前記メモリ・セルの前記少なくとも一つのどのメモリ・セルが前記比較値に一致したかを識別するようにサーチを引き起こすように構成された制御回路を備える、請求項２７〜２８のいずれかの前記装置。
  30. ホストへ通知される前記メモリ・セルの前記識別を引き起こすように構成された制御回路を備える、請求項２９の前記装置。
  31. 前記アレイに戻り通知される前記メモリ・セルの前記識別を引き起こすように構成された制御回路を備える、請求項２９の前記装置。
JP2016516022A 2013-07-26 2014-07-10 センシング回路を使用して比較演算を実行するための装置及び方法 Active JP5972501B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/952,054 US8964496B2 (en) 2013-07-26 2013-07-26 Apparatuses and methods for performing compare operations using sensing circuitry
US13/952,054 2013-07-26
PCT/US2014/046094 WO2015013043A1 (en) 2013-07-26 2014-07-10 Apparatuses and methods for performing compare operations using sensing circuitry

Publications (2)

Publication Number Publication Date
JP5972501B1 JP5972501B1 (ja) 2016-08-17
JP2016532920A true JP2016532920A (ja) 2016-10-20

Family

ID=52390430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016516022A Active JP5972501B1 (ja) 2013-07-26 2014-07-10 センシング回路を使用して比較演算を実行するための装置及び方法

Country Status (7)

Country Link
US (5) US8964496B2 (ja)
EP (1) EP3025346B1 (ja)
JP (1) JP5972501B1 (ja)
KR (3) KR101874731B1 (ja)
CN (2) CN105493188B (ja)
TW (2) TWI603340B (ja)
WO (1) WO2015013043A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6147461B1 (ja) * 2017-01-31 2017-06-14 ゼンテルジャパン株式会社 半導体記憶装置
JP2021504870A (ja) * 2017-11-30 2021-02-15 マイクロン テクノロジー，インク． 入力データと格納データの比較

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US10074407B2 (en) * 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
CN107408404B (zh) 2015-02-06 2021-02-12 美光科技公司 用于存储器装置的设备及方法以作为程序指令的存储
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
WO2016126474A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device locations
CN107408408B (zh) 2015-03-10 2021-03-05 美光科技公司 用于移位决定的装置及方法
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
EP3268965A4 (en) 2015-03-12 2018-10-03 Micron Technology, INC. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US11164033B2 (en) 2015-05-29 2021-11-02 Micron Technology, Inc. Histogram creation process for memory devices
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) * 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10082964B2 (en) * 2016-04-27 2018-09-25 Micron Technology, Inc Data caching for ferroelectric memory
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9640250B1 (en) * 2016-05-16 2017-05-02 Qualcomm Incorporated Efficient compare operation
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10936221B2 (en) * 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US11281608B2 (en) 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US10553289B1 (en) * 2018-10-16 2020-02-04 Micron Technology, Inc. Apparatus and methods for determining an expected data age of memory cells
US10884951B2 (en) * 2018-11-29 2021-01-05 Micron Technology, Inc. Memory disablement for data security
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US11126498B2 (en) * 2019-02-19 2021-09-21 Micron Technology, Inc. Memory device with configurable error correction modes
US11158373B2 (en) * 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11270756B2 (en) * 2019-08-28 2022-03-08 Micron Technology, Inc. Row hammer mitigation
US11152054B2 (en) * 2019-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for performing background operations in memory using sensing circuitry
US10867684B1 (en) * 2019-08-29 2020-12-15 Micron Technology, Inc. Driving access lines to target voltage levels
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11348622B2 (en) * 2020-05-06 2022-05-31 Micron Technology, Inc. Conditional write back scheme for memory
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
TWI814363B (zh) 2021-08-27 2023-09-01 美商萬國商業機器公司 真補數動態電路及用於組合二進位資料之方法

Family Cites Families (292)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
JPS6032911B2 (ja) 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
US4435792A (en) 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4727474A (en) 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
JPS6013154U (ja) 1983-07-07 1985-01-29 株式会社　目黒防災 建造物における避難口装置
EP0214718A3 (en) 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
JPS63228498A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体記憶装置
US5201039A (en) 1987-09-30 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Multiple address-space data processor with addressable register and context switching
JPH0831168B2 (ja) 1987-11-06 1996-03-27 沖電気工業株式会社 窓口用自動取引装置
US4843264A (en) 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5276643A (en) 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
JPH0713858B2 (ja) 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5023838A (en) 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
US4958378A (en) 1989-04-26 1990-09-18 Sun Microsystems, Inc. Method and apparatus for detecting changes in raster data
JPH0317893A (ja) * 1989-06-14 1991-01-25 Hitachi Ltd 半導体記憶装置
US5253308A (en) 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
JPH0689575B2 (ja) 1989-09-13 1994-11-09 株式会社コトブキ 間仕切り用パネル
DE69132495T2 (de) 1990-03-16 2001-06-13 Texas Instruments Inc., Dallas Verteilter Verarbeitungsspeicher
US5034636A (en) 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5210850A (en) 1990-06-15 1993-05-11 Compaq Computer Corporation Memory address space determination using programmable limit registers with single-ended comparators
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
US5546343A (en) * 1990-10-18 1996-08-13 Elliott; Duncan G. Method and apparatus for a single instruction operating multiple processors on a memory chip
JPH06103599B2 (ja) 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
US5325519A (en) 1991-10-18 1994-06-28 Texas Microsystems, Inc. Fault tolerant computer with archival rollback capabilities
FR2685973B1 (fr) 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR950005095Y1 (ko) 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
JPH0636560A (ja) * 1992-07-21 1994-02-10 Mitsubishi Electric Corp 半導体記憶装置
EP0584783A3 (en) 1992-08-25 1994-06-22 Texas Instruments Inc Method and apparatus for improved processing
KR950004854B1 (ko) 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
JP3476231B2 (ja) * 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
US5440482A (en) 1993-03-25 1995-08-08 Taligent, Inc. Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order
US5485373A (en) 1993-03-25 1996-01-16 Taligent, Inc. Language-sensitive text searching system with modified Boyer-Moore process
US5369622A (en) 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
US5754478A (en) 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
JP2663838B2 (ja) * 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3252306B2 (ja) 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JPH07111100A (ja) * 1993-10-08 1995-04-25 Nec Corp テスト回路
JP3251421B2 (ja) 1994-04-11 2002-01-28 株式会社日立製作所 半導体集積回路
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH0831168A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体記憶装置
US5481500A (en) 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
JPH0845269A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd 半導体記憶装置
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
KR0142962B1 (ko) * 1995-05-12 1998-08-17 김광호 계급적 컬럼선택라인구조를 가지는 반도체 메모리 장치
US5724366A (en) * 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR0146530B1 (ko) 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
JP2812262B2 (ja) 1995-08-31 1998-10-22 日本電気株式会社 連想記憶装置
JP2817836B2 (ja) * 1995-11-30 1998-10-30 日本電気株式会社 半導体メモリ装置
KR100211760B1 (ko) * 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
JP3356612B2 (ja) 1996-02-29 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 高速な輪郭スムージング方法及び装置
US6092186A (en) 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
JP3839869B2 (ja) * 1996-05-30 2006-11-01 株式会社ルネサステクノロジ 半導体記憶装置
US5915084A (en) 1996-09-30 1999-06-22 Advanced Micro Devices, Inc. Scannable sense amplifier circuit
US5991209A (en) 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JP3592887B2 (ja) * 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6510098B1 (en) 1997-05-28 2003-01-21 Cirrus Logic, Inc. Method and apparatus for transferring data in a dual port memory
KR100259577B1 (ko) * 1997-05-29 2000-06-15 김영환 반도체 메모리
JPH1115773A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US6195734B1 (en) 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6181698B1 (en) 1997-07-09 2001-01-30 Yoichi Hariguchi Network routing table using content addressable memory
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US5822268A (en) * 1997-09-11 1998-10-13 International Business Machines Corporation Hierarchical column select line architecture for multi-bank DRAMs
US5949732A (en) * 1997-09-11 1999-09-07 International Business Machines Corporation Method of structuring a multi-bank DRAM into a hierarchical column select line architecture
JPH1196772A (ja) * 1997-09-17 1999-04-09 Sony Corp 半導体メモリ装置
US5991785A (en) 1997-11-13 1999-11-23 Lucent Technologies Inc. Determining an extremum value and its index in an array using a dual-accumulation processor
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6163862A (en) 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP3488612B2 (ja) * 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5986942A (en) 1998-01-20 1999-11-16 Nec Corporation Semiconductor memory device
JPH11260057A (ja) * 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11265995A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JPH11306751A (ja) 1998-04-22 1999-11-05 Toshiba Corp 半導体記憶装置
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US7409694B2 (en) 1998-09-09 2008-08-05 Microsoft Corporation Highly componentized system architecture with loadable virtual memory manager
JP2000173269A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100381968B1 (ko) 1998-12-30 2004-03-24 주식회사 하이닉스반도체 고속동작용디램
US5999435A (en) 1999-01-15 1999-12-07 Fast-Chip, Inc. Content addressable memory device
US6389507B1 (en) 1999-01-15 2002-05-14 Gigabus, Inc. Memory device search system and method
US6134164A (en) 1999-04-22 2000-10-17 International Business Machines Corp. Sensing circuit for a memory cell array
US6157558A (en) * 1999-05-21 2000-12-05 Sandisk Corporation Content addressable memory cell and array architectures having low transistor counts
US6741104B2 (en) 1999-05-26 2004-05-25 Micron Technology, Inc. DRAM sense amplifier for low voltages
US6157578A (en) * 1999-07-15 2000-12-05 Stmicroelectronics, Inc. Method and apparatus for accessing a memory device
US6208544B1 (en) 1999-09-09 2001-03-27 Harris Corporation Content addressable memory cell providing simultaneous read and compare capability
US6578058B1 (en) 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
KR100516693B1 (ko) * 2003-04-02 2005-09-22 주식회사 하이닉스반도체 불휘발성 프로그래머블 로직 회로
US6418498B1 (en) 1999-12-30 2002-07-09 Intel Corporation Integrated system management memory for system management interrupt handler independent of BIOS and operating system
JP4627103B2 (ja) 2000-01-18 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
KR100334574B1 (ko) * 2000-01-31 2002-05-03 윤종용 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
AU2000224587A1 (en) * 2000-02-04 2001-08-14 Hitachi Ltd. Semiconductor device
US20010042069A1 (en) 2000-02-29 2001-11-15 Petrov Peter D. Method and apparatus for building a memory image
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US7028170B2 (en) 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
JP3822412B2 (ja) 2000-03-28 2006-09-20 株式会社東芝 半導体記憶装置
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
JP2002015565A (ja) * 2000-06-29 2002-01-18 Mitsubishi Electric Corp 半導体記憶装置
KR100872213B1 (ko) 2000-07-07 2008-12-05 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
AU2001285161A1 (en) 2000-08-21 2002-03-04 United States Postal Services Delivery point validation system
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6704828B1 (en) 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US6948056B1 (en) 2000-09-28 2005-09-20 Intel Corporation Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages
FR2817996B1 (fr) * 2000-12-08 2003-09-26 St Microelectronics Sa Memoire cache a cellules dram
US6304477B1 (en) 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US6807614B2 (en) 2001-07-19 2004-10-19 Shine C. Chung Method and apparatus for using smart memories in computing
US7546438B2 (en) 2001-07-19 2009-06-09 Chung Shine C Algorithm mapping, specialized instructions and architecture features for smart memory computing
ITRM20010531A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US7260672B2 (en) 2001-09-07 2007-08-21 Intel Corporation Using data stored in a destructive-read memory
US7062689B2 (en) 2001-12-20 2006-06-13 Arm Limited Method and apparatus for memory self testing
US20040073773A1 (en) 2002-02-06 2004-04-15 Victor Demjanenko Vector processor architecture and methods performed therein
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
WO2003088033A1 (en) 2002-04-09 2003-10-23 University Of Rochester Multiplier-based processor-in-memory architectures for image and graphics processing
JP2003331598A (ja) * 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
US7406494B2 (en) 2002-05-14 2008-07-29 Texas Instruments Incorporated Method of generating a cycle-efficient bit-reverse index array for a wireless communication system
JP2003346484A (ja) 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6789099B2 (en) 2002-06-10 2004-09-07 International Business Machines Corporation Sense-amp based adder with source follower evaluation tree
KR100435804B1 (ko) * 2002-06-28 2004-06-10 삼성전자주식회사 터너리 내용 주소화 메모리 장치
US7054178B1 (en) 2002-09-06 2006-05-30 Etron Technology, Inc. Datapath architecture for high area efficiency
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7079407B1 (en) 2002-10-18 2006-07-18 Netlogic Microsystems, Inc. Content addressable memory (CAM) device including match line sensing
US6765834B2 (en) 2002-11-19 2004-07-20 Hewlett-Packard Development Company, L.P. System and method for sensing memory cells of an array of memory cells
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
KR100546307B1 (ko) * 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US6888372B1 (en) 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier
AU2002353406A1 (en) 2002-12-27 2004-07-22 Solid State System Co., Ltd. Nonvolatile memory unit with specific cache
US7346903B2 (en) 2003-02-04 2008-03-18 Sun Microsystems, Inc. Compiling and linking modules of a cycle-based logic design
US6768679B1 (en) 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Selection circuit for accurate memory read operations
US6819612B1 (en) 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6865122B2 (en) 2003-04-11 2005-03-08 Intel Corporation Reclaiming blocks in a block-alterable memory
US7454451B2 (en) 2003-04-23 2008-11-18 Micron Technology, Inc. Method for finding local extrema of a set of values for a parallel processing element
US7574466B2 (en) 2003-04-23 2009-08-11 Micron Technology, Inc. Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements
US7447720B2 (en) 2003-04-23 2008-11-04 Micron Technology, Inc. Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements
US9015390B2 (en) 2003-04-25 2015-04-21 Micron Technology, Inc. Active memory data compression system and method
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
JP2004355760A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp データ記憶回路
WO2005024843A1 (en) 2003-09-04 2005-03-17 Koninklijke Philips Electronics N.V. Integrated circuit and a method of cache remapping
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7913125B2 (en) 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
US6950771B1 (en) 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US7401281B2 (en) 2004-01-29 2008-07-15 International Business Machines Corporation Remote BIST high speed test and redundancy calculation
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
KR100532508B1 (ko) * 2004-03-12 2005-11-30 삼성전자주식회사 고속 동작이 가능한 캠
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US8522205B2 (en) 2004-05-18 2013-08-27 Oracle International Corporation Packaging multiple groups of read-only files of an application's components into multiple shared libraries
JP2006127460A (ja) 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
US7061817B2 (en) * 2004-06-30 2006-06-13 Micron Technology, Inc. Data path having grounded precharge operation and test compression capability
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7434024B2 (en) 2004-08-30 2008-10-07 Ati Technologies, Inc. SIMD processor with register addressing, buffer stall and methods
US7685365B2 (en) 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US20060069849A1 (en) 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to update information in a memory
JP2006134469A (ja) * 2004-11-05 2006-05-25 Elpida Memory Inc 半導体記憶装置
US20060149804A1 (en) 2004-11-30 2006-07-06 International Business Machines Corporation Multiply-sum dot product instruction with mask and splat
US7230851B2 (en) 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
KR100673901B1 (ko) 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7543119B2 (en) 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7624313B2 (en) 2005-03-28 2009-11-24 Hewlett-Packard Development Company, L.P. TCAM BIST with redundancy
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100720644B1 (ko) * 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
WO2007069295A1 (ja) 2005-12-13 2007-06-21 Spansion Llc 半導体装置およびその制御方法
CN101366090A (zh) * 2006-01-04 2009-02-11 高通股份有限公司 用于存储器的低功率字线逻辑的系统和方法
JP5129450B2 (ja) 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 情報処理装置
US8077533B2 (en) 2006-01-23 2011-12-13 Freescale Semiconductor, Inc. Memory and method for sensing data in a memory using complementary sensing scheme
JP4989900B2 (ja) 2006-01-31 2012-08-01 ルネサスエレクトロニクス株式会社 並列演算処理装置
US7400532B2 (en) 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US7436708B2 (en) * 2006-03-01 2008-10-14 Micron Technology, Inc. NAND memory device column charging
KR100755370B1 (ko) * 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
TW200828333A (en) 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7752417B2 (en) 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
US7372715B2 (en) 2006-06-14 2008-05-13 Micron Technology, Inc. Architecture and method for NAND flash memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7724559B2 (en) 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7692466B2 (en) 2006-08-18 2010-04-06 Ati Technologies Ulc Sense amplifier based flip-flop
US7805587B1 (en) 2006-11-01 2010-09-28 Nvidia Corporation Memory addressing controlled by PTE fields
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US7471536B2 (en) 2006-12-08 2008-12-30 Texas Instruments Incorporated Match mismatch emulation scheme for an addressed location in a CAM
US7460387B2 (en) 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US7937535B2 (en) 2007-02-22 2011-05-03 Arm Limited Managing cache coherency in a data processing apparatus
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7492640B2 (en) 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP2009009665A (ja) * 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
US7996749B2 (en) 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
US7489543B1 (en) 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7787319B2 (en) 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
US8042082B2 (en) 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US7965564B2 (en) 2007-09-18 2011-06-21 Zikbit Ltd. Processor arrays made of standard memory cells
US7663928B2 (en) 2007-10-09 2010-02-16 Ememory Technology Inc. Sense amplifier circuit having current mirror architecture
WO2009052525A1 (en) 2007-10-19 2009-04-23 Virident Systems, Inc. Managing memory systems containing components with asymmetric characteristics
US7924628B2 (en) 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US7979667B2 (en) 2007-12-10 2011-07-12 Spansion Llc Memory array search engine
US7755960B2 (en) 2007-12-17 2010-07-13 Stmicroelectronics Sa Memory including a performance test circuit
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US7808854B2 (en) 2008-02-19 2010-10-05 Kabushiki Kaisha Toshiba Systems and methods for data transfers between memory cells
JP5194302B2 (ja) 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
US8332580B2 (en) 2008-04-02 2012-12-11 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
US20090254694A1 (en) 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8339824B2 (en) 2008-07-02 2012-12-25 Cooke Laurence H Nearest neighbor serial content addressable memory
US8417921B2 (en) 2008-08-15 2013-04-09 Apple Inc. Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector
US8555037B2 (en) 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US8259509B2 (en) * 2008-08-18 2012-09-04 Elpida Memory, Inc. Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
ITRM20080543A1 (it) 2008-10-09 2010-04-10 Micron Technology Inc Architettura e metodo per la programmazione di memorie.
KR101596283B1 (ko) * 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101622922B1 (ko) * 2009-03-06 2016-05-20 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8484276B2 (en) 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
US8295112B2 (en) * 2009-03-31 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifiers and exemplary applications
KR20100134235A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
US7898864B2 (en) 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US9076527B2 (en) 2009-07-16 2015-07-07 Mikamonu Group Ltd. Charge sharing in a TCAM array
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
JP5477621B2 (ja) 2009-08-03 2014-04-23 ルネサスエレクトロニクス株式会社 連想メモリ
JP4951041B2 (ja) 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
EP2467133B1 (en) 2009-08-18 2014-01-22 Dow Corning Corporation Multi-layer transdermal patch
US8059438B2 (en) 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
US8077532B2 (en) 2009-09-02 2011-12-13 Micron Technology, Inc. Small unit internal verify read in a memory device
US8482975B2 (en) 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US20120246380A1 (en) 2009-10-21 2012-09-27 Avidan Akerib Neighborhood operations for parallel processing
US9477636B2 (en) 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
US8650232B2 (en) 2009-10-26 2014-02-11 Via Technologies, Inc. System and method for determination of a horizontal minimum of digital values
KR101634340B1 (ko) 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
US8583896B2 (en) 2009-11-13 2013-11-12 Nec Laboratories America, Inc. Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain
KR20110054773A (ko) * 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8605015B2 (en) 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
JP2011146102A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及びデータ処理システム
CN102141905B (zh) 2010-01-29 2015-02-25 上海芯豪微电子有限公司 一种处理器体系结构
US8164942B2 (en) 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
US8533245B1 (en) 2010-03-03 2013-09-10 Altera Corporation Multipliers with a reduced number of memory blocks
WO2011137189A1 (en) 2010-04-27 2011-11-03 Cornell Research Foundation System and methods for mapping and searching objects in multidimensional space
KR101119371B1 (ko) 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
US8351278B2 (en) 2010-06-23 2013-01-08 International Business Machines Corporation Jam latch for latching memory array output data
KR101143471B1 (ko) * 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US20120017039A1 (en) 2010-07-16 2012-01-19 Plx Technology, Inc. Caching using virtual memory
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8347154B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8332367B2 (en) 2010-10-20 2012-12-11 International Business Machines Corporation Parallel data redundancy removal
KR101148352B1 (ko) 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
JP5528987B2 (ja) * 2010-11-11 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8553481B2 (en) 2010-11-29 2013-10-08 Apple Inc. Sense amplifier latch with integrated test data multiplexer
US9165023B2 (en) 2011-01-31 2015-10-20 Freescale Semiconductor, Inc. Integrated circuit device and method for determining an index of an extreme value within an array of values
KR20120088973A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
JP2012174016A (ja) 2011-02-22 2012-09-10 Renesas Electronics Corp データ処理装置およびそのデータ処理方法
JP5259765B2 (ja) 2011-03-29 2013-08-07 株式会社東芝 不揮発性半導体メモリ
US8725730B2 (en) 2011-05-23 2014-05-13 Hewlett-Packard Development Company, L.P. Responding to a query in a data processing system
US8706958B2 (en) 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
JP2013065374A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体記憶装置
CN103907157B (zh) 2011-10-28 2017-10-17 慧与发展有限责任合伙企业 进行行移位的可移位存储器
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
KR101321481B1 (ko) 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로
US9830158B2 (en) 2011-11-04 2017-11-28 Nvidia Corporation Speculative execution and rollback
KR20130052971A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
GB2511957B (en) 2011-11-22 2015-02-11 Mips Tech Inc Processor with kernel mode access to user space virtual addresses
WO2013081588A1 (en) 2011-11-30 2013-06-06 Intel Corporation Instruction and logic to provide vector horizontal compare functionality
KR20130072869A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프리차지 회로 및 비휘발성 메모리 장치
WO2013095592A1 (en) 2011-12-22 2013-06-27 Intel Corporation Apparatus and method for vector compute and accumulate
US20130286705A1 (en) 2012-04-26 2013-10-31 David B. Grover Low power content addressable memory hitline precharge and sensing circuit
US8938603B2 (en) 2012-05-31 2015-01-20 Samsung Electronics Co., Ltd. Cache system optimized for cache miss detection
US20130332707A1 (en) 2012-06-07 2013-12-12 Intel Corporation Speed up big-number multiplication using single instruction multiple data (simd) architectures
KR102062301B1 (ko) 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
US20140215185A1 (en) 2013-01-29 2014-07-31 Atmel Norway Fetching instructions of a loop routine
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9171153B2 (en) 2013-05-17 2015-10-27 Hewlett-Packard Development Company, L.P. Bloom filter with memory element
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US10838865B2 (en) 2014-05-08 2020-11-17 Micron Technology, Inc. Stacked memory device system interconnect directory-based cache coherence methodology
US10825496B2 (en) 2014-05-08 2020-11-03 Micron Technology, Inc. In-memory lightweight memory coherence protocol

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6147461B1 (ja) * 2017-01-31 2017-06-14 ゼンテルジャパン株式会社 半導体記憶装置
WO2018142478A1 (ja) * 2017-01-31 2018-08-09 ゼンテルジャパン株式会社 半導体記憶装置
US11200945B2 (en) 2017-01-31 2021-12-14 Zentel Japan Corporation Semiconductor memory device
JP2021504870A (ja) * 2017-11-30 2021-02-15 マイクロン テクノロジー，インク． 入力データと格納データの比較

Also Published As

Publication number Publication date
US20180358058A1 (en) 2018-12-13
KR101970932B1 (ko) 2019-04-19
KR20160022390A (ko) 2016-02-29
CN105493188A (zh) 2016-04-13
KR101671154B1 (ko) 2016-10-31
KR20180074813A (ko) 2018-07-03
US10056122B2 (en) 2018-08-21
TWI603340B (zh) 2017-10-21
US9799378B2 (en) 2017-10-24
CN108288478A (zh) 2018-07-17
TW201517047A (zh) 2015-05-01
EP3025346B1 (en) 2019-01-02
US20150029798A1 (en) 2015-01-29
US9466340B2 (en) 2016-10-11
US20170365301A1 (en) 2017-12-21
WO2015013043A1 (en) 2015-01-29
US20170025160A1 (en) 2017-01-26
CN105493188B (zh) 2018-04-06
US10643673B2 (en) 2020-05-05
TWI547953B (zh) 2016-09-01
EP3025346A1 (en) 2016-06-01
CN108288478B (zh) 2022-05-17
US8964496B2 (en) 2015-02-24
KR20160125539A (ko) 2016-10-31
TW201637006A (zh) 2016-10-16
EP3025346A4 (en) 2017-03-29
JP5972501B1 (ja) 2016-08-17
US20150131390A1 (en) 2015-05-14
KR101874731B1 (ko) 2018-07-04

Similar Documents

Publication Publication Date Title
JP5972501B1 (ja) センシング回路を使用して比較演算を実行するための装置及び方法
US10043556B2 (en) Data shifting
US9449675B2 (en) Apparatuses and methods for identifying an extremum value stored in an array of memory cells
JP5989281B1 (ja) 独立にアドレス指定可能なメモリアレイアドレス空間

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160223

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160223

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160712

R150 Certificate of patent or registration of utility model

Ref document number: 5972501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250