KR20160022390A - 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들 - Google Patents

감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들 Download PDF

Info

Publication number
KR20160022390A
KR20160022390A KR1020167003336A KR20167003336A KR20160022390A KR 20160022390 A KR20160022390 A KR 20160022390A KR 1020167003336 A KR1020167003336 A KR 1020167003336A KR 20167003336 A KR20167003336 A KR 20167003336A KR 20160022390 A KR20160022390 A KR 20160022390A
Authority
KR
South Korea
Prior art keywords
line
array
voltage
sense
lines
Prior art date
Application number
KR1020167003336A
Other languages
English (en)
Other versions
KR101671154B1 (ko
Inventor
트로이 에이. 매닝
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20160022390A publication Critical patent/KR20160022390A/ko
Application granted granted Critical
Publication of KR101671154B1 publication Critical patent/KR101671154B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 개시는 감지 회로를 사용하여 비교 및/또는 보고 동작들을 수행하는 것에 관련된 장치들 및 방법들을 포함한다. 예시적인 방법은 메모리 어레이의 입력/출력(IO) 라인을 전압으로 차징하는 것을 포함할 수 있다. 방법은 메모리 어레이에 저장된 데이터가 비교 값과 일치하는지를 결정하는 것을 포함할 수 있다. 저장된 데이터가 비교 값과 일치하는지에 대한 결정은 메모리 어레이의 다수의 액세스 라인들을 활성화시키는 것을 포함할 수 있다. 결정은 다수의 액세스 라인들에 결합된 다수의 메모리 셀들을 감지하는 것을 포함할 수 있다. 결정은 다수의 메모리 셀들에 대응하는 선택된 디코드 라인들의 활성화에 응답하여 IO 라인의 전압이 변하는지를 감지하는 것을 포함할 수 있다.

Description

감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들 {APPARATUSES AND METHODS FOR PERFORMING COMPARE OPERATIONS USING SENSING CIRCUITRY}
본 개시는 전반적으로 반도체 메모리 및 방법들에 관한 것이며, 보다 특히, 감지 회로를 사용하여 비교 동작들을 수행하는 것에 관련된 장치들 및 방법들에 관한 것이다.
메모리 디바이스들은 통상적으로, 컴퓨터들 또는 다른 전자 시스템들에서 내부의, 반도체, 집적 회로들로서 제공된다. 휘발성 및 비-휘발성 메모리를 포함한 많은 상이한 유형들의 메모리가 있다. 휘발성 메모리는 그것의 데이터(예로서, 호스트 데이터, 에러 데이터 등)를 유지하기 위해 전력을 요구하며 특히, 랜덤 액세스 메모리(RAM), 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 동기식 동적 랜덤 액세스 메모리(SDRAM) 및 사이리스터 랜덤 액세스 메모리(TRAM)를 포함할 수 있다. 비-휘발성 메모리는 동력을 공급받지 않을 때 저장된 데이터를 유지함으로써 영구 데이터를 제공할 수 있으며 그 중에서도 NAND 플래시 메모리, NOR 플래시 메모리, 및 상 변화 랜덤 액세스 메모리(PCRAM), 저항성 랜덤 액세스 메모리(RRAM), 및 스핀 토크 전달 랜덤 액세스 메모리(STT RAM)와 같은 자기 저항성 랜덤 액세스 메모리(MRAM)와 같은 저항성 가변 메모리를 포함할 수 있다.
전자 시스템들은 종종 다수의 프로세싱 리소스들(예로서, 하나 이상의 프로세서들)을 포함하며, 이것은 지시들을 검색 및 실행하며 실행된 지시들의 결과들을 적절한 위치로 저장한다. 프로세서는 예를 들면, 데이터(예로서, 하나 이상의 피연산자들)에 대해 AND, OR, NOT, NAND, NOR, 및 XOR 논리 연산들과 같은 논리 연산들을 수행함으로써 지시들을 실행하기 위해 사용될 수 있는, 산술 논리 유닛(ALU) 회로, 부동 소수점 유닛(FPU) 회로, 및/또는 조합 논리 블록과 같은 다수의 기능 유닛들을 포함할 수 있다. 예를 들면, 기능 유닛 회로(FUC)는 피연산자들에 대한 덧셈, 뺄셈, 곱셈, 및/또는 나눗셈과 같은 산술 연산들을 수행하기 위해 사용될 수 있다.
전자 시스템에서 다수의 구성요소들은 실행을 위해 지시들을 FUC에 제공하는 것에 수반될 수 있다. 지시들은 예를 들면, 제어기 및/또는 호스트 프로세서와 같은 프로세싱 리소스에 의해 생성될 수 있다. 데이터(예로서, 지시들이 실행될 연산자들)는 FUC에 의해 액세스 가능한 메모리 어레이에 저장될 수 있다. 지시들 및/또는 데이터는 메모리 어레이로부터 검색될 수 있으며 FUC가 데이터에 대한 지시들을 실행하기 시작하기 전에 시퀀싱 되고 및/또는 버퍼링될 수 있다. 더욱이, 상이한 유형들의 연산들이 FUC를 통해 하나 또는 다수의 클록 사이클들에서 실행될 수 있으므로, 지시들 및/또는 데이터의 중간 결과들이 또한 시퀀싱 되고 및/또는 버퍼링될 수 있다.
지시들을 실행하는 것은(예로서, 프로그램 실행의 부분으로서) 비교 동작들과 같은 동작들을 수행하는 것을 수반할 수 있으며 결과들은 예를 들면, 알고리즘의 실행 흐름의 부분으로서 프로세싱 리소스들에 제공(예로서, 보고)될 수 있다. 이러한 비교 및 보고 기능은, 예를 들면, 종종 프로그램 실행의 부분인, “if-then-else” 프로그램적 흐름을 가능하게 할 수 있다.
도 1은 본 개시의 다수의 실시예들에 따른 메모리 디바이스를 포함한 컴퓨팅 시스템의 형태에서의 장치의 블록도이다.
도 2는 본 개시의 다수의 실시예들에 따른 감지 회로에 결합된 메모리 어레이의 일 부분의 개략도를 예시한다.
도 3은 본 개시의 다수의 실시예들에 따른 감지 회로에 결합된 메모리 어레이의 일 부분의 개략도를 예시한다.
도 4는 본 개시의 다수의 실시예들에 따른 비교 동작을 수행하기 위한 방법의 예를 예시한다.
본 개시는 감지 회로를 사용하여 비교 동작들을 수행하는 것에 관련된 장치들 및 방법들을 포함한다. 예시적인 방법은 메모리 어레이의 입력/출력(IO) 라인(예로서, 로컬 IO 라인(LIO 라인))을 pvoltage(예로서, 프리차지전압)으로 차징(예로서, 프리차징)하는 것을 포함한다. 방법은 메모리 어레이의 다수의 액세스 라인들을 활성화시키며 다수의 액세스 라인들에 결합된 다수의 메모리 셀들을 감지함으로써 메모리 어레이에 저장된 데이터가 비교 값과 일치하는지를 결정하는 것을 포함할 수 있다. 방법은 다수의 메모리 셀들에 대응하는 선택된 디코드 라인들(예로서, 컬럼 디코드 라인들)의 활성화에 응답하여 LIO 라인의 전압(예로서, 프리차지 전압)이 변하는지를 감지하는 것을 포함할 수 있다. 본 개시에서, “라인”은 적어도 두 개의 노드들 사이에서 동작 가능한 결합을 나타내도록 의도된다.
본 개시의 다수의 실시예들은 메모리 어레이에 저장된 데이터 값 및 비교 값(예로서, 특정한 데이터 값 및/또는 데이터 값들의 세트) 사이에 일치가 존재하는지를 결정하는 것에 관련하여 개선된 비교 및 보고 기능과 같은 이득들을 제공할 수 있다. 예를 들면, 다수의 실시예들은 예를 들면, 버스(예로서, 데이터 버스, 어드레스 버스, 제어 버스)를 통해 메모리 어레이 및 감지 회로 밖으로 데이터를 전달하지 않고 특정한 데이터가 다수의 메모리 셀들에 저장되는지를 식별하기 위해 제공할 수 있다. 어레이에 저장된 데이터가 비교 값과 일치하는지에 대한 결정은 예를 들면, 제어 회로로(예로서, 온-다이 제어기로 및/또는 외부 호스트로) 보고될 수 있다. 어레이에 저장된 데이터가 비교 값과 일치하는지에 대한 결정은 메모리 어레이로 보고될 수 있다. 이러한 비교 및 보고 기능은 다수의 논리 연산들(예로서, AND, NOT, NOR, NAND, XOR 등)을 수행하는 것과 연관될 수 있다. 그러나, 실시예들은 이들 예들에 제한되지 않는다.
또한, 다양한 프로세싱 리소스(들)와 연관된 FUC와 같은 회로는 메모리 어레이와 연관된 피치 규칙들에 따르지 않을 수 있다. 예를 들면, 메모리 어레이의 셀들은 4F2또는 6F2 셀 크기를 가질 수 있으며, 여기에서 “F”는 셀들에 대응하는 피처 크기이다. 이전 시스템들의 FUC와 연관된 디바이스(예로서, 논리 게이트들)는 메모리 셀들을 갖고 피치 상에 형성될 수 없을 것이며, 이것은 예를 들면 칩 크기 및/또는 메모리 밀도에 영향을 미칠 수 있다.
본 개시에 대한 다음의 상세한 설명에서, 참조가 그것의 일부를 형성하며 개시의 하나 이상의 실시예들이 어떻게 실시될 수 있는지가 예시로서 도시되는 첨부한 도면들에 대해 이루어진다. 이들 실시예들은 이 기술분야의 숙련자들이 본 개시의 실시예들을 실시할 수 있게 하기 위해 충분히 상세히 설명되며, 다른 실시예들이 이용될 수 있으며 프로세스, 전기적, 및/또는 구조적 변화들이 본 개시의 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다. 여기에서 사용된 바와 같이, 특히 도면들에서의 참조 번호들에 대하여, 지정자들(“N,” “P,” “R,” 등)은 그렇게 지정된 다수의 특정한 피처들이 포함될 수 있다는 것을 표시할 수 있다. 여기에서 사용된 바와 같이, “다수의” 특정한 것은 이러한 것들 중 하나 이상을 나타낼 수 있다(예로서, 다수의 메모리 어레이들은 하나 이상의 메모리 어레이들을 나타낼 수 있다).
여기에서의 도면들은 제 1 숫자 또는 숫자들이 도면 번호에 대응하며 나머지 숫자들이 도면에서 요소 또는 구성요소를 식별하는 넘버링 관계를 따른다. 상이한 도면들 사이에서의 유사한 요소들 또는 구성요소들은 유사한 숫자들의 사용으로 식별될 수 있다. 예를 들면, 130은 도 1에서 요소(“30”)를 나타낼 수 있으며, 유사한 요소는 도 2에서 230으로서 나타내어질 수 있다. 이해될 바와 같이, 여기에서의 다양한 실시예들에 도시된 요소들은 본 개시의 다수의 부가적인 실시예들을 제공하기 위해 부가되고, 교환되며, 및/또는 제거될 수 있다. 또한, 이해될 바와 같이, 도면들에 제공된 요소들의 비율 및 상대적인 스케일은 본 발명의 특정한 실시예들을 예시하도록 의도되며, 제한적 의미로 취해져서는 안된다.
도 1은 본 개시의 다수의 실시예들에 따른 메모리 디바이스(120)를 포함한 컴퓨팅 시스템(100)의 형태에서의 장치의 블록도이다. 여기에서 사용된 바와 같이, 메모리 디바이스(120), 메모리 어레이(130), 및/또는 감지 회로(150)는 또한 별도로 “장치”로 고려될 수 있다.
시스템(100)은 메모리 어레이(130)를 포함하는, 메모리 디바이스(120)에 결합된 호스트(110)를 포함한다. 호스트(110)는 다양한 다른 유형들의 호스트들 중에서, 개인용 랩탑 컴퓨터, 데스크탑 컴퓨터, 디지털 카메라, 이동 전화, 또는 메모리 카드 판독기와 같은 호스트 시스템일 수 있다. 호스트(110)는 시스템 마더보드 및/또는 백플레인을 포함할 수 있으며, 다수의 프로세싱 리소스들(예로서, 하나 이상의 프로세서들, 마이크로프로세서들, 또는 몇몇 다른 유형의 제어 회로)를 포함할 수 있다. 시스템(100)은 별개의 집적 회로들을 포함할 수 있거나 또는 호스트(110) 및 메모리 디바이스(120) 양쪽 모두는 동일한 집적 회로 상에 있을 수 있다. 시스템(100)은, 예를 들면, 서버 시스템 및/또는 고 성능 컴퓨팅(HPC) 시스템 및/또는 그것의 일 부분일 수 있다. 도 1에 도시된 예는 폰 노이만(Von Neumann) 아키텍처를 가진 시스템을 예시하지만, 본 개시의 실시예들은 종종 폰 노이만 아키텍처와 연관된 하나 이상의 구성요소들(예로서, CPU, ALU 등)을 포함하지 않을 수 있는, 비-폰 노이만 아키텍처들(예로서, 튜링 기계(Turing machine))에서 구현될 수 있다.
명료함을 위해, 시스템(100)은 본 개시와 특별한 관련성을 가진 피처들에 초점을 맞추기 위해 간소화되어 왔다. 메모리 어레이(130)는 예를 들면, DRAM 어레이, SRAM 어레이, STT RAM 어레이, PCRAM 어레이, TRAM 어레이, RRAM 어레이, NAND 플래시 어레이, 및/또는 NOR 플래시 어레이일 수 있다. 어레이(130)는 액세스 라인들(여기에서 로우 라인들, 워드 라인들 또는 선택 라인들로서 불리울 수 있는)에 의해 결합된 로우들 및 감지 라인들(여기에서 디지트 라인들 또는 데이터 라인들로서 불리울 수 있는)에 의해 결합된 컬럼들로 배열된 메모리 셀들을 포함할 수 있다. 단일 어레이(130)가 도 1에 도시되지만, 실시예들은 그렇게 제한되지 않는다. 예를 들면, 메모리 디바이스(120)는 다수의 어레이들(130)(예로서, DRAM 셀들의 다수의 뱅크들)을 포함할 수 있다. 예시적인 DRAM 어레이는 도 2 및 도 3에 관련하여 설명된다.
메모리 디바이스(120)는 I/O 회로(144)를 통해 I/O 버스(156)(예로서, 데이터 버스)를 통해 제공된 어드레스 신호들을 래치하기 위해 어드레스 회로(142)를 포함한다. 어드레스 신호들은 메모리 어레이(130)를 액세스하기 위해 로우디코더(146) 및 컬럼디코더(152)에 의해 수신되고 디코딩된다. 데이터는 감지 회로(150)를 사용하여 감지 라인들 상에서의 전압 및/또는 전류 변화들을 감지함으로써 메모리 어레이(130)로부터 판독될 수 있다. 감지 회로(150)는 메모리 어레이(130)로부터 데이터의 페이지(예로서, 로우)를 판독하며 래치할 수 있다. I/O 회로(144)는 I/O 버스(156)를 통해 호스트(110)와의 양방향 데이터 통신을 위해 사용될 수 있다. 기록 회로(148)는 메모리 어레이(130)로 데이터를 기록하기 위해 사용된다.
제어 회로(140)는 호스트(110)로부터 제어 버스(154)에 의해 제공된 신호들을 디코딩한다. 이들 신호들은 데이터 판독, 데이터 기록, 및 데이터 소거 동작들을 포함하여, 메모리 어레이(130) 상에서 수행된 동작들을 제어하기 위해 사용되는 칩 가능 신호들, 기록 가능 신호들, 및 어드레스 래치 신호들을 포함할 수 있다. 다양한 실시예들에서, 제어 회로(140)는 호스트(110)로부터의 지시들을 실행할 책임이 있다. 제어 회로(140)는 상태 기계, 시퀀서, 또는 몇몇 다른 유형의 제어기(예로서, 온-다이 제어기)일 수 있다.
감지 회로(150)의 예는 도 2 및 도 3에 관련하여 이하에서 추가로 설명된다. 예를 들면, 다수의 실시예들에서, 감지 회로(150)는 다수의 감지 증폭기들(예로서, 도 2에 도시된 감지 증폭기들(206-1,…, 206-P) 또는 도 3에 도시된 감지 증폭기(306)) 및 다수의 계산 구성요소들(예로서, 도 3에 도시된 계산 구성요소(331))을 포함할 수 있으며, 이것은 누산기를 포함할 수 있으며, 비교 및 보고 동작들(예로서, 상보적 감지 라인들과 연관된 데이터에 대한)을 수행하기 위해 사용될 수 있다. 다수의 실시예들에서, 감지 회로(예로서, 150)는 입력들로서 어레이(130)에 저장된 데이터를 사용하여 비교 및 보고 동작들을 수행하며 감지 라인 어드레스 액세스를 통해 전달하지 않고(예로서, 컬럼디코더 신호를 발사하지 않고) 논리 연산들의 결과들을 다시 어레이(130)로 저장하기 위해 사용될 수 있다. 이와 같이, 다양한 계산 기능들은 감지 회로의 외부에 있는 프로세싱 리소스들에 의해(예로서, 디바이스(120) 상에(예로서, 제어 회로(140) 상에 또는 다른 곳에) 위치된, ALU 회로와 같은, 호스트(110) 및/또는 다른 프로세싱 회로와 연관된 프로세서에 의해) 수행되기보다는, 감지 회로(150)를 사용하여 어레이(130) 내에서 수행될 수 있다. 다양한 이전 접근법들에서, 예를 들면, 피연산자와 연관된 데이터는 감지 회로를 통해 메모리로부터 판독되며 로컬 I/O 라인들을 통해 외부 ALU 회로로 제공될 것이다. 외부 ALU 회로는 피연산자들을 사용하여 계산 기능들을 수행할 것이며 결과는 로컬 I/O 라인들을 통해 어레이로 다시 전달될 것이다. 반대로, 본 개시의 다수의 실시예들에서, 감지 회로(예로서, 150)는 메모리(예로서, 어레이(130))에 저장된 데이터에 대해 논리 연산들을 수행하며 감지 회로에 결합된 로컬 I/O 라인을 가능하게 하지 않고 결과를 메모리에 저장하도록 구성될 수 있다.
도 2는 본 개시의 다수의 실시예들에 따른 감지 회로에 결합된 메모리 어레이의 일 부분의 개략도를 예시한다. 이 예에서, 메모리 어레이는 메모리 셀들(MC들)(260-1,…, 260-N)의 DRAM 어레이이다. 다수의 실시예들에서, 메모리 셀들은 파괴적 판독 메모리 셀들(예로서, 셀에 저장된 데이터를 판독하는 것은 원래 셀에 저장된 데이터가 판독된 후 리프레싱 되도록 데이터를 파괴한다)이다. 도 2에서의 어레이의 메모리 셀들(260-1,…, 260-N)은 워드 라인(204)에 의해 결합된 다수의 로우들 및 감지 라인들(예로서, 디지트 라인들)(205-1, …, 205-M)에 의해 결합된 컬럼들로 배열될 수 있다. 참조의 용이함을 위해, 감지 라인들(205-1, …, 205-M)은 각각의 쌍들의 상보적 감지 라인들(예로서, 도 3에서 305-1 및 305-2)을 나타낸다. 메모리 셀들의 단지 하나의 로우 및 두 개의 컬럼들이 도 2에 예시되지만, 실시예들은 그렇게 제한되지 않는다. 예를 들면, 특정한 어레이는 메모리 셀들의 다수의 컬럼들 및/또는 감지 라인들(예로서, 4,096, 8,192, 16,384 등)을 가질 수 있다. 예로서, 특정한 메모리 셀 트랜지스터(예로서, 도 3에서 302)의 게이트는 그것의 대응하는 워드 라인(204)에 결합될 수 있고, 소스/드레인 영역은 그것의 대응하는 감지 라인(예로서, 205-1)에 결합될 수 있으며, 특정한 메모리 셀 트랜지스터의 제 2 소스/드레인 영역은 그것의 대응하는 커패시터(예로서, 도 3에서 303)에 결합될 수 있다.
도 2에서의 어레이는 본 개시의 다수의 실시예들에 따른 감지 회로에 결합될 수 있다. 이 예에서, 감지 회로는 감지 증폭기들(206-1, …, 206-P) 및 2차 감지 증폭기(SSA)(268)를 포함한다. 감지 회로는 도 1에 도시된 감지 회로(150)일 수 있다. 감지 증폭기들(206-1 내지 206-P)은 각각의 감지 라인들(205-1 내지 205-M)에 결합된다. 감지 증폭기들(206-1 내지 206-P)은 도 3에 관련하여 이하에 설명된 감지 증폭기(306)와 같은 감지 증폭기들일 수 있다. 감지 증폭기들(206-1 내지 206-P)은 각각 트랜지스터들(218-1 및 218-2)을 통해 입력/출력 라인들(266-1(IO) 및 266-2(IO_))에 결합된다. 컬럼 디코드 라인들(264-1(CD-1) 내지 264-R(CD-R))은 트랜지스터들(218-1 및 218-2)의 게이트들에 결합되며 IO 라인들(266-1 및 266-2)을 통해 각각의 감지 증폭기들(206-1 내지 206-P)에 의해 감지된 데이터를 SSA(268)에 전달하기 위해 선택적으로 활성화될 수 있다.
동작 시, 감지 증폭기들(예로서, 206-1 내지 206-P)은 선택된 로우 라인(예로서, 204)의 활성화에 응답하여 상보적 감지 라인들(예로서, 205-1 내지 205-M) 상에서 차동 신호(예로서, 전압 또는 전류)를 증폭시킴으로써 메모리 셀(예로서, 260-1 내지 260-N)에 저장된 데이터 값(예로서, 논리“1” 또는 “0”)을 감지할 수 있다. 예로서, 감지 증폭기들(206-1 내지 206-P)은 상보적 감지 라인들(205-1)의 쌍의 감지 라인들(예로서, D) 중 하나를 제 1 값으로(예로서, Vcc와 같은 공급 전압으로) 및 상보적 감지 라인들(205-1)의 쌍의 다른 감지 라인(D_)을 제 2 값으로(예로서, 접지 전압과 같은 기준 전압으로) 이끌 수 있다. 이러한 방식으로, 메모리 셀(예로서, 260-1)에 의해 저장된 데이터 값은 예를 들면, 상보적 감지 라인 쌍의 감지 라인들 중 어떤 것이 Vcc로 이끌어지는지에 기초하여 결정될 수 있다. 상보적 감지 라인 쌍들(205-1 내지 205-M)의 전압들은 그 후 컬럼 디코드 라인들(264-1 내지 264-R)의 활성화를 통해 IO 라인들(266-1 및 266-2)로 선택적으로 전달될 수 있다. 이러한 방식으로, 감지 증폭기들(206-1 내지 206-P)에 의해 감지된 데이터는 IO 라인들(266-1 및 266-2)을 통해 SSA(268)로 전달될 수 있다. 종종, SSA(268)는 단지 특정한 시간에 단일 셀(예로서, 셀들(260-1 내지 260-N) 중 하나)로부터의 데이터 값을 저장할 수 있을 것이다. 이와 같이, 셀(260-1)에 저장된 데이터를 SSA(268)로 전달하는 것이 바람직하다면, 컬럼 디코드 라인(264-1)이 활성화될 것이며, 셀(260-N)에 저장된 데이터를 SSA(268)로 전달하는 것이 바람직하다면, 컬럼 디코드(264-R)가 활성화될 것이다. 라인들(264-1 및 264-R) 양쪽 모두가 활성화되었다면, SSA(268)는 셀들 중 어느 하나에 저장된 실제 저장된 데이터 값들을 결정할 수 없을 것이다.
그러나, 다양한 인스턴스들에서, 컬럼 디코드 라인들(예로서, 264-1 내지 264-R) 중 하나 이상을 선택적으로 활성화시키는 것이 유용할 수 있다. 예를 들면, 다수의 컬럼 디코드 라인들을 선택적으로 활성화시키는 것은 여기에 설명된 다수의 실시예들에 따라 비교 동작을 수행하는 것에 관련하여 행해질 수 있다. 예를 들면, 본 개시의 다수의 실시예들에서, 도 2에 도시된 데이터 경로 부분은 예로서, 메모리 어레이(예로서, 어레이(130))에 저장된 데이터가, 온-다이 제어 회로(예로서, 제어 회로(140))에 의해 및/또는 외부 제어 회로(예로서, 호스트(110))에 의해 “if-then-else” 프로그램적 흐름의 일부로서 제공될 수 있는, 비교 값과 일치하는지를 결정하도록 동작될 수 있다.
다수의 실시예들에서, 제어 회로(예로서, 도 1에서 140)는 IO 라인(예로서, 266-1)을 전압(예로서, 프리차지 전압)으로 차징(예로서, 프리차징)하도록 구성될 수 있다. 예를 들면, IO 라인(266-1)은 논리 “1”에 대응하는 전압(예로서, Vcc와 같은 공급 전압)으로 프리차징될 수 있다. 제어 회로는 로우 라인들(예로서, 메모리 셀들(260-1, …, 260-N)을 포함한 로우 라인) 및 컬럼 디코드 라인들(예로서, CD-1, …, CD-R)을 선택적으로 활성화시키도록 구성될 수 있다. 감지 회로(예로서, 도 1에서 150)는 활성화된 로우 라인에 결합된 다수의 선택된 메모리 셀들(예로서, 260-1, …, 260-N)을 감지하도록 구성될 수 있다. 감지 회로는 컬럼 디코드 라인들(CD-1 내지 CD-R)의 선택적 활성화에 응답하여 IO 라인(266-1)의 프리차지 전압이 변하는지를 결정하도록 구성될 수 있다.
다수의 실시예들에서, 제어 회로(예로서, 도 1에서 140)는, 감지 회로와 함께, 비교 기능을 수행하기 위해(예로서, 메모리 어레이에 저장된 데이터가 비교 값과 일치하는지를 결정하기 위해) 사용될 수 있다. 예로서, IO 라인(266-1)은 특정한 전압으로 프리차징될 수 있다. 특정한 전압은 데이터 값에 대응하는 값일 수 있다. 예를 들면, 프리차지 전압은 논리 “1”에 대응할 수 있는 Vcc와 같은 공급 전압 또는 논리 “0”에 대응할 수 있는, 접지 전압일 수 있다.
컬럼 디코드 라인(CD-1)의 활성화는 트랜지스터들(218-1 및 218-2)을 턴 온하며, 이것은 감지 증폭기(206-1)에 저장된 데이터에 대응하는 전압들을 IO 라인들(266-1 및 266-2)에 제공한다. 이와 같이, IO 라인(266-1)의 프리차지 전압은 감지 증폭기(206-1)에 저장된 특정한 데이터 값(셀(260-1)과 같은 특정한 메모리 셀에 저장된 데이터를 나타내는)에 기초하여 변할 수 있다. 예를 들면, 감지 증폭기(206-1)가 셀(260-1)에 저장된 논리 0(예로서, 접지 전압)을 감지한다면, IO 라인(266-1) 상에서의 프리차지 전압(예로서, Vcc)은 CD-1이 활성화될 때 풀 다운(예로서, 낮아지는)될 것이며, 프리차지 전압 변화에서의 변화는 SSA(268)에 의해 검출될 수 있다. 이와 같이, 프리차지 전압에서의 검출된 변화는 감지된 메모리 셀(예로서, 260-1)이 프리차지 전압에 대응하는 데이터 값(예로서, 1)과 상이한 데이터 값(예로서, 0)을 저장한다는 것을 표시한다. 유사하게, 감지 증폭기(206-1)가 셀(260-1)에 저장된 논리 1(예로서, Vcc)을 감지한다면, IO 라인(266-1) 상에서의 프리차지 전압(예로서, Vcc)은 CD-1이 활성화될 때 풀 다운되지 않을 것이며 프리차지 전압에서의 어떤 변화도 SSA(268)에 의해 검출되지 않을 것이다. 이와 같이, 프리차지 전압에서의 어떤 검출된 변화도 감지된 메모리 셀(예로서, 260-1)이 프리차지 전압에 대응하는 데이터 값(예로서, 1)과 동일한 데이터 값(예로서, 1)을 저장한다는 것을 표시하지 않는다.
프리차지 전압이 변하는지를 결정하기 위한 SSA(268)의 상기 설명된 능력은 예를 들면, 특정한 비교 값이 메모리 어레이에 저장된 데이터와 일치하는지를 결정하기 위한 비교 기능들을 수행하기 위해 사용될 수 있다. 예로서, 동작이 특정한 로우 라인에 결합된 다수의 셀들이 특정한 비교 값(예로서, 0)을 저장하는지에 대한 지식을 요구한다면, 특정한 로우 라인은 다수의 메모리 셀들에 대응하는 감지 라인들과 함께 활성화될 수 있다. 셀들 중 임의의 것이 0을 저장한다면, IO 라인(예로서, 로컬 IO 라인)의 프리차지 전압은 변경(예로서, 풀 다운)될 것이다. 동작의 결과는 예를 들면, 요청 제어 회로(예로서, 온-다이 제어기, 호스트 등)로 보고될 수 있다. 동작의 결과는 추가 산출들을 위해 메모리 어레이로 보고될 수 있다. 결정된 결과는 특정한 알고리즘의 계속된 실행의 부분으로서 사용될 수 있다. 예를 들면, 실행은 로우의 메모리 셀들 중 임의의 것이 데이터 값(예로서, 0)을 저장하는지, 뿐만 아니라 어떤 셀(들)이 데이터 값을 저장하는지를 또한 결정하는 것을 포함할 수 있다. 이와 같이, 컬럼 디코드 라인들의 서브세트들은 그것들의 대응하는 셀들에 의해 저장된 데이터 값들을 비교 값에 비교하기 위해 선택적으로 활성화될 수 있으며, 이것은 예를 들면, 이진 탐색과 관련하여 사용될 수 있다.
비교 동작들에 관련하여 사용된 비교 값들은 예를 들면, 감지 회로에 결합된 제어 회로(예로서, 온-다이 제어기)에 의해 및/또는 외부 호스트와 같은 다수의 다른 소스들에 의해 요청될 수 있다. 유사하게, 비교 동작들의 결과들은 다양한 제어 회로에 보고되고 및/또는 제어 회로로 보고되기 이전에 if-then-else 프로그램적 흐름의 일부로서 추가 동작들(예로서, 논리 연산들)을 수행하기 위해 사용될 수 있다.
도 3은 본 개시의 다수의 실시예들에 따른 감지 회로에 결합된 메모리 어레이(330)의 일 부분의 개략도를 예시한다. 이 예에서, 메모리 어레이(330)는 각각이 액세스 디바이스(302)(예로서, 트랜지스터) 및 저장 요소(303)(예로서, 커패시터)로 구성된, 1T1C(1 트랜지스터 1 커패시터) 메모리 셀들의 DRAM 어레이이다. 다수의 실시예들에서, 메모리 셀들은 파괴적 판독 메모리 셀들(예로서, 셀에 저장된 데이터를 판독하는 것은 원래 셀에 저장된 데이터가 판독된 후 리프레싱 되도록 데이터를 파괴한다)이다. 어레이(330)의 셀들은 워드 라인들(304-0(로우0), 304-1(로우1), 304-2(로우2), 304-3(로우3), …, 304-N(로우N))에 결합된 로우들 및 감지 라인들(예로서, 디지트 라인들)(305-1(D) 및 305-2(D_))에 의해 결합된 컬럼들로 배열된다. 이 예에서, 셀들의 각각의 컬럼은 한 쌍의 상보적 감지 라인들(305-1(D) 및 305-2(D_))과 연관된다. 단지 메모리 셀들의 단일 컬럼만이 도 3에 예시되지만, 실시예들은 그렇게 제한되지 않는다. 예를 들면, 특정한 어레이는 메모리 셀들의 다수의 컬럼들 및/또는 감지 라인들(예로서, 4,096, 8,192, 16,384 등)을 가질 수 있다. 특정한 메모리 셀 트랜지스터(302)의 게이트는 그것의 대응하는 워드 라인(304-0, 304-1, 304-2, 304-3, …, 304-N)에 결합되고, 제 1 소스/드레인 영역은 그것의 대응하는 감지 라인(305-1)에 결합되며, 특정한 메모리 셀 트랜지스터의 제 2 소스/드레인 영역은 그것의 대응하는 커패시터(303)에 결합된다. 도 3에 예시되지 않지만, 감지 라인(305-2)은 또한 메모리 셀들의 컬럼에 결합될 수 있다.
어레이(330)는 본 개시의 다수의 실시예들에 따라 감지 회로에 결합된다. 이 예에서, 감지 회로는 감지 증폭기(306) 및 계산 구성요소(331)를 포함한다. 감지 회로는 도 1에 도시된 감지 회로(150)일 수 있다. 감지 증폭기(306)는 메모리 셀들의 특정한 컬럼에 대응하는 상보적 감지 라인들(D, D_)에 결합된다. 감지 증폭기(306)는 선택된 셀에 저장된 상태(예로서, 논리 데이터 값)를 결정하도록 동작될 수 있다. 실시예들은 예시적 감지 증폭기(306)에 제한되지 않는다. 예를 들면, 여기에서 설명된 다수의 실시예들에 따른 감지 회로는 전류-모드 감지 증폭기들 및/또는 단일-엔디드 감지 증폭기들(예로서, 하나의 감지 라인에 결합된 감지 증폭기들)을 포함할 수 있다.
다수의 실시예들에서, 계산 구성요소(예로서, 331)는 감지 증폭기(예로서, 306)의 트랜지스터들을 갖고 피치 상에 형성된 다수의 트랜지스터들 및/또는 어레이(예로서, 330)의 메모리 셀들을 포함할 수 있으며, 이것은 특정한 피처 크기(예로서, 4F2, 6F2 등)를 따를 수 있다. 이하에서 추가로 설명되는 바와 같이, 계산 구성요소(331)는 감지 증폭기(306)와 함께, 입력으로서 어레이(330)로부터의 데이터를 사용하여 다양한 비교 및 보고 동작들을 수행하며 감지 라인 어드레스 액세스를 통해 데이터를 전송하지 않고(예로서, 데이터가 로컬 I/O 라인들(예로서, 도 2에서 266-1))을 통해 어레이로부터 외부에 있는 회로 및 감지 회로로 전달되도록 컬럼 디코드 신호를 발사하지 않고) 결과를 어레이(330)로 다시 저장하도록 동작할 수 있다.
도 3에 예시된 예에서, 계산 구성요소(331)에 대응하는 회로는 감지 라인들(D 및 D_)의 각각에 결합된 5개의 트랜지스터들을 포함하지만; 실시예들은 이 예에 제한되지 않는다. 트랜지스터들(307-1 및 307-2)은 각각 감지 라인들(D 및 D_)에 결합된 제 1 소스/드레인 영역, 및 교차 결합 래치에 결합된(예로서, 교차 결합된 NMOS 트랜지스터들(308-1 및 308-2) 및 교차 결합 PMOS 트랜지스터들(309-1 및 309-2)과 같은, 한 쌍의 교차 결합 트랜지스터들의 게이트들에 결합된) 제 2 소스/드레인 영역을 가진다. 여기에서 추가로 설명되는 바와 같이, 트랜지스터들(308-1, 308-2, 309-1, 및 309-2)을 포함한 교차 결합 래치는 2차 래치로서 불리울 수 있다(감지 증폭기(306)에 대응하는 교차 결합 래치는 여기에서 1차 래치로서 불리울 수 있다).
트랜지스터들(307-1 및 307-2)은 각각의 감지 라인들(D 및 D_) 상에서의 전압들 또는 전류들을 트랜지스터들(308-1, 308-2, 309-1, 및 309-2)을 포함한 교차 결합 래치의 입력들(예로서, 2차 래치의 입력)에 전달하기 위해 각각의 신호들(311-1(Passd) 및 311-2(Passdb))을 통해 가능해질 수 있는, 패스 트랜지스터들로서 불리울 수 있다. 이 예에서, 트랜지스터(307-1)의 제 2 소스/드레인 영역은 트랜지스터들(308-2 및 309-2)의 게이트들에 뿐만 아니라 트랜지스터들(308-1 및 309-1)의 제 1 소스/드레인 영역에 결합된다. 유사하게, 트랜지스터(307-2)의 제 2 소스/드레인 영역은 트랜지스터들(308-1 및 309-1)의 게이트들에 뿐만 아니라 트랜지스터들(308-2 및 309-2)의 제 1 소스/드레인 영역에 결합된다.
트랜지스터(308-1 및 308-2)의 제 2 소스/드레인 영역은 일반적으로 음의 제어 신호(312-1)(Accumb)에 결합된다. 트랜지스터들(309-1 및 309-2)의 제 2 소스/드레인 영역은 일반적으로 양의 제어 신호(312-2)(Accum)에 결합된다. Accum 신호(312-2)는 공급 전압(예로서, Vcc)일 수 있으며 Accumb 신호는 기준 전압(예로서, 접지)일 수 있다. 신호들(312-1 및 312-2)을 가능하게 하는 것은 2차 래치에 대응하는 트랜지스터들(308-1, 308-2, 309-1 및 309-2)을 포함한 교차 결합 래치를 활성화시킨다. 활성화된 감지 증폭기 쌍은 노드(317-1)가 Accum 신호 전압 및 Accumb 신호 전압 중 하나로(예로서, Vcc 및 접지 중 하나로) 이끌어지며, 노드(317-2)가 Accum 신호 전압 및 Accumb 신호 전압 중 다른 것으로 이끌어지도록 공통 노드(317-1) 및 공통 노드(317-2) 사이에서의 차동 전압을 증폭시키도록 동작한다. 이하에서 추가로 설명되는 바와 같이, 신호들(312-1 및 312-2)은 2차 래치가 논리 연산을 수행하기 위해 사용되는 동안 누산기로서 작용할 수 있기 때문에 “Accum” 및 “Accumb”로 라벨링된다. 다수의 실시예들에서, 누산기는 패스 트랜지스터들(307-1 및 308-2)뿐만 아니라 2차 래치를 형성한 교차 결합 트랜지스터들(308-1, 308-2, 309-1, 및 309-2)을 포함한다. 이하에서 추가로 설명되는 바와 같이, 다수의 실시예들에서, 감지 증폭기에 결합된 누산기를 포함한 계산 구성요소는 한 쌍의 상보적 감지 라인들 중 적어도 하나 상에서 신호(예로서, 전압 또는 전류)에 의해 표현된 데이터 값에 대한 누산 연산을 수행하는 것을 포함하는 논리 연산을 수행하도록 구성될 수 있다.
계산 구성요소(331)는 또한 각각의 디지트 라인들(D 및 D_)에 결합된 제 1 소스/드레인 영역을 가진 반전 트랜지스터들(314-1 및 314-2)을 포함한다. 트랜지스터들(314-1 및 314-2)의 제 2 소스/드레인 영역은 각각 트랜지스터들(316-1 및 316-2)의 제 1 소스/드레인 영역에 결합된다. 트랜지스터들(314-1 및 314-2)의 게이트들은 신호(313)(InvD)에 결합된다. 트랜지스터(316-1)의 게이트는 트랜지스터(308-2)의 게이트, 트랜지스터(309-2)의 게이트, 및 트랜지스터(308-1)의 제 1 소스/드레인 영역이 또한 결합되는 공통 노드(317-1)에 결합된다. 보완적 방식으로, 트랜지스터(316-2)의 게이트는 트랜지스터(308-1)의 게이트, 트랜지스터(309-1)의 게이트, 및 트랜지스터(308-2)의 제 1 소스/들인 영역이 또한 결합되는 공통 노드(317-2)에 결합된다. 이와 같이, 신호(InvD)를 가능하게 하는 것은 2차 래치에 저장된 데이터 값을 반전시키며 반전된 값을 감지 라인들(305-1 및 305-2)로 이끌도록 작용한다.
본 개시의 다수의 실시예들에서, 비교 동작은 로우 라인에 매칭이 있는지(예로서, 적어도 하나의 메모리 셀이 비교 값을 저장하는)를 결정하기 위해 메모리 셀들의 로우(예로서, 로우 라인(204))를 활성화시키는 것을 포함할 수 있다. 비교 동작은 어레이에 저장된 데이터에 32-비트 비교 값을 비교하는 것을 포함하도록 확대될 수 있다. 예를 들면, 다수의 메모리 셀들의 비교 값들은 32-비트 비교 값과 일치하는 비교 값들의 모음이 있는지를 결정하기 위해 누산기에서 총합될 수 있다(상기 설명된 바와 같이).
본 개시의 실시예들은 도 2 및 도 3에 예시된 특정한 감지 회로 구성에 제한되지 않는다. 예를 들면, 상이한 계산 구성요소 회로는 여기에 설명된 다수의 실시예들에 따른 논리 연산들을 수행하기 위해 사용될 수 있다.
도 4는 본 개시의 다수의 실시예들에 따른 비교 동작을 수행하기 위한 방법의 예를 예시한다. 블록(470)에서, 방법은 메모리 어레이(예로서, 도 3에서 330)의 입력/출력(IO) 라인(예로서, 도 2에서 266-1)을 프리차지 전압으로 프리차징 하는 것을 포함한다. IO 라인(예로서, 로컬 IO 라인)은 예를 들면, 공급 전압(예로서, 논리 1에 대응하는 Vcc) 또는 기준 전압(예로서, 논리 0에 대응하는 접지 전압)과 같은 특정한 데이터 값에 대응하는 전압으로 프리차징될 수 있다. 다수의 실시예들은 메모리 어레이의 LIO_라인(예로서, 도 2에서 266-2)을 프리차지 전압으로 프리차징하는 것을 포함할 수 있다. LIO_라인이 프리차징되는 전압은 LIO 라인이 프리차징되는 전압의 역일 수 있다.
블록(472)에서, 방법은 메모리 어레이에 저장된 데이터가 비교 값과 일치하는지를 결정하는 것을 포함한다. 비교 값은 외부 호스트(예로서, 외부 프로세서) 및/또는 온 다이 제어기에 의해 제공된 값일 수 있다. 비교 값은 제어 회로가 메모리 어레이에서의 적어도 하나의 메모리 셀에 저장되는지를 결정하려고 시도하는 다수의 상이한 데이터 값들을 포함할 수 있다. 비교 값은 다수의 메모리 셀들에 저장될 수 있다. 예를 들면, 데이터는 1, 2, 3개 등의 메모리 셀들에 저장될 수 있다. 일치는 제어 회로에 의해 제공된 비교 값이 어레이의 적어도 하나의 메모리 셀에 저장된다는 결정을 나타낼 수 있다. 비교 값이 적어도 하나의 메모리 셀에 저장되지 않는다는 결정은 일치가 없음을 표시할 수 있다.
메모리 어레이에 저장된 데이터가 비교 값과 일치하는지에 대한 결정은 메모리 어레이의 다수의 로우 라인들을 활성화시킴으로써, 블록(474)에서, 결정될 수 있다. 다수의 로우 라인들이 로우 라인들의 특성에 기초하여 선택적으로 활성화될 수 있다. 다수의 로우 라인들은 제어기(예로서, 외부 호스트, 온-다이 제어기)에 의해 미리 결정되는 특정한 로우 라인들을 포함할 수 있다.
메모리 어레이에 저장된 데이터가 비교 값과 일치하는지에 대한 결정은 다수의 로우 라인들에 결합된 다수의 메모리 셀들을 감지함으로써, 블록(476)에서, 결정될 수 있다. 메모리 어레이의 로우 라인들의 메모리 셀들의 전압은 감지 증폭기들에 의해 감지될 수 있으며 컬럼 디코드 라인들은 감지 증폭기들(및 대응하는 메모리 셀들)의 전압을 LIO 라인에 제공하기 위해 활성화될 수 있다.
메모리 어레이에 저장된 데이터가 비교 값과 일치하는지에 대한 결정은, 다수의 메모리 셀들에 대응하는 선택된 컬럼 디코드 라인들의 활성화에 응답하여 LIO 라인의 프리차지 전압이 변하는지를 감지함으로써, 블록(478)에서, 결정될 수 있다. 예를 들면, LIO 라인은 논리 1에 대응하는 공급 전압(예로서, Vcc)으로 프리차징될 수 있다. 메모리 어레이에서의 메모리 셀은 제어기가 위치를 찾아내려고(예로서 일치하는) 시도하는 비교 값에 대응하는 데이터 값(예로서, 논리 0)을 저장할 수 있다. 메모리 셀이 활성화되며 셀의 전압이 LIO 라인에 제공될 때(예로서, 대응하는 감지 증폭기를 통해), LIO 라인 상에서의 전압(예로서, 프리차지 전압)은 셀에 의해 저장된 데이터 값이 비교 값과 일치한다면(예로서, 셀에 의해 저장된 데이터 값이 논리 0이면) 떨어질 것이다. 2차 감지 증폭기는 전압에서의 강하를 검출하며 일치가 발생하였는지를 결정할 수 있다. 일치에 대한 결정은 비교 값을 제공한 회로(예로서, 온 다이 제어기, 외부 호스트 등)로 및/또는 추가 사용을 위해 몇몇 다른 제어 회로로 보고될 수 있다. 일치가 결정된다면, 추가 동작들이 일치가 발생한 어레이 내에서의 특정한 위치(예로서, 셀 또는 셀들)을 결정하기 위해 수행될 수 있다. 주변 제어 로직은 메모리 어레이의 비교 상태를 결정하기 위해 데이터 경로를 판독할 수 있다. 일치의 위치를 찾는 것은 메모리 어레이에서의 어떤 메모리 셀이 일치하는지를 결정하기 위해 탐색 방법(예로서, 이진 탐색)을 포함할 수 있다. 일치가 다수의 메모리 셀들(예로서, 메모리 셀이 없음, 하나의 메모리 셀, 또는 복수의 메모리 셀들)에서 발생할 수 있다.
특정한 실시예들이 여기에서 예시되고 설명되었지만, 이 기술분야의 숙련자들은 동일한 결과들을 달성하기 위해 산출된 배열이 도시된 특정 실시예들로 대체될 수 있다는 것을 이해할 것이다. 본 개시는 본 개시의 하나 이상의 실시예들의 각색들 또는 변형들을 커버하도록 의도된다. 상기 설명은 제한적인 것이 아닌, 예시적 방식으로 이루어졌다는 것이 이해될 것이다. 상기 실시예들의 조합, 여기에서 특히 설명되지 않은 다른 실시예들이 상기 설명을 검토할 때 이 기술분야의 숙련자들에게 명백할 것이다. 본 개시의 하나 이상의 실시예들의 범위는 상기 구조들 및 방법들이 사용되는 다른 애플리케이션들을 포함한다. 그러므로, 본 개시의 하나 이상의 실시예들의 범위는 이러한 청구항들이 자격을 가진 등가물들의 전체 범위와 함께, 첨부된 청구항들을 참조하여 결정되어야 한다.
앞서 말한 상세한 설명에서, 몇몇 특징들은 개시를 간소화하기 위해 단일 실시예에서 함께 그룹핑된다. 개시의 이러한 방법은 본 개시의 개시된 실시예들이 각각의 청구항에서 명확히 제시된 것보다 많은 특징들을 사용해야 한다는 의도를 반영한 것으로서 해석되지 않는다. 오히려, 다음의 청구항들이 반영함에 따라, 본 발명의 주제는 단일의 개시된 실시예의 모든 특징들보다 적게 있다. 따라서, 다음의 청구항들은 상세한 설명으로 통합되며, 각각의 청구항은 별개의 실시예로서 그 자체로 성립한다.

Claims (31)

  1. 비교 기능을 수행하는 방법에 있어서,
    메모리 어레이의 입력/출력(IO) 라인을 전압으로 차징하는 단계;
    상기 메모리 어레이에 저장된 데이터가 비교 값과 일치하는 지를 결정하는 단계로서,
    상기 메모리 어레이의 다수의 액세스 라인들을 활성화시키는 것;
    상기 다수의 액세스 라인들에 결합된 다수의 메모리 셀들을 감지하는 것; 및
    상기 다수의 메모리 셀들에 대응하는 선택된 디코드 라인들의 활성화에 응답하여 상기 IO 라인의 전압이 변하는지를 감지하는 것에 의한 것인, 상기 결정 단계를 포함하는, 비교 기능을 수행하는 방법.
  2. 청구항 1에 있어서, IO 라인을 차징하는 단계는 상기 메모리 어레이의 IO 라인을 프리차지 전압으로 프리차징하는 단계를 포함하는, 비교 기능을 수행하는 방법.
  3. 청구항 1에 있어서, 상기 IO를 상기 전압으로 차징하는 단계는 상기 IO 라인을 공급 전압으로 차징하는 단계를 포함하는, 비교 기능을 수행하는 방법.
  4. 청구항 3에 있어서, 상기 공급 전압은 1의 데이터 값에 대응하는, 비교 기능을 수행하는 방법.
  5. 청구항 1에 있어서, 상기 IO 라인을 전압으로 차징하는 단계는 상기 IO 라인을 접지 전압으로 차징하는 단계를 포함하는, 비교 기능을 수행하는 방법.
  6. 청구항 5에 있어서, 상기 접지 전압은 0의 데이터 값에 대응하는, 비교 기능을 수행하는 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서, 선택된 디코드 라인들을 활성화시키는 것은 상기 어레이의 디코드 라인들의 서브세트를 활성화시키는 것을 포함하는, 비교 기능을 수행하는 방법.
  8. 청구항 7에 있어서, 상기 서브세트의 기준들의 세트에 기초하여 상기 디코드 라인들의 서브세트를 결정하는 단계를 포함하는, 비교 기능을 수행하는 방법.
  9. 장치에 있어서,
    메모리 셀들의 어레이;
    제어 회로로서, 상기 어레이에 결합되며:
    프리차지 전압으로의 상기 어레이의 로컬 입력/출력(LIO) 라인의 프리차징; 및
    상기 어레이의 액세스 라인들 및 디코드 라인들의 선택적 활성화를 야기하도록 구성된, 상기 제어 회로; 및
    감지 회로로서, 상기 어레이에 결합되며:
    활성화된 액세스 라인에 결합된 다수의 선택된 메모리 셀들을 감지하며;
    상기 다수의 선택된 메모리 셀들에 대응하는 디코드 라인들의 활성화에 응답하여 상기 LIO 라인의 프리차지 전압이 변하는지를 결정하도록 구성된, 상기 감지 회로를 포함하는, 장치.
  10. 청구항 9에 있어서, 상기 제어 회로는 온 다이 제어기를 포함하는, 장치.
  11. 청구항 9에 있어서, 상기 제어 회로는 외부 호스트를 포함하는, 장치.
  12. 청구항 9에 있어서, 상기 프리차지 전압은 특정한 데이터 값에 대응하며 상기 LIO 라인의 상기 프리차지 전압에서의 결정된 변화는 활성화된 디코드 라인에 대응하는 선택된 메모리 셀이 상기 특정한 데이터 값과 다른 데이터 값을 저장한다는 것을 표시하는, 장치.
  13. 청구항 9에 있어서, 상기 감지 회로는 상기 LIO 라인의 상기 프리차지 전압이 변하는지를 검출하도록 구성된 2차 감지 증폭기를 포함하는, 장치.
  14. 청구항 9에 있어서, 상기 LIO 라인의 상기 프리차지 전압에서의 결정된 변화는 메모리 셀에서의 데이터가 비교 값과 일치한다는 것을 표시하는, 장치.
  15. 청구항 9에 있어서, 상기 제어 회로는 상기 LIO 라인의 상기 프리차지 전압에서의 결정된 변화를 호스트에 보고하도록 구성되는, 장치.
  16. 청구항 9 내지 청구항 15 중 어느 한 항에 있어서, 상기 감지 회로는 상기 LIO 라인의 상기 프리차지 전압에서의 결정된 변화가 검출되었다는 표시를 제공하도록 구성되는, 장치.
  17. 장치에 있어서,
    메모리 셀들의 어레이;
    메모리에 결합되며 전압으로의 상기 메모리 어레이의 입력/출력(IO) 라인의 차징을 야기하도록 구성되는 제어 회로; 및
    감지 회로로서 상기 메모리 어레이에 결합되며:
    각각의 쌍들의 상보적 감지 라인들에 결합된 다수의 1차 감지 증폭기들;
    상기 다수의 1차 감지 증폭기들에 결합된 다수의 누산기들;
    상기 IO 라인에 결합되며 상기 어레이에 저장된 데이터가 비교 값과 일치하는지를 결정하기 위해 상기 어레이의 선택된 디코드 라인들의 활성화에 응답하여 상기 IO 라인의 상기 전압이 변하는지를 감지하도록 구성된 2차 감지 증폭기를 포함한, 상기 감지 회로를 포함하는, 장치.
  18. 청구항 17에 있어서, 상기 누산기들의 각각은:
    한 쌍의 상보적 감지 라인들의 제 1 감지 라인에 결합된 제 1 소스/드레인 영역을 가진 제 1 패스 트랜지스터;
    상기 쌍의 상보적 감지 라인들의 제 2 감지 라인에 결합된 제 1 소스/드레인 영역을 가진 제 2 패스 트랜지스터; 및
    제 1 쌍의 교차 결합 트랜지스터들 및 제 2 쌍의 교차 결합 트랜지스터들을 포함하는, 장치.
  19. 청구항 18에 있어서, 상기 장치는 상기 쌍의 상보적 감지 라인들 중 적어도 하나 상에서 신호에 의해 표현된 데이터 값에 대한 누산 연산을 수행하는 것을 포함하는 논리 연산을 수행하도록 구성되는, 장치.
  20. 청구항 19에 있어서, 상기 신호는 상기 다수의 1차 감지 증폭기들 중 적어도 하나를 통해 상기 IO 라인에 제공되는, 장치.
  21. 청구항 20에 있어서, IO 라인을 전압으로 차징하는 것은 상기 메모리 어레이의 IO 라인을 프리차지 전압으로 프리차징하는 것을 포함하는, 장치.
  22. 청구항 21에 있어서, 상기 신호는 상기 2차 감지 증폭기에 제공되며, 상기 2차 감지 증폭기는 상기 신호가 상기 프리차지 전압과 상이한 전압에 대응할 때 상기 프리차지 전압에서의 변화를 검출하는, 장치.
  23. 청구항 19에 있어서, 상기 누산기는 반전 신호를 수신하도록 구성되며, 상기 반전 신호를 활성화시키는 것은 상기 누산기에 저장된 데이터 값을 반전시키며 상기 쌍의 상보적 감지 라인들 중 하나로 상기 반전된 데이터 값에 대응하는 신호를 이끄는, 장치.
  24. 청구항 23에 있어서, 상기 쌍의 상보적 감지 라인들은 상기 다수의 1차 감지 증폭기들 중 적어도 하나로 상기 반전된 데이터 값에 대응하는 상기 신호를 제공하도록 구성되는, 장치.
  25. 청구항 24에 있어서, 상기 다수의 1차 감지 증폭기들 중 상기 적어도 하나는 상기 반전된 데이터 값을 상기 IO_ 라인에 제공하도록 구성되며, 상기 IO_ 라인은 상기 반전된 데이터 값을 상기 2차 감지 증폭기로 제공하도록 구성되는, 장치.
  26. 청구항 25에 있어서, 상기 IO_ 라인은 접지 전압으로 차징되며 상기 2차 감지 증폭기는 상기 반전된 데이터 값에 대응하는 상기 신호가 접지 전압보다 큰 전압일 때 상기 전압에서의 변화를 검출하는, 장치.
  27. 장치에 있어서,
    메모리 셀들의 어레이;
    제어 회로로서, 상기 어레이에 결합되며, 비교 동작의 부분으로서:
    프리차지 전압으로의 상기 어레이의 로컬 입력/출력(LIO) 라인의 프리차징을 야기하고;
    상기 어레이의 액세스 라인들의 선택적 활성화를 야기하며;
    상기 어레이의 디코드 라인들의 선택적 활성화를 야기하도록 구성된, 상기 제어 회로; 및
    감지 회로로서, 상기 어레이에 결합되며:
    복수의 선택적으로 활성화된 액세스 라인들에 결합된 메모리 셀들을 감지하며;
    상기 메모리 셀들에 대응하는 복수의 상기 디코드 라인들의 선택적 활성화에 응답하여 상기 LIO 라인의 상기 프리차지 전압이 변하는지를 감지하도록 구성된, 상기 감지 회로를 포함하며,
    상기 복수의 컬럼 디코드 라인들의 상기 선택적 활성화에 응답하여 상기 프리차지 전압이 변한다는 결정은 상기 복수의 선택적으로 활성화된 액세스 라인들에 결합된 상기 메모리 셀들 중 적어도 하나가 비교 값과 일치하는 데이터 값을 저장한다는 것을 표시하는, 장치.
  28. 청구항 27에 있어서, 상기 메모리 셀들 중 적어도 하나는 상기 어레이로 다시 보고될 상기 비교 값과 일치하는 데이터 값을 저장한다는 결정을 야기하도록 구성된 제어 회로를 포함하는, 장치.
  29. 청구항 27 또는 청구항 28에 있어서, 상기 메모리 셀들 중 상기 적어도 하나의 어떤 메모리 셀이 상기 비교 값과 일치하였는지를 식별하기 위해 탐색을 야기하도록 구성된 제어 회로를 포함하는, 장치.
  30. 청구항 29에 있어서, 상기 메모리 셀의 식별이 호스트로 보고되게 하도록 구성되는 제어 회로를 포함하는, 장치.
  31. 청구항 29에 있어서, 상기 메모리 셀의 식별이 상기 어레이로 다시 보고되게 하도록 구성된 제어 회로를 포함하는, 장치.
KR1020167003336A 2013-07-26 2014-07-10 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들 KR101671154B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/952,054 US8964496B2 (en) 2013-07-26 2013-07-26 Apparatuses and methods for performing compare operations using sensing circuitry
US13/952,054 2013-07-26
PCT/US2014/046094 WO2015013043A1 (en) 2013-07-26 2014-07-10 Apparatuses and methods for performing compare operations using sensing circuitry

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029643A Division KR101874731B1 (ko) 2013-07-26 2014-07-10 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들

Publications (2)

Publication Number Publication Date
KR20160022390A true KR20160022390A (ko) 2016-02-29
KR101671154B1 KR101671154B1 (ko) 2016-10-31

Family

ID=52390430

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187018033A KR101970932B1 (ko) 2013-07-26 2014-07-10 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들
KR1020167003336A KR101671154B1 (ko) 2013-07-26 2014-07-10 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들
KR1020167029643A KR101874731B1 (ko) 2013-07-26 2014-07-10 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187018033A KR101970932B1 (ko) 2013-07-26 2014-07-10 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167029643A KR101874731B1 (ko) 2013-07-26 2014-07-10 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들

Country Status (7)

Country Link
US (5) US8964496B2 (ko)
EP (1) EP3025346B1 (ko)
JP (1) JP5972501B1 (ko)
KR (3) KR101970932B1 (ko)
CN (2) CN105493188B (ko)
TW (2) TWI603340B (ko)
WO (1) WO2015013043A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210118474A (ko) * 2019-02-19 2021-09-30 마이크론 테크놀로지, 인크 구성 가능한 내부 에러 정정 모드를 갖는 메모리 장치

Families Citing this family (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US10074407B2 (en) * 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
CN107408405B (zh) 2015-02-06 2021-03-05 美光科技公司 用于并行写入到多个存储器装置位置的设备及方法
EP3254287A4 (en) 2015-02-06 2018-08-08 Micron Technology, INC. Apparatuses and methods for memory device as a store for program instructions
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
WO2016144724A1 (en) 2015-03-10 2016-09-15 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
EP3268965A4 (en) 2015-03-12 2018-10-03 Micron Technology, INC. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US11164033B2 (en) 2015-05-29 2021-11-02 Micron Technology, Inc. Histogram creation process for memory devices
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) * 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) * 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10082964B2 (en) * 2016-04-27 2018-09-25 Micron Technology, Inc Data caching for ferroelectric memory
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9640250B1 (en) * 2016-05-16 2017-05-02 Qualcomm Incorporated Efficient compare operation
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) * 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
JP6147461B1 (ja) * 2017-01-31 2017-06-14 ゼンテルジャパン株式会社 半導体記憶装置
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10936221B2 (en) * 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10366747B2 (en) * 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US11281608B2 (en) 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10437557B2 (en) * 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US10553289B1 (en) * 2018-10-16 2020-02-04 Micron Technology, Inc. Apparatus and methods for determining an expected data age of memory cells
US10884951B2 (en) * 2018-11-29 2021-01-05 Micron Technology, Inc. Memory disablement for data security
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US11158373B2 (en) * 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11270756B2 (en) * 2019-08-28 2022-03-08 Micron Technology, Inc. Row hammer mitigation
US11152054B2 (en) * 2019-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for performing background operations in memory using sensing circuitry
US10867684B1 (en) * 2019-08-29 2020-12-15 Micron Technology, Inc. Driving access lines to target voltage levels
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11348622B2 (en) * 2020-05-06 2022-05-31 Micron Technology, Inc. Conditional write back scheme for memory
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
TWI814363B (zh) * 2021-08-27 2023-09-01 美商萬國商業機器公司 真補數動態電路及用於組合二進位資料之方法

Family Cites Families (292)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
JPS6032911B2 (ja) 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
US4435792A (en) 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4727474A (en) 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
JPS6013154U (ja) 1983-07-07 1985-01-29 株式会社　目黒防災 建造物における避難口装置
EP0214718A3 (en) 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
JPS63228498A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体記憶装置
US5201039A (en) 1987-09-30 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Multiple address-space data processor with addressable register and context switching
JPH0831168B2 (ja) 1987-11-06 1996-03-27 沖電気工業株式会社 窓口用自動取引装置
US4843264A (en) 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5276643A (en) 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
JPH0713858B2 (ja) 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5023838A (en) 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
US4958378A (en) 1989-04-26 1990-09-18 Sun Microsystems, Inc. Method and apparatus for detecting changes in raster data
JPH0317893A (ja) * 1989-06-14 1991-01-25 Hitachi Ltd 半導体記憶装置
US5253308A (en) 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
JPH0689575B2 (ja) 1989-09-13 1994-11-09 株式会社コトブキ 間仕切り用パネル
EP0446721B1 (en) 1990-03-16 2000-12-20 Texas Instruments Incorporated Distributed processing memory
US5034636A (en) 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5210850A (en) 1990-06-15 1993-05-11 Compaq Computer Corporation Memory address space determination using programmable limit registers with single-ended comparators
JP3361825B2 (ja) * 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
US5546343A (en) * 1990-10-18 1996-08-13 Elliott; Duncan G. Method and apparatus for a single instruction operating multiple processors on a memory chip
JPH06103599B2 (ja) 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
US5325519A (en) 1991-10-18 1994-06-28 Texas Microsystems, Inc. Fault tolerant computer with archival rollback capabilities
FR2685973B1 (fr) 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR950005095Y1 (ko) 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
JPH0636560A (ja) * 1992-07-21 1994-02-10 Mitsubishi Electric Corp 半導体記憶装置
KR940004434A (ko) 1992-08-25 1994-03-15 윌리엄 이. 힐러 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR950004854B1 (ko) 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
JP3476231B2 (ja) * 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
US5485373A (en) 1993-03-25 1996-01-16 Taligent, Inc. Language-sensitive text searching system with modified Boyer-Moore process
US5440482A (en) 1993-03-25 1995-08-08 Taligent, Inc. Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order
US5754478A (en) 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
US5369622A (en) 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
JP2663838B2 (ja) * 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3252306B2 (ja) 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JPH07111100A (ja) * 1993-10-08 1995-04-25 Nec Corp テスト回路
JP3251421B2 (ja) 1994-04-11 2002-01-28 株式会社日立製作所 半導体集積回路
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH0831168A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体記憶装置
US5481500A (en) 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
JPH0845269A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd 半導体記憶装置
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
KR0142962B1 (ko) * 1995-05-12 1998-08-17 김광호 계급적 컬럼선택라인구조를 가지는 반도체 메모리 장치
US5724366A (en) * 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR0146530B1 (ko) 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
JP2812262B2 (ja) 1995-08-31 1998-10-22 日本電気株式会社 連想記憶装置
JP2817836B2 (ja) * 1995-11-30 1998-10-30 日本電気株式会社 半導体メモリ装置
KR100211760B1 (ko) * 1995-12-28 1999-08-02 윤종용 멀티뱅크 구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
JP3356612B2 (ja) 1996-02-29 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 高速な輪郭スムージング方法及び装置
US6092186A (en) 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
JP3839869B2 (ja) * 1996-05-30 2006-11-01 株式会社ルネサステクノロジ 半導体記憶装置
US5915084A (en) 1996-09-30 1999-06-22 Advanced Micro Devices, Inc. Scannable sense amplifier circuit
US5991209A (en) 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JP3592887B2 (ja) * 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6510098B1 (en) 1997-05-28 2003-01-21 Cirrus Logic, Inc. Method and apparatus for transferring data in a dual port memory
KR100259577B1 (ko) * 1997-05-29 2000-06-15 김영환 반도체 메모리
JPH1115773A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US6195734B1 (en) 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6181698B1 (en) 1997-07-09 2001-01-30 Yoichi Hariguchi Network routing table using content addressable memory
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US5949732A (en) * 1997-09-11 1999-09-07 International Business Machines Corporation Method of structuring a multi-bank DRAM into a hierarchical column select line architecture
US5822268A (en) * 1997-09-11 1998-10-13 International Business Machines Corporation Hierarchical column select line architecture for multi-bank DRAMs
JPH1196772A (ja) * 1997-09-17 1999-04-09 Sony Corp 半導体メモリ装置
US5991785A (en) 1997-11-13 1999-11-23 Lucent Technologies Inc. Determining an extremum value and its index in an array using a dual-accumulation processor
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6163862A (en) 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP3488612B2 (ja) * 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5986942A (en) 1998-01-20 1999-11-16 Nec Corporation Semiconductor memory device
JPH11260057A (ja) * 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11265995A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JPH11306751A (ja) 1998-04-22 1999-11-05 Toshiba Corp 半導体記憶装置
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US7409694B2 (en) 1998-09-09 2008-08-05 Microsoft Corporation Highly componentized system architecture with loadable virtual memory manager
JP2000173269A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100381968B1 (ko) 1998-12-30 2004-03-24 주식회사 하이닉스반도체 고속동작용디램
US5999435A (en) 1999-01-15 1999-12-07 Fast-Chip, Inc. Content addressable memory device
US6389507B1 (en) 1999-01-15 2002-05-14 Gigabus, Inc. Memory device search system and method
US6134164A (en) 1999-04-22 2000-10-17 International Business Machines Corp. Sensing circuit for a memory cell array
US6157558A (en) * 1999-05-21 2000-12-05 Sandisk Corporation Content addressable memory cell and array architectures having low transistor counts
US6741104B2 (en) 1999-05-26 2004-05-25 Micron Technology, Inc. DRAM sense amplifier for low voltages
US6157578A (en) * 1999-07-15 2000-12-05 Stmicroelectronics, Inc. Method and apparatus for accessing a memory device
US6208544B1 (en) 1999-09-09 2001-03-27 Harris Corporation Content addressable memory cell providing simultaneous read and compare capability
US6578058B1 (en) 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
KR100516693B1 (ko) * 2003-04-02 2005-09-22 주식회사 하이닉스반도체 불휘발성 프로그래머블 로직 회로
US6418498B1 (en) 1999-12-30 2002-07-09 Intel Corporation Integrated system management memory for system management interrupt handler independent of BIOS and operating system
JP4627103B2 (ja) 2000-01-18 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
KR100334574B1 (ko) * 2000-01-31 2002-05-03 윤종용 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
US6687175B1 (en) * 2000-02-04 2004-02-03 Renesas Technology Corporation Semiconductor device
AU2001239907A1 (en) 2000-02-29 2001-09-12 Stephen J. Guerreri Method and apparatus for building a memory image
US7028170B2 (en) 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
JP3822412B2 (ja) 2000-03-28 2006-09-20 株式会社東芝 半導体記憶装置
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
JP2002015565A (ja) * 2000-06-29 2002-01-18 Mitsubishi Electric Corp 半導体記憶装置
AU2001270400A1 (en) 2000-07-07 2002-01-21 Mosaid Technologies Incorporated A high speed dram architecture with uniform access latency
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
AU2001285161A1 (en) 2000-08-21 2002-03-04 United States Postal Services Delivery point validation system
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6704828B1 (en) 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US6948056B1 (en) 2000-09-28 2005-09-20 Intel Corporation Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages
FR2817996B1 (fr) * 2000-12-08 2003-09-26 St Microelectronics Sa Memoire cache a cellules dram
US6304477B1 (en) 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US7546438B2 (en) 2001-07-19 2009-06-09 Chung Shine C Algorithm mapping, specialized instructions and architecture features for smart memory computing
US6807614B2 (en) 2001-07-19 2004-10-19 Shine C. Chung Method and apparatus for using smart memories in computing
ITRM20010531A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US7260672B2 (en) 2001-09-07 2007-08-21 Intel Corporation Using data stored in a destructive-read memory
US7062689B2 (en) 2001-12-20 2006-06-13 Arm Limited Method and apparatus for memory self testing
US20040073773A1 (en) 2002-02-06 2004-04-15 Victor Demjanenko Vector processor architecture and methods performed therein
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
WO2003088033A1 (en) 2002-04-09 2003-10-23 University Of Rochester Multiplier-based processor-in-memory architectures for image and graphics processing
JP2003331598A (ja) * 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
US7406494B2 (en) 2002-05-14 2008-07-29 Texas Instruments Incorporated Method of generating a cycle-efficient bit-reverse index array for a wireless communication system
JP2003346484A (ja) 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6789099B2 (en) 2002-06-10 2004-09-07 International Business Machines Corporation Sense-amp based adder with source follower evaluation tree
KR100435804B1 (ko) * 2002-06-28 2004-06-10 삼성전자주식회사 터너리 내용 주소화 메모리 장치
US7054178B1 (en) 2002-09-06 2006-05-30 Etron Technology, Inc. Datapath architecture for high area efficiency
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7079407B1 (en) 2002-10-18 2006-07-18 Netlogic Microsystems, Inc. Content addressable memory (CAM) device including match line sensing
US6765834B2 (en) 2002-11-19 2004-07-20 Hewlett-Packard Development Company, L.P. System and method for sensing memory cells of an array of memory cells
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
KR100546307B1 (ko) * 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US6888372B1 (en) 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier
AU2002353406A1 (en) 2002-12-27 2004-07-22 Solid State System Co., Ltd. Nonvolatile memory unit with specific cache
US7346903B2 (en) 2003-02-04 2008-03-18 Sun Microsystems, Inc. Compiling and linking modules of a cycle-based logic design
US6768679B1 (en) 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Selection circuit for accurate memory read operations
US6819612B1 (en) 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6865122B2 (en) 2003-04-11 2005-03-08 Intel Corporation Reclaiming blocks in a block-alterable memory
US7454451B2 (en) 2003-04-23 2008-11-18 Micron Technology, Inc. Method for finding local extrema of a set of values for a parallel processing element
US7447720B2 (en) 2003-04-23 2008-11-04 Micron Technology, Inc. Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements
US7574466B2 (en) 2003-04-23 2009-08-11 Micron Technology, Inc. Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements
US9015390B2 (en) 2003-04-25 2015-04-21 Micron Technology, Inc. Active memory data compression system and method
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
JP2004355760A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp データ記憶回路
CN1846278B (zh) 2003-09-04 2010-04-28 Nxp股份有限公司 集成电路和高速缓冲存储器的重新映射方法
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7913125B2 (en) 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
US6950771B1 (en) 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
US7401281B2 (en) 2004-01-29 2008-07-15 International Business Machines Corporation Remote BIST high speed test and redundancy calculation
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
KR100532508B1 (ko) * 2004-03-12 2005-11-30 삼성전자주식회사 고속 동작이 가능한 캠
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US8522205B2 (en) 2004-05-18 2013-08-27 Oracle International Corporation Packaging multiple groups of read-only files of an application's components into multiple shared libraries
JP2006127460A (ja) 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
US7061817B2 (en) * 2004-06-30 2006-06-13 Micron Technology, Inc. Data path having grounded precharge operation and test compression capability
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7434024B2 (en) 2004-08-30 2008-10-07 Ati Technologies, Inc. SIMD processor with register addressing, buffer stall and methods
US20060069849A1 (en) 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to update information in a memory
US7685365B2 (en) 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
JP2006134469A (ja) * 2004-11-05 2006-05-25 Elpida Memory Inc 半導体記憶装置
US20060149804A1 (en) 2004-11-30 2006-07-06 International Business Machines Corporation Multiply-sum dot product instruction with mask and splat
US7230851B2 (en) 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
KR100673901B1 (ko) 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7543119B2 (en) 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7624313B2 (en) 2005-03-28 2009-11-24 Hewlett-Packard Development Company, L.P. TCAM BIST with redundancy
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100720644B1 (ko) * 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
JP4804479B2 (ja) 2005-12-13 2011-11-02 スパンション エルエルシー 半導体装置およびその制御方法
CN101366090A (zh) * 2006-01-04 2009-02-11 高通股份有限公司 用于存储器的低功率字线逻辑的系统和方法
JP5129450B2 (ja) 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 情報処理装置
US8077533B2 (en) 2006-01-23 2011-12-13 Freescale Semiconductor, Inc. Memory and method for sensing data in a memory using complementary sensing scheme
JP4989900B2 (ja) 2006-01-31 2012-08-01 ルネサスエレクトロニクス株式会社 並列演算処理装置
US7400532B2 (en) 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
US7436708B2 (en) * 2006-03-01 2008-10-14 Micron Technology, Inc. NAND memory device column charging
KR100755370B1 (ko) * 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
TW200828333A (en) 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7752417B2 (en) 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
US7372715B2 (en) 2006-06-14 2008-05-13 Micron Technology, Inc. Architecture and method for NAND flash memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7724559B2 (en) 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7692466B2 (en) 2006-08-18 2010-04-06 Ati Technologies Ulc Sense amplifier based flip-flop
US7805587B1 (en) 2006-11-01 2010-09-28 Nvidia Corporation Memory addressing controlled by PTE fields
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US7471536B2 (en) 2006-12-08 2008-12-30 Texas Instruments Incorporated Match mismatch emulation scheme for an addressed location in a CAM
US7460387B2 (en) 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US7937535B2 (en) 2007-02-22 2011-05-03 Arm Limited Managing cache coherency in a data processing apparatus
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7492640B2 (en) 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP2009009665A (ja) * 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
US7996749B2 (en) 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
US7489543B1 (en) 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7787319B2 (en) 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
US8042082B2 (en) 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US7965564B2 (en) 2007-09-18 2011-06-21 Zikbit Ltd. Processor arrays made of standard memory cells
US7663928B2 (en) 2007-10-09 2010-02-16 Ememory Technology Inc. Sense amplifier circuit having current mirror architecture
WO2009052525A1 (en) 2007-10-19 2009-04-23 Virident Systems, Inc. Managing memory systems containing components with asymmetric characteristics
US7924628B2 (en) 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US7979667B2 (en) 2007-12-10 2011-07-12 Spansion Llc Memory array search engine
US7755960B2 (en) 2007-12-17 2010-07-13 Stmicroelectronics Sa Memory including a performance test circuit
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US7808854B2 (en) 2008-02-19 2010-10-05 Kabushiki Kaisha Toshiba Systems and methods for data transfers between memory cells
JP5194302B2 (ja) 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
US20090254694A1 (en) 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US8332580B2 (en) 2008-04-02 2012-12-11 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8339824B2 (en) 2008-07-02 2012-12-25 Cooke Laurence H Nearest neighbor serial content addressable memory
US8555037B2 (en) 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US8417921B2 (en) 2008-08-15 2013-04-09 Apple Inc. Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector
US8259509B2 (en) * 2008-08-18 2012-09-04 Elpida Memory, Inc. Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
ITRM20080543A1 (it) 2008-10-09 2010-04-10 Micron Technology Inc Architettura e metodo per la programmazione di memorie.
KR101596283B1 (ko) * 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101622922B1 (ko) * 2009-03-06 2016-05-20 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8484276B2 (en) 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
US8295112B2 (en) * 2009-03-31 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifiers and exemplary applications
KR20100134235A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
US7898864B2 (en) 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US9076527B2 (en) 2009-07-16 2015-07-07 Mikamonu Group Ltd. Charge sharing in a TCAM array
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
JP5477621B2 (ja) * 2009-08-03 2014-04-23 ルネサスエレクトロニクス株式会社 連想メモリ
JP4951041B2 (ja) 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
CN102548545A (zh) 2009-08-18 2012-07-04 道康宁公司 多层透皮贴剂
US8059438B2 (en) 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
US8077532B2 (en) 2009-09-02 2011-12-13 Micron Technology, Inc. Small unit internal verify read in a memory device
US8482975B2 (en) 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US9477636B2 (en) 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
US20120246380A1 (en) 2009-10-21 2012-09-27 Avidan Akerib Neighborhood operations for parallel processing
US8650232B2 (en) 2009-10-26 2014-02-11 Via Technologies, Inc. System and method for determination of a horizontal minimum of digital values
KR101634340B1 (ko) 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
US8583896B2 (en) 2009-11-13 2013-11-12 Nec Laboratories America, Inc. Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain
KR20110054773A (ko) * 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8605015B2 (en) 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
JP2011146102A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及びデータ処理システム
CN102141905B (zh) 2010-01-29 2015-02-25 上海芯豪微电子有限公司 一种处理器体系结构
US8164942B2 (en) 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
US8533245B1 (en) 2010-03-03 2013-09-10 Altera Corporation Multipliers with a reduced number of memory blocks
WO2011137189A1 (en) 2010-04-27 2011-11-03 Cornell Research Foundation System and methods for mapping and searching objects in multidimensional space
KR101119371B1 (ko) 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
US8351278B2 (en) 2010-06-23 2013-01-08 International Business Machines Corporation Jam latch for latching memory array output data
KR101143471B1 (ko) * 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US20120017039A1 (en) 2010-07-16 2012-01-19 Plx Technology, Inc. Caching using virtual memory
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8347154B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8332367B2 (en) 2010-10-20 2012-12-11 International Business Machines Corporation Parallel data redundancy removal
KR101148352B1 (ko) 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
JP5528987B2 (ja) 2010-11-11 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8553482B2 (en) 2010-11-29 2013-10-08 Apple Inc. Sense amplifier and sense amplifier latch having common control
WO2012104674A1 (en) 2011-01-31 2012-08-09 Freescale Semiconductor, Inc. Integrated circuit device and method for determining an index of an extreme value within an array of values
KR20120088973A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
JP2012174016A (ja) 2011-02-22 2012-09-10 Renesas Electronics Corp データ処理装置およびそのデータ処理方法
JP5259765B2 (ja) 2011-03-29 2013-08-07 株式会社東芝 不揮発性半導体メモリ
US8725730B2 (en) 2011-05-23 2014-05-13 Hewlett-Packard Development Company, L.P. Responding to a query in a data processing system
US8706958B2 (en) 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
JP2013065374A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体記憶装置
US20140247673A1 (en) 2011-10-28 2014-09-04 Naveen Muralimanohar Row shifting shiftable memory
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
US9830158B2 (en) 2011-11-04 2017-11-28 Nvidia Corporation Speculative execution and rollback
KR101321481B1 (ko) 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로
KR20130052971A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
GB2511957B (en) 2011-11-22 2015-02-11 Mips Tech Inc Processor with kernel mode access to user space virtual addresses
CN103959237B (zh) 2011-11-30 2016-09-28 英特尔公司 用于提供向量横向比较功能的指令和逻辑
CN104011657B (zh) 2011-12-22 2016-10-12 英特尔公司 用于向量计算和累计的装置和方法
KR20130072869A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프리차지 회로 및 비휘발성 메모리 장치
US20130286705A1 (en) 2012-04-26 2013-10-31 David B. Grover Low power content addressable memory hitline precharge and sensing circuit
US8938603B2 (en) 2012-05-31 2015-01-20 Samsung Electronics Co., Ltd. Cache system optimized for cache miss detection
US20130332707A1 (en) 2012-06-07 2013-12-12 Intel Corporation Speed up big-number multiplication using single instruction multiple data (simd) architectures
KR102062301B1 (ko) 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
US20140215185A1 (en) 2013-01-29 2014-07-31 Atmel Norway Fetching instructions of a loop routine
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9171153B2 (en) 2013-05-17 2015-10-27 Hewlett-Packard Development Company, L.P. Bloom filter with memory element
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
WO2015171914A1 (en) 2014-05-08 2015-11-12 Micron Technology, Inc. Hybrid memory cube system interconnect directory-based cache coherence methodology
EP3140749B1 (en) 2014-05-08 2021-01-13 Micron Technology, INC. In-memory lightweight coherency

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210118474A (ko) * 2019-02-19 2021-09-30 마이크론 테크놀로지, 인크 구성 가능한 내부 에러 정정 모드를 갖는 메모리 장치

Also Published As

Publication number Publication date
CN108288478A (zh) 2018-07-17
US20180358058A1 (en) 2018-12-13
JP2016532920A (ja) 2016-10-20
KR20160125539A (ko) 2016-10-31
CN105493188A (zh) 2016-04-13
US10643673B2 (en) 2020-05-05
EP3025346A4 (en) 2017-03-29
KR101970932B1 (ko) 2019-04-19
US8964496B2 (en) 2015-02-24
CN108288478B (zh) 2022-05-17
US10056122B2 (en) 2018-08-21
EP3025346B1 (en) 2019-01-02
CN105493188B (zh) 2018-04-06
US20170365301A1 (en) 2017-12-21
TWI547953B (zh) 2016-09-01
TWI603340B (zh) 2017-10-21
US20150029798A1 (en) 2015-01-29
US20150131390A1 (en) 2015-05-14
WO2015013043A1 (en) 2015-01-29
US9466340B2 (en) 2016-10-11
JP5972501B1 (ja) 2016-08-17
US20170025160A1 (en) 2017-01-26
KR20180074813A (ko) 2018-07-03
US9799378B2 (en) 2017-10-24
TW201517047A (zh) 2015-05-01
EP3025346A1 (en) 2016-06-01
TW201637006A (zh) 2016-10-16
KR101874731B1 (ko) 2018-07-04
KR101671154B1 (ko) 2016-10-31

Similar Documents

Publication Publication Date Title
KR101874731B1 (ko) 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들
US10043556B2 (en) Data shifting
US9449675B2 (en) Apparatuses and methods for identifying an extremum value stored in an array of memory cells
JP5989281B1 (ja) 独立にアドレス指定可能なメモリアレイアドレス空間

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 4