JP2016219090A5 - - Google Patents

Claims (8)

1. ビット線と、
   第１乃至第Ｎのスイッチング素子（Ｎは２以上の整数）と、
   第１乃至第Ｎのセンスアンプ領域と、を有し、
   前記第１乃至前記第Ｎのセンスアンプ領域のそれぞれは、第１の端子を有し、
   前記第１乃至前記第（Ｎ−１）のセンスアンプ領域のそれぞれは、第２の端子を有し、
   第ｎのセンスアンプ領域の第１の端子（ｎは１以上（Ｎ−１）以下の整数）と、前記第ｎのセンスアンプ領域の第２の端子と、第（ｎ＋１）のセンスアンプ領域の第１の端子と、前記第（ｎ＋１）のセンスアンプ領域の第２の端子とは、回路図において、この順に並び、
   前記ビット線と、前記第１のセンスアンプ領域の第１の端子との間には、前記第１のスイッチング素子を有し、
   前記ビット線と前記第１のセンスアンプ領域の第１の端子は、前記第１のスイッチング素子を用いることにより、電気的に接続することと、電気的に分離することが可能であり、
   前記第ｎのセンスアンプ領域の第２の端子と、前記第（ｎ＋１）のセンスアンプ領域の第１の端子との間には、第（ｎ＋１）のスイッチング素子を有し、
   前記第ｎのセンスアンプ領域の第２の端子と、前記第（ｎ＋１）のセンスアンプ領域の第１の端子とは、前記第（ｎ＋１）のスイッチング素子を用いることにより、電気的に接続することと、電気的に分離することが可能であり、
   前記第１乃至前記第Ｎのセンスアンプ領域のそれぞれは、センスアンプと、前記センスアンプの出力に応じて動作するスイッチを有し、
   前記スイッチを用いることで、前記第１の端子と前記第２の端子とを電気的に接続することと、電気的に分離することが可能であり、
   前記センスアンプの増幅過程が終了した段階で、前記ビット線と第ｍのセンスアンプ領域の第１の端子（ｍは読み出し電位に応じて決定される１以上（Ｎ＋１）以下の整数）が電気的に接続され、かつ前記第ｍ乃至前記第（Ｎ−１）のセンスアンプ領域のそれぞれの第１の端子と第２の端子が電気的に分離した第１の状態であるか、前記ビット線と前記第Ｎのセンスアンプ領域の第１の端子が電気的に接続された第２の状態であるか、いずれかとなり、
   前記ビット線の電位が、読み出し電位に応じたものとなる電子装置。
2. 請求項１において、
   前記第１乃至前記第（Ｎ−１）のセンスアンプ領域のそれぞれは、前記センスアンプの第１の出力信号と第２の出力信号の一方あるいは双方に応じて、書き込み電位を前記第１の端子に供給できる構成を有することを特徴とする電子装置。
3. 請求項１において、
   前記第１乃至前記第（Ｎ−１）のセンスアンプ領域のそれぞれは、前記センスアンプの第１の出力信号と第２の出力信号の一方あるいは双方に応じて、前記第１の端子と前記第２の端子の電気的な接続あるいは電気的な分離がおこなわれるように構成された電子装置。
4. 請求項２または３において、
   書き込み電位が前記第１の端子に供給される場合には、前記第１の端子と前記第２の端子が電気的に分離されるように構成された電子装置。
5. 請求項２乃至４のいずれか一項において、
   前記第ｎのセンスアンプ領域の書き込み電位が、前記第（ｎ＋１）のセンスアンプ領域の書き込み電位より高くなるように設定された電子装置。
6. 請求項２乃至５のいずれか一項において、
   前記センスアンプの第１の入力端子には、前記第１の端子の電位が第１の期間に入力でき、前記センスアンプの第２の入力端子には、参照電位が第２の期間に入力でき、前記第１の期間と前記第２の期間は重なるように設定された電子装置。
7. 請求項２乃至６のいずれか一項において、
   前記第ｎのセンスアンプ領域の参照電位が、前記第（ｎ＋１）のセンスアンプ領域の書き込み電位より高くなるように設定された電子装置。
8. 請求項２乃至７のいずれか一項において、
   書き込み電位は、前記センスアンプの第１の出力信号と等しくなるように設定された電子装置。