JP2017510056A5 - - Google Patents

Claims (24)

1. 集積回路（ＩＣ）であって、
   差動第１の出力および第２の出力、ならびに電流源から電流を受け取るための入力を有する磁気感知素子と、
   前記差動第１の出力および第２の出力の各々に結合された第１のスイッチおよび第２のスイッチと、
   前記第１のスイッチと第２のスイッチの間に結合された第１の電圧源であって、前記第１のスイッチおよび第２のスイッチが、前記第１の電圧源が前記差動第１の出力と第２の出力の両端間に結合される第１の状態を有する、第１の電圧源と、
   電圧を出力するためのＩＣ出力であって、前記電圧が、前記第１のスイッチおよび第２のスイッチが前記磁気感知素子から前記ＩＣ出力までの信号経路の動作を監視するために前記第１の状態にある場合、前記第１の電圧源に対応する、ＩＣ出力と、
   前記差動第１の出力および第２の出力の各々に結合された第３のスイッチおよび第４のスイッチと、
   前記第３のスイッチと第４のスイッチの間に結合された第２の電圧源であって、前記第３のスイッチおよび第４のスイッチが、前記第２の電圧源が前記差動第１の出力および第２の出力の両端間に結合される第２の状態を有し、前記第１の電圧源及び第２の電圧源が異なる極性を有する、第２の電圧源と
   を備え、前記ＩＣ出力が、前記第３のスイッチおよび第４のスイッチが前記磁気感知素子から前記ＩＣ出力までの信号経路の動作を監視するために前記第２の状態にある場合、前記第２の電圧源に対応する電圧を出力し、
   前記磁界感知素子の前記第２の差動出力と前記第１のスイッチの間に結合された第５のスイッチと、
   前記磁界感知素子の前記第１の差動出力と前記第２のスイッチの間に結合された第６のスイッチと
   を備え、前記信号経路の利得を検証するべく、前記第１、第２、第３および第４のスイッチのそれぞれの状態が制御可能である集積回路。
2. 前記磁気感知素子がホール素子を備える、請求項１に記載の集積回路。
3. 磁気感知素子が磁気抵抗素子を備える、請求項１に記載の集積回路。
4. 前記磁気感知素子の前記第１の差動出力および第２の差動出力に結合されたそれぞれの入力を有する増幅器をさらに含む、請求項１に記載の集積回路。
5. 前記集積回路が線形磁気センサを備える、請求項１に記載の集積回路。
6. リードフレームによって支持されたダイをさらに含み、前記リードフレームが前記リードフレームから切り取られた領域を有し、渦電流を小さくするために前記磁気感知素子の位置と前記領域が整列される、請求項１に記載の集積回路。
7. 前記リードフレームが、それぞれのダイ取付け部分を有する対応するリード線を有し、ダイが前記リード線の前記ダイ取付け部分の両端間に置かれる、請求項１に記載の集積回路。
8. プロセッサおよび前記プロセッサのための命令を記憶するための不揮発性メモリをさらに含む、請求項１に記載の集積回路。
9. 差動第１の出力および第２の出力、ならびに電流を受け取るための入力を有する磁気感知素子を使用するステップと、
   第１のスイッチおよび第２のスイッチを前記差動第１の出力および第２の出力の各々に結合するステップと、
   第１の電圧源を前記第１のスイッチと第２のスイッチの間に結合するステップであって、前記第１のスイッチおよび第２のスイッチが、前記第１の電圧源が前記差動第１の出力と第２の出力の両端間に結合される第１の状態を有する、ステップと、
   電圧を出力するためにＩＣ出力を使用するステップであって、前記電圧が、前記第１のスイッチおよび第２のスイッチが前記磁気感知素子から前記ＩＣ出力までの信号経路の動作を監視するために前記第１の状態にある場合、前記第１の電圧源に対応する、ステップと、
   第３のスイッチおよび第４のスイッチを前記差動第１の出力および第２の出力の各々に結合するステップと、
   第２の電圧源を前記第３のスイッチと第４のスイッチの間に結合するステップであって、前記第３のスイッチおよび第４のスイッチが、前記第２の電圧源が前記差動第１の出力と第２の出力の両端間に結合される第２の状態を有し、前記第１の電圧源および第２の電圧源が異なる極性を有する、ステップと、
   を含み、前記第３のスイッチおよび第４のスイッチが前記磁気感知素子から前記ＩＣ出力までの信号経路の動作を監視するために前記第２の状態にある場合、前記ＩＣ出力が前記第２の電圧源に対応する電圧を出力し、
   第５のスイッチを前記磁界感知素子の前記第２の差動出力と前記第１のスイッチの間に結合するステップと、
   第６のスイッチを前記磁界感知素子の前記第１の差動出力と前記第２のスイッチの間に結合するステップと
   を含み、前記信号経路の利得を検証するべく、前記第１、第２、第３および第４のスイッチのそれぞれの状態が制御可能である方法。
10. 前記磁気感知素子がホール素子を備える、請求項９に記載の方法。
11. 前記磁気感知素子が磁気抵抗素子を備える、請求項９に記載の方法。
12. 前記磁気感知素子の前記第１の差動出力および第２の差動出力に結合されたそれぞれの入力を有する増幅器を使用するステップをさらに含む、請求項９に記載の方法。
13. 集積回路が線形磁気センサを備える、請求項９に記載の方法。
14. リードフレームによって支持されたダイを使用するステップをさらに含み、前記リードフレームが、前記リードフレームから切り取られた領域を有し、渦電流を小さくするために前記磁気感知素子の位置と前記領域が整列される、請求項９に記載の方法。
15. 前記リードフレームが、それぞれのダイ取付け部分を有する対応するリード線を有し、ダイが前記リード線の前記ダイ取付け部分の両端間に置かれる、請求項９に記載の方法。
16. プロセッサおよび前記プロセッサのための命令を記憶するための不揮発性メモリを使用するステップをさらに含む、請求項９に記載の方法。
17. 前記磁気感知素子の前記入力に電流を提供するために電圧源を使用するステップをさらに含む、請求項９に記載の方法。
18. 前記磁気感知素子の前記入力に電流を提供するために電流源を使用するステップをさらに含む、請求項９に記載の方法。
19. 集積回路であって、
    差動第１の出力および第２の出力、ならびに電流を受け取るための入力を有する磁気感知素子と、
    前記差動第１の出力および第２の出力の各々に結合するための第１のスイッチ手段および第２のスイッチ手段と、
    前記第１のスイッチと第２のスイッチの間に結合された第１の電圧源手段であって、前記第１のスイッチおよび第２のスイッチが、前記第１の電圧源が前記差動第１の出力と第２の出力の両端間に結合される第１の状態を有する、第１の電圧源手段と、
    電圧を出力するためのＩＣ出力であって、前記電圧が、前記第１のスイッチ手段および第２のスイッチ手段が前記磁気感知素子から前記ＩＣ出力までの信号経路の動作を監視するために前記第１の状態にある場合、前記第１の電圧源手段に対応する、ＩＣ出力と、
    前記差動第１の出力および第２の出力の各々に結合された第３のスイッチ手段および第４のスイッチ手段と、
    前記第３のスイッチ手段と第４のスイッチ手段の間に結合された第２の電圧源手段であって、前記第３のスイッチ手段および第４のスイッチ手段が、前記第２の電圧源手段が前記差動第１の出力および第２の出力の両端間に結合される第２の状態を有し、前記第１の電圧源手段及び第２の電圧源手段が異なる極性を有する、第２の電圧源手段と
    を備え、前記ＩＣ出力が、前記第３のスイッチ手段および第４のスイッチ手段が前記磁気感知素子から前記ＩＣ出力までの信号経路の動作を監視するために前記第２の状態にある場合、前記第２の電圧源手段に対応する電圧を出力し、
    前記磁界感知素子の前記第２の差動出力と前記第１のスイッチ手段の間に結合された第５のスイッチと、
    前記磁界感知素子の前記第１の差動出力と前記第２のスイッチ手段の間に結合された第６のスイッチと
    を備え、前記信号経路の利得を検証するべく、前記第１、第２、第３および第４のスイッチ手段のそれぞれの状態が制御可能である集積回路。
20. リードフレームによって支持されたダイをさらに含み、前記リードフレームが前記リードフレームから切り取られた領域を有し、渦電流を小さくするために前記磁気感知素子の位置と前記領域が整列される、請求項１９に記載の集積回路。
21. 前記第１の電圧源および第２の電圧源のうちの少なくとも１つが、前記ＩＣ出力に結合される増幅器を飽和させるための閾値電圧よりも大きい電圧レベルを提供する、請求項１に記載の集積回路。
22. 飽和させられた前記増幅器の出力が、前記磁気感知素子から前記ＩＣ出力までの信号経路の検証を可能にする、請求項２１に記載の集積回路。
23. 前記第１の電圧源および第２の電圧源のうちの少なくとも１つが、前記ＩＣ出力に結合される増幅器を飽和させるための閾値電圧よりも大きい電圧レベルを提供する、請求項９に記載の方法。
24. 飽和させられた前記増幅器の出力が、前記磁気感知素子から前記ＩＣ出力までの信号経路の検証を可能にする、請求項２３に記載の集積回路。