JPH0766649A - 自動出力レベル制御回路 - Google Patents
自動出力レベル制御回路Info
- Publication number
- JPH0766649A JPH0766649A JP22816893A JP22816893A JPH0766649A JP H0766649 A JPH0766649 A JP H0766649A JP 22816893 A JP22816893 A JP 22816893A JP 22816893 A JP22816893 A JP 22816893A JP H0766649 A JPH0766649 A JP H0766649A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- amplifier
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は増幅器の入力側に設けられたアッテ
ネータの減衰量を制御して、増幅器の出力レベルを常に
一定に制御する自動出力レベル制御回路に関し、レベル
収束後にクロックを停止することにより、スプリアス成
分の発生を防止した自動出力レベル制御回路を提供する
ことを目的とする。 【構成】 アッテネータ１１の減衰量は、ダイオード１
３ｂよりの検波電圧が比較器１４の基準電圧とほぼ等し
くなるように、Ｄ／Ａコンバータ１６からの制御電流に
より制御される。上記の検波電圧がＲＦ出力レベル許容
範囲に対応する電圧範囲内であるときには、コンパレー
タ２５、２６の出力信号が”Ｌ”レベルとなり、ＡＮＤ
回路２７がゲート「閉」状態となる。これにより、端子
２８よりのクロックはＡＮＤ回路２７により遮断される
ため、Ｕ／Ｄカウンタ１６は計数動作を停止し、その出
力計数値をその直前の値に保持する。
ネータの減衰量を制御して、増幅器の出力レベルを常に
一定に制御する自動出力レベル制御回路に関し、レベル
収束後にクロックを停止することにより、スプリアス成
分の発生を防止した自動出力レベル制御回路を提供する
ことを目的とする。 【構成】 アッテネータ１１の減衰量は、ダイオード１
３ｂよりの検波電圧が比較器１４の基準電圧とほぼ等し
くなるように、Ｄ／Ａコンバータ１６からの制御電流に
より制御される。上記の検波電圧がＲＦ出力レベル許容
範囲に対応する電圧範囲内であるときには、コンパレー
タ２５、２６の出力信号が”Ｌ”レベルとなり、ＡＮＤ
回路２７がゲート「閉」状態となる。これにより、端子
２８よりのクロックはＡＮＤ回路２７により遮断される
ため、Ｕ／Ｄカウンタ１６は計数動作を停止し、その出
力計数値をその直前の値に保持する。
Description
【０００１】
【産業上の利用分野】本発明は自動出力レベル制御回路
に係り、特に増幅器の入力側に設けられたアッテネータ
の減衰量を制御して増幅器の出力レベルを常に一定に制
御する自動出力レベル制御回路に関する。
に係り、特に増幅器の入力側に設けられたアッテネータ
の減衰量を制御して増幅器の出力レベルを常に一定に制
御する自動出力レベル制御回路に関する。
【０００２】
【従来の技術】図４は従来の自動出力レベル制御回路の
一例の回路系統図を示す。同図において、自動出力レベ
ル制御回路はＲＦ入力端１からのＲＦ信号を増幅し、端
子２よりのカウンタ用クロックに基づいて一定レベルに
制御した増幅信号をＲＦ出力端３へ出力する回路であ
り、アッテネータ１１、増幅器１２、出力検波回路１
３、比較器１４、アップダウンカウンタ１５、Ｄ／Ａコ
ンバータ１６、増幅器１７よりなる一巡のフィードバッ
クループからなる構成である（例えば、特開昭６１−１
７３５０７号公報）。
一例の回路系統図を示す。同図において、自動出力レベ
ル制御回路はＲＦ入力端１からのＲＦ信号を増幅し、端
子２よりのカウンタ用クロックに基づいて一定レベルに
制御した増幅信号をＲＦ出力端３へ出力する回路であ
り、アッテネータ１１、増幅器１２、出力検波回路１
３、比較器１４、アップダウンカウンタ１５、Ｄ／Ａコ
ンバータ１６、増幅器１７よりなる一巡のフィードバッ
クループからなる構成である（例えば、特開昭６１−１
７３５０７号公報）。
【０００３】アッテネータ１１はｐｉｎダイオードを用
いて構成された減衰回路で、その減衰量が増幅器１７よ
りの制御信号により可変制御される。増幅器１２は入力
ＲＦ信号を所要レベルに増幅する。出力検波回路１３
は、カップラ１３ａ、ダイオード１３ｂ、増幅器１３ｃ
よりなり、増幅器１２の出力ＲＦ信号をカップラ１３ａ
により２分岐し、一方をＲＦ出力端３へ出力し、他方を
ダイオード１３ｂにより包絡線検波させる。
いて構成された減衰回路で、その減衰量が増幅器１７よ
りの制御信号により可変制御される。増幅器１２は入力
ＲＦ信号を所要レベルに増幅する。出力検波回路１３
は、カップラ１３ａ、ダイオード１３ｂ、増幅器１３ｃ
よりなり、増幅器１２の出力ＲＦ信号をカップラ１３ａ
により２分岐し、一方をＲＦ出力端３へ出力し、他方を
ダイオード１３ｂにより包絡線検波させる。
【０００４】比較器１４はダイオード１３ｂよりの検波
電圧を基準電圧とレベル比較し、Ｈレベル又はＬレベル
の信号を出力する。アップダウンカウンタ（Ｕ／Ｄカウ
ンタ）１５は、比較器１４よりの信号が制御端子に入力
され、比較器１４の出力信号がＨレベルのとき例えば端
子２よりのクロックを加算計数し、比較器１４の出力信
号がＬレベルのとき上記クロックを減算計数する。
電圧を基準電圧とレベル比較し、Ｈレベル又はＬレベル
の信号を出力する。アップダウンカウンタ（Ｕ／Ｄカウ
ンタ）１５は、比較器１４よりの信号が制御端子に入力
され、比較器１４の出力信号がＨレベルのとき例えば端
子２よりのクロックを加算計数し、比較器１４の出力信
号がＬレベルのとき上記クロックを減算計数する。
【０００５】Ｄ／Ａコンバータ１６はＵ／Ｄカウンタ１
５の出力計数値を電流変換し、増幅器１７を介してアッ
テネータ１１の制御端子に供給し、その減衰量を可変制
御する。これにより、ダイオード１３ｂよりの検波電圧
が基準電圧とほぼ等しくなるように、アッテネータ１１
の減衰量が制御され、その結果ＲＦ出力端の出力信号レ
ベルが一定に制御されることとなる。
５の出力計数値を電流変換し、増幅器１７を介してアッ
テネータ１１の制御端子に供給し、その減衰量を可変制
御する。これにより、ダイオード１３ｂよりの検波電圧
が基準電圧とほぼ等しくなるように、アッテネータ１１
の減衰量が制御され、その結果ＲＦ出力端の出力信号レ
ベルが一定に制御されることとなる。
【０００６】この従来の自動出力レベル制御回路１０に
よれば、バースト動作を伴う送信オン／オフ制御を行う
場合、バースト間オフ時においてもＵ／Ｄカウンタ１５
のクロック停止に伴う計数値のホールド機能により、オ
フ直前のレベルに伴うアッテネータ１１の減衰量を回路
がメモリしており、次のバーストオン時においてアッテ
ネータ１１が抜けきるところからレベル収束機能が始ま
ることによる出力レベルのオーバーシュートを防止する
ことができる。
よれば、バースト動作を伴う送信オン／オフ制御を行う
場合、バースト間オフ時においてもＵ／Ｄカウンタ１５
のクロック停止に伴う計数値のホールド機能により、オ
フ直前のレベルに伴うアッテネータ１１の減衰量を回路
がメモリしており、次のバーストオン時においてアッテ
ネータ１１が抜けきるところからレベル収束機能が始ま
ることによる出力レベルのオーバーシュートを防止する
ことができる。
【０００７】
【発明が解決しようとする課題】しかるに、上記の従来
の自動出力レベル制御回路では、レベル収束後も常にＵ
／Ｄカウンタ１５がクロック周波数に同期して１ステッ
プ毎に、出力計数値が上下するため、アッテネータ１１
の減衰量も同様に１ステップ毎に増減を繰り返し、出力
信号は矩形波の振幅変調がかかった状態となる。従っ
て、従来回路のレベル収束時の出力スペクトラムは、図
３に示す如く、本来の入力信号の周波数スペクトラムＣ
Ｗのほかに、Ｉ及びＩＩで示す如くＣＷの両側帯にスプ
リアス成分が発生してしまう。
の自動出力レベル制御回路では、レベル収束後も常にＵ
／Ｄカウンタ１５がクロック周波数に同期して１ステッ
プ毎に、出力計数値が上下するため、アッテネータ１１
の減衰量も同様に１ステップ毎に増減を繰り返し、出力
信号は矩形波の振幅変調がかかった状態となる。従っ
て、従来回路のレベル収束時の出力スペクトラムは、図
３に示す如く、本来の入力信号の周波数スペクトラムＣ
Ｗのほかに、Ｉ及びＩＩで示す如くＣＷの両側帯にスプ
リアス成分が発生してしまう。
【０００８】本発明は上記の点に鑑みなされたもので、
レベル収束後にクロックを停止することにより、スプリ
アス成分の発生を防止した自動出力レベル制御回路を提
供することを目的とする。
レベル収束後にクロックを停止することにより、スプリ
アス成分の発生を防止した自動出力レベル制御回路を提
供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は上記の目的を達
成するため、増幅器と、増幅器の出力増幅信号の一部を
分岐して検波する出力検波回路と、出力検波回路の出力
検波信号レベルと基準信号レベルとを比較する比較器
と、比較器により得られた信号により計数方向が制御さ
れ、一定周期のクロックを計数するアップダウンカウン
タと、アップダウンカウンタの出力計数値に応じて前記
検波信号レベルと前記基準信号レベルとが等しくなるよ
うに前記増幅器の入力信号レベル若しくは前記増幅器の
利得を可変制御するレベル可変手段と、前記検波信号レ
ベルが前記増幅器の出力信号レベルの許容範囲内に対応
したレベルであるか否か検出する出力レベル範囲検出回
路と、出力レベル範囲検出回路からの検出信号に応じて
前記クロックの前記アップダウンカウンタへの供給を遮
断又は通過させるゲート回路とを有する構成としたもの
である。
成するため、増幅器と、増幅器の出力増幅信号の一部を
分岐して検波する出力検波回路と、出力検波回路の出力
検波信号レベルと基準信号レベルとを比較する比較器
と、比較器により得られた信号により計数方向が制御さ
れ、一定周期のクロックを計数するアップダウンカウン
タと、アップダウンカウンタの出力計数値に応じて前記
検波信号レベルと前記基準信号レベルとが等しくなるよ
うに前記増幅器の入力信号レベル若しくは前記増幅器の
利得を可変制御するレベル可変手段と、前記検波信号レ
ベルが前記増幅器の出力信号レベルの許容範囲内に対応
したレベルであるか否か検出する出力レベル範囲検出回
路と、出力レベル範囲検出回路からの検出信号に応じて
前記クロックの前記アップダウンカウンタへの供給を遮
断又は通過させるゲート回路とを有する構成としたもの
である。
【００１０】
【作用】本発明では、上記のゲート回路により出力レベ
ル範囲検出回路から許容範囲内に対応したレベルである
ことを示す検出信号が入力された時は前記クロックの前
記アップダウンカウンタへの供給を遮断し、出力レベル
範囲検出回路から許容範囲外に対応したレベルであるこ
とを示す検出信号入力時はクロックを通過させてアップ
ダウンカウンタへ供給するようにしているため、自動出
力レベル制御により増幅器の出力信号レベルが許容範囲
内に収束しているときには、アップダウンコンバータの
計数動作を停止することができる。
ル範囲検出回路から許容範囲内に対応したレベルである
ことを示す検出信号が入力された時は前記クロックの前
記アップダウンカウンタへの供給を遮断し、出力レベル
範囲検出回路から許容範囲外に対応したレベルであるこ
とを示す検出信号入力時はクロックを通過させてアップ
ダウンカウンタへ供給するようにしているため、自動出
力レベル制御により増幅器の出力信号レベルが許容範囲
内に収束しているときには、アップダウンコンバータの
計数動作を停止することができる。
【００１１】
【実施例】図１は本発明の一実施例の回路系統図を示
す。同図中、図４と同一構成部分には同一符号を付し、
その説明を省略する。図１において、本実施例は図４の
従来例と同一構成の自動出力レベル制御回路付き増幅部
１０と、レベル収束時カウンタ用クロック停止回路２０
とからなる。レベル収束時カウンタ用クロック停止回路
２０は、出力検波回路１３内の増幅器１３ｃからの検波
電圧が分岐して入力されるウィンドコンパレータ２１
と、ＡＮＤ回路２７とより構成されている。
す。同図中、図４と同一構成部分には同一符号を付し、
その説明を省略する。図１において、本実施例は図４の
従来例と同一構成の自動出力レベル制御回路付き増幅部
１０と、レベル収束時カウンタ用クロック停止回路２０
とからなる。レベル収束時カウンタ用クロック停止回路
２０は、出力検波回路１３内の増幅器１３ｃからの検波
電圧が分岐して入力されるウィンドコンパレータ２１
と、ＡＮＤ回路２７とより構成されている。
【００１２】ウィンドコンパレータ２１は電源Ｖcc端子
と接地間に直列に接続された抵抗Ｒ1 〜Ｒ5 による基準
電圧発生回路部と、出力検波回路１３からの検波電圧が
入力される増幅器２２、増幅器２２の出力検波電圧が抵
抗Ｒ6 を介してそれぞれアノードとカソードに入力され
るダイオード２３及び２４と、反転入力端子が前記抵抗
Ｒ1 とＲ2 の接続点に接続され、非反転入力端子がダイ
オード２３のカソードに接続される一方、抵抗Ｒ7 を介
して抵抗Ｒ2 とＲ3 との接続点に接続された第１のコン
パレータ２５と、非反転入力端子が前記抵抗Ｒ4 とＲ5
の接続点に接続され、反転入力端子がダイオード２４の
アノードに接続される一方、抵抗Ｒ8 を介して抵抗Ｒ3
とＲ4 との接続点に接続された第２のコンパレータ２６
と、コンパレータ２５及び２６の出力端子に接続された
プルアップ用の抵抗Ｒ9 とよりなる。
と接地間に直列に接続された抵抗Ｒ1 〜Ｒ5 による基準
電圧発生回路部と、出力検波回路１３からの検波電圧が
入力される増幅器２２、増幅器２２の出力検波電圧が抵
抗Ｒ6 を介してそれぞれアノードとカソードに入力され
るダイオード２３及び２４と、反転入力端子が前記抵抗
Ｒ1 とＲ2 の接続点に接続され、非反転入力端子がダイ
オード２３のカソードに接続される一方、抵抗Ｒ7 を介
して抵抗Ｒ2 とＲ3 との接続点に接続された第１のコン
パレータ２５と、非反転入力端子が前記抵抗Ｒ4 とＲ5
の接続点に接続され、反転入力端子がダイオード２４の
アノードに接続される一方、抵抗Ｒ8 を介して抵抗Ｒ3
とＲ4 との接続点に接続された第２のコンパレータ２６
と、コンパレータ２５及び２６の出力端子に接続された
プルアップ用の抵抗Ｒ9 とよりなる。
【００１３】第１のコンパレータ２５の反転入力端子に
は、増幅器１２の出力増幅信号の出力レベル許容範囲の
上限値に対応する出力検波回路１３の出力検波電圧の許
容範囲の上限値に相当する第１の基準電圧が入力される
ように設定されている。一方、第２のコンパレータ２６
の非反転入力端子には、増幅器１２の出力増幅信号の出
力レベル許容範囲の下限値に対応する出力検波回路１３
の出力検波電圧の許容範囲の下限値に相当する第２の基
準電圧が入力されるように設定されている。
は、増幅器１２の出力増幅信号の出力レベル許容範囲の
上限値に対応する出力検波回路１３の出力検波電圧の許
容範囲の上限値に相当する第１の基準電圧が入力される
ように設定されている。一方、第２のコンパレータ２６
の非反転入力端子には、増幅器１２の出力増幅信号の出
力レベル許容範囲の下限値に対応する出力検波回路１３
の出力検波電圧の許容範囲の下限値に相当する第２の基
準電圧が入力されるように設定されている。
【００１４】ＡＮＤ回路２７はコンパレータ２５及び２
６の出力端子とプルアップ用の抵抗Ｒ9 との接続点に一
方の入力端子が接続され、クロック入力端子２８に他方
の入力端子が接続されている。このＡＮＤ回路２７の出
力端子は端子２を介してアップダウンカウンタ１５の計
数入力端子に接続されている。
６の出力端子とプルアップ用の抵抗Ｒ9 との接続点に一
方の入力端子が接続され、クロック入力端子２８に他方
の入力端子が接続されている。このＡＮＤ回路２７の出
力端子は端子２を介してアップダウンカウンタ１５の計
数入力端子に接続されている。
【００１５】次に、本実施例の動作について説明する。
前記したように、増幅器１２の出力増幅ＲＦ信号は、ダ
イオード１３ｂよりの検波電圧が比較器１４の基準電圧
とほぼ等しくなるように、Ｄ／Ａコンバータ１６からの
制御電流によりアッテネータ１１の減衰量が制御され、
その結果ＲＦ出力端の出力信号レベルが一定に制御され
る。
前記したように、増幅器１２の出力増幅ＲＦ信号は、ダ
イオード１３ｂよりの検波電圧が比較器１４の基準電圧
とほぼ等しくなるように、Ｄ／Ａコンバータ１６からの
制御電流によりアッテネータ１１の減衰量が制御され、
その結果ＲＦ出力端の出力信号レベルが一定に制御され
る。
【００１６】一方、上記のダイオード１３ｂよりの検波
電圧は増幅器１３ｃ及び２２、抵抗Ｒ6 を介してダイオ
ード２３及び２４に入力され、更にこれよりコンパレー
タ２５の非反転入力端子と、コンパレータ２６の反転入
力端子に入力される。これにより、上記の検波電圧が前
記ＲＦ出力レベル許容範囲に対応する電圧範囲外である
ときには、前記第１の基準電圧より大、又は前記第２の
基準電圧より小であるため、コンパレータ２５又は２６
の出力信号が”Ｈ”レベルとなる。
電圧は増幅器１３ｃ及び２２、抵抗Ｒ6 を介してダイオ
ード２３及び２４に入力され、更にこれよりコンパレー
タ２５の非反転入力端子と、コンパレータ２６の反転入
力端子に入力される。これにより、上記の検波電圧が前
記ＲＦ出力レベル許容範囲に対応する電圧範囲外である
ときには、前記第１の基準電圧より大、又は前記第２の
基準電圧より小であるため、コンパレータ２５又は２６
の出力信号が”Ｈ”レベルとなる。
【００１７】その結果、ＡＮＤ回路２７がゲート「開」
状態となり、端子２８よりのクロックはＡＮＤ回路２７
を通して端子２を介してＵ／Ｄカウンタ１５に供給され
る。これにより、上記した自動出力レベル制御動作が行
われる。
状態となり、端子２８よりのクロックはＡＮＤ回路２７
を通して端子２を介してＵ／Ｄカウンタ１５に供給され
る。これにより、上記した自動出力レベル制御動作が行
われる。
【００１８】他方、上記の検波電圧が前記ＲＦ出力レベ
ル許容範囲に対応する電圧範囲内であるときには、前記
第１の基準電圧より小、又は前記第２の基準電圧より大
であるため、コンパレータ２５及び２６の出力信号が共
に”Ｌ”レベルとなる。
ル許容範囲に対応する電圧範囲内であるときには、前記
第１の基準電圧より小、又は前記第２の基準電圧より大
であるため、コンパレータ２５及び２６の出力信号が共
に”Ｌ”レベルとなる。
【００１９】その結果、ＡＮＤ回路２７がゲート「閉」
状態となり、端子２８よりのクロックはＡＮＤ回路２７
により遮断される。このため、Ｕ／Ｄカウンタ１６はク
ロックが入力されないために計数動作を停止し、その出
力計数値はその直前の値に保持される。
状態となり、端子２８よりのクロックはＡＮＤ回路２７
により遮断される。このため、Ｕ／Ｄカウンタ１６はク
ロックが入力されないために計数動作を停止し、その出
力計数値はその直前の値に保持される。
【００２０】従って、Ｄ／Ａコンバータ１６及び増幅器
１７をそれぞれ通してアッテネータ１１に入力される制
御電流は上記直前の計数値に対応した値に固定されるた
め、アッテネータ１１の減衰量が固定となる。従って、
増幅器１２の出力増幅ＲＦ信号レベルが所定の許容範囲
内であるときには、アッテネータ１１による減衰制御が
行われないため、前記した振幅変調を受けることなく出
力される。
１７をそれぞれ通してアッテネータ１１に入力される制
御電流は上記直前の計数値に対応した値に固定されるた
め、アッテネータ１１の減衰量が固定となる。従って、
増幅器１２の出力増幅ＲＦ信号レベルが所定の許容範囲
内であるときには、アッテネータ１１による減衰制御が
行われないため、前記した振幅変調を受けることなく出
力される。
【００２１】図２は本発明の一実施例の入力周波数対出
力信号レベル特性を示す。同図に示すように、前記ＲＦ
出力レベル許容範囲ＩＩＩ内においては出力レベルは自
動出力レベル制御により、ほぼ所定レベルに収束してお
り、振幅変調はかかっていない。一方、ＲＦ出力レベル
許容範囲ＩＩＩの範囲外のときにはＵ／Ｄカウンタ１５
が動作して自動出力レベル制御動作が行われる。
力信号レベル特性を示す。同図に示すように、前記ＲＦ
出力レベル許容範囲ＩＩＩ内においては出力レベルは自
動出力レベル制御により、ほぼ所定レベルに収束してお
り、振幅変調はかかっていない。一方、ＲＦ出力レベル
許容範囲ＩＩＩの範囲外のときにはＵ／Ｄカウンタ１５
が動作して自動出力レベル制御動作が行われる。
【００２２】従って、本実施例によれば、出力信号が収
束した後の周波数スペクトラムは図３にＣＷのみで示す
如くになり、従来生じていたスプリアス成分Ｉ及びＩＩ
を有しないようにできる。
束した後の周波数スペクトラムは図３にＣＷのみで示す
如くになり、従来生じていたスプリアス成分Ｉ及びＩＩ
を有しないようにできる。
【００２３】なお、本発明は上記の実施例に限定される
ものではなく、例えば出力信号のレベル制御はアッテネ
ータ１１でなく、増幅器１２自体を利得制御可能な構成
とし、増幅器１７の出力信号によりその利得を可変制御
することもできる。
ものではなく、例えば出力信号のレベル制御はアッテネ
ータ１１でなく、増幅器１２自体を利得制御可能な構成
とし、増幅器１７の出力信号によりその利得を可変制御
することもできる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
自動出力レベル制御により増幅器の出力信号レベルが
許容範囲内に収束しているときには、アップダウンコン
バータの計数動作を停止するようにしたため、クロック
に同期した入力信号のレベル制御動作を休止することが
でき、従ってクロックの一周期毎の出力信号に対する振
幅変調によるスプリアス発生を防止することができ、こ
のことからバースト動作を伴う送信増幅系の定常状態に
おける送信品質劣化を防止することができる。
自動出力レベル制御により増幅器の出力信号レベルが
許容範囲内に収束しているときには、アップダウンコン
バータの計数動作を停止するようにしたため、クロック
に同期した入力信号のレベル制御動作を休止することが
でき、従ってクロックの一周期毎の出力信号に対する振
幅変調によるスプリアス発生を防止することができ、こ
のことからバースト動作を伴う送信増幅系の定常状態に
おける送信品質劣化を防止することができる。
【図１】本発明の一実施例の回路系統図である。
【図２】本発明の一実施例の特性図である。
【図３】出力信号の周波数スペクトラムを示す図であ
る。
る。
【図４】従来の一例の回路系統図である。
１０ 自動出力レベル制御回路付き増幅部 １１ アッテネータ １２ 増幅器 １３ 出力検波回路 １４ 比較器 １５ アップダウンカウンタ（Ｕ／Ｄカウンタ） １６ Ｄ／Ａコンバータ ２０ レベル収束時カウンタ用クロック停止回路 ２１ ウィンドコンパレータ ２３、２４ ダイオード ２５、２６ コンパレータ
Claims (2)
- 【請求項１】 入力信号を増幅する増幅器と、 該増幅器の出力増幅信号の一部を分岐して検波する出力
検波回路と、 該出力検波回路の出力検波信号レベルと基準信号レベル
とを比較する比較器と、 該比較器により得られた信号により計数方向が制御さ
れ、一定周期のクロックを計数するアップダウンカウン
タと、 該アップダウンカウンタの出力計数値に応じて前記検波
信号レベルと前記基準信号レベルとが等しくなるように
前記増幅器の入力信号レベル若しくは前記増幅器の利得
を可変制御するレベル可変手段と、 前記検波信号レベルが前記増幅器の出力信号レベルの許
容範囲内に対応したレベルであるか否か検出する出力レ
ベル範囲検出回路と、 該出力レベル範囲検出回路から該許容範囲内に対応した
レベルであることを示す検出信号入力時は前記クロック
の前記アップダウンカウンタへの供給を遮断し、該出力
レベル範囲検出回路から該許容範囲外に対応したレベル
であることを示す検出信号入力時は前記クロックを通過
させて前記アップダウンカウンタへ供給するゲート回路
とを有することを特徴とする自動出力レベル制御回路。 - 【請求項２】 前記レベル可変手段は、前記増幅器の入
力側に設けられたアッテネータと、前記アップダウンコ
ンバータの出力計数値を電流変換して該アッテネータの
減衰量を制御するための電流を出力するＤ／Ａコンバー
タとよりなり、 前記出力レベル範囲検出回路は、前記検波信号レベルが
前記増幅器の出力信号レベルの許容範囲内と範囲外とで
異なる論理値の検出信号を出力するウィンドコンパレー
タであることを特徴とする請求項１記載の自動出力レベ
ル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22816893A JPH0766649A (ja) | 1993-08-20 | 1993-08-20 | 自動出力レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22816893A JPH0766649A (ja) | 1993-08-20 | 1993-08-20 | 自動出力レベル制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766649A true JPH0766649A (ja) | 1995-03-10 |
Family
ID=16872297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22816893A Pending JPH0766649A (ja) | 1993-08-20 | 1993-08-20 | 自動出力レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766649A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010533864A (ja) * | 2007-07-18 | 2010-10-28 | アレグロ・マイクロシステムズ・インコーポレーテッド | 組込み安全テスト機能を有する集積回路 |
| US9851416B2 (en) | 2014-07-22 | 2017-12-26 | Allegro Microsystems, Llc | Systems and methods for magnetic field sensors with self-test |
| US10073136B2 (en) | 2013-12-26 | 2018-09-11 | Allegro Microsystems, Llc | Methods and apparatus for sensor diagnostics including sensing element operation |
| US10527703B2 (en) | 2015-12-16 | 2020-01-07 | Allegro Microsystems, Llc | Circuits and techniques for performing self-test diagnostics in a magnetic field sensor |
| CN114124008A (zh) * | 2021-11-12 | 2022-03-01 | 中国电子科技集团公司第二十九研究所 | 一种宽带自适应agc电路及其装配方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187138A (ja) * | 1984-03-06 | 1985-09-24 | Fujitsu Ltd | デイジタル制御形適応ａｇｃ方式 |
| JPS60201708A (ja) * | 1984-03-27 | 1985-10-12 | Toshiba Corp | Ａｇｃ回路 |
-
1993
- 1993-08-20 JP JP22816893A patent/JPH0766649A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187138A (ja) * | 1984-03-06 | 1985-09-24 | Fujitsu Ltd | デイジタル制御形適応ａｇｃ方式 |
| JPS60201708A (ja) * | 1984-03-27 | 1985-10-12 | Toshiba Corp | Ａｇｃ回路 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010533864A (ja) * | 2007-07-18 | 2010-10-28 | アレグロ・マイクロシステムズ・インコーポレーテッド | 組込み安全テスト機能を有する集積回路 |
| JP2013140184A (ja) * | 2007-07-18 | 2013-07-18 | Allegro Microsystems Llc | 組込み安全テスト機能を有する集積回路 |
| US10073136B2 (en) | 2013-12-26 | 2018-09-11 | Allegro Microsystems, Llc | Methods and apparatus for sensor diagnostics including sensing element operation |
| US10488458B2 (en) | 2013-12-26 | 2019-11-26 | Allegro Microsystems, Llc | Methods and apparatus for sensor diagnostics |
| US11313899B2 (en) | 2013-12-26 | 2022-04-26 | Allegro Microsystems, Llc | Methods and apparatus for sensor diagnostics |
| US9851416B2 (en) | 2014-07-22 | 2017-12-26 | Allegro Microsystems, Llc | Systems and methods for magnetic field sensors with self-test |
| US10782363B2 (en) | 2014-07-22 | 2020-09-22 | Allegro Microsystems, Llc | Systems and methods for magnetic field sensors with self-test |
| US11585868B2 (en) | 2014-07-22 | 2023-02-21 | Allegro Microsystems, Llc | Systems and methods for magnetic field sensors with self-test |
| US10527703B2 (en) | 2015-12-16 | 2020-01-07 | Allegro Microsystems, Llc | Circuits and techniques for performing self-test diagnostics in a magnetic field sensor |
| CN114124008A (zh) * | 2021-11-12 | 2022-03-01 | 中国电子科技集团公司第二十九研究所 | 一种宽带自适应agc电路及其装配方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4709403A (en) | Apparatus for controlling output power of transmitter | |
| CN101772887B (zh) | 用于功率控制环中的饱和检测和校正的系统和方法 | |
| CA2047870C (en) | Automatic power control apparatus | |
| US5892396A (en) | Method and apparatus for controlling gain of a power amplifier | |
| US5659893A (en) | Transmission circuit with improved gain control loop | |
| GB2236636A (en) | Level control for modulating r.f. | |
| US5467219A (en) | Control device for an optical amplifier | |
| US4476437A (en) | System for detecting abnormal condition of high frequency output signal in its power level | |
| EP0537690B1 (en) | Burst control circuit for use in TDMA communications system | |
| JPH0766649A (ja) | 自動出力レベル制御回路 | |
| US5307404A (en) | Signal detecting device | |
| EP0847620B1 (en) | Circuit arrangement comprising a feedback loop | |
| GB2059217A (en) | Radar envelope detection system | |
| US4660003A (en) | Device for limiting the power transmission of radiowave transmitters | |
| JPH0125246B2 (ja) | ||
| US6744313B2 (en) | Power amplifier driver and method of using | |
| JP2973258B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| EP1239603B1 (en) | Power amplifier driver and method of using it | |
| JPH07245541A (ja) | 電力増幅器 | |
| JPH11308181A (ja) | 光信号受信装置の入力保護回路 | |
| JPH01101713A (ja) | 自動利得制御増幅回路 | |
| JPH05315873A (ja) | 送信電力制御回路およびａｌｃ回路つき送信電力増幅装置 | |
| JPH09270651A (ja) | 自動利得制御回路 | |
| KR20000032963A (ko) | 자동 이득 제어를 이용한 전치보상 방식의 선형증폭기 | |
| JPH0846529A (ja) | Ｓｓｂ送信機 |