KR20000032963A - 자동 이득 제어를 이용한 전치보상 방식의 선형증폭기 - Google Patents

Abstract

본 발명은 디지털 셀룰러 시스템 기지국에 사용되고 있는 전치보상 방식의 선형증폭기의 성능 개선에 관해 개시한다. 특히, 본 발명은 RF 증폭기에 외부 전압의 변화, 온도의 변화, 입력전력신호의 크기가 변화함에 따라 증폭기의 이득이 변하게 될 때, 변화하는 RF 증폭기의 이득을 일정하게 해주기 위해서 AGC를 이용하여 RF 증폭기의 이득을 일정하게 유지시키기 위한 AGC를 이용한 전치보상 방식의 선형증폭기에 관한 것이다. 본 장치는, 제 1 결합장치와 연결되어 입력 전력과 출력 전력의 레벨 차이를 작게 유지하는 제 1 가변 감쇄기와, 제 1 결합장치와 연결되어 결합한 입력 및 출력 전력 신호가 통과하는 RF 스위치와, RF 스위치와 제 2 결합장치를 연결하는 제 2 가변 감쇄기와, RF 스위치와 연결되어 전력 레벨을 증폭시키는 증폭기와, 증폭기와 연결되어 신호를 검파하는 검파기와, 검파기와 연결되어 아날로그 회로를 연결하는 DC 스위치 및 DC 스위치와 RF 스위치에 동시에 같은 클럭 신호를 넣는 클럭 제너레이터로 구성된다.

Description

자동 이득 제어를 이용한 전치보상 방식의 선형증폭기

본 발명은 디지털 셀룰러 시스템(Digital Cellular System : DCS) 기지국에 사용되고 있는 전치보상 방식의 선형증폭기의 성능 개선에 관한 것으로, 특히 RF 증폭기에 외부 전압의 변화, 온도의 변화, 입력전력신호의 크기가 변화함에 따라 증폭기의 이득이 변하게 될 때, 변화하는 RF 증폭기의 이득을 일정하게 해주기 위해서 자동 이득 제어(Automatic Gain Control : AGC)를 이용하여 RF 증폭기의 이득을 일정하게 유지시키기 위한 AGC를 이용한 전치보상 방식의 선형증폭기에 관한 것이다.

종래의 AGC는 RF 증폭기의 입력전력신호의 크기를 검파기를 사용해서 측정하고 출력전력신호의 레벨을 측정해서 아날로그/디지털(Analog/Digital : A/D) 컨버터(converter)를 이용해서 그 값을 메모리에 저장하고 중앙 처리 장치(Central Processing Unit : CPU)가 저장된 그 값을 읽고 서로 비교해서, 입력전력신호의 크기와 출력전력신호의 크기가 같아지도록 계속 제어한다.

도 1 은 종래의 선형증폭기 구성도로서, 이에 도시한 바와 같이 크게 CPU(10)와 고출력 증폭기(High Power Amplifier : HPA)(30) 및 결합장치(coupler) (20)(40)로 구성된다. 이의 작용과 문제점을 설명하면 다음과 같다.

기존의 AGC를 이용한 RF 증폭기에서는 CPU(10)를 이용해서 데이터를 처리하므로 CPU(10)의 처리능력을 벗어나는 데이터 양이 들어올 때는, 최대값에서 계속해서 그 값을 출력하지 않았다. 그리고, 프로그램의 루프(loop)문으로 인해서 다시 최저값으로 떨어졌다. 이의 실시예로 8비트 CPU(10)의 데이터 처리능력은 0에서 255이다.

그런데, RF 증폭기의 데이터 값이 최대값을 가지는 경우에는 다시 0으로 떨어져서 RF 증폭기에 손상을 가져올 수 있다. 그리고, RF 증폭기를 온 시켰을 때 CPU(10)로 AGC를 동작시키는 경우에는 빠르게 이득을 잡아주지 못하므로, 실제 기지국에 HPA(30)가 실장되었을 때 매시간 HPA(30)에 들어오는 입력전력신호의 크기가 변하는 문제점이 있었다.

본 발명의 목적은 이득을 아날로그 회로로 구현해서 최적화 시키고, CPU가 IMD에 대해서만 최적화 하여 더 나은 HPA의 설계를 구현함으로써 상기의 문제점을 해결한다.

상기의 목적을 달성하기 위한 본 발명의 구체적인 수단으로, 제 1 결합장치(110)와 연결되어 입력 전력과 출력 전력의 레벨 차이를 작게 유지하는 제 1 가변 감쇄기(120)와, 상기 제 1 결합장치(110)와 연결되어 결합한 입력 및 출력 전력 신호가 통과하는 RF 스위치(160)와, 상기 RF 스위치(160)와 제 2 결합장치(140)를 연결하는 제 2 가변 감쇄기(150)와, 상기 RF 스위치(160)와 연결되어 전력 레벨을 증폭시키는 증폭기(170)와, 상기 증폭기(170)와 연결되어 신호를 검파하는 검파기(180)와, 상기 검파기(180)와 연결되어 아날로그 회로(200)를 연결하는 DC 스위치(190) 및 상기 DC 스위치(190)와 RF 스위치(160)에 동시에 같은 클럭 신호를 넣는 클럭 제너레이터(300)로 구성함으로써 달성된다.

도 1 은 종래의 선형증폭기 구성도.

도 2 는 본 발명 자동 이득 제어를 이용한 전치보상 방식의 선형증폭기 구성도의 일실시 예.

도 3 은 도 2 를 부연 설명하는 구성도의 일실시 예.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : CPU

20, 40, 110, 140 : 결합장치

30, 130 : HPA

120, 150 : 가변 감쇄기

160 : RF 스위치

170 : 증폭기

180 : 검파기

190 : DC 스위치

200 : 아날로그 회로

210 : 비교기

220 : 적분기

300 : 클럭 제너레이터

이하에서 본 발명의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

도 2 는 본 발명 AGC를 이용한 전치보상 방식의 선형증폭기 구성도의 일실시 예이다. 그리고, 도 3 은 도 2 를 부연 설명하는 구성도의 일실시 예이다. 이에 도시한 바와 같이, 송수신기의 출력을 받는 HPA(130)와, HPA(130)의 입력 전력 및 출력 전력을 결합하는 결합장치(110)(140)와, 상기 입력 전력과 출력 전력의 레벨 차이를 작게 유지시키기 위한 가변 감쇄기(120)(150)와, 결합한 입력 전력 신호와 출력 전력 신호를 통과시키는 고주파(Radio Frequency : RF) 스위치(160)와, 전력 레벨을 증폭시키는 증폭기(170)와, 상기 증폭기와 연결된 검파기(180)와, 상기 검파기(180)와 아날로그 회로(200)를 연결하는 DC 스위치(190)와, 비교기(210)와 적분기(220)를 포함하는 아날로그 회로(200)와, RF 스위치(160)와 DC 스위치(190)에 동시에 같은 클럭 신호를 넣는 클럭 제너레이터(300)로 구성된다. 이의 작용 및 효과를 상세히 설명하면 다음과 같다.

기지국에 사용하는 HPA(130)는 송수신기의 출력을 입력으로 해서 전파를 방사할 수 있도록 그 크기를 키워주는 역할을 한다. 상기 HPA(130)의 입력 및 출력전력신호를 결합장치(110)(140)를 통해 결합하고, 이 신호를 RF 스위치(160)로 입력한다. 이때 입력 및 출력전력신호를 같은 경로를 적용하기 위해서 클럭 제너레이터(300)를 이용하여 RF 스위치(160)를 제어한다.

또한 클럭 제너레이터(300)의 시정수는 입력전력신호가 결합장치(110)(140)를 통해서 결합된다. 그리고, RF 스위치(160)를 통해서 검파기(180)에서 충전되어, 상기 검파기(180)에 이용되는 시정수보다 클럭 제너레이터(300)의 시정수가 느릴 경우, 검파기(180)에 충전된 전압이 방전되어 일정한 전압이 요구되는 비교기(210)에 잘못된 데이터를 전달하기 때문에, 검파기(180)에서 사용하는 시정수보다 빠르게 해야한다.

그리고, RF 스위치(160)에 인가된 입력과 출력전력신호는 검파기(180)에서 검출될 때까지의 경로를 공유하고 있으며, 동일한 부분의 RF 소자도 각기 소자의 허용(tolerance) 때문에 서로 다른 값을 갖는다. 그런데, 만일 입력전력신호와 출력전력신호의 검출을 동일한 경로를 사용하지 않고 서로 다르게 했다면, 외부 조건에 따라 변하는 소자의 특성 때문에 좀더 나은 AGC 회로 구현이 어렵게 된다.

이렇게 캐패시터에 충전된 전압을 가지고 아날로그 회로(200)인 비교기(210)에서 기준전압으로 설정한 입력전력신호의 전압값과 항상 유동적으로 변할 수 있는 출력전력신호의 전압값을 비교해서 출력전압값이 0이 되도록 한다. 하지만, 실제로는 저항값이 5%의 허용을 갖고 있으므로, 기본 오프셋 값을 가지고 있으며, 이 값이 적분기(220)를 통해서 최초에 가지고 있는 초기값과 합해져서 출력하고, 이 출력된 값은 가변 감쇄기를 변동시켜서 틀어진 HPA의 이득을 일정하게 유지시킨다.

이상에서 상세히 설명한 바와 같이 본 발명은 AGC 회로를 아날로그 회로로 구현해서 CPU가 오동작을 할 때 발생할 수 있는 에러를 줄이고, 클럭 제너레이터를 사용해서 RF 스위치와 DC 스위치를 제어함으로써, 입력전력신호와 출력전력신호가 하나의 경로를 공유하여, RF 소자 때문에 발생할 수 있는 에러를 줄이고, 아날로그 회로에 비교기와 적분기를 적절하게 사용하여 임의의 순간에 발생할 수 있는 이득 변화에 대해 실시간으로 보상을 가능하게 할 수 있는 효과가 있다.

Claims (2)

1. 제 1 결합장치와 연결되어 입력 전력과 출력 전력의 레벨 차이를 작게 유지하는 제 1 가변 감쇄기;

   상기 제 1 결합장치와 연결되어 결합한 입력 및 출력 전력 신호가 통과하는 RF 스위치;

   상기 RF 스위치와 제 2 결합장치를 연결하는 제 2 가변 감쇄기;

   상기 RF 스위치와 연결되어 전력 레벨을 증폭시키는 증폭기;

   상기 증폭기와 연결되어 신호를 검파하는 검파기;

   상기 검파기와 연결되어 아날로그 회로를 연결하는 DC 스위치; 및

   상기 DC 스위치와 RF 스위치에 동시에 같은 클럭 신호를 넣는 클럭 제너레이터로 구성됨을 특징으로 하는, AGC를 이용한 전치보상 방식의 선형증폭기.
2. 제 1 항에 있어서, 상기 아날로그 회로는, 비교기와 적분기로 구성됨을 특징으로 하는, AGC를 이용한 전치보상 방식의 선형증폭기.