JP2016067004A5 - 半導体装置 - Google Patents

Claims (6)

1. 出力端子と、
   第１端子および第２端子と、
   第１回路と、
   第２回路と、を有し、
   前記第１回路は、第１トランジスタ、第２トランジスタ、およびインバータを有し、
   前記第２回路は、第３トランジスタ、第４トランジスタ、第３回路、および第４回路を有し、
   前記第３回路は第１ノードを有し、
   前記第４回路は第２ノードを有し、
   前記インバータの入力端子は、前記第２端子と電気的に接続され、
   前記インバータの出力端子は、前記出力端子と電気的に接続され、
   前記第１トランジスタと前記第２トランジスタとは、第１電位が供給される配線と前記第２端子の間に、並列に電気的に接続され、
   前記第１トランジスタのゲートは、前記インバータの前記出力端子と電気的に接続され、
   前記第３回路は、前記第１ノードを電気的に浮遊状態にする機能を有し、
   前記第４回路は、前記第２ノードを電気的に浮遊状態にする機能を有し、
   前記第３トランジスタと前記第４トランジスタとは、前記第１端子と前記第２端子との間に直列に電気的に接続され、
   前記第１ノードは、前記第３トランジスタのゲートと電気的に接続され、
   前記第２ノードは、前記第４トランジスタのゲートと電気的に接続されている半導体装置。
2. 請求項１において、
   第３端子および第４端子を有し、
   前記第３回路は第５トランジスタを有し、
   前記第４回路は第６トランジスタを有し、
   前記第５トランジスタは、前記第３端子と前記第１ノードとの間の導通状態を制御する機能を有し、
   前記第６トランジスタは、前記第４端子と前記第２ノードとの間の導通状態を制御する機能を有する半導体装置。
3. 請求項２において、
   前記第５、および前記第６トランジスタはチャネルが形成される酸化物半導体層を有する半導体装置。
4. 出力端子と、
   第１端子及び第２端子と、
   第１回路と、
   複数の第２回路と、を有し、
   前記複数の第２回路は、前記第１端子と前記第２端子間との間に、並列に電気的に接続され、
   前記第１回路は、第１トランジスタ、第２トランジスタ、およびインバータを有し、
   前記第２回路は、第３乃至第６トランジスタ、第１ノード、第２ノード、第３端子、および第４端子を有し、
   前記インバータの入力端子は、前記第２端子と電気的に接続され、
   前記インバータの出力端子は、前記出力端子と電気的に接続され、
   前記第１トランジスタと前記第２トランジスタは、第１電位が供給される配線と前記第２端子間に並列に電気的に接続され、
   前記第１トランジスタのゲートは、前記インバータの前記出力端子と電気的に接続され、
   前記第３トランジスタと前記第４トランジスタとは、前記第１端子と前記第２端子との間に、直列に電気的に接続され、
   前記第１ノードは、前記第３トランジスタのゲートと電気的に接続され、
   前記第２ノードは、前記第４トランジスタのゲートと電気的に接続され、
   前記第５トランジスタは、前記第１ノードと前記第３端子との間の導通状態を制御する機能を有し、
   前記第６トランジスタは、前記第２ノードと前記第４端子との間の導通状態を制御する機能を有する半導体装置。
5. 請求項４において、
   前記第５のトランジスタおよび前記第６トランジスタの各々は、酸化物半導体層を有する半導体装置。
6. 請求項４又は５において、
   スイッチ回路を有し、
   前記スイッチ回路は、第１パストランジスタロジックを有し、
   前記第１パストランジスタロジックは、パストランジスタと、および前記パストランジスタのゲートの電位を保持するアナログメモリと、を有する半導体装置。