JP2016036039A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016036039A
JP2016036039A JP2015201900A JP2015201900A JP2016036039A JP 2016036039 A JP2016036039 A JP 2016036039A JP 2015201900 A JP2015201900 A JP 2015201900A JP 2015201900 A JP2015201900 A JP 2015201900A JP 2016036039 A JP2016036039 A JP 2016036039A
Authority
JP
Japan
Prior art keywords
layer
conductive film
etching
wiring layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015201900A
Other languages
English (en)
Other versions
JP6177853B2 (ja
Inventor
慎也 笹川
Shinya Sasagawa
慎也 笹川
整 中山
Sei Nakayama
整 中山
将志 津吹
Masashi Tsubuki
将志 津吹
大吾 島田
Daigo Shimada
大吾 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015201900A priority Critical patent/JP6177853B2/ja
Publication of JP2016036039A publication Critical patent/JP2016036039A/ja
Application granted granted Critical
Publication of JP6177853B2 publication Critical patent/JP6177853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】特性が良好なトランジスタを提供する。【解決手段】例えば、ボトムゲート・ボトムコンタクト構造のトランジスタを作製するに際して、ソースとドレインを構成する導電層を３層の積層構造とし、２段階のエッチングを行う。すなわち、第１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するまで行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレートが第１のエッチング工程よりも低いエッチング方法を採用する。第２のエッチング工程後にレジストマスクをレジスト剥離液により剥離するに際し、第２の膜の側壁が少し削られる。【選択図】図２

Description

技術分野は、半導体装置とその作製方法に関する。なお、本明細書において、半導体装
置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子とし
て、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。液晶表示装置などの表
示装置も半導体装置に含まれる。
近年、半導体特性を示す金属酸化物（以下、酸化物半導体と呼ぶ。）が注目されている
。酸化物半導体は、例えば、トランジスタに適用することができる（特許文献１及び特許
文献２）。
トランジスタは、様々に分類される。例えば、基板とゲートとチャネル形成領域の位置
関係により、ボトムゲート型構造とトップゲート型構造に分類される。チャネル形成領域
と基板の間にゲートが配されたトランジスタ構造はボトムゲート型構造と呼ばれる。一方
で、ゲートと基板の間にチャネル形成領域が配されたトランジスタ構造はトップゲート型
構造と呼ばれる。
また、ソース及びドレインと、チャネルを形成する半導体層との接続箇所によりボトム
コンタクト型とトップコンタクト型に分類される。ソース及びドレインと、チャネルを形
成する半導体層との接続箇所が、基板側に配される構造はボトムコンタクト型と呼ばれる
。ソース及びドレインと、チャネルを形成する半導体層との接続箇所が、基板とは逆側（
すなわち、液晶表示装置においては対向基板側）に配される構造はトップコンタクト型と
呼ばれる。
即ち、トランジスタは、ＢＧＢＣ（ボトムゲート・ボトムコンタクト）構造、ＢＧＴＣ
（ボトムゲート・トップコンタクト）構造、ＴＧＴＣ（トップゲート・トップコンタクト
）構造、ＴＧＢＣ（トップゲート・ボトムコンタクト）構造のいずれかに分類することが
できる。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
本発明の一態様は、オン電流が十分に大きく、オフ電流が十分に小さいトランジスタを
提供することを課題とする。オン電流が十分に大きく、オフ電流が十分に小さいトランジ
スタでは、スイッチング特性が良好である。
ところで、トランジスタを各種製品に応用するに際して、トランジスタは高い信頼性を
有することが好ましい。
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下
、ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験と呼ぶ。）がある。ＧＢ
Ｔ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を
、短時間で評価することができる。特に、ＧＢＴ試験前後におけるトランジスタのしきい
値電圧の変化量は、信頼性を調べるための重要な指標となる。ＧＢＴ試験前後において、
しきい値電圧の変化量が小さいほど信頼性が高い。
具体的には、トランジスタが形成されている基板を一定の温度に維持し、トランジスタ
のソースとドレインを同電位とし、ゲートにはソース及びドレインとは異なる電位を一定
時間与える。基板の温度は、試験目的に応じて適宜設定すればよい。なお、「＋ＧＢＴ試
験」では、ゲートに与える電位がソース及びドレインの電位（ソースとドレインは同電位
である。）よりも高く、「−ＧＢＴ試験」では、ゲートに与える電位がソース及びドレイ
ンの電位（ソースとドレインは同電位である。）よりも低い。
ＧＢＴ試験の試験強度は、基板温度、ゲート絶縁層に加えられる電界強度及び電界印加
時間により決定することができる。ゲート絶縁層中の電界強度は、ゲートと、ソース及び
ドレインと、の間の電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが１
００ｎｍのゲート絶縁層中の電界強度を２ＭＶ／ｃｍとする場合には、該電位差を２０Ｖ
とすればよい。
なお、チャネル形成領域に酸化物半導体を用いたトランジスタにおいてもＧＢＴ試験に
よるしきい値電圧の変化が確認されている。
そこで、本発明の一態様は、長期間の使用に際しても、しきい値電圧がシフトしにくく
、信頼性の高い半導体装置を提供することを課題とする。
また、本発明の一態様は、スイッチング特性が良好で、且つ信頼性の高い半導体装置を
提供することを課題とする。
更には、トランジスタのゲート、ソース及びドレインは、ゲート配線及びソース配線を
形成する層と同一の層により形成することが好ましい。そして、ゲート配線及びソース配
線は、導電性の高い材料により形成することが好ましい。
本発明の一態様であるスイッチング特性が良好な半導体装置は、チャネル形成領域とな
る半導体層をゲート絶縁層の厚さに対して十分に厚くすることで得ることができる。
一方で、本発明の一態様である信頼性が高い半導体装置は、設けられる各層の被覆性を
良好なものとすることで得ることができる。
本発明の一態様の好ましい形態として、具体的な構成を以下に説明する。
本発明の一態様は、少なくとも第１及び第２のエッチング工程により構成されるエッチ
ング方法である。ここで、「エッチングされる膜」は、３層の積層構造であることが好ま
しく、「エッチングされる膜」は、下側から第１の膜、第２の膜及び第３の膜とする。第
１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが
高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するま
で行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチ
ング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレ
ートが第１のエッチング工程よりも低いエッチング方法を採用する。
前記した本発明の一態様であるエッチング方法は、半導体装置の作製工程に適用するこ
とができる。特に、「エッチングされる膜」が導電膜である場合に前記した本発明の一態
様であるエッチング方法を適用することが好ましい。特に、「第１の膜の下に接して設け
られている層」が半導体層であることが好ましい。すなわち、トップコンタクト型である
ことが好ましい。
すなわち、本発明の一態様は、第１の配線層を形成し、前記第１の配線層を覆って絶縁
層を形成し、前記絶縁層上に半導体層を形成し、前記半導体層上に第１の導電膜、第２の
導電膜及び第３の導電膜をこの順に積層して形成し、前記第３の導電膜上にレジストマス
クを形成し、前記レジストマスクを用いて、前記第１乃至第３の導電膜に少なくとも２段
階のエッチングを行って、３層の積層構造からなる第２の配線層を離間させて形成し、前
記２段階のエッチングが、少なくとも前記第１の導電膜を露出させるまで行う第１のエッ
チング工程と、前記第１の導電膜に対するエッチングレートが前記第１のエッチング工程
よりも高く、前記半導体層に対するエッチングレートが前記第１のエッチング工程よりも
低い条件により行う第２のエッチング工程と、を有し、前記第２のエッチング工程後にレ
ジスト剥離液を用いて前記レジストマスクを剥離することを特徴とする半導体装置の作製
方法である。
または、本発明の一態様は、半導体層を形成し、前記半導体層上に第１の導電膜、第２
の導電膜及び第３の導電膜をこの順に積層して形成し、前記第３の導電膜上にレジストマ
スクを形成し、前記レジストマスクを用いて、前記第１乃至第３の導電膜に少なくとも２
段階のエッチングを行って、３層の積層構造からなる第１の配線層を離間させて形成し、
前記第１の配線層及び前記半導体層を覆って絶縁層を形成し、前記絶縁層上に前記半導体
層と重畳して第２の配線層を形成し、前記２段階のエッチングが、少なくとも前記第１の
導電膜を露出させるまで行う第１のエッチング工程と、前記第１の導電膜に対するエッチ
ングレートが前記第１のエッチング工程よりも高く、前記半導体層に対するエッチングレ
ートが前記第１のエッチング工程よりも低い条件により行う第２のエッチング工程と、を
有し、前記第２のエッチング工程後にレジスト剥離液を用いて前記レジストマスクを剥離
することを特徴とする半導体装置の作製方法である。
ただし、本発明はこれらに限定されず、ボトムコンタクト型であってもよい。すなわち
、ＢＧＢＣ構造またはＴＧＢＣ構造において、３層の積層構造からなるソース及びドレイ
ンの形成に前記エッチング方法を用いてもよい。ＢＧＢＣ構造では、「第１の膜の下に接
して設けられている層」はゲート絶縁層である。ＴＧＢＣ構造では、「第１の膜の下に接
して設けられている層」は下地となる絶縁膜または基板である。
または、本発明はこれらに限定されず、ゲートとなる導電膜のエッチングに際して、前
記した本発明の一態様であるエッチング方法を適用してもよい。
前記構成の本発明の一態様において、前記第１のエッチング工程は、主成分としてフッ
素よりも塩素が多いガスを用いて行い、前記第２のエッチング工程は、主成分として塩素
よりもフッ素が多いガスを用いて行えばよい。
なお、より具体的には、主成分としてフッ素よりも塩素が多いガスとしては、ＢＣｌ３
ガスとＣｌ２ガスの混合ガスが挙げられる。主成分として塩素よりもフッ素が多いガスと
しては、ＳＦ６ガスが挙げられる。
また、前記構成の本発明の一態様において、前記レジスト剥離液は、前記第２の導電膜
を腐食させる薬液であるとよい。
前記構成の本発明の一態様において、前記第１の導電膜は、前記第３の導電膜よりも厚
いことが好ましい。第３の導電膜は第１のエッチングによりエッチングするため薄い方が
よいが、第１の導電膜を厚くすると第１のエッチング工程において、第１の導電膜の下に
接して設けられている層が露出されにくいからである。また、第１の導電膜を厚くすると
配線抵抗が低減されるからである。
前記構成の本発明の一態様において、前記第２の導電膜を厚く形成する場合、前記第２
の導電膜を形成する導電性材料は、前記第１の導電膜及び前記第３の導電膜を形成する導
電性材料よりも導電率が高いことが好ましい。配線抵抗が低減されるからである。
前記構成の本発明の一態様において、例えば、前記第１の導電膜及び前記第３の導電膜
はチタン膜であり、前記第２の導電膜はアルミニウム膜であればよい。
前記構成の本発明の一態様において、例えば、前記半導体層は酸化物半導体層であれば
よい。
前記構成の本発明の一態様において、例えば、前記酸化物半導体層がＩＧＺＯの材料で
形成されていればよい。
本発明の一態様によれば、「第１の膜の下に接して設けられている層」が薄くなること
を防止することができる。従って、「第１の膜の下に接して設けられている層」が半導体
層である場合には、半導体層の厚さの減少を防止することができる。そのため、半導体層
のオン電流を十分に大きくし、オフ電流を十分に小さくすることができる。更には、エッ
チングに起因する基板面内における半導体層の厚さのばらつきを防ぎ、特性のばらつきを
抑制することができる。
本発明の一態様によれば、ＧＢＴ試験における特性シフトが小さい半導体装置を得るこ
とができる。
実施の形態１の半導体装置の作製方法を説明する図。 実施の形態１の半導体装置の作製方法を説明する図。 実施の形態１の半導体装置の作製方法を説明する図。 実施の形態２の半導体装置の作製方法を説明する図。 実施の形態２の半導体装置の作製方法を説明する図。 実施の形態３の電子機器を説明する図。 実施例１で説明するＳＴＥＭ像。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面
を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通し
て用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さな
いことがある。また、便宜上、絶縁層は上面図には表さないことがある。
なお、以下の説明において、第１、第２などの序数は、説明の便宜上付したものであり
、その数を限定するものではない。
（実施の形態１）
本実施の形態は、本発明の一態様である半導体装置及びその作製方法について説明する
。なお、半導体装置の一例として、トランジスタを例示して説明する。
図１乃至図３を参照して説明する本実施の形態のトランジスタの作製方法は、第１の配
線層１０２を形成し、第１の配線層１０２を覆って第１の絶縁層１０４を形成し、第１の
絶縁層１０４上に半導体層１０６を形成し、半導体層１０６上に第１の導電膜１０７Ａ、
第２の導電膜１０７Ｂ及び第３の導電膜１０７Ｃをこの順に積層して積層導電膜１０７を
形成し、積層導電膜１０７に少なくとも２段階のエッチングを行って、３層の積層構造か
らなる第２の配線層１０８を離間させて形成し、前記２段階のエッチングが、少なくとも
第１の導電膜１０７Ａを露出させるまで行う第１のエッチング工程と、第１の導電膜１０
７Ａに対するエッチングレートが前記第１のエッチング工程よりも高く、半導体層１０６
に対するエッチングレートが前記第１のエッチング工程よりも低い条件により行う第２の
エッチング工程と、を有することを特徴とする。
まず、基板１００上に第１の配線層１０２を位置選択的に形成し、第１の配線層１０２
を覆って第１の絶縁層１０４を形成し、第１の絶縁層１０４上に半導体層１０６を位置選
択的に形成する（図１（Ａ））。
基板１００としては、絶縁性表面を有するものを用いればよい。基板１００としては、
例えば、ガラス基板、石英基板、表面に絶縁層が設けられた半導体基板、または表面に絶
縁層が設けられたステンレス基板などを用いればよい。
第１の配線層１０２は、少なくともトランジスタのゲートを構成する。第１の配線層１
０２は、導電性材料により形成すればよく、第１の配線層１０２となる導電性材料膜を形
成し、これをフォトリソグラフィ法により加工すればよい。
第１の絶縁層１０４は、少なくともトランジスタのゲート絶縁層を構成する。第１の絶
縁層１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなど
により形成すればよいが、半導体層１０６が酸化物半導体層である場合にはスパッタリン
グ法により形成することが好ましい。半導体層１０６に接する第１の絶縁層１０４からは
、水分及び水素を極力除去しておくことが好ましいからである。なお、第１の絶縁層１０
４は単層であってもよいし、複数の層が積層されて設けられていてもよい。
第１の絶縁層１０４は、酸化ガリウム、酸化アルミニウム、またはその他の酸素過剰な
酸化物により形成してもよい。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いも
のをいう。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いも
のをいう。
半導体層１０６は、ここでは酸化物半導体により形成する。半導体層１０６は、半導体
膜を形成し、これをフォトリソグラフィ法により加工すればよい。半導体層１０６を形成
する酸化物半導体としては、不純物が除去され、酸化物半導体の主成分以外のキャリア供
与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型）化または
実質的に真性（Ｉ型）化された酸化物半導体を用いる。
高純度化された酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）、キャリ
ア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ま
しくは１×１０１１／ｃｍ３未満である。
半導体層１０６を形成する酸化物半導体層中にはキャリアが極めて少ないため、トラン
ジスタのオフ電流を小さくすることができる。オフ電流は小さければ小さいほど好ましい
。
このような高純度化された酸化物半導体は界面準位及び界面電荷に対して極めて敏感で
あるため、第１の絶縁層１０４と半導体層１０６の界面の状態（界面準位、界面電荷など
）を適切なものとなるよう調整することは重要である。そのため高純度化された酸化物半
導体に接する第１の絶縁層１０４は、高品質であることが好ましい。ここで、「第１の絶
縁層１０４が高品質である」ことは、第１の絶縁層１０４の表面もしくは内部に含まれる
欠陥が少なく、電荷をトラップする欠陥準位や界面準位が少なく、固定電荷が発生しづら
いことなどを意味する。
第１の絶縁層１０４は、例えば、マイクロ波（例えば周波数２．４５ＧＨｚ）を用いた
高密度プラズマＣＶＤ法により形成されることで、第１の絶縁層１０４を緻密にすること
ができ、絶縁耐圧を高くすることができるため好ましい。高純度化された酸化物半導体層
と高品質なゲート絶縁層が密接して形成されると、界面準位を低減し、界面特性を良好な
ものとすることができるからである。
もちろん、第１の絶縁層１０４として高品質な絶縁層を形成できるものであれば、スパ
ッタリング法やプラズマＣＶＤ法などの他の成膜方法を適用してもよい。
半導体層１０６を形成する酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ
、Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば四
元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体や、三元系金属酸化物であ
るＩｎ−Ｇａ−Ｚｎ系酸化物半導体（ＩＧＺＯとも呼ぶ）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半
導体、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体、Ａｌ−Ｇａ
−Ｚｎ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｉｎ−Ｈｆ−Ｚｎ系酸化物半
導体、Ｉｎ−Ｌａ−Ｚｎ系酸化物半導体、Ｉｎ−Ｃｅ−Ｚｎ系酸化物半導体、Ｉｎ−Ｐｒ
−Ｚｎ系酸化物半導体、Ｉｎ−Ｎｄ−Ｚｎ系酸化物半導体、Ｉｎ−Ｐｍ−Ｚｎ系酸化物半
導体、Ｉｎ−Ｓｍ−Ｚｎ系酸化物半導体、Ｉｎ−Ｅｕ−Ｚｎ系酸化物半導体、Ｉｎ−Ｇｄ
−Ｚｎ系酸化物半導体、Ｉｎ−Ｔｂ−Ｚｎ系酸化物半導体、Ｉｎ−Ｄｙ−Ｚｎ系酸化物半
導体、Ｉｎ−Ｈｏ−Ｚｎ系酸化物半導体、Ｉｎ−Ｅｒ−Ｚｎ系酸化物半導体、Ｉｎ−Ｔｍ
−Ｚｎ系酸化物半導体、Ｉｎ−Ｙｂ−Ｚｎ系酸化物半導体、Ｉｎ−Ｌｕ−Ｚｎ系酸化物半
導体や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物半導体、Ｓｎ−Ｚｎ系酸化物半導体
、Ａｌ−Ｚｎ系酸化物半導体、Ｚｎ−Ｍｇ系酸化物半導体、Ｓｎ−Ｍｇ系酸化物半導体、
Ｉｎ−Ｍｇ系酸化物半導体や、一元系金属酸化物である酸化インジウム、酸化スズ、酸化
亜鉛などを用いることができる。また、前記酸化物半導体がＳｉＯ２を含んでいてもよい
。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体は、Ｉｎ、ＧａまたはＺｎを有する
酸化物半導体という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以
外の元素を含んでいてもよい。
半導体層１０６を形成する酸化物半導体には、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０
）で表記されるものを用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏか
ら選ばれた一または複数の金属元素を表す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ
及びＭｎ、またはＧａ及びＣｏなどが挙げられる。または、前記酸化物半導体はＳｉＯ２
を含んでいてもよい。
また、半導体層１０６を形成する酸化物半導体膜をスパッタリング法で形成するために
は、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比
］のターゲットを用いればよい。また、このターゲットの材料及び組成に限定されず、例
えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］のターゲットを用い
てもよい。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜とは、インジウム
（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜という意味であり、その組
成比は特に問わない。
ここでは、半導体層１０６を形成する酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ系酸化物タ
ーゲットを用いてスパッタリング法により形成される。また、半導体層１０６は、希ガス
（例えばＡｒ）雰囲気下、酸素ガス雰囲気下、または希ガスと酸素ガスの混合雰囲気下に
おいてスパッタリング法により形成することができる。
また、ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９
％以下である。このように、充填率の高いターゲットを用いることにより、成膜される酸
化物半導体膜を緻密な膜とすることができる。
次に、半導体層１０６に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、第１の加熱
処理として、窒素ガス雰囲気下４５０℃において１時間の加熱処理を行う。なお、第１の
加熱処理は酸化物半導体層の形成後であればよく、このタイミングに限定されない。更に
は、第１の加熱処理を行う雰囲気は、窒素ガス雰囲気に限定されず、酸素ガスと窒素ガス
の混合ガス雰囲気でもよいし、酸素ガス雰囲気でもよいし、水分が十分に除去された空気
（Ｄｒｙ Ａｉｒ）でもよい。第１の加熱処理後は、大気曝露を避けるなどして、酸化物
半導体層への水や水素の再混入を防ぐことが好ましい。
なお、半導体層１０６を形成する前に予備加熱を行うことで、予め第１の絶縁層１０４
に対して脱水化または脱水素化を行っておいてもよい。
なお、半導体層１０６を形成する半導体膜を形成する前には、成膜室内の残留水分と水
素を十分に除去することが好ましい。従って、半導体層１０６を形成する半導体膜の形成
前に、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプ）を用いて排気を行うことが好ましい。
次に、第１の絶縁層１０４及び半導体層１０６を覆って積層導電膜１０７を形成する（
図１（Ｂ））。
積層導電膜１０７は、基板１００側から順に第１の導電膜１０７Ａ、第２の導電膜１０
７Ｂ及び第３の導電膜１０７Ｃにより構成されている。第１の導電膜１０７Ａ、第２の導
電膜１０７Ｂ及び第３の導電膜１０７Ｃは、導電性材料により形成すればよい。第１の導
電膜１０７Ａ及び第３の導電膜１０７Ｃを形成する導電性材料としては、例えば、Ｔｉ、
Ｗ、Ｍｏ若しくはＴａまたはこれらの窒化物が挙げられる。第２の導電膜１０７Ｂを形成
する導電性材料としては、例えば、Ａｌが挙げられる。
次に、積層導電膜１０７上にレジストマスク１０９を位置選択的に形成する（図１（Ｃ
））。レジストマスク１０９は、フォトリソグラフィ法により形成すればよい。
次に、レジストマスク１０９を用いて積層導電膜１０７に対してエッチングを行って、
第２の配線層１０８を形成する。第２の配線層１０８は、少なくともトランジスタのソー
ス及びドレインを構成する。第２の配線層１０８を形成するエッチング工程は、２段階の
エッチングにより行う。ここで、第２の配線層１０８を形成する第１及び第２のエッチン
グ工程について、図１（Ｃ）の点線枠内に注目し、図２（Ａ）乃至（Ｄ）を参照して説明
する。
まず、レジストマスク１０９（図２（Ａ））を用いて、少なくとも第１の導電膜１０７
Ａが露出するまで積層導電膜１０７をエッチングする（第１のエッチング工程）。ここで
、第１の導電膜１０７Ａは、エッチングされて第１の導電膜１０７Ｄとなる。第１の導電
膜１０７Ｄは、第１の絶縁層１０４及び半導体層１０６上の全面に存在し、第１の絶縁層
１０４及び半導体層１０６を露出させない限り、第１の導電膜１０７Ａがエッチングされ
る深さは特に限定されない（図２（Ｂ））。なお、レジストマスク１０９と重畳していな
い部分の第２の導電膜１０７Ｂは、エッチングされて第２の導電膜１０７Ｅとなる。そし
て、レジストマスク１０９と重畳していない部分の第３の導電膜１０７Ｃは、エッチング
されて第３の導電膜１０７Ｆとなる。
なお、第１のエッチング工程は、主成分として塩素を多く含む（フッ素よりも塩素が多
い）ガス雰囲気中で行えばよい。ここで、塩素を多く含むガスとしては、例えば、ＣＣｌ
４ガス、ＳｉＣｌ４ガス、ＢＣｌ３ガス及びＣｌ２ガスが挙げられる。特に好ましくはＢ
Ｃｌ３ガスとＣｌ２ガスの混合ガスを用いる。
次に、第１の絶縁層１０４及び半導体層１０６が露出するまで第１の導電膜１０７Ｄを
エッチングして第２の配線層の第１の層１０８Ａを形成する（第２のエッチング工程）。
ここで、第３の導電膜１０７Ｆは、レジストマスクが後退してエッチングされ、第２の配
線層の第３の層１０８Ｃとなる。なお、第２のエッチング工程では、少なくとも第１の絶
縁層１０４及び半導体層１０６が露出され、露出した半導体層１０６がエッチングにより
消失しなければよい（図２（Ｃ））。
なお、第２のエッチング工程は、主成分としてフッ素を多く含む（塩素よりもフッ素が
多い）ガス雰囲気中で行えばよい。ここで、フッ素を多く含むガスとしては、例えば、Ｃ
Ｆ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＢｒＦ３ガス、ＣＦ３ＳＯ３Ｈガス、及びＣ３Ｆ
８ガスが挙げられる。特に好ましくはＳＦ６ガスを用いる。
このように、主成分としてフッ素を多く含むガス（特にＳＦ６ガス）は、レジストマス
クに対するエッチングレートが高く、レジストマスクを縮小（後退）させることが知られ
ている。従って、第２のエッチングによりレジストマスク１０９は縮小し、レジストマス
ク１０９Ｃとなる。また、レジストマスク１０９が縮小することで、レジストマスク１０
９Ｃと重畳しない部分の第３の導電膜１０７Ｆもエッチングされる。ただし、第２の導電
膜１０７Ｅが例えばＡｌを主成分とする材料により形成されている場合には、第２の導電
膜１０７Ｅはエッチングされない。
ただし、本発明はこれに限定されず、レジストマスク１０９Ｃと重畳しない部分の第２
の導電膜１０７Ｅがエッチングされていてもよい。
最後に、レジストマスク１０９Ｃを剥離する（図２（Ｄ））。第２の導電膜１０７Ｅの
主成分がアルミニウムであるときには、第２の導電膜１０７Ｅの側壁には第２のエッチン
グによりアルミニウムを含む生成物が付着している。この状態でレジストマスク１０９Ｃ
をレジスト剥離液により剥離すると、第２の導電膜１０７Ｅの側壁が少し削れ、第２の配
線層の第２の層１０８Ｂが形成される。ここで、レジスト剥離液としてはアルミニウムを
腐食させる薬液を用いればよく、例えば、ナガセケムテックス株式会社製「ナガセレジス
トストリップＮ−３００」を用いればよい。なお、ナガセケムテックス株式会社製「ナガ
セレジストストリップＮ−３００」は、２−アミノエタノールを３０重量％、グリコール
エーテルを７０重量％含む。
以上説明したように、積層導電膜１０７をエッチングして第２の配線層１０８を形成す
ることで、チャネル形成領域となる部分の半導体層１０６の厚さを保ちつつ、第２の配線
層１０８を離間させることができる。このようなエッチング方法を採用して第２の配線層
１０８を形成することで、基板１００が大面積基板であっても、基板面内におけるチャネ
ル形成領域となる部分の半導体層１０６の厚さのばらつきを小さいものとすることができ
る。
更には、このように形成した第２の配線層１０８では、第２の配線層の第１の層１０８
Ａの側壁と第２の配線層の第２の層１０８Ｂの側壁と第２の配線層の第３の層１０８Ｃの
側壁が同一平面上に存在せず、第２の配線層１０８は、側壁の形状が３段の階段状になる
。
以上説明したように、本実施の形態のトランジスタが完成する（図３（Ａ））。
なお、図３（Ａ）に示すトランジスタは、基板１００上に設けられており、第１の配線
層１０２と、第１の配線層１０２を覆って設けられた第１の絶縁層１０４と、第１の絶縁
層１０４上に設けられた半導体層１０６と、半導体層１０６を覆って設けられた第２の配
線層１０８と、を有し、第２の配線層１０８と重畳していない部分の半導体層１０６の厚
さ（第１の厚さとする。）と、第２の配線層１０８と重畳している部分の半導体層１０６
の厚さ（第２の厚さとする。）の差はほとんどない。
更には、図３（Ａ）に示すトランジスタにおいて、半導体層１０６の厚さは厚く保つこ
とが可能であるため、トランジスタのオン電流は十分に大きくすることができ、オフ電流
は十分に小さいものとすることができる。更には、基板１００が大面積の基板であっても
、エッチングに起因する基板面内における半導体層の厚さのばらつきがほとんどないため
、特性のばらつきも小さいトランジスタを得ることができる。
半導体層１０６の厚さは、第１の絶縁層１０４の厚さとの関係で決定すればよい。第１
の絶縁層１０４の厚さが１００ｎｍの場合には、半導体層１０６の厚さは概ね１５ｎｍ以
上とすればよい。なお、半導体層１０６の厚さを２５ｎｍ以上とすると、トランジスタの
信頼性が向上する。半導体層１０６の厚さは、３０ｎｍ以上４０ｎｍ以下とすることが好
ましい。
ところで、図３（Ａ）に示すトランジスタには、更に第２の絶縁層１１０が形成される
ことが好ましい（図３（Ｂ））。
第２の絶縁層１１０は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形
成すればよいが、スパッタリング法により形成することが好ましい。水分及び水素の再混
入を防ぐことができるからである。特に、半導体層１０６と接する部分の第２の絶縁層１
１０を酸化シリコンにより形成することが好ましい。または、第２の絶縁層１１０が、複
数の層が積層された構造である場合には、少なくとも、半導体層１０６に接する層を酸化
シリコンにより形成し、酸化シリコン層上に有機樹脂層などを形成してもよい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素ガ
ス雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理では、酸化物半
導体層の一部（チャネル形成領域）が第２の絶縁層１１０と接した状態で加熱される。な
お、第２の加熱処理は第２の絶縁層１１０の形成後であればよく、このタイミングに限定
されない。
そして、更には、半導体層１０６のチャネル形成領域と重畳して第２の絶縁層１１０上
に第３の配線層１１２が位置選択的に形成されることが好ましい（図３（Ｃ））。第３の
配線層１１２はバックゲートとして機能するため、導電性材料により形成すればよい。第
３の配線層１１２は電気的に独立した配線としてもよく、第３の配線層１１２は第１の配
線層１０２と電気的に接続されていてもよいし、または、フローティングにしてもよい。
第３の配線層１１２は、第１の配線層１０２と同様の方法及び同様の材料により形成する
ことができるが、これに限定されない。
第３の配線層１１２が、電気的に独立した配線である場合には、第１の配線層１０２の
電位に依存しないバックゲートとして機能させることができる。このとき、バックゲート
によりしきい値電圧の制御が可能となる。
第３の配線層１１２が、第１の配線層１０２と電気的に接続されている場合には、第１
の配線層１０２と同電位、または、第１の配線層１０２の電位に応じた電位とすることが
できる。第３の配線層１１２を第１の配線層１０２の電位に応じた電位とする場合には、
第１の配線層１０２により形成されるゲートと第３の配線層１１２により形成されるバッ
クゲートの間に抵抗素子が設けられていればよい。このとき、トランジスタがオンしてい
るときの単位面積あたりの電流を大きくすることができる。
第３の配線層１１２がフローティングである場合には、第３の配線層１１２をバックゲ
ートとして機能させることはできないが、半導体層１０６の更なる保護層として機能させ
ることが可能である。
なお、高純度化された酸化物半導体層である半導体層１０６を適用したトランジスタは
、オフ状態における電流値（オフ電流値）を、１０ｚＡ／μｍ未満（チャネル幅１μｍ当
たり１０ｚＡ未満）、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができ
る。すなわち、測定限界近傍または測定限界近傍以下までオフ電流を下げることができる
。
（実施の形態２）
本発明は、実施の形態１に示した形態に限定されない。例えば、本発明の一態様である
半導体装置としてのトランジスタは、ＴＧＴＣ構造であってもよい。
図４及び図５を参照して説明する本実施の形態のトランジスタの作製方法は、半導体層
２０６を形成し、半導体層２０６上に第１の導電膜２０７Ａ、第２の導電膜２０７Ｂ及び
第３の導電膜２０７Ｃをこの順に積層して積層導電膜２０７を形成し、積層導電膜２０７
に少なくとも２段階のエッチングを行って、３層の積層構造からなる第１の配線層２０８
を離間させて形成し、第１の配線層２０８及び半導体層２０６を覆って絶縁層２１０を形
成し、絶縁層２１０上に半導体層２０６と重畳して第２の配線層２１２を形成し、前記２
段階のエッチングが、少なくとも第１の導電膜２０７Ａを露出させるまで行う第１のエッ
チング工程と、前記第１の導電膜２０７Ａに対するエッチングレートが前記第１のエッチ
ング工程よりも高く、半導体層２０６に対するエッチングレートが前記第１のエッチング
工程よりも低い条件により行う第２のエッチング工程と、を有することを特徴とする。
まず、基板２００上に好ましくは下地絶縁層２０４を形成し、基板２００上または下地
絶縁層２０４上に半導体層２０６を位置選択的に形成する（図４（Ａ））。
基板２００は、実施の形態１の基板１００と同様のものを用いればよい。
下地絶縁層２０４は、実施の形態１の第１の絶縁層１０４などと同様の方法及び同様の
材料により形成することができる。
半導体層２０６は、実施の形態１の半導体層１０６と同様の方法及び同様の材料により
形成することができる。
次に、下地絶縁層２０４及び半導体層２０６上に積層導電膜２０７を形成し、積層導電
膜２０７上にレジストマスク２０９を位置選択的に形成する（図４（Ａ））。
積層導電膜２０７は、実施の形態１の積層導電膜１０７と同様の方法及び同様の材料に
より形成することができる。
レジストマスク２０９は、実施の形態１のレジストマスク１０９と同様にフォトリソグ
ラフィ法により形成することができる。
次に、レジストマスク２０９を用いて積層導電膜２０７に対してエッチングを行って、
第１の配線層２０８を形成する。第１の配線層２０８は、少なくともトランジスタのソー
ス及びドレインを構成する。第１の配線層２０８を形成するエッチング工程は、２段階の
エッチングにより行う。ここで、第１の配線層２０８を形成する第１及び第２のエッチン
グ工程について、図４（Ａ）の点線枠内に注目し、図５（Ａ）乃至（Ｄ）を参照して説明
する。
まず、レジストマスク２０９（図５（Ａ））を用いて、少なくとも第１の導電膜２０７
Ａが露出するまで積層導電膜２０７をエッチングする（第１のエッチング工程）。ここで
、第１の導電膜２０７Ａは、エッチングされて第１の導電膜２０７Ｄとなる。第１の導電
膜２０７Ｄは、下地絶縁層２０４上及び半導体層２０６上の全面に存在し、下地絶縁層２
０４及び半導体層２０６を露出させない限り、第１の導電膜２０７Ａがエッチングされる
深さは特に限定されない（図５（Ｂ））。なお、レジストマスク２０９と重畳していない
部分の第２の導電膜２０７Ｂは、エッチングされて第２の導電膜２０７Ｅとなる。そして
、レジストマスク２０９と重畳していない部分の第３の導電膜２０７Ｃは、エッチングさ
れて第３の導電膜２０７Ｆとなる。
なお、第１のエッチング工程は、主成分として塩素を多く含む（フッ素よりも塩素が多
い）ガス雰囲気中で行えばよい。ここで、塩素を多く含むガスとしては、例えば、ＣＣｌ
４ガス、ＳｉＣｌ４ガス、ＢＣｌ３ガス及びＣｌ２ガスが挙げられる。特に好ましくはＢ
Ｃｌ３ガスとＣｌ２ガスの混合ガスを用いる。
次に、下地絶縁層２０４及び半導体層２０６が露出するまで第１の導電膜２０７Ｄをエ
ッチングして第１の配線層の第１の層２０８Ａを形成する（第２のエッチング工程）。こ
こで、第３の導電膜２０７Ｆは、レジストマスクが後退してエッチングされ、第１の配線
層の第３の層２０８Ｃとなる。なお、第２のエッチング工程では、少なくとも下地絶縁層
２０４及び半導体層２０６が露出され、露出した半導体層２０６がエッチングにより消失
しなければよい（図５（Ｃ））。
なお、第２のエッチング工程は、主成分としてフッ素を多く含む（塩素よりもフッ素が
多い）ガス雰囲気中で行えばよい。ここで、フッ素を多く含むガスとしては、例えば、Ｃ
Ｆ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＢｒＦ３ガス、ＣＦ３ＳＯ３Ｈガス、及びＣ３Ｆ
８ガスが挙げられる。特に好ましくは、ＳＦ６ガスを用いる。
このように、主成分としてフッ素を多く含むガス（特にＳＦ６ガス）は、レジストマス
クに対するエッチングレートが高く、レジストマスクを縮小（後退）させることが知られ
ている。従って、第２のエッチングによりレジストマスク２０９は縮小し、レジストマス
ク２０９Ｃとなる。また、レジストマスク２０９が縮小することで、レジストマスク２０
９Ｃと重畳しない部分の第３の導電膜２０７Ｆもエッチングされる。ただし、第２の導電
膜２０７Ｅが例えばＡｌを主成分とする材料により形成されている場合には、第２の導電
膜２０７Ｅはエッチングされない。
ただし、本発明はこれに限定されず、レジストマスク２０９Ｃと重畳しない部分の第２
の導電膜２０７Ｅがエッチングされていてもよい。
最後に、レジストマスク２０９Ｃを剥離する（図５（Ｄ））。第２の導電膜２０７Ｅの
主成分がアルミニウムであるときには、第２の導電膜２０７Ｅの側壁には第２のエッチン
グによりアルミニウムを含む生成物が付着している。この状態でレジストマスク２０９Ｃ
をレジスト剥離液により剥離すると、第２の導電膜２０７Ｅの側壁が少し削れ、第１の配
線層の第２の層２０８Ｂが形成される。ここで、レジスト剥離液としてはアルミニウムを
腐食させる薬液を用いればよく、例えば、ナガセケムテックス株式会社製「ナガセレジス
トストリップＮ−３００」を用いればよい。
以上説明したように、積層導電膜２０７をエッチングして第１の配線層２０８を形成す
ることで、チャネル形成領域となる部分の半導体層２０６の厚さを保ちつつ、チャネル形
成領域となる部分で第１の配線層２０８を離間させることができる。このようなエッチン
グ方法を採用して第１の配線層２０８を形成することで、基板２００が大面積基板であっ
ても、基板面内におけるチャネル形成領域となる部分の半導体層２０６の厚さのばらつき
をなくすことができる。
更には、このように形成した第１の配線層２０８では、第１の配線層の第１の層２０８
Ａの側壁と第１の配線層の第２の層２０８Ｂの側壁と第１の配線層の第３の層２０８Ｃの
側壁が同一平面上に存在せず、第１の配線層２０８は、側壁の形状が３段の階段状になる
（図４（Ｂ））。
次に、第１の配線層２０８、半導体層２０６及び下地絶縁層２０４上に絶縁層２１０を
形成する（図４（Ｃ））。絶縁層２１０は、少なくともトランジスタのゲート絶縁層を構
成する。
絶縁層２１０は、実施の形態１の第１の絶縁層１０４と同様の方法及び同様の材料によ
り形成することができる。従って、絶縁層２１０は、酸化ガリウム、酸化アルミニウム、
またはその他の酸素過剰な酸化物により形成してもよい。
次に、絶縁層２１０上に、少なくとも半導体層２０６と重畳して第２の配線層２１２を
位置選択的に形成する（図４（Ｃ））。第２の配線層２１２は、少なくともトランジスタ
のゲートを構成する。このように、本実施の形態のトランジスタが完成する（図４（Ｃ）
）。
図４（Ｃ）に示すトランジスタは、半導体層２０６と、半導体層２０６上に離間して設
けられた第１の配線層２０８と、第１の配線層２０８を覆って設けられた絶縁層２１０と
、絶縁層２１０上に設けられた第２の配線層２１２と、を有し、第１の配線層２０８と重
畳していない部分の半導体層２０６の厚さ（第１の厚さとする。）と、第１の配線層２０
８と重畳している部分の半導体層２０６の厚さ（第２の厚さとする。）の差はほとんどな
い。
更には、図４（Ｃ）に示すトランジスタにおいて、半導体層２０６の厚さは厚く保つこ
とが可能であるため、トランジスタのオン電流は十分に大きくすることができ、オフ電流
は十分に小さいものとすることができる。更には、基板２００が大面積の基板であっても
、エッチングに起因する基板面内における半導体層の厚さのばらつきがほとんどないため
、特性のばらつきも小さいトランジスタを得ることができる。
半導体層２０６の厚さは、絶縁層２１０の厚さとの関係で決定すればよい。絶縁層２１
０の厚さが１００ｎｍの場合には、半導体層２０６の厚さは概ね１５ｎｍ以上とすればよ
い。なお、半導体層２０６の厚さを２５ｎｍ以上とすると、トランジスタの信頼性が向上
する。半導体層２０６の厚さは、２５ｎｍ以上５０ｎｍ以下とすることが好ましい。
本実施の形態にて説明したように、半導体層の厚さを調整してＴＧＴＣ構造のトランジ
スタを作製することができる。
なお、図示していないが、半導体層２０６と重畳して、下地絶縁層２０４と基板２００
の間にバックゲートが設けられていてもよい。バックゲートが設けられていると、実施の
形態１における第３の配線層１１２が設けられている場合と同様の効果を享受する。
なお、本実施の形態においても、酸化物半導体層は高純度化されている。高純度化され
た酸化物半導体層である半導体層２０６を適用したトランジスタは、オフ状態における電
流値（オフ電流値）を、１０ｚＡ／μｍ未満（チャネル幅１μｍ当たり１０ｚＡ未満）、
８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができる。すなわち、測定限
界近傍または測定限界近傍以下までオフ電流を下げることができる。
ただし、本発明は、実施の形態１及び実施の形態２に示した形態に限定されず、本発明
の趣旨から逸脱しない範囲で異なる形態であってもよく、例えばＢＧＢＣ構造であっても
よいし、ＴＧＢＣ構造であってもよい。
（実施の形態３）
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機
器には、実施の形態１及び実施の形態２で説明したトランジスタの少なくとも一つを搭載
させる。本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機（携
帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども
含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テ
レビ、またはテレビジョン受信機ともいう）などが挙げられる。例えば、このような電子
機器の表示部を構成する画素トランジスタに実施の形態１及び実施の形態２で説明したト
ランジスタを適用すればよい。
図６（Ａ）は、ノート型のパーソナルコンピュータであり、筐体３０１、筐体３０２、
表示部３０３、キーボード３０４などによって構成されている。筐体３０１と筐体３０２
内には、実施の形態１及び実施の形態２で説明したトランジスタが設けられている。図６
（Ａ）に示すノート型のパーソナルコンピュータに実施の形態１及び実施の形態２で説明
したトランジスタを搭載することで、表示部の表示むらを低減し、信頼性を向上させるこ
とができる。
図６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には、表示部３１３、外部
インターフェイス３１５、操作ボタン３１４などが設けられている。更には、携帯情報端
末を操作するスタイラス３１２などを備えている。本体３１１内には、実施の形態１及び
実施の形態２で説明したトランジスタが設けられている。図６（Ｂ）に示すＰＤＡに実施
の形態１及び実施の形態２で説明したトランジスタを搭載することで、表示部の表示むら
を低減し、信頼性を向上させることができる。
図６（Ｃ）は、電子ペーパーを実装した電子書籍３２０であり、筐体３２１と筐体３２
３の２つの筐体で構成されている。筐体３２１及び筐体３２３には、それぞれ表示部３２
５及び表示部３２７が設けられている。筐体３２１と筐体３２３は、軸部３３７により接
続されており、軸部３３７を軸として開閉動作を行うことができる。そして、筐体３２１
は、電源３３１、操作キー３３３、スピーカー３３５などを備えている。筐体３２１及び
筐体３２３の少なくともいずれかには、実施の形態１及び実施の形態２で説明したトラン
ジスタが設けられている。図６（Ｃ）に示す電子書籍に実施の形態１及び実施の形態２で
説明したトランジスタを搭載することで、表示部の表示むらを低減し、信頼性を向上させ
ることができる。
図６（Ｄ）は、携帯電話機であり、筐体３４０と筐体３４１の２つの筐体で構成されて
いる。さらに、筐体３４０と筐体３４１は、スライドし、図６（Ｄ）のように展開してい
る状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そし
て、筐体３４１は、表示パネル３４２、スピーカー３４３、マイクロフォン３４４、ポイ
ンティングデバイス３４６、カメラ用レンズ３４７、外部接続端子３４８などを備えてい
る。そして、筐体３４０は、携帯電話機の充電を行う太陽電池セル３４９、外部メモリス
ロット３５０などを備えている。なお、アンテナは、筐体３４１に内蔵されている。筐体
３４０と筐体３４１の少なくともいずれかには、実施の形態１及び実施の形態２で説明し
たトランジスタが設けられている。図６（Ｄ）に示す携帯電話機に実施の形態１及び実施
の形態２で説明したトランジスタを搭載することで、表示部の表示むらを低減し、信頼性
を向上させることができる。
図６（Ｅ）は、デジタルカメラであり、本体３６１、表示部３６７、接眼部３６３、操
作スイッチ３６４、表示部３６５、バッテリー３６６などによって構成されている。本体
３６１内には、実施の形態１及び実施の形態２で説明したトランジスタが設けられている
。図６（Ｅ）に示すデジタルカメラに実施の形態１及び実施の形態２で説明したトランジ
スタを搭載することで、表示部の表示むらを低減し、信頼性を向上させることができる。
図６（Ｆ）は、テレビジョン装置３７０であり、筐体３７１、表示部３７３、スタンド
３７５などで構成されている。テレビジョン装置３７０の操作は、筐体３７１が備えるス
イッチや、リモコン操作機３８０により行うことができる。筐体３７１及びリモコン操作
機３８０には、実施の形態１及び実施の形態２で説明したトランジスタが搭載されている
。図６（Ｆ）に示すテレビジョン装置に実施の形態１及び実施の形態２で説明したトラン
ジスタを搭載することで、表示部の表示むらを低減し、信頼性を向上させることができる
。
本実施例では、実施の形態１のトランジスタ、すなわち、図３（Ａ）に示すトランジス
タを実際に作製し、このトランジスタの断面形状のＳＴＥＭ像を図７（Ａ）及び図７（Ｂ
）に示す。
基板１００としては、ガラス基板を用いた。なお、基板１００と第１の配線層１０２の
間には、酸化窒化シリコンにより下地絶縁層を形成した。
第１の配線層１０２は、タングステンにより形成した。厚さは１５０ｎｍとした。
第１の絶縁層１０４は、酸化窒化シリコンにより形成した。厚さは１００ｎｍとした。
半導体層１０６は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体により形成した。厚さは５０ｎｍ
とした。
第２の配線層の第１の層１０８Ａは、Ｔｉにより形成し、厚さは１００ｎｍとした。第
２の配線層の第２の層１０８Ｂは、Ａｌにより形成し、厚さは２００ｎｍとした。第２の
配線層の第３の層１０８Ｃは、Ｔｉにより形成し、厚さは５０ｎｍとした。
第２の絶縁層１１０は、酸化シリコンにより形成し、厚さは３００ｎｍとした。
ここで、２種類のサンプルを準備して比較した。
第１のサンプルでは、積層導電膜１０７を加工して第２の配線層１０８を形成するエッ
チングをＢＣｌ３ガスとＣｌ２ガスの混合ガスのみで行った。
第２のサンプルでは、積層導電膜１０７を加工して第２の配線層１０８を形成するエッ
チングを２段階で行い、第１のエッチング工程はＢＣｌ３ガスとＣｌ２ガスの混合ガスで
行い、第２のエッチング工程はＳＦ６ガスのみで行った。
図７（Ａ）は、第１のサンプルにおける第２の配線層１０８の側面の断面ＳＴＥＭ像を
示す。図７（Ｂ）は、第２のサンプルにおける第２の配線層１０８の側面の断面ＳＴＥＭ
像を示す。
図７（Ａ）及び図７（Ｂ）からわかるように、第１のサンプルの半導体層１０６はエッ
チングされているが、第２のサンプルの半導体層１０６はほとんどエッチングされていな
い。すなわち、本発明の一態様である２段階のエッチング方法を用いることにより、エッ
チングされる膜の下に接して設けられている層が従来では深くエッチングされていたのに
対し、エッチングされる膜の下に接して設けられている層がエッチングされることを防止
することができた。
１００ 基板
１０２ 第１の配線層
１０４ 第１の絶縁層
１０６ 半導体層
１０７ 積層導電膜
１０７Ａ 第１の導電膜
１０７Ｂ 第２の導電膜
１０７Ｃ 第３の導電膜
１０７Ｄ 第１の導電膜
１０７Ｅ 第２の導電膜
１０７Ｆ 第３の導電膜
１０８ 第２の配線層
１０８Ａ 第２の配線層の第１の層
１０８Ｂ 第２の配線層の第２の層
１０８Ｃ 第２の配線層の第３の層
１０９ レジストマスク
１０９Ｃ レジストマスク
１１０ 第２の絶縁層
１１２ 第３の配線層
２００ 基板
２０４ 下地絶縁層
２０６ 半導体層
２０７ 積層導電膜
２０７Ａ 第１の導電膜
２０７Ｂ 第２の導電膜
２０７Ｃ 第３の導電膜
２０７Ｄ 第１の導電膜
２０７Ｅ 第２の導電膜
２０７Ｆ 第３の導電膜
２０８ 第１の配線層
２０８Ａ 第１の配線層の第１の層
２０８Ｂ 第１の配線層の第２の層
２０８Ｃ 第１の配線層の第３の層
２０９ レジストマスク
２０９Ｃ レジストマスク
２１０ 絶縁層
２１２ 第２の配線層
３０１ 筐体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２３ 筐体
３２５ 表示部
３２７ 表示部
３３１ 電源
３３３ 操作キー
３３５ スピーカー
３３７ 軸部
３４０ 筐体
３４１ 筐体
３４２ 表示パネル
３４３ スピーカー
３４４ マイクロフォン
３４６ ポインティングデバイス
３４７ カメラ用レンズ
３４８ 外部接続端子
３４９ 太陽電池セル
３５０ 外部メモリスロット
３６１ 本体
３６３ 接眼部
３６４ 操作スイッチ
３６５ 表示部
３６６ バッテリー
３６７ 表示部
３７０ テレビジョン装置
３７１ 筐体
３７３ 表示部
３７５ スタンド
３８０ リモコン操作機

Claims (6)

  1. 基板上の第１の配線層と、
    前記第１の配線層上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有する第２の配線層と、
    前記酸化物半導体層の上面に接する領域と、前記第２の配線層の上面に接する領域を有する第２の絶縁膜と、を有し、
    前記第１の配線層は、前記酸化物半導体層と重なる領域を有し、
    前記第２の配線層は、第１の層と、前記第１の層上の第２の層と、前記第２の層上の第３の層と、を有し、
    前記前記第１の層の端部と、前記第２の層の端部と、前記第３の層の端部と、は、互いに揃っておらず、
    前記第２の層の端部は、前記第１の層上に配置され、
    前記第３の層の端部は、前記第２の層上に配置されていることを特徴とする半導体装置。
  2. 基板上の第１の配線層と、
    前記第１の配線層上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有する第２の配線層と、
    前記酸化物半導体層の上面に接する領域と、前記第２の配線層の上面に接する領域を有する第２の絶縁膜と、
    前記第２の絶縁膜上の第３の配線層と、を有し、
    前記第３の配線層は、前記酸化物半導体層を介して、前記第１の配線層と重なる領域を有し、
    前記第２の配線層は、第１の層と、前記第１の層上の第２の層と、前記第２の層上の第３の層と、を有し、
    前記前記第１の層の端部と、前記第２の層の端部と、前記第３の層の端部と、は、互いに揃っておらず、
    前記第２の層の端部は、前記第１の層上に配置され、
    前記第３の層の端部は、前記第２の層上に配置されていることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第２の層の導電率は、前記第１の層の導電率及び前記第３の層の導電率よりも高いことを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第１の層及び前記第３の層はチタンを有し、
    前記第２の層はアルミニウムを有することを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一において、
    前記第１の絶縁膜及び前記第２の絶縁膜の少なくとも一は、酸化物絶縁膜であることを特徴とする半導体装置。
JP2015201900A 2010-07-16 2015-10-13 半導体装置 Active JP6177853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015201900A JP6177853B2 (ja) 2010-07-16 2015-10-13 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010161374 2010-07-16
JP2010161374 2010-07-16
JP2015201900A JP6177853B2 (ja) 2010-07-16 2015-10-13 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011154661A Division JP5825893B2 (ja) 2010-07-16 2011-07-13 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017136012A Division JP2017212454A (ja) 2010-07-16 2017-07-12 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016036039A true JP2016036039A (ja) 2016-03-17
JP6177853B2 JP6177853B2 (ja) 2017-08-09

Family

ID=45466224

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011154661A Expired - Fee Related JP5825893B2 (ja) 2010-07-16 2011-07-13 半導体装置の作製方法
JP2015201900A Active JP6177853B2 (ja) 2010-07-16 2015-10-13 半導体装置
JP2017136012A Withdrawn JP2017212454A (ja) 2010-07-16 2017-07-12 半導体装置の作製方法
JP2018216257A Withdrawn JP2019024135A (ja) 2010-07-16 2018-11-19 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011154661A Expired - Fee Related JP5825893B2 (ja) 2010-07-16 2011-07-13 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017136012A Withdrawn JP2017212454A (ja) 2010-07-16 2017-07-12 半導体装置の作製方法
JP2018216257A Withdrawn JP2019024135A (ja) 2010-07-16 2018-11-19 半導体装置

Country Status (4)

Country Link
US (4) US8785241B2 (ja)
JP (4) JP5825893B2 (ja)
KR (2) KR101976206B1 (ja)
TW (1) TWI550720B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20230003262A (ko) * 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR102211215B1 (ko) 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102881598B (zh) * 2012-09-17 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
CN116207143A (zh) 2012-11-30 2023-06-02 株式会社半导体能源研究所 半导体装置
US10347769B2 (en) * 2013-03-25 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multi-layer source/drain electrodes
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11411026B2 (en) * 2019-10-31 2022-08-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing array substrate and array substrate
CN115377208A (zh) * 2021-05-20 2022-11-22 合肥京东方显示技术有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板和装置
WO2023237961A1 (ja) * 2022-06-10 2023-12-14 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び半導体装置の作製方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000208773A (ja) * 1999-01-13 2000-07-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2002341373A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2007027735A (ja) * 2005-07-12 2007-02-01 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010123938A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02234126A (ja) * 1989-03-08 1990-09-17 Hitachi Ltd 液晶表示装置の製造方法
JPH02234125A (ja) * 1989-03-08 1990-09-17 Hitachi Ltd 液晶表示装置
JP3130575B2 (ja) * 1991-07-25 2001-01-31 日本電気株式会社 マイクロ波ミリ波送受信モジュール
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4421103B2 (ja) * 2000-12-27 2010-02-24 東京エレクトロン株式会社 エッチング方法
KR100848084B1 (ko) * 2001-03-12 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030203627A1 (en) * 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2381476B1 (en) * 2004-11-11 2017-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of a semiconductor device
KR20060064388A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
EP1742251A1 (en) * 2005-07-05 2007-01-10 STMicroelectronics S.r.l. Process for manufacturing a thin-film transistor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR20070076149A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI469223B (zh) 2007-09-03 2015-01-11 Semiconductor Energy Lab 薄膜電晶體和顯示裝置的製造方法
JP5512078B2 (ja) * 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP2009200355A (ja) * 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
KR100953654B1 (ko) * 2008-06-26 2010-04-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8227278B2 (en) 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP2010113253A (ja) * 2008-11-07 2010-05-20 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI613489B (zh) * 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP5740169B2 (ja) 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2012002104A1 (en) 2010-06-30 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
JP2000208773A (ja) * 1999-01-13 2000-07-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2002341373A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2007027735A (ja) * 2005-07-12 2007-02-01 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010123938A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US9640642B2 (en) 2017-05-02
US9837513B2 (en) 2017-12-05
JP2017212454A (ja) 2017-11-30
KR101976206B1 (ko) 2019-05-07
US20140327007A1 (en) 2014-11-06
US20170229563A1 (en) 2017-08-10
US9379136B2 (en) 2016-06-28
JP5825893B2 (ja) 2015-12-02
US20160300933A1 (en) 2016-10-13
US8785241B2 (en) 2014-07-22
US20120012836A1 (en) 2012-01-19
JP2019024135A (ja) 2019-02-14
KR20190047681A (ko) 2019-05-08
JP2012039102A (ja) 2012-02-23
KR102212301B1 (ko) 2021-02-03
TWI550720B (zh) 2016-09-21
TW201218280A (en) 2012-05-01
KR20120008464A (ko) 2012-01-30
JP6177853B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6177853B2 (ja) 半導体装置
JP5815178B2 (ja) 半導体装置の作製方法
JP6431563B2 (ja) トランジスタの作製方法
US9570628B2 (en) Semiconductor device
KR101991690B1 (ko) 반도체 장치
JP6355374B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170712

R150 Certificate of patent or registration of utility model

Ref document number: 6177853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250