JP2016027590A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016027590A
JP2016027590A JP2014175043A JP2014175043A JP2016027590A JP 2016027590 A JP2016027590 A JP 2016027590A JP 2014175043 A JP2014175043 A JP 2014175043A JP 2014175043 A JP2014175043 A JP 2014175043A JP 2016027590 A JP2016027590 A JP 2016027590A
Authority
JP
Japan
Prior art keywords
film
conductive film
transistor
insulating film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014175043A
Other languages
English (en)
Other versions
JP6418849B2 (ja
Inventor
英明 宍戸
Hideaki Shishido
英明 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014175043A priority Critical patent/JP6418849B2/ja
Publication of JP2016027590A publication Critical patent/JP2016027590A/ja
Application granted granted Critical
Publication of JP6418849B2 publication Critical patent/JP6418849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】占有面積当たりの容量の大きい容量素子を提供する。または、当該容量素子を有する半導体装置を提供する。または、集積度の高い半導体装置を提供する。または、新規な半導体装置を提供する。または、高精細の表示装置を提供する。または、安定した表示品位を有する表示装置を提供する。
【解決手段】絶縁表面上の第１の導電膜および第２の導電膜と、絶縁表面上、第１の導電膜上および第２の導電膜上の第１の絶縁膜と、第１の絶縁膜を介して第１の導電膜と重なる半導体膜と、半導体膜と接する第３の導電膜と、半導体膜と接し、第１の絶縁膜を介して第２の導電膜と重なる第４の導電膜と、半導体膜上、第３の導電膜上および第４の導電膜上にあり、厚い領域および薄い領域を有する第２の絶縁膜と、第２の絶縁膜を介して半導体膜と重なる第５の導電膜と、第２の絶縁膜の薄い領域で第４の導電膜と重なる第６の導電膜と、を有する半導体装置である。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、液晶表示装置、エレクトロルミネッセンス（ＥＬ：Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、発光装置、照明装置、記憶装置、プロセッサに関する。または、半導体膜、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサの製造方法に関する。または、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサの駆動方法に関する。特に、本発明の一態様は、トランジスタを有する半導体装置、表示装置、発光装置、記憶装置、プロセッサ、またはそれらの駆動方法などに関する。または、本発明の一態様は、当該半導体装置、当該表示装置、当該発光装置、当該記憶装置または当該プロセッサを有する電子機器などに関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいう。表示装置、発光装置、電気光学装置、半導体回路および電子機器などは、半導体装置を有する場合がある。
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。
トランジスタに用いる半導体膜は、非晶質シリコン膜、多結晶シリコン膜、酸化物半導体膜などが用途によって使い分けられている。例えば、大型の表示装置を構成するトランジスタには、大面積基板への成膜技術が確立されている非晶質シリコン膜または酸化物半導体膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタには、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜または酸化物半導体膜を用いると好適である。
近年は、携帯型情報端末の高精細化が進み、一画素当たりの面積は縮小している。画素の面積が縮小することで、画素に占める配線、トランジスタおよび容量素子の割合は増大することになる。配線の面積低減のためには、例えば、低抵抗な銅配線を用いることが有効である。また、トランジスタの面積低減のためには、例えば、高い電界効果移動度を有する多結晶シリコン膜または酸化物半導体膜を用いることが有効である。
特許文献１には、酸化物半導体膜を用いたトランジスタと、酸化物半導体膜を用いた容量素子と、を有する表示装置が開示されている。
国際公開第２０１１／１４８５３７号
占有面積当たりの容量の大きい容量素子を提供することを課題の一とする。または、当該容量素子を有する半導体装置を提供することを課題の一とする。または、集積度の高い半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
または、高精細の表示装置を提供することを課題の一とする。または、安定した表示品位を有する表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様を以下に示す。
（１）絶縁表面上の第１の導電膜および第２の導電膜と、絶縁表面上、第１の導電膜上および第２の導電膜上の第１の絶縁膜と、第１の絶縁膜を介して第１の導電膜と重なる半導体膜と、半導体膜と接する第３の導電膜と、半導体膜と接し、第１の絶縁膜を介して第２の導電膜と重なる第４の導電膜と、半導体膜上、第３の導電膜上および第４の導電膜上にあり、厚い領域および薄い領域を有する第２の絶縁膜と、第２の絶縁膜を介して半導体膜と重なる第５の導電膜と、第２の絶縁膜の薄い領域で第４の導電膜と重なる第６の導電膜と、を有する半導体装置である。
（２）絶縁表面上の第１の導電膜および第２の導電膜と、絶縁表面上、第１の導電膜上および第２の導電膜上にあり、厚い領域と薄い領域を有する第１の絶縁膜と、第１の絶縁膜を介して第１の導電膜と重なる半導体膜と、半導体膜と接する第３の導電膜と、半導体膜と接し、第１の絶縁膜の薄い領域で第２の導電膜と重なる第４の導電膜と、半導体膜上、第３の導電膜上および第４の導電膜上の第２の絶縁膜と、第２の絶縁膜を介して半導体膜と重なる第５の導電膜と、第２の絶縁膜を介して第４の導電膜と重なる第６の導電膜と、を有する半導体装置である。
（３）絶縁表面上の第１の導電膜および第２の導電膜と、絶縁表面上、第１の導電膜上および第２の導電膜上にあり、厚い領域と薄い領域を有する第１の絶縁膜と、第１の絶縁膜を介して第１の導電膜と重なる半導体膜と、半導体膜と接する第３の導電膜と、半導体膜と接し、第１の絶縁膜の薄い領域で第２の導電膜と重なる第４の導電膜と、半導体膜上、第３の導電膜上および第４の導電膜上にあり、厚い領域および薄い領域を有する第２の絶縁膜と、第２の絶縁膜を介して半導体膜と重なる第５の導電膜と、第２の絶縁膜の薄い領域で第４の導電膜と重なる第６の導電膜と、を有する半導体装置である。
（４）半導体膜が酸化物半導体膜である（１）乃至（３）のいずれか一に記載の半導体装置である。
（５）半導体膜が多結晶シリコン膜である（１）乃至（３）のいずれか一に記載の半導体装置である。
（６）第２の絶縁膜上、第５の導電膜上および第６の導電膜上の第３の絶縁膜と、第３の絶縁膜上にあり、第４の導電膜と電気的に接続される表示素子と、を有する（１）乃至（５）のいずれか一に記載の半導体装置である。
占有面積当たりの容量の大きい容量素子を提供することができる。または、当該容量素子を有する半導体装置を提供することができる。または、集積度の高い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
または、高精細の表示装置を提供することができる。または、安定した表示品位を有する表示装置を提供することができる。
本発明の一態様に係る容量素子の一例を示す断面図および回路図。 本発明の一態様に係る表示装置の一例を示す回路図、上面図および断面図。 本発明の一態様に係る表示装置の一例を示す断面図。 本発明の一態様に係る表示装置の一例を示す断面図。 本発明の一態様に係る表示装置の一例を示す回路図および断面図。 本発明の一態様に係る表示装置の一例を示す回路図、上面図および断面図。 本発明の一態様に係る表示装置の画素におけるしきい値電圧補正を説明するタイミングチャートおよび回路図。 本発明の一態様に係る表示装置の画素におけるしきい値電圧補正を説明する回路図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置の作製方法の一例を示す上面図および断面図。 本発明の一態様に係る表示装置のしきい値電圧補正能力を示す図。 本発明の一態様に係る表示モジュールを説明する図。 本発明の一態様に係る電子機器および照明装置の一例を説明する図。 本発明の一態様に係る電子機器の一例を説明する図。 本発明の一態様に係る表示装置の写真。 本発明の一態様に係る走査線駆動回路の回路図。 走査線駆動回路の接続関係を示した図。 本発明の一態様に係るシフトレジスタの回路図。 本発明の一態様に係るシフトレジスタの回路図。 本発明の一態様に係るシフトレジスタの回路図。 本発明の一態様に係るシフトレジスタの回路図。 本発明の一態様に係るインバータの回路図。 本発明の一態様に係る走査線駆動回路のタイミングチャート。 本発明の一態様に係る走査線駆動回路の出力波形を示す図。 本発明の一態様に係る表示装置のＲＧＢ各色の色座標を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するに当たり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、ある一つの実施の形態の内容は、別の実施の形態の内容に対して、適用、組み合わせ、または置き換えなどを行うことができる。
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体膜の不純物とは、例えば、半導体膜を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体膜にキャリアトラップが形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体膜が酸化物半導体膜である場合、半導体膜の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、不純物の混入によって酸素欠損を形成する場合がある。また、半導体膜がシリコン膜である場合、半導体膜の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、過剰酸素とは、例えば、化学量論的組成を超えて含まれる酸素をいう。または、過剰酸素とは、例えば、加熱することで放出される酸素をいう。過剰酸素は、例えば、膜や層の内部を移動することができる。過剰酸素の移動は、膜や層の原子間を移動する場合と、膜や層を構成する酸素と置き換わりながら玉突き的に移動する場合とがある。また、過剰酸素を含む絶縁膜は、例えば、加熱処理によって酸素を放出する機能を有する絶縁膜である。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
実施の形態において、導電膜としては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。または、透過性を有する導電膜としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、酸化インジウム膜、酸化亜鉛膜および酸化スズ膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ以上３０ｎｍ以下程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。または、可視光を効率よく反射する膜としては、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッケルを含む膜を用いればよい。
また、絶縁膜としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
＜容量素子について＞
以下では、本発明の一態様に係る容量素子について、図１を用いて説明する。
図１（Ａ）、図１（Ｂ）および図１（Ｃ）に、容量素子の断面図の一例を示す。
図１（Ａ）に示す容量素子は、基板１００上の導電膜１０４と、導電膜１０４上の絶縁膜１１２と、絶縁膜１１２を介して導電膜１０４と重なる導電膜１１６と、導電膜１１６上の厚い領域および薄い領域を有する絶縁膜１１８と、絶縁膜１１８の薄い領域を介して導電膜１１６と重なる導電膜１１４と、を有する。なお、導電膜１１４は、絶縁膜１１２および絶縁膜１１８の開口部を介して、導電膜１０４と電気的に接続する。
図１（Ｂ）に示す容量素子は、基板１００上の導電膜１０４と、導電膜１０４上の厚い領域および薄い領域を有する絶縁膜１１２と、絶縁膜１１２の薄い領域を介して導電膜１０４と重なる導電膜１１６と、導電膜１１６上の絶縁膜１１８と、絶縁膜１１８を介して導電膜１１６と重なる導電膜１１４と、を有する。なお、導電膜１１４は、絶縁膜１１２および絶縁膜１１８の開口部を介して、導電膜１０４と電気的に接続する。
図１（Ｃ）に示す容量素子は、基板１００上の導電膜１０４と、導電膜１０４上の厚い領域および薄い領域を有する絶縁膜１１２と、絶縁膜１１２の薄い領域を介して導電膜１０４と重なる導電膜１１６と、導電膜１１６上の厚い領域および薄い領域を有する絶縁膜１１８と、絶縁膜１１８の薄い領域を介して導電膜１１６と重なる導電膜１１４と、を有する。なお、導電膜１１４は、絶縁膜１１２および絶縁膜１１８の開口部を介して、導電膜１０４と電気的に接続する。
例えば、様々な基板を用いて、トランジスタや容量素子を作製することができる。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可とう性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可とう性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、またはアクリル等の可とう性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが小さく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタや容量素子を作製し、その後、別の基板にトランジスタや容量素子を転置し、別の基板上にトランジスタや容量素子を配置してもよい。トランジスタや容量素子が転置される基板の一例としては、上述したトランジスタや容量素子を作製することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの作製、消費電力の小さいトランジスタの作製、壊れにくい装置の作製、耐熱性の付与、軽量化、または薄型化を図ることができる。
なお、所定の機能を実現させるために必要な回路の全てを、同一の基板に作製することが可能である。こうして、部品点数の削減によるコストの低減、または回路部品との接続点数の低減による信頼性の向上を図ることができる。
なお、所定の機能を実現させるために必要な回路の全てを同じ基板に作製しなくてもよい。つまり、所定の機能を実現させるために必要な回路の一部は、ある基板に作製され、所定の機能を実現させるために必要な回路の別の一部は、別の基板に作製してもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板に作製され、所定の機能を実現させるために必要な回路の別の一部は、半導体基板（またはＳＯＩ基板）に作製することができる。そして、所定の機能を実現させるために必要な回路の別の一部が作製される半導体基板（ＩＣチップともいう。）を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によって、ガラス基板に接続して、ガラス基板にそのＩＣチップを配置することが可能である。または、ＩＣチップを、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）、またはプリント基板などを用いてガラス基板と接続することが可能である。このように、回路の一部が画素部と同じ基板に作製されていることにより、部品点数の削減によるコストの低減、または回路部品との接続点数の低減による信頼性の向上を図ることができる。特に、駆動電圧が大きい部分の回路、または駆動周波数が高い部分の回路などは、消費電力が大きくなってしまう場合が多い。そこで、このような回路を、画素部とは別の基板に作製して、ＩＣチップを構成する。このＩＣチップを用いることによって、消費電力の増加を防ぐことができる。
図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示す容量素子は、導電膜１０４、絶縁膜１１２および導電膜１１６を有する容量素子Ｃ１と、導電膜１１６、絶縁膜１１８および導電膜１１４を有する容量素子Ｃ２と、を有する。したがって、図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示す容量素子は、容量素子Ｃ１と容量素子Ｃ２とが並列に接続された回路図で示すことができる（図１（Ｄ）参照。）。即ち、図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示す容量素子の容量は、容量素子Ｃ１の容量と容量素子Ｃ２の容量の和となる。
図１（Ａ）に示す容量素子において、容量素子Ｃ２は絶縁膜１１８の薄い領域を利用するため、占有面積当たりの容量を大きくすることができる。また、図１（Ｂ）に示す容量素子において、容量素子Ｃ１は絶縁膜１１２の薄い領域を利用するため、占有面積当たりの容量を大きくすることができる。図１（Ｃ）に示す容量素子において、容量素子Ｃ１は絶縁膜１１２の薄い領域を利用し、容量素子Ｃ２は絶縁膜１１８の薄い領域を利用するため、占有面積当たりの容量を大きくすることができる。
このように、図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示す容量素子は、占有面積当たりの容量が大きい容量素子である。
図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示した容量素子を半導体装置に用いることで、半導体装置の集積度を高めることができる。また、小さい占有面積で大きな容量の容量素子を有する半導体装置を提供することができる。
図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示した容量素子は、例えば、トランジスタと同一工程を経て作製することができる。例えば、導電膜１０４と同一工程を経て形成された導電膜をトランジスタのゲート電極として利用することができる。また、例えば、絶縁膜１１２と同一工程を経て形成された絶縁膜をトランジスタのゲート絶縁膜として利用することができる。また、例えば、導電膜１１６と同一工程を経て形成された導電膜をトランジスタのソース電極またはドレイン電極として利用することができる。また、例えば、絶縁膜１１８と同一工程を経て形成された絶縁膜をトランジスタの保護絶縁膜として利用することができる。また、例えば、導電膜１１４と同一工程を経て形成された導電膜をトランジスタの第２のゲート電極として利用することができる。なお、導電膜１１４と同一工程を経て形成された導電膜をトランジスタの第２のゲート電極として利用する場合、絶縁膜１１８と同一工程を経て形成された絶縁膜をトランジスタの第２のゲート絶縁膜として機能させることができる。なお、容量素子を構成する絶縁膜の厚い領域および薄い領域は、多諧調マスク（グレイトーンマスクともいう。）を用いたフォトリソグラフィ工程によって形成しても構わない。多諧調マスクを用いることよって、フォトマスク数を低減することが可能となり、生産性を高めることができる場合がある。
このようにトランジスタと容量素子とを組み合わせることで、任意の半導体装置を作製することができる。半導体装置の一例としては、表示装置、記憶装置、プロセッサなどが挙げられる。図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示す容量素子は、占有面積当たりの容量が大きい容量素子であるため、表示品位の高い表示装置、保持特性の優れた記憶装置、消費電力の小さいプロセッサなどを実現することができる。また、高精細の表示装置、集積度の高い記憶装置およびプロセッサを実現することができる。
図１（Ａ）、図１（Ｂ）および図１（Ｃ）に示した容量素子を構成する導電膜の少なくとも一部に、透光性を有する導電膜を用いてもよい。その場合、例えば、該容量素子を用いた表示装置の開口率を高めることができる場合がある。または、該容量素子を用いた表示装置の消費電力を低減することができる場合がある。
ただし、本発明の実施形態の一態様は、これに限定されない。場合によっては、または、状況に応じて、容量素子は、容量素子が有する絶縁膜が薄くなくてもよい。
＜表示装置について＞
以下では、本発明の一態様に係る表示装置について、図２乃至図１４を用いて説明する。
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ、有機ＥＬなどを含む。また、電子インク、電気泳動素子など、電気的作用によりコントラストが変化する表示媒体や、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、も表示素子として適用することができる。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
図２は、本発明の一態様に係るＥＬ表示装置の一例である。図２（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図２（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図２（Ｃ）は、図２（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
図２（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
図２（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
なお、図２（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図２（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。
図２（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図２（Ｃ）は、図２（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
図２（Ｃ）には、トランジスタ７４１として、基板７００上の導電膜７０４ａと、導電膜７０４ａ上の絶縁膜７１２ａと、絶縁膜７１２ａ上の絶縁膜７１２ｂと、絶縁膜７１２ｂ上にあり導電膜７０４ａと重なる半導体膜７０６と、半導体膜７０６と接する導電膜７１６ａおよび導電膜７１６ｂと、半導体膜７０６上、導電膜７１６ａ上および導電膜７１６ｂ上の絶縁膜７１８ａと、絶縁膜７１８ａ上の絶縁膜７１８ｂと、絶縁膜７１８ｂ上の絶縁膜７１８ｃと、絶縁膜７１８ｃ上にあり半導体膜７０６と重なる導電膜７１４ａと、を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図２（Ｃ）に示す構造と異なる構造であっても構わない。
したがって、図２（Ｃ）に示すトランジスタ７４１において、導電膜７０４ａはゲート電極として機能し、絶縁膜７１２ａおよび絶縁膜７１２ｂはゲート絶縁膜として機能し、導電膜７１６ａはソース電極として機能し、導電膜７１６ｂはドレイン電極として機能し、絶縁膜７１８ａ、絶縁膜７１８ｂおよび絶縁膜７１８ｃはゲート絶縁膜として機能し、導電膜７１４ａはゲート電極として機能する。なお、半導体膜７０６は、光が当たることで電気特性が変動する場合がある。したがって、導電膜７０４ａ、導電膜７１６ａ、導電膜７１６ｂ、導電膜７１４ａのいずれか一以上が遮光性を有すると好ましい。
なお、絶縁膜７１８ａおよび絶縁膜７１８ｂの界面を破線で表したが、これは両者の境界が明確でない場合があることを示す。例えば、絶縁膜７１８ａおよび絶縁膜７１８ｂとして、同種の絶縁膜を用いた場合、観察手法によっては両者の区別が付かない場合がある。
図２（Ｃ）には、容量素子７４２として、基板上の導電膜７０４ｂと、導電膜７０４ｂ上の絶縁膜７１２ａと、絶縁膜７１２ａ上の絶縁膜７１２ｂと、絶縁膜７１２ｂ上にあり導電膜７０４ｂと重なる導電膜７１６ａと、導電膜７１６ａ上の絶縁膜７１８ａと、絶縁膜７１８ａ上の絶縁膜７１８ｂと、絶縁膜７１８ｂ上の絶縁膜７１８ｃと、絶縁膜７１８ｃ上にあり導電膜７１６ａと重なる導電膜７１４ｂと、を有し、導電膜７１６ａおよび導電膜７１４ｂの重なる領域で、絶縁膜７１８ａおよび絶縁膜７１８ｂの一部が除去されている構造を示す。
容量素子７４２において、導電膜７０４ｂおよび導電膜７１４ｂは一方の電極として機能し、導電膜７１６ａは他方の電極として機能する。
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。また、導電膜７０４ａおよび導電膜７０４ｂを同種の導電膜とすると好ましい。その場合、導電膜７０４ａおよび導電膜７０４ｂは、同一工程を経て形成することができる。また、導電膜７１４ａおよび導電膜７１４ｂを同種の導電膜とすると好ましい。その場合、導電膜７１４ａおよび導電膜７１４ｂは、同一工程を経て形成することができる。
図２（Ｃ）に示す容量素子７４２は、図１（Ａ）に示した容量素子と類似の構造を有する。図１（Ａ）に示した容量素子と同様に、占有面積当たりの容量が大きい容量素子である。したがって、図２（Ｃ）は表示品位の高いＥＬ表示装置である。なお、図２（Ｃ）に示す容量素子７４２は、導電膜７１６ａおよび導電膜７１４ｂの重なる領域を薄くするため、絶縁膜７１８ａおよび絶縁膜７１８ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電膜７１６ａおよび導電膜７１４ｂの重なる領域を薄くするため、絶縁膜７１８ｃの一部が除去された構造を有しても構わない。
なお、容量素子７４２の構造は一例であり、図２（Ｃ）に示した構造と異なる構造であっても構わない。例えば、図３（Ａ）は、容量素子７４２として、図１（Ｂ）に示した容量素子と類似した構造を有するＥＬ表示装置である。具体的には、図３（Ａ）に示す容量素子７４２は、導電膜７０４ｂおよび導電膜７１６ａの重なる領域で、絶縁膜７１２ｂの一部が除去された構造を有する。なお、図３（Ａ）に示す容量素子７４２は、導電膜７０４ｂおよび導電膜７１６ａの重なる領域を薄くするため、絶縁膜７１２ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電膜７０４ｂおよび導電膜７１６ａの重なる領域を薄くするため、絶縁膜７１２ａの一部が除去された構造を有しても構わない。
また、容量素子７４２の構造は一例であり、図２（Ｃ）および図３（Ａ）に示した構造と異なる構造であっても構わない。例えば、図３（Ｂ）は、容量素子７４２として、図１（Ｃ）に示した容量素子と類似した構造を有するＥＬ表示装置である。具体的には、図３（Ｂ）に示す容量素子７４２は、導電膜７０４ｂおよび導電膜７１６ａの重なる領域で、絶縁膜７１２ｂの一部が除去され、導電膜７１６ａおよび導電膜７１４ｂの重なる領域で、絶縁膜７１８ａおよび絶縁膜７１８ｂの一部が除去された構造を有する。なお、図３（Ｂ）に示す容量素子７４２は、導電膜７１６ａおよび導電膜７１４ｂの重なる領域を薄くするため、絶縁膜７１８ａおよび絶縁膜７１８ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電膜７１６ａおよび導電膜７１４ｂの重なる領域を薄くするため、絶縁膜７１８ｃの一部が除去された構造を有しても構わない。また、図３（Ｂ）に示す容量素子７４２は、導電膜７０４ｂおよび導電膜７１６ａの重なる領域を薄くするため、絶縁膜７１２ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電膜７０４ｂおよび導電膜７１６ａの重なる領域を薄くするため、絶縁膜７１２ａの一部が除去された構造を有しても構わない。
図２（Ｃ）、図３（Ａ）および図３（Ｂ）では、容量素子７４２の一部にトランジスタ７４１のソース電極として機能する導電膜７１６ａを有する構造を示した。図４には、容量素子７４２の一部に半導体膜７０７を有する構造を示す。
図４（Ａ）には、容量素子７４２として、基板上の導電膜７０４ｂと、導電膜７０４ｂ上の絶縁膜７１２ａと、絶縁膜７１２ａ上の絶縁膜７１２ｂと、絶縁膜７１２ｂ上にあり導電膜７０４ｂと重なる半導体膜７０７と、半導体膜７０７上の絶縁膜７１８ａと、絶縁膜７１８ａ上の絶縁膜７１８ｂと、絶縁膜７１８ｂ上の絶縁膜７１８ｃと、絶縁膜７１８ｃ上にあり半導体膜７０７と重なる導電膜７１４ｂと、を有し、半導体膜７０７および導電膜７１４ｂの重なる領域で、絶縁膜７１８ａおよび絶縁膜７１８ｂの一部が除去されている構造を示す。
半導体膜７０７としては、容量素子７４２の電極として機能する半導体膜を用いると好ましい。したがって、半導体膜７０７が縮退半導体であると好ましい。ただし、半導体膜７０７のキャリア密度が低い場合でも、導電膜７０４ｂまたは／および導電膜７１４ｂからの電界によって半導体膜７０７にキャリアを誘起させることができる。
なお、半導体膜７０６および半導体膜７０７を同種の半導体膜とすると好ましい。その場合、半導体膜７０６および半導体膜７０７は、同一工程を経て形成することができる。
ところで、半導体膜７０６は、トランジスタ７４１の半導体膜として機能するため、キャリア密度の低い半導体膜を用いると好ましい。一方、半導体膜７０７は、容量素子７４２の電極として機能するため、キャリア密度の高い半導体膜を用いると好ましい。したがって、半導体膜７０６および半導体膜７０７を、同一工程を経て形成する場合、後の工程によってそれぞれのキャリア密度が適切になるよう作り分けると好ましい。
例えば、半導体膜７０６および半導体膜７０７として、キャリア密度の高い半導体膜を形成し、後の工程で半導体膜７０６のキャリア密度を低減させてもよい。半導体膜７０６のキャリア密度を低減させる方法としては、例えば、半導体膜７０６がｎ型半導体である場合はアクセプターを注入すればよいし、半導体膜７０６がｐ型半導体である場合はドナーを注入すればよい。または、半導体膜７０６のキャリア発生源を低減すればよい。例えば、半導体膜７０６が酸化物半導体膜である場合、酸化物半導体膜中の酸素欠損が水素を捕獲することで電子を生成することがある。したがって、酸化物半導体膜の場合、酸素を供給することで酸素欠損を低減させるか、熱などを加えることで水素を低減させることでも半導体膜７０６のキャリア密度を低減させることができる。
または、例えば、半導体膜７０６および半導体膜７０７として、キャリア密度の低い半導体膜を形成し、後の工程で半導体膜７０７のキャリア密度を増大させてもよい。半導体膜７０７のキャリア密度を増大させる方法としては、例えば、半導体膜７０７にドーパントを注入すればよい。または、半導体膜７０７のキャリア発生源を形成すればよい。例えば、半導体膜７０７が酸化物半導体膜である場合、酸化物半導体膜中の酸素欠損に水素を捕獲させることで電子を生成させることができる。したがって、酸化物半導体膜の場合、還元性の環境にて酸素を脱離させるか、水素を供給することでも半導体膜７０７のキャリア密度を増大させることができる。
図４（Ａ）に示す容量素子７４２においては、例えば、絶縁膜７１８ｃとして、半導体膜７０７中でキャリア発生源となる不純物を含む絶縁膜を用いることで、半導体膜７０７のキャリア密度を増大させてもよい。具体的には、半導体膜７０７が酸化物半導体膜である場合、絶縁膜７１８ｃとして水素を含む絶縁膜を用いることで、半導体膜７０７のキャリア密度を増大させることができる。水素を含む絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜などを用いると好ましい。したがって、絶縁膜７１８ｃと半導体膜７０７が接する構造とすることで、容量素子７４２の容量を大きくすることと同時に、半導体膜７０７のキャリア密度を増大させることができる。そのため、表示装置を作製するための工程数が少なくなり、表示装置の生産性を高めることができる。
なお、図４（Ａ）に示す容量素子７４２は、半導体膜７０７および導電膜７１４ｂの重なる領域を薄くするため、絶縁膜７１８ａおよび絶縁膜７１８ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、半導体膜７０７および導電膜７１４ｂの重なる領域を薄くするため、絶縁膜７１８ｃの一部が除去された構造を有しても構わない。
なお、半導体膜７０７を用いた容量素子７４２として、図４（Ａ）に示した容量素子７４２と異なる例を示す。図４（Ｂ）に示す容量素子７４２は、導電膜７０４ｂおよび半導体膜７０７の重なる領域で、絶縁膜７１２ｂの一部が除去された構造を有する。なお、図４（Ｂ）に示す容量素子７４２は、導電膜７０４ｂおよび半導体膜７０７の重なる領域を薄くするため、絶縁膜７１２ｂの一部が除去された構造を有するが、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電膜７０４ｂおよび半導体膜７０７の重なる領域を薄くするため、絶縁膜７１２ａの一部が除去された構造を有しても構わない。
図２（Ｃ）、図３（Ａ）、図３（Ｂ）、図４（Ａ）および図４（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７４１を構成する導電膜または半導体膜のいずれかと同種の導電膜または半導体膜を用いても構わない。
トランジスタ７４１および容量素子７４２上には、絶縁膜７２０が配置される。ここで、絶縁膜７２０は、トランジスタ７４１のソース電極として機能する導電膜７１６ａに達する開口部を有してもよい。絶縁膜７２０上には、導電膜７８１が配置される。導電膜７８１は、絶縁膜７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
導電膜７８１上には、導電膜７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電膜７８１と接する発光層７８２が配置される。発光層７８２上には、導電膜７８３が配置される。導電膜７８１、発光層７８２および導電膜７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
図５（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図５に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図２（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図５（Ｂ）に示す。図５（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電膜または半導体膜のいずれかと同種の導電膜または半導体膜を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図５（Ｂ）には、図２（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されない。例えば、容量素子７５２を、図３（Ａ）、図３（Ｂ）、図４（Ａ）または図４（Ｂ）に表記の容量素子７４２に対応した構造としても構わない。
なお、トランジスタ７５１の半導体膜に酸化物半導体膜を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁膜７２１が配置される。ここで、絶縁膜７２１は、トランジスタ７５１に達する開口部を有する。絶縁膜７２１上には、導電膜７９１が配置される。導電膜７９１は、絶縁膜７２１の開口部を介してトランジスタ７５１と電気的に接続する。
導電膜７９１上には、配向膜として機能する絶縁膜７９２が配置される。絶縁膜７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁膜７９４が配置される。絶縁膜７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁膜７９４上には、導電膜７９６が配置される。導電膜７９６上には、基板７９７が配置される。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
＜高精細の表示装置について＞
以下では、高精細のＥＬ表示装置を構成する画素の一例を示す。
図６に、ＥＬ表示装置の画素を示す。図６に示すＥＬ表示装置は、トランジスタ９７１と、トランジスタ９７２と、トランジスタ９７３と、トランジスタ９７４と、トランジスタ９７５と、容量素子９７６と、発光素子９１９と、信号線ＳＬと、電源線ＰＬ１と、電源線ＰＬ２と、走査線ＧＬ１と、走査線ＧＬ２と、走査線ＧＬ３と、を有する。
発光素子９１９の画素電極は、画素に入力される画像信号にしたがって電位が制御される。または、発光素子９１９の輝度は、画素電極および共通電極間の電位差によって決定する。ここでは、発光素子９１９の陽極が画素電極として機能し、陰極が共通電極として機能する。
図６（Ａ）に、画素の回路図を示し、各素子と配線の接続関係について以下で説明する。
トランジスタ９７１は、信号線ＳＬと、容量素子９７６の一方の電極との間の導通状態を制御する機能を有する。容量素子９７６の他方の電極は、トランジスタ９７２のソース、ドレインの一方と電気的に接続する。トランジスタ９７３は、電源線ＰＬ２と、トランジスタ９７２のゲートとの間の導通状態を制御する機能を有する。トランジスタ９７４は、容量素子９７６の一方の電極と、トランジスタ９７２のゲートとの間の導通状態を制御する機能を有する。トランジスタ９７５は、トランジスタ９７２のソース、ドレインの一方と、発光素子９１９の陽極との間の導通状態を制御する機能を有する。トランジスタ９７２は、電源線ＰＬ１と、容量素子９７６の他方の電極との導通状態を制御する機能を有する。
また、トランジスタ９７１の導通状態は、トランジスタ９７１のゲートと電気的に接続する走査線ＧＬ１の電位によって制御される。トランジスタ９７３の導通状態は、トランジスタ９７３のゲートと電気的に接続する走査線ＧＬ１の電位によって制御される。トランジスタ９７４の導通状態は、トランジスタ９７４のゲートと電気的に接続する走査線ＧＬ２の電位によって制御される。トランジスタ９７５の導通状態は、トランジスタ９７５のゲートと電気的に接続する走査線ＧＬ３の電位によって制御される。
トランジスタ９７１、トランジスタ９７２、トランジスタ９７３、トランジスタ９７４およびトランジスタ９７５には、酸化物半導体またはシリコンを用いると好ましい。トランジスタ９７１、トランジスタ９７３およびトランジスタ９７４に酸化物半導体を用いると、トランジスタ９７１、トランジスタ９７３およびトランジスタ９７４のオフ電流を極めて小さくすることができるため、特に好ましい。そして、上記構成を有するトランジスタ９７１、トランジスタ９７３およびトランジスタ９７４を画素に用いることで、シリコンやゲルマニウムなどの半導体で形成されたトランジスタを用いる場合に比べて、トランジスタ９７２のゲートに蓄積された電荷のリークを防ぐことができる。
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くすることができる。言い換えると一定期間内における画素部への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、高純度化された酸化物半導体をトランジスタ９７１、トランジスタ９７３およびトランジスタ９７４に用いることで、画像信号の書き込みの間隔を１０秒以上、３０秒以上、または１分以上にすることができる。画像信号が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
また、画像信号の電位をより長い期間に渡って保持することができる。したがって、トランジスタ９７２のゲートの電位を保持するための容量素子９７６の容量を小さくしても、表示される画質が低下するのを防ぐことができる。即ち、容量素子９７６の占有面積を縮小することが可能となるため、画素の開口率を高めることができる。そのため、発光素子９１９の長寿命化を実現し、ＥＬ表示装置の信頼性を高めることができる。
なお、図６（Ａ）において、画素は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の素子を、さらに有していてもよい。
また、図６（Ａ）において、トランジスタ９７１、トランジスタ９７２、トランジスタ９７３およびトランジスタ９７５は、第２のゲート（バックゲートともいう。）を有する。トランジスタ９７１、トランジスタ９７２、トランジスタ９７３およびトランジスタ９７５において、第２のゲートはゲートと電気的に接続されている。したがって、第２のゲートから印加される電界の分だけ、ドレイン電流を増加させることができる。また、第２のゲートを有することで、トランジスタのドレイン電流を飽和させるためのドレイン電圧が小さくできる。即ち、ドレイン電流を一定にすることが容易となるため、発光素子９１９に電流を安定して流すことができる。そのため、発光素子９１９における諧調の制御が容易となり、表示品位の高い表示装置を実現することができる。
また、図６（Ａ）において、トランジスタ９７４は、第２のゲートを有さない。これは、トランジスタ９７４のゲートに係る寄生容量を小さくすることによって、画素内におけるしきい値電圧補正の能力を向上させることができるためである。
図６（Ａ）では、トランジスタ９７１、トランジスタ９７２、トランジスタ９７３およびトランジスタ９７５は第２のゲートを有し、トランジスタ９７４は第２のゲートを有さない場合について例示しているが、これに限定されるものではない。第２のゲートの有無は、トランジスタの構造などによって適宜変更することができる。
なお、図６（Ａ）では、トランジスタが全てｎチャネル型である場合を例示している。画素内のトランジスタが全て同じチャネル型である場合、画素内に異なるチャネル型のトランジスタを有する場合と比べてトランジスタの作製工程を簡略化することができる。ただし、本発明の一態様に係るＥＬ表示装置は、画素内のトランジスタの全てがｎチャネル型である場合に限定されない。
次に、図６（Ａ）に示す画素の動作について、図７および図８を用いて説明する。
図７（Ａ）は、走査線ＧＬ１乃至走査線ＧＬ３の電位、信号線ＳＬの電位を示すタイミングチャートである。図７（Ｂ）には、図７（Ａ）における初期化動作を行う期間Ｔ１に対応した、走査線ＧＬ１乃至走査線ＧＬ３の電位、およびトランジスタ９７１乃至トランジスタ９７５の導通状態を示す。なお、走査線ＧＬ１乃至走査線ＧＬ３の電位がローレベルである場合Ｌを、ハイレベルである場合Ｈを表記する。
期間Ｔ１では、走査線ＧＬ１にローレベルの電位が与えられ、走査線ＧＬ２にローレベルの電位が与えられ、走査線ＧＬ３にハイレベルの電位が与えられる。したがって、トランジスタ９７５が導通状態となり、トランジスタ９７１、トランジスタ９７３およびトランジスタ９７４が非導通状態となる。なお、期間Ｔ１では、一つ前の発光動作の影響によりトランジスタ９７２が導通状態から始まる。
また、電源線ＰＬ１には、電位Ｖａｎｏが与えられ、発光素子９１９の陰極には電位Ｖｃａｔが与えられる。また、電源線ＰＬ２には、電位Ｖ０が与えられ、信号線ＳＬには画像信号の電位Ｖｄａｔａが与えられる。なお、電位Ｖ０は、トランジスタ９７２のしきい値電圧Ｖｔｈおよび発光素子９１９のしきい値電圧Ｖｔｈｅに電位Ｖｃａｔを加えた電位よりも高く、トランジスタ９７２のしきい値電圧Ｖｔｈに電位Ｖａｎｏを加えた電位よりも低いことが好ましい。
期間Ｔ１では、トランジスタ９７２、トランジスタ９７５および容量素子９７６の間のノードＡにおける電位を、発光素子９１９のしきい値電圧Ｖｔｈｅの近傍の電位に初期化することができる。
図８（Ａ）に、図７（Ａ）における信号線ＳＬの電位Ｖｄａｔａおよびトランジスタ９７２のしきい値電圧Ｖｔｈを取得する期間Ｔ２に対応した、走査線ＧＬ１乃至走査線ＧＬ３の電位、およびトランジスタ９７１乃至トランジスタ９７５の導通状態を示す。
期間Ｔ２では、走査線ＧＬ１にハイレベルの電位が与えられ、走査線ＧＬ２にローレベルの電位が与えられ、走査線ＧＬ３にローレベルの電位が与えられる。期間Ｔ２では、トランジスタ９７２のゲートに電位Ｖ０が与えられる。したがって、トランジスタ９７２を介して容量素子９７６の電荷が放出され、電位ＶｃａｔだったノードＡの電位が上昇し始める。最終的には、ノードＡの電位がＶ０−Ｖｔｈとなると、トランジスタ９７２のゲート電圧がしきい値電圧Ｖｔｈまで小さくなり、トランジスタ９７２が非導通状態となる。また、容量素子９７６の一方の電極（ノードＢとして表記する。）には、電位Ｖｄａｔａが与えられる。
図８（Ｂ）に、図７（Ａ）における発光を示す期間Ｔ３に対応した、走査線ＧＬ１乃至走査線ＧＬ３の電位、およびトランジスタ９７１乃至トランジスタ９７５の導通状態を示す。
期間Ｔ３では、走査線ＧＬ１にローレベルの電位が与えられ、走査線ＧＬ２にハイレベルの電位が与えられ、走査線ＧＬ３にハイレベルの電位が与えられる。期間Ｔ３では、トランジスタ９７４およびトランジスタ９７５が導通状態となる。また、トランジスタ９７１およびトランジスタ９７３が非導通状態となる。なお、期間Ｔ２から期間Ｔ３に移行する際、走査線ＧＬ１に与える電位をハイレベルからローレベルに切り替えてから、走査線ＧＬ２および走査線ＧＬ３に与える電位をローレベルからハイレベルに切り替えることが好ましい。こうすることで、走査線ＧＬ１に与える電位の切り替えに伴う、ノードＡにおける電位の変動を抑制することができる。
期間Ｔ３では、上記動作により、トランジスタ９７２のゲートに電位Ｖｄａｔａが与えられるため、トランジスタ９７２のゲート電圧ＶｇｓがＶｄａｔａ−Ｖ０＋Ｖｔｈとなる。したがって、トランジスタ９７２のゲート電圧Ｖｇｓを、しきい値電圧Ｖｔｈが加えられた値とすることができる。
具体的には、発光素子９１９に供給される電流値をＩＯＬＥＤとすると、ＩＯＬＥＤ＝０．５β（Ｖｇｓ−Ｖｔｈ）２と表される。ここで、βは、トランジスタに固有のパラメータであり、具体的にはβ＝（Ｗ／Ｌ）・μＦＥ・Ｃｏｘで表される。なお、Ｗはトランジスタのチャネル幅を示し、Ｌはトランジスタのチャネル長を示し、μＦＥはトランジスタの電界効果移動度を示し、Ｃｏｘはトランジスタのゲート容量を示す。ここで、ゲート電圧Ｖｇｓ＝Ｖｄａｔａ−Ｖ０＋Ｖｔｈを代入すると、ＩＯＬＥＤ＝０．５β（Ｖｄａｔａ−Ｖ０）２と表される。
即ち、図６（Ａ）に示すＥＬ表示装置の画素は、トランジスタ９７２のしきい値電圧Ｖｔｈのばらつきが、発光素子９１９に供給される電流値ＩＯＬＥＤに及ぼす影響を低減することができる回路構成を有することがわかる。また、トランジスタ９７２が劣化することでしきい値電圧Ｖｔｈが変動した場合でも、発光素子９１９に供給される電流値ＩＯＬＥＤに及ぼす影響を低減することができる。そのため、表示ムラの小さい表示装置を提供することができる。
次に、図６（Ａ）に示したしきい値電圧補正機能を有するＥＬ表示装置の構造の一例について、図６（Ｂ）および図６（Ｃ）を用いて説明する。ただし、図６（Ｂ）および図６（Ｃ）では、理解を容易にするため、発光素子９１９など一部の構成を省略して示す。
図６（Ｂ）は、図６（Ａ）に示したＥＬ表示装置の画素に対応する上面図である。ＥＬ表示装置の画素一つの大きさはｘμｍ×ｙμｍとして表される。デザインルールにもよるが、例えば、ＥＬ表示装置の画素一つの大きさは３８．２５μｍ×１２．７５μｍ（６６４ｐｐｉ相当）とすることができる。
このように、高精細なＥＬ表示装置の画素において、容量素子９７６の占有面積が十分取れないことが問題となる場合がある。図６（Ａ）に示す回路構成であれば、容量素子９７６は、トランジスタ９７２のゲートに係る寄生容量の好ましくは２倍、さらに好ましくは５倍、より好ましくは１０倍の容量とすればよい。
図６（Ｃ）は、図６（Ｂ）の一点鎖線Ｆ１−Ｆ２、一点鎖線Ｆ３−Ｆ４に対応する断面図である。
図６（Ｃ）に示す画素は、基板９００上の導電膜９０４ａおよび導電膜９０４ｂと、導電膜９０４ａおよび導電膜９０４ｂ上の絶縁膜９１２ａと、絶縁膜９１２ａ上の絶縁膜９１２ｂと、絶縁膜９１２ｂ上にあり導電膜９０４ａと重なる半導体膜９０６と、半導体膜９０６と接する導電膜９１６ａおよび導電膜９１６ｂと、半導体膜９０６上、導電膜９１６ａ上および導電膜９１６ｂ上の絶縁膜９１８ａと、絶縁膜９１８ａ上の絶縁膜９１８ｂと、絶縁膜９１８ｂ上の絶縁膜９１８ｃと、絶縁膜９１８ｃ上にあり半導体膜９０６と重なる導電膜９１４ａと、絶縁膜９１８ｃ上にあり導電膜９１６ｂと重なる導電膜９１４ｂと、絶縁膜９１８ｃ上、導電膜９１４ａ上および導電膜９１４ｂ上の絶縁膜９０８と、絶縁膜９０８上の導電膜９２６ａ、導電膜９２６ｂおよび導電膜９２６ｃと、を有する。
なお、導電膜９２６ｂは、絶縁膜９１８ａ、絶縁膜９１８ｂ、絶縁膜９１８ｃおよび絶縁膜９０８の開口部を介して、導電膜９１６ｂと電気的に接続する。また、導電膜９１４ａは、絶縁膜９１２ａ、絶縁膜９１２ｂ、絶縁膜９１８ａ、絶縁膜９１８ｂおよび絶縁膜９１８ｃの開口部を介して導電膜９０４ａと電気的に接続する。また、絶縁膜９１８ａおよび絶縁膜９１８ｂは、導電膜９１６ａ上の一部に開口部を有し、該開口部において導電膜９１６ａと絶縁膜９１８ｃとが接する。
トランジスタ９７５において、導電膜９０４ａはゲート電極として機能し、絶縁膜９１２ａおよび絶縁膜９１２ｂはゲート絶縁膜として機能し、導電膜９１６ａはソース電極として機能し、導電膜９１６ｂはドレイン電極として機能し、絶縁膜９１８ａ、絶縁膜９１８ｂおよび絶縁膜９１８ｃはゲート絶縁膜として機能し、導電膜９１４ａはゲート電極として機能する。
また、容量素子９７６において、導電膜９０４ｂおよび導電膜９１４ｂは一方の電極として機能し、導電膜９１６ａは他方の電極として機能する。
なお、トランジスタ９７５は、トランジスタ７４１と類似の構造を有する。したがって、トランジスタ９７５については、トランジスタ７４１についての記載を参酌する。同様に、トランジスタ９７１、トランジスタ９７２、トランジスタ９７３およびトランジスタ９７４についても、トランジスタ７４１についての記載を参酌する。また、容量素子９７６は、容量素子７４２と類似の構造を有する。したがって、容量素子９７６については、容量素子７４２についての記載を参酌する。
図６（Ｂ）および図６（Ｃ）に示す画素は、容量素子９７６の占有面積を小さくできるため、高精細なＥＬ表示装置に適した構造といえる。
次に、図６（Ｂ）および図６（Ｃ）に示す画素の層構造の作製方法について、図９乃至図１６を用いて説明する。なお、上面図を図９（Ａ）、図１０（Ａ）、図１１（Ａ）、図１２（Ａ）、図１３（Ａ）、図１４（Ａ）、図１５（Ａ）および図１６（Ａ）に示し、それぞれに対応する断面図を図９（Ｂ）、図１０（Ｂ）、図１１（Ｂ）、図１２（Ｂ）、図１３（Ｂ）、図１４（Ｂ）、図１５（Ｂ）および図１６（Ｂ）に示す。
まず、基板９００上に導電膜９０４ａ、導電膜９０４ｂ、導電膜９０４ｃ、導電膜９０４ｄ、導電膜９０４ｅおよび導電膜９０４ｆを形成する（図９（Ａ）および図９（Ｂ）参照。）。なお、導電膜９０４ａは、走査線ＧＬ３、およびトランジスタ９７５のゲート電極として機能する。また、導電膜９０４ｂは、容量素子９７６の一方の電極として機能する。また、導電膜９０４ｃは、電源線ＰＬ２として機能する。また、導電膜９０４ｄは、走査線ＧＬ１、ならびにトランジスタ９７１およびトランジスタ９７３のゲート電極として機能する。導電膜９０４ｅは、走査線ＧＬ２、およびトランジスタ９７４のゲート電極として機能する。導電膜９０４ｆは、トランジスタ９７２のゲート電極として機能する。
次に、絶縁膜９１２ａを形成する。次に、絶縁膜９１２ａ上に絶縁膜９１２ｂを形成する。なお、絶縁膜９１２ａおよび絶縁膜９１２ｂは、トランジスタ９７１、トランジスタ９７２、トランジスタ９７３、トランジスタ９７４およびトランジスタ９７５のゲート絶縁膜として機能する。
次に、半導体膜９０６、ならびに半導体膜９０６と同じ層の半導体膜９０６ａ、半導体膜９０６ｂ、半導体膜９０６ｃおよび半導体膜９０６ｄを形成する（図１０（Ａ）および図１０（Ｂ）参照。）。なお、半導体膜９０６は、トランジスタ９７５の半導体膜として機能する。また、半導体膜９０６ａは、トランジスタ９７１の半導体膜として機能する。また、半導体膜９０６ｂは、トランジスタ９７４の半導体膜として機能する。また、半導体膜９０６ｃは、トランジスタ９７３の半導体膜として機能する。また、半導体膜９０６ｄは、トランジスタ９７２の半導体膜として機能する。
次に、絶縁膜９１２ａおよび絶縁膜９１２ｂに、導電膜９０４ｂに達する開口部９２８ａ、導電膜９０４ｃに達する開口部９２８ｂ、および導電膜９０４ｆに達する開口部９２８ｃを形成する（図１１（Ａ）および図１１（Ｂ）参照。）。
次に、導電膜９１６ａおよび導電膜９１６ｂ、導電膜９１６ｃ、導電膜９１６ｄ、導電膜９１６ｅ、導電膜９１６ｆおよび導電膜９１６ｇを形成する。導電膜９１６ｄは、開口部９２８ａを介して導電膜９０４ｂと電気的に接続する。また、導電膜９１６ｆは、開口部９２８ｂを介して導電膜９０４ｃ電気的に接続する。また、導電膜９１６ｇは、開口部９２８ｃを介して導電膜９０４ｆと電気的に接続する（図１１（Ａ）および図１１（Ｂ）参照。）。なお、導電膜９１６ａは、トランジスタ９７２のソース電極、トランジスタ９７５のドレイン電極、および容量素子９７６の他方の電極として機能する。また、導電膜９１６ｂは、トランジスタ９７５のソース電極として機能する。また、導電膜９１６ｃは、トランジスタ９７１のソース電極またはドレイン電極として機能する。また、導電膜９１６ｄは、トランジスタ９７１のソース電極またはドレイン電極、およびトランジスタ９７４のソース電極またはドレイン電極として機能する。また、導電膜９１６ｅは、トランジスタ９７２のドレイン電極として機能する。また、導電膜９１６ｆは、トランジスタ９７３のソース電極またはドレイン電極として機能する。また、導電膜９１６ｇは、トランジスタ９７３のソース電極またはドレイン電極、およびトランジスタ９７４のソース電極またはドレイン電極として機能する。
次に、絶縁膜９１８ａを形成する。次に、絶縁膜９１８ｂを形成する。次に、絶縁膜９１８ａおよび絶縁膜９１８ｂに、導電膜９１６ａに達する開口部９３８を形成する。次に、絶縁膜９１８ｃを形成する（図１２（Ａ）および図１２（Ｂ）参照。）。なお、絶縁膜９１８ａ、絶縁膜９１８ｂおよび絶縁膜９１８ｃは、トランジスタ９７１、トランジスタ９７２、トランジスタ９７３、トランジスタ９７４およびトランジスタ９７５のゲート絶縁膜として機能する。
次に、絶縁膜９１８ａ、絶縁膜９１８ｂおよび絶縁膜９１８ｃに、導電膜９１６ｂに達する開口部９３８ｂ、導電膜９１６ｄに達する開口部９３８ｃ、導電膜９１６ｃに達する開口部９３８ｄ、導電膜９１６ｇに達する開口部９３８ｆ、および導電膜９１６ｅに達する開口部９３８ｇを形成する。また、絶縁膜９１２ａ、絶縁膜９１２ｂ、絶縁膜９１８ａ、絶縁膜９１８ｂおよび絶縁膜９１８ｃに、導電膜９０４ａに達する開口部９３８ａを形成する（図１３（Ａ）および図１３（Ｂ）参照。）。
次に、導電膜９１４ａおよび導電膜９１４ｂ、導電膜９１４ｃおよび導電膜９１４ｄを形成する。導電膜９１４ａは、開口部９３８ａを介して導電膜９０４ａと電気的に接続する。また、導電膜９１４ｂは、開口部９３８ｃを介して導電膜９１６ｄと電気的に接続する。ここで、前述のとおり、導電膜９１６ｄは導電膜９０４ｂと電気的に接続する。即ち、導電膜９１４ｂは導電膜９０４ｂと電気的に接続する。また、導電膜９１４ｃは、開口部９３８ｅを介して導電膜９０４ｄと電気的に接続する。また、導電膜９１４ｄは、開口部９３８ｆを介して導電膜９１６ｇと電気的に接続する。ここで、前述のとおり、導電膜９１６ｇは導電膜９０４ｆと電気的に接続する。即ち、導電膜９１４ｄは導電膜９０４ｆと電気的に接続する。なお、導電膜９１４ａは、トランジスタ９７５のゲート電極として機能する。また、導電膜９１４ｂは、容量素子９７６の一方の電極として機能する。また、導電膜９１４ｃは、トランジスタ９７１およびトランジスタ９７３のゲート電極として機能する。また、導電膜９１４ｄは、トランジスタ９７２のゲート電極として機能する。
次に、絶縁膜９０８を形成する。次に、絶縁膜９０８に、開口部９３８ｂと重なる開口部９４８ａ、開口部９３８ｇと重なる開口部９４８ｂおよび開口部９３８ｄと重なる開口部９４８ｃを形成する（図１４（Ａ）および図１４（Ｂ）参照。）。
次に、導電膜９２６ａ、導電膜９２６ｂおよび導電膜９２６ｃを形成する。導電膜９２６ａは、開口部９４８ｃを介して導電膜９１６ｃと電気的に接続する。また、導電膜９２６ｂは、開口部９４８ａを介して導電膜９１６ｂと電気的に接続する。また、導電膜９２６ｃは、開口部９４８ｂを介して導電膜９１６ｅと電気的に接続する。なお、導電膜９２６ａは信号線として機能する。また、導電膜９２６ｃは電源線ＰＬ１として機能する。
図１４（Ａ）および図１４（Ｂ）までは、図６（Ｂ）および図６（Ｃ）に相当する。その後の、ＥＬ表示装置の作製方法について、図１５および図１６に示す。
絶縁膜９０８上、導電膜９２６ａ上、導電膜９２６ｂ上および導電膜９２６ｃ上に、絶縁膜９２８を形成する。次に、絶縁膜９２８に、導電膜９２６ｂに達する開口部９５８を形成する（図１５（Ａ）および図１５（Ｂ）参照。）。
次に、導電膜９３４を形成する。導電膜９３４は、開口部９５８を介して導電膜９２６ｂと電気的に接続する（図１５（Ａ）および図１５（Ｂ）参照。）。なお、導電膜９３４は、発光素子９１９の一方の電極として機能する。
次に、可視光を透過または半透過させる機能を有する透明膜９３２を形成する（図１６（Ａ）および図１６（Ｂ）参照。）。透明膜９３２を形成することで、光の共振効果を利用した微小光共振器（マイクロキャビティー）構造を形成でき、発光素子９１９から取り出される発光スペクトルのピークを急峻かつ高強度にすることができる。したがって、透明膜９３２を有することによって、ＥＬ表示装置の輝度および色純度を高めることができる。なお、透明膜９３２の厚さ（層数）や種類は、画素の発光色ごとに変更することが好ましい。ただし、透明膜９３２を形成しなくても構わない。
次に、絶縁膜９３６を形成する。絶縁膜９３６は、画素の発光領域となる開口部９６８を有する（図１６（Ａ）および図１６（Ｂ）参照。）。絶縁膜９３６は隔壁として機能する。
次に、スペーサ９４０を形成する（図１６（Ａ）および図１６（Ｂ）参照。）。
その後、発光層、発光素子９１９の他方の電極として機能する導電膜などを形成することで、ＥＬ表示装置を作製することができる。該ＥＬ表示装置は、高精細かつ表示品位の高いＥＬ表示装置である。
以下では、図７（Ａ）に示す画素の期間Ｔ３における、トランジスタ９７２のゲート電圧Ｖｇｓの値を計算により求めた。なお、計算には、ＳＩＬＶＡＣＯ社製アナログ回路シミュレータＳｍａｒｔＳｐｉｃｅ、および高精度３次元寄生素子抽出ツールＣｌｅｖｅｒを用いた。
まず、画素における寄生容量を、Ｃｌｅｖｅｒを用いて抽出した。寄生容量の抽出に用いた各膜の厚さを下記の表１に示す。
なお、寄生容量の抽出は、反復計算の誤差が５％以内になるまで計算を行った。また、３Ｄ構造は、ＧＥＯＭＥＴＲＩＣＡＬ ＭＯＤＥのＭＡＮＨＡＴＴＡＮ−ＴＹＰＥとした。また、回路規模は、縦３画素×横３画素のマトリックスとした。
図７（Ａ）に示す画素の期間Ｔ３における、トランジスタ９７２のゲート電圧Ｖｇｓの値の計算は、信号線ＳＬの電位Ｖｄａｔａと電源線ＰＬ２における電位Ｖ０の差Ｖｄａｔａ−Ｖ０を、−１Ｖ（条件１）、−０．５Ｖ（条件２）、０Ｖ（条件３）、０．５Ｖ（条件４）、１Ｖ（条件５）、１．５Ｖ（条件６）とした。条件１乃至条件６における各配線の電位の値は、電源線ＰＬ１の電位Ｖａｎｏを１０Ｖ、発光素子９１９の他方の電極の電位Ｖｃａｔを−４Ｖ、電位ＧＶＤＤを１５Ｖ、電位ＧＶＳＳを−５Ｖとした。なお、電位ＧＶＤＤは、走査線ＧＬ１、走査線ＧＬ２および走査線ＧＬ３にそれぞれ与えられるハイレベルの電位に相当する。また、電位ＧＶＳＳは、走査線ＧＬ１、走査線ＧＬ２および走査線ＧＬ３にそれぞれ与えられるローレベルの電位に相当する。
また、計算における各トランジスタのチャネル長Ｌとチャネル幅Ｗは、トランジスタ９７１ではチャネル長Ｌが２μｍ、チャネル幅Ｗが１．５μｍ、トランジスタ９７２ではチャネル長Ｌが６μｍ、チャネル幅Ｗが２μｍ、トランジスタ９７３ではチャネル長Ｌが２μｍ、チャネル幅Ｗが１．５μｍ、トランジスタ９７４ではチャネル長Ｌが３μｍ、チャネル幅Ｗが１．５μｍ、トランジスタ９７５ではチャネル長Ｌが２μｍ、チャネル幅Ｗが２μｍとした。そして、図６に示した画素が有する全てのトランジスタにおいて、ソース電極またはドレイン電極として機能する導電膜および半導体膜が接している領域と、ゲート電極が形成されている領域と、が重なる領域におけるチャネル長方向の長さを０．７５μｍとした。
期間Ｔ３では、トランジスタ９７２のゲート電圧ＶｇｓはＶｄａｔａ−Ｖ０＋Ｖｔｈとなる。よって、図６に示した画素において、Ｖｇｓ−Ｖｔｈ＝Ｖｄａｔａ−Ｖ０となるため、Ｖｇｓ−Ｖｔｈは、理想的には、しきい値電圧Ｖｔｈの値に関わらず一定の値を有することを説明した。
図１７に、条件１乃至条件６における、計算により得られたＶｇｓ−Ｖｔｈとしきい値電圧Ｖｔｈとの関係を示す。図１７では、横軸をしきい値電圧Ｖｔｈ（Ｖ）、縦軸をＶｇｓ−Ｖｔｈ（Ｖ）とした。図１７より、しきい値電圧Ｖｔｈの値が変化した場合においても、しきい値電圧補正を行わない場合（図１７破線参照。）と比べてＶｇｓ−Ｖｔｈのばらつきは４５％程度に抑えられていることが分かる。
上記計算の結果から、本発明の一態様に係るＥＬ表示装置では、トランジスタ９７２のしきい値電圧Ｖｔｈにばらつき、または変動が生じても、その影響が低減されたトランジスタ９７２のゲート電圧Ｖｇｓに補正できることがわかる。
＜駆動回路について＞
図２２は、本発明の一態様に係る表示装置に適用可能な走査線駆動回路の一例である。また、該走査線駆動回路の構成要素であるシフトレジスタ（Ｇ＿ＳＲとも表記する。）、配線Ｇ２に接続するインバータ（Ｇ２＿ＩＮＶとも表記する。）の端子、および配線Ｇ３に接続するインバータ（Ｇ３＿ＩＮＶとも表記する。）の端子の位置を、図２３（Ａ）、図２３（Ｂ）および図２３（Ｃ）にそれぞれ模式的に示す。
図２４および図２５は、図２３（Ａ）に示すシフトレジスタとして用いることのできる回路の図である。また、当該回路は、図２６および図２７に示すように、一部のトランジスタに第２のゲート電極を有する構成であってもよい。なお、図２６および図２７において、第２のゲート電極は、第１のゲート電極と電気的に接続されている。そのようなトランジスタは、第２のゲート電極を有さない同じ大きさのトランジスタと比べて高いオン電流を有する。したがって、出力信号の電圧振幅を高くした場合でも、走査線駆動回路の占有面積を小さくすることができる。また、図２８（Ａ）および図２８（Ｂ）は、それぞれ配線Ｇ２に接続するインバータおよび配線Ｇ３に接続するインバータとして用いることのできる回路の図である。なお、Ｇ＿ＶＤＤ、Ｇ＿ＶＣＣ１およびＧ＿ＶＣＣ２は、高電源電位を示す。また、Ｇ＿ＶＳＳ、Ｇ＿ＶＥＥ１、Ｇ＿ＶＥＥ２およびＧ＿ＶＥＥ３は低電源電位を示す。
また、図２２に示す走査線駆動回路は、図２９に示す一例のタイミングチャートを適用し、動作させることができる。
＜酸化物半導体膜について＞
以下では、本発明の一態様に用いることのできる半導体膜のうち、酸化物半導体膜について説明する。
酸化物半導体膜は、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体膜は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体膜は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。
ただし、酸化物半導体膜は、インジウムを含む酸化物に限定されない。酸化物半導体膜は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
また酸化物半導体膜は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体膜のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
なお、酸化物半導体膜をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
酸化物半導体膜をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、などとすればよい。
酸化物半導体膜をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
以下では、酸化物半導体膜中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体膜のキャリア密度は、１×１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３未満とする。酸化物半導体膜中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
例えば、酸化物半導体膜中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体膜と隣接する絶縁膜との間におけるシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体膜中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体膜の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体膜の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜の水素濃度を低減するために、隣接する絶縁膜の水素濃度を低減すると好ましい。隣接する絶縁膜の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜の窒素濃度を低減するために、隣接する絶縁膜の窒素濃度を低減すると好ましい。隣接する絶縁膜の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜は、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有してもよい。
酸化物半導体膜は、酸化物半導体膜の積層膜であってもよい。例えば、酸化物半導体膜は、２層構造、３層構造であってもよい。
例えば、酸化物半導体膜が３層構造の場合について説明する。
２層目（中層）は、上述の酸化物半導体膜についての記載を参照する。１層目（下層）および３層目（上層）は、２層目を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体膜である。２層目を構成する酸素以外の元素一種以上、または二種以上から１層目および３層目が構成されるため、１層目と２層目との界面、および２層目と３層目との界面において、界面準位が形成されにくい。
なお、１層目がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％とするとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、２層目がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％とするとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、３層目がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％とするとき、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、３層目は、１層目と同種の酸化物を用いても構わない。
ここで、１層目と２層目との間には、１層目と２層目との混合領域を有する場合がある。また、２層目と３層目との間には、２層目と３層目との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、１層目、２層目および３層目の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
２層目は、１層目および３層目よりも電子親和力の大きい酸化物を用いる。例えば、２層目として、１層目および３層目よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
このとき、ゲート電極に電界を印加すると、１層目、２層目、３層目のうち、電子親和力の大きい２層目にチャネルが形成される。
また、トランジスタのオン電流を大きくするためには、３層目の厚さは小さいほど好ましい。例えば、３層目は、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、３層目は、チャネルの形成される２層目へ、隣接する絶縁膜を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能を有する。そのため、３層目は、ある程度の厚さを有することが好ましい。例えば、３層目の厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
また、信頼性を高めるためには、１層目は厚く、３層目は薄いことが好ましい。具体的には、１層目の厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。１層目の厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、隣接する絶縁膜と１層目との界面からチャネルの形成される２層目までを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、１層目の厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。
例えば、２層目と１層目との間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、２層目と３層目との間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、２層目の水素濃度を低減するために、１層目および３層目の水素濃度を低減すると好ましい。１層目および３層目の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、２層目の窒素濃度を低減するために、１層目および３層目の窒素濃度を低減すると好ましい。１層目および３層目の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
上述の３層構造は一例である。例えば、１層目または３層目のない２層構造としても構わない。
＜モジュール＞
以下では、本発明の一態様の半導体装置を適用した表示モジュールについて、図１８を用いて説明を行う。
図１８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器＞
以下では、本発明の一態様の表示装置が適用された電子機器や照明装置の例について、図面を参照して説明する。
フレキシブルな形状を備える表示装置を適用した電子機器として、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯情報端末（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
また、照明装置や表示装置を、家屋やビルの内壁または外壁や、自動車の内装または外装の曲面に沿って組み込むことも可能である。
図１９（Ａ）は、携帯情報端末の一例を示している。携帯情報端末７４００は、筐体７４０１に組み込まれた表示部７４０２の他、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイク７４０６などを備えている。なお、携帯情報端末７４００は、表示装置を表示部７４０２に用いることにより作製される。
図１９（Ａ）に示す携帯情報端末７４００は、表示部７４０２を指などで触れることで、情報を入力することができる。また、電話を掛ける、または文字を入力するなどのあらゆる操作は、表示部７４０２を指などで触れることにより行うことができる。
また操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦや、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
ここで、表示部７４０２には、本発明の一態様の表示装置が組み込まれている。したがって、湾曲した表示部を備え、かつ信頼性の高い携帯情報端末とすることができる。
図１９（Ｂ）は、リストバンド型の表示装置の一例を示している。携帯表示装置７１００は、筐体７１０１、表示部７１０２、操作ボタン７１０３、および送受信装置７１０４を備える。
携帯表示装置７１００は、送受信装置７１０４によって映像信号を受信可能で、受信した映像を表示部７１０２に表示することができる。また、音声信号を他の受信機器に送信することもできる。
また、操作ボタン７１０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替え、または音声のボリュームの調整などを行うことができる。
ここで、表示部７１０２には、本発明の一態様の表示装置が組み込まれている。したがって、湾曲した表示部を備え、かつ信頼性の高い携帯表示装置とすることができる。
図１９（Ｃ）乃至図１９（Ｄ）は、照明装置の一例を示している。照明装置７２１０、照明装置７２２０はそれぞれ、操作スイッチ７２０３を備える台部７２０１と、台部７２０１に支持される発光部を有する。
図１９（Ｃ）に示す照明装置７２１０の備える発光部７２１２は、凸状に湾曲した２つの発光部が対称的に配置された構成となっている。したがって照明装置７２１０を中心に全方位を照らすことができる。
図１９（Ｄ）に示す照明装置７２２０は、凹状に湾曲した発光部７２２２を備える。したがって、発光部７２２２からの発光を、照明装置７２２０の前面に集光するため、特定の範囲を明るく照らす場合に適している。
また、照明装置７２１０および照明装置７２２０が備える各々の発光部はフレキシブル性を有しているため、当該発光部を可塑性の部材や可動なフレームなどの部材で固定し、用途に合わせて発光部の発光面を自在に湾曲可能な構成としてもよい。
ここで、照明装置７２１０および照明装置７２２０が備える各々の発光部には、本発明の一態様の表示装置が組み込まれている。したがって、湾曲した表示部を備え、かつ信頼性の高い照明装置とすることができる。
図２０（Ａ）に、携帯型の表示装置の一例を示す。表示装置７３００は、筐体７３０１、表示部７３０２、操作ボタン７３０３、引き出し部材７３０４、制御部７３０５を備える。
表示装置７３００は、筒状の筐体７３０１内にロール状に巻かれたフレキシブルな表示部７３０２を備える。表示部７３０２は、遮光層などが形成された第１の基板と、トランジスタなどが形成された第２の基板を有する。表示部７３０２は、筐体７３０１内において常に第２の基板が外側になるように巻かれている。
また、表示装置７３００は制御部７３０５によって映像信号を受信可能で、受信した映像を表示部７３０２に表示することができる。また、制御部７３０５にはバッテリーを備える。また、制御部７３０５にコネクターを備え、映像信号や電力を直接供給する構成としてもよい。
また、操作ボタン７３０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替え等を行うことができる。
図２０（Ｂ）に、表示部７３０２を引き出し部材７３０４により引き出した状態を示す。この状態で表示部７３０２に映像を表示することができる。また、筐体７３０１の表面に配置された操作ボタン７３０３によって、片手で容易に操作することができる。
なお、表示部７３０２を引き出した際に表示部７３０２が湾曲しないよう、表示部７３０２の端部に補強のためのフレームを設けていてもよい。
なお、この構成以外に、筐体にスピーカを設け、映像信号とともに受信した音声信号によって音声を出力する構成としてもよい。
表示部７３０２には、本発明の一態様の表示装置が組み込まれている。したがって、表示部７３０２はフレキシブルでかつ信頼性の高い表示装置であるため、表示装置７３００は軽量でかつ信頼性の高い表示装置とすることができる。
なお、本発明の一態様の表示装置を具備していれば、上記で示した電子機器や照明装置に特に限定されないことは言うまでもない。
実施の形態に示す構成および方法などは、実施の形態に示す他の構成および方法などと適宜組み合わせて用いることができる。
本実施例では、本発明の一態様に係るＥＬ表示装置を作製した。
表２にＥＬ表示装置の仕様を示す。
本発明の一態様に係るＥＬ表示装置は、１３．３インチの表示領域に対し、５億個に近い数のトランジスタを有する。また、４０％を超える高い開口率を有する。
なお、ＥＬ表示装置は、図２２に示した走査線駆動回路を有する。なお、配線Ｇ２に接続するインバータの端子、および配線Ｇ３に接続するインバータの端子の位置は、図２３（Ａ）、図２３（Ｂ）および図２３（Ｃ）にそれぞれ示した通りである。なお、該走査線駆動回路の構成要素であるシフトレジスタには、図２６に示したシフトレジスタを用いた。
図３０に、走査線駆動回路の出力波形を示す。ＧＣＫ１で示したクロック周波数は６４．８ｋＨｚである。このとき、配線Ｇ１の出力信号の振幅電圧は、およそ２０Ｖであった。即ち、本実施例で作製したＥＬ表示装置は、短い選択期間においても、配線Ｇ１を十分に充電できていることがわかる。
図２１にＥＬ表示装置の写真を示す。また、図３１に、ＥＬ表示装置のＲＧＢ各色の色座標を示す。図３１より、ＮＴＳＣ比は８４％より高いことがわかる。よって、図２１および図３１より、本実施例で作製したＥＬ表示装置は、素子の密度が高いにも関わらず、高い表示品位を有することがわかる。
１００ 基板
１０４ 導電膜
１１２ 絶縁膜
１１４ 導電膜
１１６ 導電膜
１１８ 絶縁膜
７００ 基板
７０４ａ 導電膜
７０４ｂ 導電膜
７０６ 半導体膜
７０７ 半導体膜
７１２ａ 絶縁膜
７１２ｂ 絶縁膜
７１４ａ 導電膜
７１４ｂ 導電膜
７１６ａ 導電膜
７１６ｂ 導電膜
７１８ａ 絶縁膜
７１８ｂ 絶縁膜
７１８ｃ 絶縁膜
７１９ 発光素子
７２０ 絶縁膜
７２１ 絶縁膜
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電膜
７８２ 発光層
７８３ 導電膜
７８４ 隔壁
７９１ 導電膜
７９２ 絶縁膜
７９３ 液晶層
７９４ 絶縁膜
７９５ スペーサ
７９６ 導電膜
７９７ 基板
９００ 基板
９０４ａ 導電膜
９０４ｂ 導電膜
９０４ｃ 導電膜
９０４ｄ 導電膜
９０４ｅ 導電膜
９０４ｆ 導電膜
９０６ 半導体膜
９０６ａ 半導体膜
９０６ｂ 半導体膜
９０６ｃ 半導体膜
９０６ｄ 半導体膜
９０８ 絶縁膜
９１２ａ 絶縁膜
９１２ｂ 絶縁膜
９１４ａ 導電膜
９１４ｂ 導電膜
９１４ｃ 導電膜
９１４ｄ 導電膜
９１６ａ 導電膜
９１６ｂ 導電膜
９１６ｃ 導電膜
９１６ｄ 導電膜
９１６ｅ 導電膜
９１６ｆ 導電膜
９１６ｇ 導電膜
９１８ａ 絶縁膜
９１８ｂ 絶縁膜
９１８ｃ 絶縁膜
９１９ 発光素子
９２６ａ 導電膜
９２６ｂ 導電膜
９２６ｃ 導電膜
９２８ 絶縁膜
９２８ａ 開口部
９２８ｂ 開口部
９２８ｃ 開口部
９３２ 透明膜
９３４ 導電膜
９３６ 絶縁膜
９３８ 開口部
９３８ａ 開口部
９３８ｂ 開口部
９３８ｃ 開口部
９３８ｄ 開口部
９３８ｅ 開口部
９３８ｆ 開口部
９３８ｇ 開口部
９４０ スペーサ
９４８ａ 開口部
９４８ｂ 開口部
９４８ｃ 開口部
９５８ 開口部
９６８ 開口部
９７１ トランジスタ
９７２ トランジスタ
９７３ トランジスタ
９７４ トランジスタ
９７５ トランジスタ
９７６ 容量素子
７１００ 携帯表示装置
７１０１ 筐体
７１０２ 表示部
７１０３ 操作ボタン
７１０４ 送受信装置
７２０１ 台部
７２０３ 操作スイッチ
７２１０ 照明装置
７２１２ 発光部
７２２０ 照明装置
７２２２ 発光部
７３００ 表示装置
７３０１ 筐体
７３０２ 表示部
７３０３ 操作ボタン
７３０４ 部材
７３０５ 制御部
７４００ 携帯情報端末
７４０１ 筐体
７４０２ 表示部
７４０３ 操作ボタン
７４０４ 外部接続ポート
７４０５ スピーカ
７４０６ マイク
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (6)

  1. 絶縁表面上の第１の導電膜および第２の導電膜と、
    前記絶縁表面上、前記第１の導電膜上および前記第２の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜を介して前記第１の導電膜と重なる半導体膜と、
    前記半導体膜と接する第３の導電膜と、
    前記半導体膜と接し、前記第１の絶縁膜を介して前記第２の導電膜と重なる第４の導電膜と、
    前記半導体膜上、前記第３の導電膜上および前記第４の導電膜上にあり、厚い領域および薄い領域を有する第２の絶縁膜と、
    前記第２の絶縁膜を介して前記半導体膜と重なる第５の導電膜と、
    前記第２の絶縁膜の薄い領域で前記第４の導電膜と重なる第６の導電膜と、を有することを特徴とする半導体装置。
  2. 絶縁表面上の第１の導電膜および第２の導電膜と、
    前記絶縁表面上、前記第１の導電膜上および前記第２の導電膜上にあり、厚い領域と薄い領域を有する第１の絶縁膜と、
    前記第１の絶縁膜を介して前記第１の導電膜と重なる半導体膜と、
    前記半導体膜と接する第３の導電膜と、
    前記半導体膜と接し、前記第１の絶縁膜の薄い領域で前記第２の導電膜と重なる第４の導電膜と、
    前記半導体膜上、前記第３の導電膜上および前記第４の導電膜上の第２の絶縁膜と、
    前記第２の絶縁膜を介して前記半導体膜と重なる第５の導電膜と、
    前記第２の絶縁膜を介して前記第４の導電膜と重なる第６の導電膜と、を有することを特徴とする半導体装置。
  3. 絶縁表面上の第１の導電膜および第２の導電膜と、
    前記絶縁表面上、前記第１の導電膜上および前記第２の導電膜上にあり、厚い領域と薄い領域を有する第１の絶縁膜と、
    前記第１の絶縁膜を介して前記第１の導電膜と重なる半導体膜と、
    前記半導体膜と接する第３の導電膜と、
    前記半導体膜と接し、前記第１の絶縁膜の薄い領域で前記第２の導電膜と重なる第４の導電膜と、
    前記半導体膜上、前記第３の導電膜上および前記第４の導電膜上にあり、厚い領域および薄い領域を有する第２の絶縁膜と、
    前記第２の絶縁膜を介して前記半導体膜と重なる第５の導電膜と、
    前記第２の絶縁膜の薄い領域で前記第４の導電膜と重なる第６の導電膜と、を有することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記半導体膜が酸化物半導体膜であることを特徴とする半導体装置。
  5. 請求項１乃至請求項３のいずれか一において、
    前記半導体膜が多結晶シリコン膜であることを特徴とする半導体装置。
  6. 前記第２の絶縁膜上、前記第５の導電膜上および前記第６の導電膜上の第３の絶縁膜と、
    前記第３の絶縁膜上にあり、前記第４の導電膜と電気的に接続される表示素子と、を有することを特徴とする請求項１乃至請求項５のいずれか一に記載の半導体装置。
JP2014175043A 2013-09-05 2014-08-29 半導体装置 Active JP6418849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014175043A JP6418849B2 (ja) 2013-09-05 2014-08-29 半導体装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013184153 2013-09-05
JP2013184153 2013-09-05
JP2014107131 2014-05-23
JP2014107131 2014-05-23
JP2014134727 2014-06-30
JP2014134727 2014-06-30
JP2014175043A JP6418849B2 (ja) 2013-09-05 2014-08-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018190677A Division JP6637568B2 (ja) 2013-09-05 2018-10-09 表示装置

Publications (2)

Publication Number Publication Date
JP2016027590A true JP2016027590A (ja) 2016-02-18
JP6418849B2 JP6418849B2 (ja) 2018-11-07

Family

ID=52470783

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2014175043A Active JP6418849B2 (ja) 2013-09-05 2014-08-29 半導体装置
JP2018190677A Active JP6637568B2 (ja) 2013-09-05 2018-10-09 表示装置
JP2019230779A Active JP6730506B2 (ja) 2013-09-05 2019-12-20 表示装置
JP2020114838A Active JP6756066B1 (ja) 2013-09-05 2020-07-02 表示装置
JP2020142411A Active JP7024024B2 (ja) 2013-09-05 2020-08-26 表示装置
JP2022018706A Active JP7228724B2 (ja) 2013-09-05 2022-02-09 表示装置
JP2023019723A Withdrawn JP2023075091A (ja) 2013-09-05 2023-02-13 半導体装置
JP2023207365A Pending JP2024037823A (ja) 2013-09-05 2023-12-08 半導体装置
JP2024100997A Active JP7531072B1 (ja) 2013-09-05 2024-06-24 発光装置

Family Applications After (8)

Application Number Title Priority Date Filing Date
JP2018190677A Active JP6637568B2 (ja) 2013-09-05 2018-10-09 表示装置
JP2019230779A Active JP6730506B2 (ja) 2013-09-05 2019-12-20 表示装置
JP2020114838A Active JP6756066B1 (ja) 2013-09-05 2020-07-02 表示装置
JP2020142411A Active JP7024024B2 (ja) 2013-09-05 2020-08-26 表示装置
JP2022018706A Active JP7228724B2 (ja) 2013-09-05 2022-02-09 表示装置
JP2023019723A Withdrawn JP2023075091A (ja) 2013-09-05 2023-02-13 半導体装置
JP2023207365A Pending JP2024037823A (ja) 2013-09-05 2023-12-08 半導体装置
JP2024100997A Active JP7531072B1 (ja) 2013-09-05 2024-06-24 発光装置

Country Status (5)

Country Link
US (1) US10008513B2 (ja)
JP (9) JP6418849B2 (ja)
KR (4) KR102254796B1 (ja)
DE (2) DE102014217529B4 (ja)
TW (1) TWI669821B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017198992A (ja) * 2016-04-29 2017-11-02 エルジー ディスプレイ カンパニー リミテッド バックプレーン基板及びそれを用いた有機発光表示装置
JP2018078217A (ja) * 2016-11-10 2018-05-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
US10084030B2 (en) 2016-04-29 2018-09-25 Lg Display Co., Ltd. Backplane substrate and organic light emitting diode display using the same
JP2020030370A (ja) * 2018-08-24 2020-02-27 株式会社Ｊｏｌｅｄ 半導体基板および発光装置
WO2022185389A1 (ja) * 2021-03-01 2022-09-09 シャープ株式会社 表示装置
WO2023058594A1 (ja) * 2021-10-08 2023-04-13 株式会社村田製作所 電子素子、および回路装置
WO2023090293A1 (ja) * 2021-11-17 2023-05-25 株式会社村田製作所 電子素子、および回路装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
GB2540334B (en) 2015-04-22 2019-12-11 Flexenable Ltd A control component for a current-driven optical media
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20210115084A (ko) 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326953A (ja) * 1998-05-16 1999-11-26 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2003241687A (ja) * 2002-02-15 2003-08-29 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
JP2007148345A (ja) * 2005-09-13 2007-06-14 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2007212812A (ja) * 2006-02-10 2007-08-23 Epson Imaging Devices Corp 電気光学装置
US20070285591A1 (en) * 2006-06-07 2007-12-13 Samsung Electronics Co., Ltd Liquid crystal display panel and method of manufacturing the same
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
US20120218485A1 (en) * 2009-11-09 2012-08-30 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate
JP2012204077A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置、表示装置の製造方法および電子機器

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6839108B1 (en) 1998-05-16 2005-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4666710B2 (ja) * 1999-01-21 2011-04-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4306142B2 (ja) 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
KR100408345B1 (ko) * 2001-05-22 2003-12-06 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003241667A (ja) 2002-02-19 2003-08-29 Canon Inc 粘着シート及び電子機器
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4586573B2 (ja) * 2005-02-28 2010-11-24 エプソンイメージングデバイス株式会社 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5647757B2 (ja) * 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100864886B1 (ko) * 2007-03-28 2008-10-22 삼성에스디아이 주식회사 평판 표시장치 및 그 제조방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101540072B1 (ko) * 2007-10-16 2015-07-28 삼성디스플레이 주식회사 액정표시장치
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI501319B (zh) * 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102215941B1 (ko) * 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101065412B1 (ko) * 2009-10-06 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101273831B1 (ko) * 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
US9142573B1 (en) * 2010-05-24 2015-09-22 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
US20130112970A1 (en) * 2010-06-07 2013-05-09 Yoshinobu Miyamoto Thin film transistor substrate and fabrication method for the same
CN103069334A (zh) * 2010-08-18 2013-04-24 夏普株式会社 显示装置用基板及其制造方法、显示装置
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
JP5422626B2 (ja) * 2011-10-03 2014-02-19 株式会社半導体エネルギー研究所 半導体装置
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5048164B1 (ja) 2012-03-12 2012-10-17 太平洋セメント株式会社 燃焼灰成型品の製造方法並びに燃料及び還元剤
KR102198029B1 (ko) * 2012-06-15 2021-01-05 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP5652885B2 (ja) 2012-11-28 2015-01-14 オムロンオートモーティブエレクトロニクス株式会社 携帯機
KR102209871B1 (ko) 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5757963B2 (ja) 2013-01-11 2015-08-05 京セラドキュメントソリューションズ株式会社 画像形成装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326953A (ja) * 1998-05-16 1999-11-26 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2003241687A (ja) * 2002-02-15 2003-08-29 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
JP2007148345A (ja) * 2005-09-13 2007-06-14 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP2007212812A (ja) * 2006-02-10 2007-08-23 Epson Imaging Devices Corp 電気光学装置
US20070285591A1 (en) * 2006-06-07 2007-12-13 Samsung Electronics Co., Ltd Liquid crystal display panel and method of manufacturing the same
US20120218485A1 (en) * 2009-11-09 2012-08-30 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
JP2012204077A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置、表示装置の製造方法および電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017198992A (ja) * 2016-04-29 2017-11-02 エルジー ディスプレイ カンパニー リミテッド バックプレーン基板及びそれを用いた有機発光表示装置
US10084030B2 (en) 2016-04-29 2018-09-25 Lg Display Co., Ltd. Backplane substrate and organic light emitting diode display using the same
JP2018078217A (ja) * 2016-11-10 2018-05-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
JP2020030370A (ja) * 2018-08-24 2020-02-27 株式会社Ｊｏｌｅｄ 半導体基板および発光装置
WO2022185389A1 (ja) * 2021-03-01 2022-09-09 シャープ株式会社 表示装置
WO2023058594A1 (ja) * 2021-10-08 2023-04-13 株式会社村田製作所 電子素子、および回路装置
WO2023090293A1 (ja) * 2021-11-17 2023-05-25 株式会社村田製作所 電子素子、および回路装置

Also Published As

Publication number Publication date
TWI669821B (zh) 2019-08-21
KR102254796B1 (ko) 2021-05-24
JP6418849B2 (ja) 2018-11-07
KR102419712B1 (ko) 2022-07-13
JP6637568B2 (ja) 2020-01-29
JP2021005090A (ja) 2021-01-14
KR20200060321A (ko) 2020-05-29
KR102639847B1 (ko) 2024-02-27
JP6756066B1 (ja) 2020-09-16
JP2023075091A (ja) 2023-05-30
DE102014217529A1 (de) 2015-03-05
JP7024024B2 (ja) 2022-02-22
JP2022081483A (ja) 2022-05-31
JP7531072B1 (ja) 2024-08-08
KR20240024141A (ko) 2024-02-23
JP2019054250A (ja) 2019-04-04
JP6730506B2 (ja) 2020-07-29
JP7228724B2 (ja) 2023-02-24
JP2020184086A (ja) 2020-11-12
US10008513B2 (en) 2018-06-26
JP2024037823A (ja) 2024-03-19
KR20220101055A (ko) 2022-07-19
DE102014217529B4 (de) 2024-07-25
KR20150028214A (ko) 2015-03-13
DE102014020047B3 (de) 2021-09-16
JP2020074407A (ja) 2020-05-14
JP2024125356A (ja) 2024-09-18
US20150060845A1 (en) 2015-03-05
TW201515229A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
JP7531072B1 (ja) 発光装置
US11846963B2 (en) Electronic device and driving method thereof
US10423254B2 (en) Semiconductor device and display device having semiconductor device
TW201724181A (zh) 半導體裝置的製造方法
TW201724194A (zh) 半導體裝置的製造方法
US20230317856A1 (en) Semiconductor device
CN112997235B (zh) 显示装置及显示装置的制造方法
US20160115015A1 (en) Semiconductor device, display module, and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181009

R150 Certificate of patent or registration of utility model

Ref document number: 6418849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250