JPH11326953A - 液晶表示装置およびその作製方法 - Google Patents

液晶表示装置およびその作製方法

Info

Publication number
JPH11326953A
JPH11326953A JP10152303A JP15230398A JPH11326953A JP H11326953 A JPH11326953 A JP H11326953A JP 10152303 A JP10152303 A JP 10152303A JP 15230398 A JP15230398 A JP 15230398A JP H11326953 A JPH11326953 A JP H11326953A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
display device
substrate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10152303A
Other languages
English (en)
Other versions
JP4021053B2 (ja
Inventor
Yoshiharu Hirakata
吉晴 平形
Rumo Satake
瑠茂 佐竹
Takeshi Nishi
毅 西
Hideaki Kuwabara
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15230398A priority Critical patent/JP4021053B2/ja
Priority to US09/311,070 priority patent/US6839108B1/en
Publication of JPH11326953A publication Critical patent/JPH11326953A/ja
Application granted granted Critical
Publication of JP4021053B2 publication Critical patent/JP4021053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 従来と比較して入射光がより効率よく反射す
るような光反射膜を備えた新規な液晶表示装置の構成お
よびその作製方法を提供することを課題とする。 【解決手段】 本発明は、誘電体多層膜を光反射膜と
して、その上に透明性導電膜からなる画素電極を形成す
ることで、高い解像度と高い開口率を実現することがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、例えばパソコン、
ワープロ等の電気機器の構成に関し、特に、電気機器に
備えられている液晶表示装置(LCD)および液晶表示
装置における反射膜の作製方法に関するものである。ま
た、本発明は液晶表示装置を具備した電気光学装置に適
用することが可能である。
【0002】なお、本明細書において「半導体装置」と
は、半導体を利用することで機能する装置全てを指して
いる。従って、上記液晶表示装置および電気光学装置も
半導体装置の範疇に含まれる。ただし、明細書中では、
区別しやすいように液晶表示装置や電気光学装置といっ
た言葉を使いわける。
【0003】
【従来の技術】一般に反射型の液晶表示装置が知られて
いる。反射型の液晶表示装置は、透過型の液晶表示装置
と比較して、バックライトを使用しないため消費電力が
少ないといった長所を有している。なお、反射型の液晶
表示装置は、モバイルコンピュータやビデオカメラ用の
直視型表示ディスプレイとしての需要が高まっている。
【0004】図11は従来の構成の一例を示した模式図
である。図11において、基板10と対向基板17の間
には、基板10の上面から薄膜トランジスタ等のスイッ
チング素子11、層間絶縁膜12、画素電極13、配向
膜14、液晶層15、配向膜14、対向電極16の順に
形成されている。また、入射光20は、画素電極で反射
され、反射光21が生じる。なお、図11は模式図であ
るため、全体が示されていないが、基板10の表面に
は、多数のスイッチング素子および多数の画素電極がマ
トリクス状に形成されている。
【0005】反射型の液晶表示装置は、液晶の光学変調
作用を利用して、入射光が画素電極で反射して装置外部
に出力される状態と、入射光が装置外部に出力されない
状態とを選択し、明と暗の表示を行わせ、さらにそれを
組み合わせることで、画像表示を行うものである。な
お、画素電極は、アルミニウム等の光反射率の高い金属
材料からなり、薄膜トランジスタ等のスイッチング素子
に電気的に接続している。
【0006】このような従来の構成、即ち、反射率の高
い金属材料からなる画素電極を反射膜として用いる構成
とした場合、光の反射率に限界(例えばアルミニウム電
極で92%未満)があった。
【0007】
【発明が解決しようとする課題】従来の反射膜(金属材
料からなる画素電極)は、光の反射及び乱反射が十分で
なく、液晶表示装置(特に、直視型の反射型液晶パネ
ル)としての明るさに問題があった。
【0008】また、従来では、反射膜(金属材料からな
る画素電極)上に高い屈折率を有する配向膜を形成する
ことで反射率が低下する問題が生じていた。例えば、蒸
着アルミニウム膜(反射率91.6%)上に配向膜(屈
折率1.6)を設けた場合、計算値では87.4%、実
際の実験結果では、反射率が85〜86%程度にまで低
下していた。また、金属材料として銀を用いた場合、銀
電極の反射率は97.6%と高いが、酸化しやすく、プ
ロセス上用いることは困難であった。
【0009】そこで、本明細書で開示する発明は、上記
問題を解決し、従来と比較して入射光がより効率よく反
射するような反射膜を備えた新規な液晶表示装置の構成
およびその作製方法を提供することを課題とする。
【0010】
【課題を解決するための手段】本明細書中で開示する本
発明の第1の構成は、基板上にスイッチング素子と、前
記スイッチング素子と接続された透明性導電膜からなる
画素電極と、前記画素電極と接して設けられた誘電体多
層膜からなる反射膜とを有することを特徴とする液晶表
示装置である。
【0011】さらに、第2の構成は、基板上に画素電極
と、前記画素電極に接続されているスイッチング素子
と、反射膜とを備えた液晶表示装置であって、前記画素
電極は、透明性導電膜で構成され、前記画素電極の下方
には、誘電体多層膜からなる前記反射膜が設けられてい
ることを特徴とする液晶表示装置である。
【0012】さらに、第3の構成は、基板上に画素電極
と、前記画素電極に接続されているスイッチング素子
と、反射膜とを備えた液晶表示装置であって、前記スイ
ッチング素子には、容量が接続され、前記容量は、透明
性導電膜からなる共通電極と、前記共通電極上の誘電体
膜と、前記誘電体膜上の透明性導電膜からなる前記画素
電極とで構成され、前記共通電極の下方には、誘電体多
層膜からなる前記反射膜が設けられていることを特徴と
する液晶表示装置である。
【0013】上記第3の構成において、前記誘電体膜
は、低屈折率誘電体材料で構成され、前記共通電極及び
前記画素電極は、高屈折率を有する導電材料で構成され
ていることを特徴としている。
【0014】上記各構成において、前記液晶表示装置
は、一対の基板間に液晶が封入され、一方の基板上にマ
トリクス状に配置された前記画素電極と、前記画素電極
に接続されている薄膜トランジスタと、反射膜とを備え
た液晶表示装置であることを特徴としている。
【0015】さらに、第4の構成は、基板上にスイッチ
ング素子を形成する工程と、前記スイッチング素子の上
方に誘電体多層膜からなる反射膜を形成する工程と、前
記反射膜上に透明性導電膜からなる画素電極を形成する
工程とを有することを特徴とする液晶表示装置の作製方
法である。
【0016】さらに、第5の構成は、基板上にスイッチ
ング素子を形成する工程と、前記スイッチング素子を覆
って層間絶縁膜を形成する工程と、前記層間絶縁膜上に
透明性導電膜からなる共通電極を形成する工程と、前記
共通電極上に誘電体多層膜からなる反射膜を形成する工
程と、前記反射膜上に透明性導電膜からなる画素電極を
形成し、前記画素電極と前記誘電体多層膜と前記共通電
極とからなる補助容量を形成する工程とを有することを
特徴とする液晶表示装置の作製方法である。
【0017】上記第4の構成または第5の構成におい
て、前記誘電体多層膜を形成する工程は、スパッタリン
グ法または真空蒸着法を用いて形成する工程であること
を特徴としている。
【0018】さらに、第6の構成は、一対の基板間に液
晶が封入され、一方の基板上に第1の透明電極と、もう
一方の基板上に第2の透明電極と、誘電体多層膜からな
る反射膜とを有することを特徴とする液晶表示装置であ
る。
【0019】前記第6の構成において、前記第1の透明
電極及び前記第2の透明電極は、ストライプ状に配置さ
れ、前記第2の透明電極の下方に誘電体多層膜からなる
反射膜とを有する単純マトリクス型駆動方式の液晶表示
装置である。
【0020】
【発明の実施の形態】図1は本願発明の構成の一例を簡
略化して示した断面図である。
【0021】本発明の液晶表示パネルは、基板110と
対向基板119の間で、基板110の上に、スイッチン
グ素子111、層間絶縁膜112、誘電体多層膜(11
4、115)、画素電極113、配向膜116、液晶層
117、配向膜116、対向電極118がそれぞれ順次
設けられている。
【0022】本発明の第1の特徴は、入射光を反射する
反射膜を誘電体多層膜で構成する点である。この誘電体
多層膜は、低屈折率誘電体膜と高屈折率誘電体膜を交互
に数層〜数十層積層して構成する。なお、本発明の反射
膜として用いる誘電体多層膜は、光による劣化を防ぐ保
護膜としての機能をも果たしている。加えて、本発明の
反射膜、即ち、誘電体多層膜は絶縁性を有するので、層
間絶縁膜としての機能をも果たす。
【0023】上記反射膜に用いる材料は、低屈折率誘電
体膜114としてSiO2 、MgF2 、Na3 AlF6
等を用いることができる。なお、それ以外の低屈折率誘
電体材料として配向膜、アクリル、ポリイミド(屈折率
1.5〜1.6)を用いることもできる。また、高屈折
率誘電体膜115としてTiO2 、ZrO2 、Ta25
、ZnS、ZnSe、ZnTe、Si、Ge、Y23
、Al23 等を用いることができる。また、それ以
外の高屈折率を有する材料としてITO(屈折率1.9
8)等の透明導電体膜を用いることもできる。
【0024】ただし、本発明においては、誘電体多層膜
を反射膜として用いるために、必要とする反射波長帯の
中心波長でλ/4膜となるように誘電体多層膜の膜厚を
調節する必要がある。本明細書中で、λ/4膜とは、屈
折率をn、膜厚d、中心波長をλとした時、nd=λ/
4の関係を満たす膜のことを指している。
【0025】例えば、本発明の反射膜として低屈折率誘
電体膜(SiO2 :屈折率1.43)を用いる場合、可
視光領域(400nm<λ<700nm)でλ/4膜と
なる膜厚範囲は、70nm〜122nmとなる。
【0026】また、本発明の反射膜として高屈折率誘電
体膜(TiO2 :屈折率2.2)を用いる場合、可視光
領域(400nm<λ<700nm)でλ/4膜となる
膜厚範囲は、45.5nm〜79.5nmとなる。
【0027】このように低屈折率誘電体膜及び高屈折率
誘電体膜の膜厚を調節し、低屈折率誘電体膜と高屈折率
誘電体膜を交互に数層積層した誘電体多層膜は、反射光
が干渉効果によって強め合い、効率よく反射率を向上さ
せることができ、反射率の高い波長域を得ることができ
る。
【0028】また、誘電体多層膜の層数に関して、各誘
電体多層膜をλ/4膜とした場合、誘電体多層膜の層数
と最大反射率の関係を表1として示した。本明細書中で
は、下層を低屈折率誘電体膜とし、上層を高屈折率誘電
体膜とした2層を1組と呼ぶ。
【0029】
【表1】
【0030】表1から、誘電体多層膜の層数が多い程、
反射率は高くなることが読み取れる。従って、反射率の
高さを優先する場合は3組(6層)、好ましくは4組
(8層)以上積層することが好ましい。
【0031】一方、製造コスト、歩留まりを優先する場
合は、層数を可能な限り少なくすることが好ましい。ま
た、誘電体多層膜を成膜後、コンタクトホールを形成す
るため、プロセス上、誘電体多層膜の総膜厚を薄くする
ことが望ましい。
【0032】また、層間絶縁膜112に低屈折率誘電体
材料を用いた場合、層間絶縁膜112上に接して設けら
れた低屈折率誘電体膜114の有無に関係なく、反射率
はほとんど変化しないという実験結果も得られた。従っ
て、図2(A)に一例を示したように、スイッチング素
子を覆う層間絶縁膜201に低屈折率誘電体膜(SiO
2 、アクリル、ポリイミド等)を用いて、低屈折率誘電
体膜202を一層省略し、層数を少なくする構成とする
ことが好ましい。
【0033】なお、本発明においては、反射膜に誘電体
多層膜を用いる構成であれば、図1の構成に限定されな
い。例えば、透明性及び導電性を有する材料を用いて画
素電極を設け、その上に誘電体多層膜を形成する構成と
してもよいが、その場合、誘電体多層膜の膜厚を考慮す
る必要がある。なぜなら、誘電体多層膜の厚さ(総膜厚
2μm以上)によっては、電圧損失が生じ、液晶のしき
い値特性、応答速度等に影響を与えてしまう。従って、
図1に示したように、入射光を反射する反射膜を誘電体
多層膜で構成し、その上に透明性及び導電性を有する材
料を用いて画素電極を設ける構成とすることが好まし
い。なお、誘電体多層膜上に画素電極を設けた構成とし
た場合、多層、例えば12層以上としても液晶のしきい
値特性、応答速度等には全く影響がない。
【0034】上記画素電極113は、層間絶縁膜112
及び誘電体多層膜を介してマトリクス状に配置され、且
つ、薄膜トランジスタ等のスイッチング素子111に接
続されている。画素電極は、透明性及び導電性を十分有
する材料、例えばITO(インディウム錫酸化物)やS
nO2 (酸化スズ)等で構成する。従って、図2(B)
に示すように、画素電極215(ITO:屈折率1.9
8)を、入射光を反射する反射膜の一部とする構成とす
ると、層数を少なくすることができるため、好ましい。
この場合、画素電極215の膜厚もλ/4膜となるよう
に50.5nm〜88.4nmの範囲で調節する。
【0035】また、本発明において、それぞれの誘電体
膜の膜厚や材料を適宜変更して、選択的に反射波長を設
定する構成とすることは容易である。
【0036】また、従来では、画素電極の隙間にブラッ
クマスク等の遮光膜を形成し、スイッチング素子の光劣
化を防止する必要があったが、本発明においては、画素
電極の隙間の下方に設けられた誘電体多層膜が、斜め方
向からの光に対して確実な遮光機能を果たす。
【0037】また、上記誘電体多層膜を形成する方法と
しては、スパッタリング法または真空蒸着法等が挙げら
れるが、本発明は特に限定されない。本発明において
は、層間絶縁膜上または画素電極上に設ける誘電体多層
膜の膜厚が均一に成膜されることが望ましい。
【0038】図1には、誘電体多層膜を4組、計8層で
構成した例を示した。図1の構成では、従来の金属材料
からなる反射電極と同程度の反射率が得られた。従っ
て、誘電体多層膜の材料、膜厚、層数等を適宜変更すれ
ば、例えば、5組(10層)以上の誘電体多層膜を形成
する構成とすれば、配向膜を積層した構成としても反射
損失が少なく、容易に90%以上の反射率が得られる。
【0039】本発明は、上記誘電体多層膜からなる反射
膜を設けることにより、従来の構成(金属材料からなる
画素電極を反射膜とする)と比較して、光の利用効率を
向上させることができ、且つ、従来問題となっていた配
向膜による反射率の低下を抑えることができる。本発明
を用いると、90%以上の反射率を得ることが可能とな
った。
【0040】
【実施例】〔実施例1〕本実施例では本発明を利用して
反射型LCDの画素マトリクス回路を作製する工程例を
図3、4を用いて説明する。なお、本発明は反射膜に関
する技術であるため、スイッチング素子構造、例えばT
FT構造自体は本実施例に限定されるものではない。
【0041】まず、絶縁表面を有する基板301を用意
する。基板としては、ガラス基板、石英基板、セラミッ
クス基板、半導体基板を用いることができる。本実施例
においてはガラス基板を用いた。次に、基板上に下地膜
(図示しない)を設ける。下地膜は、酸化珪素膜、窒化
珪素膜、窒化酸化珪素膜を100〜300nmの膜厚で
利用することができる。本実施例では、TEOSを原料
に用い、酸化珪素膜を200nmの膜厚に形成する。な
お、石英基板のように十分平坦性を有しているなら、下
地膜は特に設けなくともよい。
【0042】次に、基板または下地膜の上に活性層を形
成する。活性層は膜厚が20〜100 nm(好ましくは25〜70
nm)の結晶性半導体膜(代表的には結晶性珪素膜)で構
成すれば良い。結晶性珪素膜の形成方法は公知の如何な
る手段、例えば、レーザー結晶化、熱結晶化等を用いて
も良いが、本実施例では結晶化の際に結晶化を助長する
触媒元素(ニッケル)を添加している。この技術につい
ては特開平7-130652号公報、特願平8-335152号等に詳細
に記載されている。そして、その結晶性珪素膜を通常の
フォトリソ工程でパターニングして膜厚50nmの活性
層302〜304を得た。なお、本実施例では3つのT
FTのみ記載することになるが実際には100万個以上
のTFTが画素マトリクス回路内に形成される。
【0043】次に、ゲイト絶縁膜305として150 nmの
厚さの酸化珪素膜を形成した。ゲート絶縁膜305とし
ては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜またはこ
れらの積層膜を100〜300nmの膜厚で用いること
ができる。その後、ゲイト絶縁膜上に0.2wt%のスカンジ
ウムを含有させたターゲットを用いてアルミニウムを主
成分とする膜(図示せず)を成膜し、パターニングによ
りゲイト電極の原型となる島状パターンを形成した。
【0044】本実施例では、ここで特開平7-135318号公
報に記載された技術を利用した。なお、詳細は同公報を
参考にすると良い。
【0045】まず、上記島状パターン上にパターニング
で使用したレジストマスクを残したまま、3%のシュウ
酸水溶液中で陽極酸化を行った。この時、白金電極を陰
極として2〜3mVの化成電流を流し、到達電圧は8V
とする。こうして、多孔質状の陽極酸化膜306〜30
8が形成された。
【0046】その後、レジストマスクを除去した後に3
%の酒石酸のエチレングリコール溶液をアンモニア水で
中和した溶液中で陽極酸化を行った。この時、化成電流
は5〜6mVとし、到達電圧は100Vとすれば良い。
こうして、緻密な陽極酸化膜309〜311が形成され
た。
【0047】そして、上記工程によってゲイト電極31
2〜314が画定した。なお、画素マトリクス回路では
ゲイト電極の形成と同時に1ライン毎に各ゲイト電極を
接続するゲイト線も形成されている。(図3(A))
【0048】次に、陽極酸化膜306〜311及びゲイ
ト電極312〜314をマスクとしてゲイト絶縁膜30
5をエッチングする。エッチングはCF4 ガスを用いた
ドライエッチング法により行った。これにより315〜
317で示される様な形状のゲイト絶縁膜が形成され
た。
【0049】そして、陽極酸化膜306〜308をエッ
チングにより除去し、この状態で一導電性を付与する不
純物イオンをイオン注入法またはプラズマドーピング法
により添加する。この場合、画素マトリクス回路をN型
TFTで構成するならばP(リン)イオンを、P型TF
Tで構成するならばB(ボロン)イオンを添加すれば良
い。
【0050】なお、上記不純物イオンの添加工程は2度
に分けて行う。1度目は80keV程度の高加速電圧で
行い、ゲイト絶縁膜315〜317の端部(突出部)の
下に不純物イオンのピークがくる様に調節する。そし
て、2度目は5keV程度の低加速電圧で行い、ゲイト
絶縁膜315〜317の端部(突出部)の下には不純物
イオンが添加されない様に調節する。
【0051】こうしてTFTのソース領域318〜32
0、ドレイン領域321〜323、低濃度不純物領域
(LDD領域とも呼ばれる)324〜326、チャネル
形成領域327〜329が形成された。(図3(B))
【0052】この時、ソース/ドレイン領域は 300〜50
0 Ω/□のシート抵抗が得られる程度に不純物イオンを
添加することが好ましい。また、低濃度不純物領域はT
FTの性能に合わせて最適化を行う必要がある。また、
不純物イオンの添加工程が終了したら熱処理を行い、不
純物イオンの活性化を行った。
【0053】次に、第1の層間絶縁膜330として酸化
珪素膜を 400nmの厚さに形成し、その上にソース電極3
31〜333、ドレイン電極334〜336を形成し
た。(図3(C))また、第1の層間絶縁膜としては酸
化珪素膜の他に酸化窒化珪素あるいは他の絶縁材料を使
用することが可能である。
【0054】なお、本明細書では、図3(C)におい
て、343で示される領域内に構成された素子をスイッ
チング素子(代表的にはTFT、MIM素子でも良い)
と呼ぶ。なお、本明細書中では、この後で形成される層
間絶縁膜337や画素電極をスイッチング素子の構成に
は含まないものとする。
【0055】次に、第2の層間絶縁膜337として酸化
珪素膜を 0.5〜1 μmの厚さに形成する。また、第2の
層間絶縁膜337として、酸化窒化珪素膜、有機性樹脂
膜等を用いることも可能である。有機性樹脂膜として
は、ポリイミド、ポリアミド、ポリイミドアミド、アク
リル等を用いることができる。本実施例では、アクリル
膜を1 μmの厚さに成膜した。(図3(D))
【0056】なお、第2の層間絶縁膜337を形成した
後、CMP研磨等の平坦化処理を施す工程としてもよ
い。平坦化処理する際は、残存する凹凸部の高さ(山の
頂上と谷の底の間の鉛直方向の距離)が後に形成される
画素電極の厚さの10%以内となる条件で行うことが好
ましい。平坦化処理をすることで、後に形成する誘電体
多層膜の膜厚を均一なものとすることができる。
【0057】そして、第2の層間絶縁膜337上に誘電
体多層膜からなる反射膜を形成する。誘電体多層膜34
4は、低屈折率誘電体膜341と高屈折率誘電体膜34
2を、交互に数層〜数十層積層して形成する。なお、そ
れぞれの膜厚は、必要とする反射波長帯の中心波長でλ
/4膜となるように調節する必要がある。
【0058】上記誘電体多層膜344に用いる材料は、
低屈折率誘電体膜341としてSiO2 、MgF2 、N
3 AlF6 等を、また、高屈折率誘電体膜342とし
てTiO2 、ZrO2 、Ta25 、ZnS、ZnS
e、ZnTe、Si、Ge、Y23 、Al23 等を
用いることができる。なお、それ以外の低屈折率誘電体
材料として配向膜、アクリル、ポリイミド(屈折率1.
5〜1.6)を用いることもできる。また、ITO(屈
折率1.98)等の透明導電体膜を用いることもでき
る。
【0059】本実施例では、低屈折率誘電体膜341と
して、SiO2 (屈折率1.43)、高屈折率誘電体膜
342としてTiO2 (屈折率2.2)を用いた。
【0060】可視光領域(400nm<λ<700n
m)でλ/4膜となるように、誘電体多層膜の膜厚を調
節する。上記可視光領域でλ/4膜となるような低屈折
率誘電体膜(SiO2 )の膜厚の範囲は、70nm〜1
22nmである。また、上記可視光領域でλ/4膜とな
るような高屈折率誘電体膜(TiO2 )の膜厚の範囲
は、45.5nm〜79.5nmである。このような膜
厚に調節すると、必要とする反射波長帯の光が干渉効果
によって強め合い効率よく反射させることができる。本
実施例では、誘電体多層膜は、膜厚70nmの低屈折率
誘電体膜341と、膜厚50nmの高屈折率誘電体膜3
42の2層を1組とした時、4組、計8層(960n
m)で構成した。(図4(A))
【0061】なお、上記各誘電体膜の材料や膜厚に限定
されないことは言うまでもなく、それぞれの誘電体膜の
膜厚や材料を適宜変更して、選択的に反射波長を設定す
る構成とするもできる。
【0062】なお、本実施例においては、層間絶縁膜上
に設ける誘電体多層膜の膜厚が均一に成膜されることが
望ましいため、公知の方法である真空蒸着法を用いた。
誘電体多層膜を形成する方法としては、本実施例に限定
されることはなく、他の方法としては、スパッタリング
法等が挙げられる。
【0063】次に、誘電体多層膜341、342および
層間絶縁膜337をエッチングし、コンタクトホールの
形成を行う。本実施例においては、酸溶液である1/1
00に希釈したフッ化水素溶液を用いて誘電体多層膜を
ウェットエッチングした。(図4(B))
【0064】そして、透明性を有する導電性膜、本実施
例ではITO膜を 120nmの厚さに成膜し、パターニング
により画素電極338〜340を形成した。こうして図
4(C)に示す状態が得られた。なお、従来では、画素
電極の隙間にブラックマスク等の遮光膜を形成する必要
があったが、本実施例においては、その必要はなく、画
素電極の隙間の下方に設けられている誘電体多層膜が、
斜め方向からの光に対しても確実な遮光機能を果たし、
スイッチング素子の光劣化を防ぐ。
【0065】次に、配向膜を公知の方法、本実施例で
は、塗布法によって形成した。
【0066】以上の様にして、画素マトリクス回路が完
成した。実際には画素TFTを駆動する駆動回路等も同
一基板上に同時形成される。この様な基板は通常TFT
側基板またはアクティブマトリクス基板と呼ばれる。本
明細書中ではアクティブマトリクス基板のことを第1の
基板と呼ぶことにする。
【0067】第1の基板が完成したら、透明性基板に対
向電極を形成した対向基板(本明細書中ではこの基板を
第2の基板と呼ぶことにする)を貼り合わせ、それらの
間に液晶層を挟持する。こうして、反射型LCDが完成
する。
【0068】なお、このセル組み工程は公知の方法に従
って行えば良い。また、液晶層に二色性色素を分散させ
たり、対向基板にカラーフィルターを設けたりすること
も可能である。その様な液晶層の種類、カラーフィルタ
ーの有無等はどの様なモードで液晶を駆動するかによっ
て変化するので実施者が適宜決定すれば良い。
【0069】上記作製工程によって得られた反射型LC
Dを図1に示す。図1は本実施例の簡略断面図である。
【0070】本実施例で作製された液晶表示パネルは、
基板110と対向基板119の間で、基板110の上
に、スイッチング素子111、層間絶縁膜112、画素
電極113、低屈折率誘電体膜114、高屈折率誘電体
膜115、配向膜116、液晶層117、配向膜11
6、対向電極118がそれぞれ順次設けられている。
【0071】なお、図1は、図3及び図4と対応してお
り、図1中の層間絶縁膜は図3中の第2の層間絶縁膜3
37と対応し、図1中の画素電極113は図3中の画素
電極338〜340と対応し、図1中の低屈折率誘電体
膜114は、図3中の341と対応し、図1中の高屈折
率誘電体膜115は、図3中の342と対応している。
【0072】本実施例(誘電体多層膜+配向膜)におけ
る反射率は、従来(金属薄膜+配向膜)と同程度の反射
率(80〜90%未満)が得られた。このように本実施
例は、金属薄膜に代えて、誘電体多層膜が反射膜として
十分使用可能であることを示した。従って、本実施例に
おける誘電多層膜の層数、材料、膜厚等を適宜変更すれ
ば、従来と比較して反射率を向上させることができる。
例えば、誘電多層膜を5組(10層)とすると計算上、
93.6%(表1参照)が得られ、6組(12層)とす
ると計算上、97.1%が得られる。なお、本実施例の
構成において誘電多層膜の層数を増加させることは容易
である。
【0073】また、本実施例では示さなかったが、対向
基板と対向電極の間にカラーフィルターを配置した構成
としてもよい。
【0074】〔実施例2〕実施例1で示した作製工程で
は、8層からなる誘電体多層膜を形成した例を示した。
本実施例では、第2の層間絶縁膜337として、低屈折
率誘電体材料を用い、7層からなる誘電体多層膜を形成
した例を以下に図2(A)を用いて説明する。なお、途
中(図3(C))までは実施例1に示した反射型LCD
の作製工程と同一であるので、ここでは異なる点のみに
ついて説明する。
【0075】まず、実施例1の作製工程と同一の方法を
用いて、図3(C)の構成を得る。次に、ただし、第2
の層間絶縁膜337として、低屈折率誘電体材料を用い
る。本実施例では、層間絶縁膜201として、膜厚1μ
mのアクリル膜を形成した。
【0076】なお、後に形成する誘電体多層膜を絶縁体
として用いることが可能であるなら、CMP等の平坦化
処理を施し、層間絶縁膜201の膜厚を薄くする構成
は、プロセス上、特にコンタクトホールを容易に形成し
やすくなるため好ましい。
【0077】そして、本実施例では、層間絶縁膜201
上に高屈折率誘電体膜(ZrO2 :膜厚50nm)を形
成した。その後、低屈折率誘電体膜(SiO2 :膜厚7
0nm)202と高屈折率誘電体膜203(ZrO2
膜厚50nm)の組を3組、計6層(720nm)形成
した。可視光領域(400nm<λ<700nm)でλ
/4膜となるように、それぞれ誘電体膜の膜厚を調節す
る。
【0078】本実施例では、低屈折率誘電体膜202と
して、SiO2 (屈折率1.43、膜厚範囲は、70n
m〜122nm)、高屈折率誘電体膜201としてZr
2 (屈折率2.04、膜厚範囲は、49nm〜85.
8nm)を用いた。
【0079】本実施例(SiO2 )以外の低屈折率誘電
体材料として、MgF2 、Na3 AlF6 、配向膜、ア
クリル、またはポリイミド(屈折率1.5〜1.6)を
用いることもできる。また、本実施例(ZrO2 )以外
の高屈折率誘電体材料として、TiO2 、Ta25
ZnS、ZnSe、ZnTe、Si、Ge、Y23
Al23 等を用いることができる。
【0080】そして、実施例1と同様にコンタクトホー
ルを形成し、透明性導電膜からなる画素電極205を形
成した。本実施例における層間絶縁膜201は、低屈折
率を有している。従って、実質的には、低屈折率誘電体
膜と高屈折率誘電体膜の組を4組形成した場合(実施例
1)と同程度の反射率を得ることができる。
【0081】その後、実施例1と同様に、配向膜206
を形成し、第1の基板を作製した。(図2(A))
【0082】このような構成とすることで、誘電体多層
膜の層数及び総膜厚を削減し、実施例1と比較して容易
にコンタクトホールの形成を行うことができた。
【0083】〔実施例3〕実施例1で示した作製工程で
は、8層からなる誘電体多層膜を形成した例を示した。
本実施例では、7層の誘電体多層膜を形成し、その上に
高屈折率を有する材料として、画素電極を形成した例を
以下に図2(B)を用いて説明する。なお、途中(図3
(C))までは実施例1に示した反射型LCDの作製工
程と同一であるので、ここでは異なる点のみについて説
明する。
【0084】まず、実施例1の作製工程と同一の方法を
用いて、図3(C)の構成を得る。
【0085】次に、第2の層間絶縁膜337上に低屈折
率誘電体膜212と高屈折率誘電体膜213の組を3
組、計6層成膜し、その上に低屈折率誘電体膜を1層成
膜して誘電体多層膜214(7層)を形成した。
【0086】本実施例では、低屈折率誘電体膜(SiO
2 :膜厚70nm)と高屈折率誘電体膜(TiO2 :膜
厚50nm)の組を3組、計6層形成したが、本実施例
の材料、膜厚、層数等に限定されないことは言うまでも
ない。ただし、効率よく反射率を得るためには、可視光
領域(400nm<λ<700nm)でλ/4膜となる
ように、それぞれ誘電体膜の膜厚を調節することが好ま
しい。
【0087】そして、実施例1と同様にコンタクトホー
ルを形成し、高屈折率を有した透明性導電膜からなる画
素電極215(膜厚60nm)を形成した。本実施例に
おける透明性導電膜は、反射膜の一部として用いるた
め、可視光領域(400nm<λ<700nm)でλ/
4膜となるように、画素電極の膜厚を50.5nm〜8
8.4nmの範囲で調節することが好ましい。このよう
な膜厚とすることで、実質的には、低屈折率誘電体膜と
高屈折率誘電体膜の組を4組形成した場合(実施例1)
と同程度の反射率を得ることができる。
【0088】その後、実施例1と同様に、配向膜216
を形成し、第1の基板を作製した。(図2(B))
【0089】このような構成とすることで、誘電体多層
膜の層数及び総膜厚を削減し、実施例1と比較して容易
にコンタクトホールの形成を行うことができた。
【0090】なお、本実施例と実施例2と組合わせて、
さらに層数を削減する構成とすることは容易である。こ
の場合、層間絶縁膜と、6層の誘電体多層膜214と、
画素電極215とで、実施例1と同程度の反射率を得る
ことができる。
【0091】〔実施例4〕実施例1で示した作製工程で
は、8層からなる誘電体多層膜を形成した例を示した。
本実施例では、画素電極と誘電体多層膜を用いて補助容
量を形成する例を図5を用いて以下に説明する。なお、
途中(図3(C))までは実施例1に示した反射型LC
Dの作製工程と同一であるので、ここでは異なる点のみ
について説明する。
【0092】まず、実施例1の作製工程と同一の方法を
用いて、図3(C)の構成を得る。
【0093】次に、層間絶縁膜上に低屈折率誘電体膜5
01と高屈折率誘電体膜502の組を3組、計6層成膜
し、その上に低屈折率誘電体膜を1層成膜し、誘電体多
層膜500を形成した。
【0094】本実施例においては、次に、高屈折率を有
する材料からなる共通電極503(第1の透明性導電
膜)を形成し、パターニングを施す。さらに、低屈折率
誘電体膜を1層形成する。そして、コンタクトホールを
形成し、再度、高屈折率を有する材料からなる第2の透
明性導電膜を形成し、パターニングを施して、画素電極
504を形成した。なお、第1の透明性導電膜からなる
共通電極503は、共通配線と接続する。
【0095】ただし、共通電極503(第1の透明性導
電膜)の膜厚と、画素電極(第2の透明性導電膜)50
4の膜厚は、反射膜の一部として用いるため、可視光領
域(400nm<λ<700nm)でλ/4膜となるよ
うに、50.5〜88.4nmの範囲で調節することが
好ましい。このような膜厚とすることで、実質的には、
低屈折率誘電体膜と高屈折率誘電体膜の組を5組形成し
た場合と同程度の反射率93.6%(計算上)を得るこ
とができる。
【0096】その後、実施例1と同様に、配向膜506
を形成し、第1の基板を作製した。(図5)
【0097】図5に示す構成とすることで、共通電極
(第1の透明性導電膜)503と、低屈折率誘電体膜5
01と、画素電極(第2の透明性導電膜)504とで補
助容量505を形成することができた。この補助容量
は、実用上、十分な容量を得ることができた。
【0098】なお、本実施例と実施例2または実施例3
と組み合わせることは容易である。
【0099】〔実施例5〕実施例4で示した作製工程で
は、画素電極と誘電体多層膜を用いて補助容量を形成す
る例を示した。本実施例では、画素電極604と、低屈
折率誘電体膜601と、透明性導電膜からなる共通電極
602とを用いて補助容量605を形成する例(図6
(A)容量構成1)を以下に説明する。なお、途中(図
3(C))までは実施例1に示した反射型LCDの作製
工程と同一であるので、ここでは異なる点のみについて
説明する。
【0100】まず、実施例1の作製工程と同一の方法を
用いて、図3(C)の構成を得る。
【0101】次に、第1の透明性導電膜からなる膜、例
えばITO膜を成膜し、パターニングして共通電極60
2を得た後、前記共通電極を覆って、低屈折率誘電体膜
601を形成する。この工程を2回繰り返し、反射膜を
形成する。
【0102】次に、コンタクトホールを形成した。本実
施例の構成において、コンタクトホール形成領域には層
間絶縁膜と低屈折率誘電体膜601のみが積層されてお
り、低屈折率誘電体膜を同一材料で構成した場合、エッ
チングを比較的容易に行うことができる。
【0103】次に、高屈折率を有する材料からなる第2
の透明性導電膜を成膜し、パターニングを施して、画素
電極604を形成した。なお、共通電極602は、共通
配線と接続する。
【0104】ただし、共通電極602(第1の透明性導
電膜)の膜厚と、画素電極(第2の透明性導電膜)60
4の膜厚は、反射膜の一部として用いるため、可視光領
域(400nm<λ<700nm)でλ/4膜となるよ
うに50.5〜88.4nmの範囲で調節することが好
ましい。
【0105】その後、実施例1と同様に、配向膜606
を形成し、第1の基板を作製した。(図6(A))
【0106】図6(A)に示す構成とすることで、共通
電極602と、低屈折率誘電体膜601と、画素電極6
04とで補助容量605を形成することができた。な
お、共通電極602は、フロ─ティング状態であっても
容量が形成される。従って、低屈折率誘電体膜601を
間に挟む共通電極602の間にも容量が形成される。な
お、材料、膜の厚さ、積層数等を適宜変更することによ
って、補助容量605を自由に設計することができる。
【0107】なお、本実施例と実施例2または実施例3
と組み合わせることは容易である。
【0108】〔実施例6〕実施例5で示した作製工程で
は、画素電極と、低屈折率誘電体膜と、透明性導電膜か
らなる共通電極とを用いて補助容量を形成する例を示し
た。本実施例では、さらに大きな補助容量を形成する例
(図6(B)容量構成2)を以下に説明する。なお、途
中(図3(C))までは実施例1に示した反射型LCD
の作製工程と同一であるので、ここでは異なる点のみに
ついて説明する。
【0109】まず、実施例1の作製工程と同一の方法を
用いて、図3(C)の構成を得る。
【0110】次に、第1の透明性導電膜からなる膜、例
えばITO膜を成膜し、パターニングして共通電極61
2を得た後、前記共通電極612を覆って、低屈折率誘
電体膜611を形成する。
【0111】次に、第1のコンタクトホールの形成を行
い、透明性導電膜からなる容量電極613を形成し、ス
イッチング素子のドレイン電極と接続する。
【0112】その後、前記容量電極613を覆って、低
屈折率誘電体膜611を形成する。そして、再度、第1
の透明性導電膜からなる膜、例えばITO膜を成膜し、
パターニングして共通電極612を得た後、前記共通電
極を覆って、低屈折率誘電体膜611を形成する。
【0113】次に、第2のコンタクトホールの形成を行
い、透明性導電膜からなる画素電極614をパターニン
グによって形成し、容量電極613と接続する。
【0114】なお、共通電極612は、共通配線と接続
した。ただし、全ての共通電極を接続する必要はなく、
適宜接続することが望ましい。
【0115】上記工程とすることで得られる構成は、画
素電極614と、低屈折率誘電体膜611と、共通電極
612とで構成される補助容量と、容量電極613と、
低屈折率誘電体膜611と、共通電極612とで構成さ
れる補助容量を形成することができる。
【0116】このように、開口率を下げることなく補助
容量を大きくとれるため、本実施例は、特に、小さな高
精細パネルを用いるプロジェクタ装置に有効である。
【0117】〔実施例7〕本実施例では、アクティブマ
トリクス駆動を行うための半導体素子として、実施例1
で示したTFTとは異なる構造のTFTを利用する場合
の例について説明する。なお、本実施例で説明する構造
のTFTは実施例2〜6に対しても容易に適用すること
ができる。
【0118】実施例1〜6では代表的なトップゲイト型
TFTであるコプレナー型TFTを一例として記載した
が、ボトムゲイト型TFTであっても構わない。図7に
示すのはボトムゲイト型TFTの代表例である逆スタガ
型TFTを用いた例である。
【0119】図7において、701はガラス基板、70
2、703はゲイト電極、704はゲイト絶縁膜、70
5、706は活性層である。活性層705、706は意
図的に不純物を添加しない珪素膜で構成される。
【0120】また、707、708はソース電極、70
9、710はドレイン電極であり、711、712はチ
ャネルストッパー(またはエッチングストッパー)とな
る窒化珪素膜である。即ち、活性層705、706のう
ち、チャネルストッパー711、712の下に位置する
領域が実質的にチャネル形成領域として機能する。
【0121】以上までが逆スタガ型TFTの基本構造で
ある。
【0122】本実施例では、この様な逆スタガ型を有機
性樹脂膜でなる層間絶縁膜713で覆って平坦化し、層
間絶縁膜上に本発明の誘電体多層膜716(低屈折率誘
電体膜717、高屈折率誘電体膜718)を形成し、そ
の上に画素電極714、715を形成し、配向膜719
を成膜する構成とする。
【0123】また、次に本発明の半導体素子として絶縁
ゲイト型電界効果トランジスタ(IGFET)を形成し
た場合の例について説明する。なお、IGFETはMO
SFETとも呼ばれ、シリコンウェハー上に形成された
トランジスタを指す。
【0124】図8において、801はガラス基板、80
2、803はソース領域、804、805はドレイン領
域である。ソース/ドレイン領域はイオン注入で不純物
を添加し、熱拡散させることで形成できる。なお、80
6は素子分離用の酸化物であり、通常のLOCOS技術
を用いて形成できる。
【0125】次に、807はゲイト絶縁膜、808、8
09はゲイト電極、810は第1の層間絶縁膜、81
1、812はソース電極、813、814はドレイン電
極である。その上を第2の層間絶縁膜815で平坦化
し、その平坦面上に本発明の誘電体多層膜818(低屈
折率誘電体膜819、高屈折率誘電体膜820)を形成
し、画素電極816、817を形成する。そして、配向
膜821を成膜する。
【0126】なお、本実施例で示したIGFET、トッ
プゲイト型またはボトムゲイト型TFT以外にも、薄膜
ダイオード、MIM素子、バリスタ素子等を用いたアク
ティブマトリクスディスプレイに対しても本発明は適用
できる。
【0127】以上、本実施例に示した様に、本発明はあ
らゆる構造の半導体素子を用いた反射型LCDに対して
適用可能である。
【0128】〔実施例8〕 実施例1〜7に示した構成
を含む第1の基板(素子形成側基板)を用いてAMLC
Dを構成した場合の例について説明する。ここで本実施
例のAMLCDの外観を図9に示す。
【0129】図9(A)において、901はアクティブ
マトリクス基板であり、画素マトリクス回路902、ソ
ース側駆動回路903、ゲート側駆動回路904が形成
されている。駆動回路はN型TFTとP型TFTとを相
補的に組み合わせたCMOS回路で構成することが好ま
しい。また、905は対向基板である。
【0130】図9(A)に示すAMLCDはアクティブ
マトリクス基板901と対向基板905とが端面を揃え
て貼り合わされている。ただし、ある一部だけは対向基
板905を取り除き、露出したアクティブマトリクス基
板に対してFPC(フレキシブル・プリント・サーキッ
ト)906を接続してある。このFPC906によって
外部信号を回路内部へと伝達する。
【0131】また、FPC906を取り付ける面を利用
してICチップ907、908が取り付けられている。
これらのICチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図9(A)では2個取り付けられているが、1個で
も良いし、さらに複数個であっても良い。
【0132】また、図9(B)の様な構成もとりうる。
図9(B)において図9(A)と同一の部分は同じ符号
を付してある。ここでは図9(A)でICチップが行っ
ていた信号処理を、同一基板上にTFTでもって形成さ
れたロジック回路909によって行う例を示している。
この場合、ロジック回路909も駆動回路903、90
4と同様にCMOS回路を基本として構成される。
【0133】また、カラーフィルターを用いてカラー表
示を行っても良いし、ECB(電界制御複屈折)モー
ド、GH(ゲストホスト)モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。
【0134】〔実施例10〕本願発明の構成は、AML
CD以外にも他の様々な電気光学装置や半導体回路に適
用することができ、上記AMLCD以外の電気光学装置
として、単純マトリクス型駆動方式の液晶表示装置やE
L(エレクトロルミネッセンス)表示装置やイメージセ
ンサ等が挙げられる。
【0135】本実施例では、単純マトリクス型駆動方式
の液晶表示装置に適用した場合の例を以下に示す。
【0136】なお、一般的な単純マトリクス型液晶表示
装置は、X方向のストライプ状電極を有する基板と、Y
方向のストライプ状電極を有する基板とが、液晶層を挟
んでいる構造となっている。また、単純マトリクスで
は、対向するX−Y電極によって直接液晶に電圧を印加
している。
【0137】本実施例では、本発明をSTN反射型液晶
パネルに応用した例を示す。ガラス基板(第1の基板)
上には、誘電体多層膜からなる光反射膜、X方向のスト
ライプ状の第1の透明電極、配向膜が設けられている。
本実施例では、誘電体多層膜からなる光反射膜を透明電
極の下方に設ける構成としたが特に限定されない。もう
一方のガラス基板(第2の基板)上には、Y方向のスト
ライプ状の第2の透明電極、配向膜が設けられている。
ガラス基板の配向膜が設けられた面を内側にして2枚の
ガラス基板を対向し、ガラス基板の間隔はセルギャップ
保持部材によって確保して、この基板の隙間にSTN液
晶が封止している。
【0138】以下、本実施例の反射型液晶パネルの作製
方法を説明する。まず、第1のガラス基板上に、誘電体
多層膜からなる光反射膜を形成する。
【0139】上記反射膜に用いる材料は、低屈折率誘電
体膜としてSiO2 、MgF2 、Na3 AlF6 等を用
いることができる。なお、それ以外の低屈折率誘電体材
料として配向膜、アクリル、ポリイミド(屈折率1.5
〜1.6)を用いることもできる。また、高屈折率誘電
体膜としてTiO2 、ZrO2 、Ta25 、ZnS、
ZnSe、ZnTe、Si、Ge、Y23 、Al2
3 等を用いることができる。また、それ以外の高屈折率
を有する材料としてITO(屈折率1.98)等の透明
導電体膜を用いることもできる。
【0140】本実施例では、低屈折率誘電体膜として、
SiO2 (屈折率1.43)、高屈折率誘電体膜として
TiO2 (屈折率2.2)を用いた。
【0141】ただし、可視光領域(400nm<λ<7
00nm)でλ/4膜となるように、誘電体多層膜の膜
厚を調節する。上記可視光領域でλ/4膜となるような
低屈折率誘電体膜(SiO2 )の膜厚の範囲は、70n
m〜122nmである。また、上記可視光領域でλ/4
膜となるような高屈折率誘電体膜(TiO2 )の膜厚の
範囲は、45.5nm〜79.5nmである。このよう
な膜厚に調節すると、必要とする反射波長帯の光が干渉
効果によって強め合い効率よく反射させることができ
る。本実施例では、誘電体多層膜は、膜厚70nmの低
屈折率誘電体膜と、膜厚50nmの高屈折率誘電体膜の
2層を1組とした時、4組、計8層(960nm)で構
成した。
【0142】次に、第1の透明電極を形成する。本実施
例では、ITO膜を100nm膜厚に成膜し、パターニ
ングして、ストライプ状の透明電極を形成する。透明電
極は紙面に垂直な方向に延在する構造となっている。
【0143】次に、配向膜を形成する。配向膜材料には
ポリイミド系の垂直配向膜を用いる。このポリイミド系
の垂直配向膜をスピンコート法、フレキソ印刷法もしく
はスクリーン印刷法によって第1の基板上に形成する。
【0144】そして、もう一方のガラス基板(第2の基
板)に対する処理を説明する。第2の基板上にカラーフ
ィルタを形成し、次にカラーフィルタをアクリル樹脂、
エポキシ樹脂からなる保護膜を形成する。本実施例で
は、保護膜を厚さ1μmのアクリル樹脂で形成する。
【0145】次に、ITO(インディウム錫酸化物)や
SnO2(酸化スズ)等の透明導電膜でなる第2の透明
電極を形成する。本実施例では、スパッタリング法によ
ってITO膜を成膜しパターニングして、ストライプ状
の第2の透明電極を形成した。そして、ポリイミド系の
垂直配向膜でなる配向膜を形成する。
【0146】次に、第1の基板および第2の基板に設け
られた配向膜それぞれにラビング処理を施す。ラビング
方向は、基板の一つの対角線方向とし、かつ第1の基板
と第2の基板を対向した状態で配向膜のラビング方向が
直交するようにする。
【0147】次に、一対の基板の一方に、セルギャップ
材を形成し、基板を貼り合わせるためのシール材を塗布
する。本実施例では、第2の基板側の周縁部に、紫外線
硬化型樹脂でなるシール材を液晶注入口を残して塗布し
た。そして第1の基板と第2の基板を対向させて、セル
ギャップが一定にプレスし、この状態で紫外線を照射し
て、シール材を硬化させる。
【0148】次に、液晶を液晶注入口より注入する。そ
の後、液晶注入口に封止剤を塗布し、紫外線を照射する
ことによって封止剤を硬化させ、液晶をセル内に完全に
封止する。そして、第2の基板の背面に位相差板、偏光
子、前方散乱板をそれぞれ設けた。以上の工程を経て、
フルカラーSTN液晶パネルが完成した。
【0149】なお、少なくとも誘電体多層膜からなる反
射膜を有し、透明電極を有する単純マトリクス型駆動方
式の液晶表示装置であれば、本実施例の構造及び作製工
程に限定されないことはいうまでもない。
【0150】〔実施例10〕実施例8に示したAMLC
Dは、様々な電子機器のディスプレイとして利用され
る。なお、本実施例に挙げる電子機器とは、アクティブ
マトリクス型液晶表示装置を搭載した製品と定義する。
【0151】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図10に示す。
【0152】図10(A)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2001、カメラ部
2002、受像部2003、操作スイッチ2004、表
示装置2005で構成される。本願発明は受像部200
3、表示装置2005等に適用できる。
【0153】図10(B)はヘッドマウントディスプレ
イであり、本体2101、表示装置2102、バンド部
2103で構成される。本発明は表示装置2102に適
用することができる。
【0154】図10(C)は携帯電話であり、本体22
01、音声出力部2202、音声入力部2203、表示
装置2204、操作スイッチ2205、アンテナ220
6で構成される。本願発明は音声出力部2202、音声
入力部2203、表示装置2204等に適用することが
できる。
【0155】図10(D)はビデオカメラであり、本体
2301、表示装置2302、音声入力部2303、操
作スイッチ2304、バッテリー2305、受像部23
06で構成される。本願発明は表示装置2302、音声
入力部2303、受像部2306に適用することができ
る。
【0156】図10(E)はリア型プロジェクターであ
り、本体2401、光源2402、表示装置2403、
ミラー(偏光ビームスプリッタ等)2404、240
5、スクリーン2406で構成される。本発明は表示装
置2403に適用することができる。
【0157】図10(F)はフロント型プロジェクター
であり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
【0158】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、他にも電光掲示盤、宣伝公告用ディスプレイ
などにも活用することができる。
【0159】
【発明の効果】本発明は、反射膜として誘電体多層膜を
用い、材料、膜の厚さ、積層数等を適宜変更することに
よって、容易に反射率を90%以上とすることができ、
広い範囲の電子機器の液晶表示パネルとして適用でき
る。また、本発明の構成を用いることで、配向膜を積層
した状態であっても90〜100%未満の反射率を得る
ことができる。
【0160】特に、本発明の反射型液晶LCDは、誘電
体多層膜を反射膜として、その上に透明性導電膜からな
る画素電極を備えた構成とすることで、高い開口率を実
現することができる。
【0161】また、反射膜である誘電体多層膜を誘電体
として、透明性導電膜からなる画素電極と透明性導電膜
からなる共通電極とで容易に補助容量を形成することが
できる。
【0162】本発明により、従来にない明るく、視認性
の良い表示の液晶パネルを得ることができる。
【図面の簡単な説明】
【図1】 本発明の構成の一例を示す図(実施例1)
【図2】 本発明の構成の一例を示す図(実施例2、
3)
【図3】 本実施例の作製工程の一例を示す図(実施
例1)
【図4】 本実施例の作製工程の一例を示す図(実施
例1)
【図5】 本発明の構成の一例を示す図(実施例4)
【図6】 本発明の構成の一例を示す図(実施例5)
【図7】 本発明の構成の一例を示す図(実施例7)
【図8】 本発明の構成の一例を示す図(実施例7)
【図9】 液晶パネルの外観図を示す図(実施例8)
【図10】 本発明の応用製品の一例を説明するため
の図
【図11】 従来例を示す図
【符号の説明】
110 基板 111 スイッチング素子(TFT) 112 層間絶縁膜 113 画素電極(透明性導電膜) 114 低屈折率誘電体膜 115 高屈折率誘電体膜 116 配向膜 117 液晶層 118 対向電極 119 対向基板 120 入射光 121 反射光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑原 秀明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】基板上にスイッチング素子と、前記スイッ
    チング素子と接続された透明性導電膜からなる画素電極
    と、前記画素電極と接して設けられた誘電体多層膜から
    なる反射膜とを有することを特徴とする液晶表示装置。
  2. 【請求項2】基板上に画素電極と、前記画素電極に接続
    されているスイッチング素子と、反射膜とを備えた液晶
    表示装置であって、前記画素電極は、透明性導電膜で構
    成され、前記画素電極の下方には、誘電体多層膜からな
    る前記反射膜が設けられていることを特徴とする液晶表
    示装置。
  3. 【請求項3】基板上に画素電極と、前記画素電極に接続
    されているスイッチング素子と、反射膜とを備えた液晶
    表示装置であって、前記スイッチング素子には、容量が
    接続され、前記容量は、透明性導電膜からなる共通電極
    と、前記共通電極上の誘電体膜と、前記誘電体膜上の透
    明性導電膜からなる前記画素電極とで構成され、前記共
    通電極の下方には、誘電体多層膜からなる前記反射膜が
    設けられていることを特徴とする液晶表示装置。
  4. 【請求項4】請求項3において、前記誘電体膜は、低屈
    折率誘電体材料で構成され、前記共通電極及び前記画素
    電極は、高屈折率を有する導電材料で構成されているこ
    とを特徴とする液晶表示装置。
  5. 【請求項5】請求項1乃至4のいずれか一において、前
    記液晶表示装置は、一対の基板間に液晶が封入され、一
    方の基板上にマトリクス状に配置された前記画素電極
    と、前記画素電極に接続されている薄膜トランジスタ
    と、反射膜とを備えた液晶表示装置であることを特徴と
    する液晶表示装置。
  6. 【請求項6】基板上にスイッチング素子を形成する工程
    と、前記スイッチング素子の上方に誘電体多層膜からな
    る反射膜を形成する工程と、前記反射膜上に透明性導電
    膜からなる画素電極を形成する工程とを有することを特
    徴とする液晶表示装置の作製方法。
  7. 【請求項7】基板上にスイッチング素子を形成する工程
    と、前記スイッチング素子を覆って層間絶縁膜を形成す
    る工程と、前記層間絶縁膜上に透明性導電膜からなる共
    通電極を形成する工程と、前記共通電極上に誘電体多層
    膜からなる反射膜を形成する工程と、前記反射膜上に透
    明性導電膜からなる画素電極を形成し、前記画素電極と
    前記誘電体多層膜と前記共通電極とからなる補助容量を
    形成する工程とを有することを特徴とする液晶表示装置
    の作製方法。
  8. 【請求項8】請求項6または請求項7において、前記誘
    電体多層膜を形成する工程は、スパッタリング法または
    真空蒸着法を用いて形成する工程であることを特徴とす
    る液晶表示装置の作製方法。
  9. 【請求項9】一対の基板間に液晶が封入され、一方の基
    板上に第1の透明電極と、もう一方の基板上に第2の透
    明電極と、誘電体多層膜からなる反射膜とを有すること
    を特徴とする液晶表示装置。
  10. 【請求項10】請求項9において、前記第1の透明電極
    及び前記第2の透明電極は、ストライプ状に配置され、
    前記第2の透明電極の下方に誘電体多層膜からなる反射
    膜とを有する単純マトリクス型駆動方式の液晶表示装
    置。
JP15230398A 1998-05-16 1998-05-16 半導体装置 Expired - Fee Related JP4021053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15230398A JP4021053B2 (ja) 1998-05-16 1998-05-16 半導体装置
US09/311,070 US6839108B1 (en) 1998-05-16 1999-05-13 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15230398A JP4021053B2 (ja) 1998-05-16 1998-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH11326953A true JPH11326953A (ja) 1999-11-26
JP4021053B2 JP4021053B2 (ja) 2007-12-12

Family

ID=15537586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15230398A Expired - Fee Related JP4021053B2 (ja) 1998-05-16 1998-05-16 半導体装置

Country Status (1)

Country Link
JP (1) JP4021053B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310697B1 (ko) * 1999-09-30 2001-10-18 김순택 반사형 칼라 액정 표시소자
JP2003075828A (ja) * 2001-09-03 2003-03-12 Dainippon Printing Co Ltd 液晶ディスプレイ用反射材およびその製造方法
JP2003255303A (ja) * 2002-02-27 2003-09-10 Victor Co Of Japan Ltd 液晶表示装置
US7123325B2 (en) 2001-03-29 2006-10-17 Nec Lcd Technologies, Ltd Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof
JP2008256821A (ja) * 2007-04-03 2008-10-23 Sony Corp 表示デバイス、光学モジュールおよび投射型表示装置
CN102707536A (zh) * 2011-03-24 2012-10-03 乐金显示有限公司 反射器及具有所述反射器的显示装置
JP2013041131A (ja) * 2011-08-17 2013-02-28 Seiko Epson Corp 電気光学装置及び電子機器
JP2013109367A (ja) * 2000-03-27 2013-06-06 Semiconductor Energy Lab Co Ltd 発光装置、モジュール、電子機器
JP2016027590A (ja) * 2013-09-05 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP2016122201A (ja) * 1999-12-27 2016-07-07 株式会社半導体エネルギー研究所 表示装置
CN110286434A (zh) * 2019-07-08 2019-09-27 武汉敏芯半导体股份有限公司 一种一维光子晶体滤波器
JP2020056813A (ja) * 2018-09-28 2020-04-09 株式会社Jvcケンウッド 光スイッチング素子
CN111258099A (zh) * 2020-02-28 2020-06-09 京东方科技集团股份有限公司 显示面板及显示装置
CN114442377A (zh) * 2022-01-24 2022-05-06 湖南飞优特电子科技有限公司 一种能消除lcd蚀刻纹的膜层

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310697B1 (ko) * 1999-09-30 2001-10-18 김순택 반사형 칼라 액정 표시소자
JP2016122201A (ja) * 1999-12-27 2016-07-07 株式会社半導体エネルギー研究所 表示装置
JP2013109367A (ja) * 2000-03-27 2013-06-06 Semiconductor Energy Lab Co Ltd 発光装置、モジュール、電子機器
US7123325B2 (en) 2001-03-29 2006-10-17 Nec Lcd Technologies, Ltd Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof
US7176994B2 (en) 2001-03-29 2007-02-13 Nec Lcd Technologies, Ltd Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof
US7633580B2 (en) 2001-03-29 2009-12-15 Nec Lcd Technologies, Ltd. Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof
JP2003075828A (ja) * 2001-09-03 2003-03-12 Dainippon Printing Co Ltd 液晶ディスプレイ用反射材およびその製造方法
JP2003255303A (ja) * 2002-02-27 2003-09-10 Victor Co Of Japan Ltd 液晶表示装置
JP2008256821A (ja) * 2007-04-03 2008-10-23 Sony Corp 表示デバイス、光学モジュールおよび投射型表示装置
US9081248B2 (en) 2011-03-24 2015-07-14 Lg Display Ltd. Reflector and display device having the same
CN102707536A (zh) * 2011-03-24 2012-10-03 乐金显示有限公司 反射器及具有所述反射器的显示装置
US10254452B2 (en) 2011-03-24 2019-04-09 Lg Display Co., Ltd. Reflector and display device having the same
JP2013041131A (ja) * 2011-08-17 2013-02-28 Seiko Epson Corp 電気光学装置及び電子機器
JP2016027590A (ja) * 2013-09-05 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020056813A (ja) * 2018-09-28 2020-04-09 株式会社Jvcケンウッド 光スイッチング素子
CN110286434A (zh) * 2019-07-08 2019-09-27 武汉敏芯半导体股份有限公司 一种一维光子晶体滤波器
CN111258099A (zh) * 2020-02-28 2020-06-09 京东方科技集团股份有限公司 显示面板及显示装置
WO2021169703A1 (zh) * 2020-02-28 2021-09-02 京东方科技集团股份有限公司 显示面板及显示装置
CN111258099B (zh) * 2020-02-28 2022-07-26 京东方科技集团股份有限公司 显示面板及显示装置
US11899302B2 (en) 2020-02-28 2024-02-13 Beijing Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN114442377A (zh) * 2022-01-24 2022-05-06 湖南飞优特电子科技有限公司 一种能消除lcd蚀刻纹的膜层

Also Published As

Publication number Publication date
JP4021053B2 (ja) 2007-12-12

Similar Documents

Publication Publication Date Title
US6839108B1 (en) Liquid crystal display device and method of manufacturing the same
JP2000002872A (ja) 液晶表示装置およびその作製方法
JP3617458B2 (ja) 表示装置用基板、液晶装置及び電子機器
JP4223094B2 (ja) 電気光学表示装置
TWI454758B (zh) 偏光器及包括偏光器之顯示裝置
JP3289099B2 (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JP2000267081A (ja) 液晶表示装置
JPH11344726A (ja) 液晶表示装置及び電子機器
JP4749678B2 (ja) 液晶表示装置及びこの製造方法
JP4021053B2 (ja) 半導体装置
US7292293B2 (en) Color filter substrate and manufacturing process therefor, liquid crystal device and manufacturing process therefor, and electronic apparatus
US8570462B2 (en) Polarization element, method for manufacturing the same, and liquid crystal display device
JPH1195687A (ja) 表示装置
KR100610284B1 (ko) 반투과형 표시장치
JP4137233B2 (ja) 半導体装置
JP2000321566A (ja) 液晶表示装置
JP2003330026A (ja) 液晶表示装置
JPH10197859A (ja) カラー液晶表示装置
JP2003195350A (ja) アクティブマトリクス型表示装置
JP4370804B2 (ja) 電気光学装置用基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP4258231B2 (ja) 電気光学装置、およびそれを用いた電子機器
JPH1048627A (ja) 液晶表示素子
KR20030062592A (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
JP2004094198A (ja) 電気光学装置及びその製造方法並びに電子機器
JPH09292628A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees