JP2016025099A - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP2016025099A
JP2016025099A JP2014145779A JP2014145779A JP2016025099A JP 2016025099 A JP2016025099 A JP 2016025099A JP 2014145779 A JP2014145779 A JP 2014145779A JP 2014145779 A JP2014145779 A JP 2014145779A JP 2016025099 A JP2016025099 A JP 2016025099A
Authority
JP
Japan
Prior art keywords
dielectric layer
recess
electrode layer
thickness
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014145779A
Other languages
English (en)
Other versions
JP6446877B2 (ja
Inventor
淳司 青谷
Junji Aotani
淳司 青谷
田中 成明
Shigeaki Tanaka
成明 田中
克行 倉知
Katsuyuki Kurachi
克行 倉知
達男 浪川
Tatsuo Namikawa
達男 浪川
祐基 油川
Sukeki Yukawa
祐基 油川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2014145779A priority Critical patent/JP6446877B2/ja
Priority to US14/799,247 priority patent/US9620291B2/en
Publication of JP2016025099A publication Critical patent/JP2016025099A/ja
Application granted granted Critical
Publication of JP6446877B2 publication Critical patent/JP6446877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/015Special provisions for self-healing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】短絡不良を防止して耐圧性能を向上させた、薄膜キャパシタを提供する。【解決手段】下部電極層2と、下部電極層2上に設けられた誘電体層3と、誘電体層3上に形成された上部電極層4とを備え、誘電体層3の一部に凹部5を有している。凹部5の最外部はテーパー断面形状を有する。凹部5のテーパー断面形状は、(1)凹部5の最外部であってかつ絶縁体構造物の最大高さの50%の位置に接する接線と、(2)誘電体層3と上部電極層4との界面である線と、が成す角度が25度よりも小であるテーパー断面角度を有している。また、凹部5の底部中心6から凹部5の最外部までの距離が、誘電体層3の厚みの20倍以上150倍以下となっている。【選択図】図2

Description

本発明は薄膜キャパシタに関する。
近年の各種電子機器では、電子部品を実装するスペースが縮小される傾向にある。このためキャパシタ(いわゆる「コンデンサ」をいう。)では素子の低背化が要求されている。 キャパシタの低背化には誘電体層を薄くすることが有効である。誘電体層厚を薄くしたキャパシタとして、スパッタリング法等の薄膜形成技術を用いて誘電体層を形成したキャパシタ(以下、「薄膜キャパシタ」という。)が知られている(特許文献1参照。)。特許文献1に記載の薄膜キャパシタは、ベース基板上に、第1の電極層、誘電体層、第2の電極層をこの順に積層して形成されている。
従来の薄膜キャパシタでは、誘電体層厚を薄くしていくと、誘電体層に欠陥が生じて短絡による不良が発生したり、リーク電流が増加したり、耐電圧が低下したりするといった問題があった。ここで誘電体層の「欠陥」とは、誘電体層上や誘電体層内部に存在する異物や、誘電体層のクラックあるいはピンホールのような、誘電体層の正常な構造とは異なる構造を示す部位のことをいう。
特許文献1では、短絡不良の発生、リーク電流の増加、耐電圧の低下という問題は、誘電体層に存在するピンホール部や結晶粒界に起因して発生するとの考えを示している。特許文献1は、この問題の解決手段として、誘電体層のピンホール部や結晶粒界と第1の電極層の間に、第1の電極層を構成する材料を酸化させて絶縁層を形成する技術を開示している。
特許文献2は、下層の導体パターン上に、絶縁層または低誘電体層を積層し、この絶縁層等の上に上層の導体パターンを積層してなる多層配線基板における絶縁層等の欠損部分を補修する技術を開示している。この技術では、絶縁層等の形成後に、下層の導体パターンを一方の電極とした電着法を用いて、絶縁層等の欠損部分に、エポキシ樹脂等の絶縁性材料を付着させている。
特許文献3は、誘電体層のピンホール部などに対して電気泳動法を用いた樹脂絶縁物を形成する製造方法を開示している。
非特許文献1は、導通した欠陥箇所をレーザー照射で焼き切ってOPEN状態にし、実質的に欠陥を修復する技術を開示している。
特開2002−26266号公報 特開2002−185148号公報 特開2008−160040号公報
NTN TECHNICAL REVIEW No.68(2000)p81
特許文献1乃至3の発明者らが開示するように、誘電体層の欠陥をなんらかの方法で修復あるいは排除し、耐圧性能を向上させようとする技術は知られている。しかし、本発明者らはこのような技術を用いても薄膜キャパシタに欠陥修復が十分に実施されない場合があることを見いだした。
例えば、修復部の最外部が急峻なテーパー断面角度を有する場合、あるいは、修復部の端部から欠陥の端部までの距離を近接させざるを得ない場合は、修復部に蓄えられた電荷が、誘電体層との界面を伝わって欠陥に達してしまい、薄膜キャパシタの耐圧は低下する。また、導通した欠陥箇所をレーザー照射で焼き切ってOPEN状態にした場合でも加工部の端部において電荷が伝わることがあった。
本発明は、上記知見に鑑みてなされたものであり、短絡不良を防止して耐圧性能を向上させた薄膜キャパシタを提供することを目的とする。
上記の課題を解決する薄膜キャパシタは、下部電極層と、下部電極層上に設けられた誘電体層と、誘電体層上に形成された上部電極層とを備える。薄膜キャパシタの誘電体層の上部電極層側には凹部が形成されている。この凹部の内部には、欠陥が存在している場合もある。また、凹部の断面構造は、(1)凹部の端部と凹部の最大高さ(凹部の底部における誘電体層厚みの最大値をいう。)の50%の位置に接する接線と、(2)凹部のない領域の誘電体層上面で、凹部のサイズと同等の距離について微小な凹凸を平均化処理した界面である線と、が成す角度(以下、これを「テーパー断面角度」という。)が1度以上、25度よりも小となる、なだらかな断面角度を有している。薄膜キャパシタをこの構造とすることにより、誘電体層の短絡(絶縁破壊)が抑制される効果が得られる。この効果の原因は必ずしも明らかではないが、発明者らは、(1)誘電体層に凹部が形成されることによって、電荷のリークが生じやすい個所(凹部の底部)が形成され、ここで生じた電荷が上部電極層と誘電体層との界面を、凹部の最外部方向へ移動する間に消費されること、(2)凹部の最外部がなだらかな形状を有しているため電界集中が生じにくくなっていること、これら二つによるものと考えている。また、上部電極層には、誘電体層の方向へ向けて、誘電体層の凹部の形状に対応した凸部が形成される場合がある。本発明者らは、このような凸部による急激な電荷の移動を予想していたが、そのような現象は認められなかった。この原因は明確ではないが、上部電極層の凸部と誘電体層との間にショットキーバリアが形成され、凹部の底部で生じた電荷は上部電極層の凸部方向でなく誘電体層と上部電極層との界面方向に移動しやすくなった、という可能性が考えられる。この効果の結果、本願発明の実施により薄膜キャパシタの短絡不良を防止し、充分な容量等の特性を確保することができる。
凹部の底部中心から凹部の最外部までの最短距離は、誘電体層の厚みの20倍以上150倍以下である。さらにこの最短距離は誘電体層の厚みの40倍以上80倍以下であることが特に好ましい。ここで、「凹部の底部中心」とは、誘電体層に形成された凹部の誘電体層表面における中心をいう。底部中心は、凹部を平面視してその幾何学的中心として求めることができる。凹部の最外部に蓄積された電荷は、誘電体層の厚さ方向(電気抵抗値R1を有する)と、界面方向(電気抵抗値R2を有する)と、に移動する可能性がある。本発明者らは、シミュレーションおよび実験を通じてこれらの電気抵抗値を検討した。抵抗値R1とR2との関係は、誘電体層の材料種類によって変動はあるものの、おおむね抵抗値R1がR2の約150倍であった。凹部の底部中心から凹部の最外部までの最短距離(以下、この距離を「Lmin」と表記する。)が、誘電体層の厚みの150倍を超えた場合、薄膜キャパシタに短絡やリーク電流が生じる確率が増加する。これは絶縁体構造物の最外部に蓄積した電荷が、相対的に電気抵抗が低い誘電体層の厚み方向へ流れようとするためと考えられる。また、Lminが誘電体層の厚みの20倍を下回った場合も、薄膜キャパシタに短絡やリーク電流が生じる確率が増加する。これは平面方向での電荷消費が十分でなく絶縁破壊が生じてしまうためと考えられる。このような凹部は、出力を適切に制御した誘電体層へのレーザー加工によって実現される。
誘電体層の凹部の底部には、誘電体層が最も薄い箇所が形成される。この最薄箇所の厚みは、凹部以外の誘電体層の厚みの60%以上90%以下の厚みとすることができる。誘電体層における最薄箇所の厚みをこの範囲に置くことによって、本発明の効果がより高く発揮される。60%を下回った場合、誘電体層や上部電極層の材料等の条件によっては誘電体層の最薄箇所における電荷移動量が必要以上に大きくなる可能性がある。一方、90%を超える厚みとした場合、上部電極層と誘電体層との界面における電荷移動距離が十分でなくなる可能性がある。
本発明によれば、短絡不良を防止して耐圧性能を向上させた薄膜キャパシタを提供することができる。
本発明の実施形態に係る薄膜キャパシタを示した模式的に示した斜視断面図である。 本発明の実施形態に係る薄膜キャパシタを示した模式的に示した模式断面図である。 本発明の実施形態に係る凹部の光学顕微鏡による観察像である。 本発明の実施形態に係る凹部の形成に用いるレーザー装置の模式図である。
以下、図面を参照して、本発明の好適な実施形態について説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
図1は、本発明の実施形態における薄膜キャパシタの断面図である。薄膜キャパシタ1は、下部電極層2、下部電極層2上に形成された誘電体層3、さらにその上に形成された上部電極層4により構成されている。
本実施形態における下部電極層2の材料は、公知の導電性材料を適宜選択することができる。公知の導電性材料とは、たとえば、金属、金属酸化物、導電性有機材料などをいう。特に、下部電極2は低電気抵抗であることが望ましく、機械的強度が高いことが望ましいため、金属材料を用いることが好ましい。中でも、NiやCuは電気抵抗の低い比較的強靭な金属材料であるため好ましい。特に、高温負荷信頼性および耐湿負荷信頼性の見地から、少なくともNiを含んだ導電体であることが望ましい。ここでいうNiを含んだ導電体とは純Ni(Ni99.9%以上)のこと、もしくはNi系の合金のことをいう。Ni系の合金の場合、例えばPt、Pd、Ir、Ru、Rhなどの貴金属元素を含むことが望ましく、その含有量は50wt%以下が望ましい。このような含有率の範囲内であれば、純Niを使用した場合と同等な薄膜キャパシタ1の高温負荷信頼性および耐湿負荷信頼性が得られる。
本実施形態における下部電極層2の形態は、金属を含む導電性の箔、金属を含む焼結体あるいは任意の基板上に形成された導電性薄膜など、各種の形態を選択することができる。下部電極層2は、特に金属多結晶体よりなるNi金属箔であることが好ましい。金属箔にすることで、誘電体層3との熱膨張係数の差を小さくすることが可能となり、薄膜キャパシタ1の容量の減少を抑制することが可能となる。導電性薄膜としては、例えば、Si基板やセラミック基板(図示せず)の上に、下部電極層2としてスパッタリングや蒸着等によってNi電極層を形成して用いてもよい。このような形態の場合、基板は誘電体層3との熱膨張係数差が小さな材料を選択することが望ましい。基板には、例えばNi膜つきのSi基板、Ni膜つきのセラミック基板などを用いることができる。これにより、熱膨張係数差に起因する薄膜キャパシタ1の容量低下を抑制することができる。
本実施形態における下部電極層2の形態は、さらに下部電極層2と誘電体層3との間には異なる導電性材料を介在させたものであってもよい。あるいは、多層電極構造であってもよい。多層電極構造としては、誘電体層3と接する面側にNi電極層を配置した多層電極構造とすることができる。このような多層電極構造は、例えばCu金属箔にNi電極層をスパッタリングや蒸着等によって形成し積み重ねた構造であってもよい。ただし、Ni電極層と誘電体層3とが接している場合は、薄膜キャパシタ1の高温負荷信頼性および耐湿負荷信頼性がさらに向上する。
本実施形態における誘電体層3の材料は、誘電率の大きいペロブスカイト型の酸化物誘電体が好ましい。ペロブスカイト型の誘電体の中でも、鉛を含まないチタン酸バリウム系の誘電体が環境保全の見地から好ましい。チタン酸バリウム系の誘電体の場合、Baサイトの一部をCa、Srなどのアルカリ土類で置換したものを用いてもよい。またTiサイトの一部をZr、Sn、Hfなどの元素で置換したものを用いてもよい。さらに、この誘電体に希土類元素やMn、V、Nb、Taなどを添加してもよい。
本実施形態における誘電体層3の形成は、薄膜形成で通常使用される方法、例えば溶液の塗布、スパッタリング、蒸着、PLD(Pulse Laser Deposition)、CVDなど適宜用いることができる。
本実施形態における誘電体層3の構造は、膜厚が1000nm以下の薄膜であることが好ましい。1000nmを超える場合、単位面積あたりの容量値が減少してしまう虞がある。また膜厚の下限は特にないが、薄くなるに従い絶縁抵抗値が小さくなる。そのため50nm以上は必要と考えられる。以上の絶縁抵抗値と容量の関係を考慮し、薄膜キャパシタ1の好ましい誘電体層3の膜厚の範囲は250nmから1000nmであると考えられる。なお、本実施形態における誘電体層3には、確率論的に回避困難な欠陥が内包されている場合がある。
本実施形態では、誘電体層3を形成した後に凹部5を形成する。凹部5は、誘電体層3の任意の箇所に設けることができる。例えば、誘電体層3に不可避に含まれる欠陥の部分に凹部5を設けてもよい。その場合の欠陥の特定は、例えば、カメラによって誘電体層3の表面画像を取り込み、欠陥に特徴的な形状をパターン認識させて実施することができる。あるいは、あらかじめ電気的に電荷のリーク個所として特定しておいてもよい。
誘電体層3への凹部5の形成には、レーザー照射や化学的あるいは電気的なエッチングなどの方法を用いることができる。中でもレーザー照射による凹部5の形成は、位置制御性を容易に実現することができる。レーザーは、出力の観点からパルスレーザーが好ましい。例えば、YAGレーザーの1064nmまたは532nmの波長によるレーザーや、COレーザー等を適宜使用することができる。レーザーのパルス幅は、ピコ秒からナノ秒の範囲とすることができる。パルスレーザー照射をおこなった誘電体層3では、照射位置近傍で深く誘電体層3が削り取られ、照射位置を中心から外へ向かうにつれて誘電体層3の削り取り量が少なくなってゆく。この結果、端部がなだらかなテーパー形状を有する円形の凹部5が形成される。このとき、レーザーの出力を適宜調整し、なだらかなテーパー断面形状で凹部5が形成されるようにレーザー照射を実施するのが望ましい。レーザー照射位置を固定して出力調整を行うだけでは所望の形状が実現されない場合は、誘電体層3の表面を微小スキャンしながらレーザー照射を実施してもよい。
図3は、本発明の実施形態に係る凹部5の光学顕微鏡による観察像である。観察像には凹部5の底部中心6が明瞭に認められる。この観察事例では、Lminは40μmと計測された。また、レーザー照射後において、凹部5付近の誘電体層は、急冷されることとなり、近傍の結晶状態がアモルファスとなると推定される。このような結晶状態の変化に伴い、誘電体層の電気的特性も変化して断面方向に対する抵抗が上昇し、リークに対して良好な特性が得られるようになると考えられる。また、レーザー照射に伴って誘電体材料のドロップレット(一度溶融し、その後、粒状に固まった誘電体材料をいう。)が生じることもあり、前記ドロップレットが界面方向へのリーク電流を制御する障害物として機能する状況も考えられる。
本実施形態の薄膜キャパシタ1では、凹部5を形成した後に上部電極層4を形成する。本実施形態の上部電極層4の材料は、公知の導電性材料を適宜選択することができる。公知の導電性材料とは、たとえば、金属、金属酸化物、導電性有機材料などをいい、これらを適宜選択することができる。特に、上部電極層4は低電気抵抗であること、機械的強度が高いことが好ましい。そのため、金属を用いることが好ましい。中でもNiやCuは電気抵抗の低い比較的強靭な金属材料であるため好ましい。上部電極層4は、Ni電極層あるいはCu電極層の単層からなっていてもよいが、Ni電極層とCu電極層の二層構造であってもよい。上部電極層4と誘電体層3あるいは絶縁体構造物5との間には、異なる導電性材料を介在させてもよい。上部電極層4にNi電極層を含む場合は、信頼性の見地から、Ni電極層側が誘電体層3に接触していることが望ましい。上部電極層4の全部または一部にNi電極層を用いる場合、下部電極層1と同様に純NiもしくはNi系の合金を用いることができる。Ni系の合金である場合、例えばPt、Pd、Ir、Ru、Rhなどの貴金属元素を含むことが望ましく、その含有量は50wt%以下が望ましい。さらにその厚みは、0.1μm以上2.0μm以下が好ましい範囲である。
本実施形態のNi電極層の上には、Cu電極層が形成されていてもよい。ここでいうCu電極層は純Cu(Cu99.9%以上)、もしくはCu系の合金が好ましい。合金の場合、例えばPt、Pd、Ir、Ru、Rhなどの貴金属元素を含むことが望ましく、その含有量は50wt%以下が望ましい。CuはAuやAgと抵抗率が同等で、工業的に使用し易い特徴がある。そのため電子機器の配線に多く使用されている。またその抵抗率が比較的小さいため、薄膜キャパシタの電極層として使用する場合、等価直列抵抗(ESR)を減少させるといった効果がある。
上部電極層4の形成にあたっては、薄膜形成で通常使用される方法、例えば溶液の塗布、スパッタリング、蒸着、PLD(Pulse Laser Deposition)、CVDなど適宜用いることができる。
以上、本発明の好適な実施形態を説明したが、本発明は上述の実施形態に限定されるものではない。
以下、実施例を挙げて本発明について具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
(実施例1)
100mm×100mmの大きさのNi金属箔上に誘電体層(BaTiO系誘電体)をスパッタリング法により800nmの厚みで成膜した。その後アニールし、Ni金属箔上の誘電体層を結晶化させた。
凹部の最外部から凹部底部中心までの最短距離が17.6μm(誘電体層厚みの22倍)で800mJのパワー、30μmのスポット径で波長532nmのナノ秒パルスによるYAGレーザーで加工したところ、端部のテーパー断面角度が18度、凹部の誘電体層厚みは640nm(凹部以外の80%)であった。その後、上部電極層としてNiとCuとを、この順でそれぞれスパッタリング法により成膜した。
上部電極層形成後、上部電極層のパターニングを行い、340℃の真空中でアニールを行った。このアニールは、Cu電極層の粒子成長のために行った。パターニングを実施した5mm×5mmのキャパシタ素子100個について、以下に示す容量値、絶縁抵抗値の測定を行った。
容量値はAgilent社製LCRメーター4284Aを使用し、1kHz、1Vrms、室温(25℃)にて測定を行った。絶縁抵抗値はAgilent社製4339B高抵抗計を使用し、DC4V、室温(25℃)での測定を行った。
その結果、測定点の91%(91/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例2)
凹部の最外部から凹部底部中心までの最短距離が32μm(誘電体層厚みの40倍)で700mJのパワー、50μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は18度であり、凹部の誘電体層厚みは584nm(凹部以外の73%)、測定点の93%(93/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例3)
凹部の最外部から凹部底部中心までの最短距離が56μm(誘電体層厚みの70倍)で700mJのパワー、100μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は12度であり、凹部の誘電体層厚みは544nm(凹部以外の68%)、測定点の97%(97/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例4)
凹部の最外部から凹部底部中心までの最短距離が80μm(誘電体層厚みの100倍)で700mJのパワー、130μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は18度であり、凹部の誘電体層厚みは520nm(凹部以外の65%)、測定点の99%(99/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例5)
凹部の最外部から凹部底部中心までの最短距離が104μm(誘電体層厚みの130倍)で700mJのパワー、150μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は18度であり、凹部の誘電体層厚みは480nm(凹部以外の60%)、測定点の98%(98/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例6)
凹部の最外部から凹部底部中心までの最短距離が120μm(誘電体層厚みの150倍)で400mJのパワー、200μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は10度であり、凹部の誘電体層厚みは512nm(凹部以外の64%)、測定点の94%(94/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例7)
凹部の最外部から凹部底部中心までの最短距離が120μm(誘電体層厚みの150倍)で100mJのパワー、200μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は2度であり、凹部の誘電体層厚みは680nm(凹部以外の85%)、測定点の90%(90/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例8)
凹部の最外部から凹部底部中心までの最短距離が64μm(誘電体層厚みの80倍)で300mJのパワー、100μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は12度であり、凹部の誘電体層厚みは480nm(凹部以外の60%)、測定点の93%(93/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例9)
凹部の最外部から凹部底部中心までの最短距離が64μm(誘電体層厚みの80倍)で250mJのパワー、100μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は7度であり、凹部の誘電体層厚みは616nm(凹部以外の77%)、測定点の79%(79/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例10)
凹部の最外部から凹部底部中心までの最短距離が64μm(誘電体層厚みの80倍)で100mJのパワー、100μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は3度であり、凹部の誘電体層厚みは720nm(凹部以外の90%)、測定点の83%(83/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例11)
凹部の最外部から凹部底部中心までの最短距離が20μm(誘電体層厚みの25倍)で400mJのパワー、30μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は10度であり、凹部の誘電体層厚みは480nm(凹部以外の60%)、測定点の81%(81/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例12)
凹部の最外部から凹部底部中心までの最短距離が20μm(誘電体層厚みの25倍)で100mJのパワー、30μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は4度であり、凹部の誘電体層厚みは720nm(凹部以外の90%)、測定点の80%(80/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例13)
凹部の最外部から凹部底部中心までの最短距離が120μm(誘電体層厚みの150倍)で600mJのパワー、200μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は15度であり、凹部の誘電体層厚みは400nm(凹部以外の50%)、測定点の71%(71/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例14)
凹部の最外部から凹部底部中心までの最短距離が120μm(誘電体層厚みの150倍)で700mJのパワー、200μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は18度であり、凹部の誘電体層厚みは360nm(凹部以外の45%)、測定点の68%(68/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例15)
凹部の最外部から凹部底部中心までの最短距離が24μm(誘電体層厚みの30倍)で80mJのパワー、40μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は1度であり、凹部の誘電体層厚みは736nm(凹部以外の92%)、測定点の75%(75/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(実施例16)
凹部の最外部から凹部底部中心までの最短距離が20μm(誘電体層厚みの25倍)で80mJのパワー、30μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は1度であり、凹部の誘電体層厚みは760nm(凹部以外の95%)、測定点の66%(66/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。
(比較例1)
凹部の最外部から凹部底部中心までの最短距離が12μm(誘電体層厚みの15倍)で50mJのパワー、20μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は0.5度であり、凹部の誘電体層厚みは776nm(凹部以外の97%)、測定点の8%(8/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。これは、凹部が小さくて浅過ぎたため、電荷が平面方向に流れ過ぎてしまったことが原因と考えられる。
(比較例2)
凹部の最外部から凹部底部中心までの最短距離が144μm(誘電体層厚みの180倍)で900mJのパワー、250μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は27度であり、凹部の誘電体層厚みは240nm(凹部以外の30%)、測定点の6%(6/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。これは、凹部が大きくて深過ぎたため、電荷が誘電体層の断面方向に流れてしまったことが原因と考えられる。
(比較例3)
凹部の最外部から凹部底部中心までの最短距離が12μm(誘電体層厚みの15倍)で900mJのパワー、20μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は27度であり、凹部の誘電体層厚みは360nm(凹部以外の45%)、測定点の6%(6/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。これは、凹部が深過ぎたため、電荷が誘電体層の断面方向に流れてしまったことが原因と考えられる。
(比較例4)
凹部の最外部から凹部底部中心までの最短距離が144μm(誘電体層厚みの180倍)で50mJのパワー、250μmのスポット径でレーザー加工した以外は実施例1と同様に作製、測定を実施した。その結果、テーパー断面角度は0.5度であり、凹部の誘電体層厚みは752nm(凹部以外の94%)、測定点の6%(6/100pcs)で、容量値2.5×10−7F以上、絶縁抵抗値5×10+8Ω以上の良品が得られた。これは、凹部が大きくて浅過ぎたため、電荷が平面方向に流れ過ぎてしまったことが原因と考えられる。
以上説明した一連の実施例と比較例とを表1にまとめる。
本発明者らは、実施例と比較例とを通じ、本発明の実施により得られる薄膜キャパシタは、良好な耐圧性能を有していることを確認した。
1 薄膜キャパシタ
2 下部電極層
3 誘電体層
4 上部電極層
5 凹部
6 凹部の底部中心
11 レーザー照射部
12 ステージ
13 レーザー光線

Claims (2)

  1. 下部電極層と、前記下部電極層上に設けられた誘電体層と、前記誘電体層上に形成された上部電極層とを備えた薄膜キャパシタにおいて、
    前記誘電体層上面の一部において凹部を有し、
    前記凹部の断面構造は、(1)前記凹部の端部であってかつ前記凹部の最大高さの50%の位置に接する接線と、(2)前記誘電体層と前記上部電極層との界面である線と、が成す角度が1度以上25度よりも小であるテーパー断面角度を有しており、
    前記凹部の底部中心から最外部までの距離は、前記誘電層の厚みの20倍以上150倍以下である
    ことを特徴とする薄膜キャパシタ。
  2. 前記凹部で前記誘電体層が最も薄い箇所の厚みは、前記凹部以外の前記誘電体層の厚みの60%以上90%以下の厚みを有することを特徴とする請求項1に記載の薄膜キャパシタ。
JP2014145779A 2014-07-16 2014-07-16 薄膜キャパシタ Active JP6446877B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014145779A JP6446877B2 (ja) 2014-07-16 2014-07-16 薄膜キャパシタ
US14/799,247 US9620291B2 (en) 2014-07-16 2015-07-14 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014145779A JP6446877B2 (ja) 2014-07-16 2014-07-16 薄膜キャパシタ

Publications (2)

Publication Number Publication Date
JP2016025099A true JP2016025099A (ja) 2016-02-08
JP6446877B2 JP6446877B2 (ja) 2019-01-09

Family

ID=55075131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014145779A Active JP6446877B2 (ja) 2014-07-16 2014-07-16 薄膜キャパシタ

Country Status (2)

Country Link
US (1) US9620291B2 (ja)
JP (1) JP6446877B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076717A (ja) * 2015-10-15 2017-04-20 Tdk株式会社 電子デバイスシート

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239804A1 (ja) 2018-06-15 2019-12-19 株式会社村田製作所 キャパシタおよびその製造方法
DE102021124259A1 (de) 2021-09-20 2023-03-23 Brückner Maschinenbau GmbH & Co. KG Biaxial-orientierte Polyethylenfolien für das Thermoformen, Verfahren zu ihrer Herstellung, ihre Verwendung, ein Verfahren zum Thermoformen und dessen Produkte

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089161A1 (fr) * 2001-04-27 2002-11-07 Matsushita Electric Industrial Co., Ltd. Condensateur et procede de fabrication de ce condensateur
JP2008243971A (ja) * 2007-03-26 2008-10-09 Tdk Corp 電子部品
JP2013062531A (ja) * 2005-12-12 2013-04-04 Tdk Corp キャパシタおよびその製造方法
JP2015126155A (ja) * 2013-12-27 2015-07-06 Tdk株式会社 薄膜キャパシタ

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464823A (en) 1982-10-21 1984-08-14 Energy Conversion Devices, Inc. Method for eliminating short and latent short circuit current paths in photovoltaic devices
US4510674A (en) 1982-10-21 1985-04-16 Sovonics Solar Systems System for eliminating short circuit current paths in photovoltaic devices
US4510675A (en) 1983-08-03 1985-04-16 Sovonics Solar Systems System for eliminating short and latent short circuit current paths in photovoltaic devices
JPS6164112A (ja) 1984-09-05 1986-04-02 日本電気株式会社 コンデンサの製造方法
JP2686022B2 (ja) 1992-07-01 1997-12-08 キヤノン株式会社 光起電力素子の製造方法
JPH06112081A (ja) 1992-09-30 1994-04-22 Matsushita Electric Ind Co Ltd コンデンサの製造方法
JP3633154B2 (ja) 1996-03-22 2005-03-30 株式会社日立製作所 薄膜型電子源および薄膜型電子源応用機器
JP3989027B2 (ja) 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
JPH0878283A (ja) 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JP3322031B2 (ja) 1994-10-11 2002-09-09 三菱電機株式会社 半導体装置
US5587614A (en) 1995-03-01 1996-12-24 Texas Instruments Incorporated Microplanarization of rough electrodes by thin amorphous layers
JPH1027729A (ja) 1996-07-10 1998-01-27 Matsushita Electric Ind Co Ltd コンデンサの製造方法
TW386289B (en) 1997-07-03 2000-04-01 Matsushita Electronics Corp Capacitance element and manufacturing thereof
TW408345B (en) 1998-04-21 2000-10-11 Matsushita Electric Ind Co Ltd Capacitor and its manufacturing method
US6207522B1 (en) 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6270835B1 (en) 1999-10-07 2001-08-07 Microcoating Technologies, Inc. Formation of this film capacitors
US6433993B1 (en) 1998-11-23 2002-08-13 Microcoating Technologies, Inc. Formation of thin film capacitors
JP2000178793A (ja) 1998-12-16 2000-06-27 Sumitomo Metal Mining Co Ltd 金属ポリイミド基板の製造方法
JP2001356367A (ja) 2000-06-13 2001-12-26 Matsushita Electric Ind Co Ltd 液晶画像表示装置及び画像表示装置用半導体装置の製造方法
JP2002026266A (ja) 2000-07-04 2002-01-25 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法ならびにそれを用いた半導体装置
JP2002043517A (ja) 2000-07-21 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP3671828B2 (ja) 2000-10-03 2005-07-13 松下電器産業株式会社 固体電解コンデンサの製造方法
JP2002185148A (ja) 2000-12-11 2002-06-28 Hitachi Ltd 多層配線基板の層間短絡防止方法および多層配線基板および多層配線基板の製造方法およびこれらを用いた電子機器
JP2002231574A (ja) 2001-02-05 2002-08-16 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法および積層型セラミック電子部品
JP2003011270A (ja) 2001-07-02 2003-01-15 Jsr Corp 導電性箔付き誘電体層およびこれを用いたコンデンサ、ならびにその形成方法
JP2004023078A (ja) * 2002-06-20 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
WO2004040604A1 (ja) 2002-10-30 2004-05-13 Mitsui Mining & Smelting Co.,Ltd. キャパシタ層形成用の誘電体層付銅箔並びにその誘電体層付銅箔を用いたキャパシタ層形成用の銅張積層板及びそのキャパシタ層形成用の誘電体層付銅箔の製造方法
US7319081B2 (en) 2003-02-27 2008-01-15 Tdk Corporation Thin film capacity element composition, high-permittivity insulation film, thin film capacity element, thin film multilayer capacitor, electronic circuit and electronic apparatus
US6958899B2 (en) 2003-03-20 2005-10-25 Tdk Corporation Electronic device
JP3906995B2 (ja) 2003-05-12 2007-04-18 Tdk株式会社 セラミックコンデンサ
JP4269864B2 (ja) 2003-09-25 2009-05-27 株式会社村田製作所 セラミック薄膜の製造方法および積層セラミック電子部品の製造方法
JP2007080931A (ja) * 2005-09-12 2007-03-29 Seiko Epson Corp 半導体装置
JP2007189199A (ja) 2005-12-12 2007-07-26 Tdk Corp キャパシタおよびその製造方法
JP2007247612A (ja) 2006-03-17 2007-09-27 Toyota Motor Corp 内燃機関の制御装置
JP4868234B2 (ja) 2006-12-26 2012-02-01 Tdk株式会社 キャパシタの製造方法
JP2012099529A (ja) 2010-10-29 2012-05-24 Tdk Corp 電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089161A1 (fr) * 2001-04-27 2002-11-07 Matsushita Electric Industrial Co., Ltd. Condensateur et procede de fabrication de ce condensateur
JP2013062531A (ja) * 2005-12-12 2013-04-04 Tdk Corp キャパシタおよびその製造方法
JP2008243971A (ja) * 2007-03-26 2008-10-09 Tdk Corp 電子部品
JP2015126155A (ja) * 2013-12-27 2015-07-06 Tdk株式会社 薄膜キャパシタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076717A (ja) * 2015-10-15 2017-04-20 Tdk株式会社 電子デバイスシート

Also Published As

Publication number Publication date
US20160020030A1 (en) 2016-01-21
JP6446877B2 (ja) 2019-01-09
US9620291B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
KR101854519B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US9972438B2 (en) Laminated ceramic electronic component
JP6102376B2 (ja) 薄膜コンデンサ
JP6015159B2 (ja) 薄膜コンデンサ
KR101120004B1 (ko) 세라믹 전자부품
JP6346910B2 (ja) 積層セラミックコンデンサ及びその製造方法
US11715593B2 (en) Multi-layer ceramic capacitor
JP5287644B2 (ja) 薄膜コンデンサ
JP6446877B2 (ja) 薄膜キャパシタ
JP5263528B2 (ja) キャパシタ構造体及びその製造方法
TWI634573B (zh) 電容器及其製造方法
JP6323005B2 (ja) 薄膜キャパシタ
JP2007110127A (ja) 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板
TWI329327B (en) Screening method for laminated ceramic capacitors
JP6365216B2 (ja) 薄膜キャパシタ
JP6213234B2 (ja) 薄膜キャパシタ
JP5447899B2 (ja) キャパシタ構造体の製造方法
TWI621222B (zh) Capacitor film
JP4183200B2 (ja) 薄膜コンデンサの製造方法
JP2003347155A (ja) 薄膜コンデンサ
JP2005158965A (ja) 薄膜コンデンサおよび薄膜コンデンサ付き回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6446877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150