JP2017076717A

JP2017076717A - 電子デバイスシート

Info

Publication number: JP2017076717A
Application number: JP2015203877A
Authority: JP
Inventors: 淳司青谷; Junji Aotani; 田中　成明; Shigeaki Tanaka; 成明田中; 矢野　義彦; Yoshihiko Yano; 義彦矢野
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2015-10-15
Filing date: 2015-10-15
Publication date: 2017-04-20
Anticipated expiration: 2035-10-15
Also published as: US10014113B2; US20170110250A1; JP6641872B2

Abstract

【課題】機械的ストレスに起因する絶縁破壊が抑制され、優れた耐久性を有する電子デバイスシートを提供すること。【解決手段】一対の電極層と、一対の電極層の間に設けられた誘電体層と、誘電体層の一方の主面上に設けられた絶縁体パッチ材とを備え、絶縁体パッチ材の個数は、上記主面１ｃｍ２あたり、１個以上１０００個以下であり、絶縁体パッチ材の総面積は、上記主面１ｃｍ２あたり、１０μｍ２以上３ｍｍ２以下であることを特徴とする電子デバイスシート。【選択図】図１

Description

本発明は電子デバイスシートに関する。

近年の各種電子機器では、電子部品を実装するスペースが縮小される傾向にある。このためキャパシタ（いわゆる「コンデンサ」をいう。）を含む電子デバイスシートでは素子の低背化が要求されている。電子デバイスシートの低背化には誘電体層の薄層化が有効である。この技術の一つとして、スパッタリング法等の薄膜形成技術を用いて電極層上に薄い誘電体層を形成してキャパシタなどの電子デバイスシートを製造する方法が知られている。しかし誘電体層を薄層化した場合、誘電体層の耐電圧およびリーク特性の低下をもたらす傾向がある。そのため、誘電体層の薄層化に応じて耐電圧およびリーク特性を改善する技術が検討されている。例えば、特許文献１は電子デバイスシートにおける誘電体層の材質とその結晶構造および基板面に対する配向性を最適化することにより、誘電体層のリーク特性と耐電圧とを向上させる技術を開示している。

特開２００４−１６５５９６号公報

特許文献１に代表される従来技術によって、薄い誘電体層のリーク電流が小さく、耐電圧が高い誘電体素子が製造される。しかし、キャパシタの誘電体層（誘電体材料）は圧電特性を伴うため、誘電体層には素子の使用を通じて逆圧電効果による機械的変形が繰り返し生じる。本発明者らは、従来の電子デバイスシート試料の長期信頼性試験を通じ、誘電体層が長期的に機械的変形を繰り返し受けることにより、誘電体層に機械的なストレスが蓄積されること、およびこのストレスが長期的には誘電体層の絶縁破壊の原因となること、を見出した。

本発明は、上記知見に鑑みてなされたものであり、機械的ストレスに起因する絶縁破壊が抑制され、優れた耐久性を有する電子デバイスシートを提供することを目的とする。

本発明の電子デバイスシートは、一対の電極層と、一対の電極層の間に設けられた誘電体層と、誘電体層の一方の主面上に設けられた絶縁体パッチ材とを備え、絶縁体パッチ材の個数は、主面１ｃｍ^２あたり、１個以上１０００個以下であり、絶縁体パッチ材の総面積は、前記主面１ｃｍ^２あたり、１０μｍ^２以上３ｍｍ^２以下である。

上記誘電体層は、中核部を有し、中核部が上記絶縁体パッチ材に覆われていることが好ましい。

上記中核部は、誘電体層表面の凹部若しくは凸部、または誘電体層を貫通する穴であることが好ましい。

上記電子デバイスシートは、上記主面上に２個以上の絶縁体パッチ材を有し、絶縁体パッチ材間の最近接距離は、１００μｍ以上５ｍｍ以下であることが好ましい。

本発明の電子デバイスシートによれば、機械的ストレスに起因する絶縁破壊が抑制され、優れた耐久性を有する。そのため、長期間にわたって特性を維持することができる。

本発明の実施形態に係る電子デバイスシートを模式的に示した斜視断面図である。本発明の実施形態に係る絶縁体パッチ材の光学顕微鏡による観察像である。本発明の実施形態に係る吐出装置の概略図である。

以下、図面を参照して、本発明の好適な実施形態について説明するが、本発明は以下の実施形態に限定されるものではない。なお、同一または同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。

図１は、本発明の一実施形態における電子デバイスシートを模式的に示した斜視断面図である。電子デバイスシート１は、下部電極層２、上部電極層４、下部電極層２と上部電極層４との間に形成された誘電体層３、および誘電体層３の一方の主面上に設けられた絶縁体パッチ材６を備える。以下では、下部電極層２および上部電極層４を併せて一対の電極層とも呼ぶ。なお、電極層における「上部」、「下部」という文言は、誘電体層３との相対的な位置関係を一つの方向から示すものに過ぎない。したがって、本実施形態の上部電極層４が実施品の下部にあり、本実施形態の下部電極層２が実施品の上部にある、という態様も本実施形態の一つである。また、誘電体層３の主面とは、誘電体層において最も面積の大きい一対の対向する面のそれぞれを指す。

本実施形態の電子デバイスシートは、薄膜キャパシタを始め、薄膜キャパシタの上部または下部電極層をスパイラル状にパターニングしてインダクタとしたシート状電子デバイス、薄膜キャパシタの上部または下部電極層をライン状にして抵抗素子としたシート状電子デバイス、薄膜キャパシタの上部または下部電極層を特定の配線形状にしたシート状電子デバイス、誘電体膜を周期状にパターニングして電子バンドギャップ（ＥＢＧ）素子としたシート状電子デバイス、など複数の態様を包含する。

絶縁体パッチ材６は、誘電体層３に蓄積されたチャージおよびストレスを制御（リークまたは調整）するための中心として機能することができる。電子デバイスシートは、使用を通じて誘電体層３に機械的なストレスが蓄積される。ストレスが蓄積された箇所には、誘電体層３の構造にゆがみが生じるため、局所的にチャージ（電荷）が蓄積される傾向がある。蓄積された電荷が保持限度を超えて急激に開放された際に、誘電体層３に絶縁破壊をもたらす場合がある。本実施形態の電子デバイスシート１が機械的ストレスに起因する絶縁破壊を抑制できる理由は必ずしも明らかではないが、本発明者は以下のように考えている。機械的なストレスにより誘電体層３に事後的に蓄積されていく電荷は、まず絶縁体パッチ材６に集約される。絶縁体パッチ材６に集約された電荷は、絶縁体パッチ材６と誘電体層３との界面を伝播して電極層に到達する界面電流として徐々に開放される。このように、機械的なストレスにより誘電体層３に局所的な電荷の蓄積が生じても、蓄積された電荷は急速に開放されることはなく、誘電体層に絶縁破壊を生じさせることはないと考えられる。

絶縁体パッチ材６の個数は、誘電体層３の一方の主面１ｃｍ^２あたり、１個以上１０００個以下である。上記絶縁体パッチ材６の個数は、誘電体層３の一方の主面に存在する絶縁体パッチ材６の個数について、上記主面１ｃｍ^２あたりの平均値として算出したものであってもよい。絶縁体パッチ材６の個数が、主面１ｃｍ^２あたり１個より少ない個数の場合、隣接する絶縁体パッチ材６が離れすぎて、絶縁体パッチ材６同士の共同的な作用が困難となる。ここで、「絶縁体パッチ材６同士の共同的な作用」とは、複数の絶縁体パッチ材６が近接している場合に、一つの絶縁体パッチ材６に蓄積された電荷が、他の絶縁体パッチ材６に伝搬し、電荷が複数の絶縁体パッチ材６に分散されて、誘電体層３を破壊することなく電荷が開放される作用をいう。その作用が抑制されるため、単一の絶縁体パッチ材６にストレスに起因する電荷が集約されやすく、集約された電荷が一度に放出されることによる絶縁破壊が生じやすい。また、主面１ｃｍ^２あたり１０００個より多い個数の場合、電子デバイスシートの長期の使用を通じて、多数の絶縁体パッチ材６に電荷が集約され、電子デバイスシートに大きなエネルギーが蓄積することとなる。その結果、多数の絶縁体パッチ材６から同時に電荷の開放が起こり、大きな電流が流れて電子デバイスシートの絶縁破壊を招くことがある。なお、絶縁体パッチ材６の個数は、例えば、画像認識装置または金属顕微鏡等で誘電体層３を拡大し単位面積当たりの個数を数えて得ることができる。その場合、画像認識装置に画像を取り込み、取り込まれた画像におけるコントラスト差により絶縁体パッチ材６を認識させてもよい。電子デバイスシート１の耐久性がより優れる観点から、絶縁体パッチ材６の個数は、誘電体層３の一方の主面１ｃｍ^２あたり、２個以上１０００個以下であると好ましく、１０個以上３００個以下であるとより好ましく、２０個以上１００個以下であるとさらに好ましい。

絶縁体パッチ材６の総面積は、誘電体層３の一方の主面１ｃｍ^２あたり、１０μｍ^２以上３ｍｍ^２（３００００００μｍ^２）以下である。ここで、絶縁体パッチ材６の面積とは、誘電体層３の主面に平行な面に絶縁体パッチ材６を射影した平面図形の面積とする。絶縁体パッチ材６の面積測定方法としては、走査型電子顕微鏡（ＳＥＭ）での拡大写真におけるコントラスト差をソフトウェアで画像認識させ、絶縁体パッチ材６の輪郭より内側の面積を計算する方法が挙げられる。上記絶縁体パッチ材６の総面積は、誘電体層３の一方の主面に存在する絶縁体パッチ材６の総面積について、上記主面１ｃｍ^２あたりの平均値として算出したものであってもよい。絶縁体パッチ材６の最外部に蓄積された電荷は、基本的に絶縁体パッチ材６と誘電体層との界面方向へ移動することができる。ここで、「絶縁体パッチ材６の最外部」とは、絶縁体パッチ材６と誘電体層３との断面を観察した場合における絶縁体パッチ材６の終端であり、絶縁体パッチ材６と誘電体層３との積層方向から観察した場合における、上記終端の連続によってなる絶縁体パッチ材６と誘電体層３との境界をいう。本発明者らは、シミュレーションおよび実験を通じてこれらの電気抵抗を検討した。絶縁体パッチ材６の総面積が、誘電体層３の一方の主面１ｃｍ^２あたり、３ｍｍ^２より大きい場合、電子デバイスシート１に短絡またはリーク電流が生じる確率が増加する。絶縁体パッチ材６が大きいと、絶縁体パッチ材６の最外部に蓄積した電荷が絶縁体パッチ材６の中心へ向かう、誘電体層３との界面に沿った移動距離が長くなる。これは界面の電気抵抗が高くなるのと同義である。本発明者らのシミュレーション結果によれば、絶縁体パッチ材６の総面積が３ｍｍ^２を超えた場合の界面の電気抵抗は、薄膜キャパシタとして通常用いられる厚み（０．０１〜０．１ｍｍ程度）を想定した場合の、誘電体層３の厚み方向の電気抵抗を超える傾向にある。以上の結果により、相対的に電気抵抗が低い誘電体層３の厚み方向へ流れようとするためと考えられる。一方、絶縁体パッチ材６の総面積が、誘電体層３の一方の主面１ｃｍ^２あたり、１０μｍ^２を下回った場合も、電子デバイスシート１に短絡またはリーク電流が生じる確率が増加する。これは誘電体層３の平面方向での電荷消費が十分でなく、消費されなかった電荷が誘電体層３の厚み方向へ流れようとするためと考えられる。電子デバイスシート１の耐久性がより優れる観点から、絶縁体パッチ材６の総面積は、誘電体層３の一方の主面１ｃｍ^２あたり、１０００μｍ^２以上１０００００μｍ^２以下であると好ましく、２０００μｍ^２以上１００００μｍ^２以下であるとより好ましい。

誘電体層３には、中核部５が存在してもよい。中核部５は前記絶縁体パッチ材６で覆われていることが好ましい。中核部５としては、例えば、誘電体層３表面の凹部、凸部、誘電体層３を貫通する穴、などにより構成される。上記凹部、穴の誘電体層表面における形状は特に限定されず、線状、円形、島状またはそのほかの形状であってもよい。凸部は、誘電体層３自体の隆起した部分でもよく、他の誘電体の粒子が誘電体層３にはまり込むことにより形成されていてもよい。クラックは誘電体層３を貫通していない場合は凹部に含まれ、誘電体層３を貫通している場合は穴に含まれる。中核部５が絶縁体パッチ材６で覆われていると、絶縁体パッチ材６が誘電体層により安定に固定されるため、より安定的に集約された電荷を放出することが可能となり、耐久性がさらに向上する。また、上記中核部５は、電気泳動的に絶縁体パッチ材６を形成する場合、絶縁体パッチ材６の形成起点あるいは保持手段にもなりうる。

電子デバイスシート１が、誘電体層３の主面上に２個以上の絶縁体パッチ材６を有する場合、絶縁体パッチ材間の最近接距離は、１００μｍ以上５ｍｍ以下とすることができる。ここで、本明細書において最近接距離とは、２つの絶縁体パッチ材の境界線の間の最短距離をいう。また、誘電体層３の主面上に３個以上の絶縁体パッチ材６を有する場合、最近接距離とは、最も最近接距離の小さい２つの絶縁体パッチ材の間の最近接距離をいう。上記最近接距離が上記数値の範囲にある場合、上述の絶縁体パッチ材６同士の共同的な作用がよりはたらきやすくなり、電子デバイスシート１の耐久性をさらに高めることができる。

絶縁体パッチ材６の１個当たりの平均面積は、電子デバイスシートの耐久性をさらに高める観点から、１０〜１２０００００μｍ^２であることが好ましい。なお、絶縁体パッチ材６の１個当たりの平均面積は、誘電体層３の一方の主面における絶縁体パッチ材の総面積を絶縁体パッチ材の個数で除した値として算出することができる。

本実施形態における下部電極層２の材料は、公知の導電性材料を適宜選択することができる。公知の導電性材料とは、例えば、金属、金属酸化物、導電性有機材料などをいう。特に、下部電極層２は低電気抵抗であることが望ましく、機械的強度が高いものが望ましいため、金属材料を用いることもできる。中でも、ＮｉおよびＣｕは電気抵抗が低く、比較的強靭であるため好ましい。特に、高温負荷信頼性および耐湿負荷信頼性の見地から、下部電極層２の材料は、少なくともＮｉを含んだ導電体であってもよい。Ｎｉを含んだ導電体としては、純Ｎｉ（Ｎｉ９９．９％以上）、またはＮｉ系の合金が挙げられる。Ｎｉ系の合金は、例えばＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈなどの貴金属元素を含んでいてもよく、貴金属元素の含有量は、合金の全質量を基準として５０質量％以下とすることができる。このような含有量の範囲内であれば、純Ｎｉを使用した場合と同等な電子デバイスシート１の高温負荷信頼性および耐湿負荷信頼性が得られる傾向にある。

本実施形態における下部電極層２の形態は、金属を含む導電性の箔、金属を含む焼結体あるいは任意の導電性薄膜が基板上に形成された電極基板など、各種の形態を選択することができる。下部電極層２は、特に金属多結晶体よりなるＮｉ金属箔であってもよい。金属箔にすることで、下部電極層２と誘電体層３との熱膨張係数の差を小さくすることが可能となり、電子デバイスシート１の容量の減少を抑制することが可能となる。電極基板の基板としては、誘電体層３との熱膨張係数差が小さな材料を選択することが望ましく、例えば、Ｓｉ基板およびセラミック基板（図示せず）が挙げられる。導電性薄膜としては、例えば、スパッタリング、蒸着等によって形成されたＮｉ薄膜等が挙げられる。電極基板としては、例えばＮｉ薄膜つきのＳｉ基板、Ｎｉ薄膜つきのセラミック基板などを用いることができる。これにより、下部電極層２と誘電体層３との熱膨張係数差に起因する電子デバイスシート１の容量低下を抑制することができる。

本実施形態における下部電極層２の形態は、さらに下部電極層２と誘電体層３との間には異なる導電性材料を介在させたものであってもよい。あるいは、下部電極層２は、多層電極構造有していてもよい。多層電極構造としては、誘電体層３と接する面側にＮｉ電極層を配置した多層電極とすることができる。このような多層電極は、例えばＣｕ金属箔上にＮｉ電極層をスパッタリング、蒸着等によって形成し積み重ねた構造であってもよい。Ｎｉ電極層と誘電体層３とが接している場合は、電子デバイスシート１の高温負荷信頼性および耐湿負荷信頼性がさらに向上する。

本実施形態における誘電体層３の材料は、誘電率の大きいペロブスカイト型の酸化物誘電体とすることができる。ペロブスカイト型の誘電体の中でも、鉛を含まないチタン酸バリウム系の誘電体が環境保全の見地から好ましい。チタン酸バリウム系の誘電体の場合、Ｂａサイトの一部をＣａ、Ｓｒなどのアルカリ土類で置換したものを用いてもよい。またＴｉサイトの一部をＺｒ、Ｓｎ、Ｈｆなどの元素で置換したものを用いてもよい。さらに、ペロブスカイト型の酸化物誘電体に希土類元素、Ｍｎ、Ｖ、Ｎｂ、Ｔａなどを添加してもよい。

本実施形態における誘電体層３の形成方法としては、薄膜形成の際に通常使用される方法を用いることができる。そのような方法としては、例えば有機酸塩熱分解法（ＭＯＤ法）等による溶液の塗布、スパッタリング、蒸着、ＰＬＤ（ＰｕｌｓｅＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）などが挙げられる。

本実施形態における誘電体層３の構造は、膜厚が１０００ｎｍ以下の薄膜とすることができる。誘電体層３の膜厚が１０００ｎｍ以下の場合、単位面積あたりの容量値の減少を抑制できるため好ましい。また膜厚の下限は特に限定されないが、誘電体層３の絶縁抵抗値を高く維持する観点から、５０ｎｍ以上が好ましい。以上の絶縁抵抗値と容量の関係を考慮し、電子デバイスシート１の好ましい誘電体層３の膜厚の範囲は２５０ｎｍから１０００ｎｍであると考えられる。また、誘電体層３の結晶構造は、多結晶とすることができる。

本実施形態における中核部５は、成膜後の誘電体層３にレーザー等の電磁波を照射することによって形成してもよい。また、硬質なセラミック粉体などを衝突させて物理的に形成してもよい。誘電体層３の帯電領域に粒子を付着させて形成してもよい。例えば、適宜容器の中に粒子と誘電体層３が形成された試料とを共存させて両者を接触させて形成してもよい。この接触を、粒子を気体中に噴霧流動させたガス流動で行ってもよいし、純水または有機溶媒の中に粒子を分散させた液槽中で行ってもよい。また、誘電体層３の成膜プロセス中に粒子を滞留させて誘電体層３に付着させてもよい。

本実施形態では、誘電体層３を形成した後に絶縁体パッチ材６を形成する。絶縁体パッチ材６を形成する前に、誘電体層３の表面に表面処理あるいは物理洗浄等を行ってもよい。表面処理としては酸またはアルカリによるエッチング、プラズマによるエッチングなどが挙げられる。物理洗浄としては超音波洗浄、研磨などが挙げられる。これらの処理により、誘電体層３と絶縁体パッチ材６との界面状態が良好になるため、さらに長期的に電気特性が安定となる。

図２は、本実施形態に係る絶縁体パッチ材６の光学顕微鏡による観察像である。この観察事例では、絶縁体パッチ材６の面積は１００００μｍ^２と計測された。

本実施形態における絶縁体パッチ材６の材料は、絶縁体であれば特に限定されず、有機材料および無機材料のいずれであってもよい。これらは、単独で、あるいは、二種以上を組み合わせて用いてもよい。有機材料としては、アクリル樹脂、エポキシ樹脂、フッ素樹脂、ウレタン樹脂、アミド樹脂、フェノール樹脂、ＰＥＥＫ樹脂、ポリカーボネート樹脂、ポリブタジエン樹脂、ポリイミド樹脂等が挙げられる。無機材料としては、アルミナ、酸化ケイ素、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム等が挙げられる。

絶縁体パッチ材６を形成する方法の一例として、無機セラミック粒子を含む絶縁体パッチ材６を形成する方法を以下に具体的に説明する。この例では、有機溶媒に無機セラミックの微粒子が分散された分散液を吐出液として用いる。無機セラミックとしては、アルミナ、酸化ケイ素、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム等が用いられる。無機セラミックの微粒子の粒径は、例えば３ｎｍ〜２０ｎｍの範囲内としてよい。また、吐出液における無機セラミックの微粒子の含有量は、例えば０．１質量％以上３０質量％以下の範囲内としてよい。有機溶媒としては、例えばキシレン、イソプロピルアルコール、アセトン等が挙げられる。上記分散液は、吐出装置での吐出が容易となるように、適当な樹脂材料を添加した高粘度溶液であってもよい。樹脂材料としては、例えばアクリル樹脂、エポキシ樹脂、フッ素樹脂、ウレタン樹脂、アミド樹脂、フェノール樹脂、ＰＥＥＫ樹脂、ポリカーボネート樹脂、ポリブタジエン樹脂、ポリイミド樹脂等の高抵抗樹脂材料が挙げられる。このような高粘度溶液の塗膜から、樹脂およびこの樹脂に分散された誘電体セラミック粒子を含む絶縁体パッチ材６を形成することができる。

なお、上記のように溶液中の無機セラミックの微粒子の含有量を調整するほか、溶液中に適量の分散剤を添加してもよい。このような分散剤には、公知の界面活性剤を適宜用いることができる。特に、界面活性剤であるアルキルグルコシド、ポリエチレングリコール、脂肪酸ナトリウムなどを用いることができる。あるいは、超音波撹拌によって誘電体セラミック微粒子のモノマーを分散させてもよい。

本実施形態の絶縁体パッチ材６の形成方法の一例として、吐出装置を使用する方法が挙げられる。図３は、本実施形態の吐出装置の一例を示す概略図である。図３に示すように、吐出装置１０は、ステージ１２、ステージ１２に置かれた積層体１５、および積層体１５に絶縁体パッチ材６を形成するための吐出液１３を吐出するように構成された噴射部１１を備える。なお、積層体１５は、上述の下部電極層２上に誘電体層３を形成したものである。

吐出装置１０を用いて、誘電体層３の一方の主面１ｃｍ^２あたり、絶縁体パッチ材６の個数が１個以上１０００個以下、および絶縁体パッチ材６の総面積が１０μｍ^２以上３ｍｍ^２以下となるように、噴射部１１から吐出液１３を、ステージ１２上に置かれた誘電体層３の主面上に吐出する。誘電体層３の主面上に中核部５が存在する場合は、中核部５を狙って吐出液を吐出することが好ましい。あるいは、吐出装置１０において所定の間隔を設定しながら吐出液を噴射吐出させて付着させることもできる。誘電体層３の一方の主面１ｃｍ^２あたりの絶縁体パッチ材６の総面積は、吐出量を制御することにより調整できる。例えば、所定の間隔を設定しながら吐出液を噴射吐出させることにより誘電体層３の一方の主面１ｃｍ^２あたりの絶縁体パッチ材６の個数を１個以上１０００個以下に制御し、絶縁体パッチ材１個あたりの平均面積が２μｍ^２から５０００μｍ^２のとなるよう吐出量を制御することにより、誘電体層３の一方の主面１ｃｍ^２あたりの絶縁体パッチ材６の総面積を１０μｍ^２以上３ｍｍ^２の範囲で調整することができる。

誘電体層３の主面上に付着した吐出液に熱処理を行うことにより、溶媒を除去し、無機セラミックの微粒子を結晶化させて絶縁体パッチ材６を形成することもできる。結晶化は付着した吐出液を５００℃以上の温度で焼成処理することにより行ってもよい。これにより、絶縁体パッチ材６の誘電率を大きくすることも可能である。絶縁体パッチ材６の結晶状態は、ＴＥＭによる観察、またはＦＩＢ−ＳＩＭを利用した断面観察により確認することができる。絶縁体パッチ材６の電気特性の測定は、マイクロプローブつき電流検出型のＡＦＭ（原子間力顕微鏡）を用いて、画像認識させながら測定することができる。

前記絶縁体パッチ材６は、イオン性を持たせた誘電体セラミック粒子を含有する水溶性溶液により、前記中核部５、または人工的なピンホールなどを起点として、電気泳動法を用いて形成することもできる。

前記絶縁体パッチ材６は、マスクスパッタリング法によっても形成することができる。マスクスパッタリング法では、誘電体層３の一方の主面１ｃｍ^２あたり、絶縁体パッチ材６の個数が１個以上１０００個以下、絶縁体パッチ材６の総面積が１０μｍ^２以上３ｍｍ^２以下となるように、一部に微細な開口部を設けたマスクを利用し、絶縁体をターゲットとしたスパッタリング成膜する。なお、ターゲットとしては、アルミナ、酸化ケイ素、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム等を含むターゲットが挙げられる。

誘電体層３の一方の主面に中核部５が存在する場合は、画像認識等の方法により中核部５の位置を特定し、その位置に絶縁体を堆積することにより、中核部５上に絶縁体パッチ材６を形成することができる。例えば、インクジェット法により中核部５の位置を含むパターンに絶縁体を印刷することができる。あるいは、特定された中核部５の位置に、集束イオンビーム装置によって絶縁体を堆積させてもよい。マスクスパッタリング法の場合は、認識された画像からマスクの開口部と中核部とが重なるようにマスクを配置してスパッタリングを行ってもよい。

本実施形態の電子デバイスシート１では、絶縁体パッチ材６を形成した後に上部電極層４を形成する。本実施形態の上部電極層４の材料は、公知の導電性材料を適宜選択することができる。公知の導電性材料とは、例えば、金属、金属酸化物、導電性有機材料などをいい、これらから適宜選択することができる。特に、上部電極層４は低電気抵抗であること、機械的強度が高いものであってもよい。そのため、金属を用いることができる。中でもＮｉおよびＣｕは電気抵抗が低く、比較的強靭な金属材料であるため好ましい。上部電極層４は、Ｎｉ電極層またはＣｕ電極層の単層からなっていてもよいが、Ｎｉ電極層とＣｕ電極層の二層構造であってもよい。上部電極層４と誘電体層３または絶縁体パッチ材６との間には、異なる導電性材料を介在させてもよい。上部電極層４にＮｉ電極層を含む場合は、上部電極層４のＮｉ電極層側を誘電体層３に接触させることができる。上部電極層４の全部または一部にＮｉ電極層を用いる場合、下部電極層２と同様に純ＮｉまたはＮｉ系の合金を用いることができる。Ｎｉ系の合金である場合、合金が、例えばＰｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈなどの貴金属元素を含むことが望ましく、上記貴金属元素の含有量は、合金の全質量を基準として、５０質量％以下としてもよい。さらに上部電極層４の厚みは、０．１μｍ以上２．０μｍ以下が好ましい範囲である。

本実施形態のＮｉ電極層の上には、Ｃｕ電極層が形成されていてもよい。ここでいうＣｕ電極層は純Ｃｕ（Ｃｕ９９．９％以上）、またはＣｕ系の合金とすることができる。合金の場合、合金が、例えば、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈなどの貴金属元素を含んでいてもよく、上記貴金属元素の含有量は、合金の全質量を基準として、５０質量％以下でもよい。Ｃｕは、ＡｕおよびＡｇと抵抗率が同等であり、かつ工業的に使用し易い特徴がある。そのため電子機器の配線に多く使用されている。Ｃｕは、抵抗率が比較的小さいため、Ｃｕを電子デバイスシート１の上部電極層４として使用する場合、等価直列抵抗（ＥＳＲ）を減少させるといった効果がある。

上部電極層４は、薄膜形成で通常使用される方法により形成することができる。そのような方法としては、例えば溶液の塗布、スパッタリング、蒸着、ＰＬＤ、ＣＶＤなど適宜用いることができる。

以下、実施例を挙げて本発明について具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。

（実施例１）
１００ｍｍ×１００ｍｍの大きさのＮｉ金属箔上に誘電体層（ＢａＴｉＯ_３系誘電体）をスパッタリング法により８００ｎｍの厚みで成膜した。その後、誘電体層が成膜されたＮｉ金属箔をアニールし、Ｎｉ金属箔上の誘電体層を結晶化させて積層体を得た。絶縁体パッチ材を形成する前処理として、超音波洗浄により、上記積層体の誘電体層から異物などを除去した。次いで、誘電体層上に中核部を作製するために、平均粒径０．２５μｍのアルミナ粒子をＩＰＡ中に分散した分散液を用意した。当該分散液をインクジェット法により誘電体層上に吐出した。その後、ＩＰＡを蒸発させ、誘電体表面に、アルミナ粒子の突出部（中核部としては、アルミナ粒子との衝突により形成された誘電体層の凹部）を有する積層体を得た。

キシレンにエポキシ樹脂を濃度が３０％となるように溶解して、エポキシ樹脂からなる絶縁体パッチ材を形成するための高粘度溶液を用意した。吐出装置を用いて、上記高粘度溶液を、積層体の誘電体層における中核部５を狙って噴射吐出させて誘電体層上に付着させた。高粘度溶液を付着させた積層体を大気中２００℃において熱処理乾燥して誘電体層の主面上に絶縁体パッチ材を形成した。誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数は５個、絶縁体パッチ材の総面積は１２０μｍ^２、および絶縁体パッチ材間の最近接距離は５０００μｍであった。

絶縁体パッチ材を形成した積層体の誘電体層上にスパッタリングでシード層を形成し、その後、電解めっきによりＣｕ膜を形成することにより上部電極層（Ｃｕ電極層）を形成した。次いで、上部電極層のパターニングを行って、１０ｍｍ×１０ｍｍのキャパシタ素子部分を形成した。その後、Ｃｕ電極層の粒子成長のために、上部電極層が形成された積層体に、３４０℃の真空中でアニールを行って電子デバイスシートを得た。得られた電子デバイスシート１０ｍｍ×１０ｍｍの大きさに分割して、電子デバイスシート素子１００個を得た。得られた電子デバイスシート素子について、以下に説明する信頼性試験を行い、容量値と絶縁抵抗値との経時変化を評価した。

信頼性試験は、温度８５度／湿度８５％に保持した大気圧密閉容器の中に封入した電子デバイスシート素子１００個に対してＡＣ５Ｖ（１ｋＨｚ）の信号を継続して印加しつつ、２００時間後／４００時間後／６００時間後の容量値と絶縁抵抗値とを測定して実施した。容量値は、大気圧密閉容器外においたＡｇｉｌｅｎｔ社製ＬＣＲメーター４２８４Ａを使用し、１ｋＨｚ、１Ｖｒｍｓにて測定を行った。絶縁抵抗値は、大気圧密閉容器外においたＡｇｉｌｅｎｔ社製４３３９Ｂ高抵抗計を使用し、直流４Ｖの条件で測定を行った。経時変化の判定は、電子デバイスシートの一般的なスペックのうち容量値２．５×１０^−７Ｆ以上および絶縁抵抗値５×１０^＋８Ω以上を基準値とし、これを満足した電子デバイスシート素子の個数から特性維持率を求めた。その結果、本実施例では６００時間後において、９２％（９２／１００ｐｃｓ）の良品が得られた。

（実施例２）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１０個、絶縁体パッチ材の総面積を１０００μｍ^２、絶縁体パッチ材間の最近接距離を４０００μｍにした以外は実施例１と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９３％（９３／１００ｐｃｓ）の良品が得られた。

（実施例３）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を３０個、絶縁体パッチ材の総面積を３０００μｍ^２、絶縁体パッチ材間の最近接距離を３０００μｍにした以外は実施例１と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９７％（９７／１００ｐｃｓ）の良品が得られた。

（実施例４）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を６０個、絶縁体パッチ材の総面積を５０００μｍ^２、絶縁体パッチ材間の最近接距離を２５００μｍにした以外は実施例１と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９９％（９９／１００ｐｃｓ）の良品が得られた。

（実施例５）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１００個、絶縁体パッチ材の総面積を１００００μｍ^２、絶縁体パッチ材間の最近接距離を２０００μｍにした以外は実施例１と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９６％（９６／１００ｐｃｓ）の良品が得られた。

（実施例６）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を２００個、絶縁体パッチ材の総面積を２００００μｍ^２、絶縁体パッチ材間の最近接距離を１５００μｍにした以外は実施例１と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９３％（９３／１００ｐｃｓ）の良品が得られた。

（実施例７）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を３００個、絶縁体パッチ材の総面積を１０００００μｍ^２、絶縁体パッチ材間の最近接距離を１０００μｍにし、絶縁体パッチ材をマスクスパッタリング法により形成した以外は実施例１と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９４％（９４／１００ｐｃｓ）の良品が得られた。なお、マスクスパッタリングの条件は、ターゲットに酸化ケイ素を用い、電源から１３．５６ＭＨｚの高周波を投入するものであった。

（実施例８）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を５００個、絶縁体パッチ材の総面積を５０００００μｍ^２、絶縁体パッチ材間の最近接距離を５００μｍにした以外は実施例７と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９１％（９１／１００ｐｃｓ）の良品が得られた。

（実施例９）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１０００個、絶縁体パッチ材の総面積を８０００００μｍ^２、絶縁体パッチ材間の最近接距離を１５０μｍにした以外は実施例７と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９０％（９０／１００ｐｃｓ）の良品が得られた。

（実施例１０）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１０００個、絶縁体パッチ材の総面積を１１０００００μｍ^２、絶縁体パッチ材間の最近接距離を１００μｍにした以外は実施例７と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、９０％（９０／１００ｐｃｓ）の良品が得られた。

（実施例１１）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を７００個、絶縁体パッチ材の総面積を１２０００００μｍ^２、絶縁体パッチ材間の最近接距離を６０００μｍにした以外は実施例７と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、８３％（８３／１００ｐｃｓ）の良品が得られた。

（実施例１２）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を７個、絶縁体パッチ材の総面積を１２０００００μｍ^２、絶縁体パッチ材間の最近接距離を６０００μｍにした以外は実施例７と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、８２％（８２／１００ｐｃｓ）の良品が得られた。

（実施例１３）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を８００個、絶縁体パッチ材の総面積を１２０００００μｍ^２、絶縁体パッチ材間の最近接距離を６０００μｍにし、中核部を形成しなかったこと以外は実施例７と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７６％（７６／１００ｐｃｓ）の良品が得られた。

（実施例１４）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１０００個、絶縁体パッチ材の総面積を１２０００００μｍ^２、絶縁体パッチ材間の最近接距離を６０００μｍにした以外は実施例１３と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７４％（７４／１００ｐｃｓ）の良品が得られた。

（実施例１５）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を６個、絶縁体パッチ材の総面積を１２０００００μｍ^２、絶縁体パッチ材間の最近接距離を６０００μｍにした以外は実施例１３と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７５％（７５／１００ｐｃｓ）の良品が得られた。

（実施例１６）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を９００個、絶縁体パッチ材の総面積を１２０００００μｍ^２、絶縁体パッチ材間の最近接距離を６０００μｍにした以外は実施例１３と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、７３％（７３／１００ｐｃｓ）の良品が得られた。

（実施例１７）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１個、絶縁体パッチ材の総面積を１２０００００μｍ^２、絶縁体パッチ材間の最近接距離を７０００μｍにした以外は実施例７と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、６３％（６３／１００ｐｃｓ）の良品が得られた。

（比較例１）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を３個、絶縁体パッチ材の総面積を８μｍ^２、絶縁体パッチ材間の最近接距離を６０００μｍにした以外は実施例１３と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、わずか７％（７／１００ｐｃｓ）しか良品が得られなかった。これは、隣接する絶縁体パッチ材が離れすぎて、共同的な作用が困難となり、短絡またはリーク電流が生じたことが影響したためと考えられる。

（比較例２）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１００個、絶縁体パッチ材の総面積を３００４０００μｍ^２、絶縁体パッチ材間の最近接距離を８２μｍにした以外は実施例１３と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、わずか５％（５／１００ｐｃｓ）しか良品が得られなかった。これは、隣接する絶縁体パッチ材が離れすぎて、共同的な作用が困難となり、短絡またはリーク電流が生じたことが影響したためと考えられる。

（比較例３）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を１１００個、絶縁体パッチ材の総面積を２００００００μｍ^２、絶縁体パッチ材間の最近接距離を７０μｍにした以外は実施例１３と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、わずか４％（４／１００ｐｃｓ）しか良品が得られなかった。これは、多数の絶縁体パッチ材に蓄積されたストレス・電荷の総量が増えることから、大きなエネルギーの存在が急激な開放を誘発し絶縁破壊を生じさせたことが影響したためと考えられる。

（比較例４）
誘電体層の主面１ｃｍ^２当たりの絶縁体パッチ材の個数を８００個、絶縁体パッチ材の総面積を４００００００μｍ^２、絶縁体パッチ材間の最近接距離を７０μｍにした以外は実施例１３と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、６００時間後において、わずか３％（３／１００ｐｃｓ）しか良品が得られなかった。これは、多数の絶縁体パッチ材に蓄積されたストレス・電荷の総量が増えることから、大きなエネルギーの存在が急激な開放を誘発し絶縁破壊を生じさせたことが影響したためと考えられる。

（比較例５）
絶縁体パッチ材を形成せず、中核部を形成しなかったこと以外は実施例１と同様の製造方法により電子デバイスシートを作製し、同様の評価条件で、電子デバイスシート素子について容量値および絶縁抵抗値の測定並びに経時変化の評価を行った。その結果、わずか１％（１／１００ｐｃｓ）しか良品が得られなかった。これは、絶縁体パッチ材が存在しないことから、大きなエネルギーの存在が急激な開放を誘発し絶縁破壊を生じさせたことが影響したと考えられる。

以上説明した一連の実施例と比較例とを表１にまとめる。

本発明者らは、実施例と比較例とを通じ、本実施形態の電子デバイスシートは、絶縁破壊が防止され、耐久性に優れていることを確認した。

１…電子デバイスシート、２…下部電極層、３…誘電体層、４…上部電極層、５…中核部、６…絶縁体パッチ材、１０…吐出装置、１１…噴射部、１２…ステージ、１３…吐出液、１５…積層体。

Claims

一対の電極層と、前記一対の電極層の間に設けられた誘電体層と、前記誘電体層の一方の主面上に設けられた絶縁体パッチ材とを備え、
前記絶縁体パッチ材の個数は、前記主面１ｃｍ^２あたり、１個以上１０００個以下であり、
前記絶縁体パッチ材の総面積は、前記主面１ｃｍ^２あたり、１０μｍ^２以上３ｍｍ^２以下である、電子デバイスシート。
前記誘電体層は、中核部を有し、前記中核部が前記絶縁体パッチ材に覆われている、請求項１に記載の電子デバイスシート。
前記中核部は、前記誘電体層表面の凹部若しくは凸部、または前記誘電体層を貫通する穴である、請求項２に記載の電子デバイスシート。
前記主面上に２個以上の前記絶縁体パッチ材を有し、前記絶縁体パッチ材間の最近接距離は、１００μｍ以上５ｍｍ以下である、請求項１〜３のいずれか１項に記載の電子デバイスシート。