JP2016001301A - 表示装置、表示モジュール、及び電子機器 - Google Patents

表示装置、表示モジュール、及び電子機器 Download PDF

Info

Publication number
JP2016001301A
JP2016001301A JP2015080608A JP2015080608A JP2016001301A JP 2016001301 A JP2016001301 A JP 2016001301A JP 2015080608 A JP2015080608 A JP 2015080608A JP 2015080608 A JP2015080608 A JP 2015080608A JP 2016001301 A JP2016001301 A JP 2016001301A
Authority
JP
Japan
Prior art keywords
electrode
transistor
film
oxide semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015080608A
Other languages
English (en)
Other versions
JP6613044B2 (ja
Inventor
三宅 博之
Hiroyuki Miyake
博之 三宅
紘慈 楠
Koji Kusunoki
紘慈 楠
石谷 哲二
Tetsuji Ishitani
哲二 石谷
亮 初見
Akira Hatsumi
亮 初見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015080608A priority Critical patent/JP6613044B2/ja
Publication of JP2016001301A publication Critical patent/JP2016001301A/ja
Application granted granted Critical
Publication of JP6613044B2 publication Critical patent/JP6613044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】薄型化と良好な表示品位の両立を図ることのできる、新規な構成の表示装置を提供する。
【解決手段】画素電極13と対向電極33との間に液晶層20を設ける表示装置の構成において、対向電極33側に設けられる、タッチセンサ42が有する容量素子の電極37とコモン電極33とを一体化し、パルス信号を与える。素子基板10側では、画素電極13との間で容量を形成する容量線15において、与える信号を該パルス信号に連動させることで、液晶層20に加わる電界の変動をキャンセルするように制御する構成とする。該構成とすることで、パルス信号によって液晶層20に与える電界が変化しても、電界の変化を打ち消すことができるタッチセンサ機能付きの表示装置とすることができる。
【選択図】図1

Description

本発明の一態様は、表示装置、表示モジュール、及び電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
タッチセンサ機能を有する表示装置が普及している(特許文献1を参照)。
特開2003−196023号公報
タッチセンサ機能を有する表示装置では、表示装置にタッチセンサ機能を付与するため、筐体が厚くなってしまうといった問題がある。また筐体を薄くすると、電極に与える信号によって、表示素子に加わる電位が変動してしまい、表示品位が低下するといった問題がある。
本発明の一態様は、新規な表示装置等を提供することを課題の一とする。
または、本発明の一態様は、薄型化を実現できる、新規な構成の表示装置等を提供することを課題の一とする。または、本発明の一態様は、表示素子に加わる電位の変動を打ち消すことのできる、新規な構成の表示装置等を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び/又は他の課題のうち、少なくとも一つの課題を解決するものである。
本発明の一態様は、第1の基板と、第2の基板と、液晶層と、を有する表示装置であって、第1のトランジスタと、第1の容量素子と、第1の配線と、第1の電極と、第2のトランジスタと、第2の電極と、第2の容量素子と、第3の電極と、を有し、液晶層は、第1の電極と、第3の電極との間に設けられ、第1のトランジスタと、第1の容量素子と、第1の配線と、第1の電極とは、第1の基板に設けられ、第1のトランジスタは、第1の電極に電気的に接続され、第1の電極は、液晶層の画素電極としての機能を有し、第1の容量素子の一方の電極は、第1の電極に電気的に接続され、第1の容量素子の他方の電極は、第1の配線に電気的に接続され、第1の配線は、第1の信号が与えられる機能を有し、第2のトランジスタと、第2の電極と、第2の容量素子と、第3の電極とは、第2の基板に設けられ、第2のトランジスタのソース又はドレインの一方は、第2の電極に電気的に接続され、第2の電極は、第2の容量素子の一方の電極としての機能を有し、第3の電極は、第2の容量素子の他方の電極としての機能を有し、第3の電極は、液晶層の対向電極としての機能を有し、第3の電極は、第2の信号が与えられる機能を有し、第2の信号は、第1の信号と同じ周期で変動する信号である表示装置である。
本発明の一態様において、第2の基板は、第3のトランジスタと、第4のトランジスタと、を有し、第3のトランジスタのゲートは、第2の電極に電気的に接続され、第2のトランジスタのソース又はドレインの他方は、第2の配線に電気的に接続され、第2の配線は、定電位が与えられる機能を有し、第3のトランジスタのソース又はドレインの一方は、第4のトランジスタのソース又はドレインの一方に電気的に接続され、第4のトランジスタのソース又はドレインの他方は、第3の配線に電気的に接続され、第3の配線は、第2の電極の電位に従って電位が変化する機能を有する表示装置が好ましい。
本発明の一態様において、第2のトランジスタは、半導体層が酸化物半導体を有し、第3のトランジスタは、半導体層が酸化物半導体を有する表示装置が好ましい。
本発明の一態様において、第2の電極は、第2のトランジスタが有する半導体層と、第3のトランジスタが有する半導体層と、同じ層に設けられる電極である表示装置が好ましい。
本発明の一態様において、第1のトランジスタは、第1の半導体層を有し、第1の半導体層は、酸化物半導体を有し、第1の半導体層は、第1の金属元素を有し、第1の電極は、第1の金属元素と、酸素とを有し、第1の半導体層は、第1の水素濃度である領域を有し、第1の電極は、第2の水素濃度である領域を有し、第1の水素濃度と、第2の水素濃度は、互いに異なる表示装置が好ましい。
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
本発明の一態様は、新規な構成の表示装置等を提供することができる。
または、本発明の一態様は、薄型化を実現できる、新規な構成の表示装置等を提供することができる。または、本発明の一態様は、表示素子に加わる電位の変動を打ち消すことのできる、新規な構成の表示装置等を提供することができる。そのため、表示品位の向上した表示装置とすることができる。
本発明の一態様を説明するための断面模式図及び波形図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するためのタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための上面図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための上面模式図および断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様の表示モジュールを示す図。 本発明の一態様の電子機器を示す図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 試料構造を説明する図。 導電率を説明する図。 導電率を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域又はドレイン電極)とソース(ソース端子、ソース領域又はソース電極)の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第1電極と表記し、ソースとドレインとの他方を第2電極と表記する場合がある。
なお本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在するとき、AとBとの電気信号の授受を可能とするものをいう。
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
(実施の形態1)
本実施の形態では、表示装置の構成例、動作の一例について説明する。
本明細書等において表示装置とは、液晶素子等の表示素子を有する装置のことをいう。なお、表示装置は、複数の画素を駆動させる駆動回路等を含む。また、表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、表示モジュールとよぶこともある。
<表示装置の断面模式図について>
図1(A)は、本発明の一態様である表示装置の断面模式図である。表示装置は、液晶パネル41と、タッチセンサ42とに大別できる。
液晶パネル41と、タッチセンサ42とは、基板10と基板30との間に設けられる各部材で構成される。基板10と基板30との間には、液晶層20を有する。
まず液晶パネル41側の構成について説明する。
基板10上には、トランジスタ11と、容量素子12と、電極13と、が設けられる。なお電極は、導電層で形成される。以下の説明で述べる電極と導電層を説明のため使い分けているが、電極を導電層、あるいは導電層を電極という場合がある。
トランジスタ11は、スイッチとしての機能を有する。トランジスタ11は、ソース線(導電層18)と、電極13との電気的な接続を切り替えることができる。
トランジスタ11は、導電層14と、絶縁層16と、半導体層17と、導電層18と、導電層19と、を有する。導電層14は、ゲート電極としての機能を有する。絶縁層16は、ゲート絶縁膜としての機能を有する。半導体層17は、チャネル形成領域を有する半導体層としての機能を有する。導電層18は、ソース電極又はドレイン電極としての機能を有する。導電層19は、ソース電極又はドレイン電極としての機能を有する。導電層19は、容量素子12の一部であり、導電層19は電極13と接続される。
図1(A)において、導電層14、絶縁層16、半導体層17、導電層18、又は導電層19は、単層で示したが、2層以上の積層であってもよい。2層以上の積層は、異なる材料の積層でもよいし、同じ材料の積層であってもよい。
図1(A)において図示するトランジスタ11は、ボトムゲート構造のトランジスタであるが、これに限らない。トップゲート構造のトランジスタでもよい。また、チャネルエッチ型を図示しているが、チャネル保護型にすることもできる。
なおトランジスタ11は、酸化物半導体を半導体層に用いたトランジスタ(以下、OSトランジスタという)であることが好ましい。OSトランジスタをトランジスタ11に用いることで、非導通状態時にソースとドレインとの間に流れるオフ電流を低くすることができる。そのため、電極13を電気的に浮遊状態としやすくすることができる。また、電極13に画像データに応じた電位を保持し続けることができる。
容量素子12は、導電層15と、絶縁層16と、導電層19と、を有する。容量素子12は、Cpixで図示している。導電層15は、Cpixの一方の電極としての機能を有する。CLは、導電層15に与えられる信号を表している。導電層19は、Cpixの他方の電極としての機能を有する。導電層15と、導電層19との間には、絶縁層16が設けられる。導電層19は、トランジスタ11及び電極13と接続される。
容量素子12は、透光性を有する導電層で形成してもよい。該構成とすることで画素の開口率の向上を図ることができる。開口率の向上により、バックライトの光を弱めても同じ輝度による表示が得られるため、低消費電力化を図ることができる。
電極13は、液晶層20の画素電極としての機能を有する。電極13は、透光性を有する材料で形成してもよいし、反射性を有する材料で形成してもよい。Vpixは、電極13の電位を表している。電極13は、導電層19でトランジスタ11及び容量素子12と接続される。
液晶層20は、縦電界方式の液晶層を有する。縦電界方式の液晶層としては、例えば、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、VA(Vertical Alignment)モード、MVA(Multi−domain Vertical Alignment)モード等が代表的である。以下、本発明の一態様では、TNモードの液晶層として説明を行う。
電極13は、基板30側にある電極33との間に電界を生じさせる。電極33は、対向電極としての機能を有する。電界は、VLCで図示している。VLCによって液晶層20が有する液晶分子の配向を制御することができる。なお電極13,33の間に、液晶層20を備える構成を、液晶素子ともいう。
以上が、液晶パネル41側の説明である。
次いで、タッチセンサ42側の構成について説明する。
基板30上には、トランジスタ31と、容量素子32と、電極33と、電極37と、が設けられる。
トランジスタ31は、スイッチとしての機能を有する。トランジスタ31は、配線(導電層38)と、電極37との電気的な接続を切り替えることができる。
トランジスタ31は、導電層34と、絶縁層35と、半導体層36と、導電層38と、導電層39と、を有する。導電層34は、ゲート電極としての機能を有する。絶縁層35は、ゲート絶縁膜としての機能を有する。半導体層36は、チャネル形成領域を有する半導体層としての機能を有する。導電層38は、ソース電極又はドレイン電極としての機能を有する。導電層39は、ソース電極又はドレイン電極としての機能を有する。導電層39は、電極37と接続される。
トランジスタ31は、トランジスタ11と同様に、ボトムゲート構造以外の構造、各層を積層して設ける等、の変形を行うことができる。
なおトランジスタ31は、トランジスタ11と同様に、OSトランジスタであることが好ましい。OSトランジスタをトランジスタ31に用いることで、電極37を電気的に浮遊状態としやすくすることができる。また、電極37に一度与えた電位を保持し続けることができる。
また、トランジスタ31をOSトランジスタとすることで、半導体層36と同層に設けられる電極37を半導体層36と同じ材料で形成することができる。電極37は、酸化物半導体で構成されることで、半導体層36を形成後に、導電性を有する電極37に変質させることができる。
容量素子32は、電極37と、電極33とによって構成される。容量素子32は、Csで図示している。電極37は、Csの一方の電極としての機能を有する。FNは、電極37の電位を表している。電極33は、Csの他方の電極としての機能を有する。電極33と、電極37との間には、カラ−フィルタ(図示せず)や層間絶縁層等が設けられる。電極37は、トランジスタ31と接続される。
なお電極37は、半導体層36と同層に形成される。電極37は、半導体層36と同時に形成し、形成後に導電性を付与する構成とする。該構成とすることで、製造コストの削減を図ることができる。また、電極37は、透光性を有する。そのため、電極37は、半導体層36と同層に設ける構成に限らない。例えば、透光性を有する導電層を電極37として、トランジスタ31に接続されるように設ける構成としてもよい。
なお電極37は、マトリクス状に配置される。なお電極37は、数ミリ角の大きさを有する。電極37は、画素電極として機能する電極13よりも専有面積を大きく設計される。1つの電極37は、複数の電極13と重畳する。
電極33は、液晶層20の対向電極としての機能を有する。電極33は、透光性を有する。COMは、電極33に与えられる信号を表している。
なお電極33は、複数の電極37及びトランジスタ31と重畳するように、配置される。遮光層を配置することで、電極33を分断して配置することもできる。
以上が、タッチセンサ42側の説明である。
図1(A)に示す表示装置の断面模式図を用いて、動作を説明し、本発明の一態様による利点を詳述する。図1(A)の表示装置は、静電容量方式のタッチセンサとしての機能を有する。そのため、図1(A)では、検出対象との間に生じる容量成分をCfとして示している。Cfがある場合、タッチしたとして検出でき、Cfがない場合、タッチしていないと検出できる。
図1(B)は、電極37の電位FN、電極33に与えられる信号COM、導電層15に与えられる信号CL、電極13の電位Vpix、電界VLCの、Cfがある場合とない場合についての、変化について説明する図である。
Cfがない場合、すなわちタッチしていない場合を説明する。
まず電位FNは、トランジスタ31を導通状態として予め所定の電位にしておく。そしてトランジスタ31を非導通状態として、電極37を電気的に浮遊状態しておく。電極37が電気的に浮遊状態となることで電位FNは、Csの容量結合によって、信号COMの変化に追随する。Cfがない場合、電極37に寄生する容量は小さい。そのため、例えば図1(B)に示すように、信号COMを一定の周期で振動させることで、電位FNの追随した変化を検出できる(without Cf)。
Cfがある場合、すなわちタッチする場合を説明する。
Cfがある場合は、Cfがない場合と同様であるが、異なる点として電極37に寄生する容量が増える。この場合、信号COMを一定の周期で振動させても、Cfは増えた分、電位FNの追随した変化が小さくなって検出される(with Cf)。
Cfの有無に関わらず、タッチを検出するため、信号COMを変化させる。信号COMを変化させると、電界VLCが変化してしまう。電界VLCが変化すると、液晶層20が有する液晶分子の配向が良好な表示品位が得られない。
そのため、本発明の一態様では、信号COMの変化に連動して、導電層15に与えられる信号CLを変化させる。
なお信号CLを変化させる際は、電位Vpixが電気的に浮遊状態としておく。具体的には、トランジスタ11を導通状態として、電位Vpixを画像データに応じた電位にしておく。そしてトランジスタ11を非導通状態として、電極13を電気的に浮遊状態しておく。電極13が電気的に浮遊状態となることで電位Vpixは、Cpixの容量結合によって、信号CLの変化に追随する。
信号CLの変化によって、電位Vpixを変動させることができる。信号CLは、信号COMによる電位の変化による電界VLCの変化を、電位Vpixの変化によって打ち消すように、変化させる。具体的には、信号CLは、信号COMと同じ周期で変動させる構成とする。
該構成とすることで、電位Vpixの変化を、信号COMの変化に連動させ、電界VLCを一定にすることができる。電界VLCを一定にすることで、良好な表示品位を得ることができる。
また本発明の一形態によって、一対の基板間に表示素子、タッチセンサを駆動するための素子を設けることができる。一対の基板間では、他の基板等の部材を削減することができる。従って、タッチセンサ42の薄型化を実現することができる。
なお本実施の形態で説明した表示装置の構成は、一例として液晶素子を有する表示装置に適用して動作させる場合を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、液晶素子以外の表示素子を有する表示装置に適用することができる。液晶素子以外の表示素子としては、例えば、発光素子、あるいは電気泳動素子を挙げることができる。
または、本実施の形態で説明したトランジスタとして、酸化物半導体を有するトランジスタを用いた場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、酸化物半導体とは異なる半導体材料を用いたトランジスタを用いてもよい。そのようなトランジスタとして、例えば、本発明の一態様は、シリコンやゲルマニウムなどを有するトランジスタを用いてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1で説明した表示装置の変形例について説明する。
<断面模式図の変形例について(表示パネル)>
図2には、図1(A)で説明した断面模式図の変形例を示す。
図1(A)では、Cpixを導電層15と導電層19とで形成したが、別の構成としてもよい。例えば、図2の構成とすることができる。
図2では、Cpixの一方の電極として、導電層22を介して導電層21に接続された、電極23を示している。
導電層21は、導電層14と同層に形成される。導電層22は、導電層18,19と同層に形成される。電極23は、半導体層17と同層に形成される。
また、トランジスタ11をOSトランジスタとすることで、半導体層17と同層に設けられる電極23を半導体層17と同じ材料で形成することができる。この場合、電極23は、半導体層17と同時に形成された膜を加工して形成される。このため、電極23は、半導体層17と同様の元素を有する。また、半導体層17と同様の結晶構造、または異なる結晶構造を有する。しかしながら、半導体層17と同時に形成された膜に、不純物または酸素欠損を有せしめることで、導電性を付与することが可能である。この結果、半導体層17と同時に形成された膜は、電極23となる。電極23に含まれる不純物の代表例としては、希ガス、水素、ホウ素、窒素、フッ素、アルミニウム、およびリンの一以上がある。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトンおよびキセノンがある。
このため、半導体層17及び電極23は共に、絶縁層16上に形成されるが、不純物濃度が異なる。具体的には、半導体層17と比較して、電極23の不純物濃度が高い。例えば、半導体層17において、二次イオン質量分析法により得られる水素濃度は、5×1019atoms/cm以下、好ましくは5×1018atoms/cm以下、好ましくは1×1018atoms/cm以下、好ましくは5×1017atoms/cm以下、好ましくは1×1016atoms/cm以下である。一方、電極23において、二次イオン質量分析法により得られる水素濃度は、8×1019atoms/cm以上、好ましくは1×1020atoms/cm以上、好ましくは5×1020atoms/cm以上である。また、半導体層17と比較して、電極23に含まれる水素濃度は2倍、または10倍以上である。
半導体層17の水素濃度を上記範囲とすることで、半導体層17におけるキャリアである電子の生成を抑制することが可能である。
また、電極23は、半導体層17より抵抗率が低い。電極23の抵抗率が、半導体層17の抵抗率の1×10−8倍以上1×10−1倍未満であることが好ましく、代表的には1×10−3Ωcm以上1×10Ωcm未満、または抵抗率が1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。
電極23は、半導体層17と同時に形成し、形成後に導電性を付与する構成とする。該構成とすることで、製造コストの削減を図ることができる。
また、電極13及び電極23は、透光性を有する。Cpixを、透光性を有する容量素子とすることができる。透光性を有するため、Cpixの容量を大きくとることができる。
また別の構成として図1(A)は、液晶パネル41側にカラーフィルタを設けた構成としてもよい。
図3では、液晶パネル41側にカラーフィルタ24を設けた構成を示している。該構成とすることで、タッチセンサ42側の部材を削減し、電極33表面の平坦性を向上させることができる。
なお図3の構成において、電極23をCpixの一方の電極に用いる図2の構成を適用してもよい。この場合の断面模式図の構成を図17に示す。
<断面模式図の変形例について(タッチセンサ)>
また別の構成として、図4には、図1(A)で説明した断面模式図の変形例を示す。
図1(A)では、Csを電極37と電極33とで形成したが、別の構成としてもよい。例えば、図4の構成とすることができる。
図4では、Csの一方の電極を、別途設けた電極43とする。そして、Csを電極43と電極33とで形成する構成とする。該構成とすることで、Csをトランジスタ31と異なる層に形成することができる。そのため、Csの容量を大きくとることができる。
なお電極43は、透光性を有する導電層である。例えば電極13と同じ材料で形成することができる。
また別の構成として図1(A)は、タッチセンサ42側にカラーフィルタを設けた構成としてもよい。
図5では、タッチセンサ42側にカラーフィルタ44を設けた構成を示している。該構成とする場合、電極33の表面の平坦性を確保するため、カラーフィルタ44と電極33との間に平坦化膜等を設けることが好ましい。
なお図5の構成において、電極23をCpixの一方の電極に用いる図2の構成を適用してもよい。この場合の断面模式図の構成を図18に示す。
<液晶パネル、タッチセンサの回路図について>
次いで、図1(A)で図示したトランジスタ11を含む液晶パネル41の画素回路と、図1(A)で図示したトランジスタ31を含むタッチセンサ42の回路構成とを併せた回路の一例、及び動作の一例について説明する。
図6は、液晶パネル41の画素回路図と、タッチセンサ42の回路図と、を併せた回路図である。液晶パネル41の画素回路図と、タッチセンサ42の回路図とは、液晶素子LCを挟んで、上下に示している。
液晶パネル41側の回路図では、図1(A)の構成で説明した符号を付している。また図6では、ゲート線GL、ソース線SL、容量線CpLを併せて示している。容量線CpLは、信号CLが与えられる配線である。
タッチセンサ42の回路図では、図1(A)の構成で説明した符号を付している。また図6では、トランジスタM1乃至M3、コモン線COML、定電位である読み出し電位VPIを与える配線、リセット電位VRESを与える配線、リセット線RES、読み出し選択線G1、読み出し線MLを併せて示している。コモン線COMLは、信号COMが与えられる配線である。トランジスタM3は、図1(A)のトランジスタ31に相当する。
次いで図7では、図6の回路図のタイミングチャートの一例を示す。
図7では、画像データ(Vdata)を書きこむ期間P_W、検出対象を検出する期間P_TSに分けて説明する。期間P_TSは、さらにリセット期間Reset、非検出期間(タッチなし:without Cf)、検出期間(タッチあり:with Cf)に分けて説明する。
各トランジスタは、nチャネル型として説明する。この場合、トランジスタに与える信号は、Hレベルで導通状態、Lレベルで非導通状態となる。なお電極37の電位FNは、リセット電位VRESとなることでLレベルとなるとして説明する。
まず期間P_Wについて説明する。
期間P_Wでは、ゲート線GLをHレベルにして、Vpixを、ソース線SLに与えられたVdataと等電位にする。この間、タッチセンサの各信号はLレベル、電極37は電気的に浮遊状態となっている。
VpixをVdataとして、ゲート線GLをLレベルにする。トランジスタ11のオフ電流が低いため、Vpixでは、Vdataが保持される。
次いで、期間P_TSについて説明する。
リセット期間Resetでは、リセット線RESをHレベルにして、電極37の電位FNをVRESと等電位にする。
リセット線RESをLレベルにする。トランジスタM3のオフ電流が低いため、電極37では、VRESが保持される。
非検出期間without Cf、及び検出期間with Cfでは、読み出し選択線G1をHレベルにする。そしてコモン線COMLと容量線CpLに与える信号を同じ周期で変動させる。すると、図1(B)で説明したように、Cfの有無に従って電極37の電位FNの変化に差が生じる。この差は、トランジスタM1の導通状態に表れる。すなわち、Cfがない場合はトランジスタM1が導通し、Cfがある場合はトランジスタM1が非導通となる。
トランジスタM2を導通状態とし、トランジスタM1も導通状態の場合には、読み出し線MLの電位が変化し、電流が流れる。この場合、Cfがないと判断される。また、トランジスタM2を導通状態とし、トランジスタM1が非導通状態の場合には、読み出し線MLの電位が変化せず、電流が流れない。この場合、Cfがあると判断される。
図8には、読み出し線MLに流れる電流を電圧に変換する、読み出し回路の回路図を示す。
図8には、図6で説明したタッチセンサの回路図と併せて、読み出し回路CONVの一例を図示している。読み出し回路CONVは、トランジスタM4を有する。
トランジスタM4を有する読み出し回路CONVは、ソースフォロワとして機能させる。電位VPOは、高電源電位である。信号BRは、読み出し線MLの電位を読み出すタイミングでトランジスタM4を導通状態とするよう制御する。トランジスタM4に流れる電流に応じて、出力端子OUTでは、タッチセンサに流れる電流を電圧に変換することができる。
なおタッチセンサは、容量素子Csを構成する電極と、読み出し線MLとを別の層で形成することができる。
一例としては、図9に示すように、容量素子の一方の電極37と読み出し線MLとを別の層で形成し、読み出し線MLを細い幅で形成する。該構成とすることで、寄生容量を小さくできる。これにより、タッチセンサの検出感度の低下を抑制できる。
本発明の一態様の構成では、コモン線COMLと容量線CpLに与える信号を同じ周期で変動させる。そのため、液晶素子LCに加わるVdataを変動させることなく、Cfの検出を行うことができる。液晶素子において配向の乱れはなく、良好な表示品位とすることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、実施の形態1、2で説明した表示装置の断面図の詳細について説明する。
<タッチパネルの断面構成例>
図10に本発明の一態様の表示装置の断面模式図を示す。図10に示す表示装置は、一対の基板間にタッチセンサ及び液晶素子を有するため、薄型化を図ることができる。
図10は、表示装置に含まれる、端子部250a、250b、駆動回路部250d、及び画素部250pの断面図を示す。また、画素部250pは、R(赤)、G(緑)、B(青)の3色の画素で1つの色を表現する構成とする。なお、ここでは、画素部250pにおいて、R(赤)の画素Pr及びG(緑)の画素Pgの断面図を示し、B(青)の画素を省略する。R(赤)の画素Prは、液晶素子201rを有し、G(緑)の画素Pgは、液晶素子201gを有する。
また、表示装置は、液晶パネルとタッチセンサとが積層されている。液晶パネルとタッチセンサそれぞれに含まれる駆動回路が、駆動回路部250dで重なる。また、液晶パネルに含まれる液晶素子と、タッチセンサに含まれるトランジスタ及び容量素子とが画素部250pで重なる。
なお、表示装置は、例えば、R(赤)、G(緑)、B(青)の3色の画素で1つの色を表現する構成の他、R(赤)、G(緑)、B(青)、W(白)の4色の画素で1つの色を表現する構成、R(赤)、G(緑)、B(青)、Y(黄)の4色の画素で1つの色を表現する構成等を適用できる。色要素としては特に限定はなく、RGBWY以外の色を用いてもよく、例えば、シアン、マゼンタを有してもよい。
はじめに、液晶パネル側の構成について説明する。液晶パネルは、端子部250aと、駆動回路部250dと、液晶素子を含む画素部250pとを有する。
基板200a上には、トランジスタ202r、202g、204aと、容量素子206r、206gと、電極208r、208gと、接続電極220aとが設けられる。接続電極220aは、端子部250aに設けられる。トランジスタ204aは駆動回路部250dに設けられる。トランジスタ202r、容量素子206r、及び電極208rは、R(赤)の画素Prに設けられる。トランジスタ202g、容量素子206g、及び電極208gは、G(緑)の画素Pgに設けられる。
トランジスタ202r、202gは、スイッチとしての機能を有する。なお、トランジスタ202r、202gは同じ構造とすることができる。また、容量素子206r、206gは同じ構造とすることができる。または、トランジスタ202r、202gは異なる構造であってもよい。また、容量素子206r、206gは異なる構造であってもよい。
図10において図示するトランジスタ202r、202g、204aは、ボトムゲート構造のトランジスタを図示しているが、これに限らない。トップゲート構造のトランジスタでもよい。また、チャネルエッチ型を図示しているが、チャネル保護型にすることもできる。
トランジスタ202r、202g、204a上に絶縁層210aを有し、絶縁層210a上に絶縁層212aを有する。
絶縁層210aとしては、トランジスタのチャネル領域を保護する機能を有する。なお、絶縁層210aを設けない構成としてもよい。
また、絶縁層212aは、平坦化膜としての機能を有する。絶縁層212aは、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いて形成される。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層212aを形成してもよい。また、絶縁層212aを設けない構成としてもよい。
電極208rは、液晶素子201rの画素電極としての機能を有し、電極208gは、液晶素子201gの画素電極としての機能を有する。電極208r、208gは、絶縁層212a上に形成される。また、電極208rは、絶縁層210a、212aの開口部において、トランジスタ202r及び容量素子206rと電気的に接続される。また、電極208gは、絶縁層210a、212aの開口部において、トランジスタ202g及び容量素子206gと電気的に接続される。
電極208r、208gは、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いて形成される。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた少なくとも一種を含む材料を用いるとよい。また、可視光において透光性のある導電膜としては、代表的には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの導電性酸化物を用いることができる。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いることができる。
なお、電極208r、208gが、可視光において反射性のある導電膜を用いて形成される場合、絶縁層212aの一部が凹凸状であることで、電極208r、208gが凹凸状となる。この結果、外光が電極208r、208gに入射した場合において、電極208r、208gの表面で光を乱反射することが可能となり、視認性を向上させることができる。
電極208r、208gと、基板200bに設けられた電極214との間に生じる電界により、液晶層228に含まれる液晶分子の配向を制御することができる。
液晶層228は、縦電界方式の液晶層を有する。縦電界方式の液晶層としては、例えば、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、VA(Vertical Alignment)モード、MVA(Multi−domain Vertical Alignment)モード等が代表的である。以下、本発明の一態様では、TNモードの液晶層として説明を行う。
また、液晶層228は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
端子部250aにおいて、接続電極220a、異方性導電膜222a、及びFPC224aを有する。なお、接続電極220aは、トランジスタ202r、202g、204aのソース電極及びドレイン電極としての機能を有する導電層と同じ工程で形成される。また、接続電極220aは、FPC224aが有する端子と異方性導電膜222aを介して、電気的に接続される。
次に、タッチセンサ側の構成について説明する。
基板200b上には、トランジスタ202t、204bと、容量素子206tと、接続電極220bとが設けられる。接続電極220bは、端子部250bに設けられる。トランジスタ204bは駆動回路部250dに設けられる。センサの一部であるトランジスタ202t及び容量素子206tは画素部250pに設けられる。
トランジスタ202tは、スイッチとしての機能を有する。
トランジスタ202tは、トランジスタ202r、202gと同様の構造を適宜用いることができる。または、トランジスタ202tは、トランジスタ202r、202gと同様に、ボトムゲート構造のトランジスタを図示しているが、これに限らない。トップゲート構造のトランジスタでもよい。また、チャネルエッチ型を図示しているが、チャネル保護型にすることもできる。
トランジスタ202t、204b上に絶縁層210bを有し、絶縁層210b上に絶縁層211を有する。なお、絶縁層210bは、電極238を露出する開口部を有する。
容量素子206tは、電極238と、誘電体層と、電極214とで構成される。また、電極238は、トランジスタ202tと接続される。
ここでは、絶縁層211と、遮光層BMと、着色層CFr、CFgと、絶縁層212bとで、容量素子206tの誘電体層を構成する。なお、容量素子206tの誘電体層は、絶縁層211、遮光層BM、着色層CFr、CFg、及び絶縁層212bの一以上を有すればよい。
液晶素子201rと重なる位置に、着色層CFrが設けられ、液晶素子201gと重なる位置に、着色層CFgが設けられる。駆動回路部250dのトランジスタ204b、204aと重なる領域、及び画素部250pのトランジスタ202r、202g、202tと重なる領域に、遮光層BMが設けられている。なお、遮光層BMの代わりに、着色層を設けてもよい。
遮光層BMは、バックライト及び表示装置の外側からトランジスタ202r、202g、202t、204a、204bに照射される光を遮光する。この結果、光照射による、トランジスタ202r、202g、202t、204a、204bの電気特性の変動を抑制することができる。遮光層BMとしては、バックライトや表示装置の外側からの光を遮る材料を用いることができ、例えば、金属材料や顔料や染料を含む樹脂材料を用いて遮光層BMを形成すればよい。
着色層は特定の波長帯域の光を透過する層である。例えば、赤色の波長帯域の光を透過する赤色(R)の着色層、緑色の波長帯域の光を透過する緑色(G)の着色層、青色の波長帯域の光を透過する青色(B)の着色層などを用いることができる。ここでは、赤色(R)の着色層CFr及び緑色(G)の着色層CFgを図示する。
また、絶縁層212bは、遮光層BM及び着色層CFr、CFgを覆うオーバーコート層としての機能を有する。絶縁層212bを設けることで、遮光層BM及び着色層CFr、CFgに含有された不純物等が液晶層228へ拡散することを防ぐことができる。絶縁層212bは、透光性を有する材料を用いて形成すればよく、例えば窒化シリコン、酸化シリコン等を用いた無機絶縁膜や、アクリル樹脂、ポリイミド等を用いた有機絶縁膜を用いて形成することができる。さらには、有機絶縁膜及び無機絶縁膜の積層構造としてもよい。
電極238は、マトリクス状に配置される。なお、電極238は、画素電極としての機能を有する電極208r、208gより面積を大きくすることができる。例えば、1つの電極238は、数百乃至数千個の画素に設けられた画素電極としての機能を有する電極と重畳するように設けることができる。
電極214は、液晶素子201r、201gの対向電極としての機能を有する。電極214は、透光性を有する。電極214は、可視光において透光性のある導電膜と同様の材料を適宜用いることができる。
なお、電極214は、マトリクス状に配置された複数の電極238及びトランジスタ202tと重畳するように、配置される。
端子部250bは、接続電極220b、異方性導電膜222b、及びFPC224bを有する。なお、接続電極220bは、トランジスタ202t、204bのソース電極及びドレイン電極としての機能を有する導電膜と同じ工程で形成される。また、接続電極220bは、FPC224bが有する端子と異方性導電膜222bを介して、電気的に接続される。
また、基板200a及び基板200bの間には、スペーサ216が設けられる。スペーサ216は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層228の厚さ(セルギャップ)を制御するために設けられる。なお、スペーサ216として、球状のスペーサを用いていてもよい。
なお、液晶パネルにおいて、絶縁層212aおよび電極208r、208g上に配向膜としての機能を有する絶縁層226aを有する。また、タッチセンサにおいて、絶縁層212b及び電極214上に配向膜としての機能を有する絶縁層226bを有する。なお、絶縁層226a、226bは、液晶層228を構成する液晶材料次第では、設けなくてもよい。
また、図示しないが、表示装置は、基板200bと基板200aがシール材によって固着されている。また、表示装置は、基板200b、基板200a、及びシール材で囲まれた領域に液晶層228を有する。
なお、ここでは、液晶パネル及びタッチセンサそれぞれにおいて、基板200b、200a上に駆動回路部を形成した構成を示したが、駆動回路の一部を基板200b、200a上に形成し、駆動回路の他部として、別途用意された駆動回路基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路)を基板200b、200a上に実装してもよい。
また、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法などを用いることができる。なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源(照明装置なども含む)を指す。また、コネクター、例えばFPC、TCP(Tape Carrier Package)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式により駆動回路基板、またはIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
また、本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有する。このようなトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
なお、図10において、画素部250pに含まれるトランジスタ202r、202gと、駆動回路部250dに含まれるトランジスタ204aは、同一のサイズの構成としているが、これに限定されない。画素部250p及び駆動回路部250dに用いるトランジスタは、サイズ(L/W)、または用いるトランジスタ数などを適宜変えることができる。
また、図10に図示しないが、表示装置に、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライト、フロントライトなどを用いてもよい。
次に、基板200a、200bに設けられるトランジスタ及び容量素子の詳細な構造について説明する。ここでは、トランジスタとして、代表してトランジスタ202rを用いて説明する。また、トランジスタに含まれる半導体層として酸化物半導体層を用いて説明する。
<トランジスタ202r及び容量素子206rの構造>
図11(A)乃至図11(C)に、トランジスタ202r及び容量素子206rの上面模式図及び断面模式図を示す。図11(A)はトランジスタ202r及び容量素子206rの上面模式図であり、図11(B)は、図11(A)の一点鎖線A−B間の断面模式図、図11(C)は、図11(A)の一点鎖線C−D間の断面模式図である。なお、図11(A)では、明瞭化のため、基板200a、絶縁層209a、絶縁層235、絶縁層210aなどを省略している。
図11(A)乃至図11(C)に示すトランジスタ202rは、絶縁層209a上のゲート電極としての機能を有する導電層233と、導電層233上であってゲート絶縁膜としての機能を有する絶縁層235と、絶縁層235を介して、導電層233と重なる酸化物半導体層237と、酸化物半導体層237に接する一対の導電層239、240とを有する。絶縁層209aは、基板200a上に形成される。なお、絶縁層209aは基板200a上に設けなくともよい。また、絶縁層235、酸化物半導体層237、及び一対の導電層239、240上には、保護膜としての機能を有する絶縁層210aが形成されてもよい。
基板200aの材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。
基板200aとして、例えば、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板(例えば単結晶基板又はシリコン基板)、SOI(Silicon on Insulator)基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板200aとして、可撓性基板を用い、可撓性基板上に直接、トランジスタ202rを形成してもよい。または、基板200aとトランジスタ202rの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板200aより分離し、他の基板に転載するのに用いることができる。その際、トランジスタ202rは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、下地膜としての機能を有する絶縁層209aは、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等を用いて形成される。なお、絶縁層209aとして、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板200aから不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体層237への拡散を抑制することができる。
ゲート電極としての機能を有する導電層233は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成される。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いて形成されてもよい。また、導電層233は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電層233は、電極208r、208gと同様に、可視光において透光性のある導電膜を用いて形成されてもよい。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、絶縁層235として、酸素、水素、水等のブロッキング効果を有する膜を設けることで、酸化物半導体層237からの酸素の外部への拡散と、外部から酸化物半導体層237への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する膜は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて形成される。
また、絶縁層235は、ハフニウムシリケート(HfSiO)、窒素が添加されたハフニウムシリケート(HfSi)、窒素が添加されたハフニウムアルミネート(HfAl)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料を用い形成されることで、トランジスタのゲートリークを低減できる。
絶縁層235の厚さは、5nm以上400nm以下、より好ましくは10nm以上300nm以下、より好ましくは50nm以上250nm以下とするとよい。
酸化物半導体層237は、少なくともIn若しくはZnを含む金属酸化物で形成され、代表的には、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ga、Y、Zr、La、Ce、またはNd)等で形成される。
なお、酸化物半導体層237がIn−M−Zn酸化物で形成されるとき、InおよびMの和を100atomic%としたときInとMの原子数比率は、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。
酸化物半導体層237は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ202rのオフ電流を低減することができる。
酸化物半導体層237の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
酸化物半導体層237がIn−M−Zn酸化物(MはAl、Ga、Y、Zr、La、Ce、またはNd)を用いて形成される場合、In−M−Zn酸化物を形成するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:1:4.1が好ましい。なお、形成される酸化物半導体層237の金属元素の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
また、スパッタリングターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。なお多結晶ターゲットを用いることで、後述するCAAC−OS膜および微結晶酸化物半導体膜を形成することが可能である。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体層237は酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体層237において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、より好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下とする。この結果、トランジスタ202rは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
また、酸化物半導体層237において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体層237において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体層237におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。この結果、トランジスタ202rは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
また、酸化物半導体層237において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体層237のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタ202rは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
また、酸化物半導体層237に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、トランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体層237において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
酸化物半導体層237の不純物を低減することで、酸化物半導体層237のキャリア密度を低減することができる。このため、酸化物半導体層237は、キャリア密度が1×1017個/cm以下、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/cm以下、より好ましくは1×1011個/cm以下であることが好ましい。
なお、酸化物半導体層237は金属元素の原子数比の異なる酸化物半導体層が複数積層されていてもよい。例えば、図14(A)に示すように、絶縁層235上に酸化物半導体層237、248が順に積層されてもよい。または、図14(B)に示すように、絶縁層235上に酸化物半導体層249、237、248が順に積層されてもよい。酸化物半導体層248、249は、酸化物半導体層237と金属元素の原子数比が異なる。
酸化物半導体層237として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体を用いて形成された酸化物半導体層237にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体を用いて酸化物半導体層237が形成されたトランジスタは、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。従って、当該酸化物半導体層237にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
なお、酸化物半導体層237の代わりに、シリコンまたはシリコンゲルマニウムで形成される半導体層を形成してもよい。シリコンまたはシリコンゲルマニウムで形成される半導体層は、適宜非晶質構造、多結晶構造、単結晶構造とすることができる。
一対の導電層239、240は、ソース電極及びドレイン電極としての機能を有する。一対の導電層239、240は、ゲート電極としての機能を有する導電層233の材料を適宜用いて形成される。
なお、本実施の形態では、一対の導電層239、240を酸化物半導体層237及び絶縁層210aの間に設けたが、絶縁層235及び酸化物半導体層237の間に設けてもよい。
絶縁層210aは、トランジスタのチャネル領域を保護する機能を有する。絶縁層210aは、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の酸化物絶縁膜、窒化シリコン、窒化アルミニウム等の窒化物絶縁膜を用いて形成される。絶縁層210aは、単層構造または積層構造とすることができる。
なお、絶縁層210aとして、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体層237からの酸素の外部への拡散と、外部から酸化物半導体層237への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて形成される。
また、絶縁層210aは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成されることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS(Thermal Desorption Spectroscopy)分析において、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲における酸素原子の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。加熱処理により絶縁層210aに含まれる酸素を酸化物半導体層237に移動させることが可能であり、酸化物半導体層237の酸素欠損を低減することが可能である。
次に、容量素子206rの構造について説明する。容量素子206rは、絶縁層209a上に設けられる容量配線としての機能を有する導電層234と、絶縁層235と、絶縁層235を介して導電層234と重なる導電層240とを有する。
導電層234は、トランジスタ202rの導電層233と同時に形成される。絶縁層235は、トランジスタ202rのゲート絶縁膜としての機能を有すると共に、容量素子206rの誘電体層としての機能を有する。導電層240は、トランジスタ202rのソース電極またはドレイン電極の機能と共に、容量素子206rの容量電極としての機能を有する。
即ち、容量素子206rは、トランジスタ202rの工程と同時に形成される。なお、容量素子206rは、図11に示す構造に限定されない。例えば、絶縁層235と導電層240との間に酸化物半導体層を有してもよい。または、導電層234及び導電層240の一以上と、図10に示す絶縁層210a、212aと、電極208rとで、容量素子を形成してもよい。
また、容量素子206rに含まれる導電層は、可視光において透光性のある導電膜を用いて形成してもよい。該構成とすることで画素の開口率の向上を図ることができる。開口率の向上により、バックライトの光を弱めても同じ輝度による表示が得られるため、低消費電力化を図ることができる。
<トランジスタ202rの変形例>
トランジスタ202rの変形例を図12を用いて説明する。図12に示すトランジスタは、デュアルゲート構造であることを特徴とする。
図12(A)乃至図12(C)に、半導体装置が有するトランジスタ202rの上面模式図及び断面模式図を示す。図12(A)はトランジスタの上面模式図であり、図12(B)は、図12(A)の一点鎖線A−B間の断面模式図であり、図12(C)は、図12(A)の一点鎖線C−D間の断面模式図である。なお、図12(A)では、明瞭化のため、基板200a、絶縁層209a、絶縁層235、絶縁層210a、絶縁層212aなどを省略している。
図12(A)乃至図12(C)に示すトランジスタは、絶縁層209a上のゲート電極としての機能を有する導電層233と、導電層233上であってゲート絶縁膜としての機能を有する絶縁層235と、絶縁層235を介して、導電層233と重なる酸化物半導体層237と、酸化物半導体層237に接する一対の導電層239、240と、酸化物半導体層237、一対の導電層239、240上の絶縁層210aと、絶縁層210a上の絶縁層212aと、絶縁層212a上であってゲート電極としての機能を有する導電層242とを有する。導電層242は、絶縁層235、210a、212aの開口部244において、導電層233と接続される。
なお、図12(C)に示すように、チャネル幅方向において酸化物半導体層237の側面と導電層242とが対向することで、酸化物半導体層237において、絶縁層235及び絶縁層210aと酸化物半導体層237界面のみでなく、酸化物半導体層237の内部においてもキャリアが流れるため、トランジスタにおけるキャリアの移動量が増加する。この結果、トランジスタのオン電流が大きくなる共に、電界効果移動度が高くなる。また、導電層242の電界が酸化物半導体層237の側面、または側面及びその近傍を含む端部に影響するため、酸化物半導体層237の側面または端部における寄生チャネルの発生を抑制することができる。
図12に示すトランジスタは、図11に示すトランジスタに比べて電界効果移動度が高く、オン電流が大きい。このため、駆動回路部250dに設けられるトランジスタとして、図12に示す構造のトランジスタを用いることで、高速動作が可能な駆動回路部を作製することができる。また、駆動回路部250dの占有面積を小さくすることが可能であり、画素部250pの面積を増大させることができる。また、オン電流の大きいトランジスタを画素部250pに設けることで、大型の表示装置や、高精細な表示装置において配線数が増大しても、各配線における信号遅延を低減することが可能であり、表示むらを抑えることが可能である。なお、駆動回路部250dが有するトランジスタは、すべて同じ構造であってもよく、二種以上の構造であってもよい。また、画素部250pが有する複数のトランジスタは、すべて同じ構造であってもよく、二種以上の構造であってもよい。
<トランジスタ202t及び電極238の構造>
図13に、タッチセンサに含まれるトランジスタ202t及び電極238の断面模式図を示す。絶縁層209b上にトランジスタ202tが形成される。絶縁層209bは、絶縁層209aの材料を適宜用いて形成される。また、絶縁層209bは基板200b上に形成される。
図13に示すトランジスタ202tは、トランジスタ202rと同様の構造とすることができる。
電極238は、絶縁層235上に形成される。また、電極238はトランジスタ202tの導電層240と接続される。
また、トランジスタ202t上に絶縁層210bが形成される。なお、絶縁層210bは、電極238が露出する開口部を有する。また、絶縁層210b及び電極238上に絶縁層211が形成される。
電極238は、酸化物半導体層237と同時に形成された酸化物半導体膜を加工して形成される。このため、電極238は、酸化物半導体層237と同様の金属元素を有する。また、酸化物半導体層237と同様の結晶構造、または異なる結晶構造を有する。しかしながら、酸化物半導体層237と同時に形成された酸化物半導体層に、不純物または酸素欠損を有せしめることで、電極238となる。電極238に含まれる不純物の代表例としては、希ガス、水素、ホウ素、窒素、フッ素、アルミニウム、およびリンの一以上がある。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトンおよびキセノンがある。
このため、酸化物半導体層237及び電極238は共に、絶縁層235上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体層237と比較して、電極238の不純物濃度が高い。例えば、酸化物半導体層237において、二次イオン質量分析法により得られる水素濃度は、5×1019atoms/cm以下、好ましくは5×1018atoms/cm以下、好ましくは1×1018atoms/cm以下、好ましくは5×1017atoms/cm以下、好ましくは1×1016atoms/cm以下である。一方、電極238において、二次イオン質量分析法により得られる水素濃度は、8×1019atoms/cm以上、好ましくは1×1020atoms/cm以上、好ましくは5×1020atoms/cm以上である。また、酸化物半導体層237と比較して、電極238に含まれる水素濃度は2倍、または10倍以上である。
酸化物半導体層237の水素濃度を上記範囲とすることで、酸化物半導体層237におけるキャリアである電子の生成を抑制することが可能である。この結果、トランジスタ202tは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
また、電極238は、酸化物半導体層237より抵抗率が低い。電極238の抵抗率が、酸化物半導体層237の抵抗率の1×10−8倍以上1×10−1倍未満であることが好ましく、代表的には1×10−3Ωcm以上1×10Ωcm未満、または抵抗率が1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。
酸化物半導体層237と同時に形成された酸化物半導体層をプラズマに曝すことにより、酸化物半導体層にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体層上に、プラズマCVD法またはスパッタリング法で膜を成膜すると、酸化物半導体層がプラズマに曝され、酸素欠損が生成される。または、絶縁層210aに開口部を形成するためのエッチング処理において、酸化物半導体層がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体層が、酸素及び水素の混合ガス、水素、希ガス、アンモニア等のプラズマに曝されることで、酸素欠損が生成される。また、酸化物半導体層に不純物を添加することで、酸素欠損を形成しつつ、不純物を酸化物半導体層に添加することができる。不純物の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、加速させた不純物イオンを酸化物半導体層に衝突させ、酸化物半導体層に酸素欠損を形成することができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体層に不純物、一例として水素が含まれると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体層は、導電性が高くなり、導電体化する。導電体化された酸化物半導体層を酸化物導電体層ということができる。即ち、酸化物半導体層237は、酸化物半導体で形成され、電極238は酸化物導電体層で形成されるといえる。また、電極238は、導電性の高い酸化物半導体層で形成されるともいえる。また、電極238は、導電性の高い金属酸化物層で形成されるともいえる。
なお、一般に、酸化物半導体層は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体層は、伝導帯近傍にドナー準位を有する酸化物半導体層である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体層と同程度の透光性を有する。
絶縁層210b、211は、絶縁層210aと同様の材料を用いて形成することができる。
なお、絶縁層211は、水素を含むことが好ましい。電極238は、絶縁層211に接しているため、絶縁層211が水素を含むことで、絶縁層211の水素を、酸化物半導体層237と同時に形成された酸化物半導体層に拡散させることができる。この結果、酸化物半導体層237と同時に形成された酸化物半導体層に不純物を添加することができる。
さらに、絶縁層210bが、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁層で形成され、絶縁層211が水素を含む絶縁層で形成されることが好ましい。絶縁層210bに含まれる酸素がトランジスタ202tの酸化物半導体層237に移動することで、酸化物半導体層237の酸素欠損量を低減でき、トランジスタ202tの電気特性の変動を小さくできると共に、絶縁層211に含まれる水素が電極238に移動し、電極238の導電性を高めることができる。
なお、電極238は、可視光において透光性のある導電層を用いて形成してもよい。
図13において、トランジスタの酸化物半導体層と同時に、容量素子の一方となる電極が形成される。このため、容量素子を形成するために、新たに導電層を形成する工程が不要であり、作製工程数を削減できる。
また、本実施の形態に示す表示装置は、電極214の電位の変化に合わせて、導電層234の電位を変化させることで、液晶素子に含まれる画素電極としての機能を有する電極の電位を、電極214の電位の変化に合わせて変化させることが可能である。この結果、液晶素子に含まれる一対の電極の間の電界を一定にすることが可能であり、優れた表示品位を得ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態4)
<酸化物半導体膜の構造>
本実施の形態では、トランジスタに用いることが可能な酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、CAAC−OS膜について説明する。
CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することが難しい。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することが困難な領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確認することが困難な場合がある。
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することが難しい。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体(amorphous−like OS:amorphous−like Oxide Semiconductor)膜と呼ぶ。
amorphous−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することが困難な領域と、を有する。amorphous−like OS膜は、TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、amorphous−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能TEM像を用いて行うことができる。例えば、InGaZnOの結晶は層状構造を有し、In−O層の間に、Ga−Zn−O層を2層有する。InGaZnOの結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInGaZnOの結晶のa−b面に対応する。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、amorphous−like OS膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、本発明の一態様の表示装置を適用した表示モジュールについて、説明する。また、本発明の一態様の表示モジュールが適用された電子機器の構成例について説明する。
図15に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8005A,8005Bに接続された表示装置8006、バックライトユニット8007、フレーム8009、プリント基板8010、バッテリー8011を有する。なお、バックライトユニット8007、バッテリー8011、などは、設けられない場合もある。
上部カバー8001及び下部カバー8002は、表示装置8006のサイズに合わせて、形状や寸法を適宜変更することができる。
バックライトユニット8007は、光源8008を有する。光源8008をバックライトユニット8007の端部に設け、光拡散板を用いる構成としてもよい。なお、光源8008として、EL(Electro−luminescence)素子を用いることで可撓性を有する光源8008とすることができる。
また、バックライトユニット8007と表示装置8006の間に、波長変換部材を設けてもよい。波長変換部材は、蛍光顔料、蛍光染料、量子ドット等の波長変換物質を含む。波長変換物質は、バックライトユニット8007の光を吸収し、該光の一部または全部を別の波長の光に変換することができる。また、波長変換物質である量子ドットは、直径が1nm以上100nm以下の粒子である。量子ドットを有する波長変換部材を用いることで、表示装置の色再現性を高めることができる。さらに、波長変換部材は、導光板として機能させてもよい。
フレーム8009は、表示装置8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。プリント基板8010は、表示装置8006、バックライトユニット8007、バッテリー8011に接続される。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー8011による電源であってもよい。バッテリー8011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール8000には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。また、表示モジュール8000が有する各構成を薄型化することで、表示モジュール8000をフレキシブルな表示モジュールとすることができる。バックライトユニット8007については、導光板を用いて薄型化すればよい。
図16は、本発明の一態様の表示モジュールを含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置、スマートフォンともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図16(A)は、表示部を有する携帯情報端末1400を示している。携帯情報端末1400は、筐体1401に表示部1402及び操作ボタン1403が組み込まれている。表示部1402には、本発明の一態様の表示モジュールが適用できる。そのため、薄型化と良好な表示品位の両立が図られた、携帯情報端末が実現される。
図16(B)は、携帯電話機1410を示している。携帯電話機1410は、筐体1411に表示部1412、操作ボタン1413、スピーカー1414、及びマイク1415が組み込まれている。表示部1412には、本発明の一態様の表示モジュールが適用できる。そのため、薄型化と良好な表示品位の両立が図られた、携帯電話機が実現される。
図16(C)は、音楽再生装置1420を示している。音楽再生装置1420は、筐体1421に表示部1422、操作ボタン1423、アンテナ1424が組み込まれている。またアンテナ1424からは、無線信号により情報を送受信することができる。表示部1422には、本発明の一態様の表示モジュールが適用できる。そのため、薄型化と良好な表示品位の両立が図られた、音楽再生装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る表示装置が設けられている。このため、薄型化と良好な表示品位の両立が図られた、電子機器が実現される。
本実施例では、酸化物半導体膜の導電率について、図19乃至図21を用いて説明する。
はじめに、試料の構造について図19を用いて説明する。
図19(A)は、試料1及び試料2の上面図であり、一点破線A1−A2の断面図を図19(B)、(C)に示す。なお、試料1及び試料2は、上面図が同一であり、断面の積層構造が異なるため、断面図が異なる。試料1の断面図を図19(B)に、試料2の断面図を図19(C)に、それぞれ示す。なお、試料1の酸化物半導体膜1905は、トランジスタ(FET)のチャネル領域に相当する。また、試料2の酸化物半導体膜1905は、容量素子(Cs)の電極に相当する。
試料1は、ガラス基板1901上に絶縁膜1903が形成され、絶縁膜1903上に絶縁膜1904が形成され、絶縁膜1904上に酸化物半導体膜1905が形成される。また、酸化物半導体膜1905の両端を、電極として機能する導電膜1907、1909が覆い、酸化物半導体膜1905及び導電膜1907、1909を絶縁膜1910、1911が覆う。なお、絶縁膜1910、1911には、開口部1913、1915が設けられており、それぞれ当該開口部において、導電膜1907、1909が露出している。
試料2は、ガラス基板1901上に絶縁膜1903が形成され、絶縁膜1903上に絶縁膜1904が形成され、絶縁膜1904上に酸化物半導体膜1905が形成される。また、酸化物半導体膜1905の両端を電極として機能する導電膜1907、1909が覆い、酸化物半導体膜1905及び導電膜1907、1909を絶縁膜1911が覆う。なお、絶縁膜1911には、開口部1917、1919が設けられており、それぞれ当該開口部において、導電膜1907、1909が露出している。
このように、試料1及び試料2は、酸化物半導体膜1905上に接する絶縁膜の構造が異なる。試料1は、酸化物半導体膜1905と絶縁膜1910が接しており、試料2は、酸化物半導体膜1905と絶縁膜1911が接している。
次に、各試料の作製方法について説明する。
はじめに、試料1の作製方法について説明する。
ガラス基板1901上に、絶縁膜1903として、プラズマCVD法により厚さ400nmの窒化シリコン膜を成膜した。
次に、絶縁膜1903上に、絶縁膜1904として、プラズマCVD法により厚さ50nmの酸化窒化シリコン膜を成膜した。
次に、絶縁膜1904上に、酸化物半導体膜1905として、金属酸化物ターゲット(In:Ga:Zn=1:1:1)を用い、スパッタリング法により厚さ35nmのIn−Ga−Zn酸化物膜(以下、IGZO膜ともいう。)を成膜した後、450℃の窒素雰囲気で1時間の加熱処理を行い、450℃の窒素及び酸素の混合雰囲気で1時間の加熱処理を行った。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行い、酸化物半導体膜1905を形成した。
次に、絶縁膜1903及び酸化物半導体膜1905上に、スパッタリング法により厚さ50nmのタングステン膜、厚さ400nmのアルミニウム膜、及び厚さ100nmのチタン膜を順に積層した後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行い、導電膜1907及び導電膜1909を形成した。
次に、絶縁膜1904、酸化物半導体膜1905、導電膜1907、及び導電膜1909上に、絶縁膜1910として、プラズマCVD法により厚さ450nmの酸化窒化シリコン膜を成膜した後、350℃の窒素及び酸素の混合雰囲気で1時間の加熱処理を行った。
次に、絶縁膜1910上に、絶縁膜1911として、プラズマCVD法により厚さ50nmの窒化シリコン膜を成膜した。
次に、絶縁膜1911上に、フォトリソグラフィ工程により形成したマスクを設けた後、エッチング処理を行い、絶縁膜1910、及び絶縁膜1911に開口部1913、1915を形成した。
以上の工程により試料1を作製した。
次に、試料2の作製方法について説明する。
試料1の絶縁膜1903、酸化物半導体膜1905、導電膜1907、及び導電膜1909上に、絶縁膜1910として、プラズマCVD法により厚さ450nmの酸化窒化シリコン膜を成膜した後、350℃の窒素及び酸素の混合雰囲気で1時間の加熱処理を行った。その後、絶縁膜1910の除去を行った。
次に、絶縁膜1904、酸化物半導体膜1905、導電膜1907、及び導電膜1909上に、絶縁膜1911として、プラズマCVD法により厚さ50nmの窒化シリコン膜を成膜した。
次に、絶縁膜1911上に、フォトリソグラフィ工程により形成したマスクを設けた後、エッチング処理を行い、絶縁膜1911に開口部1917、1919を形成した。
以上の工程により試料2を作製した。
次に、試料1及び試料2に設けられた酸化物半導体膜1905の導電率を測定した。試料1においては、開口部1913の導電膜1907及び開口部1915の導電膜1909にプローブを接触させ、酸化物半導体膜1905のシート抵抗値を測定した。また、試料2においては、開口部1917の導電膜1907及び開口部1919の導電膜1909にプローブを接触させ、酸化物半導体膜1905のシート抵抗値を測定した。なお、試料1及び試料2の酸化物半導体膜1905において、導電膜1907及び導電膜1909が対向する幅Wを1mm、間隔Dを10μmとした。また、試料1及び試料2において、導電膜1907を接地電位とし、導電膜1909に1Vを印加した。次に、試料1及び試料2に含まれる酸化物半導体膜1905のシート抵抗値から導電率を計算で求めた。
試料1及び試料2の導電率を図20に示す。
試料1の平均導電率は、3.04×10−4S/mであった。また、試料2の平均導電率は、9.91×10S/mあった。
このように、酸化物半導体膜1905に接する絶縁膜の違いにより、酸化物半導体膜1905の導電率は、異なる値を示す。
試料1は、酸化物半導体膜1905上に接して絶縁膜1910として用いる酸化窒化シリコン膜が形成されている。酸化物半導体膜1905は絶縁膜1911として用いる窒化シリコン膜と接していない。一方、試料2は、酸化物半導体膜1905上に接して絶縁膜1911として用いる窒化シリコン膜が形成されている。このように、酸化物半導体膜1905は、絶縁膜1911として用いる窒化シリコン膜に接して設けると、酸化物半導体膜1905に欠陥、代表的には酸素欠損が形成されると共に、該窒化シリコン膜に含まれる水素が、酸化物半導体膜1905へ移動又は拡散する。これらの結果、酸化物半導体膜1905の導電率が上昇する。
例えば、トランジスタのチャネル領域に酸化物半導体膜を用いる場合、試料1に示すように酸化物半導体膜に接して酸化窒化シリコン膜を設ける構成が好ましい。また、容量素子の電極としては、試料2に示すように酸化物半導体膜に接して窒化シリコン膜を設ける構成が好ましい。このような構成を用いることによって、トランジスタのチャネル領域に用いる酸化物半導体膜と、容量素子の電極に用いる酸化物半導体膜と、を同一工程で作製しても酸化物半導体膜の導電率を変えることができる。
次に、上面形状が試料2と異なり、断面形状が試料2と同じである試料3を作製した。次に、試料3において、高温高湿環境で保存した試料の導電率を求めた。
次に、試料3に設けられた酸化物半導体膜1905のシート抵抗値を測定した。試料3においては、開口部1917及び開口部1919にプローブを接触させ、酸化物半導体膜1905のシート抵抗を測定した。なお、試料3の酸化物半導体膜1905において、上面形状において導電膜1907及び導電膜1909が対向する幅Wを1.5mm、間隔Dを10μmとした。また、試料3において、導電膜1907を接地電位とし、導電膜1909に1Vを印加した。また、温度60℃、湿度95%の雰囲気において、試料3を、60時間、130時間、650時間、及び1000時間保管した後、試料のシート抵抗値を測定した。ここでは、2つの試料3の測定を行った。次に、シート抵抗値より導電率を計算で求めた。
試料3の導電率を図21に示す。
図21より、試料3は、導電率が高い。また、試料3は、導電率の時間変動量が少ないことがわかる。以上のことから、窒化シリコン膜に接する酸化物半導体膜は、高温高湿環境において、導電率の変動量が少ないため、容量素子の電極として用いることができる。
本実施例に示す構成は、他の実施の形態、又は実施例に示す構成と適宜組み合わせて用いることができる。
G1 選択線
M1 トランジスタ
M2 トランジスタ
M3 トランジスタ
M4 トランジスタ
10 基板
11 トランジスタ
12 容量素子
13 電極
14 導電層
15 導電層
16 絶縁層
17 半導体層
18 導電層
19 導電層
20 液晶層
21 導電層
22 導電層
23 電極
24 カラーフィルタ
30 基板
31 トランジスタ
32 容量素子
33 電極
34 導電層
35 絶縁層
36 半導体層
37 電極
38 導電層
39 導電層
41 液晶パネル
42 タッチセンサ
43 電極
44 カラーフィルタ
200a 基板
200b 基板
201g 液晶素子
201r 液晶素子
202g トランジスタ
202r トランジスタ
202t トランジスタ
204a トランジスタ
204b トランジスタ
206g 容量素子
206r 容量素子
206t 容量素子
208g 電極
208r 電極
209a 絶縁層
210a 絶縁層
210b 絶縁層
211 絶縁層
212a 絶縁層
212b 絶縁層
214 電極
216 スペーサ
220a 接続電極
220b 接続電極
222a 異方性導電膜
222b 異方性導電膜
224a FPC
224b FPC
226a 絶縁層
226b 絶縁層
228 液晶層
233 導電層
234 導電層
235 絶縁層
237 酸化物半導体層
238 電極
239 導電層
240 導電層
242 導電層
244 開口部
248 酸化物半導体層
249 酸化物半導体層
250a 端子部
250b 端子部
250d 駆動回路部
250p 画素部
308b 酸化物導電体層
1400 携帯情報端末
1401 筐体
1402 表示部
1403 操作ボタン
1410 携帯電話機
1411 筐体
1412 表示部
1413 操作ボタン
1414 スピーカー
1415 マイク
1420 音楽再生装置
1421 筐体
1422 表示部
1423 操作ボタン
1424 アンテナ
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8005A FPC
8006 表示装置
8007 バックライトユニット
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリー

Claims (7)

  1. 第1の基板と、第2の基板と、液晶層と、を有する表示装置であって、
    第1のトランジスタと、第1の容量素子と、第1の配線と、第1の電極と、第2のトランジスタと、第2の電極と、第2の容量素子と、第3の電極と、を有し、
    前記液晶層は、前記第1の電極と、前記第3の電極との間に設けられ、
    前記第1のトランジスタと、前記第1の容量素子と、前記第1の配線と、前記第1の電極とは、前記第1の基板に設けられ、
    前記第1のトランジスタは、前記第1の電極に電気的に接続され、
    前記第1の電極は、前記液晶層の画素電極としての機能を有し、
    前記第1の容量素子の一方の電極は、前記第1の電極に電気的に接続され、
    前記第1の容量素子の他方の電極は、前記第1の配線に電気的に接続され、
    前記第1の配線は、第1の信号が与えられる機能を有し、
    前記第2のトランジスタと、前記第2の電極と、前記第2の容量素子と、前記第3の電極とは、前記第2の基板に設けられ、
    前記第2のトランジスタのソース又はドレインの一方は、前記第2の電極に電気的に接続され、
    前記第2の電極は、前記第2の容量素子の一方の電極としての機能を有し、
    前記第3の電極は、前記第2の容量素子の他方の電極としての機能を有し、
    前記第3の電極は、前記液晶層の対向電極としての機能を有し、
    前記第3の電極は、第2の信号が与えられる機能を有し、
    前記第2の信号は、前記第1の信号と同じ周期で変動する信号である、ことを特徴とする表示装置。
  2. 請求項1において、
    前記第2の基板は、第3のトランジスタと、第4のトランジスタと、を有し、
    前記第3のトランジスタのゲートは、前記第2の電極に電気的に接続され、
    前記第2のトランジスタのソース又はドレインの他方は、第2の配線に電気的に接続され、
    前記第2の配線は、定電位が与えられる機能を有し、
    前記第3のトランジスタのソース又はドレインの一方は、第4のトランジスタのソース又はドレインの一方に電気的に接続され、
    前記第4のトランジスタのソース又はドレインの他方は、第3の配線に電気的に接続され、
    前記第3の配線は、前記第2の電極の電位に従って電位が変化する機能を有する、ことを特徴とする表示装置。
  3. 請求項1又は2のいずれか一において、
    前記第2のトランジスタは、半導体層が酸化物半導体を有し、
    前記第3のトランジスタは、半導体層が酸化物半導体を有することを特徴とする表示装置。
  4. 請求項1乃至3のいずれか一において、
    前記第2の電極は、前記第2のトランジスタが有する半導体層と、前記第3のトランジスタが有する半導体層と、同じ層に設けられる電極である、ことを特徴とする表示装置。
  5. 請求項1乃至4のいずれか一において、
    前記第1のトランジスタは、第1の半導体層を有し、
    前記第1の半導体層は、酸化物半導体を有し、
    前記第1の半導体層は、第1の金属元素を有し、
    前記第1の容量素子の他方の電極は、前記第1の金属元素と、酸素とを有し、
    前記第1の半導体層は、第1の水素濃度である領域を有し、
    前記第1の容量素子の他方の電極は、第2の水素濃度である領域を有し、
    前記第1の水素濃度と、前記第2の水素濃度は、互いに異なる、ことを特徴とする表示装置。
  6. 請求項1乃至5のいずれか一に記載の前記表示装置と、
    前記表示装置に電気的に接続されたプリント基板と、
    を有することを特徴とする表示モジュール。
  7. 請求項6に記載の表示モジュールと、
    操作ボタンと、
    を有することを特徴とする電子機器。
JP2015080608A 2014-04-22 2015-04-10 表示装置、表示モジュール、及び電子機器 Expired - Fee Related JP6613044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015080608A JP6613044B2 (ja) 2014-04-22 2015-04-10 表示装置、表示モジュール、及び電子機器

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2014088223 2014-04-22
JP2014088200 2014-04-22
JP2014088223 2014-04-22
JP2014088200 2014-04-22
JP2014106476 2014-05-22
JP2014106476 2014-05-22
JP2015080608A JP6613044B2 (ja) 2014-04-22 2015-04-10 表示装置、表示モジュール、及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019199546A Division JP2020030424A (ja) 2014-04-22 2019-11-01 表示装置

Publications (2)

Publication Number Publication Date
JP2016001301A true JP2016001301A (ja) 2016-01-07
JP6613044B2 JP6613044B2 (ja) 2019-11-27

Family

ID=54321943

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015080608A Expired - Fee Related JP6613044B2 (ja) 2014-04-22 2015-04-10 表示装置、表示モジュール、及び電子機器
JP2019199546A Withdrawn JP2020030424A (ja) 2014-04-22 2019-11-01 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019199546A Withdrawn JP2020030424A (ja) 2014-04-22 2019-11-01 表示装置

Country Status (3)

Country Link
US (1) US10345661B2 (ja)
JP (2) JP6613044B2 (ja)
CN (1) CN105005166B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199406A (ja) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2017138413A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置
JP2018006733A (ja) * 2016-03-18 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015215606A (ja) 2014-04-22 2015-12-03 株式会社半導体エネルギー研究所 液晶表示装置、およびそれを備える電子機器
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
TWI723984B (zh) * 2015-03-27 2021-04-11 日商半導體能源研究所股份有限公司 觸控面板
US10372274B2 (en) 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
JP6807683B2 (ja) 2015-09-11 2021-01-06 株式会社半導体エネルギー研究所 入出力パネル
CN105242472B (zh) * 2015-11-02 2018-08-21 深圳市华星光电技术有限公司 液晶面板及显示装置
CN105549789B (zh) * 2016-01-20 2018-05-08 昆山龙腾光电有限公司 触控液晶显示装置
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
US11353754B2 (en) 2017-02-21 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
JP2019117342A (ja) * 2017-12-27 2019-07-18 シャープ株式会社 アクティブマトリックス基板、アクティブマトリックス基板の製造方法および液晶表示装置
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN108390656B (zh) * 2018-02-27 2021-11-02 京东方科技集团股份有限公司 参量放大器及控制方法、液晶天线及显示面板、终端
US11435637B2 (en) 2018-09-21 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
KR20200097379A (ko) * 2019-02-07 2020-08-19 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US11355564B2 (en) * 2019-12-04 2022-06-07 Arolltech Co., Ltd. AMOLED and micro-OLED for augmented reality and autostereoscopic 3D displays
KR20210085604A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196023A (ja) * 2001-12-27 2003-07-11 Sony Corp 表示装置
JP2007048275A (ja) * 2005-08-05 2007-02-22 Samsung Electronics Co Ltd センシング回路及びこれを有する表示装置
JP2009540374A (ja) * 2006-06-09 2009-11-19 アップル インコーポレイテッド タッチ・スクリーン液晶ディスプレイ
US20110193816A1 (en) * 2008-11-14 2011-08-11 Sharp Kabushiki Kaisha Capacitance change detecting circuit
JP2012022311A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 入出力装置の駆動方法及び入出力装置
JP2013224977A (ja) * 2012-04-19 2013-10-31 Toshiba Corp 表示パネル及び表示装置
JP2014063141A (ja) * 2012-08-03 2014-04-10 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH118352A (ja) * 1997-06-14 1999-01-12 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100640997B1 (ko) 2002-12-24 2006-11-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 일체형 터치 패널
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3858864B2 (ja) * 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101133753B1 (ko) 2004-07-26 2012-04-09 삼성전자주식회사 감지 소자를 내장한 액정 표시 장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101467119B (zh) 2006-06-09 2013-02-13 苹果公司 触摸屏液晶显示器
CN104965621B (zh) 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
US8243027B2 (en) 2006-06-09 2012-08-14 Apple Inc. Touch screen liquid crystal display
EP2027527A2 (en) 2006-06-09 2009-02-25 Apple, Inc. Touch screen liquid crystal display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US20080167526A1 (en) 2007-01-08 2008-07-10 Crank Justin M Non-Occlusive, Laterally-Constrained Injection Device
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5014971B2 (ja) * 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
US8319750B2 (en) * 2008-05-02 2012-11-27 Sony Corporation Sensing circuit, method of driving sensing circuit, display device, method of driving display device, and electronic apparatus
JP5217618B2 (ja) * 2008-05-16 2013-06-19 セイコーエプソン株式会社 電子機器の接触位置特定方法
JP5372630B2 (ja) * 2008-07-17 2013-12-18 Nltテクノロジー株式会社 表示装置及び表示装置の駆動方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5191453B2 (ja) * 2009-06-29 2013-05-08 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
KR20120014808A (ko) 2010-08-10 2012-02-20 엘지디스플레이 주식회사 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187852A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 タッチパネル
JP2015215606A (ja) 2014-04-22 2015-12-03 株式会社半導体エネルギー研究所 液晶表示装置、およびそれを備える電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196023A (ja) * 2001-12-27 2003-07-11 Sony Corp 表示装置
JP2007048275A (ja) * 2005-08-05 2007-02-22 Samsung Electronics Co Ltd センシング回路及びこれを有する表示装置
JP2009540374A (ja) * 2006-06-09 2009-11-19 アップル インコーポレイテッド タッチ・スクリーン液晶ディスプレイ
US20110193816A1 (en) * 2008-11-14 2011-08-11 Sharp Kabushiki Kaisha Capacitance change detecting circuit
JP2012022311A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 入出力装置の駆動方法及び入出力装置
JP2013224977A (ja) * 2012-04-19 2013-10-31 Toshiba Corp 表示パネル及び表示装置
JP2014063141A (ja) * 2012-08-03 2014-04-10 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199406A (ja) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP6110584B1 (ja) * 2012-09-13 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
JP2017143252A (ja) * 2012-09-13 2017-08-17 株式会社半導体エネルギー研究所 半導体装置
US9806099B2 (en) 2012-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10236305B2 (en) 2012-09-13 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10446584B2 (en) 2012-09-13 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10700099B2 (en) 2012-09-13 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017138413A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置
US10871853B2 (en) 2016-02-02 2020-12-22 Japan Display Inc. Display device
JP2018006733A (ja) * 2016-03-18 2018-01-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Also Published As

Publication number Publication date
CN105005166A (zh) 2015-10-28
JP6613044B2 (ja) 2019-11-27
US10345661B2 (en) 2019-07-09
CN105005166B (zh) 2020-02-28
US20150301422A1 (en) 2015-10-22
JP2020030424A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6613044B2 (ja) 表示装置、表示モジュール、及び電子機器
JP7297955B2 (ja) 半導体装置
JP6445214B1 (ja) 半導体装置
JP6713820B2 (ja) タッチパネル
JP6608633B2 (ja) 半導体装置
KR102093060B1 (ko) 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR102128979B1 (ko) 반도체 장치
KR102208600B1 (ko) 표시 장치 및 전자 기기
JP7458536B2 (ja) 表示装置
JP2017076788A (ja) 半導体装置の作製方法
JP2020194561A (ja) 表示装置
JP6521794B2 (ja) 半導体装置、及び電子機器
TW201640303A (zh) 觸控面板
JP2017076787A (ja) 半導体装置の作製方法
KR20210068139A (ko) 표시 장치
JP2017228752A (ja) 半導体装置の作製方法
JP2017195369A (ja) 半導体装置または当該半導体装置を有する表示装置
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
JP2017204641A (ja) 半導体装置および当該半導体装置を有する表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191101

R150 Certificate of patent or registration of utility model

Ref document number: 6613044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees