CN105005166B - 显示装置、显示模块及电子设备 - Google Patents

显示装置、显示模块及电子设备 Download PDF

Info

Publication number
CN105005166B
CN105005166B CN201510193511.4A CN201510193511A CN105005166B CN 105005166 B CN105005166 B CN 105005166B CN 201510193511 A CN201510193511 A CN 201510193511A CN 105005166 B CN105005166 B CN 105005166B
Authority
CN
China
Prior art keywords
electrode
transistor
oxide semiconductor
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510193511.4A
Other languages
English (en)
Other versions
CN105005166A (zh
Inventor
三宅博之
楠纮慈
石谷哲二
初见亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105005166A publication Critical patent/CN105005166A/zh
Application granted granted Critical
Publication of CN105005166B publication Critical patent/CN105005166B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明提供一种能够同时实现薄型化和良好的显示质量的新颖结构的显示装置。在像素电极与对置电极之间设置液晶层的显示装置的结构中,将设置于对置电极一侧的触摸传感器所包括的电容器的电极与公共电极一体化而对其施加脉冲信号。在元件衬底一侧中,使施加到在与像素电极的之间形成电容的电容线的信号与该脉冲信号联动,以控制为消除施加到液晶层的电场的变动。通过采用该结构,可以实现一种即便由于脉冲信号而施加到液晶层的电场发生变化也能够消除该电场变化的触摸传感器功能的显示装置。通过采用该结构,能够实现薄型化及良好的显示质量。

Description

显示装置、显示模块及电子设备
技术领域
本发明的一个方式涉及一种显示装置、显示模块及电子设备。
注意,本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。或者,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。由此,更具体而言,作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。
背景技术
具有触摸传感器功能的显示装置已被广泛使用(参照专利文献1)。
[专利文献1]日本专利申请公开2003-196023号公报
在具有触摸传感器功能的的显示装置中,因为对显示装置赋予触摸传感器功能,所以有框体厚度增加的问题。此外,当使框体变薄时,有由于供应到电极的信号而施加到显示元件的电位变动致使显示质量下降的问题。
发明内容
本发明的一个方式的目的之一是提供一种新颖的显示装置等。
或者,本发明的一个方式的目的之一是提供一种能够实现薄型化的新颖结构的显示装置等。或者,本发明的一个方式的目的之一是提供一种能够消除施加到显示元件的电位的变动的新颖结构的显示装置等。
注意,本发明的一个方式的目的不局限于上述列举的目的。上述列举的目的并不妨碍其他目的的存在。另外,其他目的是上面没有提到而将在下面的记载中进行说明的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出该上面没有提到的目的。此外,本发明的一个方式是实现上述列举的记载及/或其他目的中的至少一个目的的。
本发明的一个方式是一种显示装置,包括:第一衬底;第二衬底;以及液晶层,还包括:第一晶体管;第一电容器;第一布线;第一电极;第二晶体管;第二电极;第二电容器;以及第三电极,其中,液晶层设置于第一电极与第三电极之间,第一晶体管、第一电容器、第一布线以及第一电极设置于第一衬底,第一晶体管电连接于第一电极,第一电极具有作为液晶层的像素电极的功能,第一电容器的一个电极电连接于第一电极,第一电容器的另一个电极电连接于第一布线,第一布线具有被供应第一信号的功能,第二晶体管、第二电极、第二电容器及第三电极设置于第二衬底,第二晶体管的源极和漏极中的一个电连接于第二电极,第二电极具有作为第二电容器的一个电极的功能,第三电极具有作为第二电容器的另一个电极的功能,第三电极具有作为液晶层的对置电极的功能,第三电极具有被供应第二信号的功能,并且,第二信号是以与第一信号相同的周期变动的信号。
在本发明的一个方式的显示装置中,优选的是,第二衬底包括第三晶体管以及第四晶体管,其中第三晶体管的栅极电连接于第二电极,第二晶体管的源极和漏极中的另一个电连接于第二布线,第二布线具有被供应恒电位的功能,第三晶体管的源极和漏极中的一个电连接于第四晶体管的源极和漏极中的一个,第四晶体管的源极和漏极中的另一个电连接于第三布线,并且第三布线具有根据第二电极的电位而改变其电位的功能。
在本发明的一个方式的显示装置中,优选的是,第二晶体管的半导体层包括氧化物半导体,第三晶体管的半导体层包括氧化物半导体。
在本发明的一个方式的显示装置中,优选的是,第二电极与第二晶体管所包括的半导体层及第三晶体管所包括的半导体层设置在同一层中。
在本发明的一个方式的显示装置中,优选的是,第一晶体管包括第一半导体层,第一半导体层包括氧化物半导体,第一半导体层包括第一金属元素,第一电极包括第一金属元素和氧,第一半导体层包括第一氢浓度的区域,第一电极包括第二氢浓度的区域,第一氢浓度与第二氢浓度互不相同。
注意,其他本发明的一个方式记载于下面所述的实施方式中的说明及附图中。
本发明的一个方式能够提供一种新颖结构的显示装置等。
或者,本发明的一个方式能够提供一种可以实现薄型化的新颖结构的显示装置等。或者,本发明的一个方式能够提供一种能够消除施加到显示元件的电位变动的新颖结构的显示装置等。因此,能够提供一种显示质量得到提高的显示装置。
附图说明
图1A和图1B是说明本发明的一个方式的截面示意图及波形图。
图2是说明本发明的一个方式的截面示意图。
图3是说明本发明的一个方式的截面示意图。
图4是说明本发明的一个方式的截面示意图。
图5是说明本发明的一个方式的截面示意图。
图6是说明本发明的一个方式的电路图。
图7是说明本发明的一个方式的时序图。
图8是说明本发明的一个方式的电路图。
图9是说明本发明的一个方式的俯视图。
图10是说明本发明的一个方式的截面示意图。
图11A至图11C是说明本发明的一个方式的截面示意图。
图12A至图12C是说明本发明的一个方式的俯视示意图及截面示意图。
图13是说明本发明的一个方式的截面示意图。
图14A和图14B是说明本发明的一个方式的截面示意图。
图15是示出本发明的一个方式的显示模块的图。
图16A至图16C是示出本发明的一个方式的电子设备的图。
图17是说明本发明的一个方式的截面示意图。
图18是说明本发明的一个方式的截面示意图。
图19A至图19C是说明样品结构的图。
图20是说明导电率的图。
图21是说明导电率的图。
符号说明
G1:选择线;M1:晶体管;M2:晶体管;M3:晶体管;M4:晶体管;10:衬底;11:晶体管;12:电容器;13:电极;14:导电层;15:导电层;16:绝缘层;17:半导体层;18:导电层;19:导电层;20:液晶层;21:导电层;22:导电层;23:电极;24:滤色片;30:衬底;31:晶体管;32:电容器;33:电极;34:导电层;35:绝缘层;36:半导体层;37:电极;38:导电层;39:导电层;41:液晶面板;42:触摸传感器;43:电极;44:滤色片;200a:衬底;200b:衬底;201g:液晶元件;201r:液晶元件;202g:晶体管;202r:晶体管;202t:晶体管;204a:晶体管;204b:晶体管;206g:电容器;206r:电容器;206t:电容器;208g:电极;208r:电极;209a:绝缘层;210a:绝缘层;210b:绝缘层;211:绝缘层;212a:绝缘层;212b:绝缘层;214:电极;216:间隔物;220a:连接电极;220b:连接电极;222a:各向异性导电膜;222b:各向异性导电膜;224a:FPC;224b:FPC;226a:绝缘层;226b:绝缘层;228:液晶层;233:导电层;234:导电层;235:绝缘层;237:氧化物半导体层;238:电极;239:导电层;240:导电层;242:导电层;244:开口部;248:氧化物半导体层;249:氧化物半导体层;250a:端子部;250b:端子部;250d:驱动电路部;250p:像素部;308b:氧化物导电体层;1400:便携式信息终端;1401:框体;1402:显示部;1403:操作按钮;1410:移动电话机;1411:框体;1412:显示部;1413:操作按钮;1414:扬声器;1415:麦克风;1420:音乐再现装置;1421:框体;1422:显示部;1423:操作按钮;1424:天线;8000:显示模块;8001:上盖;8002:下盖;8005A:FPC;8006:显示装置;8007:背光单元;8008:光源;8009:框架;8010:印刷板;8011:电池;
具体实施方式
下面,参照附图对实施方式进行说明。注意,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定于下面的实施方式所记载的内容中。
另外,在附图中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不一定限定于上述尺寸。此外,在附图中,示意性地示出理想的例子,而不局限于附图所示的形状或数值等。例如,可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
此外,在本说明书等中,晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区或漏电极)与源极(源极端子、源区或源电极)之间具有沟道区域,并且电流能够流过漏极、沟道区域以及源极。
在此,因为源极和漏极根据晶体管的结构或工作条件等而更换,因此很难限定哪个是源极哪个是漏极。因此,有时不将用作源极的部分或用作漏极的部分称为源极或漏极,而将源极和漏极中的一个记为第一电极并将源极和漏极中的另一个记为第二电极。
注意,本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附记的,而不是用于在数目方面上进行限制的。
注意,在本说明书中,“使A与B连接”的描述除了包括使A与B直接连接的情况以外,还包括使A与B电连接的情况。在此,“使A与B电连接”的描述是指当在A与B之间存在具有某种电作用的对象物时,能够进行A和B的电信号的授受。
注意,例如,可以以下面的表达方式来表示如下情况:晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接,晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况以及晶体管的源极(或第一端子等)与Z1的一部分直接连接,Z1的另一部分与X直接连接,晶体管的漏极(或第二端子等)与Z2的一部分直接连接,并且,Z2的另一部分与Y直接连接的情况。
例如,可以将上述情况表示为“X、Y、晶体管的源极(或第一端子等)与漏极(或第二端子等)相互电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表示为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表示为“X通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y以该连接顺序设置”。通过使用与这些例子相同的表达方法规定电路结构中的连接顺序,可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意,上述表达方法只是一个例子,不局限于上述表达方法。在此,X、Y、Z1及Z2为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜及层等)。
注意,在本说明书中,为了方便起见,使用“上”“下”等表示配置的词句以参照附图说明构成要素的位置关系。另外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于本说明书中所说明的词句,根据情况可以适当地更换表达方式。
注意,附图中的方框图的各电路方框的配置是因说明关系而特定位置关系的,虽然示出不同的电路方框具有不同的功能,但是有时在实际的电路方框中可以设置为在相同的电路方框中实现不同的功能。此外,附图中的各电路方框的功能是因说明关系而特定功能的,即便示出的是一个电路方框,但是有时在实际的电路方框中也可以设置为通过多个电路方框进行一个电路方框所进行的处理。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括角度为-5°以上且5°以下的情况。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此,也包括85°以上且95°以下的角度的情况。
另外,在本说明书中,在结晶为三方晶系和菱方晶系的情况下,表述为六方晶系。
实施方式1
在本实施方式中,说明显示装置的结构实例及工作的一个例子。
在本说明书等中,显示装置是指包括液晶元件等显示元件的装置。注意,显示装置包括使多个像素驱动的驱动电路等。另外,显示装置包括配置于其他衬底上的控制电路、电源电路、信号生成电路及背光灯模块等,有时还被称为显示模块。
〈显示装置的截面示意图〉
图1A是本发明的一个方式的显示装置的截面示意图。显示装置可以大致分为液晶面板41和触摸传感器42。
液晶面板41和触摸传感器42分别包括设置于衬底10与衬底30之间的各构件。在衬底10与衬底30之间包括液晶层20。
首先,说明液晶面板41一侧的结构。
在衬底10上设置晶体管11、电容器12以及电极13。注意,电极使用导电层形成。为了便于说明,分别使用下面所说明的电极和导电层,但有时将电极称为导电层或将导电层称为电极。
晶体管11具有开关的功能。晶体管11能够切换源极线(导电层18)与电极13之间的电连接。
晶体管11包括导电层14、绝缘层16、半导体层17、导电层18以及导电层19。导电层14具有栅电极的功能。绝缘层16具有栅极绝缘膜的功能。半导体层17具有包括沟道形成区域的半导体层的功能。导电层18具有源电极或漏电极的功能。导电层19具有源电极或漏电极的功能。导电层19是电容器12的一部分,并且导电层19与电极13连接。
在图1A中,将导电层14、绝缘层16、半导体层17、导电层18或导电层19表示为单层,但也可以是2层以上的叠层。2层以上的叠层既可为不同材料的叠层,又可为相同材料的叠层。
图1A所示出的晶体管11是底栅结构的晶体管,但不局限于此。也可以是顶栅结构的晶体管。另外,图1A示出沟道蚀刻型晶体管,但也可以采用沟道保护型。
注意,晶体管11优选为将氧化物半导体用于半导体层的晶体管(以下称为OS晶体管)。通过将OS晶体管用作晶体管11,能够降低在非导通状态时流过源极与漏极之间的关态电流(off-state current)。因此,可以更容易地使电极13处于电浮动状态。另外,电极13能够持续保持对应于图像数据的电位。
电容器12包括导电层15、绝缘层16及导电层19。在附图中以Cpix表示电容器12。导电层15具有Cpix的一个电极的功能。CL表示施加到导电层15的信号。导电层19具有Cpix的另一个电极的功能。在导电层15与导电层19之间设置绝缘层16。导电层19与晶体管11及电极13连接。
电容器12可以包括具有透光性的导电层。通过具有该结构,能够提高像素的开口率。由于开口率得到提高,即便减弱背光灯的光也能够以相同亮度进行显示,所以可以实现低功耗化。
电极13具有液晶层20的像素电极的功能。电极13既可以使用具有透光性的材料形成,又可以使用具有反射性的材料形成。Vpix表示电极13的电位。电极13通过导电层19与晶体管11及电容器12连接。
液晶层20具有垂直电场方式的液晶层。作为垂直电场方式的液晶层的典型实例,有TN(Twisted Nematic:扭曲向列)模式、STN(Super Twisted Nematic:超扭曲向列)模式、VA(Vertical Alignment:垂直取向)模式、MVA(Multi-domain Vertical Alignment:多畴垂直取向)模式等。下面,在本发明的一个方式中,说明TN模式的液晶层。
在电极13与位于衬底30一侧的电极33之间产生电场。电极33具有对置电极的功能。在附图中以VLC表示电场。可以由VLC控制液晶层20所具有的液晶分子的取向。注意,还将在电极13与电极33之间具备液晶层20的结构称为液晶元件。
以上是液晶面板41一侧的说明。
接着,说明触摸传感器42一侧的结构。
在衬底30上设置晶体管31、电容器32、电极33以及电极37。
晶体管31具有开关的功能。晶体管31能够切换布线(导电层38)与电极37之间的电连接。
晶体管31包括导电层34、绝缘层35、半导体层36、导电层38以及导电层39。导电层34具有栅电极的功能。绝缘层35具有栅极绝缘膜的功能。半导体层36具有包括沟道形成区域的半导体层的功能。导电层38具有源电极或漏电极的功能。导电层39具有源电极或漏电极的功能。导电层39与电极37连接。
晶体管31可以与晶体管11同样地改变形状,例如,可以采用底栅结构以外的结构或可以层叠地设置各层等。
注意,与晶体管11同样地,晶体管31优选为OS晶体管。通过将OS晶体管用作晶体管31,可以更容易地使电极37处于电浮动状态。另外,电极37能够持续保持一次施加到的电位。
另外,通过作为晶体管31使用OS晶体管,能够使用与半导体层36相同的材料形成与半导体层36设置于同一层中的电极37。电极37可以使用氧化物半导体构成,此时在形成半导体层36之后变成为具有导电性的电极37。
电容器32包括电极37和电极33。在附图中以Cs表示电容器32。电极37具有Cs的一个电极的功能。FN表示电极37的电位。电极33具有Cs的另一个电极的功能。在电极33与电极37之间设置滤色片(未图示)或层间绝缘层等。电极37与晶体管31连接。
注意,电极37与半导体层36形成在同一层中。电极37与半导体层36同时形成,在形成后对该电极37赋予导电性。通过采用该结构,能够降低制造成本。另外,电极37具有透光性。因此,电极37不局限于与半导体层36设置在同一层的结构。例如,可以采用使用具有透光性的导电层形成电极37并使其连接于晶体管31的结构。
注意,电极37配置为矩阵状。另外,电极37的尺寸为几毫米见方。电极37的占有面积被设计为大于用作像素电极的电极13。一个电极37与多个电极13重叠。
电极33具有液晶层20的对置电极的功能。电极33具有透光性。COM表示施加到电极33的信号。
此外,电极33以多个电极37及晶体管31重叠的方式配置。通过配置遮光层,能够间隔开地配置电极33。
以上是触摸传感器42一侧的说明。
使用图1A所示的显示装置的截面示意图对工作进行说明,并而详细地说明本发明的一个方式的优点。图1A的显示装置具有电容式触摸传感器的功能。因此,在图1A中以Cf表示在电极37与检测对象之间产生的电容成分。在有Cf的情况下能够检测有触摸,在没有Cf的情况下能够检测没有触摸。
图1B说明电极37的电位FN、施加到电极33的信号COM、施加到导电层15的信号CL、电极13的电位Vpix、电场VLC在有Cf和没有Cf时的变化。
说明没有Cf的情况,即没有触摸的情况。
首先,使晶体管31处于导通状态而将电位FN设定为预定的电位。然后,使晶体管31成为非导通状态,而使电极37处于电浮动状态。在电极37处于电浮动状态时,电位FN通过Cs的电容耦合而跟随信号COM的变化。在没有Cf的情况下,电极37的寄生电容小。因此,例如,如图1B所示,通过使信号COM以一定周期振动,能够检测出电位FN的跟随信号COM的变化(without Cf)。
说明有Cf的情况,即触摸的情况。
有Cf的情况虽然与没有Cf的情况相同,但作为不同点,电极37的寄生电容增加。此时,即便使信号COM以一定周期振动,电位FN的跟随信号COM的变化也被检测为小相当于Cf的增加的量(with Cf)。
不管有无Cf,为了检测触摸,都使信号COM变化。当使信号COM变化时,电场VLC会发生变化。若电场VLC变化,则不能得到液晶层20所包含的液晶分子取向为良好的显示质量。
因此,在本发明的一个方式中,使施加到导电层15的信号CL与信号COM的变化联动地发生变化。
注意,当使信号CL变化时,使电位Vpix处于电浮动状态。具体而言,使晶体管11处于导通状态而将电位Vpix设为对应于图像数据的电位。并且,使晶体管11处于非导通状态而将电极13处于电浮动状态。在电极13成为电浮动状态时,电位Vpix通过Cpix的电容结合而跟随信号CL的变化。
可以通过信号CL的变化来使电位Vpix发生变动。使信号CL以通过电位Vpix的变化来消除由信号COM的电位变化所引起的电场VLC变化的方式发生变化。具体而言,使信号CL以与信号COM相同的周期变动。
通过采用该结构,能够将电位Vpix的变化与信号COM的变化联动而使电场VLC为恒定。通过使电场VLC为恒定,能够得到良好的显示质量。
另外,通过本发明的一个方式,能够在一对衬底之间设置显示元件、用来驱动触摸传感器的元件。在一对衬底之间能够减少其他衬底等构件。因此,能够实现触摸传感器42的薄型化。
注意,虽然作为一个例子示出了将本实施方式所说明的显示装置的结构应用于包括液晶元件的显示装置而工作的情况,但是本发明的一个方式不局限于此。根据情形或状况,本发明的一个方式能够应用于包括液晶元件以外的显示元件的显示装置。作为液晶元件以外的显示元件,例如可以举出发光元件或电泳元件。
此外,虽然在本实施方式中示出了晶体管都包括氧化物半导体的情况的例子,但是本发明的一个方式不局限于此。根据情形或状况,本发明的一个方式可以利用包括与氧化物半导体不同的半导体材料的晶体管。作为这种晶体管,本发明的一个方式例如可以使用包含硅或锗等的晶体管。
注意,本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式2
在本实施方式中,说明实施方式1所说明的显示装置的变形实例。
〈截面示意图的变形实例(显示面板)〉
图2示出图1A所说明的截面示意图的变形实例。
在图1A中,Cpix包括导电层15和导电层19,但也可以采用其他结构。例如,可以使用图2的结构。
图2示出将通过导电层22连接于导电层21的电极23用作Cpix的一个电极。
导电层21与导电层14形成在同一层。导电层22与导电层18、19形成在同一层。电极23与半导体层17形成在同一层。
另外,通过作为晶体管11使用OS晶体管,可以使用与半导体层17相同的材料形成与半导体层17设置于同一层中的电极23。此时,电极23通过对与半导体层17同时形成的膜进行加工来形成。因此,电极23包含与半导体层17同样的元素。另外,具有与半导体层17同样的结晶结构或不同的结晶结构。然而,通过使与半导体层17同时形成的膜包含杂质或氧空缺,能够对其赋予导电性。其结果,与半导体层17同时形成的膜成为电极23。作为包含在电极23中的杂质的典型实例,有稀有气体、氢、硼、氮、氟、铝和磷中的一种以上。作为稀有气体的典型实例,有氦、氖、氩、氪及氙。
因此,半导体层17和电极23都形成在绝缘层16上,但杂质浓度各不同。具体而言,与半导体层17相比,电极23的杂质浓度高。例如,半导体层17的通过二次离子质谱分析法得到的氢浓度为5×1019atoms/cm3以下,优选为5×1018atoms/cm3以下,优选为1×1018atoms/cm3以下,优选为5×1017atoms/cm3以下,优选为1×1016atoms/cm3以下。另一方面,电极23的通过二次离子质谱分析法得到的氢浓度为8×1019atoms/cm3以上,优选为1×1020atoms/cm3以上,优选为5×1020atoms/cm3以上。另外,包含在电极23中的氢的浓度为半导体层17的2倍或10倍以上。
通过将半导体层17的氢浓度设定在上述范围内,能够抑制半导体层17中作为载流子的电子的生成。
另外,电极23的电阻率比半导体层17低。电极23的电阻率优选为半导体层17的电阻率的1×10-8倍以上且低于1×10-1倍,典型的电阻率是1×10-3Ωcm以上且低于1×104Ωcm或1×10-3Ωcm以上且低于1×10-1Ωcm。
电极23与半导体层17同时形成,在形成后对电极23赋予导电性。通过采用该结构,能够减少制造成本。
另外,电极13及电极23具有透光性。可以将Cpix作为具有透光性的电容器。因为电极13及电极23具有透光性,所以Cpix可以具有大电容。
另外,作为其他结构,图1A可以为在液晶面板41一侧设置滤色片的结构。
图3示出在液晶面板41一侧设置滤色片24的结构。通过采用该结构,能够减少触摸传感器42一侧的构件,并提高电极33表面的平坦性。
注意,在图3的结构中,可以使用将电极23用作Cpix的一个电极的图2的结构。图17示出此时的截面示意图。
〈截面示意图的变形实例(触摸传感器)〉
作为其他结构,图4示出图1A所说明的截面示意图的变形实例。
在图1A中,Cs包括电极37和电极33,但也可以采用其它结构。例如,可以使用图4的结构。
在图4中,将另行设置的电极43用作Cs的一个电极。因此,Cs包括电极43和电极33。通过采用该结构,可以将Cs与晶体管31形成在不同的层中。因此,Cs可以具有大电容。
注意,电极43是具有透光性的导电层。例如,可以使用与电极13相同的材料形成。
另外,作为其他结构,图1A可以为在触摸传感器42一侧设置滤色片的结构。
图5示出在触摸传感器42一侧设置滤色片44的结构。当采用该结构时,为了确保电极33表面的平坦性,优选在滤色片44与电极33之间设置平坦化膜等。
注意,在图5的结构中,可以使用将电极23用作Cpix的一个电极的图2的结构。图18示出此时的截面示意图。
〈液晶面板、触摸传感器的电路图〉
接着,说明组合图1A所示的包括晶体管11的液晶面板41的像素电路结构和图1A所示的包括晶体管31的触摸传感器42的电路结构的电路的一个例子以及工作的一个例子。
图6示出组合液晶面板41的像素电路图和触摸传感器42的电路图的电路图。隔着液晶元件LC而上下示出液晶面板41的像素电路图和触摸传感器42的电路图。
在液晶面板41一侧的电路图中,附记了在图1A的结构中使用的符号。另外,在图6中,一并示出了栅极线GL、源极线SL和电容线CpL。电容线CpL是被施加信号CL的布线。
在触摸传感器42的电路图中,附记了在图1A的结构中使用的符号。另外,在图6中,一并示出了晶体管M1至M3、公用线COML、供应恒电位的读取电位VPI的布线、供应复位电位VRES的布线、复位线RES、读取选择线G1和读取线ML。公用线COML是被施加信号COM的布线。晶体管M3相当于图1A的晶体管31。
接着,图7示出图6电路图的时序图的一个例子。
在图7中,分为写入图像数据(Vdata)的期间P_W和检测出检测对象的期间P_TS而进行说明。进一步将期间P_TS分为复位期间Reset、非检测期间(没有触摸:without Cf)和检测期间(有触摸:with Cf)而进行说明。
以各晶体管为n沟道型晶体管进行说明。此时,在被施加H电平信号时使晶体管成为导通状态,而在被施加L电平信号时使晶体管成为非导通状态。注意,在下面的描述中,当电极37的电位FN成为复位电位VRES时,将其作为L电平。
首先,对期间P_W进行说明。
在期间P_W,使栅极线GL成为H电平,而使Vpix成为与施加到源极线SL的Vdata相同的电位。在此期间,触摸传感器的各信号为L电平,电极37处于电浮动状态。
将Vpix的电位作为Vdata使栅极线GL成为L电平。因为晶体管11的关态电流低,因此在Vpix中保持着Vdata。
接着,对期间P_TS进行说明。
在复位期间Reset,使复位线RES成为H电平,而使电极37的电位FN成为与VRES相同的电位。
将复位线RES设定为L电平。因为晶体管M3的关态电流低,因此在电极37中保持VRES。
在非检测期间without Cf及检测期间with Cf,使读取选择线G1成为H电平。并且,使施加到公用线COML和电容线CpL的各信号以相同的周期变动。在这些情况下,如图1B所说明那样,电极37的电位FN的变化根据Cf的有无而产生差异。该差异被呈现为晶体管M1的导通状态。即,在没有Cf的情况下晶体管M1处于导通状态,而在有Cf的情况下晶体管M1处于非导通状态。
当晶体管M2和M1都处于导通状态时,读取线ML的电位发生变化而电流流动。此时,判断为没有Cf。另外,当晶体管M2处于导通状态而晶体管M1处于非导通状态时,读取线ML的电位不会发生变化而电流不流动。此时,判断为有Cf。
图8示出将流过读取线ML的电流转换为电压的读出电路的电路图。
图8示出图6所说明的触摸传感器的电路图和读出电路CONV的一个例子。读出电路CONV包括晶体管M4。
将包括晶体管M4的读出电路CONV用作源极跟随电路。电位VPO为高电源电位。信号BR被控制为在读取读取线ML的电位时使晶体管M4处于导通状态。在输出端子OUT中可以根据流过晶体管M4的电流将流过触摸传感器的电流转换为电压。
注意,在触摸传感器中,构成电容器Cs的电极和读取线ML可以形成在不同的层中。
作为一个例子,如图9所示,使用不同的层形成电容器的一个电极37和读取线ML,并且以较细的宽度形成读取线ML。通过采用该结构,能够减少寄生电容。由此,能够抑制触摸传感器的检测灵敏度的下降。
在本发明的一个方式的结构中,使施加到公用线COML和电容线CpL的各信号以相同的周期变动。因此,能够检测出Cf而无需使施加到液晶元件LC的Vdata变动。在液晶元件中没有发生取向无序,因此能够得到良好的显示质量。
注意,本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式3
在本实施方式中,说明实施方式1、2所说明的显示装置的截面图的详细结构。
〈触摸面板的截面结构实例〉
图10示出本发明的一个方式的显示装置的截面示意图。在图10所示的显示装置中,因为在一对衬底之间包括触摸传感器及液晶元件,所以能够实现薄型化。
图10示出包括在显示装置中的端子部250a、250b、驱动电路部250d及像素部250p的截面图。另外,像素部250p具有以R(红色)、G(绿色)、B(蓝色)三种颜色的像素呈现一个颜色的结构。注意,在此示出像素部250p中的R(红色)像素Pr及G(绿色)像素Pg的截面图,而省略B(蓝色)像素。R(红色)像素Pr包括液晶元件201r,G(绿色)像素Pg包括液晶元件201g。
另外,在显示装置中,层叠有液晶面板和触摸传感器。分别包括在液晶面板和触摸传感器的各驱动电路在驱动电路部250d中重叠。另外,包括在液晶面板的液晶元件与包括在触摸传感器的晶体管及电容器在像素部250p中重叠。
注意,显示装置除了以R(红色)、G(绿色)、B(蓝色)三种颜色的像素呈现一个颜色的结构之外例如可以采用:以R(红色)、G(绿色)、B(蓝色)、W(白色)四种颜色的像素呈现一个颜色的结构;以R(红色)、G(绿色)、B(蓝色)、Y(黄色)四种颜色的像素呈现一个颜色的结构等。对颜色要素没有特别的限制,也可以使用RGBWY以外的颜色,例如可以具有青色(cyan)、品红色(magenta)。
首先,说明液晶面板一侧的结构。液晶面板包括端子部250a、驱动电路部250d以及包含液晶元件的像素部250p。
在衬底200a上设置晶体管202r、202g、204a、电容器206r、206g、电极208r、208g以及连接电极220a。连接电极220a设置在端子部250a中。晶体管204a设置在驱动电路部250d中。晶体管202r、电容器206r及电极208r设置在R(红色)像素Pr中。晶体管202g、电容器206g及电极208g设置在G(绿色)像素Pg中。
晶体管202r、202g具有开关的功能。注意,晶体管202r、202g可以具有相同的结构。另外,电容器206r、206g可以具有相同的结构。或者,晶体管202r、202g也可以为不同的结构。另外,电容器206r、206g也可以为不同的结构。
图10所示的晶体管202r、202g、204a为底栅结构的晶体管,但不局限于此。可以为顶栅结构的晶体管。另外,虽然示出沟道蚀刻型晶体管,但也可以采用沟道保护型。
在晶体管202r、202g、204a上包括绝缘层210a,在绝缘层210a上包括绝缘层212a。
绝缘层210a具有保护晶体管的沟道区域的功能。注意,也可以采用不设置绝缘层210a的结构。
另外,绝缘层212a具有平坦化膜的功能。绝缘层212a使用具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂等形成。另外,也可以层叠多个由上述材料形成的绝缘膜来形成绝缘层212a。另外,也可以采用不设置绝缘层212a的结构。
电极208r具有液晶元件201r的像素电极的功能,而电极208g具有液晶元件201g的像素电极的功能。电极208r、208g形成在绝缘层212a上。另外,电极208r在绝缘层210a、212a的开口部中与晶体管202r及电容器206r电连接。另外,电极208g在绝缘层210a、212a的开口部中与晶体管202g及电容器206g电连接。
电极208r、208g使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜形成。对可见光具有透光性的导电膜例如优选使用包含选自铟(In)、锌(Zn)、錫(Sn)中的至少一种的材料。另外,对可见光具有透光性的导电膜典型地可以使用铟锡氧化物、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锌氧化物、含有氧化硅的铟锡氧化物等导电性氧化物。对可见光具有反射性的导电膜例如可以使用含有铝或银的材料。
注意,当电极208r、208g使用对可见光具有反射性的导电膜形成时,通过使绝缘层212a的一部分具有凹凸状,电极208r、208g成为凹凸状。其结果,当外光入射到电极208r、208g时,能够在电极208r、208g的表面使光漫反射,从而能够提高可见度。
能够由在电极208r、208g与设置在衬底200b的电极214之间产生的电场来控制包含在液晶层228中的液晶分子的取向。
液晶层228具有垂直电场方式液晶层。作为垂直电场方式液晶层的典型实例,有TN(Twisted Nematic:扭曲向列)模式、STN(Super Twisted Nematic:超扭曲向列)模式、VA(Vertical Alignment:垂直取向)模式、MVA(Multi-domain Vertical Alignment:多畴垂直取向)模式等。下面,在本发明的一个方式中,说明TN模式的液晶层。
另外,液晶层228可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、各向同性相等。
端子部250a包括连接电极220a、各向异性导电膜222a以及FPC224a。注意,连接电极220a与具有晶体管202r、202g、204a的源电极及漏电极的功能的导电层在同一工序中形成。另外,连接电极220a通过各向异性导电膜222a与FPC224a所具有的端子电连接。
接着,对触摸传感器一侧的结构进行说明。
在衬底200b上设置晶体管202t、204b、电容器206t以及连接电极220b。连接电极220b设置在端子部250b中。晶体管204b设置在驱动电路部250d中。作为传感器的一部分的晶体管202t及电容器206t设置在像素部250p中。
晶体管202t具有开关的功能。
晶体管202t可以适当地使用与晶体管202r、202g同样的结构。或者,与晶体管202r、202g同样地,晶体管202t为底栅结构的晶体管,但不局限于此。也可以为顶栅结构的晶体管。另外,虽然示出沟道蚀刻型晶体管,但也可以采用沟道保护型。
在晶体管202t、204b上包括绝缘层210b,在绝缘层210b上包括绝缘层211。注意,绝缘层210b具有使电极238露出的开口部。
电容器206t包括电极238、介电层以及电极214。另外,电极238与晶体管202t连接。
在此,由绝缘层211、遮光层BM、着色层CFr、CFg以及绝缘层212b构成电容器206t的介电层。注意,电容器206t的介电层具有绝缘层211、遮光层BM、着色层CFr、CFg和绝缘层212b中的一种以上即可。
在与液晶元件201r重叠的位置设置着色层CFr,而在与液晶元件201g重叠的位置设置着色层CFg。在驱动电路部250d的与晶体管204b、204a重叠的区域以及像素部250p的与晶体管202r、202g、202t重叠的区域设置遮光层BM。注意,也可以设置着色层代替遮光层BM。
遮光层BM阻挡从背光灯及显示装置的外侧照射到晶体管202r、202g、202t、204a、204b的光。其结果,能够抑制起因于光照射的晶体管202r、202g、202t、204a、204b的电特性变动。遮光层BM可以使用阻挡来自背光灯或显示装置的外侧的光的材料,例如使用金属材料、或者包含颜料或染料的树脂材料形成遮光层BM即可。
着色层为使特定波长区域的光透过的层。例如,可以使用透过红色波长区域的光的红色(R)着色层、透过绿色波长区域的光的绿色(G)着色层、透过蓝色波长区域的光的蓝色(B)着色层等。在此,示出红色(R)着色层CFr及绿色(G)着色层CFg。
另外,绝缘层212b具有覆盖遮光层BM及着色层CFr、CFg的保护层的功能。通过设置绝缘层212b,能够防止包含在遮光层BM及着色层CFr、CFg中的杂质等扩散到液晶层228。绝缘层212b使用具有透光性的材料形成即可,例如可以利用使用氮化硅、氧化硅等的无机绝缘膜或使用丙烯酸树脂、聚酰亚胺等的有机绝缘膜形成。再者,还可以采用有机绝缘膜与无机绝缘膜的叠层结构。
电极238配置为矩阵状。注意,电极238的面积可以比具有像素电极的功能的电极208r、208g大。例如,一个电极238可以以与设置在数百至数千个像素且具有像素电极的功能的电极重叠的方式设置。
电极214具有液晶元件201r、201g的对置电极的功能。电极214具有透光性。电极214可以适当地使用与对可见光具有透光性的导电膜同样的材料。
注意,电极214以与配置为矩阵状的多个电极238及晶体管202t重叠的方式设置。
端子部250b包括连接电极220b、各向异性导电膜222b以及FPC224b。注意,连接电极220b与具有晶体管202t、204b的源电极及漏电极的功能的导电膜在同一工序中形成。另外,连接电极220b通过各向异性导电膜222b与FPC224b所具有的端子电连接。
另外,在衬底200a与衬底200b之间设置间隔物216。间隔物216是通过选择性地对绝缘膜进行蚀刻而得到的柱状的间隔物,用来控制液晶层228的厚度(盒厚(cell gap))。此外,作为间隔物216,也可以使用球状间隔物。
注意,在液晶面板中,在绝缘层212a及电极208r、208g上包括具有取向膜的功能的绝缘层226a。另外,在触摸传感器中,在绝缘层212b及电极214上包括具有取向膜的功能的绝缘层226b。另外,根据构成液晶层228的液晶材料也可以不设置绝缘层226a、226b。
另外,虽然未图示,但是在显示装置中衬底200b和衬底200a由密封剂固定。另外,显示装置在由衬底200b及衬底200a及密封剂围绕的区域中包括液晶层228。
注意,在此示出了液晶面板及触摸传感器分别具有在衬底200b、200a上形成驱动电路部的结构的情况,也可以将驱动电路的一部分形成于衬底200b、200a上,并将另行准备的驱动电路衬底(例如,包括单晶半导体膜或多晶半导体膜的驱动电路)作为驱动电路部的其他部分而安装在衬底200b、200a上。
另外,对另行形成的驱动电路衬底的连接方法没有特别的限制,可以采用COG(Chip On Glass:玻璃覆晶封装)方法、引线键合方法等。注意,本说明书中的显示装置是指图像显示装置或光源(包括照明装置等)。另外,显示装置在其范畴中还包括:安装有诸如FPC、TCP(Tape Carrier Package:载带封装)的连接器的模块;在TCP的端部设置有印刷线路板的模块;或者通过COG方式将驱动电路衬底或IC(集成电路)直接安装到显示元件的模块。
另外,在本实施方式中使用的晶体管包括高度纯化且氧空缺的形成得到抑制的氧化物半导体层。这种晶体管可以得到较高的场效应迁移率,所以能够进行高速驱动。例如,通过将这种能够进行高速驱动的晶体管用于显示装置,可以将像素部的开关晶体管和用于驱动电路部的驱动晶体管形成在同一个衬底上。换言之,因为作为驱动电路不需要另行使用由硅片等形成的半导体装置,所以可以缩减半导体装置的构件数量。另外,通过在像素部中也使用能够进行高速驱动的晶体管,可以提供高质量的图像。
注意,在图10中,包含在像素部250p中的晶体管202r、202g与包含在驱动电路部250d中的晶体管204a具有尺寸相同的结构,但不局限于此。可以适当地改变用于像素部250p及驱动电路部250d的晶体管的尺寸(L/W)或使用的晶体管数量等。
另外,虽然在图10中未图示,但是可以在显示装置中适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如,也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外,作为光源,也可以使用背光灯、侧光灯、前光灯等。
接着,说明设置在衬底200a、200b的晶体管及电容器的详细结构。在此,作为晶体管,以晶体管202r为代表进行说明。另外,作为包括在晶体管中的半导体层使用氧化物半导体层来进行说明。
〈晶体管202r及电容器206r的结构〉
图11A至图11C示出晶体管202r及电容器206r的俯视示意图及截面示意图。图11A是晶体管202r及电容器206r的俯视示意图,图11B是图11A的点划线A-B间的截面示意图,图11C是图11A的点划线C-D间的截面示意图。注意,在图11A中,为了明确起见,省略了衬底200a、绝缘层209a、绝缘层235、绝缘层210a等。
图11A至图11C所示的晶体管202r包括:绝缘层209a上的具有栅电极的功能的导电层233;导电层233上的具有栅极绝缘膜的功能的绝缘层235;隔着绝缘层235与导电层233重叠的氧化物半导体层237;以及接触于氧化物半导体层237的一对导电层239、240。绝缘层209a形成在衬底200a上。注意,绝缘层209a也可以不在衬底200a上设置。另外,也可以在绝缘层235、氧化物半导体层237及一对导电层239、240上形成具有保护膜的功能的绝缘层210a。
虽然对衬底200a的材质等没有大的限制,但至少需要能够承受后面的加热处理的程度的耐热性。
例如,可以作为衬底200a使用各种衬底形成晶体管。对衬底的种类没有特别的限制。作为该衬底的一个例子,可以举出半导体衬底(例如,单晶衬底或硅衬底)、SOI(Siliconon Insulator:绝缘体上的硅)衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或者基材薄膜等。作为玻璃衬底的一个例子,可以举出钡硼硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底、钠钙玻璃衬底等。作为柔性衬底、贴合薄膜、基材薄膜等的一个例子,可以举出如下。例如,可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料。或者,作为一个例子,可以举出丙烯酸树脂等合成树脂等。作为一个例子,可以举出聚丙烯、聚酯、聚氟乙烯、聚氯乙烯等。作为一个例子,可以举出聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜、纸等。尤其是,通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管,能够制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时,能够实现电路的低功耗化或高集成化。
另外,也可以作为衬底200a使用柔性衬底并在柔性衬底上直接形成晶体管202r。或者,也可以在衬底200a与晶体管202r之间设置剥离层。剥离层可以在如下情况下使用,即在剥离层上制造半导体装置的一部分或全部,然后使其从衬底200a分离并转置到其他衬底上的情况。此时,可以将晶体管202r转置到耐热性低的衬底或柔性衬底上。另外,作为上述剥离层,例如可以使用钨膜与氧化硅膜的无机膜的叠层结构或在衬底上形成有聚酰亚胺等有机树脂膜的结构等。
作为转置晶体管的衬底的一个例子,除了上述的可以形成晶体管的衬底之外,还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡胶衬底等。通过使用上述衬底,能够形成特性良好的晶体管或功耗低的晶体管,能够提供耐久性高且耐热性高的装置,或能够实现轻量化或薄型化。
注意,具有基底膜的功能的绝缘层209a使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化铝、氧氮化铝等形成。另外,通过将氮化硅、氧化镓、氧化铪、氧化钇、氧化铝等用于绝缘膜209a,可以抑制碱金属、水、氢等杂质从衬底200a扩散到氧化物半导体层237中。
具有栅电极的功能的导电层233使用选自铝、铬、铜、钽、钛、钼、镍、铁、钴、钨中的金属元素、以上述金属元素为成分的合金或组合上述金属元素的合金等形成。另外,也可以使用选自锰和锆中的任一种或多种的金属元素形成。此外,导电层233可以具有单层结构或者两层以上的叠层结构。例如,有包含硅的铝膜的单层结构、包含锰的铜膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、在包含锰的铜膜上层叠铜膜的两层结构、依次层叠钛膜、铝膜及钛膜的三层结构、依次层叠包含锰的铜膜、铜膜及包含锰的铜膜的三层结构等。此外,也可以使用组合铝与选自钛、钽、钨、钼、铬、钕和钪中的一种或多种而成的合金膜或氮化膜。
此外,导电层233可以与电极208r、208g同样地使用对可见光具有透光性的导电膜形成。另外,也可以采用上述具有透光性的导电性材料和上述金属元素的叠层结构。
另外,通过作为绝缘层235设置具有阻挡氧、氢、水等的效果的膜,能够防止氧从氧化物半导体层237扩散到外部,并能够防止氢、水等从外部侵入氧化物半导体层237。具有阻挡氧、氢、水等的效果的膜使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等形成。
此外,通过使用硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、氧化钇等high-k材料形成绝缘层235,能够降低晶体管的栅极漏电流。
绝缘层235的厚度为5nm以上且400nm以下,更优选为10nm以上且300nm以下,进一步优选为50nm以上且250nm以下。
氧化物半导体层237使用至少包含In或Zn的金属氧化物形成,典型的是,使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Al、Ga、Y、Zr、La、Ce或Nd)等形成。
另外,在氧化物半导体层237使用In-M-Zn氧化物形成的情况下,In和M之和为100atomic%时的In和M的原子百分比优选为如下:In高于25atomic%,并且M低于75atomic%,更优选为如下:In高于34atomic%,并且M低于66atomic%。
氧化物半导体层237的能隙为2eV以上,优选为2.5eV以上,更优选为3eV以上。如此,通过使用能隙宽的氧化物半导体,能够降低晶体管202r的关态电流。
氧化物半导体层237的厚度为3nm以上且200nm以下,优选为3nm以上且100nm以下,更优选为3nm以上且50nm以下。
当使用In-M-Zn氧化物(M为Al、Ga、Y、Zr、La、Ce或Nd)形成氧化物半导体层237时,用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子个数比优选为In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:1:4.1。另外,所形成的氧化物半导体层237的金属元素的原子个数比各自作为误差而包括上述溅射靶材中包含的金属元素的原子个数比的±40%的变动。
另外,溅射靶材根据所形成的氧化物半导体膜的组成适当地选择即可。注意,通过使用多晶靶材,能够形成将在后面说明的CAAC-OS膜及微晶氧化物半导体膜。
氧化物半导体所含有的氢与键合于金属原子的氧起反应而生成水,与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧空缺。当氢进入该氧空缺时,有时会生成作为载流子的电子。另外,当氢的一部分和键合于金属原子的氧发生键合时,有时会生成作为载流子的电子。因此,具有含有氢的氧化物半导体的晶体管容易具有常开启特性。
由此,优选尽可能地减少氧化物半导体层237中的氧空缺及氢。具体而言,在氧化物半导体层237中,通过二次离子质谱法(SIMS:Secondary Ion Mass Spectrometry)得到的氢浓度为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,更优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,更优选为5×1017atoms/cm3以下,进一步优选为1×1016atoms/cm3以下。其结果,晶体管202r具有正的阈值电压的电特性(也称为常关闭特性)。
另外,当氧化物半导体层237包含第14族元素之一的硅或碳时,氧化物半导体层237中的氧空缺增加,会使得氧化物半导体层237变为n型。因此,将氧化物半导体层237中的硅或碳的浓度(通过二次离子质谱分析法得到的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。其结果,晶体管202r具有正的阈值电压的电特性(也称为常关闭特性)。
另外,在氧化物半导体层237中,将通过二次离子质谱分析法得到的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。碱金属及碱土金属在与氧化物半导体键合时有时会生成载流子,而使晶体管的关态电流增大。因此,优选降低氧化物半导体层237的碱金属或碱土金属的浓度。其结果,晶体管202r具有正的阈值电压的电特性(也称为常关闭特性)。
另外,当在氧化物半导体层237中含有氮时,生成作为载流子的电子,并且载流子密度增加,从而容易使氧化物半导体层237变为n型。其结果,晶体管容易具有常开启特性。因此,在氧化物半导体层237中,优选尽可能地减少氮,例如,通过二次离子质谱分析法得到的氮浓度优选为5×1018atoms/cm3以下。
通过减少氧化物半导体层237中的杂质,能够降低氧化物半导体层237的载流子密度。因此,氧化物半导体层237的载流子密度为1×1017个/cm3以下,优选为1×1015个/cm3以下,更优选为1×1013个/cm3以下,进一步优选为1×1011个/cm3以下。
注意,可以在氧化物半导体层237中层叠金属元素的原子个数比不同的多个氧化物半导体层。例如,如图14A所示,可以在绝缘层235上依次层叠氧化物半导体层237、248。或者,如图14B所示,可以在绝缘层235上依次层叠氧化物半导体层249、237、248。氧化物半导体层248、249的金属元素的原子个数比与氧化物半导体层237不同。
通过将杂质浓度低且缺陷态密度低的氧化物半导体用于氧化物半导体层237,能够制造具有更优良的电特性的晶体管。在此,将杂质浓度较低且缺陷态密度较低(氧空缺少)的状态称为高纯度本征或实质上高纯度本征。因为高纯度本征或实质上高纯度本征的氧化物半导体的载流子发生源较少,所以有时可以降低载流子密度。由此,沟道区域形成在使用该氧化物半导体形成的氧化物半导体层237中的晶体管容易具有正的阈值电压的电特性(也称为常关闭特性)。此外,高纯度本征或实质上高纯度本征的氧化物半导体具有较低的缺陷态密度,因此有时其陷阱态密度也变低。此外,使用高纯度本征或实质上高纯度本征的氧化物半导体形成氧化物半导体层237的晶体管的关态电流显著小,在源电极与漏电极间的电压(漏极电压)在1V至10V的范围内时,关态电流可以为半导体参数分析仪的测量极限以下,即1×10-13A以下。因此,有时沟道区域形成在该氧化物半导体层237中的晶体管的电特性变动小,从而成为可靠性高的晶体管。
另外,可以形成由硅或硅锗形成的半导体层代替氧化物半导体层237。由硅或硅锗形成的半导体层可以适当地具有非晶结构、多晶结构、单晶结构。
一对导电层239、240具有源电极及漏电极的功能。一对导电层239、240适当地使用具有栅电极的功能的导电层233的材料形成。
注意,在本实施方式中,将一对导电层239、240设置于氧化物半导体层237与绝缘层210a之间,但也可以设置于绝缘层235与氧化物半导体层237之间。
绝缘层210a具有保护晶体管的沟道区域的功能。绝缘层210a使用氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等的氧化物绝缘膜、氮化硅、氮化铝等的氮化物绝缘膜形成。绝缘层210a可以采用单层结构或叠层结构。
另外,通过作为绝缘层210a设置具有阻挡氧、氢、水等的效果的绝缘膜,能够防止氧从氧化物半导体层237扩散到外部,并能够防止氢、水等从外部侵入氧化物半导体层237。具有阻挡氧、氢、水等的效果的绝缘膜使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等形成。
另外,绝缘层210a优选使用包含超过化学计量组成的氧的氧化物绝缘膜形成。通过加热使氧的一部分从包含超过化学计量组成的氧的氧化物绝缘膜中脱离。包含超过化学计量组成的氧的氧化物绝缘膜是TDS(Thermal Desorption Spectroscopy:热脱附谱)分析中的、膜表面温度为100℃以上且700℃以下或100℃以上且500℃以下的范围内的、氧原子脱离量为1.0×1018atoms/cm3以上,优选为3.0×1020atoms/cm3以上的氧化物绝缘膜。能够通过加热处理将包含在绝缘层210a中的氧移动到氧化物半导体层237,并能够降低氧化物半导体层237中的氧空缺。
接着,说明电容器206r的结构。电容器206r包括设置于绝缘层209a上且具有电容布线的功能的导电层234、绝缘层235以及隔着绝缘层235与导电层234重叠的导电层240。
导电层234与晶体管202r的导电层233同时形成。绝缘层235不仅具有晶体管202r的栅极绝缘膜的功能,还具有电容器206r的介质层的功能。导电层240不仅具有晶体管202r的源电极或漏电极的功能,还具有电容器206r的电容电极的功能。
即,电容器206r与晶体管202r的工序同时形成。注意,电容器206r不局限于图11A至图11C所示的结构。例如,可以在绝缘层235与导电层240之间包括氧化物半导体层。或者,可以使用导电层234和导电层240中的一个以上、图10所示的绝缘层210a、212a以及电极208r形成电容器。
另外,包含在电容器206r中的导电层可以使用对可见光具有透光性的导电膜形成。通过采用该结构,能够提高像素的开口率。由于开口率得到提高,即便减弱背光灯的光也能够以相同亮度进行显示,所以可以实现低功耗化。
〈晶体管202r的变形实例〉
使用图12A至图12C对晶体管202r的变形实例进行说明。图12A至图12C所示的晶体管的特征是具有双栅结构。
图12A至图12C示出半导体装置所包括的晶体管202r的俯视示意图及截面示意图。图12A是晶体管的俯视示意图,图12B是图12A的点划线A-B间的截面示意图,图12C是图12A的点划线C-D间的截面示意图。注意,在图12A中,为了明确起见,省略衬底200a、绝缘层209a、绝缘层235、绝缘层210a、绝缘层212a等。
图12A至图12C所示的晶体管包括:绝缘层209a上的具有栅电极的功能的导电层233;导电层233上的具有栅极绝缘膜的功能的绝缘层235;隔着绝缘层235与导电层233重叠的氧化物半导体层237;接触于氧化物半导体层237的一对导电层239、240;氧化物半导体层237、一对导电层239、240上的绝缘层210a;绝缘层210a上的绝缘层212a;以及绝缘层212a上的具有栅电极的功能的导电层242。导电层242在绝缘层235、210a、212a的开口部244中与导电层233连接。
注意,如图12C所示,在沟道宽度方向上氧化物半导体层237的侧面面向导电层242,因此在氧化物半导体层237中,载流子不仅流过绝缘层235及绝缘层210a与氧化物半导体层237的界面处还流过氧化物半导体层237的内部,由此晶体管中的载流子的移动量增加。其结果,晶体管的通态电流增大,并且场效应迁移率也得到提高。另外,导电层242的电场影响到氧化物半导体层237的侧面或包含侧面及其附近的端部,因此能够抑制在氧化物半导体层237的侧面或端部发生寄生沟道。
图12A至图12C所示的晶体管与图11A至图11C所示的晶体管相比,场效应迁移率高,且通态电流大。因此,通过作为设置于驱动电路部250d中的晶体管使用图12A至图12C所示的结构的晶体管,可以制造能够高速工作的驱动电路部。另外,能够缩小驱动电路部250d的占有面积,而能够增大像素部250p的面积。另外,通过将通态电流大的晶体管设置于像素部250p中,即便在大型显示装置或高清晰显示装置中布线数量增加也能够减少各布线中的信号延迟,从而能够抑制显示不均匀。注意,驱动电路部250d所包括的多个晶体管既可以全部具有相同的结构,也可以具有两种以上的结构。另外,像素部250p所包括的多个晶体管既可以全部具有相同的结构,也可以具有两种以上的结构。
〈晶体管202t及电极238的構造〉
图13示出包括在触摸传感器中的晶体管202t及电极238的截面示意图。在绝缘层209b上形成晶体管202t。绝缘层209b适当地使用绝缘层209a的材料形成。另外,绝缘层209b形成在衬底200b上。
图13所示的晶体管202t可以具有与晶体管202r同样的结构。
电极238形成在绝缘层235上。另外,电极238与晶体管202t的导电层240连接。
另外,在晶体管202t上形成绝缘层210b。注意,绝缘层210b包括露出电极238的开口部。另外,在绝缘层210b及电极238上形成绝缘层211。
电极238通过对与氧化物半导体层237同时形成的氧化物半导体膜进行加工来形成。因此,电极238具有与氧化物半导体层237同样的金属元素。另外,电极238具有与氧化物半导体层237同样的结晶结构或不同的结晶结构。然而,通过使与氧化物半导体层237同时形成的氧化物半导体层包含杂质或氧空缺,使其成为电极238。作为包含在电极238中的杂质的典型实例,有稀有气体、氢、硼、氮、氟、铝和磷中的一种以上。作为稀有气体的典型实例,有氦、氖、氩、氪及氙。
因此,氧化物半导体层237和电极238都形成在绝缘层235上,但杂质浓度各不同。具体而言,与氧化物半导体层237相比,电极238的杂质浓度高。例如,氧化物半导体层237的通过二次离子质谱分析法得到的氢浓度为5×1019atoms/cm3以下,优选为5×1018atoms/cm3以下,优选为1×1018atoms/cm3以下,优选为5×1017atoms/cm3以下,优选为1×1016atoms/cm3以下。另一方面,电极238的通过二次离子质谱分析法得到的氢浓度为8×1019atoms/cm3以上,优选为1×1020atoms/cm3以上,优选为5×1020atoms/cm3以上。另外,包含在电极238中的氢的浓度为氧化物半导体层237的2倍或10倍以上。
通过将氧化物半导体层237的氢浓度设定在上述范围内,能够抑制氧化物半导体层237中作为载流子的电子的生成。其结果,晶体管202t具有正的阈值电压的电特性(还称为常关闭特性)。
另外,电极238的电阻率比氧化物半导体层237低。电极238的电阻率优选为氧化物半导体层237的电阻率的1×10-8倍以上且低于1×10-1倍,典型的是1×10-3Ωcm以上且低于1×104Ωcm或1×10-3Ωcm以上且低于1×10-1Ωcm。
通过将与氧化物半导体层237同时形成的氧化物半导体层暴露于等离子体,可以对氧化物半导体层造成损伤而形成氧空缺。例如,当在氧化物半导体层上利用等离子体CVD法或溅射法形成膜时,氧化物半导体层被暴露于等离子体而形成氧空缺。或者,在用来在绝缘层210a中形成开口部的蚀刻处理中,氧化物半导体层被暴露于等离子体而形成氧空缺。或者,氧化物半导体层被暴露于氧和氢的混合气体、氢、稀有气体、氨等的等离子体,由此形成氧空缺。另外,通过对氧化物半导体层添加杂质,可以在形成氧空缺的同时将杂质添加到氧化物半导体层中。作为杂质的添加方法,有离子掺杂法、离子注入法、等离子体处理法等。在采用等离子体处理法的情况下,在包含所添加的杂质的气体气氛下使等离子体产生,并进行等离子体处理,而使加速的杂质离子碰撞氧化物半导体层,由此可以在氧化物半导体层中形成氧空缺。
当在因添加杂质元素而形成有氧空缺的氧化物半导体层中包含杂质,作为一个例子包含氢时,氢进入氧空缺位点(site)而在导带附近形成施主能级。其结果,氧化物半导体层的导电率变高,而成为导电体。可以将成为导电体的氧化物半导体层称为氧化物导电体层。即,可以说氧化物半导体层237由氧化物半导体形成,电极238由氧化物导电体层形成。另外,可以说电极238由导电性高的氧化物半导体层形成。此外,还可以说电极238由导电性高的金属氧化物层形成。
注意,一般而言,氧化物半导体层的能隙大,因此对可见光具有透光性。另一方面,氧化物导电体层是在导带附近具有施主能级的氧化物半导体层。因此,起因于该施主能级的吸收的影响小,而对可见光具有与氧化物半导体层相同程度的透光性。
绝缘层210b、211可以使用与绝缘层210a同样的材料形成。
注意,绝缘层211优选包含氢。因为电极238接触于绝缘层211,所以能够将绝缘层211所包含的氢扩散到与氧化物半导体层237同时形成的氧化物半导体层中。其结果,可以对与氧化物半导体层237同时形成的氧化物半导体层添加杂质。
再者,绝缘层210b优选使用包含超过化学计量组成的氧的氧化物绝缘层形成,并且绝缘层211优选使用包含氢的绝缘层形成。通过使包含在绝缘层210b中的氧移动到晶体管202t的氧化物半导体层237中,可以减少氧化物半导体层237的氧空缺量,而能够降低晶体管202t的电特性变动,并且,通过使包含在绝缘层211中的氢移动到电极238中,能够提高电极238的导电性。
注意,电极238可以使用对可见光具有透光性的导电层形成。
在图13中,与晶体管的氧化物半导体层同时形成成为电容器的一个电极的电极。因此,不需要形成另一个导电层的工序来形成电容器,因此能够减少制造工序数。
另外,在本实施方式所示的显示装置中,通过根据电极214的电位变化而改变导电层234的电位,能够使包含在液晶元件中的具有像素电极的功能的电极的电位根据电极214的电位变化而发生变化。其结果,能够使包含在液晶元件中的一对电极之间的电场为恒定,从而可以得到优异的显示质量。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式4
〈氧化物半导体膜的结构〉
在本实施方式中,说明可用于晶体管的氧化物半导体膜的结构。
氧化物半导体膜大致分为非单晶氧化物半导体膜和单晶氧化物半导体膜。非单晶氧化物半导体膜包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)膜、多晶氧化物半导体膜、微晶氧化物半导体膜以及非晶氧化物半导体膜等。
首先,说明CAAC-OS膜。
CAAC-OS膜是包含呈c轴取向的多个结晶部的氧化物半导体膜之一。
通过利用透射电子显微镜(TEM:Transmission Electron Microscope)观察CAAC-OS膜的亮视场像及衍射图案的复合分析图像(也称为高分辨率TEM图像),可以确认多个结晶部。另一方面,即使通过高分辨率TEM图像也难以确认结晶部与结晶部之间的明确的边界,即晶界(grain boundary)。因此,可以说在CAAC-OS膜中,不容易发生由晶界引起的电子迁移率的下降。
根据从大致平行于样品面的方向观察的CAAC-OS膜的截面的高分辨率TEM图像可知在结晶部中金属原子排列为层状。金属原子的各层具有反映了形成CAAC-OS膜的面(也称为被形成面)或CAAC-OS膜的顶面的形状并以平行于CAAC-OS膜的被形成面或顶面的方式排列。
另一方面,根据从大致垂直于样品面的方向观察的CAAC-OS膜的平面的高分辨率TEM图像可知在结晶部中金属原子排列为三角形状或六角形状。但是,在不同的结晶部之间金属原子的排列没有规律性。
使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析时,例如,当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时,在衍射角(2θ)为31°附近时常出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面,由此可知CAAC-OS膜中的结晶具有c轴取向性,并且c轴朝向大致垂直于CAAC-OS膜的被形成面或顶面的方向。
注意,当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时,除了在2θ为31°附近的峰值之外,有时还在2θ为36°附近观察到峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不具有c轴取向的结晶。优选的是,CAAC-OS膜在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是指氢、碳、硅、过渡金属元素等氧化物半导体膜的主要成分以外的元素。尤其是,某一种元素如硅等与氧的键合力比构成氧化物半导体膜的金属元素与氧的键合力强,该元素会夺取氧化物半导体膜中的氧,从而打乱氧化物半导体膜的原子排列,导致结晶性下降。另外,由于铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大,所以若包含在氧化物半导体膜内,则会打乱氧化物半导体膜的原子排列,成为结晶性下降的主要原因。注意,包含在氧化物半导体膜中的杂质有时成为载流子陷阱或载流子发生源。
此外,CAAC-OS膜是缺陷态密度低的氧化物半导体膜。例如,氧化物半导体膜中的氧空缺有时成为载流子陷阱,或因俘获氢而成为载流子发生源。
将杂质浓度低且缺陷态密度低(氧空缺量少)的状态称为“高纯度本征”或“实质上高纯度本征”。在高纯度本征或实质上高纯度本征的氧化物半导体膜中载流子发生源少,所以可以降低载流子密度。因此,使用该氧化物半导体膜的晶体管很少具有负的阈值电压的电特性(也称为常开启特性)。在高纯度本征或实质上高纯度本征的氧化物半导体膜中载流子陷阱少。因此,使用该氧化物半导体膜的晶体管的电特性变动小,于是成为高可靠性晶体管。此外,被氧化物半导体膜的载流子陷阱俘获的电荷直到被释放需要长的时间,有时像固定电荷那样动作。因此,使用杂质浓度高且缺陷态密度高的氧化物半导体膜的晶体管的电特性有时不稳定。
此外,在使用CAAC-OS膜的晶体管中,起因于可见光或紫外光的照射的电特性的变动小。
接下来,说明微晶氧化物半导体膜。
在微晶氧化物半导体膜的高分辨率TEM图像中,有能够确认结晶部的区域及难以确认明确的结晶部的区域。在微晶氧化物半导体膜中含有的结晶部的尺寸大多为1nm以上且100nm以下或1nm以上且10nm以下。尤其是,将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶(nc:nanocrystal)的氧化物半导体膜称为nc-OS(nanocrystalline Oxide Semiconductor:纳米晶氧化物半导体)膜。另外,例如在nc-OS膜的高分辨率TEM图像中,有时难以明确地确认到晶界。
nc-OS膜在微小区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中其原子排列具有周期性。另外,nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此,在膜整体上观察不到取向性。所以,有时nc-OS膜在某些分析方法中与非晶氧化物半导体膜没有差别。例如,在通过使用其束径比结晶部大的X射线的XRD装置对nc-OS膜进行结构分析时,在利用out-of-plane法的解析中检测不出表示结晶面的峰值。此外,在对nc-OS膜进行使用其束径比结晶部大(例如,50nm以上)的电子射线的电子衍射(也称为选区电子衍射)时,观察到类似于光晕图案的衍射图案。另一方面,在对nc-OS膜进行使用其束径接近或小于结晶部的电子射线的纳米束电子衍射时,观察到斑点。另外,在对nc-OS膜进行纳米束电子衍射时,有时观察到如圆圈那样的(环状的)亮度高的区域。在对nc-OS膜进行纳米束电子衍射时,还有时观察到环状的区域内的多个斑点。
nc-OS膜是其规律性比非晶氧化物半导体膜高的氧化物半导体膜。因此,nc-OS膜的缺陷态密度比非晶氧化物半导体膜低。但是,nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。所以,nc-OS膜的缺陷态密度比CAAC-OS膜高。
接着,对非晶氧化物半导体膜进行说明。
非晶氧化物半导体膜是膜中具有无序的原子排列并不具有结晶部的氧化物半导体膜。其一个例子为具有如石英那样的无定形状态的氧化物半导体膜。
在非晶氧化物半导体膜的高分辨率TEM图像中,难以观察到结晶部。
使用XRD装置对非晶氧化物半导体膜进行结构分析时,当利用out-of-plane法分析时,检测不到表示结晶面的峰值。另外,在对非晶氧化物半导体膜进行电子衍射时,观察到光晕图案。另外,在对非晶氧化物半导体膜进行纳米束电子衍射时,观察不到斑点,而观察到光晕图案。
此外,氧化物半导体膜有时具有呈现nc-OS膜与非晶氧化物半导体膜之间的物性的结构。将具有这种结构的氧化物半导体膜特别称为amorphous-like氧化物半导体(amorphous-likeOS:amorphous-likeOxideSemiconductor)膜。
关于amorphous-likeOS膜,在高分辨率TEM图像中有时观察到空洞(也称为空隙)。此外,在高分辨率TEM图像中,有能够明确地确认结晶部的区域及难以确认结晶部的区域。amorphous-likeOS膜有时因TEM观察时的微量的电子照射而产生晶化,由此观察到结晶部的生长。另一方面,在良好的nc-OS膜中,几乎观察不到因TEM观察时的微量的电子照射而产生晶化。
此外,amorphous-like OS膜及nc-OS膜的结晶部的大小的测量可以使用高分辨率TEM图像进行。例如,InGaZnO4的结晶具有层状结构,在In-O层之间具有两个Ga-Zn-O层。InGaZnO4的结晶的单位晶格具有三个In-O层和六个Ga-Zn-O层的一共九个层在c轴方向上重叠为层状的结构。因此,这些彼此接近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)大致相等,从结晶结构分析求出其值,即0.29nm。因此,着眼于高分辨率TEM图像的晶格条纹,在晶格条纹的间隔为0.28nm以上且0.30nm以下的区域,每个晶格条纹都对应于InGaZnO4的结晶的a-b面。
注意,氧化物半导体膜例如也可以是包括非晶氧化物半导体膜、amorphous-likeOS膜、微晶氧化物半导体膜和CAAC-OS膜中的两种以上的叠层膜。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式5
在本实施方式中,对应用本发明的一个方式的显示装置的显示模块进行说明。另外,在本实施方式中,对应用本发明的一个方式的显示模块的电子设备的结构实例进行说明。
图15所示的显示模块8000在上盖8001与下盖8002之间包括连接于FPC8005A、8005B的显示装置8006、背光单元8007、框架8009、印刷板(printed board)8010、电池8011。另外,有时不设置背光灯单元8007、电池8011等。
上盖8001及下盖8002根据显示装置8006的尺寸可以适当地改变形状或尺寸。
背光单元8007包括光源8008。光源8008也可以设置在背光单元8007的端部,并使用光扩散板。注意,通过作为光源8008使用EL(Electro-luminescence:电致发光)元件,可以得到具有柔性的光源8008。
另外,可以在背光单元8007与显示装置8006之间设置波长转换构件。波长转换构件包括荧光颜料、荧光染料、量子点等的波长转换物质。波长转换物质可以吸收背光单元8007的光,并将该光的一部分或全部转换成其他波长的光。另外,作为波长转换物质的量子点是直径为1nm以上且100nm以下的粒子。通过使用具有量子点的波长转换构件,可以提高显示装置的颜色再现性。并且,还可以将波长转换构件用作导光板。
框架8009具有保护显示装置8006的功能以及用来遮断因印刷板8010的工作而产生的电磁波的电磁屏蔽的功能。此外,框架8009也可以具有散热板的功能。
印刷板8010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路。印刷板8010连接于显示装置8006、背光单元8007以及电池8011。作为对电源电路供应电力的电源,既可以使用外部的商业电源,又可以使用另行设置的电池8011的电源。当使用商用电源时,可以省略电池8011。
此外,在显示模块8000中还可以追加设置偏振片、相位差板、棱镜片等构件。另外,通过使显示模块8000所具有的各构成要素薄型化,能够将显示模块8000设为柔性显示模块。可以使用导光板而使背光单元8007薄型化。
图16A至图16C是包括本发明的一个方式的显示模块的电子设备的外观图。
作为电子设备,例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为移动电话、移动电话装置、智能手机)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机(pachinko machine)等大型游戏机等。
图16A示出包括显示部的便携式信息终端1400。便携式信息终端1400在框体1401中组装有显示部1402及操作按钮1403。可以将本发明的一个方式的显示模块用于显示部1402。因此,能够得到同时实现薄型化和良好的显示质量的便携式信息终端。
图16B示出移动电话机1410。移动电话机1410在框体1411中组装有显示部1412、操作按钮1413、扬声器1414及麦克风1415。可以将本发明的一个方式的显示模块用于显示部1412。因此,能够得到同时实现薄型化和良好的显示质量的移动电话机。
图16C示出音乐再现装置1420。音乐再现装置1420在框体1421中组装有显示部1422、操作按钮1423、天线1424。另外,天线1424可以以无线信号发送和接收数据。可以将本发明的一个方式的显示模块用于显示部1422。因此,能够得到同时实现薄型化和良好的显示质量的音乐再现装置。
如上所述,本实施方式所示的电子设备设置有根据上述实施方式的显示装置。因此,能够得到同时实现薄型化和良好的显示质量的电子设备。
实施例1
在本实施例中,参照图19A至图21对氧化物半导体膜的导电率进行说明。
首先,参照图19A至图19C对样品的结构进行说明。
图19A是样品1及样品2的俯视图,图19B及图19C示出点划线A1-A2的截面图。此外,由于样品1与样品2的俯视图相同但截面的叠层结构不同,所以截面图不同。图19B示出样品1的截面图,图19C示出样品2的截面图。另外,样品1的氧化物半导体膜1905相当于晶体管(FET)的沟道区域。此外,样品2的氧化物半导体膜1905相当于电容器(Cs)的电极。
在样品1中,在玻璃衬底1901上形成绝缘膜1903,在绝缘膜1903上形成绝缘膜1904,在绝缘膜1904上形成氧化物半导体膜1905。此外,由用作电极的导电膜1907、1909覆盖氧化物半导体膜1905的两端,由绝缘膜1910、1911覆盖氧化物半导体膜1905及导电膜1907、1909。另外,在绝缘膜1910、1911中设置有开口部1913、1915,在该各个开口部中导电膜1907、1909露出。
在样品2中,在玻璃衬底1901上形成绝缘膜1903,在绝缘膜1903上形成绝缘膜1904,在绝缘膜1904上形成氧化物半导体膜1905。此外,由用作电极的导电膜1907、1909覆盖氧化物半导体膜1905的两端,由绝缘膜1911覆盖氧化物半导体膜1905及导电膜1907、1909。另外,在绝缘膜1911中设置有开口部1917、1919,在该各个开口部中导电膜1907、1909露出。
如此,样品1及样品2的不同之处是接触于氧化物半导体膜1905上的绝缘膜的结构。在样品1中,氧化物半导体膜1905与绝缘膜1910接触,在样品2中,氧化物半导体膜1905与绝缘膜1911接触。
接着,说明各样品的制造方法。
首先,说明样品1的制造方法。
作为绝缘膜1903,通过等离子体CVD法在玻璃衬底1901上形成厚度为400nm的氮化硅膜。
接着,作为绝缘膜1904,通过等离子体CVD法在绝缘膜1903上形成厚度为50nm的氧氮化硅膜。
接着,作为氧化物半导体膜1905,通过溅射法使用金属氧化物靶材(In:Ga:Zn=1:1:1)在绝缘膜1904上形成厚度为35nm的In-Ga-Zn氧化物膜(下面,也称为IGZO膜),然后在氮气氛下以450℃进行1小时的加热处理,并在氮及氧的混合气氛下以450℃进行1小时的加热处理。然后,使用通过光刻工序形成的掩模进行蚀刻处理来形成氧化物半导体膜1905。
接着,通过溅射法在绝缘膜1903及氧化物半导体膜1905上依次层叠厚度为50nm的钨膜、厚度为400nm的铝膜及厚度为100nm的钛膜,然后使用通过光刻工序形成的掩模进行蚀刻处理,由此形成导电膜1907及导电膜1909。
接着,作为绝缘膜1910,通过等离子体CVD法在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为450nm的氧氮化硅膜,然后在氮及氧的混合气氛下以350℃进行1小时的加热处理。
接着,作为绝缘膜1911,通过等离子体CVD法在绝缘膜1910上形成厚度为50nm的氮化硅膜。
接着,在绝缘膜1911上设置通过光刻工序形成的掩模,然后进行蚀刻处理,来在绝缘膜1910、绝缘膜1911中形成开口部1913、1915。
通过上述工序制造样品1。
接着,说明样品2的制造方法。
作为绝缘膜1910,通过等离子体CVD法在样品1的绝缘膜1903、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为450nm的氧氮化硅膜,然后在氮及氧的混合气氛下以350℃进行1小时的加热处理。然后去除绝缘膜1910。
接着,作为绝缘膜1911,通过等离子体CVD法在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为50nm的氮化硅膜。
接着,在绝缘膜1911上设置通过光刻工序形成的掩模,然后进行蚀刻处理,来在绝缘膜1911中形成开口部1917、1919。
通过上述工序制造样品2。
接着,测量设置在样品1及样品2中的氧化物半导体膜1905的导电率。在样品1中,将探针接触于开口部1913的导电膜1907及开口部1915的导电膜1909,测量氧化物半导体膜1905的薄层电阻值。此外,在样品2中,将探针接触于开口部1917的导电膜1907及开口部1919的导电膜1909,测量氧化物半导体膜1905的薄层电阻值。此外,在样品1及样品2的氧化物半导体膜1905中,导电膜1907与导电膜1909对置的宽度W为1mm,距离D为10μm。此外,在样品1及样品2中,导电膜1907为接地电位,对导电膜1909施加1V。接着,通过计算从包括在样品1及样品2中的氧化物半导体膜1905的薄层电阻值求得导电率。
图20示出样品1及样品2的导电率。
样品1的平均导电率为3.04×10-4S/m。另外,样品2的平均导电率为9.91×103S/m。
如此,氧化物半导体膜1905的导电率根据接触于氧化物半导体膜1905的绝缘膜而不同。
在样品1中,在氧化物半导体膜1905上且与其接触地形成有用作绝缘膜1910的氧氮化硅膜。氧化物半导体膜1905没有与用作绝缘膜1911的氮化硅膜。另一方面,在样品2中,在氧化物半导体膜1905上且与其接触地形成有用作绝缘膜1911的氮化硅膜。如此,通过以与用作绝缘膜1911的氮化硅膜接触的方式设置氧化物半导体膜1905,在氧化物半导体膜1905中形成缺陷,典型地形成氧空缺,并且包含在该氮化硅膜中的氢移动或扩散到氧化物半导体膜1905。其结果,氧化物半导体膜1905的导电率得到提升。
例如,当作为晶体管的沟道区域使用氧化物半导体膜时,如样品1所示优选与氧化物半导体膜接触地设置氧氮化硅膜。此外,作为电容器的电极,如样品2所示优选与氧化物半导体膜接触地设置氮化硅膜。通过使用这种结构,即便在同一工序中形成用于晶体管的沟道区域的氧化物半导体膜以及用于电容器的电极的氧化物半导体膜,也可以使各氧化物半导体膜的导电率相互不同。
接着,制造样品3,该样品3的俯视形状与样品2不同,而截面形状与样品2相同。接着,测量在高温高湿环境下保存的样品3的导电率。
接着,测量设置在样品3中的氧化物半导体膜1905的薄层电阻值。在样品3中,将探针接触于开口部1917及开口部1919,测量氧化物半导体膜1905的薄层电阻。此外,在样品3的氧化物半导体膜1905中,在俯视形状中导电膜1907与导电膜1909对置的宽度W为1.5mm,距离D为10μm。此外,在样品3中,导电膜1907为接地电位,对导电膜1909施加1V。此外,以60℃在湿度为95%的气氛下,在将样品3保存60个小时、130个小时、650个小时以及1000个小时之后,分别测量样品的薄层电阻值。在此,进行两个样品3的测量。接着,通过计算从薄层电阻值求得导电率。
图21示出样品3的导电率。
由图21可知样品3的导电率高。此外,可知样品3的导电率的时间变动量少。如上所述,由于接触于氮化硅膜的氧化物半导体膜在高温高湿环境下其导电率的变动量少,所以可以将该氧化物半导体膜用作电容器的电极。
本实施例所示的结构可以与其他实施方式或实施例所示的结构适当地组合而实施。

Claims (13)

1.一种显示装置,包括:
第一衬底;
所述第一衬底上的第一晶体管;
所述第一衬底上的第一电容器;
所述第一晶体管以及所述第一电容器上的液晶元件,所述液晶元件包括第一电极以及第三电极,在所述第一电极以及所述第三电极之间介有液晶层;
所述液晶层上的第二晶体管;
所述液晶层上的第二电容器,所述第二电容器包括第二电极以及所述第三电极;以及
所述第二晶体管以及所述第二电容器上的第二衬底,
其中,所述第一电极配置为用作像素电极,
所述第一电极电连接于所述第一晶体管,
所述第一电容器的一对电极中的一个电极电连接于所述第一电极,
所述第一电容器的所述一对电极中的另一个电极在所述第一电容器的所述一对电极中的所述一个电极之下且电连接于第一布线,
所述第一布线配置为被供应第一信号,
所述第二晶体管的源极和漏极中的一个电连接于所述第二电极,
所述第三电极配置为用作所述液晶层的对置电极,
所述第三电极配置为被供应第二信号,
并且,所述第二信号与所述第一信号同步。
2.根据权利要求1所述的显示装置,还包括第三晶体管以及第四晶体管,
其中所述第三晶体管的栅极电连接于所述第二电极,
所述第二晶体管的所述源极和所述漏极中的另一个电连接于第二布线,
所述第二布线配置为被供应恒电位,
所述第三晶体管的源极和漏极中的一个电连接于所述第四晶体管的源极和漏极中的一个,
所述第四晶体管的所述源极和所述漏极中的另一个电连接于第三布线,
并且所述第三布线配置为根据所述第二电极的电位而改变其电位。
3.根据权利要求2所述的显示装置,
其中所述第二晶体管以及所述第三晶体管包括氧化物半导体层。
4.根据权利要求3所述的显示装置,
其中所述第二电极与所述第二晶体管中的所述氧化物半导体层设置在同一层中。
5.根据权利要求1所述的显示装置,
其中所述第一晶体管包括包含第一金属元素的氧化物半导体层,
所述第一电容器的所述另一个电极包括所述第一金属元素和氧,
所述氧化物半导体层包括具有第一氢浓度的区域,
并且所述第一电容器的所述另一个电极包括具有与所述第一氢浓度不同的第二氢浓度的区域。
6.一种显示模块,包括:
权利要求1所述的显示装置;以及
电连接于所述显示装置的印刷板。
7.一种电子设备,包括:
权利要求6所述的显示模块;以及
操作按钮。
8.一种显示装置,包括:
相互电连接的第一晶体管以及第一电容器;
所述第一晶体管以及所述第一电容器上的液晶元件,该液晶元件包括第一电极以及第二电极,在所述第一电极以及所述第二电极之间介有液晶层;
相互电连接的第二晶体管以及第二电容器,该第二晶体管以及该第二电容器在所述液晶层上;以及
电连接于所述第二晶体管的第三电极,该第三电极包括在所述第二电容器中,
其中,所述第一电极电连接于所述第一晶体管以及所述第一电容器,
所述第二电极是所述第二电容器的一对电极中的一个,
所述显示装置被配置以使输入到所述第二电极的信号与输入到所述第一电容器的一对电极中的一个电极的信号彼此同步,
所述第一晶体管包括包含第一金属元素的氧化物半导体层,
所述第一电容器的所述一对电极中的所述一个电极包括所述第一金属元素和氧,
所述氧化物半导体层包括具有第一氢浓度的区域,
并且,所述第一电容器的所述一对电极中的所述一个电极包括具有与所述第一氢浓度不同的第二氢浓度的区域。
9.根据权利要求8所述的显示装置,还包括:
第三晶体管以及第四晶体管,
其中所述第三晶体管的栅极电连接于所述第三电极,
所述第二晶体管的源极和漏极中的一个电连接于第一布线,
所述第一布线配置为被供应恒电位,
所述第三晶体管的源极和漏极中的一个电连接于所述第四晶体管的源极和漏极中的一个,
所述第四晶体管的所述源极和所述漏极中的另一个电连接于第二布线,
并且所述第二布线配置为根据所述第三电极的电位而改变其电位。
10.根据权利要求9所述的显示装置,
其中所述第二晶体管以及所述第三晶体管包括氧化物半导体层。
11.根据权利要求10所述的显示装置,
其中所述第三电极与所述第二晶体管中的所述氧化物半导体层设置在同一层中。
12.一种显示模块,包括:
权利要求8所述的显示装置;以及
电连接于所述显示装置的印刷板。
13.一种电子设备,包括:
权利要求12所述的显示模块;以及
操作按钮。
CN201510193511.4A 2014-04-22 2015-04-22 显示装置、显示模块及电子设备 Expired - Fee Related CN105005166B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2014-088223 2014-04-22
JP2014088223 2014-04-22
JP2014-088200 2014-04-22
JP2014088200 2014-04-22
JP2014106476 2014-05-22
JP2014-106476 2014-05-22

Publications (2)

Publication Number Publication Date
CN105005166A CN105005166A (zh) 2015-10-28
CN105005166B true CN105005166B (zh) 2020-02-28

Family

ID=54321943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510193511.4A Expired - Fee Related CN105005166B (zh) 2014-04-22 2015-04-22 显示装置、显示模块及电子设备

Country Status (3)

Country Link
US (1) US10345661B2 (zh)
JP (2) JP6613044B2 (zh)
CN (1) CN105005166B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014042102A1 (en) * 2012-09-13 2014-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015215606A (ja) 2014-04-22 2015-12-03 株式会社半導体エネルギー研究所 液晶表示装置、およびそれを備える電子機器
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
TW202340820A (zh) * 2015-03-27 2023-10-16 日商半導體能源研究所股份有限公司 觸控面板
US10372274B2 (en) 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
JP6807683B2 (ja) 2015-09-11 2021-01-06 株式会社半導体エネルギー研究所 入出力パネル
CN105242472B (zh) * 2015-11-02 2018-08-21 深圳市华星光电技术有限公司 液晶面板及显示装置
CN105549789B (zh) * 2016-01-20 2018-05-08 昆山龙腾光电有限公司 触控液晶显示装置
JP6634302B2 (ja) * 2016-02-02 2020-01-22 株式会社ジャパンディスプレイ 表示装置
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
JP7050460B2 (ja) 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
US11353754B2 (en) 2017-02-21 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
JP2019117342A (ja) * 2017-12-27 2019-07-18 シャープ株式会社 アクティブマトリックス基板、アクティブマトリックス基板の製造方法および液晶表示装置
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN108390656B (zh) * 2018-02-27 2021-11-02 京东方科技集团股份有限公司 参量放大器及控制方法、液晶天线及显示面板、终端
JP7315572B2 (ja) 2018-09-21 2023-07-26 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20200097379A (ko) * 2019-02-07 2020-08-19 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US11355564B2 (en) * 2019-12-04 2022-06-07 Arolltech Co., Ltd. AMOLED and micro-OLED for augmented reality and autostereoscopic 3D displays
KR20210085604A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510479A (zh) * 2002-12-24 2004-07-07 Lg.������Lcd���޹�˾ 与液晶显示器集成的触摸板
CN1749819A (zh) * 2004-07-26 2006-03-22 三星电子株式会社 含有传感元件的液晶显示器件

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH118352A (ja) * 1997-06-14 1999-01-12 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4507480B2 (ja) * 2001-12-27 2010-07-21 ソニー株式会社 表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3858864B2 (ja) * 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7839392B2 (en) * 2005-08-05 2010-11-23 Samsung Electronics Co., Ltd. Sensing circuit and display device having the same
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN104965621B (zh) 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
KR101109355B1 (ko) 2006-06-09 2012-02-21 애플 인크. 터치 스크린 액정 디스플레이
WO2007146780A2 (en) 2006-06-09 2007-12-21 Apple Inc. Touch screen liquid crystal display
US8243027B2 (en) 2006-06-09 2012-08-14 Apple Inc. Touch screen liquid crystal display
KR101295943B1 (ko) 2006-06-09 2013-08-13 애플 인크. 터치 스크린 액정 디스플레이
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US20080167526A1 (en) 2007-01-08 2008-07-10 Crank Justin M Non-Occlusive, Laterally-Constrained Injection Device
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5014971B2 (ja) * 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
US8319750B2 (en) * 2008-05-02 2012-11-27 Sony Corporation Sensing circuit, method of driving sensing circuit, display device, method of driving display device, and electronic apparatus
JP5217618B2 (ja) * 2008-05-16 2013-06-19 セイコーエプソン株式会社 電子機器の接触位置特定方法
JP5372630B2 (ja) * 2008-07-17 2013-12-18 Nltテクノロジー株式会社 表示装置及び表示装置の駆動方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010055708A1 (ja) * 2008-11-14 2010-05-20 シャープ株式会社 容量変化検出回路
JP5191453B2 (ja) * 2009-06-29 2013-05-08 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
JP5797471B2 (ja) * 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
KR20120014808A (ko) 2010-08-10 2012-02-20 엘지디스플레이 주식회사 터치 센서가 내장된 액정 표시 장치 및 그 구동 방법과 그 제조 방법
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
JP5726804B2 (ja) 2012-04-19 2015-06-03 株式会社東芝 表示パネル及び表示装置
DE112013003841T5 (de) * 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187852A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 タッチパネル
JP2015215606A (ja) 2014-04-22 2015-12-03 株式会社半導体エネルギー研究所 液晶表示装置、およびそれを備える電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510479A (zh) * 2002-12-24 2004-07-07 Lg.������Lcd���޹�˾ 与液晶显示器集成的触摸板
CN1749819A (zh) * 2004-07-26 2006-03-22 三星电子株式会社 含有传感元件的液晶显示器件

Also Published As

Publication number Publication date
US20150301422A1 (en) 2015-10-22
JP2020030424A (ja) 2020-02-27
JP2016001301A (ja) 2016-01-07
CN105005166A (zh) 2015-10-28
JP6613044B2 (ja) 2019-11-27
US10345661B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
CN105005166B (zh) 显示装置、显示模块及电子设备
US11803074B2 (en) Display device
CN106125971B (zh) 触摸面板
KR102531253B1 (ko) 반도체 장치, 표시 모듈, 및 전자 기기
JP7290779B2 (ja) 表示装置
JP6704078B2 (ja) 半導体装置
JP2023129417A (ja) 表示装置
JP2020194561A (ja) 表示装置
KR20160140441A (ko) 입출력 장치 및 전자 기기
JP2021044047A (ja) 半導体装置
KR102548267B1 (ko) 액정 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200228

Termination date: 20210422

CF01 Termination of patent right due to non-payment of annual fee