JP2015181022A - 光検出装置、及び、タッチパネル - Google Patents

光検出装置、及び、タッチパネル Download PDF

Info

Publication number
JP2015181022A
JP2015181022A JP2015097818A JP2015097818A JP2015181022A JP 2015181022 A JP2015181022 A JP 2015181022A JP 2015097818 A JP2015097818 A JP 2015097818A JP 2015097818 A JP2015097818 A JP 2015097818A JP 2015181022 A JP2015181022 A JP 2015181022A
Authority
JP
Japan
Prior art keywords
transistor
light
circuit
data signal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015097818A
Other languages
English (en)
Other versions
JP5957572B2 (ja
Inventor
黒川 義元
Yoshimoto Kurokawa
義元 黒川
池田 隆之
Takayuki Ikeda
隆之 池田
輝 田村
Teru Tamura
輝 田村
宗広 上妻
Munehiro Kozuma
宗広 上妻
匡孝 池田
Tadataka Ikeda
匡孝 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015097818A priority Critical patent/JP5957572B2/ja
Publication of JP2015181022A publication Critical patent/JP2015181022A/ja
Application granted granted Critical
Publication of JP5957572B2 publication Critical patent/JP5957572B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0428Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by sensing at the edges of the touch surface the interruption of optical paths, e.g. an illumination plane, parallel to the touch surface which may be virtual
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • H01L31/02327Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Position Input By Displaying (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】外光の影響を抑制する。【解決手段】入射する光の照度に応じてデータ信号を生成する光検出回路と、前記光検出回路に重畳するライトユニットと、を具備する光検出装置であって、前記ライトユニットの状態を点灯状態にして前記光検出回路により第1のデータ信号を生成し、前記ライトユニットの状態を消灯状態にして前記光検出回路により第2のデータ信号を生成し、前記第1のデータ信号及び前記第2のデータ信号を比較することにより、比較した2つのデータ信号の差分データである差分データ信号を生成する。【選択図】図1

Description

本発明の一態様は、光検出装置に関する。
近年、光の入射により情報を入力する機能を有する装置(光検出装置ともいう)の技術開
発が進められている。
光検出装置としては、例えば光検出回路(光センサともいう)を備えた光検出装置が挙げ
られる(例えば特許文献1)。上記光検出装置は、光検出回路に入射する光の照度を検出
することにより、光の照度に応じたデータ信号を生成する。また、光検出装置に光検出回
路及び表示回路を設けることにより、光検出回路により生成したデータ信号を用いて表示
回路の表示状態を制御することもでき、例えば光検出装置をタッチパネルとして機能させ
ることもできる。
特開2007−065239号公報
従来の光検出装置の光検出回路には、外光(光検出回路の置かれる環境下の光を含む)も
入射する。このため、外光の照度が、生成されるデータ信号のノイズとなり、被読み取り
物の反射光の検出精度が低くなってしまう。例えば、指の反射光が光検出回路に入射する
ことにより光検出装置に情報が入力される場合、指以外の手の部分の反射光と指の反射光
が外光により同等の情報として識別されてしまうことがある。
本発明の一態様では、外光の影響を抑制することを課題の一つとする。
本発明の一態様は、光検出装置が備えるライトユニットの状態を点灯状態及び消灯状態に
切り替え、点灯状態及び消灯状態のそれぞれの期間において、光検出回路により入射する
光の照度に応じたデータ信号を生成し、生成した2つのデータ信号を比較し、比較したデ
ータ信号の差分データである差分データ信号を生成することにより、外光の情報をデータ
信号から除去し、外光の影響の抑制を図るものである。
本発明の一態様は、入射する光の照度に応じてデータ信号を生成する光検出回路と、光源
を備え、光検出回路に光を射出するライトユニットと、を具備する光検出装置であって、
ライトユニットの状態を点灯状態にして光検出回路により第1のデータ信号を生成するこ
とと、ライトユニットの状態を消灯状態にして光検出回路により第2のデータ信号を生成
することと、を含み、第1のデータ信号及び第2のデータ信号を比較することにより、比
較した2つのデータ信号の差分データである差分データ信号を生成することをさらに含む
ことを特徴とする光検出装置の駆動方法である。
本発明の一態様は、入射する光の照度に応じてデータ信号を生成する光検出回路と、光源
を備え、光検出回路に重畳するライトユニットと、を具備する光検出装置であって、ライ
トユニットの状態を第1の点灯状態及び消灯状態の一方にして光検出回路により第1のデ
ータ信号を生成することと、ライトユニットの状態を第1の点灯状態及び消灯状態の他方
にして光検出回路により第2のデータ信号を生成することと、ライトユニットの状態を第
2の点灯状態及び消灯状態の一方にして光検出回路により第3のデータ信号を生成するこ
とと、ライトユニットの状態を第2の点灯状態及び消灯状態の他方にして光検出回路によ
り第4のデータ信号を生成することと、ライトユニットの状態を第3の点灯状態及び消灯
状態の一方にして光検出回路により第5のデータ信号を生成することと、ライトユニット
の状態を第3の点灯状態及び消灯状態の他方にして光検出回路により第6のデータ信号を
生成することと、を含み、第1のデータ信号及び第2のデータ信号を比較することにより
、比較した2つのデータ信号の差分データである第1の差分データ信号を生成することと
、第3のデータ信号及び第4のデータ信号を比較することにより、比較した2つのデータ
信号の差分データである第2の差分データ信号を生成することと、第5のデータ信号及び
第6のデータ信号を比較することにより、比較した2つのデータ信号の差分データである
第3の差分データ信号を生成することと、をさらに含むことを特徴とする光検出装置の駆
動方法である。
また、本発明の一態様は、入射する光の照度に応じてデータ信号を生成する光検出回路と
、光源を備え、光検出回路に重畳するライトユニットと、を具備する光検出装置であって
、ライトユニットの状態を第1の点灯状態にして光検出回路により第1のデータ信号を生
成することと、ライトユニットの状態を第2の点灯状態にして光検出回路により第2のデ
ータ信号を生成することと、ライトユニットの状態を第3の点灯状態にして光検出回路に
より第3のデータ信号を生成することと、ライトユニットの状態を消灯状態にして光検出
回路により第4のデータ信号を生成することと、を含み、第1のデータ信号及び第4のデ
ータ信号を比較することにより、比較した2つのデータ信号の差分データである第1の差
分データ信号を生成することと、第2のデータ信号及び第4のデータ信号を比較すること
により、比較した2つのデータ信号の差分データである第2の差分データ信号を生成する
ことと、第3のデータ信号及び第4のデータ信号を比較することにより、比較した2つの
データ信号の差分データである第3の差分データ信号を生成することと、をさらに含むこ
とを特徴とする光検出装置の駆動方法である。
また、本発明の一態様は、リセット信号を出力するリセット信号出力回路と、読み出し選
択信号を出力する読み出し選択信号出力回路と、リセット信号及び読み出し選択信号が入
力され、リセット信号に従ってリセット状態になり、その後入射する光の照度に応じてデ
ータ信号を生成し、読み出し選択信号に従ってデータ信号を出力する光検出回路と、光検
出回路に重畳し、光源及び光源の発光を制御する制御回路を備えるライトユニットと、光
検出回路からデータ信号を読み出す読み出し回路と、読み出し回路により読み出された2
つのデータ信号を比較し、比較したデータ信号の差分データである差分データ信号を生成
するデータ処理回路と、を具備する光検出装置である。
また、本発明の一態様は、表示選択信号を出力する表示選択信号出力回路と、表示データ
信号を出力する表示データ信号出力回路と、表示選択信号が入力され、表示選択信号に従
って表示データ信号が入力されることにより、表示データ信号に応じた表示状態になる表
示回路と、リセット信号を出力するリセット信号出力回路と、読み出し選択信号を出力す
る読み出し選択信号出力回路と、リセット信号及び読み出し選択信号が入力され、リセッ
ト信号に従ってリセット状態になり、その後入射する光の照度に応じてデータ信号を生成
し、読み出し選択信号に従ってデータ信号を出力する光検出回路と、表示回路及び光検出
回路に重畳し、光源及び光源の発光を制御する制御回路を備えるライトユニットと、光検
出回路からデータ信号を読み出す読み出し回路と、読み出し回路により読み出された2つ
のデータ信号を比較し、比較したデータ信号の差分データである差分データ信号を生成す
るデータ処理回路と、を具備する光検出装置である。
本発明の一態様により、外光の影響を抑制することができ、光検出回路による被読み取り
物の読み取り精度を向上させることができる。
実施の形態1における光検出装置の例を説明するための図。 図1(A)に示す光検出装置の駆動方法例を説明するための図。 図1(A)に示す光検出装置の駆動方法例を説明するための図。 実施の形態1における光検出装置を説明するための図。 実施の形態2におけるライトユニットの構成例を示す模式図。 実施の形態3における光検出回路の例を説明するための図。 実施の形態4における光検出装置の例を説明するための図。 実施の形態5におけるトランジスタの構造例を示す断面模式図。 図8(A)に示すトランジスタの作製方法例を説明するための断面模式図。 特性評価回路の構成を示す回路図。 図10に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャート。 条件4、条件5、及び条件6における測定に係る経過時間Timeと、出力電圧Voutとの関係を示す図。 測定に係る経過時間Timeと、該測定によって算出されたリーク電流との関係を示す図。 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 測定により見積もられたノードAの電圧とリーク電流の関係を示す図。 実施の形態6におけるアクティブマトリクス基板の構造例を示す図。 実施の形態6におけるアクティブマトリクス基板の構造例を示す図。 実施の形態6における光検出装置の構造例を示す図。 実施の形態7における電子機器の構成例を示す図。
本発明を説明するための実施の形態の例について、図面を用いて以下に説明する。但し、
本発明は、以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、
その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って
、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態
の内容を互い置き換えることができる。
また、本明細書にて用いる「第z(zは自然数)」という用語は、構成要素の混同を避け
るために付したものであり、数的に限定するものではない。
(実施の形態1)
本実施の形態では、入射する光の照度の検出が可能な光検出装置について説明する。
本実施の形態の光検出装置の例について、図1を用いて説明する。図1は、本実施の形態
における光検出装置の例を説明するための図である。
まず、本実施の形態の光検出装置の構成例について、図1(A)を用いて説明する。図1
(A)は、本実施の形態における光検出装置の構成例を示すブロック図である。
図1(A)に示す光検出装置は、リセット信号出力回路(RSTOUTともいう)101
aと、読み出し選択信号出力回路(RSELOUTともいう)101bと、ライトユニッ
ト(LIGHTともいう)102と、光検出回路(PSともいう)103pと、読み出し
回路(READともいう)104と、を具備する。
リセット信号出力回路101aは、リセット信号(信号RSTともいう)を出力する機能
を有する。
リセット信号出力回路101aは、例えばシフトレジスタを備える。上記シフトレジスタ
によりパルス信号を出力させることにより、リセット信号出力回路101aは、リセット
信号を出力することができる。
読み出し選択信号出力回路101bは、読み出し選択信号(信号RSELともいう)を出
力する機能を有する。
読み出し選択信号出力回路101bは、例えばシフトレジスタを備える。上記シフトレジ
スタによりパルス信号を出力させることにより、読み出し選択信号出力回路101bは読
み出し選択信号を出力することができる。
ライトユニット102は、光源を備え、該光源が発光することにより点灯する機能を有す
る発光ユニットである。なお、ライトユニット102に光制御回路を設け、該光制御回路
により、点灯時のライトユニット102の光の輝度又はライトユニット102の点灯タイ
ミングを制御してもよい。
光源は、例えば発光ダイオード(LEDともいう)を用いて構成することができる。発光
ダイオードとしては、赤外線領域の波長である光(例えば波長が可視光領域以上1000
nm以下である光)を発する発光ダイオード(赤外発光ダイオードともいう)又は可視光
領域の波長である光(例えば波長が360nm以上830nm以下である光)を発する発
光ダイオード(可視光発光ダイオードともいう)を用いることができる。可視光発光ダイ
オードとしては、例えば白色発光ダイオード、赤色発光ダイオード、緑色発光ダイオード
、又は青色発光ダイオードのいずれか一つ又は複数を用いることができる。また、複数色
の発光ダイオードにより光源を構成することもできる。また、赤外発光ダイオードを用い
ることにより、外光の強度の弱い波長領域(例えば900nm付近)でも光検出を行うこ
とができる。
光検出回路103pは、光検出部103に設けられる。光検出部103は、光を検出する
領域である。なお、本実施の形態の光検出装置では、光検出部103に複数の光検出回路
103pを具備する構成にしてもよい。
光検出回路103pは、入射する光の照度に応じた電圧であるデータ信号を生成する機能
を有する。
なお、一般的に電圧とは、二点間における電位の差(電位差ともいう)のことをいう。し
かし、電圧と電位の値は、回路図などにおいていずれもボルト(V)で表されることがあ
るため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点
の電位と基準となる電位(基準電位ともいう)との電位差を、該一点の電圧として用いる
場合がある。
光検出回路103pには、リセット信号及び読み出し選択信号が入力される。
光検出回路103pは、入力されたリセット信号に従ってリセット状態になる機能を有す
る。なお、光検出回路103pがリセット状態のとき、データ信号は基準値となる。
また、光検出回路103pは、入力された読み出し選択信号に従って生成したデータ信号
を出力する機能を有する。
光検出回路103pは、例えば、光電変換素子(PCEともいう)及び増幅用トランジス
タを用いて構成される。
光電変換素子は、光が入射することにより、入射した光の照度に応じて電流(光電流とも
いう)が流れる機能を有する。
増幅用トランジスタは、2つの端子と、該2つの端子間の導通状態を制御するための制御
端子と、を有する。増幅用トランジスタは、入射した光の照度に応じた光電流に従って上
記制御端子の電圧が変化することにより、光検出回路103pのデータ信号の値を設定す
る機能を有する。よって、光検出回路103pから出力されるデータ信号は、光検出回路
103pに入射した光の照度に応じた値となる。
さらに、読み出し選択用トランジスタを光検出回路103pに設け、読み出し選択信号に
従って読み出し選択用トランジスタがオン状態になることにより、光検出回路103pか
らデータ信号を出力する構成にすることもできる。
読み出し回路104は、光検出回路103pを選択し、選択した光検出回路103pから
データ信号を読み出す機能を有する。なお、光検出回路103pが複数である場合、一度
に複数の光検出回路103pを選択してデータ信号を読み出すこともできる。
読み出し回路104は、例えば選択回路(例えばセレクタ)を用いて構成される。
読み出し回路104により読み出されたデータ信号は、例えば図1(A)に示すデータ処
理回路(DataPともいう)105により処理される。
データ処理回路105は、入力されたデータ信号の演算処理を行う回路である。データ処
理回路105は、記憶回路(例えばフレームメモリなど)及び演算回路を備える。記憶回
路は、データ信号のデータを記憶する機能を有し、演算回路は、複数のデータ信号の比較
を行う機能を有する。
なお、データ処理回路105は、光検出装置に備えられてもよく、また、別途設けられた
データ処理回路と同等の機能を有するデータ処理手段(パーソナルコンピュータなど)に
光検出装置が電気的に接続された構成としてもよい。データ処理回路105を光検出装置
に設けることにより、データ処理回路105と読み出し回路104の接続部における配線
数などを低減することができる。
次に、本実施の形態の光検出装置の駆動方法例として、図1(A)に示す光検出装置の駆
動方法例について、図1(B)及び図1(C)を用いて説明する。図1(B)は、図1(
A)に示す光検出装置の駆動方法例を説明するためのフローチャートであり、図1(C)
は、図1(A)に示す光検出装置の駆動方法例を説明するためのタイミングチャートであ
る。なお、ここでは、ライトユニット102の光源が白色発光ダイオードであるとして説
明する。
図1(A)に示す光検出装置の駆動方法例では、図1(B)に示すように、ステップS1
1としてデータ信号DS11の生成動作(データ信号DS11生成ともいう)を行う。
このとき、図1(C)の期間T11に示すように、ライトユニット102の状態を点灯状
態及び消灯状態の一方(状態ST11ともいう)にする。
また、光検出回路103pは、リセット信号に従ってリセット状態になり、その後、デー
タ信号DS11を生成し、読み出し選択信号に従って、データ信号DS11を出力する。
さらに、読み出し回路104は、データ信号DS11を読み出す。読み出したデータ信号
DS11のデータは、データ処理回路105における記憶回路に記憶される。
次に、図1(B)に示すように、ステップS12としてデータ信号DS12の生成動作(
データ信号DS12生成ともいう)を行う。
このとき、図1(C)の期間T12に示すように、ライトユニット102の状態を点灯状
態及び消灯状態の他方(状態ST12ともいう)にする。
また、光検出回路103pは、データ信号DS11の生成と同様に、データ信号DS12
を生成して出力する。
さらに、読み出し回路104は、データ信号DS12を読み出す。読み出したデータ信号
DS12のデータは、データ処理回路105における記憶回路に記憶される。
次に、図1(B)に示すように、ステップS13として、複数のデータ信号の比較動作(
データ信号比較ともいう)を行う。
このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS11のデータ
及びデータ信号DS12のデータを演算回路により比較し、データ信号DS11及びデー
タ信号DS12の差分のデータである差分データ信号DDS11を生成する。差分データ
信号DDS11は、所定の処理を実行するためのデータ信号として用いられる。
また、ライトユニット102の光源が複数の色の発光ダイオードを備える場合における、
光検出装置の駆動方法例について、図2を用いて説明する。図2は、図1(A)に示す光
検出装置の駆動方法例を説明するための図であり、図2(A)は、フローチャートであり
、図2(B)は、タイミングチャートである。なお、ここでは、一例として光源が3色の
発光ダイオードを備える場合について説明する。
ライトユニット102の光源が複数の色の発光ダイオードを備える場合における光検出装
置の駆動方法例では、図2(A)に示すように、ステップS21として、データ信号DS
21の生成動作(データ信号DS21生成ともいう)を行う。
このとき、図2(B)の期間T21に示すように、ライトユニット102の状態を第1の
点灯状態及び消灯状態の一方(状態ST21ともいう)にする。なお、第1の点灯状態で
は、第1の色の発光ダイオードが発光する。
また、光検出回路103pは、リセット信号に従ってリセット状態になり、その後、デー
タ信号DS21を生成し、読み出し選択信号に従って、データ信号DS21を出力する。
さらに、読み出し回路104は、データ信号DS21を読み出す。読み出したデータ信号
DS21のデータは、データ処理回路105における記憶回路に記憶される。
次に、図2(A)に示すように、ステップS22として、データ信号DS22の生成動作
(データ信号DS22生成ともいう)を行う。
このとき、図2(B)の期間T22に示すように、ライトユニット102の状態を第1の
点灯状態及び消灯状態の他方(状態ST22ともいう)にする。
また、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS22
を生成して出力する。
さらに、読み出し回路104は、データ信号DS22を読み出す。読み出したデータ信号
DS22のデータは、データ処理回路105における記憶回路に記憶される。
次に、図2(A)に示すように、ステップS23_1として、複数のデータ信号の比較動
作を行う。
このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS21のデータ
及びデータ信号DS22のデータを演算回路により比較し、データ信号DS21及びデー
タ信号DS22の差分のデータである差分データ信号DDS21を生成する。
また、図2(A)に示すように、ステップS23_2として、データ信号DS23の生成
動作(データ信号DS23生成ともいう)を行う。
このとき、図2(B)の期間T23に示すように、ライトユニット102の状態を第2の
点灯状態及び消灯状態の一方(状態ST23ともいう)にする。なお、第2の点灯状態で
は、第2の色の発光ダイオードが発光する。
さらに、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS2
3を生成して出力する。
さらに、読み出し回路104は、データ信号DS23を読み出す。読み出したデータ信号
DS23のデータは、データ処理回路105における記憶回路に記憶される。
次に、図2(A)に示すように、ステップS24として、データ信号DS24の生成動作
(データ信号DS24生成ともいう)を行う。
このとき、図2(B)の期間T24に示すように、ライトユニット102の状態を第2の
点灯状態及び消灯状態の他方(状態ST24ともいう)にする。
また、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS24
を生成して出力する。
さらに、読み出し回路104は、データ信号DS24を読み出す。読み出したデータ信号
DS24のデータは、データ処理回路105における記憶回路に記憶される。
次に、図2(A)に示すように、ステップS25_1として、複数のデータ信号の比較動
作を行う。
このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS23のデータ
及びデータ信号DS24のデータを演算回路により比較し、データ信号DS23及びデー
タ信号DS24の差分のデータである差分データ信号DDS22を生成する。
また、図2(A)に示すように、ステップS25_2として、データ信号DS25の生成
動作(データ信号DS25生成ともいう)を行う。
このとき、図2(B)の期間T25に示すように、ライトユニット102の状態を第3の
点灯状態及び消灯状態の一方(状態ST25ともいう)にする。なお、第3の点灯状態で
は、第3の色の発光ダイオードが発光する。
また、光検出回路103pは、データ信号DS21の生成と同様に、データ信号DS25
を生成して出力する。
さらに、読み出し回路104は、データ信号DS25を読み出す。読み出したデータ信号
DS25のデータは、データ処理回路105における記憶回路に記憶される。
次に、図2(A)に示すように、ステップS26として、データ信号DS26の生成動作
(データ信号DS26生成ともいう)を行う。
このとき、図2(B)の期間T26に示すように、ライトユニット102の状態を、第3
の点灯状態及び消灯状態の他方(状態ST26ともいう)にする。
また、光検出回路103pは、信号DS21の生成と同様に、データ信号DS26を生成
して出力する。
さらに、読み出し回路104は、データ信号DS26を読み出す。読み出したデータ信号
DS26のデータは、データ処理回路105における記憶回路に記憶される。
次に、図2(A)に示すように、ステップS27として、複数のデータ信号の比較動作を
行う。
このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS25のデータ
及びデータ信号DS26のデータを演算回路により比較し、データ信号DS25及びデー
タ信号DS26の差分のデータである差分データ信号DDS23を生成する。
なお、差分データ信号DDS21乃至差分データ信号DDS23は、所定の処理を実行す
るためのデータ信号として用いられる。
なお、期間T21乃至期間T26は、必ずしも連続しなくてもよく、それぞれの期間の間
にライトユニット102が消灯状態となる期間を設けてもよい。また、発光ダイオードの
種類は3個に限定されず、複数であればよい。
また、ライトユニット102の光源が複数の色の発光ダイオードを備える場合における、
光検出装置の駆動方法の他の例について、図3を用いて説明する。図3は、図1(A)に
示す光検出装置の駆動方法例を説明するための図であり、図3(A)は、フローチャート
であり、図3(B)は、タイミングチャートである。なお、ここでは、一例として光源が
3色の発光ダイオードを備える場合について説明する。
図1(A)に示す光検出装置の駆動方法の他の例では、図3(A)に示すように、ステッ
プS31として、データ信号DS31の生成動作(データ信号DS31生成ともいう)を
行う。
このとき、図3(B)の期間T31に示すように、ライトユニット102の状態を第1の
点灯状態(状態ST31ともいう)にする。なお、第1の点灯状態では、第1の色の発光
ダイオードが発光する。
また、光検出回路103pは、リセット信号に従ってリセット状態になり、その後、デー
タ信号DS31を生成し、読み出し選択信号に従って、データ信号DS31を出力する。
さらに、読み出し回路104は、データ信号DS31を読み出す。読み出したデータ信号
DS31のデータは、データ処理回路105における記憶回路に記憶される。
次に、図3(A)に示すように、ステップS32として、データ信号DS32の生成動作
(データ信号DS32生成ともいう)を行う。
このとき、図3(B)の期間T32に示すように、ライトユニット102の状態を第2の
点灯状態(状態ST32ともいう)にする。なお、第2の点灯状態では、第2の色の発光
ダイオードが発光する。
また、光検出回路103pは、データ信号DS31の生成と同様に、データ信号DS32
を生成して出力する。
さらに、読み出し回路104は、データ信号DS32を読み出す。読み出したデータ信号
DS32のデータは、データ処理回路105における記憶回路に記憶される。
次に、図3(A)に示すように、ステップS33として、データ信号DS33の生成動作
(データ信号DS33生成ともいう)を行う。
このとき、図3(B)の期間T33に示すように、ライトユニット102の状態を第3の
点灯状態(状態ST33ともいう)にする。なお、第3の点灯状態では、第3の色の発光
ダイオードが発光する。
また、光検出回路103pは、データ信号DS31の生成と同様に、データ信号DS33
を生成して出力する。
さらに、読み出し回路104は、データ信号DS33を読み出す。読み出したデータ信号
DS33のデータは、データ処理回路105における記憶回路に記憶される。
また、図3(A)に示すように、ステップS41として、データ信号DS41の生成動作
(データ信号DS41生成ともいう)を行う。なお、データ信号DS31の生成動作の前
又はデータ信号DS33の生成動作の後にデータ信号DS41の生成動作を行う。
このとき、ライトユニット102の状態を消灯状態にする。
また、光検出回路103pは、データ信号DS31の生成と同様に、データ信号DS41
を生成して出力する。
さらに、読み出し回路104は、データ信号DS41を読み出す。読み出したデータ信号
DS41のデータは、データ処理回路105における記憶回路に記憶される。
次に、図3(A)に示すように、ステップS51として、複数のデータ信号の比較動作を
行う。
このとき、データ処理回路105は、記憶回路に記憶されたデータ信号DS31乃至デー
タ信号DS33のデータのそれぞれと、データ信号DS41のデータを演算回路により比
較し、データ信号DS31及びデータ信号DS41の差分のデータである差分データ信号
DDS31を生成し、データ信号DS32及びデータ信号DS41の差分のデータである
差分データ信号DDS32を生成し、データ信号DS33及びデータ信号DS41の差分
のデータである差分データ信号DDS33を生成する。生成した3つの差分データ信号は
、所定の処理を実行するためのデータ信号として用いられる。
なお、期間T31乃至期間T33は、必ずしも連続しなくてもよく、それぞれの期間の間
にライトユニット102が消灯状態となる期間を設けてもよい。
ここで、差分データ信号を生成することの利点について、図4を用いて説明する。図4は
、本実施の形態の光検出装置を説明するための図である。
図4(A)は、本実施の形態の光検出装置を説明するための模式図である。ここでは、一
例として図4(A)に示すように、複数の光検出回路が設けられた光検出部103の一部
の領域152に指151を接触させた場合について考える。また、ここでは、ライトユニ
ット102の光源は、白色発光ダイオードとする。
まず、光検出装置のライトユニット102が点灯状態のときの、光検出部103の線分A
−Bにおける光の強度の分布例を図4(B)に示す。なお、図4(B)において、横軸は
、線分A−B上の位置を表し、縦軸は、入射する光の相対強度(intensityとも
いう)を表す。図4(B)に示すように、ライトユニット102が点灯状態のとき、領域
152に入射する光の強度と、領域152以外の領域に入射する光の強度の差は小さく、
指151の反射光を外光と識別することが難しい。
また、ライトユニット102が消灯状態のときの、線分A−Bにおける光の強度の分布例
を図4(C)に示す。なお、図4(C)において、横軸は、線分A−B上の位置を表し、
縦軸は、入射する光の相対強度を表す。図4(C)に示すように、ライトユニット102
が消灯状態のとき、領域152に入射する光の強度は、領域152以外の領域に入射する
光の強度よりさらに低く、指151の反射光を検出することが難しい。
さらに、線分A−Bにおける、ライトユニット102が点灯状態のときのデータ信号及び
ライトユニット102が消灯状態のときのデータ信号の差である光の強度の分布例を図4
(D)に示す。なお、図4(D)において、横軸は、線分A−B上の位置を表し、縦軸は
、入射する光の相対強度を表す。図4(D)に示すように、データ信号の外光の情報が除
去され、領域152に入射する光の強度は、領域152以外の領域に入射する光の強度よ
り大きくなり、且つ領域152に入射する光の強度と、領域152以外の領域に入射する
光の強度の差が図4(B)と比較して大きい。よって、指151の反射光を外光と識別す
ることができる。
図1乃至図4を用いて説明したように、本実施の形態の光検出装置の一例は、ライトユニ
ット及び光検出回路を具備する構成であって、ライトユニットを点灯状態及び消灯状態に
切り替え、それぞれの状態のときに光検出回路により生成したデータ信号を比較して差分
データ信号を生成するものである。差分データ信号を生成することにより、光の照度に応
じた電圧であるデータ信号から外光の情報を除去することができるため、外光による影響
を低減することができる。
また、本実施の形態の光検出装置の一例では、ライトユニットの光源が複数の色の発光ダ
イオードである場合であっても、それぞれの発光ダイオードが発光する点灯状態及び消灯
状態を切り替え、それぞれの発光ダイオードの発光状態と消灯状態を比較して差分データ
信号を生成することができる。上記構成とすることにより、例えば、期間毎に異なる色の
発光ダイオードを発光させる方式(フィールドシーケンシャル方式ともいう)により、被
読み取り物をフルカラーで検出することもでき、且つ外光による影響を低減することもで
きる。
(実施の形態2)
本実施の形態では、上記実施の形態1における光検出装置のライトユニットの例について
説明する。
本実施の形態におけるライトユニットの構成例について、図5を用いて説明する。図5は
、本実施の形態におけるライトユニットの構成例を示す模式図である。
図5に示すライトユニットは、光源201と、導光板202と、固定材203と、を備え
る。また、図5に示すライトユニットは、光検出部(PDTPともいう)205の光検出
回路に重畳する。
光源201としては、上記実施の形態1に示すように、例えば発光ダイオードなどを用い
ることができる。
固定材203は、光源201と導光板202を固定する機能を有する。固定材203とし
ては、遮光性を有する材料を用いることが好ましい。固定材203として遮光性を有する
材料を用いることにより、光源201から射出する光が外部へ漏れることを抑制すること
ができる。なお、固定材203は、必ずしも設けなくてもよい。
図5に示すライトユニットは、光源201からの光を導光板202の中で反射させる。こ
のとき、例えば導光板202に指204などの被読み取り物が接することにより、光源2
01からの光が指204に反射して光検出部205の光検出回路に入射する。
また、図5に示すライトユニットは、例えば外部から制御信号が入力される又は制御回路
を備えることにより光源201の状態を切り替えることができる。
図5を用いて説明したように、本実施の形態のライトユニットの一例は、導光板を用いて
光源の光を反射させ、被読み取り物が導光板に接触したときに、被読み取り物の反射光が
光検出回路に入射する構成である。上記構成とすることにより、外光の影響を抑制するこ
とができる。
(実施の形態3)
本実施の形態では、上記実施の形態の光検出装置における光検出回路の例について説明す
る。
本実施の形態における光検出回路の例について、図6を用いて説明する。図6は、本実施
の形態における光検出回路の例を説明するための図である。
まず、本実施の形態の光検出回路の構成例について、図6(A)乃至図6(C)を用いて
説明する。図6(A)乃至図6(C)は、本実施の形態における光検出回路の構成例を示
す図である。
図6(A)に示す光検出回路は、光電変換素子131aと、トランジスタ132aと、ト
ランジスタ133aと、を有する。
なお、光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定す
る場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
光電変換素子131aは、第1端子及び第2端子を有し、光電変換素子131aの第1端
子には、リセット信号が入力される。
トランジスタ132aのゲートは、光電変換素子131aの第2端子に電気的に接続され
る。
トランジスタ133aのソース及びドレインの一方は、トランジスタ132aのソース及
びドレインの一方に電気的に接続され、トランジスタ133aのゲートには、読み出し選
択信号が入力される。
なお、トランジスタ132aのソース及びドレインの他方、並びにトランジスタ133a
のソース及びドレインの他方のいずれか一方には、電圧Vaが入力される。
さらに、図6(A)に示す光検出回路は、トランジスタ132aのソース及びドレインの
他方の電圧、並びにトランジスタ133aのソース及びドレインの他方の電圧のいずれか
他方をデータ信号として出力する。
図6(B)に示す光検出回路は、光電変換素子131bと、トランジスタ132bと、ト
ランジスタ133bと、トランジスタ134と、トランジスタ135と、を有する。
光電変換素子131bは、第1端子及び第2端子を有し、光電変換素子131bの第1端
子には、電圧Vbが入力される。
なお、電圧Va及び電圧Vbの一方は、高電源電圧Vddであり、電圧Va及び電圧Vb
の他方は、低電源電圧Vssである。高電源電圧Vddは、相対的に低電源電圧Vssよ
り高い値の電圧であり、低電源電圧Vssは、相対的に高電源電圧Vddより低い値の電
圧である。電圧Va及び電圧Vbの値は、例えばトランジスタの極性などにより互いに入
れ替わる場合がある。また、電圧Va及び電圧Vbの差が電源電圧となる。
トランジスタ134のゲートには、蓄積制御信号(信号TXともいう)が入力され、トラ
ンジスタ134のソース及びドレインの一方は、光電変換素子131bの第2端子に電気
的に接続される。
トランジスタ132bのゲートは、トランジスタ134のソース及びドレインの他方に電
気的に接続される。
トランジスタ135のゲートには、リセット信号が入力され、トランジスタ135のソー
ス及びドレインの一方には、電圧Vaが入力され、トランジスタ135のソース及びドレ
インの他方は、トランジスタ134のソース及びドレインの他方に電気的に接続される。
トランジスタ133bのゲートには、読み出し選択信号が入力され、トランジスタ133
bのソース及びドレインの一方は、トランジスタ132bのソース及びドレインの一方に
電気的に接続される。
なお、トランジスタ132bのソース及びドレインの他方、並びにトランジスタ133b
のソース及びドレインの他方のいずれか一方には、電圧Vaが入力される。
また、図6(B)に示す光検出回路は、トランジスタ132bのソース及びドレインの他
方の電圧、並びにトランジスタ133bのソース及びドレインの他方の電圧のいずれか他
方をデータ信号として出力する。
図6(C)に示す光検出回路は、光電変換素子131cと、トランジスタ132cと、容
量素子136と、を有する。
光電変換素子131cは、第1端子及び第2端子を有し、光電変換素子131cの第1端
子は、リセット信号が入力される。
容量素子136は、第1端子及び第2端子を有し、容量素子136の第1端子は、読み出
し選択信号が入力され、容量素子136の第2端子は、光電変換素子131cの第2端子
に電気的に接続される。
トランジスタ132cのゲートは、光電変換素子131cの第2端子に電気的に接続され
、トランジスタ132cのソース及びドレインの一方には、電圧Vaが入力される。
なお、図6(C)に示す光検出回路は、トランジスタ132cのソース及びドレインの他
方の電圧をデータ信号として出力する。
さらに、図6(A)乃至図6(C)に示す光検出回路の各構成要素について説明する。
光電変換素子131a乃至光電変換素子131cは、光が入射することにより、入射した
光の照度に応じた電流を生成する機能を有する。光電変換素子131a乃至光電変換素子
131cとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることが
できる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光
電変換素子の第1端子に相当し、フォトダイオードのアノード及びカソードの他方が光電
変換素子の第2端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース
及びドレインの一方が光電変換素子の第1端子に相当し、フォトトランジスタのソース及
びドレインの他方が光電変換素子の第2端子に相当する。
トランジスタ132a乃至トランジスタ132cは、光検出回路のデータ信号の値を設定
する増幅用トランジスタとしての機能を有する。
トランジスタ132a乃至トランジスタ132cとしては、例えばチャネルが形成され、
元素周期表における第14族の半導体(シリコンなど)を含有する半導体層又は酸化物半
導体層を含むトランジスタを用いることができる。なお、チャネルが形成される層をチャ
ネル形成層ともいう。
上記酸化物半導体層は、真性(I型ともいう)、又は実質的に真性である半導体層であり
、キャリアの数が極めて少なく、キャリア濃度は、1×1014/cm未満、好ましく
は1×1012/cm未満、さらに好ましくは1×1011/cm未満である。
また、チャネル形成層としての機能を有する上記酸化物半導体層を含むトランジスタのオ
フ電流は、チャネル幅1μmあたり10aA(1×10−17A)以下、好ましくは1a
A(1×10−18A)以下、さらには好ましくは10zA(1×10−20A)以下、
さらに好ましくは1zA(1×10−21A)以下、さらに好ましくは100yA(1×
10−22A)以下である。
トランジスタ134は、蓄積制御信号に従ってオン状態又はオフ状態になることにより、
トランジスタ132bのゲートの電圧を光電変換素子131bにより生成される光電流に
応じた電圧にするか否かを制御する蓄積制御トランジスタとしての機能を有する。蓄積制
御信号は、例えばシフトレジスタを用いて生成することができる。なお、本実施の形態の
光検出回路では、トランジスタ134を必ずしも設けなくてもよいが、トランジスタ13
4を設けることにより、トランジスタ132bのゲートが浮遊状態のときに、一定期間ト
ランジスタ132bのゲートの電圧の値を維持することができる。
トランジスタ135は、リセット信号に従ってオン状態又はオフ状態になることにより、
トランジスタ132bのゲートの電圧を電圧Vaにリセットするか否かを制御するリセッ
ト用トランジスタとしての機能を有する。なお、本実施の形態の光検出回路では、トラン
ジスタ135を必ずしも設けなくてもよいが、トランジスタ135を設けることにより、
トランジスタ132bのゲートの電圧を所望の電圧にリセットすることができる。
なお、トランジスタ134及びトランジスタ135としては、例えばトランジスタ132
a乃至トランジスタ132cに適用可能な酸化物半導体層を含むトランジスタを用いるこ
とができる。上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタ
134又はトランジスタ135のリーク電流によるトランジスタ132bのゲートの電圧
の変動を抑制することができる。
トランジスタ133a及びトランジスタ133bは、読み出し選択信号に従ってオン状態
又はオフ状態になることにより、光検出回路からデータ信号を出力するか否かを制御する
読み出し選択用トランジスタとしての機能を有する。トランジスタ133a及びトランジ
スタ133bとしては、例えばトランジスタ132a乃至トランジスタ132cに適用可
能なトランジスタを用いることができる。
次に、図6(A)乃至図6(C)に示す光検出回路の駆動方法例について説明する。
まず、図6(A)に示す光検出回路の駆動方法例について、図6(D)を用いて説明する
。図6(D)は、図6(A)に示す光検出回路の駆動方法の一例を説明するための図であ
り、リセット信号、読み出し選択信号、光電変換素子131a、及びトランジスタ133
aのそれぞれの状態を示す。なお、ここでは、一例として光電変換素子131aがフォト
ダイオードである場合について説明する。
図6(A)に示す光検出回路の駆動方法の一例では、まず期間T41において、リセット
信号のパルスが入力される。
このとき、光電変換素子131aは、順方向に電流が流れる状態(状態ST51ともいう
)になり、トランジスタ133aがオフ状態になる。
さらに、このとき、トランジスタ132aのゲートの電圧は、一定の値にリセットされる
次に、リセット信号のパルスが入力された後の期間T42において、光電変換素子131
aは、逆方向に電圧が印加された状態(状態ST52ともいう)になり、トランジスタ1
33aはオフ状態のままである。
このとき、光電変換素子131aに入射した光の照度に応じて、光電変換素子131aの
第1端子及び第2端子の間に光電流が流れる。さらに光電流に応じてトランジスタ132
aのゲートの電圧の値が変化する。
次に、期間T43において、読み出し選択信号のパルスが入力される。
このとき、光電変換素子131aは状態ST52のままであり、トランジスタ133aが
オン状態になり、トランジスタ132aのソース及びドレイン、並びにトランジスタ13
3aのソース及びドレインを介して電流が流れ、図6(A)に示す光検出回路は、トラン
ジスタ132aのソース及びドレインの他方、並びにトランジスタ133aのソース及び
ドレインの他方のいずれか他方の電圧をデータ信号として出力する。以上が図6(A)に
示す光検出回路の駆動方法例である。
次に、図6(B)に示す光検出回路の駆動方法例について、図6(E)を用いて説明する
。図6(E)は、図6(B)に示す光検出回路の駆動方法例を説明するための図である。
図6(B)に示す光検出回路の駆動方法例では、まず期間T51において、リセット信号
のパルスが入力され、また、期間T51から期間T52にかけて蓄積制御信号のパルスが
入力される。なお、期間T51において、リセット信号のパルスの入力開始のタイミング
は、蓄積制御信号のパルスの入力開始のタイミングより早くてもよい。
このとき、期間T51において、光電変換素子131bが状態ST51になり、トランジ
スタ134がオン状態になることにより、トランジスタ132bのゲートの電圧は、電圧
Vaと同等の値にリセットされる。
さらに、リセット信号のパルスが入力された後の期間T52において、光電変換素子13
1bが状態ST52になり、トランジスタ134がオン状態のままであり、トランジスタ
135がオフ状態になる。
このとき、光電変換素子131bに入射した光の照度に応じて、光電変換素子131bの
第1端子及び第2端子の間に光電流が流れる。さらに光電流に応じてトランジスタ132
bのゲートの電圧の値が変化する。
さらに、蓄積制御信号のパルスが入力された後の期間T53において、トランジスタ13
4がオフ状態になる。
このとき、トランジスタ132bのゲートの電圧は、期間T52における光電変換素子1
31bの光電流に応じた値に保持される。なお、期間T53は必ずしも設けなくてもよい
が、期間T53を設けることにより、光検出回路において、データ信号を出力するタイミ
ングを適宜設定することができ、例えば複数の光検出回路において、それぞれデータ信号
を出力するタイミングを適宜設定することができる。
さらに、期間T54において、読み出し選択信号のパルスが入力される。
このとき、光電変換素子131bが状態ST52のままであり、トランジスタ133bが
オン状態になる。
さらに、このとき、トランジスタ132bのソース及びドレイン、並びにトランジスタ1
33bのソース及びドレインを介して電流が流れ、図6(B)に示す光検出回路は、トラ
ンジスタ132bのソース及びドレインの他方、並びにトランジスタ133bのソース及
びドレインの他方のいずれか他方の電圧をデータ信号として出力する。以上が図6(B)
に示す光検出回路の駆動方法例である。
次に、図6(C)に示す光検出回路の駆動方法例について、図6(F)を用いて説明する
。図6(F)は、図6(C)に示す光検出回路の駆動方法例を説明するための図である。
図6(C)に示す光検出回路の駆動方法例では、まず、期間T61において、リセット信
号のパルスが入力される。
このとき、光電変換素子131cが状態ST51になり、トランジスタ132cのゲート
の電圧は、一定の値にリセットされる。
次に、リセット信号のパルスが入力された後の期間T62において、光電変換素子131
cが状態ST52になる。
このとき、光電変換素子131cに入射した光の照度に応じて、光電変換素子131cの
第1端子及び第2端子の間に光電流が流れる。さらに光電流に応じてトランジスタ132
cのゲートの電圧が変化する。
次に、期間T63において、読み出し選択信号のパルスが入力される。
このとき、光電変換素子131cは状態ST52のままであり、トランジスタ132cの
ソース及びドレインの間に電流が流れ、図6(C)に示す光検出回路は、トランジスタ1
32cのソース及びドレインの他方の電圧をデータ信号として出力する。以上が図6(C
)に示す光検出回路の駆動方法例である。
図6(A)乃至図6(F)を用いて説明したように、本実施の形態の光検出回路は、光電
変換素子及び増幅用トランジスタを有し、読み出し選択信号に応じてデータ信号を出力す
る光検出回路を有する構成である。上記構成にすることにより、期間毎にデータ信号を生
成することができる。
(実施の形態4)
本実施の形態では、情報の出力が可能であり、且つ光が入射することにより情報の入力が
可能な光検出装置について説明する。なお、情報の出力が可能であり、且つ光が入射する
ことにより情報の入力が可能な光検出装置を入出力装置ともいう。
本実施の形態における光検出装置の例について、図7を用いて説明する。図7は、本実施
の形態における光検出装置の例を説明するための図である。
まず、本実施の形態における光検出装置の構成例について、図7(A)を用いて説明する
。図7(A)は、本実施の形態における光検出装置の構成例を示すブロック図である。
図7(A)に示す光検出装置は、表示選択信号出力回路(DSELOUTともいう)30
1と、表示データ信号出力回路(DDOUTともいう)302と、リセット信号出力回路
(RSTOUTともいう)303aと、読み出し選択信号出力回路(RSELOUTとも
いう)303bと、ライトユニット304と、X個(Xは自然数)の表示回路(DISP
ともいう)305kと、Y個(Yは自然数)の光検出回路305pと、読み出し回路30
6と、を具備する。
表示選択信号出力回路301は、複数の表示選択信号(信号DSELともいう)を出力す
る機能を有する。
表示選択信号出力回路301は、例えばシフトレジスタを備える。上記シフトレジスタに
よりパルス信号を出力させることにより、表示選択信号出力回路301は、表示選択信号
を出力することができる。
表示データ信号出力回路302には、画像信号が入力される。表示データ信号出力回路3
02は、入力された画像信号を元に表示データ信号(信号DDともいう)を生成し、生成
した表示データ信号を出力する機能を有する。
表示データ信号出力回路302は、例えばシフトレジスタ、記憶回路、及びアナログスイ
ッチを備える。シフトレジスタによりパルス信号を出力させ、パルス信号に従って画像信
号(信号IMGともいう)のデータを記憶回路に記憶し、アナログスイッチをオン状態に
することにより、表示データ信号出力回路302は、記憶した画像信号のデータを表示デ
ータ信号として出力することができる。
リセット信号出力回路303aは、リセット信号を出力する機能を有する。
リセット信号出力回路303aは、例えば上記実施の形態1に示すリセット信号出力回路
と同じ構成にすることができる。
読み出し選択信号出力回路303bは、読み出し選択信号を出力する機能を有する。
読み出し選択信号出力回路303bは、例えば上記実施の形態1に示す読み出し選択信号
出力回路と同じ構成にすることができる。
ライトユニット304は、光源を備え、光源が発光することにより点灯する機能を有する
ライトユニット304は、例えば上記実施の形態1又は実施の形態2に示すライトユニッ
トと同じ構成にすることができる。
また、ライトユニット304とは別に上記実施の形態2に示す構成のライトユニットを設
けてもよい。例えばライトユニット304の光源が複数色の発光ダイオードを備える構成
とし、別のライトユニットの光源が赤外発光ダイオードを備える構成とすることによりフ
ルカラーで表示を行い、且つ高い検出精度で光検出を行うことができる。
表示回路305kには、表示選択信号が入力され、入力された表示選択信号に従って表示
データ信号が入力される。表示回路305kは、入力された表示データ信号に応じた表示
状態になる機能を有する。
表示回路305kは、例えば選択用トランジスタ及び表示素子を備える。上記選択用トラ
ンジスタは、表示選択信号に応じてオン状態又はオフ状態になることにより、表示素子に
表示データ信号を出力するか否かを制御する機能を有し、表示素子は、入力された表示デ
ータ信号に応じた表示状態になる機能を有する。
表示素子としては、例えば液晶素子又は発光素子などを用いることができる。液晶素子は
、電圧が印加されることにより光の透過率が変化する素子であり、発光素子は、電流又は
電圧によって輝度が制御される素子である。発光素子としては、エレクトロルミネセンス
素子(EL素子又は電界発光素子ともいう)などを用いることができる。
ここで、表示回路305kの回路構成例について、図7(B)を用いて説明する。図7(
B)は、図7(A)に示す光検出装置における表示回路の回路構成例を示す回路図である
図7(B)に示す表示回路は、トランジスタ341と、液晶素子342と、を備える。
トランジスタ341のソース及びドレインの一方には、表示データ信号が入力され、トラ
ンジスタ341のゲートには、表示選択信号が入力される。
液晶素子342は、第1端子及び第2端子を有し、液晶素子342の第1端子は、トラン
ジスタ341のソース及びドレインの他方に電気的に接続され、液晶素子342の第2端
子には、共通電圧が入力される。液晶素子342は、第1端子としての機能を有する画素
電極、第2端子としての機能を有する共通電極、及び液晶により構成される。
また、液晶としては、例えば電気制御複屈折型液晶(ECB型液晶ともいう)、二色性色
素を添加した液晶(GH液晶ともいう)、高分子分散型液晶、又はディスコチック液晶な
どを用いることができる。また、液晶としては、ブルー相を示す液晶を用いてもよい。ブ
ルー相を示す液晶は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により
構成される。ブルー相を示す液晶は、応答速度が1msec以下と短く、光学的等方性で
あるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶
を用いることにより、動作速度を向上させることができる。
なお、表示回路に容量素子を設けてもよい。容量素子は、第1端子及び第2端子を有し、
容量素子の第1端子は、トランジスタ341のソース及びドレインの他方に電気的に接続
され、容量素子の第2端子には、共通電圧が入力される。
容量素子は、保持容量としての機能を有し、第1端子の一部又は全部としての機能を有す
る第1の電極と、第2端子の一部又は全部としての機能を有する第2の電極と、誘電体と
、を含む。容量素子の容量は、トランジスタ341のオフ電流などを考慮して設定すれば
よい。
また、表示回路305kが図7(B)の構成である場合の光検出装置の表示方式を透過型
、半透過型、又は反射型とすることができる。また、表示回路305kが図7(B)の構
成である場合の光検出装置の表示方式としては、例えばTN(Twisted Nema
tic)モード、IPS(In Plane Switching)モード、STN(S
uper Twisted Nematic)モード、VA(Vertical Ali
gnment)モード、ASM(Axially Symmetric Aligned
Micro−cell)モード、OCB(Optically Compensate
d Birefringence)モード、FLC(Ferroelectric Li
quid Crystal)モード、AFLC(AntiFerroelectric
Liquid Crystal)モード、MVA(Multi−Domain Vert
ical Alignment)モード、PVA(Patterned Vertica
l Alignment)モード、ASV(Advanced Super View)
モード、又はFFS(Fringe Field Switching)モードなどを用
いてもよい。
光検出回路305pは、画素部305に設けられる。光検出回路305pは、入射する光
の照度に応じた電圧を生成する機能を有する。また、光検出回路305pには、リセット
信号及び読み出し選択信号が入力される。また、光検出回路305pは、リセット信号に
従ってリセット状態になる機能を有する。また、光検出回路305pは、読み出し選択信
号に従ってデータ信号を出力する機能を有する。
光検出回路305pは、例えば上記実施の形態1の光検出装置における光検出回路(例え
ば図1(A)における光検出回路103p)と同じ構成にすることができ、光検出回路3
05pとしては、例えば上記実施の形態3に示す光検出回路を用いることができる。
なお、1個以上の表示回路305kにより画素が形成される。また、1個以上の表示回路
305k及び1個以上の光検出回路305pにより画素を構成してもよい。
読み出し回路306は、光検出回路305pを選択し、選択した光検出回路305pから
データ信号を読み出す機能を有する。
読み出し回路306は、例えば上記実施の形態1の光検出装置における読み出し回路と同
じ構成にすることができる。
読み出し回路306により読み出されたデータ信号は、例えば図7(A)に示すように、
データ処理回路307により処理される。
データ処理回路307は、入力されたデータ信号の演算処理を行う回路である。データ処
理回路307は、上記実施の形態1に示すデータ処理回路と同じ構成にすることができる
次に、本実施の形態における光検出装置の駆動方法例として、図7(A)に示す光検出装
置の駆動方法例について説明する。なお、ここでは一例として表示回路305kの構成を
、図7(B)に示す構成とし、ライトユニット304の光源が赤、緑、青の三色の発光ダ
イオードを備える場合について説明する。
例えば、図7(A)に示す光検出装置の駆動方法は、読み取り動作及び表示動作に分けら
れる。
読み取り動作では、上記実施の形態1に示す光検出装置と同様にライトユニット304の
状態が第1の点灯状態乃至第3の点灯状態及び消灯状態になり、それぞれの状態のときに
光検出回路305pによりデータ信号を生成して読み出し回路306によりデータ信号を
読み出し、データ処理回路307において第1の点灯状態乃至第3の点灯状態のデータ信
号と、消灯状態のデータ信号との比較を行う。詳細については、上記実施の形態1の説明
を援用する。
また、表示動作では、ライトユニット304の状態が第1の点灯状態、第2の点灯状態、
第3の点灯状態と順次切り替わり、各点灯状態において、表示選択信号に従ってトランジ
スタ341がオン状態になる。このとき、液晶素子342に表示データ信号に応じた電圧
が印加され、液晶素子342は、印加される電圧に応じた表示状態になる。その後、表示
選択信号に従ってトランジスタ341がオフ状態になる。なお、1つ前の読み取り期間に
おいて生成したデータ信号を表示データ信号に反映させて、表示期間において表示動作を
行ってもよい。
図7を用いて説明したように、本実施の形態の光検出装置は、表示回路及び光検出回路を
備える構成である。上記構成とすることにより、光検出回路によって生成したデータ信号
に応じて表示回路の表示状態を設定することができるため、例えばタッチパネルとして機
能させることもできる。
また、本実施の形態の光検出装置は、光源が複数色の発光ダイオードを備える構成にする
ことにより、例えばフィールドシーケンシャル方式で表示動作及び読み取り動作を行うこ
ともできる。これにより、カラーフィルタを用いなくともフルカラーで表示動作及び読み
取り動作を行うことができ、画素の表示回路の数を低減することができる。
(実施の形態5)
本実施の形態では、上記実施の形態に示す酸化物半導体層を含むトランジスタに適用可能
なトランジスタについて説明する。
本実施の形態に示す酸化物半導体層を含むトランジスタは、高純度化することにより、真
性(I型ともいう)、又は実質的に真性にさせた酸化物半導体層を有するトランジスタで
ある。高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層
に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することを含む概念
である。
本実施の形態のトランジスタの構造例について、図8を用いて説明する。図8は、本実施
の形態におけるトランジスタの構造例を示す断面模式図である。
図8(A)に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆ス
タガ型トランジスタともいう。
図8(A)に示すトランジスタは、導電層401aと、絶縁層402aと、酸化物半導体
層403aと、導電層405aと、導電層406aと、を含む。
導電層401aは、基板400aの上に設けられ、絶縁層402aは、導電層401aの
上に設けられ、酸化物半導体層403aは、絶縁層402aを介して導電層401aの上
に設けられ、導電層405a及び導電層406aは、酸化物半導体層403aの一部の上
にそれぞれ設けられる。
さらに、図8(A)において、トランジスタの酸化物半導体層403aの上面の一部(上
面に導電層405a及び導電層406aが設けられていない部分)は、酸化物絶縁層40
7aに接する。
図8(B)に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型(チャ
ネルストップ型ともいう)トランジスタであり、逆スタガ型トランジスタともいう。
図8(B)に示すトランジスタは、導電層401bと、絶縁層402bと、酸化物半導体
層403bと、絶縁層427と、導電層405bと、導電層406bと、を含む。
導電層401bは、基板400bの上に設けられ、絶縁層402bは、導電層401bの
上に設けられ、酸化物半導体層403bは、絶縁層402bを介して導電層401bの上
に設けられ、絶縁層427は、絶縁層402b及び酸化物半導体層403bを介して導電
層401bの上に設けられ、導電層405b及び導電層406bは、絶縁層427を介し
て酸化物半導体層403bの一部の上にそれぞれ設けられる。また、導電層401bを酸
化物半導体層403bの全てと重なる構造にすることもできる。導電層401bを酸化物
半導体層403bの全てと重なる構造にすることにより、酸化物半導体層403bへの光
の入射を抑制することができる。また、これに限定されず、導電層401bを酸化物半導
体層403bの一部と重なる構造にすることもできる。
図8(C)に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。
図8(C)に示すトランジスタは、導電層401cと、絶縁層402cと、酸化物半導体
層403cと、導電層405cと、導電層406cと、を含む。
導電層401cは、基板400cの上に設けられ、絶縁層402cは、導電層401cの
上に設けられ、導電層405c及び導電層406cは、絶縁層402cの一部の上に設け
られ、酸化物半導体層403cは、絶縁層402c、導電層405c、及び導電層406
cを介して導電層401cの上に設けられる。また、導電層401cを酸化物半導体層4
03cの全てと重なる構造にすることもできる。導電層401cを酸化物半導体層403
cの全てと重なる構造にすることにより、酸化物半導体層403cへの光の入射を抑制す
ることができる。また、これに限定されず、導電層401cを酸化物半導体層403cの
一部と重なる構造にすることもできる。
さらに、図8(C)において、トランジスタにおける酸化物半導体層403cの上面及び
側面は、酸化物絶縁層407cに接する。
なお、図8(A)乃至図8(C)において、酸化物絶縁層の上に保護絶縁層が設けてもよ
い。
図8(D)に示すトランジスタは、トップゲート構造のトランジスタの一つである。
図8(D)に示すトランジスタは、導電層401dと、絶縁層402dと、酸化物半導体
層403dと、導電層405d及び導電層406dと、を含む。
酸化物半導体層403dは、絶縁層447を介して基板400dの上に設けられ、導電層
405d及び導電層406dは、それぞれ酸化物半導体層403dの一部の上に設けられ
、絶縁層402dは、酸化物半導体層403d、導電層405d、及び導電層406dの
上に設けられ、導電層401dは、絶縁層402dを介して酸化物半導体層403dの上
に設けられる。
さらに、図8(A)乃至図8(D)に示す各構成要素について説明する。
基板400a乃至基板400dとしては、例えばバリウムホウケイ酸ガラスやアルミノホ
ウケイ酸ガラスなどのガラス基板を用いることができる。
また、基板400a乃至基板400dとして、結晶化ガラスを用いることもできる。また
、基板400a乃至基板400dとして、プラスチック基板を用いることもできる。
絶縁層447は、基板400dからの不純物元素の拡散を防止する下地層としての機能を
有する。絶縁層447としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリ
コン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用い
ることができる。また、絶縁層447に適用可能な材料の層の積層により絶縁層447を
構成することもできる。また、絶縁層447として、遮光性を有する材料の層と、上記絶
縁層447に適用可能な材料の層との積層を用いることもできる。また、遮光性を有する
材料の層を用いて絶縁層447を構成することにより、酸化物半導体層403dへの光の
入射を抑制することができる。
なお、図8(A)乃至図8(C)に示すトランジスタにおいて、図8(D)に示すトラン
ジスタと同様に、基板とゲート電極としての機能を含む導電層の間に絶縁層を設けてもよ
い。
導電層401a乃至導電層401dのそれぞれは、トランジスタのゲート電極としての機
能を有する。導電層401a乃至導電層401dとしては、例えばモリブデン、チタン、
クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウム
などの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、
導電層401a乃至導電層401dの形成に適用可能な材料の層の積層により、導電層4
01a乃至導電層401dを構成することもできる。
絶縁層402a乃至絶縁層402dのそれぞれは、トランジスタのゲート絶縁層としての
機能を有する。絶縁層402a乃至絶縁層402cとしては、例えば酸化シリコン層、窒
化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化ア
ルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム
層を用いることができる。また、絶縁層402a乃至絶縁層402cに適用可能な材料の
層の積層により絶縁層402a乃至絶縁層402cを構成することもできる。また、絶縁
層402dとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用
いることができる。
酸化物半導体層403a乃至酸化物半導体層403dのそれぞれは、トランジスタのチャ
ネル形成層としての機能を有する。酸化物半導体層403a乃至酸化物半導体層403d
に適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は
二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばIn−
Sn−Ga−Zn−O系金属酸化物などを用いることができる。三元系金属酸化物として
は、例えばIn−Ga−Zn−O系金属酸化物、In−Sn−Zn−O系金属酸化物、I
n−Al−Zn−O系金属酸化物、Sn−Ga−Zn−O系金属酸化物、Al−Ga−Z
n−O系金属酸化物、又はSn−Al−Zn−O系金属酸化物などを用いることができる
。二元系金属酸化物としては、例えばIn−Zn−O系金属酸化物、Sn−Zn−O系金
属酸化物、Al−Zn−O系金属酸化物、Zn−Mg−O系金属酸化物、Sn−Mg−O
系金属酸化物、In−Mg−O系金属酸化物、又はIn−Sn−O系金属酸化物などを用
いることができる。また、酸化物半導体としては、例えばIn−O系金属酸化物、Sn−
O系金属酸化物、又はZn−O系金属酸化物などを用いることもできる。また、酸化物半
導体としては、上記酸化物半導体として適用可能な金属酸化物にSiOを含む酸化物を
用いることもできる。
In−Zn−O系金属酸化物を用いる場合、例えば、In:Zn=50:1乃至In:Z
n=1:2(モル数比に換算するとIn:ZnO=25:1乃至In:Zn
O=1:4)、好ましくはIn:Zn=20:1乃至In:Zn=1:1(モル数比に換
算するとIn:ZnO=10:1乃至In:ZnO=1:2)、さらに好ま
しくはIn:Zn=15:1乃至In:Zn=1.5:1(モル数比に換算するとIn
:ZnO=15:2乃至In:ZnO=3:4)の組成比である酸化物ターゲ
ットを用いてIn−Zn−O系金属酸化物の半導体層を形成することができる。例えば、
In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O
=P:Q:Rのとき、R>1.5P+Qとする。Inの量を多くすることにより、トラン
ジスタの移動度を向上させることができる。
また、酸化物半導体として、InMO(ZnO)(mは0より大きい数)で表記され
る材料を用いることができる。ここで、Mは、Ga、Al、Mn、及びCoから選ばれた
一つ又は複数の金属元素を示す。例えばMとしては、Ga、Ga及びAl、Ga及びMn
、又はGa及びCoなどが挙げられる。
導電層405a乃至導電層405d及び導電層406a乃至導電層406dのそれぞれは
、トランジスタのソース電極又はトランジスタのドレイン電極としての機能を有する。導
電層405a乃至導電層405d及び導電層406a乃至導電層406dとしては、例え
ばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンな
どの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる
。また、導電層405a乃至導電層405d、及び導電層406a乃至導電層406dに
適用可能な材料の層の積層により導電層405a乃至導電層405d、及び導電層406
a乃至導電層406dのそれぞれを構成することができる。
例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの
高融点金属層との積層により導電層405a乃至導電層405d及び導電層406a乃至
導電層406dを構成することができる。また、複数の高融点金属層の間にアルミニウム
又は銅の金属層が設けられた積層により導電層405a乃至導電層405d、及び導電層
406a乃至導電層406dを構成することもできる。また、ヒロックやウィスカーの発
生を防止する元素(Si、Nd、Scなど)が添加されているアルミニウム層を用いて導
電層405a乃至導電層405d、及び導電層406a乃至導電層406dを構成するこ
とにより、耐熱性を向上させることができる。
また、導電層405a乃至導電層405d及び導電層406a乃至導電層406dとして
、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例
えば酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化
インジウム酸化スズ合金(In―SnO、ITOと略記する)、若しくは酸化イ
ンジウム酸化亜鉛合金(In―ZnO)、又はこれらの金属酸化物に酸化シリコン
を含むものを用いることができる。
さらに、導電層405a乃至導電層405d及び導電層406a乃至導電層406dの形
成に用いられる材料を用いて他の配線を形成してもよい。
絶縁層427は、トランジスタのチャネル形成層を保護する層(チャネル保護層ともいう
)としての機能を有し、絶縁層427としては、例えば絶縁層447に適用可能な材料の
層を用いることができる。また、絶縁層427に適用可能な材料の層の積層により絶縁層
427を構成することもできる。
酸化物絶縁層407a及び酸化物絶縁層407cとしては、酸化物絶縁層を用いることが
でき、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層407a及
び酸化物絶縁層407cに適用可能な材料の層の積層により酸化物絶縁層407a及び酸
化物絶縁層407cを構成することもできる。
さらに、本実施の形態のトランジスタの作製方法の例として、図8(A)に示すトランジ
スタの作製方法例について、図9(A)乃至図9(D)を用いて説明する。図9(A)乃
至図9(D)は、図8(A)に示すトランジスタの作製方法例を説明するための断面模式
図である。
まず、基板400aを準備し、基板400aの上に第1の導電膜を形成し、第1の導電膜
を選択的にエッチングすることにより導電層401aを形成する(図9(A)参照)。
例えば、第1のフォトリソグラフィ工程により第1の導電膜の一部の上に第1のレジスト
マスクを形成し、第1のレジストマスクを用いて第1の導電膜をエッチングすることによ
り導電層401aを形成することができる。なお、この場合、導電層401aの形成後に
第1のレジストマスクを除去する。
例えば、導電層401aに適用可能な材料の膜を用いて第1の導電膜を形成することがで
きる。また、第1の導電膜に適用可能な材料の膜を積層させ、第1の導電膜を形成するこ
ともできる。
なお、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を
用いることにより、フォトマスクが不要になるため、製造コストを低減することができる
。また、多階調マスクを用いてレジストマスクを形成してもよい。多階調マスクは、透過
した光が複数の強度となる露光マスクである。多階調マスクを用いることにより、膜厚の
異なる部分を有するレジストマスクを形成することができるため、一つのレジストマスク
を用いて複数種のエッチングを行うことができるため、製造コストを低減することができ
る。
次に、導電層401aの上に第1の絶縁膜を形成することにより絶縁層402aを形成し
、絶縁層402aの上に酸化物半導体膜を形成し、その後酸化物半導体膜のエッチング及
び第1の加熱処理を行うことにより酸化物半導体層403aを形成する(図9(B)参照
)。
例えば、スパッタリング法やプラズマCVD法などを用いて第1の絶縁膜を形成すること
ができる。例えば、高密度プラズマCVD法(例えばμ波(例えば、周波数2.45GH
zのμ波)を用いた高密度プラズマCVD法)を用いて第1の絶縁膜を形成することによ
り、絶縁層402aを緻密にすることができ、絶縁層402aの絶縁耐圧を向上させるこ
とができる。
また、絶縁層402aに適用可能な材料の膜を用いて第1の絶縁膜を形成することができ
る。また、第1の絶縁膜に適用可能な材料の膜を積層させ、第1の絶縁膜を形成すること
もできる。
また、スパッタリング法を用いて酸化物半導体膜を形成することができる。なお、このと
き、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜
を形成してもよい。
また、酸化物半導体層403aに適用可能な酸化物半導体材料を用いて酸化物半導体膜を
形成することができる。
例えば、In:Ga:ZnO=1:1:1[mol数比]の組成比である酸
化物ターゲットを用いて酸化物半導体膜を形成することができる。また、例えば、In
:Ga:ZnO=1:1:2[mol数比]の組成比である酸化物ターゲット
を用いて酸化物半導体膜を形成してもよい。なお、用いられる酸化物ターゲットにおける
、全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合(
充填率ともいう)は、90%以上100%以下、さらには95%以上99.9%以下であ
ることが好ましい。充填率の高いターゲットを用いることにより、緻密な酸化物半導体膜
を形成することができる。
また、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物
が除去された高純度ガスを用いて酸化物半導体膜を形成することが好ましい。
また、酸化物半導体膜を形成する前に、予備加熱を行ってもよい。上記予備加熱を行うこ
とにより、絶縁層402a及び酸化物半導体膜の水素、水分などの不純物を脱離すること
ができる。また、予備加熱室にて上記予備加熱を行う場合、予備加熱室に設ける排気手段
として例えばクライオポンプを用いることが好ましい。
また、基板400aを減圧状態にし、基板400aの温度を100℃以上600℃以下、
好ましくは200℃以上400℃以下として酸化物半導体膜を形成してもよい。基板40
0aを加熱することにより、酸化物半導体膜の不純物濃度を低減することができ、また、
スパッタリング法による酸化物半導体膜の損傷を軽減することができる。
また、例えば吸着型の真空ポンプなどを用いて酸化物半導体膜を形成する成膜室内の残留
水分を除去することができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イ
オンポンプ、又はチタンサブリメーションポンプなどを用いることができる。また、ター
ボポンプにコールドトラップを加えたものを用いて成膜室内の残留水分を除去することも
できる。
また、酸化物半導体膜を形成する前に、逆スパッタを行うことにより、絶縁層402aの
表面に付着している粉状物質(パーティクル、ごみともいう)を除去することが好ましい
。逆スパッタとは、アルゴン、窒素、ヘリウム、又は酸素雰囲気下で、ターゲット側に電
圧を印加せずに、基板側にRF電源を用いて電圧を印加し、プラズマを形成して基板の表
面を改質する方法である。
また、例えば、第2のフォトリソグラフィ工程により酸化物半導体膜の一部の上に第2の
レジストマスクを形成し、第2のレジストマスクを用いて酸化物半導体膜をエッチングす
ることができる。なお、この場合酸化物半導体膜のエッチング後に第2のレジストマスク
を除去する。
このとき、例えばドライエッチング、ウェットエッチング、又はドライエッチング及びウ
ェットエッチングの両方を用いて酸化物半導体膜をエッチングすることができる。また、
例えば燐酸と酢酸と硝酸を混ぜた溶液などをエッチング液として用いることにより酸化物
半導体膜をエッチングすることができる。また、エッチング液としてITO07N(関東
化学社製)を用いて酸化物半導体膜をエッチングしてもよい。
また、例えば400℃以上750℃以下、又は400℃以上基板の歪み点未満の温度で第
1の加熱処理を行う。第1の加熱処理により脱水化又は脱水素化を行うことができる。
なお、加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体から
の熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばGRTA
(Gas Rapid Thermal Anneal)装置又はLRTA(Lamp
Rapid Thermal Anneal)装置などのRTA(Rapid Ther
mal Anneal)装置を用いることができる。LRTA装置は、例えばハロゲンラ
ンプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナト
リウムランプ、又は高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、
被処理物を加熱する装置である。また、GRTA装置は、高温のガスを用いて加熱処理を
行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と
反応しない不活性気体(例えば窒素)を用いることができる。
例えば、第1の加熱処理として、650℃〜700℃に加熱した不活性ガス中で数分間加
熱する方式のGRTAを行ってもよい。
なお、第1の加熱処理に用いるガスに水、水素などが含まれないことが好ましい。例えば
ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)
以上、すなわち不純物濃度を1ppm以下、好ましくは0.1ppm以下とすることが好
ましい。
また、第1の加熱処理で酸化物半導体層を加熱した後、その加熱温度を維持しながら又は
その加熱温度から降温する過程で、第1の加熱処理を行った炉と同じ炉に高純度の酸素ガ
ス、高純度のNOガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以
下の雰囲気)を導入してもよい。このとき、酸素ガス又はNOガスは、水、水素などを
含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はNOガスの純度
を、6N以上、好ましくは7N以上、すなわち、酸素ガス又はNOガス中の不純物濃度
を1ppm以下、好ましくは0.1ppm以下とすることが好ましい。酸素ガス又はN
Oガスの作用により、酸化物半導体層403aに酸素が供給され、酸化物半導体層403
aを高純度化させることができる。
なお、酸化物半導体膜を形成し、酸化物半導体膜のエッチングを行った後に第1の加熱処
理を行ってもよい。また、酸化物半導体膜を形成し、第1の加熱処理を行った後に酸化物
半導体膜のエッチングを行ってもよい。
また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層403aの上に導
電層405a及び導電層406aを形成した後、又は導電層405a及び導電層406a
の上に酸化物絶縁層407aを形成した後に第1の加熱処理を行ってもよい。
また、酸化物半導体膜を2回に分けて成膜し、それぞれの酸化物半導体膜を成膜した後に
加熱処理を行うことにより、膜表面に対して垂直にc軸配向した結晶領域を有する酸化物
半導体膜を形成してもよい。例えば、膜厚が3nm以上15nm以下の第1の酸化物半導
体膜を成膜し、さらに第1の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲
気下で450℃以上850℃以下、好ましくは550℃以上750℃以下の加熱処理を行
い、表面を含む領域に結晶領域(板状結晶を含む)を有する第1の酸化物半導体膜を形成
する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成する。さら
に第2の加熱処理として、450℃以上850℃以下、好ましくは600℃以上700℃
以下の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、第1の酸化物半導
体膜から第2の酸化物半導体膜にかけて上方に向かって結晶成長させ、第2の酸化物半導
体膜の全体を結晶化させることにより、膜表面に対して垂直にc軸配向した結晶領域を有
する酸化物半導体膜を形成することができる。上記酸化物半導体膜は、1層のみの酸化物
半導体膜を形成する場合と比較して膜厚が厚い。
次に、絶縁層402a及び酸化物半導体層403aの上に第2の導電膜を形成し、第2の
導電膜を選択的にエッチングすることにより導電層405a及び導電層406aを形成す
る(図9(C)参照)。
例えば、第3のフォトリソグラフィ工程により第2の導電膜の一部の上に第3のレジスト
マスクを形成し、第3のレジストマスクを用いて第2の導電膜をエッチングすることによ
り導電層405a及び導電層406aを形成することができる。なお、この場合導電層4
05a及び導電層406aの形成後に第3のレジストマスクを除去する。
例えば、導電層405a及び導電層406aに適用可能な材料の膜を用いて第2の導電膜
を形成することができる。また、第2の導電膜に適用可能な材料の膜を積層させ、第2の
導電膜を形成することもできる。
第2の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材
料の膜を用いることができる。また、第2の導電膜に適用可能な膜の積層膜により第2の
導電膜を形成することができる。
なお、紫外線やKrFレーザ光やArFレーザ光を用いた露光処理により第3のレジスト
マスクを形成することが好ましい。酸化物半導体層403aの上で隣り合う導電層405
aの下端部と導電層406aの下端部との間隔幅により、後に形成されるトランジスタの
チャネル長Lが決定される。なお、第3のレジストマスクの形成の際、チャネル長L=2
5nm未満となるように露光を行う場合には、数nm〜数10nmと極めて波長が短い超
紫外線(Extreme Ultraviolet)を用いて露光を行うとよい。超紫外
線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタ
のチャネル長Lを10nm以上1000nm以下とすることができる。
また、導電層405a及び導電層406aを形成した後に予備加熱を行ってもよい。上記
予備加熱は、上記予備加熱と同様に行うことができる。
次に、酸化物半導体層403aに接するように酸化物絶縁層407aを形成する。
例えば、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混
合雰囲気下で、水又は水素などの不純物が混入しない方法(例えばスパッタリング法など
)を用いて酸化物半導体層403a、導電層405a、及び導電層406aの上に第2の
絶縁膜を形成することにより酸化物絶縁層407aを形成することができる。水又は水素
などの不純物が混入しない方法を用いて酸化物絶縁層407aを形成することにより、酸
化物半導体層のバックチャネルの抵抗の低下を抑制することができる。また、酸化物絶縁
層407a形成時の基板温度は、室温以上300℃以下であることが好ましい。
また、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いて第2の絶縁膜
を形成することができる。例えば、シリコンターゲットを用い、酸素を含む雰囲気下でス
パッタリング法により、第2の絶縁膜として酸化シリコン膜を形成することができる。
また、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物
が除去された高純度ガスを用いて第2の絶縁膜を形成することが好ましい。
また、酸化物絶縁層407aを形成する前にNO、N、又はArなどのガスを用いた
プラズマ処理を行い、露出している酸化物半導体層403aの表面に付着した吸着水など
を除去してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、酸化物
絶縁層407aを形成することが好ましい。
さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第2の加熱処理(好ましくは20
0℃以上400℃以下、例えば250℃以上350℃以下)を行ってもよい。例えば、第
2の加熱処理として、窒素雰囲気下で250℃、1時間の加熱処理を行う。第2の加熱処
理を行うと、酸化物半導体層403aの上面の一部が酸化物絶縁層407aと接した状態
で加熱される。
以上の工程を経ることによって、水素、水分、水酸基、又は水素化物(水素化合物ともい
う)などの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供
給することができる。よって、酸化物半導体層は高純度化する。
以上の工程でトランジスタが作製される(図9(D)参照)。
また、酸化物絶縁層407aとして欠陥を多く含む酸化シリコン層を用いると、酸化物半
導体層403a中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶
縁層407aに拡散させ、酸化物半導体層403a中に含まれる該不純物をより低減させ
ることができる。
酸化物絶縁層407aの上にさらに保護絶縁層を形成してもよい。例えば、RFスパッタ
リング法を用いて絶縁膜を形成することにより保護絶縁層を形成する。RFスパッタリン
グ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。以上が図8(A)に
示すトランジスタの作製方法の一例である。
なお、本実施の形態のトランジスタの作製方法では、酸素プラズマによる酸素ドーピング
処理を行ってもよい。例えば2.45GHzの高密度プラズマにより酸素ドーピング処理
を行ってもよい。なお、ゲート絶縁層形成後、酸化物半導体膜成膜後、第1の加熱処理後
、ソース電極又はドレイン電極となる導電層形成後、又は酸化物絶縁層形成後に酸素ドー
ピング処理を行うことができる。酸素ドーピング処理を行うことにより作製されるトラン
ジスタの電気特性のばらつきを低減することができる。
なお、図8(A)に示すトランジスタの作製方法の一例を示したが、これに限定されず、
例えば図8(B)乃至図8(D)に示す各構成要素において、名称が図8(A)に示す各
構成要素と同じであり且つ機能の少なくとも一部が図8(A)に示す各構成要素と同じで
あれば、図8(A)に示すトランジスタの作製方法の一例の説明を適宜援用することがで
きる。
図8及び図9を用いて説明したように、本実施の形態のトランジスタは、ゲート電極とし
ての機能を有する第1の導電層と、ゲート絶縁層としての機能を有する絶縁層と、絶縁層
を介して第1の導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体
層に電気的に接続され、ソース電極及びドレイン電極の一方としての機能を有する第2の
導電層と、酸化物半導体層に電気的に接続され、ソース電極及びドレイン電極の他方とし
ての機能を有する第3の導電層と、を含み、該酸化物半導体層は、酸化物絶縁層に接する
構造である。
また、チャネルが形成される酸化物半導体層は、高純度化させることによりI型又は実質
的にI型となった酸化物半導体層である。酸化物半導体層を高純度化させることにより、
酸化物半導体層のキャリア濃度を1×1014/cm未満、好ましくは1×1012
cm未満、さらに好ましくは1×1011/cm未満にすることができ、温度変化に
よる特性変化を抑制することができる。また、上記構造にすることにより、チャネル幅1
μmあたりのオフ電流を10aA(1×10−17A)以下にすること、さらにはチャネ
ル幅1μmあたりのオフ電流を1aA(1×10−18A)以下、さらにはチャネル幅1
μmあたりのオフ電流を10zA(1×10−20A)以下、さらにはチャネル幅1μm
あたりのオフ電流を1zA(1×10−21A)以下、さらにはチャネル幅1μmあたり
のオフ電流を100yA(1×10−22A)以下にすることができる。トランジスタの
オフ電流は、低ければ低いほどよいが、本実施の形態のトランジスタのオフ電流の下限値
は、約10−30A/μmであると見積もられる。
さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態のトランジスタの
一例のオフ電流の値の算出例について以下に説明する。
まず、特性評価用回路の構成について、図10を用いて説明する。図10は、特性評価用
回路の構成を示す回路図である。
図10に示す特性評価用回路は、複数の測定系801を備える。複数の測定系801は、
互いに並列に接続される。ここでは、一例として8個の測定系801が並列に接続される
構成とする。
測定系801は、トランジスタ811と、トランジスタ812と、容量素子813と、ト
ランジスタ814と、トランジスタ815と、を含む。
トランジスタ811のソース及びドレインの一方には、電圧V1が入力され、トランジス
タ811のゲートには、電圧Vext_aが入力される。トランジスタ811は、電荷注
入用のトランジスタである。
トランジスタ812のソース及びドレインの一方は、トランジスタ811のソース及びド
レインの他方に接続され、トランジスタ812のソース及びドレインの他方には、電圧V
2が入力され、トランジスタ812のゲートには、電圧Vext_bが入力される。トラ
ンジスタ812は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流
とは、トランジスタのオフ電流を含むリーク電流である。
容量素子813の第1の電極は、トランジスタ811のソース及びドレインの他方に接続
され、容量素子813の第2の電極には、電圧V2が入力される。なお、ここでは、電圧
V2は、0Vである。
トランジスタ814のソース及びドレインの一方には、電圧V3が入力され、トランジス
タ814のゲートは、トランジスタ811のソース及びドレインの他方に接続される。な
お、トランジスタ814のゲートと、トランジスタ811のソース及びドレインの他方、
トランジスタ812のソース及びドレインの一方、並びに容量素子813の第1の電極と
の接続箇所をノードAともいう。なお、ここでは、電圧V3は、5Vである。
トランジスタ815のソース及びドレインの一方は、トランジスタ814のソース及びド
レインの他方に接続され、トランジスタ815のソース及びドレインの他方には、電圧V
4が入力され、トランジスタ815のゲートには、電圧Vext_cが入力される。なお
、ここでは、電圧Vext_cは、0.5Vである。
さらに、測定系801は、トランジスタ814のソース及びドレインの他方と、トランジ
スタ815のソース及びドレインの一方との接続箇所の電圧を出力電圧Voutとして出
力する。
ここでは、トランジスタ811の一例として、酸化物半導体層を含み、チャネル長L=1
0μm、チャネル幅W=10μmのトランジスタを用いる。また、トランジスタ814及
びトランジスタ815の一例として、酸化物半導体層を含み、チャネル長L=3μm、チ
ャネル幅W=100μmのトランジスタを用いる。また、トランジスタ812の一例とし
て、酸化物半導体層を含み、酸化物半導体層の上部にソース電極及びドレイン電極が接し
、ソース電極及びドレイン電極と、ゲート電極とのオーバーラップ領域を設けず、幅1μ
mのオフセット領域を有するボトムゲート構造のトランジスタを用いる。オフセット領域
を設けることにより、寄生容量を低減することができる。さらにトランジスタ812とし
ては、チャネル長L及びチャネル幅Wの異なる6条件のトランジスタを用いる(表1参照
)。
Figure 2015181022
図10に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタと
を別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオ
フ状態に保つことができる。電荷注入用のトランジスタを設けない場合には、電荷注入の
際に、リーク電流評価用トランジスタを一度オン状態にする必要があるが、オン状態から
オフ状態の定常状態に到るまでに時間を要するような素子では、測定に時間を要してしま
う。
また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設ける
ことにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク
電流評価用トランジスタのチャネル幅Wを、電荷注入用のトランジスタのチャネル幅Wよ
りも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評価
回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用
トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際に
、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領
域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響もない。
一方、電荷注入用トランジスタのチャネル幅Wを、リーク電流評価用トランジスタのチャ
ネル幅Wよりも小さくすることにより、電荷注入用トランジスタのリーク電流を相対的に
小さくすることができる。また、電荷注入の際に、チャネル形成領域の電荷の一部がノー
ドAに流れ込むことによるノードAの電圧変動の影響も小さい。
また、図10に示すように、複数の測定系を並列接続させた構造にすることにより、より
正確に特性評価回路のリーク電流を算出することができる。
次に、図10に示す特性評価回路を用いた、本実施の形態のトランジスタの一例のオフ電
流の値の算出方法について説明する。
まず、図10に示す特性評価回路のリーク電流測定方法について、図11を用いて説明す
る。図11は、図10に示す特性評価回路を用いたリーク電流測定方法を説明するための
タイミングチャートである。
図10に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に
分けられる。それぞれの期間における動作について、以下に説明する。
まず、書き込み期間において、電圧Vext_bとして、トランジスタ812がオフ状態
となるような電圧VL(−3V)を入力する。また、電圧V1として、書き込み電圧Vw
を入力した後、電圧Vext_aとして、一定期間トランジスタ811がオン状態となる
ような電圧VH(5V)を入力する。これによって、ノードAに電荷が蓄積され、ノード
Aの電圧は、書き込み電圧Vwと同等の値になる。その後、電圧Vext_aとして、ト
ランジスタ811がオフ状態となるような電圧VLを入力する。その後、電圧V1として
、電圧VSS(0V)を入力する。
その後、保持期間において、ノードAが保持する電荷量の変化に起因して生じるノードA
の電圧の変化量の測定を行う。電圧の変化量から、トランジスタ812のソース電極とド
レイン電極との間を流れる電流値を算出することができる。以上により、ノードAの電荷
の蓄積とノードAの電圧の変化量の測定とを行うことができる。
このとき、ノードAの電荷の蓄積及びノードAの電圧の変化量の測定(蓄積及び測定動作
ともいう)を繰り返し行う。まず、第1の蓄積及び測定動作を15回繰り返し行う。第1
の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして5Vの電圧を入力し、
保持期間に1時間の保持を行う。次に、第2の蓄積及び測定動作を2回繰り返し行う。第
2の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして3.5Vの電圧を入
力し、保持期間に50時間の保持を行う。次に、第3の蓄積及び測定動作を1回行う。第
3の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして4.5Vの電圧を入
力し、保持期間に10時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、
測定した電流値が、定常状態における値であることを確認することができる。言い換える
と、ノードAを流れる電流Iのうち、過渡電流(測定開始後から時間経過とともに減少
していく電流成分)を除くことができる。その結果、より高い精度でリーク電流を測定す
ることができる。
一般に、ノードAの電圧Vは、出力電圧Voutの関数として式(1)のように表され
る。
Figure 2015181022
また、ノードAの電荷Qは、ノードAの電圧V、ノードAに接続される容量C、定
数(const)を用いて、式(2)のように表される。ここで、ノードAに接続される
容量Cは、容量素子813の容量と容量素子813以外の容量成分の和である。
Figure 2015181022
ノードAの電流Iは、ノードAに流れ込む電荷(またはノードAから流れ出る電荷)の
時間微分であるから、ノードAの電流Iは、式(3)のように表される。
Figure 2015181022
なお、ここでは、一例として、Δtを約54000secとする。このように、ノードA
に接続される容量Cと、出力電圧Voutから、リーク電流であるノードAの電流I
を求めることができるため、特性評価回路のリーク電流を求めることができる。
次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より
算出した特性評価回路のリーク電流の値を示す。
図12に、一例として、条件4、条件5、及び条件6における上記測定(第1の蓄積及び
測定動作)に係る経過時間Timeと、出力電圧Voutとの関係を示す。図13に、上
記測定に係る経過時間Timeと、該測定によって算出された電流Iとの関係を示す。
測定開始後から出力電圧Voutが変動しており、定常状態に到るためには10時間以上
必要であることがわかる。
また、図14に、上記測定により得られた値から見積もられた条件1乃至条件6における
ノードAの電圧とリーク電流の関係を示す。図14では、例えば条件4において、ノード
Aの電圧が3.0Vの場合、リーク電流は28yA/μmである。リーク電流にはトラン
ジスタ812のオフ電流も含まれるため、トランジスタ812のオフ電流も28yA/μ
m以下とみなすことができる。
また、図15、図16、及び図17に、85℃、125℃、及び150℃における上記測
定により見積もられた条件1乃至条件6におけるノードAの電圧とリーク電流の関係を示
す。図15乃至図17に示すように、150℃の場合であっても、リーク電流は、100
zA/μm以下であることがわかる。
以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含
むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トラ
ンジスタのオフ電流が十分に小さいことがわかる。また、上記トランジスタのオフ電流は
、温度が上昇した場合であっても十分に低いことがわかる。
(実施の形態6)
本実施の形態では、上記実施の形態における表示回路を備える光検出装置の構造例につい
て説明する。
本実施の形態における光検出装置は、例えばトランジスタなどの半導体素子が設けられた
第1の基板(アクティブマトリクス基板)と、第2の基板と、を含む。
まず、本実施の形態におけるアクティブマトリクス基板の構造例について、図18及び図
19を用いて説明する。図18及び図19は、本実施の形態における光検出装置における
アクティブマトリクス基板の構造例を示す図であり、図18(A)は、平面模式図であり
、図18(B)は、図18(A)における線分A−Bの断面模式図であり、図19(A)
は、平面模式図であり、図19(B)は、図19(A)における線分C−Dの断面模式図
である。なお、図19では、光検出回路の一例として、図6(A)に示す構成に図6(B
)に示すトランジスタ134を加えた構成の光検出回路を用いる場合を示す。また、図1
8及び図19では、酸化物半導体層を含むトランジスタの一例として、上記実施の形態に
おける、図8(A)を用いて説明した構造のトランジスタを用いる場合を示す。
図18及び図19に示すアクティブマトリクス基板は、基板500と、導電層501a乃
至導電層501hと、絶縁層502と、半導体層503a乃至半導体層503dと、導電
層504a乃至導電層504kと、絶縁層505と、半導体層506と、半導体層507
と、半導体層508と、絶縁層509と、導電層511a乃至導電層511cと、を含む
導電層501a乃至導電層501hのそれぞれは、基板500の一平面に設けられる。
導電層501aは、表示回路における表示選択用トランジスタのゲート電極としての機能
を有する。
導電層501bは、表示回路における保持容量の第1の電極としての機能を有する。
導電層501cは、光検出回路における読み出し選択用トランジスタのゲート電極として
の機能を有する。
導電層501dは、光検出回路における増幅用トランジスタのゲート電極としての機能を
有する。
導電層501fは、光検出回路における蓄積制御用トランジスタのゲート電極としての機
能を有する。
導電層501gは、光検出回路における光電変換素子の第1端子及び第2端子の一方に電
圧Vbを入力する電圧供給線としての機能を有する。
導電層501hは、光検出回路における蓄積制御トランジスタのゲートに蓄積制御信号を
入力する信号線としての機能を有する。
絶縁層502は、導電層501a乃至導電層501hを介して基板500の一平面に設け
られる。
絶縁層502は、表示回路における表示選択用トランジスタのゲート絶縁層、表示回路に
おける保持容量の誘電体層、光検出回路における蓄積制御用トランジスタのゲート絶縁層
、光検出回路における増幅用トランジスタのゲート絶縁層、及び光検出回路における読み
出し選択用トランジスタのゲート絶縁層としての機能を有する。
半導体層503aは、絶縁層502を介して導電層501aに重畳する。半導体層503
aは、表示回路における表示選択用トランジスタのチャネル形成層としての機能を有する
半導体層503bは、絶縁層502を介して導電層501cに重畳する。半導体層503
bは、光検出回路における読み出し選択用トランジスタのチャネル形成層としての機能を
有する。
半導体層503cは、絶縁層502を介して導電層501dに重畳する。半導体層503
cは、光検出回路における増幅用トランジスタのチャネル形成層としての機能を有する。
半導体層503dは、絶縁層502を介して導電層501fに重畳する。半導体層503
dは、光検出回路における蓄積制御用トランジスタのチャネル形成層としての機能を有す
る。
導電層504aは、半導体層503aに電気的に接続される。導電層504aは、表示回
路における表示選択用トランジスタのソース電極及びドレイン電極の一方としての機能を
有する。
導電層504bは、導電層501b及び半導体層503aに電気的に接続される。導電層
504bは、表示回路における表示選択用トランジスタのソース電極及びドレイン電極の
一方としての機能を有する。
導電層504cは、絶縁層502を介して導電層501bに重畳する。導電層504cは
、表示回路における保持容量の第2の電極としての機能を有する。
導電層504dは、半導体層503bに電気的に接続される。導電層504dは、光検出
回路における読み出し選択用トランジスタのソース電極及びドレイン電極の他方としての
機能を有する。
導電層504fは、導電層501e及び半導体層503cに電気的に接続される。導電層
504fは、光検出回路における増幅用トランジスタのソース電極及びドレイン電極の一
方としての機能を有する。
導電層504gは、導電層501eに電気的に接続される。導電層504gは、光検出回
路における増幅用トランジスタのソース電極及びドレイン電極に一方に電圧を入力する電
圧供給線としての機能を有する。
導電層504eは、半導体層503bに電気的に接続される。導電層504eは、光検出
回路における増幅用トランジスタのソース電極及びドレイン電極の他方、並びに光検出回
路における読み出し選択用トランジスタのソース電極及びドレイン電極の他方としての機
能を有する。
導電層504iは、半導体層503dに電気的に接続される。導電層504iは、光検出
回路における蓄積制御用トランジスタのソース電極及びドレイン電極の一方としての機能
を有する。
導電層504hは、導電層501d及び半導体層503dに電気的に接続される。導電層
504hは、光検出回路における蓄積制御用トランジスタのソース電極及びドレイン電極
の他方としての機能を有する。
導電層504jは、導電層501fに電気的に接続される。導電層504jは、光検出回
路における蓄積制御用トランジスタのゲートに蓄積制御信号を入力する信号線としての機
能を有する。
導電層504kは、導電層501gに電気的に接続される。導電層504kは、光検出回
路における光電変換素子の第1端子及び第2端子の一方としての機能を有する。
絶縁層505は、導電層504a乃至導電層504kを介して半導体層503a及び半導
体層503dに接する。
半導体層506は、導電層504kに電気的に接続される。
半導体層507は、半導体層506に接する。
半導体層508は、半導体層507に接する。
絶縁層509は、絶縁層505、半導体層506、半導体層507、及び半導体層508
に重畳する。絶縁層509は、表示回路及び光検出回路における平坦化絶縁層としての機
能を有する。なお、必ずしも絶縁層509を設けなくてもよい。
導電層511aは、導電層504bに電気的に接続される。導電層511aは、表示回路
における表示素子の画素電極としての機能を有する。
導電層511bは、導電層504cに電気的に接続される。導電層511bは、表示回路
における保持容量の第2の電極に電圧を供給するための配線としての機能を有する。
導電層511cは、導電層504i及び半導体層508に電気的に接続される。
さらに、本実施の形態の光検出装置の構造例について、図20を用いて説明する。図20
は、本実施の形態の光検出装置における表示回路の構造例を示す断面模式図であり、図2
0(A)は、表示回路の断面模式図であり、図20(B)は、光検出回路の断面模式図で
ある。なお、一例として表示素子を液晶素子とする。
図20に示す光検出装置は、図18及び図19に示すアクティブマトリクス基板に加え、
基板512と、導電層513と、液晶層514と、を含む。
導電層513は、基板512の一平面に設けられる。導電層513は、表示回路における
共通電極としての機能を有する。
液晶層514は、導電層511a及び導電層513の間に設けられ、絶縁層509を介し
て半導体層508に重畳する。液晶層514は、表示回路における表示素子の液晶として
の機能を有する。
なお、表示回路において、液晶層514と重畳するようにカラーフィルタを設けてもよい
。カラーフィルタを設けることにより、ライトユニットの光源が白色発光ダイオードの場
合であってもフルカラー表示を行うことができる。
基板500及び基板512としては、図8(A)における基板400aに適用可能な基板
を用いることができる。
導電層501a乃至導電層501hとしては、図8(A)における導電層401aに適用
可能な材料の層を用いることができる。また、導電層401aに適用可能な材料の層を積
層して導電層501a乃至導電層501hを構成してもよい。
絶縁層502としては、図8(A)における絶縁層402aに適用可能な材料の層を用い
ることができる。また、絶縁層402aに適用可能な材料の層を積層して絶縁層502を
構成してもよい。
半導体層503a乃至半導体層503dとしては、図8(A)に示す酸化物半導体層40
3aに適用可能な材料の層を用いることができる。なお、半導体層503a乃至半導体層
503dとして、元素周期表における第14族の半導体(シリコンなど)を用いた半導体
層を用いてもよい。
導電層504a乃至導電層504kとしては、図8(A)における導電層405a又は導
電層406aに適用可能な材料の層を用いることができる。また、導電層405a又は導
電層406aに適用可能な材料の層を積層して導電層504a乃至導電層504kを構成
してもよい。
絶縁層505としては、図8(A)における酸化物絶縁層407aに適用可能な材料の層
を用いることができる。また、酸化物絶縁層407aに適用可能な層を積層して絶縁層5
05を構成してもよい。
半導体層506は、一導電型(P型及びN型の一方)の半導体層である。半導体層506
としては、例えばシリコンを含有する半導体層を用いることができる。
半導体層507は、半導体層506より抵抗の高い半導体層である。半導体層507とし
ては、例えば真性のシリコンを含有する半導体層を用いることができる。
半導体層508は、半導体層506とは異なる導電型(P型及びN型の他方)の半導体層
である。半導体層508としては、例えばシリコンを含有する半導体層を用いることがで
きる。
絶縁層509としては、例えばポリイミド、アクリル、ベンゾシクロブテン、などの有機
材料の層を用いることができる。また絶縁層509としては、低誘電率材料(low−k
材料ともいう)の層を用いることもできる。
導電層511a乃至導電層511c及び導電層513としては、例えば透光性を有する導
電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫
酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物(IZO:indium zi
nc oxideともいう)、酸化インジウムに酸化珪素(SiO)を混合した導電材
料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタ
ンを含むインジウム錫酸化物などを用いることができる。
また、導電層511a乃至導電層511c及び導電層513は、導電性高分子(導電性ポ
リマーともいう)を含む導電性組成物を用いて形成することもできる。導電性組成物を用
いて形成した導電層は、シート抵抗が10000Ω/□以下、波長550nmにおける透
光率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の
抵抗率は、0.1Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電
子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール
若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及び
チオフェンの2種以上の共重合体若しくはその誘導体などがあげられる。
液晶層514としては、例えばTN液晶、OCB液晶、STN液晶、VA液晶、ECB型
液晶、GH液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いること
ができる。
図18乃至図20を用いて説明したように、本実施の形態の光検出装置の構造例は、トラ
ンジスタ、画素電極、及び光電変換素子を含むアクティブマトリクス基板と、対向基板と
、アクティブマトリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造であ
る。上記構造にすることにより、同一工程により光検出回路及び表示回路を作製すること
ができるため、製造コストを低減することができる。
(実施の形態7)
本実施の形態では、上記実施の形態4における光検出装置を備えた電子機器について説明
する。
本実施の形態の電子機器の構成例について、図21(A)乃至図21(F)を用いて説明
する。図21(A)乃至図21(F)は、本実施の形態の電子機器の構成例を示す図であ
る。
図21(A)に示す電子機器は、携帯型情報通信端末である。図21(A)に示す携帯型
情報通信端末は、少なくとも入出力部1001を具備する。また、図21(A)に示す携
帯型情報通信端末は、例えば入出力部1001に操作部1002を設けることができる。
例えば、上記実施の形態の表示回路を備える光検出装置を入出力部1001に用いること
により、例えば指又はペンにより携帯型情報通信端末の操作又は携帯型情報通信端末への
情報の入力を行うことができる。
図21(B)に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。
図21(B)に示す情報案内端末は、入出力部1101、操作ボタン1102、及び外部
入力端子1103を具備する。例えば、上記実施の形態の表示回路を備える光検出装置を
入出力部1101に用いることにより、例えば指又はペンにより情報案内端末の操作又は
情報案内端末への情報の入力を行うことができる。
図21(C)に示す電子機器は、ノート型パーソナルコンピュータである。図21(C)
に示すノート型パーソナルコンピュータは、筐体1201と、入出力部1202と、スピ
ーカ1203と、LEDランプ1204と、ポインティングデバイス1205と、接続端
子1206と、キーボード1207と、を具備する。例えば、上記実施の形態の表示回路
を備える光検出装置を、入出力部1202に用いることにより、例えば指又はペンにより
ノート型パーソナルコンピュータの操作又はノート型パーソナルコンピュータへの情報の
入力を行うことができる。また、上記実施の形態の光検出装置をポインティングデバイス
1205に用いてもよい。
図21(D)に示す電子機器は、携帯型遊技機である。図21(D)に示す携帯型遊技機
は、入出力部1301と、入出力部1302と、スピーカ1303と、接続端子1304
と、LEDランプ1305と、マイクロフォン1306と、記録媒体読込部1307と、
操作ボタン1308と、センサ1309と、を有する。例えば、上記実施の形態の表示回
路を備える光検出装置を、入出力部1301及び入出力部1302、又は入出力部130
1若しくは入出力部1302に用いることにより、例えば指又はペンにより携帯型遊技機
の操作又は携帯型遊技機への情報の入力を行うことができる。
図21(E)に示す電子機器は、電子書籍である。図21(E)に示す電子書籍は、少な
くとも筐体1401と、筐体1403と、入出力部1405と、入出力部1407と、軸
部1411と、を有する。
筐体1401及び筐体1403は、軸部1411により接続され、図21(E)に示す電
子書籍は、該軸部1411を軸として開閉動作を行うことができる。このような構成によ
り、紙の書籍のような動作を行うことができる。また、入出力部1405は、筐体140
1に組み込まれ、入出力部1407は、筐体1403に組み込まれる。また、入出力部1
405及び入出力部1407の構成を互いに異なる画像を入出力する構成としてもよく、
例えば両方の入出力部で一続きの画像を表示する構成としてもよい。入出力部1405及
び入出力部1407を異なる画像を表示する構成にすることにより、例えば右側の入出力
部(図21(E)では入出力部1405)に文章画像を表示し、左側の入出力部(図21
(E)では入出力部1407)に画像を表示することができる。
また、図21(E)に示す電子書籍は、筐体1401又は筐体1403に操作部などを備
えてもよい。例えば、図21(E)に示す電子書籍の構成を電源ボタン1421と、操作
キー1423と、スピーカ1425と、を有する構成にすることもできる。図21(E)
に示す電子書籍は、操作キー1423を用いることにより、複数の頁がある画像の頁を送
ることができる。また、図21(E)に示す電子書籍の入出力部1405及び入出力部1
407、又は入出力部1405又は入出力部1407にキーボードやポインティングデバ
イスなどを設けた構成としてもよい。また、図21(E)に示す電子書籍の筐体1401
及び筐体1403の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、又はA
Cアダプタ又はUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿
入部などを設けてもよい。さらに、図21(E)に示す電子書籍に電子辞書としての機能
を持たせてもよい。
例えば、上記実施の形態の表示回路を備える光検出装置を入出力部1405及び入出力部
1407、又は入出力部1405若しくは入出力部1407に用いることにより、例えば
指又はペンにより電子書籍の操作又は電子書籍への情報の入力を行うことができる。
また、図21(E)に示す電子書籍を無線通信でデータを送受信できる構成としてもよい
。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機
能を付加させることができる。
図21(F)に示す電子機器は、ディスプレイである。図21(F)に示すディスプレイ
は、筐体1501と、入出力部1502と、スピーカ1503と、LEDランプ1504
と、操作ボタン1505と、接続端子1506と、センサ1507と、マイクロフォン1
508と、支持台1509と、を有する。例えば、上記実施の形態の表示回路を備える光
検出装置を入出力部1502に用いることにより、例えば指又はペンによりディスプレイ
の操作又はディスプレイへの情報の入力を行うことができる。
図21を用いて説明したように、本実施の形態の電子機器は、上記実施の形態の表示回路
を備える光検出装置を用いた入出力部を具備する構成である。上記構成にすることにより
、外光の影響を抑制することができ、入出力部の検出精度を向上させることができる。
101a リセット信号出力回路
101b 読み出し選択信号出力回路
102 ライトユニット
103 光検出部
103p 光検出回路
104 読み出し回路
105 データ処理回路
131a 光電変換素子
131b 光電変換素子
131c 光電変換素子
132a トランジスタ
132b トランジスタ
132c トランジスタ
133a トランジスタ
133b トランジスタ
133c トランジスタ
134 トランジスタ
135 トランジスタ
136 容量素子
151 指
152 領域
201 光源
202 導光板
203 固定材
204 指
205 光検出部
301 表示選択信号出力回路
302 表示データ信号出力回路
303a リセット信号出力回路
303b 読み出し選択信号出力回路
304 ライトユニット
305 画素部
305k 表示回路
305p 光検出回路
306 読み出し回路
307 データ処理回路
341 トランジスタ
342 液晶素子
400a 基板
400b 基板
400c 基板
400d 基板
401a 導電層
401b 導電層
401c 導電層
401d 導電層
402a 絶縁層
402b 絶縁層
402c 絶縁層
402d 絶縁層
403a 酸化物半導体層
403b 酸化物半導体層
403c 酸化物半導体層
403d 酸化物半導体層
405a 導電層
405b 導電層
405c 導電層
405d 導電層
406a 導電層
406b 導電層
406c 導電層
406d 導電層
407a 酸化物絶縁層
407c 酸化物絶縁層
427 絶縁層
447 絶縁層
500 基板
501a 導電層
501b 導電層
501c 導電層
501d 導電層
501e 導電層
501f 導電層
501g 導電層
501h 導電層
502 絶縁層
503a 半導体層
503b 半導体層
503c 半導体層
503d 半導体層
504a 導電層
504b 導電層
504c 導電層
504d 導電層
504e 導電層
504f 導電層
504g 導電層
504h 導電層
504i 導電層
504j 導電層
504k 導電層
505 絶縁層
506 半導体層
507 半導体層
508 半導体層
509 絶縁層
511a 導電層
511b 導電層
511c 導電層
512 基板
513 導電層
514 液晶層
801 測定系
811 トランジスタ
812 トランジスタ
813 容量素子
814 トランジスタ
815 トランジスタ
1001 入出力部
1002 操作部
1101 入出力部
1102 操作ボタン
1103 外部入力端子
1201 筐体
1202 入出力部
1203 スピーカ
1204 LEDランプ
1205 ポインティングデバイス
1206 接続端子
1207 キーボード
1301 入出力部
1302 入出力部
1303 スピーカ
1304 接続端子
1305 LEDランプ
1306 マイクロフォン
1307 記録媒体読込部
1308 操作ボタン
1309 センサ
1401 筐体
1403 筐体
1405 入出力部
1407 入出力部
1411 軸部
1421 電源ボタン
1423 操作キー
1425 スピーカ
1501 筐体
1502 入出力部
1503 スピーカ
1504 LEDランプ
1505 操作ボタン
1506 接続端子
1507 センサ
1508 マイクロフォン
1509 支持台

Claims (2)

  1. 光電変換素子と、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、を有し、
    前記第1のトランジスタと前記第3のトランジスタとは、チャネルが酸化物半導体層に形成され、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、酸素とを有し、表面に垂直な方向に沿うようにc軸が配向した領域を有し、
    前記光電変換素子は、前記第1のトランジスタを介して前記第2のトランジスタのゲートと電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、
    前記第4のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第1のトランジスタのゲートには、前記第1のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記第3のトランジスタのゲートには、前記第3のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記第4のトランジスタのゲートには、前記第4のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記光検出回路は、前記第2のトランジスタのソース又はドレインの他方、又は、前記第4のトランジスタのソース又はドレインの他方から、データ信号を出力する光検出回路であって、
    前記光電変換素子に光が照射された状態において第1のデータ信号を生成し、
    前記第1のデータ信号と第2のデータ信号とを比較して、差分データ信号を生成することを特徴とする光検出装置。
  2. 光電変換素子と、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、を有し、
    前記第1のトランジスタと前記第3のトランジスタとは、チャネルが酸化物半導体層に形成され、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛と、酸素とを有し、表面に垂直な方向に沿うようにc軸が配向した領域を有し、
    前記光電変換素子は、前記第1のトランジスタを介して前記第2のトランジスタのゲートと電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、
    前記第4のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第1のトランジスタのゲートには、前記第1のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記第3のトランジスタのゲートには、前記第3のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記第4のトランジスタのゲートには、前記第4のトランジスタのオン状態又はオフ状態を選択する信号が入力され、
    前記光検出回路は、前記第2のトランジスタのソース又はドレインの他方、又は、前記第4のトランジスタのソース又はドレインの他方から、データ信号を出力するタッチパネルであって、
    前記光電変換素子に光が照射された状態において第1のデータ信号を生成し、
    前記第1のデータ信号と第2のデータ信号とを比較して、差分データ信号を生成することを特徴とするタッチパネル。
JP2015097818A 2010-05-28 2015-05-13 光検出装置、及び、タッチパネル Expired - Fee Related JP5957572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015097818A JP5957572B2 (ja) 2010-05-28 2015-05-13 光検出装置、及び、タッチパネル

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010122208 2010-05-28
JP2010122208 2010-05-28
JP2015097818A JP5957572B2 (ja) 2010-05-28 2015-05-13 光検出装置、及び、タッチパネル

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011110219A Division JP5749975B2 (ja) 2010-05-28 2011-05-17 光検出装置、及び、タッチパネル

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016120392A Division JP6178897B2 (ja) 2010-05-28 2016-06-17 光検出装置、タッチパネル

Publications (2)

Publication Number Publication Date
JP2015181022A true JP2015181022A (ja) 2015-10-15
JP5957572B2 JP5957572B2 (ja) 2016-07-27

Family

ID=45009134

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011110219A Expired - Fee Related JP5749975B2 (ja) 2010-05-28 2011-05-17 光検出装置、及び、タッチパネル
JP2015097818A Expired - Fee Related JP5957572B2 (ja) 2010-05-28 2015-05-13 光検出装置、及び、タッチパネル
JP2016120392A Expired - Fee Related JP6178897B2 (ja) 2010-05-28 2016-06-17 光検出装置、タッチパネル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011110219A Expired - Fee Related JP5749975B2 (ja) 2010-05-28 2011-05-17 光検出装置、及び、タッチパネル

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016120392A Expired - Fee Related JP6178897B2 (ja) 2010-05-28 2016-06-17 光検出装置、タッチパネル

Country Status (5)

Country Link
US (2) US8772701B2 (ja)
JP (3) JP5749975B2 (ja)
KR (1) KR101789495B1 (ja)
CN (1) CN102262486B (ja)
TW (1) TWI521411B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446785B2 (ja) 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置
JP7446786B2 (ja) 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294079B2 (en) * 2008-04-28 2012-10-23 Sharp Kabushiki Kaisha Diode, photodetector circuit including same, and display device
JP5749975B2 (ja) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5792524B2 (ja) * 2010-07-02 2015-10-14 株式会社半導体エネルギー研究所 装置
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
CN103309516A (zh) * 2012-03-13 2013-09-18 原相科技股份有限公司 光学触控装置及其检测方法
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
KR20150068811A (ko) * 2013-12-12 2015-06-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
JP6553406B2 (ja) 2014-05-29 2019-07-31 株式会社半導体エネルギー研究所 プログラム、及び情報処理装置
US11205669B2 (en) 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
TWI757788B (zh) 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
TWI714673B (zh) 2015-12-08 2021-01-01 日商半導體能源硏究所股份有限公司 觸控平板、觸控平板之指令輸入方法以及顯示系統
US9741290B1 (en) * 2016-06-30 2017-08-22 Secugen Corporation Multi-mode display
KR101886035B1 (ko) * 2017-06-08 2018-08-08 주식회사 센소니아 주변광의 영향을 감소시키는 지문 센싱 방법
KR102400893B1 (ko) * 2017-08-14 2022-05-23 엘지디스플레이 주식회사 표시장치와 지문 센서 및 그 구동 방법
CN110726673B (zh) * 2018-07-17 2022-02-18 中国科学院福建物质结构研究所 用于铁电晶体相变检测的光学探针及其检测方法
CN109950358B (zh) * 2019-03-27 2021-05-04 京东方科技集团股份有限公司 光电探测结构及其制作方法
TWI699973B (zh) * 2019-12-31 2020-07-21 茂達電子股份有限公司 可動態控制時間增益的光感測裝置
GB2598117A (en) 2020-08-18 2022-02-23 Ibmetrix Ltd Photo-capacitance sensor
CN114155814B (zh) * 2021-12-09 2022-12-06 武汉天马微电子有限公司 像素驱动电路及显示面板、显示装置
CN114264374B (zh) * 2021-12-27 2023-08-25 西南交通大学 一种金属线快速加热设备测温校准的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304451A (ja) * 2006-05-15 2007-11-22 Sony Corp 表示処理装置およびその駆動方法
JP2009134066A (ja) * 2007-11-30 2009-06-18 Seiko Epson Corp 液晶装置及び電子機器
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009187342A (ja) * 2008-02-07 2009-08-20 Seiko Epson Corp タッチパネル、電気光学装置及び電子機器
WO2009119417A1 (ja) * 2008-03-24 2009-10-01 ソニー株式会社 撮像装置、表示撮像装置、電子機器および物体の検出方法
JP2010019915A (ja) * 2008-07-08 2010-01-28 Sony Corp 表示装置およびその駆動方法、並びに電子機器
WO2010047256A1 (ja) * 2008-10-21 2010-04-29 ソニー株式会社 撮像装置、表示撮像装置および電子機器

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5303322A (en) * 1992-03-23 1994-04-12 Nioptics Corporation Tapered multilayer luminaire devices
TW305035B (ja) * 1993-01-19 1997-05-11 Canon Kk
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6738051B2 (en) * 2001-04-06 2004-05-18 3M Innovative Properties Company Frontlit illuminated touch panel
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070084989A1 (en) * 2003-09-22 2007-04-19 Koninklijke Philips Electronics N.V. Light guide touch screen
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20050097157A (ko) * 2004-03-31 2005-10-07 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
JP4325557B2 (ja) 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006276223A (ja) 2005-03-28 2006-10-12 Sony Corp 表示装置及び表示方法
US7705835B2 (en) * 2005-03-28 2010-04-27 Adam Eikman Photonic touch screen apparatus and method of use
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4791108B2 (ja) 2005-08-31 2011-10-12 三菱電機株式会社 画像表示装置
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4844305B2 (ja) 2005-09-12 2011-12-28 日本ビクター株式会社 撮像装置
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7351949B2 (en) * 2006-07-10 2008-04-01 Avago Technologies General Ip Pte Ltd Optical generic switch panel
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8207676B2 (en) * 2007-09-11 2012-06-26 Koninklijke Philips Electronics N.V. Ambient light compensation sensor and procedure
US8004502B2 (en) * 2007-10-05 2011-08-23 Microsoft Corporation Correcting for ambient light in an optical touch-sensitive device
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
KR101407300B1 (ko) 2007-11-19 2014-06-13 엘지디스플레이 주식회사 멀티 터치 평판 표시모듈
US20110122111A1 (en) * 2008-06-03 2011-05-26 Christopher Brown Display device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP4650703B2 (ja) * 2008-12-25 2011-03-16 ソニー株式会社 表示パネルおよびモジュール並びに電子機器
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US20100289755A1 (en) * 2009-05-15 2010-11-18 Honh Kong Applied Science and Technology Research Institute Co., Ltd. Touch-Sensing Liquid Crystal Display
CN101650610A (zh) * 2009-09-03 2010-02-17 友达光电股份有限公司 一种用于移动终端的光学触控笔和光学触摸屏
KR101264727B1 (ko) * 2009-09-24 2013-05-15 엘지디스플레이 주식회사 터치 패널 내장형 액정 표시 장치
JP5749975B2 (ja) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5823740B2 (ja) * 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP6081694B2 (ja) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304451A (ja) * 2006-05-15 2007-11-22 Sony Corp 表示処理装置およびその駆動方法
JP2009134066A (ja) * 2007-11-30 2009-06-18 Seiko Epson Corp 液晶装置及び電子機器
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009187342A (ja) * 2008-02-07 2009-08-20 Seiko Epson Corp タッチパネル、電気光学装置及び電子機器
WO2009119417A1 (ja) * 2008-03-24 2009-10-01 ソニー株式会社 撮像装置、表示撮像装置、電子機器および物体の検出方法
JP2010019915A (ja) * 2008-07-08 2010-01-28 Sony Corp 表示装置およびその駆動方法、並びに電子機器
WO2010047256A1 (ja) * 2008-10-21 2010-04-29 ソニー株式会社 撮像装置、表示撮像装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446785B2 (ja) 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置
JP7446786B2 (ja) 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置

Also Published As

Publication number Publication date
US9846515B2 (en) 2017-12-19
JP5957572B2 (ja) 2016-07-27
US20110291013A1 (en) 2011-12-01
CN102262486A (zh) 2011-11-30
KR101789495B1 (ko) 2017-10-25
JP2016192222A (ja) 2016-11-10
KR20110131115A (ko) 2011-12-06
JP6178897B2 (ja) 2017-08-09
JP5749975B2 (ja) 2015-07-15
JP2012008541A (ja) 2012-01-12
CN102262486B (zh) 2016-01-20
US20140240294A1 (en) 2014-08-28
TW201203053A (en) 2012-01-16
TWI521411B (zh) 2016-02-11
US8772701B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
JP6178897B2 (ja) 光検出装置、タッチパネル
TWI510081B (zh) 半導體裝置及包括半導體裝置之顯示裝置
US9489088B2 (en) Input-output device and method for driving input-output device
JP5808962B2 (ja) 入出力装置の作製方法
JP6979480B2 (ja) 液晶表示装置
JP5797471B2 (ja) 入出力装置
JP2017016156A (ja) 表示装置及び表示装置の作製方法
JP5792524B2 (ja) 装置
JP5143309B1 (ja) 表示装置
JP5766519B2 (ja) 入出力装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5957572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees