KR101789495B1 - 광 검출 장치 - Google Patents

광 검출 장치 Download PDF

Info

Publication number
KR101789495B1
KR101789495B1 KR1020110049375A KR20110049375A KR101789495B1 KR 101789495 B1 KR101789495 B1 KR 101789495B1 KR 1020110049375 A KR1020110049375 A KR 1020110049375A KR 20110049375 A KR20110049375 A KR 20110049375A KR 101789495 B1 KR101789495 B1 KR 101789495B1
Authority
KR
South Korea
Prior art keywords
light
transistor
data signal
circuit
circuits
Prior art date
Application number
KR1020110049375A
Other languages
English (en)
Other versions
KR20110131115A (ko
Inventor
요시유키 구로카와
다카유키 이케다
히카루 다무라
무네히로 고즈마
마사타카 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110131115A publication Critical patent/KR20110131115A/ko
Application granted granted Critical
Publication of KR101789495B1 publication Critical patent/KR101789495B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0428Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by sensing at the edges of the touch surface the interruption of optical paths, e.g. an illumination plane, parallel to the touch surface which may be virtual
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Position Input By Displaying (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 외광의 영향을 억제한다.
입사하는 광의 조도에 따라 데이터 신호를 생성하는 광 검출 회로와, 상기 광 검출 회로와 중첩되는 라이트 유닛을 구비하는 광 검출 장치이며, 상기 라이트 유닛의 상태를 점등 상태로 하여 상기 광 검출 회로에 의해 제 1 데이터 신호를 생성하고, 상기 라이트 유닛의 상태를 소등 상태로 하여 상기 광 검출 회로에 의해 제 2 데이터 신호를 생성하고, 상기 제 1 데이터 신호 및 상기 제 2 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분(差分) 데이터인 차분 데이터 신호를 생성한다.

Description

광 검출 장치{PHOTODETECTOR}
본 발명의 일 형태는 광 검출 장치에 관한 것이다.
근년에 들어 광의 입사에 의해 정보를 입력하는 기능을 갖는 장치(광 검출 장치라고도 함)의 기술 개발이 진행되고 있다.
광 검출 장치로서는, 예를 들어 광 검출 회로(광 센서라고도 함)를 구비한 광 검출 장치를 들 수 있다(예를 들어 특허 문헌 1). 상기 광 검출 장치는 광 검출 회로에 입사하는 광의 조도(照度)를 검출함으로써, 광의 조도에 따른 데이터 신호를 생성한다. 또한, 광 검출 장치에 광 검출 회로 및 표시 회로를 형성함으로써, 광 검출 회로에 의해 생성한 데이터 신호를 사용하여 표시 회로의 표시 상태를 제어할 수도 있고, 예를 들어 광 검출 장치를 터치 패널로서 기능시킬 수도 있다.
일본국 특개 2007-065239호 공보
종래의 광 검출 장치의 광 검출 회로에는 외광(광 검출 회로가 있는 환경하의 광을 포함함)도 입사한다. 이로써, 외광의 조도가 생성되는 데이터 신호의 노이즈(noise)가 되어, 피(被)판독물로부터의 반사광의 검출 정밀도가 떨어진다. 예를 들어 손가락의 반사광이 광 검출 회로에 입사함으로써 광 검출 장치에 정보가 입력될 때, 손가락을 뺀 손 부분의 반사광과 손가락의 반사광이 외광에 의해 같은 정보로서 식별되는 경우가 있다.
본 발명의 일 형태에서는 외광의 영향을 억제하는 것을 과제의 하나로 한다.
본 발명의 일 형태는 광 검출 장치가 구비하는 라이트 유닛의 상태를 점등 상태 및 소등 상태로 전환하고, 점등 상태 및 소등 상태의 각각의 기간에서, 광 검출 회로에 의해 입사하는 광의 조도에 따른 데이터 신호를 생성하고, 생성한 2개의 데이터 신호를 비교하여, 비교한 데이터 신호의 차분(差分) 데이터인 차분 데이터 신호를 생성함으로써, 외광의 정보를 데이터 신호로부터 제거하여 외광의 영향을 억제하는 것이다.
본 발명의 일 형태는 입사하는 광의 조도에 따라 데이터 신호를 생성하는 광 검출 회로와, 광원을 구비하고 광 검출 회로에 광을 사출하는 라이트 유닛을 구비하는 광 검출 장치이며, 라이트 유닛의 상태를 점등 상태로 하여 광 검출 회로에 의해 제 1 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 소등 상태로 하여 광 검출 회로에 의해 제 2 데이터 신호를 생성하는 단계를 포함하고, 제 1 데이터 신호 및 제 2 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분 데이터인 차분 데이터 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 광 검출 장치의 구동 방법이다.
본 발명의 일 형태는 입사하는 광의 조도에 따라 데이터 신호를 생성하는 광 검출 회로와, 광원을 구비하고 광 검출 회로와 중첩되는 라이트 유닛을 구비하는 광 검출 장치이며, 라이트 유닛의 상태를 제 1 점등 상태 및 소등 상태 중 한쪽으로 하여 광 검출 회로에 의해 제 1 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 제 1 점등 상태 및 소등 상태 중 다른 쪽으로 하여 광 검출 회로에 의해 제 2 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 제 2 점등 상태 및 소등 상태 중 한쪽으로 하여 광 검출 회로에 의해 제 3 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 제 2 점등 상태 및 소등 상태 중 다른 쪽으로 하여 광 검출 회로에 의해 제 4 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 제 3 점등 상태 및 소등 상태 중 한쪽으로 하여 광 검출 회로에 의해 제 5 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 제 3 점등 상태 및 소등 상태 중 다른 쪽으로 하여 광 검출 회로에 의해 제 6 데이터 신호를 생성하는 단계를 포함하고, 제 1 데이터 신호 및 제 2 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분 데이터인 제 1 차분 데이터 신호를 생성하는 단계와, 제 3 데이터 신호 및 제 4 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분 데이터인 제 2 차분 데이터 신호를 생성하는 단계와, 제 5 데이터 신호 및 제 6 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분 데이터인 제 3 차분 데이터 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 광 검출 장치의 구동 방법이다.
또한, 본 발명의 일 형태는 입사하는 광의 조도에 따라 데이터 신호를 생성하는 광 검출 회로와, 광원을 구비하고 광 검출 회로와 중첩되는 라이트 유닛을 구비하는 광 검출 장치이며, 라이트 유닛의 상태를 제 1 점등 상태로 하여 광 검출 회로에 의해 제 1 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 제 2 점등 상태로 하여 광 검출 회로에 의해 제 2 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 제 3 점등 상태로 하여 광 검출 회로에 의해 제 3 데이터 신호를 생성하는 단계와, 라이트 유닛의 상태를 소등 상태로 하여 광 검출 회로에 의해 제 4 데이터 신호를 생성하는 단계를 포함하고, 제 1 데이터 신호 및 제 4 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분 데이터인 제 1 차분 데이터 신호를 생성하는 단계와, 제 2 데이터 신호 및 제 4 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분 데이터인 제 2 차분 데이터 신호를 생성하는 단계와, 제 3 데이터 신호 및 제 4 데이터 신호를 비교함으로써, 비교한 2개의 데이터 신호의 차분 데이터인 제 3 차분 데이터 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 광 검출 장치의 구동 방법이다.
또한, 본 발명의 일 형태는 리셋 신호를 출력하는 리셋 신호 출력 회로와, 판독 선택 신호를 출력하는 판독 선택 신호 출력 회로와, 리셋 신호 및 판독 선택 신호가 입력되고 리셋 신호에 따라 리셋 상태가 되고, 그 후 입사하는 광의 조도에 따라 데이터 신호를 생성하여 판독 선택 신호에 따라 데이터 신호를 출력하는 광 검출 회로와, 광 검출 회로와 중첩되고, 광원 및 광원의 발광을 제어하는 제어 회로를 구비하는 라이트 유닛과, 광 검출 회로로부터 데이터 신호를 판독하는 판독 회로와, 판독 회로에 의해 판독된 2개의 데이터 신호를 비교하여, 비교한 데이터 신호의 차분 데이터인 차분 데이터 신호를 생성하는 데이터 처리 회로를 구비하는 광 검출 장치이다.
또한, 본 발명의 일 형태는 표시 선택 신호를 출력하는 표시 선택 신호 출력 회로와, 표시 데이터 신호를 출력하는 표시 데이터 신호 출력 회로와, 표시 선택 신호가 입력되고 표시 선택 신호에 따라 표시 데이터 신호가 입력됨으로써, 표시 데이터 신호에 따른 표시 상태가 되는 표시 회로와, 리셋 신호를 출력하는 리셋 신호 출력 회로와, 판독 선택 신호를 출력하는 판독 선택 신호 출력 회로와, 리셋 신호 및 판독 선택 신호가 입력되고 리셋 신호에 따라 리셋 상태가 되고 그 후 입사하는 광의 조도에 따라 데이터 신호를 생성하여 판독 선택 신호에 따라 데이터 신호를 출력하는 광 검출 회로와, 표시 회로 및 광 검출 회로와 중첩되고, 광원 및 광원의 발광을 제어하는 제어 회로를 구비하는 라이트 유닛과, 광 검출 회로로부터 데이터 신호를 판독하는 판독 회로와, 판독 회로에 의해 판독된 2개의 데이터 신호를 비교하고, 비교한 데이터 신호의 차분 데이터인 차분 데이터 신호를 생성하는 데이터 처리 회로를 구비하는 광 검출 장치이다.
본 발명의 일 형태에 따라 외광의 영향을 억제할 수 있고, 광 검출 회로에 의한 피판독물의 판독 정밀도를 향상시킬 수 있다.
도 1a 내지 도 1c는 실시형태 1에 제시하는 광 검출 장치의 예를 설명하기 위한 도면.
도 2a 및 도 2b는 도 1a에 도시하는 광 검출 장치의 구동 방법 예를 설명하기 위한 도면.
도 3a 및 도 3b는 도 1a에 도시하는 광 검출 장치의 구동 방법 예를 설명하기 위한 도면.
도 4a 내지 도 4d는 실시형태 1에 제시하는 광 검출 장치를 설명하기 위한 도면.
도 5는 실시형태 2에 제시하는 라이트 유닛의 구성 예를 도시하는 모식도.
도 6a 내지 도 6f는 실시형태 3에 제시하는 광 검출 회로의 예를 설명하기 위한 도면.
도 7a 및 도 7b는 실시형태 4에 제시하는 광 검출 장치의 예를 설명하기 위한 도면.
도 8a 내지 도 8d는 실시형태 5에 제시하는 트랜지스터의 구조 예를 도시하는 단면 모식도.
도 9a 내지 도 9d는 도 8a에 도시하는 트랜지스터의 제작 방법 예를 설명하기 위한 단면 모식도.
도 10은 특성 평가 회로의 구성을 도시하는 회로도.
도 11은 도 10에 도시하는 특성 평가 회로를 사용한 누설 전류 측정 방법을 설명하기 위한 타이밍 차트.
도 12는 조건 4, 조건 5, 및 조건 6에서의 측정에 따른 경과 시간 Time과 출력 전압 Vout의 관계를 도시하는 도면.
도 13은 측정에 따른 경과 시간 Time과 상기 측정으로 산출된 누설 전류의 관계를 도시하는 도면.
도 14는 측정으로 추정된 노드 A의 전압과 누설 전류의 관계를 도시하는 도면.
도 15는 측정으로 추정된 노드 A의 전압과 누설 전류의 관계를 도시하는 도면.
도 16은 측정으로 추정된 노드 A의 전압과 누설 전류의 관계를 도시하는 도면.
도 17은 측정으로 추정된 노드 A의 전압과 누설 전류의 관계를 도시하는 도면.
도 18a 및 도 18b는 실시형태 6에 제시하는 액티브 매트릭스 기판의 구조 예를 도시하는 도면.
도 19a 및 도 19b는 실시형태 6에 제시하는 액티브 매트릭스 기판의 구조 예를 도시하는 도면.
도 20a 및 도 20b는 실시형태 6에 제시하는 광 검출 장치의 구조 예를 도시하는 도면.
도 21a 내지 도 21f는 실시형태 7에 제시하는 전자 기기의 구성 예를 도시하는 도면.
본 발명을 설명하기 위한 실시형태의 예에 대해서 도면을 사용하여 이하에 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
또한, 각 실시형태의 내용을 서로 적절히 조합할 수 있다. 또한, 각 실시형태의 내용을 서로 바꿀 수 있다.
또한, 본 명세서에서 사용하는 '제z(z는 자연수)'라는 용어는 구성 요소의 혼동을 회피하기 위해서 붙이는 것이며, 수적으로 한정하는 것이 아니다.
(실시형태 1)
본 실시형태에서는 입사하는 광의 조도를 검출할 수 있는 광 검출 장치에 대해서 설명한다.
본 실시형태의 광 검출 장치의 예에 대해서 도 1a 내지 도 1c를 사용하여 설명한다. 도 1a 내지 도 1c는 본 실시형태에 제시하는 광 검출 장치의 예를 설명하기 위한 도면이다.
우선, 본 실시형태의 광 검출 장치의 구성 예에 대해서 도 1a를 사용하여 설명한다. 도 1a는 본 실시형태에 제시하는 광 검출 장치의 구성 예를 도시하는 블록도이다.
도 1a에 도시하는 광 검출 장치는 리셋 신호 출력 회로(RSTOUT라고도 함)(101a)와, 판독 선택 신호 출력 회로(RSELOUT라고도 함)(101b)와, 라이트 유닛(LIGHT라고도 함)(102)과, 광 검출 회로(PS라고도 함)(103p)와, 판독 회로(READ라고도 함)(104)를 구비한다.
리셋 신호 출력 회로(101a)는 리셋 신호(신호 RST라고도 함)를 출력하는 기능을 갖는다.
리셋 신호 출력 회로(101a)는 예를 들어 시프트 레지스터를 구비한다. 상기 시프트 레지스터에 의해 펄스 신호를 출력시킴으로써, 리셋 신호 출력 회로(101a)는 리셋 신호를 출력할 수 있다.
판독 선택 신호 출력 회로(101b)는 판독 선택 신호(신호 RSEL이라고도 함)를 출력하는 기능을 갖는다.
판독 선택 신호 출력 회로(101b)는 예를 들어 시프트 레지스터를 구비한다. 상기 시프트 레지스터에 의해 펄스 신호를 출력시킴으로써, 판독 선택 신호 출력 회로(101b)는 판독 선택 신호를 출력할 수 있다.
라이트 유닛(102)은 광원을 구비하고, 상기 광원이 발광함으로써 점등하는 기능을 갖는 발광 유닛이다. 또한, 라이트 유닛(102)에 광 제어 회로를 형성하고, 상기 광 제어 회로에 의해 점등시의 라이트 유닛(102)의 광의 휘도 또는 라이트 유닛(102)의 점등 타이밍을 제어하여도 좋다.
광원은 예를 들어 발광 다이오드(LED라고도 함)를 사용하여 구성할 수 있다. 발광 다이오드로서는 적외선 영역의 파장인 광(예를 들어 파장이 가시광 영역 이상 1000nm 이하인 광)을 발광하는 발광 다이오드(적외 발광 다이오드라고도 함) 또는 가시광 영역의 파장인 광(예를 들어 파장이 360nm 이상 830nm 이하인 광)을 발광하는 발광 다이오드(가시광 발광 다이오드라고도 함)를 사용할 수 있다. 가시광 발광 다이오드로서는 예를 들어 백색 발광 다이오드, 적색 발광 다이오드, 녹색 발광 다이오드, 또는 청색 발광 다이오드 중 어느 하나 또는 복수를 사용할 수 있다. 또한, 복수 색의 발광 다이오드로 광원을 구성할 수도 있다. 또한, 적외 발광 다이오드를 사용함으로써, 외광의 강도가 약한 파장 영역(예를 들어 900nm 부근)에서도 광 검출을 행할 수 있다.
광 검출 회로(103p)는 광 검출부(103)에 형성된다. 광 검출부(103)는 광을 검출하는 영역이다. 또한, 본 실시형태의 광 검출 장치에서는 광 검출부(103)에 복수의 광 검출 회로(103p)를 구비하는 구성으로 하여도 좋다.
광 검출 회로(103p)는 입사하는 광의 조도에 따른 전압인 데이터 신호를 생성하는 기능을 갖는다.
또한, 일반적으로 전압이란 2점 사이의 전위의 차이(전위차라고도 함)를 말한다. 그러나, 전압과 전위의 값은 회로도 등에서 둘 다 볼트(V)로 표시될 수 있기 때문에, 구별하기 어렵다. 그래서, 본 명세서에서는 특별히 지정하는 경우를 제외하고, 어느 1점에서 전위와 기준이 되는 전위(기준 전위라고도 함)의 전위차를 상기 1점의 전압으로서 사용하는 경우가 있다.
광 검출 회로(103p)는 리셋 신호 및 판독 선택 신호가 입력된다.
광 검출 회로(103p)는 입력된 리셋 신호에 따라 리셋 상태가 되는 기능을 갖는다. 또한, 광 검출 회로(103p)가 리셋 상태일 때, 데이터 신호는 기준 값이 된다.
또한, 광 검출 회로(103p)는 입력된 판독 선택 신호에 따라 생성한 데이터 신호를 출력하는 기능을 갖는다.
광 검출 회로(103p)는, 예를 들어 광전 변환 소자(PCE라고도 함) 및 증폭용 트랜지스터를 사용하여 구성된다.
광전 변환 소자는 광이 입사함으로써 입사한 광의 조도에 따라 전류(광전류라고도 함)가 흐르는 기능을 갖는다.
증폭용 트랜지스터는 2개의 단자와 상기 2개의 단자 사이의 도통 상태를 제어하기 위한 제어 단자를 갖는다. 증폭용 트랜지스터는 입사한 광의 조도에 따른 광전류에 따라 상기 제어 단자의 전압이 변화함으로써, 광 검출 회로(103p)의 데이터 신호의 값을 설정하는 기능을 갖는다. 따라서, 광 검출 회로(103p)로부터 출력되는 데이터 신호는 광 검출 회로(103p)에 입사한 광의 조도에 따른 값이 된다.
또한, 판독 선택용 트랜지스터를 광 검출 회로(103p)에 형성하고, 판독 선택 신호에 따라 판독 선택용 트랜지스터가 온 상태가 됨으로써, 광 검출 회로(103p)로부터 데이터 신호를 출력하는 구성으로 할 수도 있다.
판독 회로(104)는 광 검출 회로(103p)를 선택하고, 선택한 광 검출 회로(103p)로부터 데이터 신호를 판독하는 기능을 갖는다. 또한, 광 검출 회로(103p)가 복수인 경우에는 한번에 복수의 광 검출 회로(103p)를 선택하여 데이터 신호를 판독할 수도 있다.
판독 회로(104)는 예를 들어 선택 회로(예를 들어 셀렉터)를 사용하여 구성된다.
판독 회로(104)에 의해 판독된 데이터 신호는 예를 들어 도 1a에 도시하는 데이터 처리 회로(DataP라고도 함)(105)로 처리된다.
데이터 처리 회로(105)는 입력된 데이터 신호의 연산 처리를 행하는 회로이다. 데이터 처리 회로(105)는 기억 회로(예를 들어 프레임 메모리 등) 및 연산 회로를 구비한다. 기억 회로는 데이터 신호의 데이터를 기억하는 기능을 갖고, 연산 회로는 복수의 데이터 신호를 비교하는 기능을 갖는다.
또한, 데이터 처리 회로(105)는 광 검출 장치에 구비되어도 좋고, 별도로 형성된 데이터 처리 회로와 같은 기능을 갖는 데이터 처리 수단(퍼스널 컴퓨터 등)에 광 검출 장치가 전기적으로 접속된 구성으로 하여도 좋다. 데이터 처리 회로(105)를 광 검출 장치에 형성함으로써, 데이터 처리 회로(105)와 판독 회로(104)의 접속부에서의 배선 수 등을 저감할 수 있다.
다음에, 본 실시형태의 광 검출 장치의 구동 방법 예로서 도 1a에 도시하는 광 검출 장치의 구동 방법 예에 대해서 도 1b 및 도 1c를 사용하여 설명한다. 도 1b는 도 1a에 도시하는 광 검출 장치의 구동 방법 예를 설명하기 위한 플로우 차트이고, 도 1c는 도 1a에 도시하는 광 검출 장치의 구동 방법 예를 설명하기 위한 타이밍 차트이다. 또한, 여기서는 라이트 유닛(102)의 광원이 백색 발광 다이오드인 경우로서 설명한다.
도 1a에 도시하는 광 검출 장치의 구동 방법 예에서는 도 1b에 도시하는 바와 같이, 단계 S11로서 데이터 신호 DS11의 생성 동작(데이터 신호 DS11이라고도 함)을 행한다.
이 때, 도 1c의 기간 T11에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 점등 상태 및 소등 상태의 한쪽(상태 ST11이라고도 함)으로 한다.
또한, 광 검출 회로(103p)는 리셋 신호에 따라 리셋 상태가 되고, 그 후 데이터 신호 DS11을 생성하여, 판독 선택 신호에 따라 데이터 신호 DS11을 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS11을 판독한다. 판독한 데이터 신호 DS11의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 1b에 도시하는 바와 같이, 단계 S12로서 데이터 신호 DS12의 생성 동작(데이터 신호 DS12 생성이라고도 함)을 행한다.
이 때, 도 1c의 기간 T12에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 점등 상태 및 소등 상태의 다른 쪽(상태 ST12라고도 함)으로 한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS11의 생성과 마찬가지로 데이터 신호 DS12를 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS12를 판독한다. 판독한 데이터 신호 DS12의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 1b에 도시하는 바와 같이, 단계 S13으로서 복수의 데이터 신호의 비교 동작(데이터 신호 비교라고도 함)을 행한다.
이 때, 데이터 처리 회로(105)는 기억 회로에 기억된 데이터 신호 DS11의 데이터 및 데이터 신호 DS12의 데이터를 연산 회로로 비교하여, 데이터 신호 DS11 및 데이터 신호 DS12의 차분의 데이터인 차분 데이터 신호 DDS11을 생성한다. 차분 데이터 신호 DDS11은 소정의 처리를 실행하기 위한 데이터 신호로서 사용된다.
또한, 라이트 유닛(102)의 광원이 복수 색의 발광 다이오드를 구비하는 경우의 광 검출 장치의 구동 방법 예에 대해서 도 2a 및 도 2b를 사용하여 설명한다. 도 2a 및 도 2b는 도 1a에 도시하는 광 검출 장치의 구동 방법 예를 설명하기 위한 도면이며, 도 2a는 플로우 차트이고 도 2b는 타이밍 차트이다. 또한, 여기서는 일례로서 광원이 3색의 발광 다이오드를 구비하는 경우에 대해서 설명한다.
라이트 유닛(102)의 광원이 복수 색의 발광 다이오드를 구비하는 경우의 광 검출 장치의 구동 방법 예에서는 도 2a에 도시하는 바와 같이 단계 S21로서 데이터 신호 DS21의 생성 동작(데이터 신호 DS21 생성이라고도 함)을 행한다.
이 때, 도 2b의 기간 T21에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 1 점등 상태 및 소등 상태의 한쪽(상태 ST21이라고도 함)으로 한다. 또한, 제 1 점등 상태에서는 제 1 색의 발광 다이오드가 발광한다.
또한, 광 검출 회로(103p)는 리셋 신호에 따라 리셋 신호가 되고, 그 후 데이터 신호 DS21을 생성하여, 판독 선택 신호에 따라 데이터 신호 DS21을 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS21을 판독한다. 판독한 데이터 신호 DS21의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S22로서 데이터 신호 DS22의 생성 동작(데이터 신호 DS22 생성이라고도 함)을 행한다.
이 때, 도 2b의 기간 T22에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 1 점등 상태 및 소등 상태의 다른 쪽(상태 ST22라고도 함)으로 한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS21의 생성과 마찬가지로 데이터 신호 DS22를 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS22를 판독한다. 판독한 데이터 신호 DS22의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S23_1로서 복수의 데이터 신호의 비교 동작을 행한다.
이 때, 데이터 처리 회로(105)는 기억 회로에 기억된 데이터 신호 DS21의 데이터 및 데이터 신호 DS22의 데이터를 연산 회로로 비교하여, 데이터 신호 DS21 및 데이터 신호 DS22의 차분의 데이터인 차분 데이터 신호 DDS21을 생성한다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S23_2로서 데이터 신호 DS23의 생성 동작(데이터 신호 DS23 생성이라고도 함)을 행한다.
이 때, 도 2b의 기간 T23에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 2 점등 상태 및 소등 상태의 한쪽(상태 ST23이라고도 함)으로 한다. 또한, 제 2 점등 상태에서는 제 2 색의 발광 다이오드가 발광한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS21의 생성과 마찬가지로 데이터 신호 DS23을 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS23을 판독한다. 판독한 데이터 신호 DS23의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S24로서 데이터 신호 DS24의 생성 동작(데이터 신호 DS24 생성이라고도 함)을 행한다.
이 때, 도 2b의 기간 T24에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 2 점등 상태 및 소등 상태의 다른 쪽(상태 ST24라고도 함)으로 한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS21의 생성과 마찬가지로 데이터 신호 DS24를 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS24를 판독한다. 판독한 데이터 신호 DS24의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S25_1로서 복수의 데이터 신호의 비교 동작을 행한다.
이 때, 데이터 처리 회로(105)는 기억 회로에 기억된 데이터 신호 DS23의 데이터 및 데이터 신호 DS24의 데이터를 연산 회로로 비교하여, 데이터 신호 DS23 및 데이터 신호 DS24의 차분의 데이터인 차분 데이터 신호 DDS22를 생성한다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S25_2로서 데이터 신호 DS25의 생성 동작(데이터 신호 DS25 생성이라고도 함)을 행한다.
이 때, 도 2b의 기간 T25에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 3 점등 상태 및 소등 상태의 한쪽(상태 ST25라고도 함)으로 한다. 또한, 제 3 점등 상태에서는 제 3 색의 발광 다이오드가 발광한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS21의 생성과 마찬가지로 데이터 신호 DS25를 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS25를 판독한다. 판독한 데이터 신호 DS25의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S26으로서 데이터 신호 DS26의 생성 동작(데이터 신호 DS26 생성이라고도 함)을 행한다.
이 때, 도 2b의 기간 T26에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 3 점등 상태 및 소등 상태의 다른 쪽(상태 ST26이라고도 함)으로 한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS21의 생성과 마찬가지로 데이터 신호 DS26을 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS26을 판독한다. 판독한 데이터 신호 DS26의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 2a에 도시하는 바와 같이, 단계 S27로서 복수의 데이터 신호의 비교 동작을 행한다.
이 때, 데이터 처리 회로(105)는 기억 회로에 기억된 데이터 신호 DS25의 데이터 및 데이터 신호 DS26의 데이터를 연산 회로로 비교하여, 데이터 신호 DS25 및 데이터 신호 DS26의 차분의 데이터인 차분 데이터 신호 DDS23을 생성한다.
또한, 차분 데이터 신호 DDS21 내지 차분 데이터 신호 DDS23은 소정의 처리를 실행하기 위한 데이터 신호로서 사용된다.
또한, 기간 T21 내지 기간 T26은 반드시 연속하지 않아도 좋고, 각각 기간 사이에 라이트 유닛(102)이 소등 상태가 되는 기간을 설정하여도 좋다. 또한, 발광 다이오드의 종류는 3개에 한정되지 않고 복수라면 좋다.
또한, 라이트 유닛(102)의 광원이 복수 색의 발광 다이오드를 구비하는 경우의 광 검출 장치의 구동 방법의 다른 예에 대해서 도 3a 및 도 3b를 사용하여 설명한다. 도 3a 및 도 3은 도 1a에 도시하는 광 검출 장치의 구동 방법 예를 설명하기 위한 도면이며, 도 3a는 플로우 차트이고 도 3b는 타이밍 차트이다. 또한, 여기서는 일례로서 광원이 3색의 발광 다이오드를 구비하는 경우에 대해서 설명한다.
도 1a에 도시하는 광 검출 장치의 구동 방법의 다른 예에서는 도 3a에 도시하는 바와 같이 단계 S31로서 데이터 신호 DS31의 생성 동작(데이터 신호 DS31 생성이라고도 함)을 행한다.
이 때, 도 3b의 기간 T31에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 1 점등 상태(상태 ST31이라고도 함)로 한다. 또한, 제 1 점등 상태에서는 제 1 색의 발광 다이오드가 발광한다.
또한, 광 검출 회로(103p)는 리셋 신호에 따라 리셋 상태가 되고, 그 후 데이터 신호 DS31을 생성하여, 판독 선택 신호에 따라 데이터 신호 DS31을 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS31을 판독한다. 판독한 데이터 신호 DS31의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 3a에 도시하는 바와 같이, 단계 S32로서 데이터 신호 DS32의 생성 동작(데이터 신호 DS32 생성이라고도 함)을 행한다.
이 때, 도 3b의 기간 T32에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 2 점등 상태(상태 ST32라고도 함)로 한다. 또한, 제 2 점등 상태에서는 제 2 색의 발광 다이오드가 발광한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS31의 생성과 마찬가지로 데이터 신호 DS32를 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS32를 판독한다. 판독한 데이터 신호 DS32의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 3a에 도시하는 바와 같이, 단계 S33으로서 데이터 신호 DS33의 생성 동작(데이터 신호 DS33 생성이라고도 함)을 행한다.
이 때, 도 3b의 기간 T33에 도시하는 바와 같이, 라이트 유닛(102)의 상태를 제 3 점등 상태(상태 ST33이라고도 함)로 한다. 또한, 제 3 점등 상태에서는 제 3 색의 발광 다이오드가 발광한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS31의 생성과 마찬가지로 데이터 신호 DS33을 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS33을 판독한다. 판독한 데이터 신호 DS33의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
그리고, 도 3a에 도시하는 바와 같이, 단계 S41로서 데이터 신호 DS41의 생성 동작(데이터 신호 DS41 생성이라고도 함)을 행한다. 또한, 데이터 신호 DS31의 생성 동작 전 또는 데이터 신호 DS33의 생성 동작 후에 데이터 신호 DS41의 생성 동작을 행한다.
이 때, 라이트 유닛(102)의 상태를 소등 상태로 한다.
또한, 광 검출 회로(103p)는 데이터 신호 DS31의 생성과 마찬가지로 데이터 신호 DS41을 생성하여 출력한다.
또한, 판독 회로(104)는 데이터 신호 DS41을 판독한다. 판독한 데이터 신호 DS41의 데이터는 데이터 처리 회로(105)에서의 기억 회로에 기억된다.
다음에, 도 3a에 도시하는 바와 같이, 단계 S51로서 복수의 데이터 신호의 비교 동작을 행한다.
이 때, 데이터 처리 회로(105)는 기억 회로에 기억된 데이터 신호 DS31 내지 데이터 신호 DS33의 데이터 각각과 데이터 신호 DS41의 데이터를 연산 회로로 비교하여, 데이터 신호 DS31 및 데이터 신호 DS41의 차분의 데이터인 차분 데이터 신호 DDS31을 생성하고, 데이터 신호 DS32 및 데이터 신호 DS41의 차분의 데이터인 차분 데이터 신호 DDS32를 생성하고, 데이터 신호 DS33 및 데이터 신호 DS41의 차분의 데이터인 차분 데이터 신호 DDS33을 생성한다. 생성한 3개의 차분 데이터 신호는 소정의 처리를 실행하기 위한 데이터 신호로서 사용된다.
또한, 기간 T31 내지 기간 T33은 반드시 연속하지 않아도 좋고, 각각 기간 사이에 라이트 유닛(102)이 소등 상태가 되는 기간을 설정하여도 좋다.
여기서, 차분 데이터 신호를 생성하는 것의 이점에 대해서, 도 4a 내지 도 4d를 사용하여 설명한다. 도 4a 내지 도 4d는 본 실시형태의 광 검출 장치를 설명하기 위한 도면이다.
도 4a는 본 실시형태의 광 검출 장치를 설명하기 위한 모식도이다. 여기서는 일례로서 도 4a에 도시하는 바와 같이, 복수의 광 검출 회로가 형성된 광 검출부(103)의 일부의 영역(152)에 손가락(151)을 접촉시킨 경우에 대해서 생각한다. 또한, 여기서는 라이트 유닛(102)의 광원은 백색 발광 다이오드로 한다.
우선, 광 검출 장치의 라이트 유닛(102)이 점등 상태일 때의 광 검출부(103)의 선분 A-B에서의 광 강도 분포 예를 도 4b에 도시한다. 또한, 도 4b에 있어서, 가로축은 선분 A-B 위의 위치를 나타내고, 세로축은 입사하는 광의 상대 강도(intensity라고도 함)를 나타낸다. 도 4b에 도시하는 바와 같이, 라이트 유닛(102)이 점등 상태일 때, 영역(152)에 입사하는 광의 강도와, 영역(152) 이외의 영역에 입사하는 광의 강도의 차이는 작아서 손가락(151)의 반사광을 외광과 식별하기 어렵다.
또한, 라이트 유닛(102)이 소등 상태일 때의 선분 A-B에서의 광 강도 분포 예를 도 4c에 도시한다. 또한, 도 4c에 있어서, 가로축은 선분 A-B 위의 위치를 나타내고, 세로축은 입사하는 광의 상대 강도를 나타낸다. 도 4c에 도시하는 바와 같이, 라이트 유닛(102)이 소등 상태일 때, 영역(152)에 입사하는 광의 강도는 영역(152) 이외의 영역에 입사하는 광의 강도보다 더 낮아서 손가락(151)의 반사광을 검출하기 어렵다.
또한, 선분 A-B에 있어서, 라이트 유닛(102)이 점등 상태일 때의 데이터 신호 및 라이트 유닛(102)이 소등 상태일 때의 데이터 신호의 차이인 광의 강도 분포 예를 도 4d에 도시한다. 도 4d에 있어서, 가로축은 선분 A-B 위의 위치를 나타내고, 세로축은 입사하는 광의 상대 강도를 나타낸다. 도 4d에 도시하는 바와 같이, 데이터 신호의 외광의 정보가 제거되고, 영역(152)에 입사하는 광의 강도는 영역(152) 이외의 영역에 입사하는 광의 강도보다 커지고, 또한 영역(152)에 입사하는 광의 강도와 영역(152) 이와의 영역에 입사하는 광의 강도의 차이가 도 4b와 비교하여 크다. 따라서, 손가락(151)의 반사광을 외광과 식별할 수 있다.
도 1a 내지 도 4d를 사용하여 설명한 바와 같이, 본 실시형태의 광 검출 장치의 일례는 라이트 유닛 및 광 검출 회로를 구비하는 구성이고, 라이트 유닛을 점등 상태 및 소등 상태로 전환하고, 각각의 상태일 때 광 검출 회로에 의해 생성한 데이터 신호를 비교하여 차분 데이터 신호를 생성하는 것이다. 차분 데이터 신호를 생성함으로써, 광 조도에 따른 전압인 데이터 신호로부터 외광의 정보를 제거할 수 있기 때문에, 외광의 영향을 저감할 수 있다.
또한, 본 실시형태의 광 검출 장치의 일례에서는 라이트 유닛의 광원이 복수 색의 발광 다이오드인 경우라도 각각 발광 다이오드가 발광하는 점등 상태 및 소등 상태를 전환하고, 각각의 발광 다이오드의 발광 상태와 소등 상태를 비교하여 차분 데이터 신호를 생성할 수 있다. 상기 구성으로 함으로써, 예를 들어 기간마다 상이한 색의 발광 다이오드를 발광시키는 방식(필드 시퀀셜 방식이라고도 함)에 의해, 피판독물을 풀 컬러로 검출할 수도 있고, 또한 외광의 영향도 저감할 수 있다.
(실시형태 2)
본 실시형태에서는 상기 실시형태 1에 제시한 광 검출 장치의 라이트 유닛의 예에 대해서 설명한다.
본 실시형태에 제시하는 라이트 유닛의 구성 예에 대해서 도 5를 사용하여 설명한다. 도 5는 본 실시형태에 제시하는 라이트 유닛의 구성 예를 도시하는 모식도이다.
도 5에 제시하는 라이트 유닛은 광원(201)과 도광판(202)과 고정재(203)를 구비한다. 또한, 도 5에 도시하는 라이트 유닛은 광 검출부(PDTP라고도 함)(205)의 광 검출 회로와 중첩된다.
광원(201)으로서는 상기 실시형태 1에 제시하는 바와 같이, 예를 들어 발광 다이오드 등을 사용할 수 있다.
고정재(203)는 광원(201)과 도광판(202)을 고정하는 기능을 갖는다. 고정재(203)로서는 차광성을 갖는 재료를 사용하는 것이 바람직하다. 고정재(203)로서 차광성을 갖는 재료를 사용함으로써, 광원(201)으로부터 사출하는 광이 외부로 누설되는 것을 억제할 수 있다. 또한, 고정재(203)는 반드시 형성하지 않아도 좋다.
도 5에 도시하는 라이트 유닛은 광원(201)으로부터의 광을 도광판(202) 내에서 반사시킨다. 이 때, 예를 들어 도광판(202)에 손가락(204) 등 피판독물이 접함으로써 광원(201)으로부터의 광이 손가락(204)에 반사하여 광 검출부(205)의 광 검출 회로에 입사한다.
또한, 도 5에 도시하는 라이트 유닛은 예를 들어 외부로부터 제어 신호가 입력되거나 또는 제어 회로를 구비함으로써 광원(201)의 상태를 전환할 수 있다.
도 5를 사용하여 설명한 바와 같이, 본 실시형태의 라이트 유닛의 일례는 도광판을 사용하여 광원의 광을 반사시키고, 피판독물이 도광판에 접촉할 때 피판독물의 반사광이 광 검출 회로에 입사하는 구성이다. 상술한 구성으로 함으로써, 외광의 영향을 억제할 수 있다.
(실시형태 3)
본 실시형태에서는 상기 실시형태에 제시한 광 검출 장치에서의 광 검출 회로의 예에 대해서 설명한다.
본 실시형태에 제시하는 광 검출 회로의 예에 대해서 도 6a 내지 도 6f를 사용하여 설명한다. 도 6a 내지 도 6f는 본 실시형태에 제시하는 광 검출 회로의 예를 설명하기 위한 도면이다.
우선, 본 실시형태의 광 검출 회로의 구성 예에 대해서, 도 6a 내지 도 6c를 사용하여 설명한다. 도 6a 내지 도 6c는 본 실시형태에 제시하는 광 검출 회로의 구성 예를 도시하는 도면이다.
도 6a에 도시하는 광 검출 회로는 광전 변환 소자(131a)와 트랜지스터(132a)와 트랜지스터(133a)를 갖는다.
또한, 광 검출 회로에 있어서, 트랜지스터는 전계 효과 트랜지스터이며, 특별히 지정하는 경우를 제외하고 적어도 소스, 드레인, 및 게이트를 갖는다.
광전 변환 소자(131a)는 제 1 단자 및 제 2 단자를 갖고 광전 변환 소자(131a)의 제 1 단자에는 리셋 신호가 입력된다.
트랜지스터(132a)의 게이트는 광전 변환 소자(131a)의 제 2 단자에 전기적으로 접속된다.
트랜지스터(133a)의 소스 및 드레인의 한쪽은 트랜지스터(132a)의 소스 및 드레인의 한쪽에 전기적으로 접속되고, 트랜지스터(133a)의 게이트에는 판독 선택 신호가 입력된다.
또한, 트랜지스터(132a)의 소스 및 드레인의 다른 쪽, 및 트랜지스터(133a)의 소스 및 드레인의 다른 쪽의 둘 중의 하나에는 전압 Va가 입력된다.
또한, 도 6a에 도시하는 광 검출 회로는 트랜지스터(132a)의 소스 및 드레인의 다른 쪽의 전압, 및 트랜지스터(133a)의 소스 및 드레인의 다른 쪽의 전압의 둘 중의 다른 하나를 데이터 신호로서 출력한다.
도 6b에 도시하는 광 검출 회로는 광전 변환 소자(131b)와 트랜지스터(132b)와 트랜지스터(133b)와 트랜지스터(134)와 트랜지스터(135)를 갖는다.
광전 변환 소자(131b)는 제 1 단자 및 제 2 단자를 가지며, 광전 변환 소자(131b)의 제 1 단자에는 전압 Vb가 입력된다.
또한, 전압 Va 및 전압 Vb의 한쪽은 고전원 전압 Vdd이고, 전압 Va 및 전압 Vb의 다른 쪽은 저전원 전압 Vss이다. 고전원 전압 Vdd는 상대적으로 저전원 전압 Vss보다 높은 값의 전압이고, 저전원 전압 Vss는 상대적으로 고전원 전압 Vdd보다 낮은 값의 전압이다. 전압 Va 및 전압 Vb의 값은 예를 들어 트랜지스터의 극성 등에 의해 서로 바꿀 수 있다. 또한, 전압 Va 및 전압 Vb의 차이가 전원 전압이 된다.
트랜지스터(134)의 게이트에는 축적 제어 신호(신호 TX라고도 함)가 입력되고, 트랜지스터(134)의 소스 및 드레인의 한쪽은 광전 변환 소자(131b)의 제 2 단자에 전기적으로 접속된다.
트랜지스터(132b)의 게이트는 트랜지스터(134)의 소스 및 드레인의 다른 쪽에 전기적으로 접속된다.
트랜지스터(135)의 게이트에는 리셋 신호가 입력되고, 트랜지스터(135)의 소스 및 드레인의 한쪽에는 전압 Va가 입력되고, 트랜지스터(135)의 소스 및 드레인의 다른 쪽은 트랜지스터(134)의 소스 및 드레인의 다른 쪽에 전기적으로 접속된다.
트랜지스터(133b)의 게이트에는 판독 선택 신호가 입력되고, 트랜지스터(133b)의 소스 및 드레인의 한쪽은 트랜지스터(132b)의 소스 및 드레인의 한쪽에 전기적으로 접속된다.
또한, 트랜지스터(132b)의 소스 및 드레인의 다른 쪽, 및 트랜지스터(133b)의 소스 및 드레인의 다른 쪽의 둘 중의 하나에는 전압 Va가 입력된다.
또한, 도 6b에 도시하는 광 검출 회로는 트랜지스터(132b)의 소스 및 드레인의 다른 쪽의 전압, 및 트랜지스터(133b)의 소스 및 드레인의 다른 쪽의 전압의 둘 중의 다른 하나를 데이터 신호로서 출력한다.
도 6c에 도시하는 광 검출 회로는 광전 변환 소자(131c)와 트랜지스터(132c)와 용량 소자(136)를 갖는다.
광전 변환 소자(131c)는 제 1 단자 및 제 2 단자를 가지며, 광전 변환 소자(131c)의 제 1 단자는 리셋 신호가 입력된다.
용량 소자(136)는 제 1 단자 및 제 2 단자를 가지며, 용량 소자(136)의 제 1 단자는 판독 선택 신호가 입력되고, 용량 소자(136)의 제 2 단자는 광전 변환 소자(131c)의 제 2 단자에 전기적으로 접속된다.
트랜지스터(132c)의 게이트는 광전 변환 소자(131c)의 제 2 단자에 전기적으로 접속되고, 트랜지스터(132c)의 소스 및 드레인의 한쪽에는 전압 Va가 입력된다.
또한, 도 6c에 도시하는 광 검출 회로는 트랜지스터(132c)의 소스 및 드레인의 다른 쪽의 전압을 데이터 신호로서 출력한다.
또한, 도 6a 내지 도 6c에 도시하는 광 검출 회로의 각 구성 요소에 대해서 설명한다.
광전 변환 소자(131a) 내지 광전 변환 소자(131c)는 광이 입사함으로써, 입사한 광의 조도에 따른 전류를 생성하는 기능을 갖는다. 광전 변환 소자(131a) 내지 광전 변환 소자(131c)로서는, 예를 들어 포토 다이오드 또는 포토 트랜지스터 등을 사용할 수 있다. 포토 다이오드의 경우, 포토 다이오드의 애노드(anode) 및 캐소드(cathode)의 한쪽이 광전 변환 소자의 제 1 단자에 상당하고, 포토 다이오드의 애노드 및 캐소드의 다른 쪽이 광전 변환 소자의 제 2 단자에 상당하고, 포토 트랜지스터의 경우, 포토 트랜지스터의 소스 및 드레인의 한쪽이 광전 변환 소자의 제 1 단자에 상당하고, 포토 트랜지스터의 소스 및 드레인의 다른 쪽이 광전 변환 소자의 제 2 단자에 상당한다.
트랜지스터(132a) 내지 트랜지스터(132c)는 광 검출 회로의 데이터 신호의 값을 설정하는 증폭용 트랜지스터로서의 기능을 갖는다.
트랜지스터(132a) 내지 트랜지스터(132c)로서는 예를 들어 채널이 형성되고, 원소 주기율표의 14족 반도체(실리콘 등)를 함유한 반도체층 또는 산화물 반도체층을 포함한 트랜지스터를 사용할 수 있다. 또한, 채널이 형성되는 층을 채널 형성층이라고도 한다.
상기 산화물 반도체층은 진성(I형이라고도 함), 또는 실질적으로 진성인 반도체층이며, 캐리어 수가 매우 적고, 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만이다.
또한, 채널 형성층으로서의 기능을 갖는 상기 산화물 반도체층을 포함하는 트랜지스터의 오프 전류는 채널 폭 1㎛당 10aA(1×10-17A) 이하, 바람직하게는 1aA(1×10-18A) 이하, 더 바람직하게는 10zA(1×10-20A) 이하, 더 바람직하게는 1zA(1×10-21A) 이하, 더 바람직하게는 100yA(1×10-22A) 이하이다.
트랜지스터(134)는 축적 제어 신호에 따라 온(on) 상태 또는 오프(off) 상태가 됨으로써, 트랜지스터(132b)의 게이트 전압을 광전 변환 소자(131b)로 생성되는 광전류에 따른 전압으로 하는지 여부를 제어하는 축적 제어 트랜지스터로서의 기능을 갖는다. 축적 제어 신호는 예를 들어 시프트 레지스터를 사용하여 생성할 수 있다. 또한, 본 실시형태의 광 검출 회로에는 트랜지스터(134)를 반드시 형성하지 않아도 좋지만, 트랜지스터(134)를 형성함으로써 트랜지스터(132b)의 게이트가 부유 상태일 때, 일정 기간 동안 트랜지스터(132b)의 게이트 전압의 값을 유지할 수 있다.
트랜지스터(135)는 리셋 신호에 따라 온 상태 또는 오프 상태가 됨으로써, 트랜지스터(132b)의 게이트 전압을 전압 Va에 리셋하는지 여부를 제어하는 리셋용 트랜지스터로서의 기능을 갖는다. 또한, 본 실시형태의 광 검출 회로에서는 트랜지스터(135)를 반드시 형성하지 않아도 좋지만, 트랜지스터(135)를 형성함으로써 트랜지스터(132b)의 게이트 전압의 값을 원하는 전압으로 리셋할 수 있다.
또한, 트랜지스터(134) 및 트랜지스터(135)로서는 예를 들어 트랜지스터(132a) 내지 트랜지스터(132c)에 적용할 수 있는 산화물 반도체층을 포함한 트랜지스터를 사용할 수 있다. 상기 산화물 반도체층을 포함한 트랜지스터를 사용함으로써, 트랜지스터(134) 또는 트랜지스터(135)의 누설 전류로 인한 트랜지스터(132b)의 게이트 전압의 변동을 억제할 수 있다.
트랜지스터(133a) 및 트랜지스터(133b)는 판독 선택 신호에 따라 온 상태 또는 오프 상태가 됨으로써, 광 검출 회로로부터 데이터 신호를 출력하는지 여부를 제어하는 판독 선택용 트랜지스터로서의 기능을 갖는다. 트랜지스터(133a) 및 트랜지스터(133b)로서는 예를 들어 트랜지스터(132a) 내지 트랜지스터(132c)에 적용할 수 있는 트랜지스터를 사용할 수 있다.
다음에, 도 6a 내지 도 6c에 도시하는 광 검출 회로의 구동 방법 예에 대해서 설명한다.
우선, 도 6a에 도시하는 광 검출 회로의 구동 방법 예에 대해서, 도 6d를 사용하여 설명한다. 도 6d는 도 6a에 도시하는 광 검출 회로의 구동 방법의 일례를 설명하기 위한 도면이며, 리셋 신호, 판독 선택 신호, 광전 변환 소자(131a), 및 트랜지스터(133a)의 각각의 상태를 도시한다. 또한, 여기서는 일례로서 광전 변환 소자(131a)가 포토 다이오드인 경우에 대해서 설명한다.
도 6a에 도시하는 광 검출 회로의 구동 방법의 일례에서는, 우선 기간 T41에서 리셋 신호의 펄스가 입력된다.
이 때, 광전 변환 소자(131a)는 순방향으로 전류가 흐르는 상태(상태 ST51이라고도 함)가 되어, 트랜지스터(133a)가 오프 상태가 된다.
또한, 이 때, 트랜지스터(132a)의 게이트 전압은 일정한 값으로 리셋된다.
다음에, 리셋 신호의 펄스가 입력된 후의 기간 T42에서, 광전 변환 소자(131a)는 역방향으로 전압이 인가된 상태(상태 ST52라고도 함)가 되어, 트랜지스터(133a)는 그대로 오프 상태가 유지된다.
이 때, 광전 변환 소자(131a)에 입사한 광의 조도에 따라 광전 변환 소자(131a)의 제 1 단자 및 제 2 단자 사이에 광전류가 흐른다. 그리고, 광전류에 따라 트랜지스터(132a)의 게이트 전압의 값이 변화한다.
다음에, 기간 T43에서, 판독 선택 신호의 펄스가 입력된다.
이 때, 광전 변환 소자(131a)는 상태 ST52가 그대로 유지되어, 트랜지스터(133a)가 온 상태가 되고, 트랜지스터(132a)의 소스 및 드레인, 및 트랜지스터(133a)의 소스 및 드레인을 통하여 전류가 흘러서, 도 6a에 도시하는 광 검출 회로는 트랜지스터(132a)의 소스 및 드레인의 다른 쪽, 및 트랜지스터(133a)의 소스 및 드레인의 다른 쪽의 둘 중의 다른 하나의 전압을 데이터 신호로서 출력한다. 상술한 내용이 도 6a에 도시하는 광 검출 회로의 구동 방법 예이다.
다음에, 도 6b에 도시하는 광 검출 회로의 구동 방법 예에 대해서, 도 6e를 사용하여 설명한다. 도 6e는 도 6b에 도시하는 광 검출 회로의 구동 방법 예를 설명하기 위한 도면이다.
도 6b에 도시하는 광 검출 회로의 구동 방법 예에서는 우선 기간 T51에서 리셋 신호의 펄스가 입력되고, 기간 T51부터 기간 T52까지 축적 제어 신호의 펄스가 입력된다. 또한, 기간 T51에서, 리셋 신호의 펄스를 입력하기 시작하는 타이밍은 축적 제어 신호의 펄스를 입력하기 시작하는 타이밍보다 빨라도 좋다.
또한, 기간 T51에서, 광전 변환 소자(131b)가 상태 ST51이 되어 트랜지스터(134)가 온 상태가 됨으로써, 트랜지스터(132b)의 게이트 전압은 전압 Va와 같은 값으로 리셋된다.
또한, 리셋 신호의 펄스가 입력된 후의 기간 T52에서 광전 변환 소자(131b)가 상태 ST52가 되어, 트랜지스터(134)는 그대로 온 상태가 유지되고 트랜지스터(135)는 오프 상태가 된다.
이 때, 광전 변환 소자(131b)에 입사한 광의 조도에 따라 광전 변환 소자(131b)의 제 1 단자 및 제 2 단자 사이에 광전류가 흐른다. 또한, 광전류에 따라 트랜지스터(132b)의 게이트 전압의 값이 변화한다.
또한, 축적 제어 신호가 입력된 후의 기간 T53에서 트랜지스터(134)가 오프 상태가 된다.
이 때, 트랜지스터(132b)의 게이트 전압은 기간 T52에서의 광전 변환 소자(131b)의 광전류에 따른 값으로 유지된다. 또한, 기간 T53은 반드시 설정하지 않아도 좋지만, 기간 T53을 설정함으로써 광 검출 회로에서 데이터 신호를 출력하는 타이밍을 적절히 설정할 수 있고, 예를 들어 복수의 광 검출 회로에서 각각 데이터 신호를 출력하는 타이밍을 적절히 설정할 수 있다.
또한, 기간 T54에서 판독 선택 신호의 펄스가 입력된다.
이 때, 광전 변환 소자(131b)는 상태 ST52가 그대로 유지되고, 트랜지스터(133b)는 온 상태가 된다.
또한, 이 때 트랜지스터(132b)의 소스 및 드레인, 및 트랜지스터(133b)의 소스 및 드레인을 통하여 전류가 흐르고, 도 6b에 도시하는 광 검출 회로는 트랜지스터(132b)의 소스 및 드레인의 다른 쪽, 및 트랜지스터(133b)의 소스 및 드레인의 다른 쪽의 둘 중의 다른 하나의 전압을 데이터 신호로서 출력한다. 상술한 내용이 도 6b에 도시하는 광 검출 회로의 구동 방법 예이다.
다음에, 도 6c에 도시하는 광 검출 회로의 구동 방법 예에 대해서 도 6f를 사용하여 설명한다. 도 6f는 도 6c에 도시하는 광 검출 회로의 구동 방법 예를 설명하기 위한 도면이다.
도 6c에 도시하는 광 검출 회로의 구동 방법 예에서는, 우선 기간 T61에서 리셋 신호의 펄스가 입력된다.
이 때, 광전 변환 소자(131c)가 상태 ST51이 되어, 트랜지스터(132c)의 게이트 전압은 일정 값으로 리셋된다.
다음에, 리셋 신호의 펄스가 입력된 후의 기간 T62에서 광전 변환 소자(131c)가 상태 ST52가 된다.
이 때, 광전 변환 소자(131c)에 입사한 광의 조도에 따라 광전 변환 소자(131c)의 제 1 단자 및 제 2 단자 사이에 광전류가 흐른다. 또한, 광전류에 따라 트랜지스터(132c)의 게이트 전압이 변화한다.
다음에, 기간 T63에서 판독 선택 신호의 펄스가 입력된다.
이 때, 광전 변환 소자(131c)는 상태 ST52가 그대로 유지되어, 트랜지스터(132c)의 소스 및 드레인 사이에 전류가 흐르고, 도 6c에 도시하는 광 검출 회로는 트랜지스터(132c)의 소스 및 드레인의 다른 쪽의 전압을 데이터 신호로서 출력한다. 상술한 내용이 도 6c에 도시하는 광 검출 회로의 구동 방법 예이다.
도 6a 내지 도 6f를 사용하여 설명한 바와 같이, 본 실시형태의 광 검출 회로는 광전 변환 소자 및 증폭용 트랜지스터를 갖고, 판독용 선택 신호에 따라 데이터 신호를 출력하는 광 검출 회로를 갖는 구성이다. 상술한 구성으로 함으로써, 기간마다 데이터 신호를 생성할 수 있다.
(실시형태 4)
본 실시형태에서는 정보를 출력할 수 있고 광이 입사함으로써 정보를 입력할 수 있는 광 검출 장치에 대해서 설명한다. 또한, 정보를 출력할 수 있고 광이 입사함으로써 정보를 입력할 수 있는 광 검출 장치를 입출력 장치라고도 한다.
본 실시형태에 제시하는 광 검출 장치의 예에 대해서 도 7a 및 도 7b를 사용하여 설명한다. 도 7a 및 도 7b는 본 실시형태에 제시하는 광 검출 장치의 예를 설명하기 위한 도면이다.
우선 본 실시형태에 제시하는 광 검출 장치의 구성 예에 대해서 도 7a를 사용하여 설명한다. 도 7a는 본 실시형태에 제시하는 광 검출 장치의 구성 예를 도시하는 블록도이다.
도 7a에 도시하는 광 검출 장치는 표시 선택 신호 출력 회로(DSELOUT라고도 함)(301)와, 표시 데이터 신호 출력 회로(DDOUT라고도 함)(302)와, 리셋 신호 출력 회로(RSTOUT)(303a)와, 판독 선택 신호 출력 회로(RSELOUT라고도 함)(303b)와, 라이트 유닛(304)과, X개(X는 자연수)의 표시 회로(DISP라고도 함)(305k)와, Y개(Y는 자연수)의 광 검출 회로(305p)와, 판독 회로(306)를 구비한다.
표시 선택 신호 출력 회로(301)는 복수의 표시 선택 신호(신호 DSEL이라고도 함)를 출력하는 기능을 갖는다.
표시 선택 신호 출력 회로(301)는 예를 들어 시프트 레지스터를 구비한다. 상기 시프트 레지스터로 펄스 신호를 출력함으로써, 표시 선택 신호 출력 회로(301)는 표시 선택 신호를 출력할 수 있다.
표시 데이터 신호 출력 회로(302)에는 화상 신호가 입력된다. 표시 데이터 신호 출력 회로(302)는 입력된 화상 신호를 바탕으로 표시 데이터 신호(신호 DD라고도 함)를 생성하고, 생성한 표시 데이터 신호를 출력하는 기능을 갖는다.
표시 데이터 신호 출력 회로(302)는 예를 들어 시프트 레지스터, 기억 회로, 및 아날로그 스위치를 구비한다. 시프트 레지스터로 펄스 신호를 출력하고, 펄스 신호에 따라 화상 신호(신호 IMG라고도 함)의 데이터를 기억 회로에 기억하고, 아날로그 스위치를 온 상태로 함으로써, 표시 데이터 신호 출력 회로(302)는 기억한 화상 신호의 데이터를 표시 데이터로서 출력할 수 있다.
리셋 신호 출력 회로(303a)는 리셋 신호를 출력하는 기능을 갖는다.
리셋 신호 출력 회로(303a)는 예를 들어 상기 실시형태 1에 제시하는 리셋 신호 출력 회로와 같은 구성으로 할 수 있다.
판독 선택 신호 출력 회로(303b)는 판독 선택 신호를 출력하는 기능을 갖는다.
판독 선택 신호 출력 회로(303b)는 예를 들어 상기 실시형태 1에 제시하는 판독 선택 신호 출력 회로와 같은 구성으로 할 수 있다.
라이트 유닛(304)은 광원을 구비하고 광원이 발광함으로써 점등하는 기능을 갖는다.
라이트 유닛(304)은 예를 들어 상기 실시형태 1 또는 실시형태 2에 제시하는 라이트 유닛과 같은 구성으로 할 수 있다.
또한, 라이트 유닛(304)과 별도로 상기 실시형태 2에 제시하는 구성의 라이트 유닛을 형성하여도 좋다. 예를 들어 라이트 유닛(304)의 광원이 복수 색의 발광 다이오드를 구비하는 구성으로 하고, 다른 라이트 유닛의 광원이 적외발광 다이오드를 구비하는 구성으로 함으로써, 풀 컬러로 표시를 행하고 높은 검출 정밀도로 광을 검출할 수 있다.
표시 회로(305k)에는 표시 선택 신호가 입력되고, 입력된 표시 선택 신호에 따라 표시 데이터 신호가 입력된다. 표시 회로(305k)는 입력된 표시 데이터 신호에 따른 표시 상태가 되는 기능을 갖는다.
표시 회로(305k)는 예를 들어 선택용 트랜지스터 및 표시 소자를 구비한다. 상기 선택용 트랜지스터는 표시 선택 신호에 따라 온 상태 또는 오프 상태가 됨으로써, 표시 소자에 표시 데이터 신호를 출력하는지 여부를 제어하는 기능을 갖고, 표시 소자는 입력된 표시 데이터 신호에 따른 표시 상태가 되는 기능을 갖는다.
표시 소자로서는 예를 들어 액정 소자 또는 발광 소자 등을 사용할 수 있다. 액정 소자는 전압이 인가됨으로써 광의 투과율이 변화하는 소자이고, 발광 소자는 전류 또는 전압에 따라 휘도가 제어되는 소자이다. 발광 소자로서는 일렉트로루미네선스 소자(EL 소자 또는 전계 발광 소자라고도 함) 등을 사용할 수 있다.
여기서, 표시 회로(305k)의 회로 구성 예에 대해서 도 7b를 사용하여 설명한다. 도 7b는 도 7a에 도시하는 광 검출 장치의 표시 회로의 회로 구성 예를 도시하는 도면이다.
도 7b에 도시하는 표시 회로는 트랜지스터(341)와 액정 소자(342)를 구비한다.
트랜지스터(341)의 소스 및 드레인의 한쪽에는 표시 데이터 신호가 입력되고, 트랜지스터(341)의 게이트에는 표시 선택 신호가 입력된다.
액정 소자(342)는 제 1 단자 및 제 2 단자를 갖고, 액정 소자(342)의 제 1 단자는 트랜지스터(341)의 소스 및 드레인의 다른 쪽에 전기적으로 접속되고, 액정 소자(342)의 제 2 단자에는 공통 전압이 입력된다. 액정 소자(342)는 제 1 단자로서의 기능을 갖는 화소 전극, 제 2 단자로서의 기능을 갖는 공통 전극, 및 액정으로 구성된다.
또한, 액정으로서는 예를 들어 전기 제어 복굴절형 액정(ECB형 액정이라고도 함), 2색성 색소를 첨가한 액정(GH 액정이라고도 함), 고분자 분산형 액정, 또는 디스코틱(discotic) 액정 등을 사용할 수 있다. 또한, 액정으로서는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상을 나타내는 액정은 예를 들어 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물로 구성된다. 블루상을 나타내는 액정은 응답 속도가 1msec 이하로 짧고 광학적 등방성을 갖기 때문에, 배향 처리가 필요없고 시야각 의존성이 작다. 따라서, 블루상을 나타내는 액정을 사용함으로써, 동작 속도를 향상시킬 수 있다.
또한, 표시 회로에 용량 소자를 형성하여도 좋다. 용량 소자는 제 1 단자 및 제 2 단자를 갖고, 용량 소자의 제 1 단자는 트랜지스터(341)의 소스 및 드레인의 다른 쪽에 전기적으로 접속되고, 용량 소자의 제 2 단자에는 공통 전압이 입력된다.
용량 소자는 유지 용량으로서의 기능을 가지며, 제 1 단자의 일부 또는 전부로서의 기능을 갖는 제 1 전극과 제 2 단자의 일부 또는 전부로서의 기능을 갖는 제 2 전극과 유전체를 포함한다. 용량 소자의 용량은 트랜지스터(341)의 오프 전류 등을 고려하여 설정하면 좋다.
또한, 표시 회로(305k)가 도 7b의 구성인 경우의 광 검출 장치의 표시 방식을 투과형, 반투과형, 또는 반사형으로 할 수 있다. 또한, 표시 회로(305k)가 도 7b의 구성인 경우의 광 검출 장치의 표시 방식으로서는 예를 들어 TN(Twisted Nematic) 모드, IPS(In Plane Switching) 모드, STN(Super Twisted Nematic) 모드, VA(Vertical Alignment) 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드, 또는 FFS(Fringe Field Switching) 모드 등을 사용하여도 좋다.
광 검출 회로(305p)는 화소부(305)에 형성된다. 광 검출 회로(305p)는 입사하는 광의 조도에 따른 전압을 생성하는 기능을 갖는다. 또한, 광 검출 회로(305p)에는 리셋 신호 및 판독 선택 신호가 입력된다. 또한, 광 검출 회로(305p)는 리셋 신호에 따라 리셋 신호가 되는 기능을 갖는다. 또한, 광 검출 회로(305p)는 판독 선택 신호에 따라 데이터 신호를 출력하는 기능을 갖는다.
광 검출 회로(305p)는 예를 들어 상기 실시형태 1의 광 검출 장치의 광 검출 회로(예를 들어 도 1a에 도시하는 광 검출 회로(103p))와 같은 구성으로 할 수 있고 광 검출 회로(305p)로서는 예를 들어 상기 실시형태 3에 도시하는 광 검출 회로를 사용할 수 있다.
또한, 1개 이상의 표시 회로(305k)에 의해 화소가 형성된다. 또한, 1개 이상의 표시 회로(305k) 및 1개 이상의 광 검출 회로(305p)로 화소를 구성하여도 좋다.
판독 회로(306)는 광 검출 회로(305p)를 선택하고, 선택한 광 검출 회로(305p)로부터 데이터 신호를 판독하는 기능을 갖는다.
판독 회로(306)는 예를 들어 상기 실시형태 1의 광 검출 회로의 판독 회로와 같은 구성으로 할 수 있다.
판독 회로(306)에 의해 판독된 데이터 신호는 예를 들어 도 7a에 도시하는 바와 같이, 데이터 처리 회로(307)로 처리된다.
데이터 처리 회로(307)는 입력된 데이터 신호의 연산 처리를 행하는 회로이다. 데이터 처리 회로(307)는 상기 실시형태 1에 제시하는 데이터 처리 회로와 같은 구성으로 할 수 있다.
다음에, 본 실시형태의 광 검출 장치의 구동 방법 예로서 도 7a에 도시하는 광 검출 장치의 구동 방법 예에 대해서 설명한다. 또한, 여기서는 일례로서 표시 회로(305k)의 구성을 도 7b에 도시하는 구성으로 하고, 라이트 유닛(304)의 광원이 적색, 녹색, 청색의 3색의 발광 다이오드를 구비하는 경우에 대해서 설명한다.
예를 들어 도 7a에 도시하는 광 검출 장치의 구동 방법은 판독 동작 및 표시 동작으로 나누어진다.
판독 동작에서는 상기 실시형태 1에 제시하는 광 검출 장치와 마찬가지로 라이트 유닛(304)의 상태가 제 1 점등 상태 내지 제 3 점등 상태가 되고, 각각의 상태일 때, 광 검출 회로(305p)에 의해 데이터 신호를 생성하고 판독 회로(306)에 의해 데이터 신호를 판독하여, 데이터 처리 회로(307)에서 제 1 점등 상태 내지 제 3 점등 상태의 데이터 신호와 소등 상태의 데이터 신호를 비교한다. 자세한 설명에 대해서는 상기 실시형태 1의 설명을 인용한다.
또한, 표시 동작에서는 라이트 유닛(304)의 상태가 제 1 점등 상태, 제 2 점등 상태, 제 3 점등 상태로 순차적으로 전환하고, 각 점등 상태에서 표시 선택 신호에 따라 트랜지스터(341)가 온 상태가 된다. 이 때, 액정 소자(342)에 표시 데이터 신호에 따른 전압이 인가되고, 액정 소자(342)는 인가되는 전압에 따른 표시 상태가 된다. 그 후, 표시 선택 신호에 따라 트랜지스터(341)가 오프 상태가 된다. 또한, 하나 전의 판독 기간에서 생성한 데이터 신호를 표시 데이터 신호에 반영시켜 표시 기간에서 표시 동작을 행하여도 좋다.
도 7a 및 도 7b를 사용하여 설명한 바와 같이, 본 실시형태의 광 검출 장치는 표시 회로 및 광 검출 회로를 구비하는 구성이다. 상기 구성으로 함으로써, 광 검출 회로에 의해 생성한 데이터 신호에 따라 표시 회로의 표시 상태를 설정할 수 있기 때문에, 예를 들어 터치 패널로서 기능시킬 수도 있다.
또한, 본 실시형태의 광 검출 장치는 광원이 복수 색의 발광 다이오드를 구비하는 구성으로 함으로써, 예를 들어 필드 시퀀셜 방식으로 표시 동작 및 판독 동작을 행할 수도 있다. 이로써, 컬러 필터를 사용하지 않아도 풀 컬러로 표시 동작 및 판독 동작을 행할 수 있고, 화소의 표시 회로 수를 저감할 수 있다.
(실시형태 5)
본 실시형태에서는 상기 실시형태에 제시한 산화물 반도체층을 포함하는 트랜지스터에 적용할 수 있는 트랜지스터에 대해서 설명한다.
본 실시형태에 제시하는 산화물 반도체층을 포함하는 트랜지스터는 고순도화함으로써, 진성(I형이라고도 함), 또는 실질적으로 진성으로 한 산화물 반도체층을 갖는 트랜지스터이다. 고순도화란 산화물 반도체층 내의 수소를 극력 배제하는 것, 및 산화물 반도체층에 산소를 공급하여 산화물 반도체층 내의 산소 결핍에 기인한 결함을 저감하는 것을 포함하는 개념이다.
본 실시형태의 트랜지스터의 구조 예에 대해서 도 8a 내지 도 8d를 사용하여 설명한다. 도 8a 내지 도 8d는 본 실시형태의 트랜지스터의 구조 예를 도시하는 단면 모식도이다.
도 8a에 도시하는 트랜지스터는 보텀 게이트 구조 트랜지스터의 하나이며, 역 스태거(inverted staggered)형 트랜지스터라고도 한다.
도 8a에 도시하는 트랜지스터는 도전층(401a)과 절연층(402a)과 산화물 반도체층(403a)과 도전층(405a)과 도전층(406a)을 포함한다.
도전층(401a)은 기판(400a) 위에 형성되고, 절연층(402a)은 도전층(401a) 위에 형성되고, 산화물 반도체층(403a)은 절연층(402a)을 사이에 두고 도전층(401a) 위에 형성되고, 도전층(405a) 및 도전층(406a)은 산화물 반도체층(403a)의 일부 위에 각각 형성된다.
또한, 도 8a에 있어서, 트랜지스터의 산화물 반도체층(403a)의 상면의 일부(상면에 도전층(405a) 및 도전층(406a)이 형성되지 않은 부분)는 산화물 절연층(407a)에 접한다.
도 8b에 도시하는 트랜지스터는 보텀 게이트 구조의 한가지인 채널 보호형(채널 스톱형이라고도 함) 트랜지스터이며, 역 스태거형 트랜지스터라고도 한다.
도 8b에 도시하는 트랜지스터는 도전층(401b)과 절연층(402b)과 산화물 반도체층(403b)과 절연층(427)과 도전층(405b)과 도전층(406b)을 포함한다.
도전층(401b)은 기판(400b) 위에 형성되고, 절연층(402b)은 도전층(401b) 위에 형성되고, 산화물 반도체층(403b)은 절연층(402b)을 사이에 두고 도전층(401b) 위에 형성되고, 절연층(427)은 절연층(402b) 및 산화물 반도체층(403b)을 사이에 두고 도전층(401b) 위에 형성되고, 도전층(405b) 및 도전층(406b)은 절연층(427)을 사이에 두고 산화물 반도체층(403b)의 일부 위에 각각 형성된다. 또한, 도전층(401b)을 산화물 반도체층(403b)의 전체와 겹치는 구조로 할 수도 있다. 도전층(401b)을 산화물 반도체층(403b)의 전체와 겹치는 구조로 함으로써, 산화물 반도체층(403b)에 대한 광의 입사를 억제할 수 있다. 또한, 이것에 한정되지 않고, 도전층(401b)을 산화물 반도체층(403b)의 일부와 겹치는 구조로 할 수도 있다.
도 8c에 도시하는 트랜지스터는 보텀 게이트 구조의 트랜지스터의 하나이다.
도 8c에 도시하는 트랜지스터는 도전층(401c)과 절연층(402c)과 산화물 반도체층(403c)과 도전층(405c)과 도전층(406c)을 포함한다.
도전층(401c)은 기판(400c) 위에 형성되고, 절연층(402c)은 도전층(401c) 위에 형성되고, 도전층(405c) 및 도전층(406c)은 절연층(402c)의 일부 위에 형성되고, 산화물 반도체층(403c)은 절연층(402c), 도전층(405c), 및 도전층(406c)을 사이에 두고 도전층(401c) 위에 형성된다. 또한, 도전층(401c)을 산화물 반도체층(403c)의 전체와 겹치는 구조로 할 수도 있다. 도전층(401c)을 산화물 반도체층(403c)의 전체와 겹치는 구조로 함으로써, 산화물 반도체층(403c)에 대한 광의 입사를 억제할 수 있다. 또한, 이것에 한정되지 않고, 도전층(401c)을 산화물 반도체층(403c)의 일부와 겹치는 구조로 할 수도 있다.
또한, 도 8c에 있어서, 트랜지스터의 산화물 반도체층(403c)의 상면 및 측면은 산화물 절연층(407c)에 접한다.
또한, 도 8a 내지 도 8c에 있어서, 산화물 반도체층 위에 보호 절연층이 형성되어도 좋다.
또한, 도 8d에 도시하는 트랜지스터는 톱 게이트 구조의 트랜지스터의 하나이다.
도 8d에 도시하는 트랜지스터는 도전층(401d), 절연층(402d), 산화물 반도체층(403d), 도전층(405d), 및 도전층(406d)을 포함한다.
산화물 반도체층(403d)은 절연층(447)을 사이에 두고 기판(400d) 위에 형성되고, 도전층(405d) 및 도전층(406d)은 각각 산화물 반도체층(403d)의 일부 위에 형성되고, 절연층(402d)은 산화물 반도체층(403d), 도전층(405d), 및 도전층(406d) 위에 형성되고, 도전층(401d)은 절연층(402d)을 사이에 두고 산화물 반도체층(403d) 위에 형성된다.
또한, 도 8a 내지 도 8d에 도시하는 각 구성 요소에 대해서 설명한다.
기판(400a) 내지 기판(400d)으로서는 예를 들어 바륨보로실리케이트 유리나 알루미노보로실리케이트 유리 등의 유리 기판을 사용할 수 있다.
또한, 기판(400a) 내지 기판(400d)으로서 결정화 유리를 사용할 수도 있다. 또한, 기판(400a) 내지 기판(400d)으로서 플라스틱 기판을 사용할 수도 있다.
절연층(447)은 기판(400d)으로부터 불순물 원소가 확산되는 것을 방지하는 하지막으로서의 기능을 갖는다. 절연층(447)으로서는 예를 들어 질화실리콘층, 산화실리콘층, 질화산화실리콘층, 산화질화실리콘층, 산화알루미늄층, 또는 산화질화알루미늄층을 사용할 수 있다. 또한, 절연층(447)에 적용할 수 있는 재료의 층을 적층함으로써 절연층(447)을 구성할 수도 있다. 또한, 절연층(447)으로서 차광성을 갖는 재료의 층과, 상기 절연층(447)에 적용할 수 있는 재료의 층의 적층을 사용할 수도 있다. 또한, 차광성을 갖는 재료의 층을 사용하여 절연층(447)을 구성함으로써, 산화물 반도체층(403d)에 대한 광의 입사를 억제할 수 있다.
또한, 도 8a 내지 도 8c에 도시하는 트랜지스터에 있어서, 도 8d에 도시하는 트랜지스터와 마찬가지로 기판과 게이트 전극으로서의 기능을 포함하는 도전층 사이에 절연층을 형성하여도 좋다.
도전층(401a) 내지 도전층(401d)의 각각은 트랜지스터의 게이트 전극으로서의 기능을 갖는다. 도전층(401a) 내지 도전층(401d)으로서는 예를 들어 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료의 층을 사용할 수 있다. 또한, 도전층(401a) 내지 도전층(401d)의 형성에 적용할 수 있는 재료의 층을 적층함으로써, 도전층(401a) 내지 도전층(401d)을 구성할 수도 있다.
절연층(402a) 내지 절연층(402d)의 각각은 트랜지스터의 게이트 절연층으로서의 기능을 갖는다. 절연층(402a) 내지 절연층(402c)으로서는 예를 들어 산화실리콘층, 질화실리콘층, 산화질화실리콘층, 질화산화실리콘층, 산화알루미늄층, 질화알루미늄층, 산화질화알루미늄층, 질화산화알루미늄층, 또는 산화하프늄층을 사용할 수 있다. 또한, 절연층(402a) 내지 절연층(402c)에 적용할 수 있는 재료의 층을 적층함으로써 절연층(402a) 내지 절연층(402c)을 구성할 수도 있다. 또한, 절연층(402d)으로서는 산화물 절연층을 사용할 수 있고, 예를 들어 산화실리콘층 등을 사용할 수 있다.
산화물 반도체층(403a) 내지 산화물 반도체층(403d)의 각각은 트랜지스터의 채널 형성층으로서의 기능을 갖는다. 산화물 반도체층(403a) 내지 산화물 반도체층(403d)에 적용할 수 있는 산화물 반도체로서는 예를 들어 4원계 금속 산화물, 3원계 금속 산화물, 또는 2원계 금속 산화물 등을 사용할 수 있다. 4원계 금속 산화물로서는 In-Sn-Ga-Zn-O계 금속 산화물 등을 사용할 수 있다. 3원계 금속 산화물로서는 예를 들어 In-Ga-Zn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물 등을 사용할 수 있다. 2원계 금속 산화물로서는 예를 들어 In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, Zn-Mg-O계 금속 산화물, Sn-Mg-O계 금속 산화물, In-Mg-O계 금속 산화물, 또는 In-Sn-O계 금속 산화물 등을 사용할 수 있다. 또한, 산화물 반도체로서는 예를 들어 In-O계 금속 산화물, Sn-O계 금속 산화물, 또는 Zn-O계 금속 산화물 등을 사용할 수도 있다. 또한, 산화물 반도체로서는 상기 산화물 반도체로서 적용할 수 있는 금속 산화물에 SiO2를 포함하는 산화물을 사용할 수도 있다.
In-Zn-O계 금속 산화물을 사용하는 경우, 예를 들어 In:Zn=50:1 내지 In:Zn=1:2(mol수 비율로 환산하면 In2O3:ZnO=25:1 내지 In2O3:ZnO=1:4), 바람직하게는 In:Zn=20:1 내지 In:Zn=1:1(mol수 비율로 환산하면 In2O3:ZnO=10:1 내지 In2O3:ZnO=1:2), 더 바람직하게는 In:Zn=15:1 내지 In:Zn=1.5:1(mol수 비율로 환산하면 In2O3:ZnO=15:2 내지 In2O3:ZnO=3:4)의 조성 비율인 산화물 타깃을 사용하여 In-Zn-O계 금속 산화물의 반도체층을 형성할 수 있다. 예를 들어 In-Zn-O계 산화물 반도체의 형성에 사용하는 타깃은 원자수 비율이 In:Zn:O=P:Q:R일 때, R>1.5P+Q로 한다. In의 양을 늘림으로써, 트랜지스터의 이동도를 향상시킬 수 있다.
또한, 산화물 반도체로서 InMO3(ZnO)m(m은 0보다 큰 수)로 표기되는 재료를 사용할 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co 중에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로서 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등을 들 수 있다.
도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)의 각각은 트랜지스터의 소스 전극 또는 트랜지스터의 드레인 전극으로서의 기능을 갖는다. 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)으로서는, 예를 들어 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 또는 텅스텐 등의 금속 재료, 또는 이들 금속 재료를 주성분으로 하는 합금 재료의 층을 사용할 수 있다. 또한, 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)에 적용할 수 있는 재료의 층을 적층함으로써, 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d) 각각을 구성할 수 있다.
예를 들어 알루미늄 또는 구리의 금속층과, 티타늄, 몰리브덴, 또는 텅스텐 등의 고융점 금속층을 적층함으로써, 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)을 구성할 수 있다. 또한, 복수의 고융점 금속층 사이에 알루미늄 또는 구리의 금속층이 형성된 적층으로 함으로써, 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)을 구성할 수도 있다. 또한, 힐록(hillock)이나 위스커(whisker)의 발생을 방지하는 원소(Si, Nd, Sc 등)가 첨가된 알루미늄층을 사용하여 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)을 구성함으로써, 내열성을 향상시킬 수 있다.
또한, 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)으로서 도전성 금속 산화물을 포함하는 층을 사용할 수도 있다. 도전성 금속 산화물로서는 예를 들어 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐산화주석합금(In2O3-SnO2, ITO라고 약기함), 또는 산화인듐산화아연합금(In2O3-ZnO), 또는 이들 금속 산화물에 산화실리콘을 함유시킨 것을 사용할 수 있다.
또한, 도전층(405a) 내지 도전층(405d) 및 도전층(406a) 내지 도전층(406d)의 형성에 사용되는 재료를 사용하여 다른 배선을 형성하여도 좋다.
절연층(427)은 트랜지스터의 채널 형성층을 보호하는 층(채널 보호층이라고도 함)으로서의 기능을 갖고, 절연층(427)으로서는 예를 들어 절연층(447)에 적용할 수 있는 재료의 층을 사용할 수 있다. 또한, 절연층(427)에 적용할 수 있는 재료의 층을 적층함으로써 절연층(427)을 구성할 수도 있다.
산화물 절연층(407a) 및 산화물 절연층(407c)으로서는 산화물 절연층을 사용할 수 있고, 예를 들어 산화실리콘층 등을 사용할 수 있다. 또한, 산화물 절연층(407a) 및 산화물 절연층(407c)에 적용할 수 있는 재료의 층을 적층함으로써, 산화물 절연층(407a) 및 산화물 절연층(407c)을 구성할 수도 있다.
또한, 본 실시형태의 트랜지스터의 제작 방법 예로서, 도 8a에 도시하는 트랜지스터의 제작 방법 예에 대해서 도 9a 내지 도 9d를 사용하여 설명한다. 도 9a 내지 도 9d는 도 8a에 도시하는 트랜지스터의 제작 방법 예를 설명하기 위한 단면 모식도이다.
우선, 기판(400a)을 준비하고, 기판(400a) 위에 제 1 도전막을 형성하고, 제 1 도전막을 선택적으로 에칭함으로써 도전층(401a)을 형성한다(도 9a 참조).
예를 들어 제 1 포토 리소그래피 공정으로 제 1 도전막의 일부 위에 제 1 레지스트 마스크를 형성하고, 제 1 레지스트 마스크를 사용하여 제 1 도전막을 에칭함으로써 도전층(401a)을 형성할 수 있다. 또한, 이 경우에는 도전층(401a)을 형성한 후 제 1 레지스트 마스크를 제거한다.
예를 들어 도전층(401a)에 적용할 수 있는 재료의 막을 사용하여 제 1 도전막을 형성할 수 있다. 또한, 제 1 도전막에 적용할 수 있는 재료의 막을 적층시켜 제 1 도전막을 형성할 수도 있다.
또한, 잉크젯법을 사용하여 레지스트 마스크를 형성하여도 좋다. 잉크젯법을 사용함으로써 포토 마스크가 필요없기 때문에 제조 비용을 저감할 수 있다. 또한, 다계조 마스크를 사용하여 레지스트 마스크를 형성하여도 좋다. 다계조 마스크는 투과한 광이 복수의 강도가 되는 노광 마스크이다. 다계조 마스크를 사용함으로써, 막 두께가 상이한 부분을 갖는 레지스트 마스크를 형성할 수 있기 때문에, 하나의 레지스트 마스크를 사용하여 복수 종류의 에칭을 행할 수 있어서, 제조 비용을 저감할 수 있다.
다음에, 도전층(401a) 위에 제 1 절연막을 형성함으로써, 절연층(402a)을 형성하고, 절연층(402a) 위에 산화물 반도체막을 형성하고, 그 후 산화물 반도체막의 에칭 및 제 1 가열 처리를 행함으로써 산화물 반도체층(403a)을 형성한다(도 9b 참조).
예를 들어 스퍼터링법이나 플라즈마 CVD법 등을 사용하여 제 1 절연막을 형성할 수 있다. 예를 들어 고밀도 플라즈마 CVD법(예를 들어 μ파(예를 들어 주파수가 2.45GHz의 μ파)를 사용한 고밀도 플라즈마 CVD법)을 사용하여 제 1 절연막을 형성함으로써, 절연층(402a)을 치밀하게 할 수 있고, 절연층(402a)의 절연 내압을 향상시킬 수 있다.
또한, 절연층(402a)에 적용할 수 있는 재료의 막을 사용하여 제 1 절연막을 형성할 수 있다. 또한, 제 1 절연막에 적용할 수 있는 재료의 막을 적층시켜, 제 1 절연막을 형성할 수도 있다.
또한, 스퍼터링법을 사용하여 산화물 반도체막을 형성할 수도 있다. 또한, 이 때 희(稀) 가스 분위기하, 산소 분위기하, 또는 희 가스와 산소의 혼합 분위기하에서 산화물 반도체막을 형성하여도 좋다.
또한, 산화물 반도체층(403a)에 적용할 수 있는 산화물 반도체 재료를 사용하여 산화물 반도체막을 형성할 수 있다.
예를 들어 In2O3:Ga2O3:ZnO=1:1:1[mol수 비율]의 조성 비율을 갖는 산화물 타깃을 사용하여 산화물 반도체막을 형성할 수 있다. 또한, 예를 들어 In2O3:Ga2O3:ZnO=1:1:2[mol수 비율]의 조성 비율을 갖는 산화물 타깃을 사용하여 산화물 반도체막을 형성하여도 좋다. 또한, 사용되는 산화물 타깃에 있어서, 전체 체적에 대해서 전체 체적으로부터 공극(空隙)이 차지하는 공간을 뺀 부분의 체적 비율(충전율이라고도 함)은 90% 이상 100% 이하, 더 바람직하게는 95% 이상 99.9% 이하가 바람직하다. 충전율이 높은 타깃을 사용함으로써, 치밀한 산화물 반도체막을 형성할 수 있다.
또한, 스퍼터링 가스로서 예를 들어 수소, 물, 수산기, 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하여 산화물 반도체막을 형성하는 것이 바람직하다.
또한, 산화물 반도체막을 형성하기 전에 예비 가열을 행하여도 좋다. 상기 예비 가열을 행함으로써 절연층(402a) 및 산화물 반도체막의 수소, 수분 등의 불순물을 탈리할 수 있다. 또한, 예비 가열실에서 상기 예비 가열을 하는 경우에는 예비 가열실에 설치하는 배기 수단으로서 예를 들어 크라이오펌프(cryopump)를 사용하는 것이 바람직하다.
또한, 기판(400a)을 감압 상태로 하고 기판(400a)의 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 하여 산화물 반도체막을 형성하여도 좋다. 기판(400a)을 가열함으로써, 산화물 반도체막의 불순물 농도를 저감할 수 있고, 스퍼터링법으로 인한 산화물 반도체막의 손상을 경감할 수 있다.
또한, 예를 들어 흡착형 진공 펌프 등을 사용하여 산화물 반도체막을 형성하는 성막실 내의 잔류 수분을 제거할 수 있다. 흡착형 진공 펌프로서는 예를 들어 크라이오 펌프, 이온 펌프, 또는 티타늄 서블리메이션(sublimation) 펌프 등을 사용할 수 있다. 또한, 터보 펌프에 콜드 트랩을 설치한 것을 사용하여 성막실 내에 잔류된 수분을 제거할 수도 있다.
또한, 산화물 반도체막을 형성하기 전에 역 스퍼터링을 행함으로써, 절연층(402a) 표면에 부착된 분말 물질(파티클(particle)이나 먼지라고도 함)을 제거하는 것이 바람직하다. 역 스퍼터링이란 아르곤, 질소, 헬륨, 또는 산소 분위기하에서 타깃 측에 전압을 인가하지 않고 기판 측에 RF전원을 사용하여 전압을 인가함으로써 플라즈마를 형성하여 기판 표면을 개질(改質)하는 방법이다.
또한, 예를 들어 제 2 포토 리소그래피 공정으로 산화물 반도체막의 일부 위에 제 2 레지스트 마스크를 형성하고, 제 2 레지스트 마스크를 사용하여 산화물 반도체막을 에칭할 수 있다. 또한, 이 경우에는 산화물 반도체막을 에칭한 후 제 2 레지스트 마스크를 제거한다.
이 때, 예를 들어 드라이 에칭, 웨트 에칭, 또는 드라이 에칭 및 웨트 에칭의 양쪽 모두를 사용하여 산화물 반도체막을 에칭할 수 있다. 또한, 예를 들어 인산과 아세트산과 질산을 혼합시킨 용액 등을 에칭액으로서 사용함으로써, 산화물 반도체막을 에칭할 수 있다. 또한, 에칭액으로서 ITO07N(KANTO CHEMICAL Co., Inc 제조)을 사용하여 산화물 반도체막을 에칭하여도 좋다.
또한, 예를 들어 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만의 온도로 제 1 가열 처리를 행한다. 제 1 가열 처리로 탈수화 또는 탈수소화를 할 수 있다.
또한, 가열 처리를 행하는 가열 처리 장치로서는 전기로(爐), 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사에 의해 피처리물을 가열하는 장치를 사용할 수 있고, 예를 들어 GRTA(Gas Rapid Thermal Anneal) 장치 또는 LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는 예를 들어 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발광하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. 또한, GRTA 장치는 고온 가스를 사용하여 가열 처리를 행하는 장치이다. 고온 가스로서는, 예를 들어 희 가스 또는 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체(예를 들어 질소)를 사용할 수 있다.
예를 들어, 제 1 가열 처리로서 650℃ 내지 700℃로 가열한 불활성 가스 중에서 수분간 가열하는 방식의 GRTA를 행하여도 좋다.
또한, 제 1 가열 처리에 사용하는 가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 예를 들어 가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상, 즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하로 하는 것이 바람직하다.
또한, 제 1 가열 처리에서 산화물 반도체층을 가열한 후, 그 가열 온도를 유지하면서 또는 그 가열 온도로부터 온도를 낮추는 과정에서, 제 1 가열 처리를 행한 노와 같은 노에 고순도 산소 가스, 고순도 N2O 가스 또는 초건조(超乾燥) 공기(노점이 -40℃ 이하, 바람직하게는 -60℃ 이하의 분위기)를 도입하여도 좋다. 이 때, 산소 가스 또는 N2O 가스는 물, 수소 등을 포함하지 않는 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도를 6N 이상, 바람직하게는 7N 이상, 즉 산소 가스 또는 N2O 가스 중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하로 하는 것이 바람직하다. 산소 가스 또는 N2O 가스의 작용에 의해 산화물 반도체층(403a)에 산소가 공급되어 산화물 반도체층(403a)을 고순도화시킬 수 있다.
또한, 산화물 반도체막을 형성하고, 산화물 반도체막을 에칭한 후에 제 1 가열 처리를 행하여도 좋다. 또한, 산화물 반도체막을 형성하고, 제 1 가열 처리를 행한 후에 산화물 반도체막을 에칭하여도 좋다.
또한, 상술한 타이밍 이외에도 산화물 반도체층의 형성 후라면 산화물 반도체층(403a) 위에 도전층(405a) 및 도전층(406a)을 형성한 후, 또는 도전층(405a) 및 도전층(406a) 위에 산화물 절연층(407a)을 형성한 후에 제 1 가열 처리를 행하여도 좋다.
또한, 산화물 반도체막을 2번으로 나누어 형성하고, 각각 산화물 반도체막을 형성한 후에 가열 처리를 행함으로써, 막 표면에 대하여 수직으로 c축 배향한 결정 영역을 갖는 산화물 반도체막을 형성하여도 좋다. 예를 들어, 막 두께가 3nm 이상 15nm 이하의 제 1 산화물 반도체막을 형성하고, 또한 제 1 가열 처리로서 질소, 산소, 희 가스, 또는 건조 공기의 분위기하에서 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 750℃ 이하의 가열 처리를 행하여, 표면을 포함하는 영역에 결정 영역(판(板) 형상 결정도 포함함)을 갖는 제 1 산화물 반도체막을 형성한다. 그리고, 제 1 산화물 반도체막보다 두꺼운 제 2 산화물 반도체막을 형성한다. 또한, 제 2 가열 처리로서 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하의 가열 처리를 행하고, 제 1 산화물 반도체막을 결정 성장의 종(種)으로서 제 1 산화물 반도체막으로부터 제 2 산화물 반도체막을 상방으로 향하여 결정 성장시켜 제 2 산화물 반도체막 전체를 결정화시킴으로써, 막 표면에 대하여 수직으로 c축 배향한 결정 영역을 갖는 산화물 반도체막을 형성할 수 있다. 상기 산화물 반도체막은 1층만의 산화물 반도체막을 형성하는 경우와 비교하여 막 두께가 두껍다.
다음에, 절연층(402a) 및 산화물 반도체층(403a) 위에 제 2 도전막을 형성하고, 제 2 도전막을 선택적으로 에칭함으로써, 도전층(405a) 및 도전층(406a)을 형성한다(도 9c 참조).
예를 들어 제 3 포토 리소그래피 공정으로 제 2 도전막의 일부 위에 제 3 레지스트 마스크를 형성하고, 제 3 레지스트 마스크를 사용하여 제 2 도전막을 에칭함으로써, 도전층(405a) 및 도전층(406a)을 형성할 수 있다. 또한, 이 경우에는 도전층(405a) 및 도전층(406a)을 형성한 후에 제 3 레지스트 마스크를 제거한다.
예를 들어 도전층(405a) 및 도전층(406a)에 적용할 수 있는 재료의 막을 사용하여 제 2 도전막을 형성할 수 있다. 또한, 제 2 도전막에 적용할 수 있는 재료의 막을 적층시켜 제 2 도전막을 형성할 수도 있다.
제 2 도전막으로서는 예를 들어 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 또는 텅스텐 등의 금속 재료, 또는 이들 금속 재료를 주성분으로 하는 합금 재료의 막을 사용할 수 있다. 또한, 제 2 도전막에 적용할 수 있는 막을 적층함으로써 제 2 도전막을 형성할 수 있다.
또한, 자외선이나 KrF 레이저 광이나 ArF 레이저 광을 사용한 노광 처리로 제 3 레지스트 마스크를 형성하는 것이 바람직하다. 산화물 반도체층(403a) 위에서 인접한 도전층(405a)의 하단부와 도전층(406a)의 하단부의 간격 폭에 의해, 나중에 형성되는 트랜지스터의 채널 길이 L이 결정된다. 또한, 제 3 레지스트 마스크를 형성할 때, 채널 길이 L=25nm 미만이 되도록 노광하는 경우에는, 수nm 내지 수십nm로 파장이 매우 짧은 초자외선(Extreme Ultraviolet)을 사용하여 노광하면 좋다. 초자외선에 의한 노광은 해상도가 높고 초점 심도도 크다. 따라서, 나중에 형성되는 트랜지스터의 채널 길이 L을 10nm 이상 1000nm 이하로 할 수 있다.
또한, 도전층(405a) 및 도전층(406a)을 형성한 후에 예비 가열을 행하여도 좋다. 이 예비 가열은 이미 설명한 예비 가열과 마찬가지로 행할 수 있다.
다음에, 산화물 반도체층(403a)에 접하도록 산화물 절연층(407a)을 형성한다.
예를 들어 희 가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희 가스와 산소의 혼합 분위기하에서 물 또는 수소 등의 불순물이 혼입하지 않는 방법(예를 들어 스퍼터링법 등)을 사용하여 산화물 반도체층(403a), 도전층(405a) 및 도전층(406a) 위에 제 2 절연막을 형성함으로써 산화물 절연층(407a)을 형성할 수 있다. 물 또는 수소 등의 불순물이 혼입하지 않는 방법을 사용하여 산화물 절연층(407a)을 형성함으로써, 산화물 반도체층의 백채널의 저항이 저하되는 것을 억제할 수 있다. 또한, 산화물 절연층(407a)을 형성할 때의 기판 온도는 실온 이상 300℃ 이하인 것이 바람직하다.
또한, 예를 들어 산화실리콘 타깃 또는 실리콘 타깃 등을 사용하여 제 2 절연막을 형성할 수 있다. 예를 들어 실리콘 타깃을 사용하여 산소를 포함하는 분위기하에서 스퍼터링법에 의해 제 2 절연막으로서 산화실리콘막을 형성할 수 있다.
또한, 스퍼터링 가스로서 예를 들어 수소, 물, 수산기, 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하여 제 2 절연막을 형성하는 것이 바람직하다.
또한, 산화물 절연층(407a)을 형성하기 전에 N2O, N2 또는 Ar 등의 가스를 사용한 플라즈마 처리를 행하여, 노출된 산화물 반도체층(403a) 표면에 부착된 흡착수 등을 제거하여도 좋다. 플라즈마 처리를 행한 경우, 그 후 대기에 노출되지 않고, 산화물 절연층(407a)을 형성하는 것이 바람직하다.
또한, 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)를 행하여도 좋다. 예를 들어 제 2 가열 처리로서 질소 분위기하에서 250℃, 1시간의 가열 처리를 행한다. 제 2 가열 처리를 행하면, 산화물 반도체층(403a)의 상면의 일부가 산화물 절연층(407a)과 접한 상태로 가열된다.
상술한 공정을 거침으로써, 수소, 수분, 수산기, 또는 수소화물(수소 화합물이라고도 함) 등의 불순물을 산화물 반도체층으로부터 의도적으로 배제하고, 산소를 산화물 반도체층에 공급할 수 있다. 따라서, 산화물 반도체층은 고순도화한다.
상술한 공정으로 트랜지스터가 제작된다(도 9d 참조).
또한, 산화물 절연층(407a)으로서 결함을 많이 포함하는 산화실리콘층을 사용하면, 산화물 반도체층(403a) 내에 포함되는 수소, 수분, 수산기, 또는 수소화물 등의 불순물을 산화물 절연층(407a)으로 확산시켜, 산화물 반도체층(403a) 내에 포함되는 상기 불순물을 더 저감시킬 수 있다.
산화물 절연층(407a) 위에 보호 절연층을 더 형성하여도 좋다. 예를 들어 RF 스퍼터링법을 사용하여 절연막을 형성함으로써 보호 절연층을 형성한다. RF 스퍼터링법은 양산성이 좋기 때문에, 보호 절연층의 성막 방법으로서 바람직하다. 상술한 내용이 도 8a에 도시하는 트랜지스터의 제작 방법의 일례이다.
또한, 본 실시형태의 트랜지스터의 제작 방법에서는 산소 플라즈마에 의한 산소 도핑 처리를 행하여도 좋다. 예를 들어 2.45GHz의 고밀도 플라즈마로 산소 도핑 처리를 행하여도 좋다. 또한, 게이트 절연층을 형성한 후, 산화물 반도체막을 형성한 후, 제 1 가열 처리를 행한 후, 소스 전극 또는 드레인 전극이 되는 도전층을 형성한 후, 또는 산화물 절연층을 형성한 후에 산소 도핑 처리를 행할 수 있다. 산소 도핑 처리를 행함으로써, 제작되는 트랜지스터의 전기 특성의 편차를 저감할 수 있다.
또한, 도 8a에 도시하는 트랜지스터의 제작 방법의 일례를 제시하였지만, 이것에 한정되지 않고, 예를 들어 도 8b 내지 도 8d에 도시하는 각 구성 요소에 대해서 도 8a에 도시하는 각 구성 요소와 명칭이 같고, 또한 기능의 적어도 일부가 도 8a에 도시하는 각 구성 요소와 같다면, 도 8a에 도시하는 트랜지스터의 제작 방법의 일례의 설명을 적절히 인용할 수 있다.
도 8a 내지 도 9d를 사용하여 설명한 바와 같이, 본 실시형태의 트랜지스터는 게이트 전극으로서의 기능을 갖는 제 1 도전층과, 게이트 절연층으로서의 기능을 갖는 절연층과, 절연층을 사이에 두고 제 1 도전층에 중첩하고 채널이 형성되는 산화물 반도체층과, 산화물 반도체층에 전기적으로 접속되고 소스 전극 또는 드레인 전극의 한쪽으로서의 기능을 갖는 제 2 도전층과, 산화물 반도체층에 전기적으로 접속되고 소스 전극 및 드레인 전극의 다른 쪽으로서의 기능을 갖는 제 3 도전층을 포함하고, 상기 산화물 반도체층은 산화물 절연층에 접하는 구조이다.
또한, 채널이 형성되는 산화물 반도체층은 고순도화시킴으로써 I형 또는 실질적으로 I형이 된 산화물 반도체층이다. 산화물 반도체층을 고순도화시킴으로써, 산화물 반도체층의 캐리어 농도를 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만으로 할 수 있고, 온도 변화로 인한 특성 변화를 억제할 수 있다. 또한, 상기 구조로 함으로써, 채널 폭 1㎛당 오프 전류를 10aA(1×10-17A) 이하, 또한 채널 폭 1㎛당 오프 전류를 1aA(1×10-18A) 이하, 또한 채널 폭 1㎛당 오프 전류를 10zA(1×10-20A) 이하, 또한 채널 폭 1㎛당 오프 전류를 1zA(1×10-21A) 이하, 또한 채널 폭 1㎛당 오프 전류를 100yA(1×10-22A) 이하로 할 수 있다. 트랜지스터의 오프 전류는 낮으면 낮을수록 좋지만, 본 실시형태의 트랜지스터의 오프 전류의 하한값은 약 10-30A/㎛라고 추측된다.
또한, 특성 평가용 회로에 의한 누설 전류 측정을 사용한, 본 실시형태의 트랜지스터의 일례의 오프 전류 값의 산출 예에 대해서 이하에 설명한다.
우선, 특성 평가용 회로의 구성에 대해서, 도 10을 사용하여 설명한다. 도 10은 특성 평가용 회로의 구성을 도시한 회로도이다.
도 10에 도시한 특성 평가용 회로는 복수의 측정계(801)를 구비한다. 복수의 측정계(801)는 서로 병렬로 접속된다. 여기서는 일례로서 8개의 측정계(801)가 병렬로 접속되는 구성으로 한다.
측정계(801)는 트랜지스터(811)와 트랜지스터(812)와 용량 소자(813)와 트랜지스터(814)와 트랜지스터(815)를 포함한다.
트랜지스터(811)의 소스 및 드레인의 한쪽은 전압 V1이 입력되고, 트랜지스터(811)의 게이트에는 전압 Vext_a가 입력된다. 트랜지스터(811)는 전하 주입용 트랜지스터이다.
트랜지스터(812)의 소스 및 드레인의 한쪽에는 트랜지스터(811)의 소스 및 드레인의 다른 쪽에 접속되고, 트랜지스터(812)의 소스 및 드레인의 다른 쪽에는 전압 V2가 입력되고, 트랜지스터(812)의 게이트에는 전압 Vext_b가 입력된다. 트랜지스터(812)는 누설 전류 평가용 트랜지스터이다. 또한, 여기서 말하는 누설 전류란 트랜지스터의 오프 전류를 포함하는 누설 전류라는 뜻이다.
용량 소자(813)의 제 1 전극은 트랜지스터(811)의 소스 및 드레인의 다른 쪽에 접속되고, 용량 소자(813)의 제 2 전극에는 전압 V2가 입력된다. 또한, 여기서는 전압 V2는 0V이다.
트랜지스터(814)의 소스 및 드레인의 한쪽에는 전압 V3이 입력되고, 트랜지스터(814)의 게이트는 트랜지스터(811)의 소스 및 드레인의 다른 쪽에 접속된다. 또한, 트랜지스터(814)의 게이트와 트랜지스터(811)의 소스 및 드레인의 다른 쪽, 트랜지스터(812)의 소스 및 드레인의 한쪽, 및 용량 소자(813)의 제 1 전극의 접속 개소를 노드 A라고도 한다. 또한, 여기서는 전압 V3은 5V이다.
트랜지스터(815)의 소스 및 드레인의 한쪽은 트랜지스터(814)의 소스 및 드레인의 다른 쪽에 접속되고, 트랜지스터(815)의 소스 및 드레인의 다른 쪽에는 전압 V4가 입력되고, 트랜지스터(815)의 게이트에는 전압 Vext_c가 입력된다. 또한, 여기서는 전압 Vext_c는 0.5V이다.
또한, 측정계(801)는 트랜지스터(814)의 소스 및 드레인의 다른 쪽과 트랜지스터(815)의 소스 및 드레인의 한쪽의 접속 개소의 전압을 출력 전압 Vout로서 출력한다.
여기서는 트랜지스터(811)의 일례로서, 산화물 반도체층을 포함하고 채널 길이 L=10㎛, 채널 폭 W=10㎛의 트랜지스터를 사용한다. 또한, 트랜지스터(814) 및 트랜지스터(815)의 일례로서, 산화물 반도체층을 포함하고 채널 길이 L=3㎛, 채널 폭 W=100㎛의 트랜지스터를 사용한다. 또한, 트랜지스터(812)의 일례로서, 산화물 반도체층을 포함하고 산화물 반도체층 상부에 소스 전극 및 드레인 전극이 접하고, 소스 전극 및 드레인 전극과 게이트 전극이 중첩하는 영역을 형성하지 않고 폭이 1㎛인 오프셋 영역을 갖는 보텀 게이트 구조의 트랜지스터를 사용한다. 오프셋 영역을 형성함으로써, 기생 용량을 저감할 수 있다. 또한, 트랜지스터(812)로서는 채널 길이 L 및 채널 폭 W가 상이한 6 조건의 트랜지스터를 사용한다(표 1 참조).
  채널 길이 L[μm] 채널 폭 W[μm]
조건1 1.5 1×10
조건2 3 1×10
조건3 10 1×10
조건4 1.5 1×10
조건5 3 1×10
조건6 10 1×10
도 10에 도시하는 바와 같이, 전하 주입용 트랜지스터와 누설 전류 평가용 트랜지스터를 각각 형성함으로써, 전하를 주입할 때, 누설 전류 평가용 트랜지스터를 상시적으로 오프 상태로 유지할 수 있다. 전하 주입용 트랜지스터를 형성하지 않는 경우에는 전하를 주입할 때, 누설 전류 평가용 트랜지스터를 일단 온 상태로 할 필요가 있지만, 온 상태로부터 오프 상태인 정상 상태에 이르기까지 시간이 걸리는 소자에서는 측정에 시간이 걸린다.
또한, 전하 주입용 트랜지스터와 누설 전류 평가용 트랜지스터를 각각 형성함으로써, 각각의 트랜지스터를 적절한 크기로 할 수 있다. 또한, 누설 전류 평가용 트랜지스터의 채널 폭 W를 전하 주입용 트랜지스터의 채널 폭 W보다 크게 함으로써, 누설 전류 평가용 트랜지스터의 누설 전류 이외의 특성 평가 회로의 누설 전류 성분을 상대적으로 작게 할 수 있다. 결과적으로 누설 전류 평가용 트랜지스터의 누설 전류를 높은 정밀도로 측정할 수 있다. 또한, 전하를 주입할 때, 누설 전류 평가용 트랜지스터를 일단 온 상태로 할 필요가 없기 때문에, 채널 형성 영역의 전하의 일부가 노드 A에 흘러오는 것에 기인한 노드 A의 전압 변동의 영향도 없다.
한편, 전하 주입용 트랜지스터의 채널 폭 W를 누설 전류 평가용 트랜지스터의 채널 폭 W보다 작게 함으로써, 전하 주입용 트랜지스터의 누설 전류를 상대적으로 작게 할 수 있다. 또한, 전하를 주입할 때, 채널 형성 영역의 전하의 일부가 노드 A에 흘러오는 것에 기인한 노드 A의 전압 변동의 영향도 작다.
또한, 도 10에 도시하는 바와 같이, 복수의 측정계를 병렬로 접속시킨 구조로 함으로써, 더 정확하게 특성 평가 회로의 누설 전류를 산출할 수 있다.
다음에, 도 10에 도시하는 특성 평가 회로를 사용한 본 실시형태의 트랜지스터의 일례의 오프 전류 값을 산출하는 방법에 대해서 설명한다.
우선, 도 10에 도시하는 특성 평가 회로의 누설 전류 측정 방법에 대해서, 도 11을 사용하여 설명한다. 도 11은 도 10에 도시하는 특성 평가 회로를 사용한 누설 전류 측정 방법을 설명하기 위한 타이밍 차트이다.
도 10에 도시하는 특성 평가 회로를 사용한 누설 전류 측정 방법은 기록 기간 및 유지 기간으로 나누어진다. 각각 기간에서의 동작에 대해서 이하에 설명한다.
우선, 기록 기간에서, 전압 Vext_b로서 트랜지스터(812)가 오프 상태가 되는 전압 VL(-3V)을 입력한다. 또한, 전압 V1로서 기록 전압 Vw를 입력한 후, 전압 Vext_a로서 일정 기간 동안 트랜지스터(811)가 온 상태가 되는 전압 VH(5V)를 입력한다. 이로써, 노드 A에 전하가 축적되어, 노드 A의 전압은 기록 전압 Vw와 같은 값이 된다. 그 후, 전압 Vext_a로서 트랜지스터(811)가 오프 상태가 되는 전압 VL을 입력한다. 그 후, 전압 V1로서 전압 VSS(0V)를 입력한다.
그 후, 유지 기간에서 노드 A가 유지하는 전하량의 변화에 기인하여 생기는 노드 A의 전압의 변화량을 측정한다. 전압의 변화량으로부터 트랜지스터(812)의 소스 전극과 드레인 전극 사이를 흐르는 전류값을 산출할 수 있다. 상술한 바와 같이 하여 노드 A의 전하를 축적하고 노드 A의 전압의 변화량을 측정할 수 있다.
이 때, 노드 A의 전하의 축적 및 노드 A의 전압의 변화량의 측정(축적 및 측정 동작이라고도 함)을 반복한다. 우선, 제 1 축적 및 측정 동작을 15번 반복한다. 제 1 축적 및 측정 동작에서는 기록 기간에 기록 전압 Vw로서 5V의 전압을 입력하고 유지 기간에 1시간의 유지를 행한다. 다음에, 제 2 축적 및 측정 동작을 2번 반복한다. 제 2 축적 및 측정 동작에서는 기록 기간에 기록 전압 Vw로서 3.5V의 전압을 입력하고, 유지 기간에 50시간의 유지를 행한다. 다음에, 제 3 축적 및 측정 동작을 1번 행한다. 제 3 축적 및 측정 동작에서는 기록 기간에 기록 전압 Vw로서 4.5V의 전압을 입력하고, 유지 기간에 10시간의 유지를 행한다. 축적 및 측정 동작을 반복함으로써, 측정한 전류값이 정상 상태에서의 값인 것을 확인할 수 있다. 바꿔 말하면, 노드 A를 흐르는 전류 IA 중, 과도 전류(측정을 시작하고 나서 시간 경과에 따라 감소되는 전류 성분)를 제외할 수 있다. 결과적으로, 더 높은 정밀도로 누설 전류를 측정할 수 있다.
일반적으로 노드 A의 전압 VA는 출력 전압 Vout의 함수로서 수학식 1과 같이 나타낸다.
Figure 112011039021427-pat00001
또한, 노드 A의 전하 QA는 노드 A의 전압 VA, 노드 A에 접속되는 용량 CA, 상수(const)를 사용하여 수학식 2와 같이 나타낸다. 여기서, 노드 A에 접속되는 용량 CA는 용량 소자(813)의 용량과 용량 소자(813) 이외의 용량 성분의 합이다.
Figure 112011039021427-pat00002
노드 A의 전류 IA는 노드 A에 흘러오는 전하(또는 노드 A로부터 흘러가는 전하)의 시간 미분(時間 微分)이기 때문에, 노드 A의 전류 IA는 수학식 3과 같이 나타낸다.
Figure 112011039021427-pat00003
또한, 여기서는 일례로서 Δt를 약 54000sec로 한다. 이와 같이, 노드 A에 접속되는 용량 CA와 출력 전압 Vout로부터 누설 전류인 노드 A의 전류 IA를 구할 수 있어, 특성 평가 회로의 누설 전류를 구할 수 있다.
다음에, 상기 특성 평가 회로를 사용한 측정 방법에 의한 출력 전압의 측정 결과 및 상기 측정 결과로부터 산출한 특성 평가 회로의 누설 전류 값을 나타낸다.
도 12에 일례로서 조건 4, 조건 5, 조건 6에서의 상기 측정(제 1 축적 및 측정 동작)에 따른 경과 시간 Time과 출력 전압 Vout의 관계를 도시한다. 도 13에 상기 측정에 따른 경과 시간 Time과 상기 측정으로 산출된 전류 I A의 관계를 도시한다. 측정을 시작하고 나서 출력 전압 Vout가 변동되어, 정상 상태에 이르기 위해서는 10시간 이상 필요한 것을 알 수 있다.
또한, 도 14에 상기 측정으로 얻어진 값으로부터 추정된 조건 1 내지 조건 6에서의 노드 A의 전압과 누설 전류의 관계를 도시한다. 도 14에서는 예를 들어 조건 4에서 노드 A의 전압이 3.0V인 경우, 누설 전류는 28yA/㎛이다. 누설 전류에는 트랜지스터(812)의 오프 전류도 포함되기 때문에, 트랜지스터(812)의 오프 전류도 28yA/㎛ 이하라고 간주할 수 있다.
또한, 도 15 내지 도 17에 85℃, 125℃, 및 150℃에서의 상기 측정으로 추정된 조건 1 내지 조건 6에서의 노드 A의 전압과 누설 전류의 관계를 도시한다. 도 15 내지 도 17에 도시하는 바와 같이, 150℃의 경우라도 누설 전류는 100zA/㎛ 이하인 것을 알 수 있다.
상술한 바와 같이, 채널 형성층으로서의 기능을 갖고, 고순도화된 산화물 반도체층을 포함하는 트랜지스터를 사용한 특성 평가용 회로에서는 누설 전류가 충분히 낮기 때문에, 상기 트랜지스터의 오프 전류가 충분히 작은 것을 알 수 있다. 또한, 상기 트랜지스터의 오프 전류는 온도가 상승한 경우라도 충분히 낮은 것을 알 수 있다.
(실시형태 6)
본 실시형태에서는 상기 실시형태에서의 표시 회로를 구비하는 광 검출 장치의 구조 예에 대해서 설명한다.
본 실시형태에서의 광 검출 장치는 예를 들어 트랜지스터 등의 반도체 소자가 형성된 제 1 기판(액티브 매트릭스 기판)과 제 2 기판을 포함한다.
우선, 본 실시형태에 제시하는 액티브 매트릭스 기판의 구조 예에 대해서 도 18a 내지 도 19b를 사용하여 설명한다. 도 18a 내지 도 19b는 본 실시형태에 제시하는 광 검출 장치의 액티브 매트릭스 기판의 구조 예를 도시하는 도면이며, 도 18a는 평면 모식도이고, 도 18b는 도 18a에 도시하는 선분 A-B의 단면 모식도이고, 도 19a는 평면 모식도이고, 도 19b는 도 19a에 도시하는 선분 C-D의 단면 모식도이다. 또한, 도 19a 및 도 19b는 광 검출 회로의 일례로서 도 6a에 도시하는 구성에 도 6b에 도시하는 트랜지스터(134)를 추가한 구성의 광 검출 회로를 사용하는 경우를 도시한다. 또한, 도 18a 내지 도 19b에서는 산화물 반도체층을 포함하는 트랜지스터의 일례로서 상기 실시형태에 제시한, 도 8a를 사용하여 설명한 구조의 트랜지스터를 사용하는 경우를 도시한다.
도 18a 내지 도 19b에 도시하는 액티브 매트릭스 기판은 기판(500)과, 도전층(501a) 내지 도전층(501h)과, 절연층(502)과, 반도체층(503a) 내지 반도체층(503d)과, 도전층(504a) 내지 도전층(504k)과, 절연층(505)과, 반도체층(506)과, 반도체층(507)과, 반도체층(508)과, 절연층(509)과, 도전층(511a) 내지 도전층(511c)을 포함한다.
도전층(501a) 내지 도전층(501h)의 각각은 기판(500)의 일 평면에 형성된다.
도전층(501a)은 표시 회로에서의 표시 선택용 트랜지스터의 게이트 전극으로서의 기능을 갖는다.
도전층(501b)은 표시 회로에서의 유지 용량의 제 1 전극으로서의 기능을 갖는다.
도전층(501c)은 광 검출 회로에서의 판독 선택용 트랜지스터의 게이트 전극으로서의 기능을 갖는다.
도전층(501d)은 광 검출 회로에서의 증폭용 트랜지스터의 게이트 전극으로서의 기능을 갖는다.
도전층(501f)은 광 검출 회로에서의 축적 제어용 트랜지스터의 게이트 전극으로서의 기능을 갖는다.
도전층(501g)은 광 검출 회로에서의 광전 변환 소자의 제 1 단자 및 제 2 단자의 한쪽에 전압 Vb를 입력하는 전압 공급선으로서의 기능을 갖는다.
도전층(501h)은 광 검출 회로에서의 축적 제어용 트랜지스터의 게이트에 축적 제어 신호를 입력하는 신호선으로서의 기능을 갖는다.
절연층(502)은 도전층(501a) 내지 도전층(501h)을 사이에 두고 기판(500)의 일 평면에 형성된다.
절연층(502)은 표시 회로에서의 표시 선택용 트랜지스터의 게이트 절연층, 표시 회로에서의 유지 용량의 유전체층, 광 검출 회로에서의 축적 제어용 트랜지스터의 게이트 절연층, 광 검출 회로에서의 증폭용 트랜지스터의 게이트 절연층, 및 광 검출 회로에서의 판독 선택용 트랜지스터의 게이트 절연층으로서의 기능을 갖는다.
반도체층(503a)은 절연층(502)을 사이에 두고 도전층(501a)과 중첩된다. 반도체층(503a)은 표시 회로에서의 표시 선택용 트랜지스터의 채널 형성층으로서의 기능을 갖는다.
반도체층(503b)은 절연층(502)을 사이에 두고 도전층(501c)과 중첩된다. 반도체층(503b)은 광 검출 회로에서의 판독 선택용 트랜지스터의 채널 형성층으로서의 기능을 갖는다.
반도체층(503c)은 절연층(502)을 사이에 두고 도전층(501d)과 중첩된다. 반도체층(503c)은 광 검출 회로에서의 증폭용 트랜지스터의 채널 형성층으로서의 기능을 갖는다.
반도체층(503d)은 절연층(502)을 사이에 두고 도전층(501f)과 중첩된다. 반도체층(503d)은 광 검출 회로에서의 축적 제어용 트랜지스터의 채널 형성층으로서의 기능을 갖는다.
도전층(504a)은 반도체층(503a)에 전기적으로 접속된다. 도전층(504a)은 표시 회로에서의 표시 선택용 트랜지스터의 소스 전극 및 드레인 전극의 한쪽으로서의 기능을 갖는다.
도전층(504b)은 도전층(501b) 및 반도체층(503a)에 전기적으로 접속된다. 도전층(504b)은 표시 회로에서의 표시 선택용 트랜지스터의 소스 전극 및 드레인 전극의 한쪽으로서의 기능을 갖는다.
도전층(504c)은 절연층(502)을 사이에 두고 도전층(501b)과 중첩된다. 도전층(504c)은 표시 회로에서의 유지 용량의 제 2 전극으로서의 기능을 갖는다.
도전층(504d)은 반도체층(503b)에 전기적으로 접속된다. 도전층(504d)은 광 검출 회로에서의 판독 선택용 트랜지스터의 소스 전극 및 드레인 전극의 한쪽으로서의 기능을 갖는다.
도전층(504f)은 도전층(501e) 및 반도체층(503c)에 전기적으로 접속된다. 도전층(504f)은 광 검출 회로에서의 증폭용 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽으로서의 기능을 갖는다.
도전층(504g)은 도전층(501e)에 전기적으로 접속된다. 도전층(504g)은 광 검출 회로에서의 증폭용 트랜지스터의 소스 전극 및 드레인 전극의 한쪽에 전압을 입력하는 전압 공급선으로서의 기능을 갖는다.
도전층(504e)은 반도체층(503b)에 전기적으로 접속된다. 도전층(504e)은 광 검출 회로에서의 증폭용 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽, 및 광 검출 회로에서의 판독 선택용 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽으로서의 기능을 갖는다.
도전층(504i)은 반도체층(503d)에 전기적으로 접속된다. 도전층(504i)은 광 검출 회로에서의 축적 제어용 트랜지스터의 소스 전극 및 드레인 전극의 한쪽으로서의 기능을 갖는다.
도전층(504h)은 도전층(501d) 및 반도체층(503d)에 전기적으로 접속된다. 도전층(504h)은 광 검출 회로에서의 축적 제어용 트랜지스터의 소스 전극 및 드레인 전극의 다른 쪽으로서의 기능을 갖는다.
도전층(504j)은 도전층(501f)에 전기적으로 접속된다. 도전층(504j)은 광 검출 회로에서의 축적 제어용 트랜지스터의 게이트에 축적 제어 신호를 입력하는 신호선으로서의 기능을 갖는다.
도전층(504k)은 도전층(501g)에 전기적으로 접속된다. 도전층(504k)은 광 검출 회로에서의 광전 변환 소자의 제 1 단자 및 제 2 단자의 한쪽으로서의 기능을 갖는다.
절연층(505)은 도전층(504a) 내지 도전층(504k)을 사이에 두고 반도체층(503a) 및 반도체층(503d)에 접한다.
반도체층(506)은 도전층(504k)에 전기적으로 접속된다.
반도체층(507)은 반도체층(506)에 접한다.
반도체층(508)은 반도체층(507)에 접한다.
절연층(509)은 절연층(505), 반도체층(506), 반도체층(507), 및 반도체층(508)과 중첩된다. 절연층(509)은 표시 회로 및 광 검출 회로에서의 평탄화 절연층으로서의 기능을 갖는다. 또한, 반드시 절연층(509)을 형성할 필요는 없다.
도전층(511a)은 도전층(504b)에 전기적으로 접속된다. 도전층(511a)은 표시 회로에서의 표시 소자의 화소 전극으로서의 기능을 갖는다.
도전층(511b)은 도전층(504c)에 전기적으로 접속된다. 도전층(511b)은 표시 회로에서의 유지 용량의 제 2 전극에 전압을 공급하기 위한 배선으로서의 기능을 갖는다.
도전층(511c)은 도전층(504i) 및 반도체층(508)에 전기적으로 접속된다.
또한, 본 실시형태의 광 검출 장치의 구조 예에 대해서 도 20a 및 도 20b를 사용하여 설명한다. 도 20a 및 도 20b는 본 실시형태의 광 검출 장치에서의 표시 회로의 구조 예를 도시하는 단면 모식도이며, 도 20a는 표시 회로의 단면 모식도이고, 도 20b는 광 검출 회로의 단면 모식도이다. 또한, 일례로서 표시 소자를 액정 소자로 한다.
도 20a 및 도 20b에 도시하는 광 검출 장치는 도 18a 내지 도 19b에 도시하는 액티브 매트릭스 기판에 추가하여 기판(512)과 도전층(513)과 액정층(514)을 포함한다.
도전층(513)은 기판(512)의 일 평면에 형성된다. 도전층(513)은 표시 회로에서의 공통 전극으로서의 기능을 갖는다.
액정층(514)은 도전층(511a) 및 도전층(513) 사이에 형성되고, 절연층(509)을 사이에 두고 반도체층(508)과 중첩된다. 액정층(514)은 표시 회로에서의 표시 소자의 액정으로서의 기능을 갖는다.
또한, 표시 회로에 있어서, 액정층(514)과 중첩하도록 컬러 필터를 형성하여도 좋다. 컬러 필터를 형성함으로써, 라이트 유닛의 광원이 백색 발광 다이오드의 경우라도 풀 컬러 표시를 행할 수 있다.
기판(500) 및 기판(512)으로서는 도 8a에 도시하는 기판(400a)에 적용할 수 있는 기판을 사용할 수 있다.
도전층(501a) 내지 도전층(501h)으로서는 도 8a에 도시하는 도전층(401a)에 적용할 수 있는 재료의 층을 사용할 수 있다. 또한, 도전층(401a)에 적용할 수 있는 재료의 층을 적층하여 도전층(501a) 내지 도전층(501h)을 구성하여도 좋다.
절연층(502)으로서는 도 8a에 도시하는 절연층(402a)에 적용할 수 있는 재료의 층을 사용할 수 있다. 또한, 절연층(402a)에 적용할 수 있는 재료의 층을 적층하여 절연층(502)을 구성하여도 좋다.
반도체층(503a) 내지 반도체층(503d)으로서는 도 8a에 도시하는 산화물 반도체층(403a)에 적용할 수 있는 재료의 층을 사용할 수 있다. 또한, 반도체층(503a) 내지 반도체층(503d)으로서 원소 주기율표의 14족 반도체(실리콘 등)를 사용한 반도체층을 사용하여도 좋다.
도전층(504a) 내지 도전층(504k)으로서는 도 8a에 도시하는 도전층(405a) 또는 도전층(406a)에 적용할 수 있는 재료의 층을 사용할 수 있다. 또한, 도전층(405a) 또는 도전층(406a)에 적용할 수 있는 재료의 층을 적층하여 도전층(504a) 내지 도전층(504k)을 구성하여도 좋다.
절연층(505)으로서는 도 8a에 도시하는 산화물 절연층(407a)에 적용할 수 있는 재료의 층을 사용할 수 있다. 또한, 산화물 절연층(407a)에 적용할 수 있는 재료의 층을 적층하여 절연층(505)을 구성하여도 좋다.
반도체층(506)은 일 도전형(P형 및 N형 중 한쪽)의 반도체층이다. 반도체층(506)으로서는 예를 들어 실리콘을 함유한 반도체층을 사용할 수 있다.
반도체층(507)은 반도체층(506)보다 저항이 높은 반도체층이다. 반도체층(507)으로서는 예를 들어 실리콘을 함유한 반도체층을 사용할 수 있다.
반도체층(508)은 반도체층(506)과 상이한 도전형(P형 및 N형 중 다른 쪽)의 반도체층이다. 반도체층(508)으로서는 예를 들어 실리콘을 함유한 반도체층을 사용할 수 있다.
절연층(509)으로서는 예를 들어 폴리이미드, 아크릴, 벤조사이클로부텐 등의 유기 재료의 층을 사용할 수 있다. 또한, 절연층(509)으로서는 저유전율 재료(low-k 재료라고도 함)의 층을 사용할 수도 있다.
도전층(511a) 내지 도전층(511c) 및 도전층(513)으로서는 예를 들어 투광성을 갖는 도전 재료의 층을 사용할 수 있고, 투광성을 갖는 도전 재료로서는 예를 들어 인듐주석 산화물, 산화인듐에 산화아연을 혼합한 금속 산화물(IZO: indium zinc oxide라고도 함), 산화인듐에 산화실리콘(SiO2)을 혼합한 도전 재료, 유기 인듐, 유기 주석, 산화텅스텐을 포함한 인듐산화물, 산화텅스텐을 포함한 인듐아연 산화물, 산화티타늄을 포함한 인듐산화물, 또는 산화티타늄을 포함한 인듐주석 산화물 등을 사용할 수 있다.
또한, 도전층(511a) 내지 도전층(511c) 및 도전층(513)은 도전성 고분자(도전성 폴리머라고도 함)를 포함한 도전성 조성물을 사용하여 형성할 수도 있다. 도전성 조성물을 사용하여 형성한 도전층은 시트 저항이 10000 Ω/□ 이하, 파장 550nm에서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함된 도전성 고분자의 저항률이 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자로서는 소위 π전자 공액계 도전성 고분자를 사용할 수 있다. π전자 공액계 도전성 고분자로서는, 예를 들어 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 아닐린, 피롤 및 티오펜 중 2종류 이상의 공중합체 또는 그 유도체 등을 들 수 있다.
액정층(514)으로서는, 예를 들어 TN 액정, OCB 액정, STN 액정, VA 액정, ECB형 액정, GH 액정, 고분자 분산형 액정, 또는 디스코틱(discotic) 액정 등을 포함한 층을 사용할 수 있다.
도 18a 내지 도 20b를 사용하여 설명한 바와 같이, 본 실시형태의 광 검출 장치의 구조 예는 트랜지스터, 화소 전극, 및 광전 변환 소자를 포함한 액티브 매트릭스 기판과, 대향 기판과, 액티브 매트릭스 기판 및 대향 기판 사이에 액정을 갖는 액정층을 포함한 구조이다. 상기 구조로 함으로써, 동일 공정으로 광 검출 회로 및 표시 회로를 제작할 수 있기 때문에, 제조 비용을 저감할 수 있다.
(실시형태 7)
본 실시형태에서는 상기 실시형태 4에 제시한 광 검출 장치를 구비한 전자 기기에 대해서 설명한다.
본 실시형태의 전자 기기의 구성 예에 대해서 도 21a 내지 도 21f를 사용하여 설명한다. 도 21a 내지 도 21f는 본 실시형태의 전자 기기의 구성 예를 도시하는 도면이다.
도 21a에 도시하는 전자 기기는 휴대형 정보 통신 단말이다. 도 21a에 도시하는 휴대형 정보 통신 단말은 적어도 입출력부(1001)를 구비한다. 또한, 도 21a에 도시하는 휴대형 정보 통신 단말은 예를 들어 입출력부(1001)에 조작부(1002)를 형성할 수 있다. 예를 들어 상기 실시형태의 표시 회로를 구비하는 광 검출 장치를 입출력부(1001)에 사용함으로써, 예를 들어 손가락 또는 펜으로 휴대형 정보 통신 단말을 조작하거나 휴대형 정보 통신 단말에 정보를 입력할 수 있다.
도 21b에 도시하는 전자 기기는 예를 들어 카내비게이션을 포함한 정보 안내 단말이다. 도 21b에 도시하는 정보 안내 단말은 입출력부(1101), 조작 버튼(1102), 및 외부 입력 단자(1103)를 구비한다. 예를 들어 상기 실시형태의 표시 회로를 구비하는 광 검출 장치를 입출력부(1101)에 사용함으로써, 예를 들어 손가락 또는 펜으로 정보 안내 단말을 조작하거나 정보 안내 단말에 정보를 입력할 수 있다.
도 21c에 도시하는 전자 기기는 노트형 퍼스널 컴퓨터이다. 도 21c에 도시하는 노트형 퍼스널 컴퓨터는 케이스(1201)와 입출력부(1202)와 스피커(1203)와 LED 램프(1204)와 포인팅 디바이스(1205)와 접속 단자(1206)와 키보드(1207)를 구비한다. 예를 들어 상기 실시형태의 표시 회로를 구비하는 광 검출 장치를 입출력부(1202)에 사용함으로써, 예를 들어 손가락 또는 펜으로 노트형 퍼스널 컴퓨터를 조작하거나 노트형 퍼스널 컴퓨터에 정보를 입력할 수 있다. 또한, 상기 실시형태의 광 검출 장치를 포인팅 디바이스(1205)에 사용하여도 좋다.
도 21d에 도시하는 전자 기기는 휴대형 게임기이다. 도 21d에 도시하는 휴대형 게임기는 입출력부(1301)와 입출력부(1302)와 스피커(1303)와 접속 단자(1304)와 LED 램프(1305)와 마이크로폰(1306)과 기록 매체 판독부(1307)와 조작 버튼(1308)과 센서(1309)를 갖는다. 예를 들어 상기 실시형태의 표시 회로를 구비하는 광 검출 장치를 입출력부(1301) 또는 입출력부(1302)에 사용함으로써, 예를 들어 손가락 또는 펜으로 휴대형 게임기를 조작하거나 휴대형 게임기에 정보를 입력할 수 있다.
도 21e에 도시하는 전자 기기는 전자 서적이다. 도 21e에 도시하는 전자 서적은 적어도 케이스(1401)와 케이스(1403)와 입출력부(1405)와 입출력부(1407)와 축부(1411)를 갖는다.
케이스(1401) 및 케이스(1403)는 축부(1411)로 접속되어, 도 21e에 도시하는 전자 서적은 상기 축부(1411)를 축으로 하여 개폐 동작을 할 수 있다. 이러한 구성으로 함으로써, 종이 서적과 같은 동작을 행할 수 있다. 또한, 입출력부(1405)는 케이스(1401)에 내장되고, 입출력부(1407)는 케이스(1403)에 내장된다. 또한, 입출력부(1405) 및 입출력부(1407)의 구성을 서로 상이한 화상을 입출력하는 구성으로 하여도 좋고, 예를 들어 양쪽 입출력부에서 하나의 연속 화상을 표시하는 구성으로 하여도 좋다. 입출력부(1405)와 입출력부(1407)를 상이한 화상을 표시하는 구성으로 함으로써, 예를 들어 오른쪽 입출력부(도 21e에서는 입출력부(1405))에 글의 화상을 표시하고, 왼쪽 입출력부(도 21e에서는 입출력부(1407))에 화상을 표시할 수 있다.
또한, 도 21e에 도시하는 전자 서적은 케이스(1401) 또는 케이스(1403)에 조작부 등을 구비하여도 좋다. 예를 들어 도 21e에 도시하는 전자 서적의 구성을 전원 버튼(1421)과 조작키(1423)와 스피커(1425)를 구비하는 구성으로 할 수도 있다. 도 21e에 도시하는 전자 서적은 조작키(1423)를 사용함으로써 복수의 페이지를 갖는 화상의 페이지를 넘길 수 있다. 그리고, 도 21e에 도시하는 전자 서적의 입출력부(1405) 및 입출력부(1407) 중 한쪽 또는 양쪽 모두에 키보드나 포인팅 디바이스 등을 형성한 구성으로 하여도 좋다. 또한, 도 21e에 도시하는 전자 서적의 케이스(1401) 및 케이스(1403)의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 형성하여도 좋다. 또한, 도 21e에 도시하는 전자 서적이 전자 서적으로서의 기능을 가져도 좋다.
예를 들어 상기 실시형태의 표시 회로를 구비하는 광 검출 장치를 입출력부(1405) 및 입출력부(1407) 중 한쪽 또는 양쪽 모두에 사용함으로써, 예를 들어 손가락 또는 펜으로 전자 서적을 조작하거나 전자 서적에 정보를 입력할 수 있다.
또한, 도 21e에 도시하는 전자 서적을 무선 통신으로 데이터를 송수신할 수 있는 구성으로 하여도 좋다. 이로써, 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하고 다운로드하는 기능을 부가시킬 수 있다.
도 21f에 도시하는 전자 기기는 디스플레이다. 도 21f에 도시하는 디스플레이는 케이스(1501)와 입출력부(1502)와 스피커(1503)와 LED 램프(1504)와 조작 버튼(1505)과 접속 단자(1506)와 센서(1507)와 마이크로폰(1508)과 지지대(1509)를 갖는다. 예를 들어 상기 실시형태의 표시 회로를 구비하는 광 검출 장치를 입출력부(1502)에 사용함으로써, 예를 들어 손가락 또는 펜으로 디스플레이를 조작하거나 디스플레이에 정보를 입력할 수 있다.
도 21a 내지 도 21f를 사용하여 설명한 바와 같이, 본 실시형태의 전자 기기는 상기 실시형태의 표시 회로를 구비하는 광 검출 장치를 사용한 입출력부를 구비하는 구성이다. 상기 구성으로 함으로써, 외광의 영향을 억제할 수 있어 입출력부의 검출 정밀도를 향상시킬 수 있다.
101a: 리셋 신호 출력 회로
101b: 판독 선택 신호 출력 회로
102: 라이트 유닛
103; 광 검출부
103p: 광 검출 회로
104: 판독 회로
105: 데이터 처리 회로

Claims (17)

  1. 광 검출 회로와;
    광원, 도광판, 및 고정재를 포함하는 라이트 유닛과;
    데이터 처리 회로를 포함하고,
    상기 광 검출 회로는
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    포토 다이오드를 포함하고,
    상기 포토 다이오드의 제 1 단자는 상기 제 1 트랜지스터의 제 1 단자에 접속되고,
    상기 제 1 트랜지스터의 제 2 단자는 상기 제 2 트랜지스터의 게이트에 접속되고,
    상기 도광판은 제 1 면, 상기 제 1 면과 대향하는 제 2 면, 및 제 3 면을 포함하고, 상기 제 1 면의 일부에서 대상물과 접촉하고, 상기 대상물이 상기 제 1 면에 접촉하는 상기 일부에서 상기 광원으로부터 발광하는 광을 반사하고,
    상기 도광판의 상기 제 2 면은 상기 광 검출 회로와 대향하고,
    상기 고정재는 상기 도광판의 상기 제 3 면에 상기 광원을 고정하고, 상기 광원 및 상기 도광판의 일부와 중첩되고,
    상기 광 검출 회로는 리셋 동작을 행하고, 상기 리셋 동작 후에 축적 동작을 행하고, 상기 축적 동작 후에 판독 동작을 행하고, 상기 일부에서 반사된 상기 광으로부터 데이터 신호를 생성하고,
    상기 포토 다이오드의 제 2 단자의 전위는 상기 리셋 동작 중의 제 1 전압과 상기 축적 동작 및 상기 판독 동작 중의 제 2 전압이고,
    상기 제 1 트랜지스터의 게이트의 전위는 상기 리셋 동작 및 상기 축적 동작 중의 제 3 전압과 상기 판독 동작 중의 제 4 전압인, 광 검출 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 채널에 산화물 반도체층을 포함하는, 광 검출 장치.
  4. 제 3 항에 따른 광 검출 장치의 구동 방법에 있어서,
    상기 광 검출 회로의 제 1 리셋 동작을 행하는 단계와;
    상기 광원이 제 1 광을 발광하도록 설정한 후, 상기 광 검출 회로의 제 1 축적 동작을 행하는 단계와;
    상기 광 검출 회로의 제 1 판독 동작을 행하는 단계와;
    상기 광 검출 회로에 의해 제 1 데이터 신호를 생성하는 단계와;
    상기 광 검출 회로의 제 2 리셋 동작을 행하는 단계와;
    상기 광원이 광을 발광하지 않도록 설정한 후, 상기 광 검출 회로의 제 2 축적 동작을 행하는 단계와;
    상기 광 검출 회로의 제 2 판독 동작을 행하는 단계와;
    상기 광 검출 회로에 의해 제 2 데이터 신호를 생성하는 단계와;
    상기 데이터 처리 회로에 의해 제 1 차분(差分) 데이터 신호를 생성하는 단계를 포함하고,
    상기 제 1 차분 데이터 신호는 상기 제 1 데이터 신호와 상기 제 2 데이터 신호의 차이인, 광 검출 장치의 구동 방법.
  5. 제 4 항에 있어서,
    상기 광원은 적외선 영역의 상기 제 1 광을 발광하는 다이오드를 포함하는, 광 검출 장치의 구동 방법.
  6. 매트릭스 형태로 배치된 광 검출 회로들과;
    광원, 도광판, 및 고정재를 포함하는 라이트 유닛과;
    데이터 처리 회로를 포함하고,
    상기 광 검출 회로들의 각각은
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    포토 다이오드를 포함하고,
    상기 포토 다이오드들의 각각의 제 1 단자는 상기 제 1 트랜지스터들의 각각의 제 1 단자에 접속되고,
    상기 제 1 트랜지스터들의 각각의 제 2 단자는 상기 제 2 트랜지스터들의 각각의 게이트에 접속되고,
    상기 도광판은 제 1 면, 상기 제 1 면과 대향하는 제 2 면, 및 제 3 면을 포함하고, 상기 제 1 면의 일부에서 대상물과 접촉하고, 상기 대상물이 상기 제 1 면에 접촉하는 상기 일부에서 상기 광원으로부터 발광하는 광을 반사하고,
    상기 도광판의 상기 제 2 면은 상기 광 검출 회로들과 대향하고,
    상기 고정재는 상기 도광판의 상기 제 3 면에 상기 광원을 고정하고, 상기 광원 및 상기 도광판의 일부와 중첩되고,
    상기 광 검출 회로들의 각각은 리셋 동작을 일제히 행하고, 상기 리셋 동작 후에 축적 동작을 일제히 행하고,
    상기 광 검출 회로들의 각각은 상기 축적 동작 후에 판독 동작을 순차적으로 행하고, 상기 일부에서 반사된 상기 광으로부터 데이터 신호를 생성하고,
    상기 포토 다이오드들의 각각의 제 2 단자의 전위는 상기 리셋 동작 중의 제 1 전압과 상기 축적 동작 및 상기 판독 동작 중의 제 2 전압이고,
    상기 제 1 트랜지스터들의 각각의 게이트의 전위는 상기 리셋 동작 및 상기 축적 동작 중의 제 3 전압과 상기 판독 동작 중의 제 4 전압인, 광 검출 장치.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제 1 트랜지스터들의 각각은 채널에 산화물 반도체층을 포함하는, 광 검출 장치.
  9. 제 8 항에 따른 광 검출 장치의 구동 방법에 있어서,
    상기 광 검출 회로들의 각각의 제 1 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 제 1 광을 발광하도록 설정한 후, 상기 광 검출 회로들의 각각의 제 1 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 1 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 1 데이터 신호를 생성하는 단계와;
    상기 광 검출 회로들의 각각의 제 2 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 광을 발광하지 않도록 설정한 후, 상기 광 검출 회로들의 각각의 제 2 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 2 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 2 데이터 신호를 생성하는 단계와;
    상기 데이터 처리 회로에 의해 제 1 차분 데이터 신호들을 생성하는 단계를 포함하고,
    상기 제 1 차분 데이터 신호들의 각각은 상기 제 1 데이터 신호들의 각각과 상기 제 2 데이터 신호들의 각각의 차이인, 광 검출 장치의 구동 방법.
  10. 제 9 항에 있어서,
    상기 광원은 적외선 영역의 상기 제 1 광을 발광하는 다이오드를 포함하는, 광 검출 장치의 구동 방법.
  11. 제 8 항에 따른 광 검출 장치의 구동 방법에 있어서,
    상기 광 검출 회로들의 각각의 제 1 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 제 1 광을 발광하도록 설정한 후, 상기 광 검출 회로들의 각각의 제 1 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 1 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 1 데이터 신호를 생성하는 단계와;
    상기 광 검출 회로들의 각각의 제 2 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 제 2 광을 발광하도록 설정한 후, 상기 광 검출 회로들의 각각의 제 2 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 2 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 2 데이터 신호를 생성하는 단계와;
    상기 광 검출 회로들의 각각의 제 3 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 제 3 광을 발광하도록 설정한 후, 상기 광 검출 회로들의 각각의 제 3 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 3 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 3 데이터 신호를 생성하는 단계와;
    상기 광 검출 회로들의 각각의 제 4 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 광을 발광하지 않도록 설정한 후, 상기 광 검출 회로들의 각각의 제 4 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 4 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 4 데이터 신호를 생성하는 단계와;
    상기 데이터 처리 회로에 의해 제 1 차분 데이터 신호들을 생성하는 단계와;
    상기 데이터 처리 회로에 의해 제 2 차분 데이터 신호들을 생성하는 단계와;
    상기 데이터 처리 회로에 의해 제 3 차분 데이터 신호들을 생성하는 단계를 포함하고,
    상기 제 1 차분 데이터 신호들의 각각은 상기 제 1 데이터 신호들의 각각과 상기 제 4 데이터 신호들의 각각의 차이이고,
    상기 제 2 차분 데이터 신호들의 각각은 상기 제 2 데이터 신호들의 각각과 상기 제 4 데이터 신호들의 각각의 차이이고,
    상기 제 3 차분 데이터 신호들의 각각은 상기 제 3 데이터 신호들의 각각과 상기 제 4 데이터 신호들의 각각의 차이인, 광 검출 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 광원은 상기 제 1 광을 발광하는 적색 발광 다이오드, 상기 제 2 광을 발광하는 녹색 발광 다이오드, 및 상기 제 3 광을 발광하는 청색 발광 다이오드를 포함하는, 광 검출 장치의 구동 방법.
  13. 매트릭스 형태로 배치된 화소 회로들과;
    매트릭스 형태로 배치된 광 검출 회로들과;
    광원, 도광판, 및 고정재를 포함하는 라이트 유닛과;
    데이터 처리 회로를 포함하고,
    상기 광 검출 회로들의 각각은
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    포토 다이오드를 포함하고,
    상기 화소 회로들의 각각은
    제 3 트랜지스터와;
    액정 소자를 포함하고,
    상기 포토 다이오드들의 각각의 제 1 단자는 상기 제 1 트랜지스터들의 각각의 제 1 단자에 접속되고,
    상기 제 1 트랜지스터들의 각각의 제 2 단자는 상기 제 2 트랜지스터들의 각각의 게이트에 접속되고,
    상기 화소 회로들의 각각 및 상기 광 검출 회로들의 각각은 기판 면 위에 주기적으로 배치되고,
    상기 도광판은 제 1 면, 상기 제 1 면과 대향하는 제 2 면, 및 제 3 면을 포함하고, 상기 제 1 면의 일부에서 대상물과 접촉하고, 상기 대상물이 상기 제 1 면에 접촉하는 상기 일부에서 상기 광원으로부터 발광하는 광을 반사하고,
    상기 도광판의 상기 제 2 면은 상기 광 검출 회로들과 대향하고,
    상기 고정재는 상기 도광판의 상기 제 3 면에 상기 광원을 고정하고, 상기 광원 및 상기 도광판의 일부와 중첩되고,
    상기 광 검출 회로들의 각각은 리셋 동작을 일제히 행하고, 상기 리셋 동작 후에 축적 동작을 일제히 행하고,
    상기 광 검출 회로들의 각각은 상기 축적 동작 후에 판독 동작을 순차적으로 행하고, 상기 일부에서 반사된 상기 광으로부터 데이터 신호를 생성하고,
    상기 포토 다이오드들의 각각의 제 2 단자의 전위는 상기 리셋 동작 중의 제 1 전압과 상기 축적 동작 및 상기 판독 동작 중의 제 2 전압이고,
    상기 제 1 트랜지스터들의 각각의 게이트의 전위는 상기 리셋 동작 및 상기 축적 동작 중의 제 3 전압과 상기 판독 동작 중의 제 4 전압이고,
    상기 제 3 트랜지스터들의 각각의 제 1 단자는 상기 액정 소자들의 각각의 제 1 단자에 접속되고,
    상기 화소 회로들의 각각은 표시 동작을 순차적으로 행하고,
    상기 제 3 트랜지스터들의 각각의 게이트의 전위는 상기 표시 동작 중의 제 5 전압인, 광 검출 장치.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 제 1 트랜지스터들의 각각은 채널에 산화물 반도체층을 포함하고,
    상기 제 3 트랜지스터들의 각각은 채널에 산화물 반도체층을 포함하는, 광 검출 장치.
  16. 제 15 항에 따른 광 검출 장치의 구동 방법에 있어서,
    상기 광 검출 회로들의 각각의 제 1 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 제 1 광을 발광하도록 설정한 후, 상기 광 검출 회로들의 각각의 제 1 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 1 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 1 데이터 신호를 생성하는 단계와;
    상기 광 검출 회로들의 각각의 제 2 리셋 동작을 일제히 행하는 단계와;
    상기 광원이 광을 발광하지 않도록 설정한 후, 상기 광 검출 회로들의 각각의 제 2 축적 동작을 일제히 행하는 단계와;
    상기 광 검출 회로들의 각각의 제 2 판독 동작을 순차적으로 행하는 단계와;
    상기 광 검출 회로들의 각각에 의해 제 2 데이터 신호를 생성하는 단계와;
    상기 데이터 처리 회로에 의해 제 1 차분 데이터 신호들을 생성하는 단계와;
    상기 화소 회로들의 각각의 상기 표시 동작을 순차적으로 행하는 단계를 포함하고,
    상기 제 1 차분 데이터 신호들의 각각은 상기 제 1 데이터 신호들의 각각과 상기 제 2 데이터 신호들의 각각의 차이인, 광 검출 장치의 구동 방법.
  17. 제 16 항에 있어서,
    상기 광원은 적외선 영역의 상기 제 1 광을 발광하는 다이오드를 포함하는, 광 검출 장치의 구동 방법.
KR1020110049375A 2010-05-28 2011-05-25 광 검출 장치 KR101789495B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-122208 2010-05-28
JP2010122208 2010-05-28

Publications (2)

Publication Number Publication Date
KR20110131115A KR20110131115A (ko) 2011-12-06
KR101789495B1 true KR101789495B1 (ko) 2017-10-25

Family

ID=45009134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110049375A KR101789495B1 (ko) 2010-05-28 2011-05-25 광 검출 장치

Country Status (5)

Country Link
US (2) US8772701B2 (ko)
JP (3) JP5749975B2 (ko)
KR (1) KR101789495B1 (ko)
CN (1) CN102262486B (ko)
TW (1) TWI521411B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133716A1 (ja) * 2008-04-28 2009-11-05 シャープ株式会社 ダイオードおよびそれを備えた光センサ回路並びに表示装置
JP5749975B2 (ja) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5792524B2 (ja) * 2010-07-02 2015-10-14 株式会社半導体エネルギー研究所 装置
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
CN103309516A (zh) * 2012-03-13 2013-09-18 原相科技股份有限公司 光学触控装置及其检测方法
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
KR20150068811A (ko) * 2013-12-12 2015-06-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
JP6553406B2 (ja) * 2014-05-29 2019-07-31 株式会社半導体エネルギー研究所 プログラム、及び情報処理装置
KR20220100106A (ko) 2014-06-09 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TW202243228A (zh) 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
WO2017098368A1 (en) 2015-12-08 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Touch panel, command-input method of touch panel, and display system
US9741290B1 (en) * 2016-06-30 2017-08-22 Secugen Corporation Multi-mode display
KR101886035B1 (ko) * 2017-06-08 2018-08-08 주식회사 센소니아 주변광의 영향을 감소시키는 지문 센싱 방법
KR102400893B1 (ko) * 2017-08-14 2022-05-23 엘지디스플레이 주식회사 표시장치와 지문 센서 및 그 구동 방법
CN110726673B (zh) * 2018-07-17 2022-02-18 中国科学院福建物质结构研究所 用于铁电晶体相变检测的光学探针及其检测方法
CN109950358B (zh) * 2019-03-27 2021-05-04 京东方科技集团股份有限公司 光电探测结构及其制作方法
JP7446785B2 (ja) * 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置
JP7446786B2 (ja) * 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置
TWI699973B (zh) * 2019-12-31 2020-07-21 茂達電子股份有限公司 可動態控制時間增益的光感測裝置
GB2598117A (en) * 2020-08-18 2022-02-23 Ibmetrix Ltd Photo-capacitance sensor
CN114155814B (zh) * 2021-12-09 2022-12-06 武汉天马微电子有限公司 像素驱动电路及显示面板、显示装置
CN114264374B (zh) * 2021-12-27 2023-08-25 西南交通大学 一种金属线快速加热设备测温校准的方法

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5303322A (en) * 1992-03-23 1994-04-12 Nioptics Corporation Tapered multilayer luminaire devices
TW305035B (ko) * 1993-01-19 1997-05-11 Canon Kk
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6738051B2 (en) * 2001-04-06 2004-05-18 3M Innovative Properties Company Frontlit illuminated touch panel
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005029394A2 (en) * 2003-09-22 2005-03-31 Koninklijke Philips Electronics N.V. Light guide touch screen
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20050097157A (ko) * 2004-03-31 2005-10-07 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP4325557B2 (ja) 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006276223A (ja) 2005-03-28 2006-10-12 Sony Corp 表示装置及び表示方法
US7705835B2 (en) * 2005-03-28 2010-04-27 Adam Eikman Photonic touch screen apparatus and method of use
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4791108B2 (ja) 2005-08-31 2011-10-12 三菱電機株式会社 画像表示装置
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4844305B2 (ja) 2005-09-12 2011-12-28 日本ビクター株式会社 撮像装置
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007304451A (ja) * 2006-05-15 2007-11-22 Sony Corp 表示処理装置およびその駆動方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7351949B2 (en) * 2006-07-10 2008-04-01 Avago Technologies General Ip Pte Ltd Optical generic switch panel
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5362725B2 (ja) * 2007-09-11 2013-12-11 コーニンクレッカ フィリップス エヌ ヴェ アンビエント光補償センサ及び手順
US8004502B2 (en) * 2007-10-05 2011-08-23 Microsoft Corporation Correcting for ambient light in an optical touch-sensitive device
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
KR101407300B1 (ko) 2007-11-19 2014-06-13 엘지디스플레이 주식회사 멀티 터치 평판 표시모듈
JP5239317B2 (ja) * 2007-11-30 2013-07-17 セイコーエプソン株式会社 液晶装置及び電子機器
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009187342A (ja) * 2008-02-07 2009-08-20 Seiko Epson Corp タッチパネル、電気光学装置及び電子機器
WO2009119417A1 (ja) * 2008-03-24 2009-10-01 ソニー株式会社 撮像装置、表示撮像装置、電子機器および物体の検出方法
US20110122111A1 (en) * 2008-06-03 2011-05-26 Christopher Brown Display device
JP2010019915A (ja) * 2008-07-08 2010-01-28 Sony Corp 表示装置およびその駆動方法、並びに電子機器
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5300859B2 (ja) 2008-10-21 2013-09-25 株式会社ジャパンディスプレイウェスト 撮像装置、表示撮像装置および電子機器
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP4650703B2 (ja) * 2008-12-25 2011-03-16 ソニー株式会社 表示パネルおよびモジュール並びに電子機器
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US20100289755A1 (en) * 2009-05-15 2010-11-18 Honh Kong Applied Science and Technology Research Institute Co., Ltd. Touch-Sensing Liquid Crystal Display
CN101650610A (zh) * 2009-09-03 2010-02-17 友达光电股份有限公司 一种用于移动终端的光学触控笔和光学触摸屏
KR101264727B1 (ko) * 2009-09-24 2013-05-15 엘지디스플레이 주식회사 터치 패널 내장형 액정 표시 장치
JP5749975B2 (ja) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5823740B2 (ja) * 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP6081694B2 (ja) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置

Also Published As

Publication number Publication date
US8772701B2 (en) 2014-07-08
JP5749975B2 (ja) 2015-07-15
US20140240294A1 (en) 2014-08-28
US9846515B2 (en) 2017-12-19
KR20110131115A (ko) 2011-12-06
JP2016192222A (ja) 2016-11-10
JP2012008541A (ja) 2012-01-12
JP5957572B2 (ja) 2016-07-27
US20110291013A1 (en) 2011-12-01
CN102262486B (zh) 2016-01-20
JP2015181022A (ja) 2015-10-15
JP6178897B2 (ja) 2017-08-09
CN102262486A (zh) 2011-11-30
TW201203053A (en) 2012-01-16
TWI521411B (zh) 2016-02-11

Similar Documents

Publication Publication Date Title
KR101789495B1 (ko) 광 검출 장치
JP6979480B2 (ja) 液晶表示装置
US8605059B2 (en) Input/output device and driving method thereof
US9489088B2 (en) Input-output device and method for driving input-output device
US20150261047A1 (en) Liquid crystal display device
JP5797471B2 (ja) 入出力装置
US8502772B2 (en) Driving method of input/output device
JP5766519B2 (ja) 入出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant