CN109950358B

CN109950358B - 光电探测结构及其制作方法

Info

Publication number: CN109950358B
Application number: CN201910238942.6A
Authority: CN
Inventors: 高宇鹏; 关峰; 杜建华; 王利忠; 黄睿; 强朝辉; 赵磊
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2019-03-27
Filing date: 2019-03-27
Publication date: 2021-05-04
Anticipated expiration: 2039-03-27
Also published as: CN109950358A

Abstract

本发明提出了光电探测结构及其制作方法。该光电探测结构包括：基板；第一钝化层，设置在基板的一侧且具有第一开口；第一半导体层，设置在第一开口中；第二钝化层，设置在第一钝化层远离基板的一侧且具有第二开口；本征半导体层，设置在第二开口内且与第二开口的侧壁接触；第二半导体层，设置在本征半导体层远离基板的一侧。本发明所提出的光电探测结构，其本征半导体层被第二钝化层保护，从而有效避免因本征半导体层的边缘刻蚀缺陷导致的PIN器件漏电流升高，进而使该PIN光电探测结构的漏电流更小。

Description

光电探测结构及其制作方法

技术领域

本发明涉及半导体光电器件技术领域，具体的，本发明涉及光电探测结构及其制作方法。

背景技术

PIN探测器作为实现光信号探测的重要载体，具有工艺简单、探测效率高、性能稳定等优点，从而在遥控传感、工业、军事国防、医疗、航空航天、深空探测等应用领域里起到重要支撑作用，是各个国家抢占的制高点。具体例如在安检、医疗等高能射线成像中，PIN光电探测器可与闪烁体配合，实现将弱光信号转换为电信号并输出成像的过程。

基于非晶硅(a-Si)材料的PIN探测器，其漏电流主要有四个来源：第一，结漏电流(器件内部的扩散电流)；第二，热激发电流；第三，阵列边缘注入电流；第四，像素边缘漏电流。所以，本领域内科研人员为了减小PIN器件的这些暗电流，可从工艺以及设计上对PIN器件进行改进。

发明内容

本发明是基于发明人的下列发现而完成的：

本发明的发明人通过研究，提出一种光电探测结构，在制作过程中通过第二钝化层保护形成的本征半导体层，从而避免本征半导体层的边缘刻蚀缺陷导致的PIN器件漏电流升高，进而使该PIN光电探测结构的漏电流更小。此外，采用“山”形的PIN结构，有利于降低第二半导体层、本征半导体层和第一半导体层自身产生的热量，从而防止热激发电流的产生，并且，光还可从“山”形PIN结构的狭缝中进入，也可提高光吸收量，从而提高PIN光电探测结构的光吸收效率。

有鉴于此，本发明的一个目的在于提出一种低暗电流、高速响应的PIN光电探测结构。

在本发明的第一方面，本发明提出了一种光电探测结构。

根据本发明的实施例，所述光电探测结构包括：基板；第一钝化层，所述第一钝化层设置在所述基板的一侧，且具有第一开口；第一半导体层，所述第一半导体层设置在第一开口中；第二钝化层，所述第二钝化层设置在所述第一钝化层远离基板的一侧，且具有第二开口，并且，所述第二开口在所述基板上的正投影与所述第一开口在所述基板上的正投影至少部分重叠；本征半导体层，所述本征半导体层设置在所述第二开口内，且与所述第二开口的侧壁接触；第二半导体层，所述第二半导体层设置在所述本征半导体层远离所述基板的一侧。

发明人经过研究发现，本发明实施例的光电探测结构，其本征半导体层被第二钝化层保护，从而可有效地避免因本征半导体层与第二半导体层的边缘刻蚀缺陷导致的PIN器件漏电流升高，进而使该PIN光电探测结构的漏电流更小。

另外，根据本发明上述实施例的光电探测结构，还可以具有如下附加的技术特征：

根据本发明的实施例，所述第一半导体层与所述第一开口的侧壁接触。

根据本发明的实施例，所述第二开口在所述基板上的正投影位于所述第一开口在所述基板上的正投影内。

根据本发明的实施例，所述第二半导体层在所述基板上的正投影与所述第一半导体层在所述基板上的正投影完全重合。

根据本发明的实施例，所述第二半导体层在所述基板上的正投影与所述第一开口在所述基板上的正投影完全重合。

根据本发明的实施例，所述光电探测结构进一步包括：第一电极，所述第一电极设置在所述第二半导体层远离所述基板的一侧，且所述第一电极在所述基板上的正投影与所述第二半导体层在所述基板上的正投影完全重合；第二电极，所述第二电极设置在所述第一半导体层与所述基板之间。

根据本发明的实施例，所述第二钝化层和所述第二钝化层由二氧化硅组成。

根据本发明的实施例，所述第一半导体层、所述本征半导体层和所述第二半导体层在所述基板上的正投影都至少包括一个狭缝。

在本发明的第二方面，本发明提出了一种制作光电探测结构的方法。

根据本发明的实施例，所述方法包括：在基板的一侧形成图案化的第一半导体层；在所述第一半导体层远离所述基板的一侧，依次形成具有第一开口的钝化层和具有第二开口的第二钝化层，且第一开口在所述基板上的正投影与所述第一开口在所述基板上的正投影至少部分重叠；在所述钝化层远离所述基板的一侧依次形成本征半导体材料层、第二半导体材料层；在所述第二半导体材料层远离所述基板的一侧形成图案化的光刻胶层，且所述光刻胶层在所述基板上的正投影在所述第二开口在所述基板上的正投影之内；对未被所述光刻胶层保护的所述本征半导体材料层和所述第二半导体材料层进行刻蚀处理，形成图案化的本征半导体层和第二半导体层。

发明人经过研究发现，采用本发明实施例的制作方法，可通过一次构图工艺形成相同图案化的本征半导体层和第二半导体层，且第二钝化层保护本征半导体层，避免了本征半导体层与第二半导体层的边缘刻蚀缺陷，从而有效地降低制作出的PIN光电探测结构的漏电流，并且，该制作方法未增加掩膜板的个数，而未增加制作的成本。

另外，根据本发明上述实施例的制作方法，还可以具有如下附加的技术特征：

根据本发明的实施例，形成所述图案化的光刻胶层与形成所述第二开口使用同一个掩膜板。

根据本发明的实施例，形成所述图案化的第一半导体层与形成所述图案化的光刻胶层使用同一个掩膜板。

根据本发明的实施例，所述方法进一步包括：在所述基板的一侧形成第二电极；在所述第二半导体层远离所述基板的一侧形成图案化的第一电极，且形成所述图案化的第一电极与形成所述图案化的光刻胶层使用同一个掩膜板。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述的方面结合下面附图对实施例的描述进行解释，其中：

图1是本发明一个实施例的光电探测器的截面结构示意图；

图2是本发明一个实施例的光电探测器的俯视和斜视结构示意图；

图3是本发明另一个实施例的光电探测器的截面结构示意图；

图4是本发明一个实施例的制作光电探测器的方法流程示意图；

图5是本发明一个实施例的制作方法中步骤S200的产品截面结构示意图；

图6是本发明一个实施例的制作方法中步骤S400的产品截面结构示意图；

图7是本发明另一个实施例的制作光电探测器的方法流程示意图。

附图标记

100 基板

200 第一半导体层

301 第二开口

310 第二钝化层

320 第一钝化层

302 第一开口

400 本征半导体层

410 凸出部

402 狭缝

401 本征半导体材料层

500 第二半导体层

501 第二半导体材料层

600 第一电极

700 第二电极

810 有源层

820 第一栅绝缘层

830 栅极

840 第二栅绝缘层

851 源极

860 钝化层

900 光刻胶层

具体实施方式

下面详细描述本发明的实施例，本技术领域人员会理解，下面实施例旨在用于解释本发明，而不应视为对本发明的限制。除非特别说明，在下面实施例中没有明确描述具体技术或条件的，本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。

在本发明的一个方面，本发明提出了一种光电探测结构。

根据本发明的实施例，参考图1，光电探测结构包括基板100、第一钝化层320、第一半导体层200、第二钝化层310、本征半导体层400和第二半导体层500；其中，第一钝化层320设置在基板100的一侧，且第一钝化层310具有第一开口302；第一半导体层200设置在第一开口302中；第二钝化层310设置在第一钝化层320远离基板100的一侧，且第二钝化层310具有第二开口301，并且，第二开口301在基板100上的正投影与第一开口302在基板100上的正投影至少部分重叠；本征半导体层400设置在第二开口301内，且与第二开口301的侧壁接触；而第二半导体层500设置在本征半导体层400远离基板100的一侧。

本发明的发明人结果研究提出一种光电探测结构，其本征半导体层400在图案化刻蚀的过程中会被第二钝化层310保护，如此，从而可有效避免PIN器件漏电流的升高，进而使PIN光电探测结构的漏电流更小。

根据本发明的实施例，第一半导体层200可以是N型半导体层或P型半导体层中的一种，而第二半导体层500可以是N型半导体层或P型半导体层中的另一种。在本发明的一些实施例中，第一半导体层200可以是N型半导体层，本征半导体层400可以是I型半导体层，而第二半导体层500可以是P型半导体层。

在本发明的一些实施例中，第一半导体层200与第一开口302的侧壁可以是接触，如此，可有效避免刻蚀液对第一半导体层200的边缘腐蚀。

在本发明的一些实施例中，参考图1，第二半导体层500在基板100上的正投影与本征半导体层400在基板100上的正投影是完全重合的，如此，本征半导体层400和第二半导体层500可以是通过一次构图工艺形成的，具有相同的横截面形状的两种半导体层的边缘刻蚀缺陷更少，从而使PIN光电探测结构的漏电流进一步更小。

在本发明的一些实施例中，参考图1，第二开口301在基板100上的正投影可位于第一开口302在基板100上的正投影内，如此，通过两层钝化层形成的总厚度可使第二开口301的深度接近本征半导体层400的厚度。

在本发明的一些实施例中，参考图1，第二半导体层500在基板100上的正投影可与第一开口301在基板100上的正投影是完全重合的，如此，形成图案化的第二半导体层500与形成图案化的钝化层300可使用同一个掩膜板，从而进一步降低PIN光电探测器的制作成本。

在本发明的一些实施例中，参考图1，第二半导体层500在基板100上的正投影与第一半导体层200在基板100上的正投影是完全重合的，如此，形成第一半导体层200图案的步骤与形成本征半导体层400图案和第二半导体层500图案的步骤可使用同一个掩膜板，从而进一步降低PIN光电探测器的制作成本。

在本发明的一些实施例中，参考图4，光电探测结构可进一步包括第一电极600和第二电极700；其中，第一电极600设置在第二半导体层500远离基板100的一侧，且第一电极600在基板100上的正投影可与第二半导体层500在基板100上的正投影完全重合；而第二电极700设置在第一半导体层500与基板100之间。如此，可获得结构和功能上更完善的PIN光电探测器，并且，形成第一电极600图案的步骤与形成本征半导体层400图案的步骤也可使用同一个掩膜板，从而更进一步降低PIN光电探测器的制作成本。在一些具体示例中，第一电极600可由氧化铟锡(ITO)形成的，如此，采用上述透明材料的第一电极600具有导电性的同时，其透明特性还不会影响本征半导体层400对光的识别能力，从而使该PIN光电探测结构的识别能力更好。

在本发明的一些实施例中，第一钝化层320和第二钝化层310可由二氧化硅组成。如此，采用二氧化硅形成的钝化层的平整性更好，且开口的位置精度和尺寸精度更高。

在本发明的一些具体示例中，参考图2(图1、3均是图2中俯视结构沿虚线AA’的截面结构示意图)，第一半导体层200(图4中未标出)、本征半导体层400和第二半导体层500(图4中未标出)在基板100上的正投影可都至少包括一个狭缝402，比如呈山字形，即第一半导体层200、本征半导体层400和第二半导体层500的横截面都具有三个凸起部，例如图4中示出的本征半导体层400的凸出部410。如此，采用这种具有突出结构的横截面形状，不仅可增加本征半导体层400的表面积，使进入狭缝402中的光也能被本征半导体层400吸收，从而可增加PIN结构对光信号的吸收率。并且，具有狭缝的山字形PIN结构，有利于降低PIN结构自身产生的热量，从而进一步防止热激发电流的产生。具体的，狭缝的宽度可以根据实际需要进行设计。

在本发明的一些实施例中，参考图3，光电探测结构还可进一步包括薄膜晶体管(TFT)，且薄膜晶体管设置在基板100与第一半导体层200之间，具体的，该薄膜晶体管可包括有源层810、第一栅绝缘层820、栅极830、第二栅绝缘层840、源极851和漏极，并且，第二电极700可直接作为薄膜晶体管的漏极，并分别与有源层810、第一半导体层200电连接。如此，可获得结构和功能上更进一步完善的PIN光电探测器。

综上所述，根据本发明的实施例，本发明提出了一种光电探测结构，其本征半导体层与第二半导体层是通过一次构图工艺形成的，从而可有效地避免因本征半导体层与第二半导体层的边缘刻蚀缺陷导致的PIN器件漏电流升高，进而使该PIN光电探测结构的漏电流更小。

在本发明的另一个方面，本发明提出了一种制作光电探测结构的方法。根据本发明的实施例，参考图4，该制作方法包括：

S100：在基板的一侧形成图案化的第一半导体层。

在该步骤中，先在基板100的一侧沉积第一半导体材料层，其中，第一半导体材料层可由第一非晶硅(a-Si)形成，再将第一半导体材料层图案化处理，获得第一半导体层200。

在本发明的一些实施例中，参考图7，在步骤S100之前，该制作方法可进一步包括：

S600：在基板的一侧形成第二电极。

在该步骤中，预先可在薄膜晶体管远离基板100的一侧形成第二电极700，然后，再在第二电极700远离基板100的一侧形成图案化的第一半导体层。如此，制作出的第二电极700可将薄膜晶体管与PIN光电探测结构电连接。根据本发明的实施例，第二电极700的具体图案不受特别的限制，本领域技术人员可根据薄膜晶体管和PIN光电探测结构的实际位置进行相应地设计。

S200：在第一半导体层远离基板的一侧，依次形成具有第一开口的第一钝化层和具有第二开口的第二钝化层。

在该步骤中，在步骤S100制作的第一半导体层200远离基板100的一侧，继续形成第一钝化层320，且第一钝化层320具有第一开口302，且第一开口302在基板100上的正投影可与第一半导体层200在基板100上的正投影是完全重合的；再在第一半导体层200和第一钝化层320远离基板100的一侧形成第二钝化层310，且第二钝化层310具有第二开口301。如此，通过两步可形成的双层钝化层结构，便于后续形成与第一半导体层200不同图案尺寸的本征半导体层400、第二半导体层500。并且，该步骤的产品可参考图5。

在本发明的另一些实施例中，形成的钝化层可为单层结构，且形成第二开口301的步骤与形成图案化的第一半导体材料层200的步骤使用同一个掩膜板，如此，可使最终制作出的第二半导体层500在基板100上的正投影与第一半导体层200在基板100上的正投影是完全重合的，并且，还可使该制作方法减少一个掩膜板。

S300：在钝化层远离基板的一侧依次形成本征半导体材料层、第二半导体材料层。

在该步骤中，在步骤S200制作好的钝化层300远离基板100的一侧，依次沉积本征半导体材料层401、第二半导体材料层501，其中，本征半导体材料层401可由本征a-Si形成，而第二半导体材料层501可由第二a-Si形成。

S400：在第二半导体材料层远离基板的一侧形成图案化的光刻胶层。

在该步骤中，在步骤S300制作的第二半导体材料501层远离基板100的一侧，形成图案化的光刻胶层900，且光刻胶层900在基板200上的正投影在第一开口301在基板上的正投影之内。并且，该步骤的产品可参考图6。

在本发明的一些实施例中，形成图案化的光刻胶层900的步骤可与形成图案化的第一半导体层200的步骤使用同一个掩膜板，如此，后续被光刻胶层900保护的本征半导体层400和第二半导体层500在基板100上的正投影，可与第一半导体层200在基板100上的正投影是完全重合的，从而使该制作方法再减少一个掩膜板。

在一些具体实施例中，形成图案化的光刻胶层900的步骤还可与形成第一开口301的步骤都使用同一个掩膜板，如此，该制作方法进一步减少一个掩膜板，且制作出图案化的第一半导体层200、钝化层300、本征半导体层400和第二半导体层500都使用同一个掩膜板。

S500：对未被光刻胶层保护的本征半导体材料层和第二半导体材料层进行刻蚀处理，形成图案化的本征半导体层和第二半导体层。

在该步骤中，对未被步骤S400制作的光刻胶层900保护的本征半导体材料层401和第二半导体材料层501进行刻蚀处理，如此，可获得图案化的本征半导体层400和第二半导体层500。并且，该步骤的产品可参考图1。

在本发明的一些实施例中，参考图7，在步骤S500之后，该制作方法还可进一步包括：

S700：在第二半导体层远离基板的一侧形成图案化的第一电极。

在该步骤中，在第二半导体层500远离基板100的一侧形成图案化的第一电极600，且形成图案化的第一电极600与形成图案化的光刻胶层900使用同一个掩膜板。如此，该制作方法形成相同图案化的第一半导体层200、钝化层300、本征半导体层400、第二半导体层500和第一电极600都使用同一个掩膜板，从而可进一步降低PIN光电探测结构的制作成本。

综上所述，根据本发明的实施例，本发明提出了一种制作方法，可通过一次构图工艺形成相同图案化的本征半导体层和第二半导体层，避免了本征半导体层与第二半导体层的边缘刻蚀缺陷，从而有效地降低制作出的PIN光电探测结构的漏电流，并且，该制作方法未增加掩膜板的个数，而未增加制作的成本。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims

1.一种光电探测结构，其特征在于，包括：

基板；

第一钝化层，所述第一钝化层设置在所述基板的一侧，且具有第一开口；

第一半导体层，所述第一半导体层设置在所述第一开口中；

第二钝化层，所述第二钝化层设置在所述第一钝化层远离所述基板的一侧，且具有第二开口，并且，所述第二开口在所述基板上的正投影与所述第一开口在所述基板上的正投影至少部分重叠；

本征半导体层，所述本征半导体层设置在所述第二开口内，且与所述第二开口的侧壁接触；

第二半导体层，所述第二半导体层设置在所述本征半导体层远离所述基板的一侧，

所述第一半导体层、所述本征半导体层和所述第二半导体层在所述基板上的正投影都至少包括一个狭缝。

2.根据权利要求1所述的光电探测结构，其特征在于，所述第一半导体层与所述第一开口的侧壁接触。

3.根据权利要求1所述的光电探测结构，其特征在于，所述第二开口在所述基板上的正投影位于所述第一开口在所述基板上的正投影内。

4.根据权利要求1所述的光电探测结构，其特征在于，所述第二半导体层在所述基板上的正投影与所述第一半导体层在所述基板上的正投影完全重合。

5.根据权利要求1所述的光电探测结构，其特征在于，进一步包括：

第一电极，所述第一电极设置在所述第二半导体层远离所述基板的一侧，且所述第一电极在所述基板上的正投影与所述第二半导体层在所述基板上的正投影完全重合；

第二电极，所述第二电极设置在所述第一半导体层与所述基板之间。

6.一种制作光电探测结构的方法，其特征在于，包括：

在基板的一侧形成图案化的第一半导体层；

在所述第一半导体层远离所述基板的一侧，依次形成具有第一开口的第一钝化层和具有第二开口的第二钝化层，且第二开口在所述基板上的正投影与所述第一开口在所述基板上的正投影至少部分重叠；

在所述第二钝化层远离所述基板的一侧依次形成本征半导体材料层、第二半导体材料层；

在所述第二半导体材料层远离所述基板的一侧形成图案化的光刻胶层，且所述光刻胶层在所述基板上的正投影在所述第二开口在所述基板上的正投影之内；

对未被所述光刻胶层保护的所述本征半导体材料层和所述第二半导体材料层进行刻蚀处理，形成图案化的本征半导体层和第二半导体层，其中，所述本征半导体层与所述第二开口的侧壁接触。

7.根据权利要求6所述的方法，其特征在于，形成所述图案化的光刻胶层与形成所述第二开口使用同一个掩膜板。

8.根据权利要求6所述的方法，其特征在于，进一步包括：

在所述基板的一侧形成第二电极；

在所述第二半导体层远离所述基板的一侧形成图案化的第一电极，且形成所述图案化的第一电极与形成所述图案化的光刻胶层使用同一个掩膜板。