CN103283024A - 高电荷容量像素架构、光电转换装置、辐射图像摄像系统及其方法 - Google Patents

高电荷容量像素架构、光电转换装置、辐射图像摄像系统及其方法 Download PDF

Info

Publication number
CN103283024A
CN103283024A CN2011800604650A CN201180060465A CN103283024A CN 103283024 A CN103283024 A CN 103283024A CN 2011800604650 A CN2011800604650 A CN 2011800604650A CN 201180060465 A CN201180060465 A CN 201180060465A CN 103283024 A CN103283024 A CN 103283024A
Authority
CN
China
Prior art keywords
terminal
pixel
photoelectric conversion
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800604650A
Other languages
English (en)
Other versions
CN103283024B (zh
Inventor
J.H.常
T.J.特雷威尔
G.N.黑勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Carestream Health Inc
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of CN103283024A publication Critical patent/CN103283024A/zh
Application granted granted Critical
Publication of CN103283024B publication Critical patent/CN103283024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本发明公开用于获得包括多个像素的成像阵列或数字射线照相系统的方法和设备的实施方案，其中至少一个像素可以包括：扫描线；偏压线；包括第一端子、第二端子和控制电极的切换元件，其中所述控制电极电耦接至所述扫描线；和光电转换元件，其包括电耦接至所述偏压线的第一端子和电耦接至所述切换元件的所述第一端子的第二端子；和信号存储元件，其形成于与所述扫描线、偏压线、所述数据线、所述切换元件和所述光电转换元件相同的层中。所述信号存储元件的一个端子的面积可以大于所述像素的表面面积。

Description

高电荷容量像素架构、光电转换装置、辐射图像摄像系统及其方法
技术领域
本发明涉及成像阵列中使用的像素。更具体地说，本发明涉及具有可适于在可包括医疗诊断、无损检测等的可见和X射线图像传感应用中使用的较高电荷容量和较高填充因数的共面像素。
发明背景
由多个传感器像素100组成的成像阵列在成像技术中众所周知。传感器像素100通常包括切换元件210(诸如薄膜晶体管(TFT))和光电转换元件220(诸如光二极管)。图1示出传感器像素100的示意性等效像素电路。光电转换元件220或光传感器对入射辐射敏感且可以产生许多电荷载子，其中电荷载子的数量取决于辐射剂量。在由多个像素组成的成像阵列中，通常在读出之前跨传感器的内部电容暂时存储光产生的载子。额外像素上存储电容器230可以添加至每个像素以增加像素的电荷容量Qpix。切换元件210的任务是维持像素内的信号并随后启用信号的读出。关注的信号通常由保持于像素的浮动节点240处的电荷载子的改变表示，此改变通常表现为浮动节点240的电势改变。除了装置元件210、220、230之外，信号线也对传感器像素和成像阵列的功能性至关重要。切换元件210受控于规定信号电荷释放过程的时间和持续时间的扫描线250。数据线260为释放的电荷载子提供至读出电子器件的路径。偏压线270为光电转换元件220提供适当的偏压电压
多个传感器像素可以矩阵样式平铺以形成成像阵列。图2示出可以用于一般辐射探测装置的3×3像素成像阵列的示意性等效图。偏压线270可以在每列中的像素之间共享且连接至传感器偏压电路。接地线340可以在平行于扫描线250的每行中的像素之间共享。像素上存储电容器230的下电极330(未在图2中标记)连接至提供共同接地参考电势的接地线340。数据线260在每列中的像素之间共享且连接至读出电子器件。扫描线250在每行中的像素之间共享且连接至驱动电子器件。驱动电路在扫描线250上提供适当的信号以通常按顺序、通常一次一行地将存储于像素100的浮动节点240上的信号释放至数据线260。
像素上存储电容器230的并入解决大多数信号电荷跨光电转换元件220的内部电容存储的情况下的相关技术像素的若干问题。举例而言，像素上存储电容器230的添加帮助增加像素电荷容量Qpix。像素的电荷容量规定在读出之前可存储于像素中的光产生的信号电荷的最大量。Qpix可近似为Qpix＝Cpix×Vmax，其中Cpix是光电转换元件220的内部电容(下文中指示为Cpd)与像素上存储电容器230的电容(下文中指示为Cst)之和，且Vmax是像素的正常操作下允许的最大电势改变。对于像素上存储电容器230并不存在的情况下的相关技术像素，Cpix的量值由Cpd控制。当Vmax保持恒定时，像素上存储电容器230的添加增加Cpix的量值，使得Qpix增加。增加像素电荷容量可以解决受到高暴露的成像区域中的限幅问题。
美国专利第7,524,711号公开了一种制造用于在间接X射线传感器中使用的TFT阵列底板的像素上存储电容器230的方法。图3A至图6A图示TFT阵列底板300的不同制造阶段下的像素的自顶向下图。图3B至图6B图示对应于图3A至图6A的像素的截面图。截面图的切面线A-A’示出于自顶向下图说明中。应注意，图6A和图6B中所示的传感器像素TFT底板结构300并不构成图1中所示的整个传感器像素100；其仅仅示出美国专利第7,524,711号中公开的切换元件210和像素上存储电容器230的制造步骤。
像素TFT底板300的制造方法开始于衬底310之上第一金属层的沉积。接着使用光刻方法图案化第一金属层以产生栅极线250、用于TFT210的栅极电极320、像素上存储电容器230的下电极330和连接每个传感器像素100中的下电极330的接地线340。图3A和图3B分别图示第一光刻步骤之后的像素TFT底板300的俯视图和截面图。接下来，第一绝缘层410沉积于衬底、栅极线250、栅极电极320、下电极330和接地线340上。依序形成半导体层420和掺杂层430(为了清楚起见，未示出于图4A中)以覆盖衬底310且在绝缘层410上。接下来，执行光刻以图案化半导体层和掺杂层来界定栅极电极320上面的岛状物区域。图4A和图4B分别图示所得结构的俯视图和截面图。之后，第二金属层被沉积以覆盖包括岛状物区域和绝缘层410的衬底；光刻被执行以图案化第二金属层来形成数据线260、上电极510、与上电极510连接的第二电极520、与数据线260连接的第三电极530。因此，还移除岛状物区域的部分来形成间隙。图5A和图5B分别图示所得结构的俯视图和截面图。上电极510、下电极330和介于两个电极之间的绝缘层410的部分构成像素上存储电容器230。栅极电极320、第二电极520、第三电极530、岛状物和介于岛状物与栅极电极320之间的绝缘层410的部分构成TFT切换元件210。随后，钝化层620被沉积而覆盖包括第二金属层和岛状物间隙开口的衬底。为了实现像素上存储电容器230与光电转换元件220之间的连接，使用另一光刻步骤移除钝化层620的区域。这个孔隙区域610使上电极510的一部分暴露。图6A和图6B分别图示所得结构的俯视图和截面图。
上文描述的像素上存储电容器230实施以及美国专利第5,319,206号和美国专利第6,806,472号公开的那些像素上存储电容器实施要求独立于光电转换元件220对不连接至光电转换元件220的电极加偏压。施加至每个像素的这些端子的电压通常为由图1中所示的像素示意图指示的接地参考电势或共同电势。结果，实施例要求额外布线线路(诸如图3A至图6A所示的接地线340)来连接每个像素中的下电极330。因为较大布线线路计数可能减少图像传感器的制造产量，所以通常期望减少每个像素中的布线线路数量。先前描述的像素上存储电容器230实施例还限制由存储电容器允许的最大面积。参考图6A，像素上存储电容器230的上电极510与数据线260和TFT的第三电极530同时沉积。因此，上电极不能跨越超过由其它电极占据的区域，否则导致电极之间的短路。结果，每个像素中的上电极510的最大面积限于并非由数据线260和TFT占据的面积。类似陈述对像素上存储电容器230的下电极和扫描线250同样适用。鉴于绝缘层410的厚度和建造材料未改变，Cst随着电极面积成比例调整。因此，当在像素内尽可能大得制作上电极510和下电极330两者的面积时，Cst最大化。请注意，上电极510或下电极330的面积必需小于p2，其中p是像素间距。在不必修改其它像素度量(诸如Cpd)下，这还对最大值Qpix作出上限。
发明概要
因此，本申请的一个方面是全部或部分解决相关技术中的至少前述和其它缺点。
本申请的另一个方面是全部或部分提供至少本文描述的优点。
本申请的另一方面是提供改善像素电荷容量的方法和/或设备，所述改善可以与射线照相传感器阵列的制造并行完成且可以防止或减少与不同类型的切换装置构造/类型和/或不同光电转换装置构造/类型的额外掩膜或工艺步骤关联的额外成本。本申请的另一方面是提供在无需减少或牺牲像素填充因数下增加像素上存储电容器的方法和/或构件。本申请的又一方面是提供在不需要额外布线线路的情况下实现像素上存储电容器的并入；因此，改善制造可靠性和/或产量的方法和/或设备。本申请的另一方面还是提供将像素上存储电容器的面积增加到超过像素间距或尺寸的限制的方法和/或设备，这可在没有相对于像素或传感阵列(即，不具有像素上存储电容器)制造工序的额外制造步骤下完成。
本发明的另一方面是提供偏压线，其被构造来连接至像素的至少一侧、至少两侧、至少三侧或至少每侧上的相邻像素。
在一个示例性实施方案中，像素可以包括：扫描线，其在衬底的第一表面附近；偏压线，其在所述衬底的所述第一表面与光电转换元件的第一端子之间；切换元件，其在所述衬底的所述第一表面附近且与所述扫描线的至少一部分对准，其包括第一端子；第二端子；和栅极电极，其电耦接至所述扫描线，其中基于来自所述扫描线的扫描信号电耦接所述第一端子和第二端子；光电转换元件，其在所述衬底的所述第一表面附近，其包括所述第一端子，所述第一端子电耦接至所述偏压线；和第二端子，所述第二端子电耦接至所述切换元件的所述第一端子；和信号存储元件，其在所述衬底的所述第一表面附近，其包括：第一端子，所述第一端子电耦接至所述偏压线；和第二端子，所述第二端子电耦接至所述切换元件的所述第一端子且与所述光电转换元件的至少一部分对准；和介电层，所述介电层在所述第一端子和所述第二端子附近。
在一个实施方案中，一种形成包括间接成像像素阵列的数字射线照相探测器的方法，所述方法可以包括：为所述间接成像像素阵列提供衬底；在所述衬底的第一表面附近的第一金属层中形成扫描线、偏压线和切换元件的控制电极；在所述扫描线、所述切换元件的所述控制电极和所述偏压线之上形成第一绝缘介电层；在所述控制电极的至少一部分之上形成岛状物区域，所述岛状物区域包括半导体层；在所述衬底的所述第一表面附近的第二金属层中形成所述切换元件的第二端子、连接至所述切换元件的所述第二端子的数据线、所述切换元件的第一端子和连接至所述切换元件的所述第一端子的光电转换装置的第二端子，其中基于来自所述扫描线的扫描信号电耦接所述切换元件的所述第一端子和所述第二端子；在所述切换元件的所述第一端子、所述数据线和所述切换元件的所述第二端子之上形成第二绝缘介电层，其中所述光电转换装置的所述第二端子暴露于所述第二绝缘介电层中；在第三金属层中形成所述光电转换元件的所述第二端子之上的光电转换层堆叠和所述光电转换层堆叠之上的所述光电转换元件的第一端子；且将所述光电转换元件的所述第一端子电连接至所述偏压线，其中通过电连接步骤所述形成扫描线形成所述衬底的所述第一表面附近的信号存储元件，所述信号存储元件包括第一端子，其电耦接至所述偏压线；第二端子，其电耦接至所述切换元件的所述第一端子；和介电层，其在所述信号存储元件的所述第一端子和所述第二端子附近。
这些对象只借助于说明性实例给出且这样的对象可以是本发明的一个或多个实施方案的示例。所属领域的技术人员可以想到或了解通过公开的本发明固有地实现的其它期望的目的和优点。本发明由权利要求书定义。
附图简述
因为参考连同附图考虑时的示例性实施方案的以下详细描述能更好地理解实施方案的不同特征，所以可以更充分地理解实施方案的不同特征。
图1是示出用于在已知成像阵列中利用的传感器像素的示意性等效电路的图；
图2是示出用于已知一般辐射探测装置的3×3像素成像阵列构造的图；
图3A至图6A是图示根据传统制造工艺的像素底板的自顶向下图的图；
图3B至图6B是分别图示根据图3A至图6A中所示的传统制造工艺的像素底板的截面图的图；
图7是示出用于根据本教导的示例性传感器像素实施方案的示意性等效电路的图；
图8是示出根据本教导的示例性3×3像素成像阵列实施方案的图；
图9A至图16A是图示根据本教导的制造工艺的不同制造阶段下的示例性像素实施方案的自顶向下图的图；
图9B至图16B是图示对应于图9A至图16A的像素的各自截面图的图；
图17是图示根据本教导的用于切换元件的示例性活性岛状物实施方案的替代放置的图；
图18A是图示根据本教导的替代示例性像素实施方案的中间结构的自顶向下图的图；
图18B是图示对应于图18A的像素的截面图的图；
图19A至图24A是图示根据本教导的制造工艺的不同制造阶段下的另一个示例性像素实施方案的自顶向下图的图；
图19B至图24B是图示对应于图19A至图24A的像素的各自截面图的图；
图25A至图28A是图示根据本教导的制造工艺的不同制造阶段下的又一示例性像素实施方案的自顶向下图的图；
图25B至图28B是图示对应于图25A至图28A的像素的各自截面图的图；
图29A至图36A是图示根据本教导的制造工艺的不同制造阶段下的又一示例性像素实施方案的自顶向下图的图；
图29B至图36B是图示对应于图29A至图36A的像素的各自截面图的图；
图37是图示根据本教导的替代示例性像素实施方案的中间结构的自顶向下图的图；和
图38是图示示出一个示例性偏压线布线方案的呈阵列矩阵方式的根据图37的3×3不完整像素的平铺的图。
具体实施方式
现在将详细参考本申请的示例性实施方案，其实例图示于附图中。在任何可行的情况下，将遍及图使用相同参考数字以指称相同或相似部分。
为了简单和说明的目的，主要通过参考本教导的示例性实施方案描述本教导的原理。但是，所属领域的一般技术人员将易于认识到相同原理可等效地适用于所有类型的安全分布式环境且可以实施于所有类型的安全分布式环境中并且任何这样的变化并不脱离于本申请的真正精神和范畴。而且，在以下详细描述中，参考图示特定实施方案的附图。可以在不脱离于本教导的精神和范畴下对这样的示例性实施方案进行电、机械、逻辑及结构改变。因此，以下详细描述并不视为限制意义且本发明的范畴由权利要求书和其等效物所定义。
虽然本发明的广泛范畴提出的本发明的数字范围和参数设置是近似值，但是尽可能精确地报告特定实例中提出的数值。但是，任何数值固有地包含必然由其各自测试测量中发现的标准差导致的某些误差。而且，将理解本文公开的所有范围涵盖归入本文中的任何和所有子范围。例如，“小于10”的范围可以包括最小值-2(包括)与最大值10(包括)之间的任何和所有子范围，即，具有等于或大于-2的最小值和等于或小于10(例如，1至5)的最大值的任何和所有子范围。
如本文所使用的，间距被定义为给定元件的长度或重复的间隔。例如，本文使用像素间距来描述像素阵列中的每个像素之间的重复距离。成像元件或像素可以包括至少一个晶体管/切换元件和至少一个光电二极管/光电转换元件。光电转换元件将来自电磁光谱的至少一部分的电磁辐射(包括伽马射线至红外线辐射)转换为电荷。填充因数是对入射光子敏感的像素面积的百分比。同样，可以电耦接个别像素以形成成像阵列。本文使用的术语重叠被定义为由两个元件覆盖的共同空间。
参考讨论的制造工艺，所属领域的技术人员将理解包括任何类型的堆叠的电装置的不同层可以各被沉积以形成图案(例如，由掩膜(例如，先前形成的特征、光刻、其组合等等的掩膜)界定的图案)、被沉积为非图案化层(接着被蚀刻(例如，通过掩膜))或其组合。以不同组合使用这些步骤以形成最终期望的结构。因此，为了讨论的目的，期望当讨论像素制造时，(所结合的)“以形成”的术语的使用旨在包括技术中所知的不同沉积/蚀刻/掩蔽技术。
如本文所使用的金属和金属层组合物的实例可以包括(例如)Al、Cr、Cu、Mo、Nd、Ti、W等等、具有这些元素的部分组合物的金属合金(例如，MoW、AlNd等等)、其堆叠等等。金属层的其它实例可以包括光学透明导电材料(诸如ITO和IZO)。
图7示出用于根据本教导的示例性传感器像素实施方案的示意性等效像素电路。如图7中所示，传感器像素700可以包括切换元件110、光电转换元件120和像素上存储电容器130。在像素操作的光子收集阶段期间，光电转换元件120基于入射光子的数量产生电荷载子。电荷载子朝着光电转换元件120的端子扫掠。偏压线170可以为光电转换元件120提供适当的偏压电势。切换元件110可以置于将光产生的载子保持于浮动节点140附近的高阻抗状态中。扫描线150可以用于控制切换元件110的状态。例如，切换元件可以置于在确立扫描线150时，允许保持于浮动节点140的电荷载子流动至数据线160上的低阻抗状态中。像素上存储电容器130可以并行耦接至光电转换元件120，其中存储电容器130的一个端子可以电连接至浮动节点140且另一个端子可以电连接至偏压线170。
如图7中所示，传感器像素700是方形；但是，根据本教导的实施方案并非旨在受限制。因此，示例性像素700可以是圆形、矩形等等且可以可重复的样式形成。
多个传感器像素700可以矩阵样式平铺以形成成像阵列。图8示出根据本教导的3×3像素成像阵列的示意性等效图。偏压线170可以在每列中的像素之间共享且连接至传感器偏压电路。请注意，因为通常在大约相同电压下对传感器像素700中的光电转换元件120加偏压，所以偏压线170还可以取决于像素布局限制而在每行中的像素之间共享或在像素之任何组合之间共享。数据线160可以在每列中的像素之间共享且连接至读出电子器件。扫描线150可以在每行中的像素之间共享且连接至驱动电路。驱动电路在扫描线150上提供适当的信号以一次一行地将存储于像素700的浮动节点140上的信号释放至数据线160。例如，可以从单行按顺序释放存储于像素700的浮动节点140上的信号。像素上存储电容器130的第二端子可以电连接至浮动节点140。像素上存储电容器的第一端子可以电连接至偏压线170。与图2相比较，图8并不要求用于像素上存储电容器130的额外接地线340布线。
图9A至图16A图示根据本教导的第一示例性实施方案的不同制造阶段下的代表性像素700的自顶向下图；图9B至图16B图示分别对应于图9A至图16A的像素700的截面图。截面图的切面线B-B’示出于对应的自顶向下图说明中。
应注意，根据本申请的实施方案，讨论的每个层可以分别直接或间接地形成于先前形成的层上、之上或附近。例如，绝缘层可以包括多于一个绝缘体且金属层可以包括多于一个金属。此外，其它层(未示出)可以形成于并未直接讨论的图中所示的层之间，但是在半导体处理中众所周知。
第一实施方案中讨论的像素700参考作为切换元件110的后通道蚀刻(BCE)氢化非晶硅(a-Si:H)TFT和作为光电转换元件120的a-Si:H n-i-p光二极管。但是，光电转换元件120可以是由无机、有机半导体材料等等制造的MIS光传感器、垂直p-n结光二极管、横向p-n结光二极管、光导体、光晶体管中的任何一个或组合。类似地，切换元件110可以是MOS薄膜晶体管、结型场效应晶体管、全空乏SOI晶体管、部分空乏SOI晶体管、SiOG晶体管、块状MOS晶体管、双极晶体管等等中的任何一个或组合。
如所属领域的技术人员将认识到的，对于采用光电转换元件120的间接X射线探测器，X射线转换屏(诸如CsI或Gd2O2S:Tb)可以定位于光传感器附近。同样，对于直接X射线探测器，可以采用X射线敏感型光传感器(诸如光导体)。X射线敏感型光导体的材料的实例可以包括非晶硒(a-Se)、CdTe等等。
在图9A和图9B中，扫描线150、偏压线170、栅极电极920和像素上存储电容器130的第一电极930可以形成于衬底910的第一表面之上或附近。扫描线150和偏压线170的区域可以形成于相同金属层中。如果扫描线150和偏压线170的部分形成于相同金属层中，那么如图9A中所示，扫描线150可以大致上平行于偏压线170的一部分。当扫描线150和偏压线170不在相同金属层中时，还可以存在这个平行构造。或者，除了图9A中所示的构造(例如，相同金属层中的形成)之外，扫描线150可以取而代之大致上横向于形成于不同金属层中时的偏压线170的一部分。进一步来说，在一些实施方案中，偏压线170还可以具有平行且横向于扫描线的部分。此外，偏压线170的部分和第一电极930可以在衬底910的第一表面与光电转换元件120的第一端子(未在图9A和图9B中示出)之间。
在图10A和图10B中，栅极绝缘层1010(例如，TFT)示出为形成于包括扫描线150、偏压线170、栅极电极920、像素上存储电容器的第一电极930的衬底910的整个表面之上或附近(例如，以覆盖扫描线150、偏压线170、栅极电极920、像素上存储电容器的第一电极930和衬底910的任何暴露的表面)。栅极绝缘层1010可以是技术中所知的单个或堆叠的非化学计量氮化硅(a-SiNx:H)或其它类型的绝缘层(例如，氧化物等等)。TFT活性层(例如，活性岛状物1020)和掺杂接触层(例如，掺杂接触层岛状物1030)可以(例如)通过本征和掺杂a-Si:H的等离子增强化学沉积(PECVD)在栅极绝缘层1010的形成之后形成于衬底910的整个表面之上或附近。可以通过图案化活性层形成TFT活性岛状物1020且通过图案化掺杂接触层(例如，通过干法蚀刻的图案化等等)形成掺杂接触层岛状物1030。在图10A中，为了清楚起见，省略掺杂接触层岛状物1030。
可以不同地执行这些层的沉积和图案化。例如，可以通过在图案化以形成活性岛状物之前连续地形成层来形成图10B中所示的栅极绝缘体1010、活性岛状物1020和掺杂接触层岛状物1030。或者，活性岛状物1020和掺杂接触层岛状物1030的形成可以在图案化栅极绝缘层1010之后(未示出)。或者，随着连续形成栅极绝缘层1010、活性层和掺杂接触层，可以在活性岛状物的形成之后执行栅极绝缘层1010的图案化。
如图10A中所见，作为切换元件110的a-Si:H TFT(未完整示出)可以形成于衬底910的表面之上，其中a-Si:H TFT的活性区域在栅极电极920之上或附近。或者，在一些实施方案中，a-Si:H TFT的活性区域还可以在扫描线150之上或附近且与扫描线150对准。一个示例性替代构造示出于图17中。如图17中所示的扫描线150的部分可以在活性层(例如，活性岛状物1020)与衬底910的表面之间且被认作TFT栅极电极920。由于扫描线150和作为切换元件110的TFT的第二和第三端子(未示出)的宽度，所以图17中所示的像素700的重叠公差从传统TFT阵列底板300减少。例如，因为扫描线向左或向右移位(图17中)并不影响与活性层的栅极电极对准，所以可以减少至少一个方向上(例如，平行于扫描线)的公差。或者，作为切换元件110的a-Si:H TFT(未示出)所覆盖的扫描线150的部分可以被调整大小以实现所期望的通道长度。
图11A和图11B图示切换元件110的两个端子的示例性形成。如图11A和图11B中所示，端子1120可以连接至光电转换元件120(未示出)，且端子1110可以连接至数据线160。可以移除两个TFT端子之间的掺杂接触岛状物1030的区域且还可以移除活性岛状物1020的部分。数据线160还可以形成于这个金属层(例如，第二金属层)中且在图11A中示出为大致上垂直于扫描线150。或者，数据线160可以形成于顶部金属层(未示出)中，而非如所示的TFT端子金属层中。像素上存储电容器的第二电极1130还可以形成于这个层中。如图7中所示，因为电连接TFT的第三电极1120、像素上存储电容器的第二电极1130和光二极管的浮动节点电极1810(未示出)而形成浮动节点140，所以在一些实施方案中，像素上存储电容器的第二电极1130可以用作作为光电转换元件120的光二极管的金属电极。进一步来说，可以同时形成且电连接TFT的第三电极1120和像素上存储电容器的第二电极1130(例如，如图11A和图11B中所示)。像素上存储电容器的第一电极930、像素上存储电容器的第二电极1130和介于两个电极之间的栅极绝缘层1010可以形成像素上存储电容器130，其中一个端子连接至偏压线170，而另一个端子连接至传感器像素700的光电转换元件120(未示出)。栅极电极920、TFT的第二电极1110、TFT的第三电极1120和活性岛状物可以形成作为传感器像素700的切换元件110的a-Si:H TFT。此处应注意，可以通过改变像素上存储电容器130的电极(例如，930、1130)的面积、栅极绝缘层1010的厚度、形成栅极绝缘层1010的特定层、栅极绝缘层1010的材料属性的任何组合来实现期望的Cst。
图12A和图12B图示TFT钝化层的示例性形成(例如，在如图所示的先前形成的特征的整个表面上)。钝化层1210可被图案化以使像素上存储电容器的第二电极1130的一部分暴露。对于像素上存储电容器的第二电极1130还用作光传感器/光电转换元件120的电极的情况，浮动节点通孔窗1220可以视情况被制作得较大，大约与像素上存储电容器的第二电极1130相同大小。这样的例示性实施方案示出于图12A和图12B中。在像素上存储电容器的第二电极1130并不用作光电转换元件120的电极的情况下，浮动节点通孔窗1220可以视情况在不影响像素上存储电容器的第二电极1130与作为光电转换元件120的光二极管的电极之间的连接性的情况下被制作得较小(例如，＜像素上存储电容器的第二电极1130的1/2大小、＜第二电极1130的1/4大小、尽可能小)。图18A和图18B分别图示可以电连接至像素上存储电容器的第二电极1130的光二极管浮动节点电极的形成之后的示例性结构的俯视图和截面图。如图18A和图18B中所示，浮动节点通孔窗1220被制作得较小。
图13A和图13B图示a-Si:H n-i-p光二极管堆叠1310的示例性形成。光二极管堆叠可以包括n型掺杂a-Si:H层1320(下文中称作n层)、较厚本征a-Si:H层1330(下文中称作i层)和p型掺杂a-Si:H层1340(下文中称作p层)。可以按顺序(例如，以连续的方式)沉积三层，之后用干法蚀刻工艺来界定光二极管堆叠1310区域。此处应注意，还可以按相反顺序形成光二极管堆叠1310，其中通常以连续的方式形成p层1340，接着形成i层1330，然后形成n层1320。接着所得结构将称作p-i-n光二极管。这样的差异在技术中众所周知且两个构造经常表示为PIN光二极管。如图13A和图13B中所示，光二极管堆叠1310区域可以大约与像素上存储电容器1130的第二电极同延。
图14A和图14B图示光二极管偏压电极1410的示例性形成。在大部分入射光子首先撞击光二极管偏压电极的情况下，通常使用透明导电氧化物(TCO)(诸如ITO)将电极制作得光学透明(例如，部分透明)。此处应注意，还可以不同顺序完成光二极管堆叠1310和光二极管偏压电极1410的形成。在这样的情况下，按顺序沉积光二极管堆叠1310和光二极管偏压电极1410的层；但是，在光二极管堆叠1310的图案化之前图案化光二极管偏压电极1410。这样的示例性顺序都将产生图14A和图14B中所示的结构。
图15A和图15B作为光电转换元件120的光二极管钝化层的示例性形成。这样的钝化层1510可以形成于像素700的先前形成特征的表面之上。还如图15A和图15B中所示，可以形成偏压线通孔窗1520(例如，干法蚀刻等等)。应注意，如果数据线160在光二极管钝化层之后形成的金属层中布线(未示出)，那么额外通孔窗(未示出)可以被蚀刻以将TFT的第二电极1110连接至数据线160。
图16A和图16B图示填充包括偏压线通孔窗1520的先前通孔开口的另一个金属层(例如，第三金属层)的示例性形成。该金属层可以被图案化以形成偏压线170的一部分。应注意，被形成来连接图9A中所示的像素上存储电容器的第一电极930的偏压线170部分可以电连接至如图16A和图16B中图示般形成于传感器偏压电路(例如，如图8中所示)外部或通过单个或多个布线通孔形成于传感器阵列的邻近周边的偏压线170部分。单个或多个金属层可存在于偏压线170部分的连接通孔之间。
像素700处理可以继续进行额外沉积和蚀刻，例如，技术中众所周知的钝化、平面化、抗反射涂层、形成周边连接等等。应注意，可以在上文讨论的工艺期间或像素的形成之后形成周边连接。此外，同样由所属领域的一般技术人员理解的是，无机或有机介电质的额外层可以被沉积和图案化以用来封装且改善形成的成像阵列的光学性能。为了成像阵列垫接合的目的，可以沉积和图案化额外的导体层。
如传感器像素700的示例性实施方案中所描述，通过像素上存储电容器130的添加增加像素电荷容量。可以与BCE a-Si:H TFT工艺或BCP a-Si:H TFT工艺并行形成像素上存储电容器130；因此，在制造像素700的传感器阵列时，无需要求任何额外处理步骤。因此，这样的示例性实施方案可以提供在无需与额外掩膜或光刻步骤关联的额外成本下增加像素电荷容量的方法和/或可以确保额外处理步骤不会引起损失或产量减少。还应注意，因为像素上存储电容器130可以置于作为光电转换元件120的光二极管下面，所以像素的填充因数不受影响。此外，本教导可以降低或去除对用于像素上存储电容器130的额外接地布线线路的需求。如图16A和图16B的第一像素实施方案中所示，偏压线170可以视情况在多个金属层中布线，两者可以改善制造可靠性或产量。
第二示例性实施方案描述传感器像素700的替代例(例如，制造工艺)。这些描述连同说明一起强调制造工艺的若干差异，所述差异的一些已在第一实施方案中描述。工艺的这些差异示出本教导并不仅仅适用于一个特定制造工艺(例如，实施方案)，而是许多制造工艺(例如，若干实施方案)，所有制造工艺获益于本申请的方面。
参考图9A至图16B描述的第一实施方案包括像素上存储电容器130与作为切换元件110的BCE a-Si:H TFT并行的制造。在这个第二实施方案中，像素上存储电容器130可以与作为切换元件110的后通道钝化(BCP)a-Si:H TFT并行制造。在这个第二实施方案中，可以形成额外金属层以用作光二极管浮动节点电极1810。至少这区别于像素上存储电容器的第二电极1130可以操作为光二极管的浮动节点电极1810的情况下的第一实施方案中描述的制造工艺。进一步来说，参考图18A和图18B描述这样的差异，其中传感器像素700使用BCEa-Si:H来作为切换元件110。此外，第一示例性实施方案描述a-Si:Hn-i-p光二极管堆叠1310和光二极管偏压电极1410的两个不同制造工艺顺序。在这个第二示例性实施方案中，在俯视图和截面图说明的帮助下描述替代的a-Si:H n-i-p光二极管制造工艺顺序。
图19A至图24A图示根据本教导的不同制造阶段下的代表性像素700的第二示例性实施方案的自顶向下图；图19B至图24B图示分别对应于图19A至24A的像素700的截面图。截面图的切面线B-B’示出于对应的自顶向下图说明中。
在图19A和图19B中，扫描线150、偏压线170、栅极电极920和像素上存储电容器130的第一电极930可形成于衬底910的第一表面之上或附近。栅极绝缘层1010、活性层1020’和后通道钝化层1910可以形成于包括扫描线150、偏压线170、栅极电极920和像素上存储电容器130的第一电极930的衬底910的整个表面之上或附近(例如，以覆盖扫描线150、偏压线170、栅极电极920、像素上存储电容器130的第一电极930和衬底910的任何暴露的表面)。后通道钝化层1910可以是技术中所知的单个或堆叠的非化学计量氮化硅(a-SiNx:H)或其它类型的绝缘层(例如，氧化物等等)。当蚀刻掺杂的a-Si:H接触层岛状物1030(未示出)时，后道通钝化层1910还可以用作阻挡层。通常可以通过PECVD连续地按顺序完成这些三个层的沉积。后通道钝化层1910可以被图案化，使得部分材料保留于作为切换元件110的a-Si:H TFT的通道区域附近(例如，与图19A和图19B中所示的TFT栅极电极920对准)。
图20A和图20B图示切换元件TFT110的两个端子的示例性形成。n型掺杂a-Si:H层和金属层可以形成于衬底910的整个表面之上或附近而覆盖先前形成特征的部分。金属层和n型掺杂a-Si:H层可以被图案化以形成切换元件110的电极；一个端子1110可以连接至数据线160且另一个端子1120可以连接至像素上存储电容器的第二电极1130。TFT电极1110、1120、数据线160和像素上存储电容器的第二电极1130可以同时形成且如图20A和图20B所示般电连接。像素上存储电容器930的第一电极、像素上存储电容器的第二电极1130和介于两个电极930、1130之间的层(例如，包括栅极绝缘层1010、a-Si:H活性层1020、n型掺杂a-Si:H层1130)的部分可以形成像素上存储电容器130。像素上存储电容器130的一个端子可以连接至偏压线170，而另一个端子可以连接至传感器像素700的光电转换元件120(未示出)。图20B中所示的像素上存储电容器130包含夹于电极之间的不同材料的多个层。如图20B中所示，栅极电极920、TFT的第二电极1110、TFT的第三电极1120和附近的其它层材料(包括栅极绝缘层1010、a-Si:H活性层1020、n型掺杂a-Si:H层1130)形成传感器像素700的a-Si:H TFT切换元件110。
图21A和图21B图示钝化层1210的例示性形成(例如，如所示的先前形成特征的整个表面之上)。钝化层1210可以被图案化以使像素上存储电容器的第二电极1130的一部分暴露。因为像素上存储电容器的第二电极1130并非直接用作光电转换元件120的电极，所以浮动节点通孔窗1220可以被制作得较小，但更适宜不影响像素上存储电容器的第二电极1130与光二极管的浮动节点电极1810(未示出)之间的连接性。
图22A和图22B图示光二极管的浮动节点电极1810的示例性形成。金属层可以形成于衬底910的整个表面之上或附近(例如，覆盖先前形成特征的部分)。接着，金属层可以被图案化成大约与像素上存储电容器的第二电极1130(例如，光二极管堆叠1310(未示出))相同的面积。像素上存储电容器的第二电极1130可以连接至光二极管通孔窗1220的浮动节点1810。如图22B中所示，可以电连接两个电极和TFT的第三电极1120而形成浮动节点140。
图23A和图23B图示光二极管偏压电极1410的示例性形成。与第一实施方案中描述的工艺不同，n层、i层、p层和偏压电极1410层可以连续形成于衬底910的整个表面之上或附近(例如，覆盖先前形成特征的部分)。偏压电极1410层可以被制作得稍微光学透明且可以被图案化以形成作为光电转换元件120的光二极管的偏压电极。
图24A和图24B图示利用光二极管堆叠1310的图案化和钝化的光二极管的示例性形成(例如，完成)。图24A和图24B还示出通过通孔窗1520电连接至光二极管的偏压电极1410时，跨越像素的偏压线170示例性布线。
在第一和第二示例性实施方案中，示例性偏压线的部分可以在两个金属层(例如，与作为如图9A、图9B、图19A、图19B中所示的栅极电极920的TFT同时制造的一个底部金属层和示出为通过如图16A、图16B、图24A、图24B中所示的通孔窗电连接光二极管偏压电极1410的另一上金属层)中布线。这例示性的两个偏压线170部分可以电连接于如图8中所示的传感器偏压电路外部或通过单个或多个布线通孔电连接于传感器阵列的邻近周边。
上文描述的偏压线连接构造的替代例电连接顶部光二极管偏压电极1410与光二极管堆叠1310之前在每个传感器像素700中个别形成的偏压线170的部分。因为像素上存储电容器的第一电极930可以与偏压线170的部分同时形成且电连接至偏压线170的部分(如图9A和图9B中所示)，所以可以通过经由顶部金属层(诸如图16A和图16B中所示的用于对偏压线170的另一部分布线的顶部金属层)电连接光二极管偏压电极1410与像素上存储电容器的第一电极930来完成每个传感器像素700中发生的布线至偏压线170的光二极管偏压电极1410。
图25A至图28A图示根据本教导的不同制造阶段下的代表性像素2500的第三示例性实施方案的自顶向下图；图25B至图28B图示分别对应于图25A至图28A的像素2500的截面图。截面图的切面线C-C’示出于对应的自顶向下图说明中。像素2500可以用于图7至图8中所示的示例性示意性电路和示例性成像阵列。
图25A和图25B中呈现的示例性结构分别对应于图11A和图11B中所示的工艺。如图25A和图25B中所示，像素上存储电容器的第二电极1130可以与a-Si:H TFT的第三电极1120同时形成。此处应注意，与第一示例性实施方案中的图11A相比较，可以移除电极1120的一部分；且这个区域(例如，移除部分)可以稍后用于在每个像素中个别执行偏压电极至偏压线布线。
图26A和图26B图示钝化层1210的示例性形成(例如，在如图所示的先前形成特征的整个表面上)。可以移除钝化层1210的一部分以使第二电极1130的一部分暴露。孔隙开口可以用于将像素上存储电容器的第二电极1130连接至作为光电转换元件120的光二极管(未示出)。图26A和图26B中添加所示的结构可以对应于结合图示图12A和图12B的第一实施方案中描述的所得结构。图27A和图27B图示光二极管堆叠1310和光二极管偏压电极1410的示例性形成。光二极管偏压电极1410可以形成于图案化光二极管堆叠1310之前或之后。图27A和图27B中添加所示的结构可以对应于图13A至图14A和图13B至图14B所示的第一实施方案中描述的所得结构。
光二极管钝化层1510可以形成于像素2500的先前形成特征的表面之上。这个钝化层1510可以被图案化以在像素2500上形成两个通孔窗，一个使光二极管偏压电极1410的部分暴露且另一个使像素上存储电容器的第一电极930的一部分暴露。可以形成金属层来覆盖先前形成的通孔窗。在图案化金属层以形成连接金属2810之后，每个像素中的光二极管偏压电极经由如图28A和图28B所示的连接金属2810电连接至对应的偏压线170。
如图16A中所示的覆盖透明偏压电极1410的偏压线170的部分可阻碍入射光子能力到达光二极管堆叠(例如，光电转换装置120)。图28A和图28B中所示的实施方案只使用顶部金属(例如，连接金属2810)的一小部分来用于至偏压线170的偏压电极1410连接且因此可以增加像素填充因数。因此，由于在相同量的光子通量下，更多光子可以到达光电转换元件120，所以可以导致更有效的像素2500。
如图25B中所示，额外移除部分在相邻于切换元件110但并非切换元件110的部分的电极930的边缘，但是，根据本教导的实施方案并非旨在受如此限制。例如，额外移除部分可以位于电极930的中心或内部部分或沿着电极930的外周围(例如，与扫描线相对的侧)处以减少要形成的边缘数量。所得连接金属2810的这样的位置更适宜不影响像素2500的填充因数(例如，偏压电极1410之上的连接金属2810区域)。
如传感器像素2500的示例性实施方案中所描述的，可以通过像素上存储电容器130的添加增加像素电荷容量。如第三像素实施方案中所示，还可以在无需制造像素/传感器阵列时所需的任何额外处理步骤的情况下增加由像素的额外像素上存储电容器130和/或FF提供的电荷容量的增加。增加的FF可以改善探测器的效率和/或增加所得信噪比(SNR)。
上文描述的示例性实施方案可将可用于像素上存储电容器的电极的所选或最大面积限于不大于p2，其中p是像素700(例如，方形像素)的间距。因为对于电容器的平行电极构造，电容可以通过εoεrA/t估计，其中εo是自由空间的介电常数，εr是夹于电极之间的介电材料的相对介电常数，t是夹入介电材料的厚度且A是电极的面积，所以可以理解此限制。对于给定工艺，εr和t并不容易改变；因此，经常改变A以实现期望的电容。如本文描述的一些示例性实施方案中所示，当存储电容器的第一电极930与栅极电极920和扫描线150同时形成时，像素面积p2的一部分由栅极电极920和扫描线150占据且不可以用作像素上存储电容器电极的面积的部分(例如，在不使用额外处理步骤和/或额外处理材料/层的情况下)。如本文描述的一些示例性实施方案中所示，当像素上存储电容器的第二电极1130与切换元件110的其它电极和数据线160同时形成时，像素层内的可用面积被限于小于像素面积p2。在上文描述的一些示例性像素实施方案中，在无导致额外工艺步骤和难题的额外层的情况下像素上存储电容器130的电极面积A不可以大于p2。
代表性像素的第四示例性实施方案可以提供根据本教导的用于制作高电荷容量像素构造的又一高电荷容量像素构造/方法。根据第四示例性实施方案的像素构造与其它变体一起可以有效地使像素上电荷存储元件(例如，电容器)的电极面积A增加至超过像素尺寸或像素面积p2。同时，根据本教导的代表性像素/方法的第四示例性实施方案并不需要已知会影响制造成本和产量的额外处理步骤。伴随像素填充因数的可能增加的额外处理步骤的缺少(例如，相对于不具有像素上电荷存储元件的像素)可导致提供高电荷容量和/或高效率的像素实施方案。
图29A至图36A图示根据本教导的不同制造阶段下的代表性像素2900的第四示例性实施方案的自顶向下图；图29B至图36B图示对应于图29A至图36A的像素2900的截面图。截面图的切面线D-D’示出于自顶向下图示中。应注意，根据本教导，讨论的每个层可以分别直接或间接形成于先前形成的层上、之上或附近。例如，绝缘层可以包括多于一个绝缘体且金属层可以包括多于一个金属。此外，其它层(未示出)可以形成于图中所示的并未直接讨论但是在半导体处理中众所周知的层之间。像素2900可以用于图7至图8中所示的示例性示意性电路和示例性成像阵列。
代表性像素的第四示例性实施方案中描述的像素2900又可使用作为切换元件110的BCE a-Si:H TFT和作为光电转换元件120的a-Si:H n-i-p光二极管。但是，光电转换元件120可以是光电光传感器或X射线敏感型光传感器中的任何一个或组合。因此，对于使用采用光电转换元件120的间接X射线探测器的示例性数字射线照相成像系统，X射线转换屏可以定位于光传感器附近且对于直接X射线探测器，可以使用X射线敏感型光传感器(诸如光导体)。
在图29A和图29B中，扫描线150、偏压线170、栅极电极920和像素上存储电容器130的第一电极930可以形成于衬底910的第一表面之上或附近。扫描线150和偏压线170的区域可以形成于相同金属层中。当扫描线150和偏压线170的部分形成于相同金属层中时，那么如图29A中所示，扫描线150可以大致上平行于偏压线170的一部分。进一步来说，当扫描线150和偏压线170不在相同金属层中时，还可以存在平行构造。或者，除了图29A中所示的构造(例如，相同金属层中的形成)之外，扫描线150可以取而代之大致上横向于形成于不同金属层中时的偏压线170的一部分。在一些实施方案中，，偏压线170还可以具有如图29A中所描述般既平行且横向的部分。此外，偏压线170的(若干)部分和第一电极930可以在衬底910的第一表面与光电转换元件120的第一端子(未示出于图29A和图29B中)之间。
如图30A和图30B中所示，TFT的栅极绝缘层1010可以形成于包括扫描线150、偏压线170、栅极电极920和像素上存储电容器的第一电极930的衬底910的整个表面之上或附近(例如，以覆盖扫描线150、偏压线170、栅极电极920、像素上存储电容器的第一电极930和衬底910的任何暴露的表面)。栅极绝缘层1010可以是技术中所知的单个或堆叠的非化学计量氮化硅(a-SiNx:H)或其它类型的绝缘层(例如，氧化物等等)。TFT活性层和掺杂接触层可以在栅极绝缘层1010的形成之后形成于衬底910的整个表面之上或附近(例如，本征和掺杂a-Si:H的PECVD)。可以通过图案化活性层形成TFT活性岛状物1020且通过图案化掺杂接触层(例如，通过干法蚀刻的图案化等等)形成掺杂接触层岛状物1030。在图30A中，为了清楚起见，省略掺杂接触层岛状物1030。
可以不同地执行这些层的沉积和图案化。例如，可以在图案化之前连续地形成图30B中所示的栅极绝缘体1010、活性层岛状物1020和掺杂接触层岛状物1030以形成活性岛状物。
如图30A中所见，作为切换元件110的a-Si:H TFT(未完整示出)可以形成于衬底910的表面之上，其中a-Si:H TFT的活性区域在栅极电极920之上或附近。或者，在一些实施方案中，a-Si:H TFT的活性区域还可以在扫描线150之上或附近且与扫描线150对准。根据本文描述的实施方案，切换元件110的额外替代构造是可行的。例如，如图17中所示的扫描线150的部分可以在活性岛状物1020与衬底910的表面之间且可以被认作TFT栅极电极920。
图31A和图31B图示切换元件TFT110的两个端子的示例性形成。如图31A和图31B中所示，端子1120可以连接至光电转换元件120(未示出)，且端子1110可以连接至数据线160(未示出)。可以移除两个TFT端子之间的掺杂接触层岛状物1030的区域且还可以移除活性岛状物1020的部分。此处应注意，示例性先前实施方案的图示示出数据线160可以与TFT的电极一起形成于这个层(例如，金属层)中。如图31A和图31B中所示，数据线160特意示出为在光二极管堆叠1310(未示出)的形成之后形成于顶部金属层中以证实许多替代像素构造存在且可以根据本教导来实施。像素上存储电容器的第二电极1110还可以形成于这个层中。进一步来说，TFT的第三电极1120和像素上存储电容器的第二电极1130可以同时形成且如图31A和图31B中所示般电连接。栅极电极920、TFT的第二电极1110、TFT的第三电极1120和活性岛状物可以形成作为传感器像素2900的切换元件110的a-Si:H TFT。应注意，如图31A和图31B中所示，可以移除像素上存储电容器的第二电极1130的区域。这个孔隙开口可以提供电连接(例如，用于通孔的空间)以电连接额外金属区域来有效地增大A。通过作为光电转换元件120的a-Si:H n-i-p光二极管的电极的形成，这个示例性区域的操作将显而易见。本申请的实施方案可以使用其它连接(诸如，但不限于像素外部的连接、通孔、电极的占用面积或像素的占据面积内的电极的边缘或拐角处的直接连接(例如，以降低边缘和/或绝缘层要求))来电连接额外的金属区域。进一步来说，可以建立多于一个连接以增加可靠性或更改电耦接的特性(例如，降低电阻)。
图32A和图32B图示(例如，TFT)钝化层1210的示例性形成(例如，在如图所示的先前形成的特征的整个表面之上)。钝化层1210可被图案化以使像素上存储电容器的第一电极930的一部分暴露。重要的是，应注意，不使第二像素上存储电容器电极1130或TFT的电极(例如，1110和1120)的区域暴露。图32A和图32B示出可以通过移除栅极绝缘层和TFT钝化层的部分形成示例性通孔窗。该通孔窗可以像偏压线通孔窗1520般操作以将光二极管偏压电极1410(未示出)电连接至偏压线170。
图33A和图33B图示光二极管偏压电极1410的示例性形成。金属层可以形成于先前形成特征的整个表面之上(例如，覆盖第二像素上存储电容器电极1130和/或偏压线通孔窗1502)。如图33B中所示，图案化金属层1410可以电连接至像素上存储电容器的第一电极930。结果，图案化金属层1410还可以用作像素上存储电容器130的电极。因为像素上存储电容器的第一电极930可以电连接至偏压线170且图案化金属层1410可以电连接至像素上存储电容器的第一电极930，所以图案化金属层1410可以有效地用作光二极管偏压电极1410。此处值得注意的是，与先前示例性实施方案相比较，可以在光二极管堆叠1310的形成之前执行图33A和图33B中的光二极管偏压电极1410形成。同样，在一个实施方案中，偏压线通孔窗可以被制作得较小以允许像素上存储电容器的第二电极1130的更多面积(且因此更高Cst)。因此，如图33A和图33B中所示，光二极管偏压电极可以被制作得大约与光二极管堆叠1310(未示出)相同大小。
所属领域的技术人员易于认识到，像素上存储电容器的第一电极930、像素上存储电容器的第二电极1130、光二极管偏压电极1410和介于其间的介电层(例如，栅极绝缘层1010与钝化层1210)可以形成像素上存储电容器130。参考图7中所示的像素的等效示意图，偏压线电连接至像素上存储电容器的第一电极930和光二极管的偏压电极；像素上存储电容器的第二电极1130、TFT的第三电极1120、光二极管的浮动节点电极1810(未示出于图33A和图33B中)和关联的连接金属被电连接且构成浮动节点140。此处应注意，可以通过改变像素上存储电容器130的电极(930、1130、1410)的面积、电极之间的介电层(1010、1210)的厚度和材料组成的任何组合实现期望的Cst。例如，当光二极管偏压电极1410被制作得大约与像素上存储电容器的第一电极930相同大小时，电极的面积大约加倍。在电连接至偏压线的两个电极(930、1130)被制作得足够大且接近于面积p2的情况下，由像素上存储电容器130获得的有效电极面积A加倍，接近于2×p2。因此，Cst可使用第一像素上存储电容器电极930的相同大小从本文描述的先前示例性实施方案加倍。对于图33A和图33B中所示的构造(例如，方形像素)，A大于p2或A大于1.5p2，这无法在无制造工艺改变的情况下利用先前示例性实施方案中描述的结构来实现。
迄今为止描述的偏压线170布线的示例性布线以如图29A、图29B中所示的第一金属形成完成。但是，可以根据本申请的实施方案完成替代布线。例如，可以在替代金属层(诸如图37中所示的自顶向下图中所示的偏压电极层)中实现替代偏压线170布线方案。可以在像素2900内以此金属在任意方向上完成偏压线布线170。如图37中所示，偏压线可以在大致上垂直于且横向于扫描线150的方向上布线。可添加至或替换以第一金属形成执行的偏压线170布线(参见图29A)的偏压线170布线的这个部分可以改善偏压线连接的制造可靠性。为了更好地图示这个连接性的一个示例性实施方案，图37中所示结构的3×3平铺示出于图38中。即使光二极管偏压电极1410之间的一个连接桥接物出故障(例如，在中心像素处)，还存在连接至中心像素的相同偏压电极1410的三个其它桥接物。进一步来说，还可以在无额外处理步骤(例如，相对于不具有像素上电荷存储元件的像素)的情况下实施图37和图38中所示的示例性实施方案。
图34A和图34B图示a-Si:H n-i-p光二极管堆叠1310和示例性浮动节点电极1810的示例性形成。光二极管堆叠可以包括n层1320、较厚的i层1330和p层1340。可以按顺序沉积这三层，之后采用干法蚀刻工艺来界定光二极管堆叠1310区域。还可以按相反顺序形成光二极管堆叠1310的层以形成p-i-n光二极管。接着，浮动节点电极1810可以形成为大约对准至光二极管堆叠1310。还可以按不同顺序完成光二极管堆叠1310和浮动节点电极1810的形成。例如，可以按顺序沉积光二极管堆叠1310和光二极管浮动节点电极1810的层；但是，在光二极管堆叠1310的图案化之前图案化光二极管浮动节点电极1810层。这两个顺序都可产生图34A和图34B中所示的相同结构。
此处还值得注意的是，相对于先前实施方案，浮动节点电极1810形成于光二极管堆叠1310的顶部上，而非底部上。在像素2900的操作期间，浮动节点电极1810比光二极管偏压电极1410相对更接近于大部分入射光子。因此，鉴于在先前实施方案的讨论中，光二极管偏压电极1410可被制作得光学透明，在这个实施方案中，可以使用透明导电氧化物(TCO)(诸如ITO)将浮动节点电极1810制作得光学透明。
图35A和图35B图示光电转换元件120的钝化层1510的示例性形成。钝化层1510可以形成于像素2900的先前形成特征的表面之上。如图35A和图35B中所示，可以形成浮动节点通孔窗1220(例如，干法蚀刻等等)。还如图35A和图35B中所示，可以形成数据线通孔窗3510(例如，干法蚀刻等等)。进一步来说，可以同时或按顺序形成浮动节点通孔窗1220和数据线通孔窗3510两者。当在光二极管钝化层1510之后形成的金属层中实现数据线布线的部分时(诸如在通孔窗3510可以在切换元件TFT1110的第二电极与数据线160之间实现电连接的情况下)，可以使用数据线通孔窗3510。
图36A和图36B图示填充包括浮动节点通孔窗1520和数据线通孔窗3510的先前通孔开口的另一金属层的示例性形成。该金属层可以被图案化以形成数据线160的一部分。该金属层还可以被图案化以形成浮动节点连接金属3610来电连接光二极管浮动节点电极1810与像素上存储电容器的第二电极1130。可以同时或按顺序形成数据线160的部分和浮动节点连接金属3610。如图36A和图36B中所示，像素上存储电容器的第二电极1130、TFT的第三电极1120、光二极管的浮动节点电极1810和浮动节点连接金属3610可以电连接且构成浮动节点140。
像素2900处理可以继续进行额外沉积和蚀刻，例如技术中众所周知的钝化、平面化、抗反射涂层、形成周边连接等等。应注意，可以在上文讨论的工艺期间或在像素的形成之后形成周边连接。此外，同样由所属领域的普通技术人员可理解的是，无机或有机介电质的额外层可以被沉积并图案化以用来封装且改善形成的成像阵列的光学性能。为了成像阵列垫接合的目的，可以沉积并图案化额外的导体层。
根据示例性实施方案，可以通过像素上存储电容器的添加增加像素电荷容量，其中像素上存储电容器的一个或多个电极的电极面积超过像素尺寸或像素间距的限制(例如，无来自实施不具有像素上存储电容器的传感阵列制造的制造步骤的额外制造步骤)。例如，像素上存储电容器的实施方案可以与TFT工艺(例如，BCE或BCP)并行形成；因此，在制造传感器阵列时，无需要求任何额外处理步骤。因此，根据本教导的像素实施方案可以在无需与额外掩膜或光刻步骤关联的额外成本和/或无额外处理步骤引起的产量损失下增加像素电荷容量。进一步来说，在示例性像素实施方案中，像素上存储电容器在光电转换装置(PECD)下面，且可以减少或移除PECD的顶部上的偏压线布线来维持或增加像素的填充因数。此外，根据本教导的示例性像素实施方案可以降低或去除对用于像素上存储电容器的额外接地布线线路的需求，从而可以改善制造可靠性和/或产量。
进一步来说，可以在与像素相对的衬底一侧上或附近形成额外的材料层、金属层、半导体层、半导体装置和/或电子装置。在一些实施方案中，衬底可以包括所属领域的技术人员所知的柔性衬底。因此，例如，像素700可以与柔性衬底一起使用。进一步来说，具有根据本申请形成于其上的像素和/或成像装置的实施方案的衬底可以被层压在一起。
应注意，本教导并非旨在范畴上限于附图中所示的实施方案。
虽然已相对于一个或多个实施例图示本发明，但是可以在不脱离于权利要求书的精神和范畴的情况下对图示的实例进行替代和/或修改。例如，可以在辐射成像系统中使用不同像素实施方案。实例辐射成像系统可以包括阵列中的多个不同像素实施方案、驱动电路、读出电路和荧光屏。还可以包括辐射源。
此外，虽然已关于若干实施例的唯一一个公开本发明的特定特征，但是这样的特征可以与如对于任何给定或特定功能为期望和有利的其它实施例的一个或多个其它特征组合。此外，就术语“包括”、“具有”或其变体在详细描述或权利要求书中使用而言，这样的术语旨在以类似于术语“包括”的方式具包括性。术语“至少一个”用于意指可以选择一个或多个所列项目。
进一步来说，在本文的讨论和权利要求书中，关于“一个在另一个上”的两个材料使用的术语“上”意指材料之间的至少一些接触，而“之上”意指材料接近，但是可能具有一个或多个额外中介材料，使得接触是可能的，但是并不作要求。“上”或“之上”都不暗指本文使用的任何方向性。术语“共形”描述其中下层材料的角由共形材料保持的涂层材料。术语“大约”指示只要改变不会导致工艺或结构与所示的实施方案不一致，可以稍微改变所列的值。同样，“示例性”指示描述用作实例，而非暗指其为理想的。所属领域的技术人员将从考虑说明书和实践本文公开的本发明中了解本发明的其它实施方案。

Claims (20)

1.一种像素，其包括：
扫描线，其在衬底的第一表面附近；
偏压线，其在所述衬底的所述第一表面与光电转换元件的第一端子之间，
切换元件，其在所述衬底的所述第一表面附近且与所述扫描线的至少一部分对准，其包括：
第一端子；
第二端子；和
栅极电极，其电耦接至所述扫描线，其中基于来自所述扫描线的扫描信号电耦接所述第一端子和所述第二端子；
光电转换元件，其在所述衬底的所述第一表面附近，其包括：
所述第一端子，其电耦接至所述偏压线；和
第二端子，其电耦接至所述切换元件的所述第一端子；和
信号存储元件，其在所述衬底的所述第一表面附近，其包括：
第一端子，其电耦接至所述偏压线；和
第二端子，其电耦接至所述切换元件的所述第一端子且与所述光电转换元件的至少一部分对准；
介电层，其在所述第一端子和所述第二端子附近。
2.根据权利要求1所述的像素，其中所述扫描线、所述偏压线、所述光电转换元件和所述切换元件形成于指定数量的金属层和至少一个介电层中，其中所述信号存储元件形成于所述指定数量的金属层和所述至少一个介电层中。
3.根据权利要求1所述的像素，其中所述偏压线、所述信号存储元件的所述第一端子、所述扫描线和所述栅极电极形成于第一金属层中，且
其中所述切换元件的所述第二端子、数据线、所述信号存储元件的所述第二端子和所述切换元件的所述第一端子形成于第二金属层中。
4.根据权利要求1所述的像素，其中额外的材料层形成于所述衬底的第二表面附近，其中所述信号存储元件的所述第二端子还是所述光电转换元件的所述第二端子。
5.根据权利要求1所述的像素，其中所述信号存储元件的所述第一端子的面积和所述信号存储元件的所述第二端子的面积大约相同。
6.根据权利要求1所述的像素，其中所述信号存储元件的所述端子中的一个的面积大于像素间距的平方或其中所述信号存储元件的所述第一端子的面积为所述信号存储元件的所述第二端子的面积的至少两倍，其中所述信号存储元件的所述端子中的所述一个包括两个单独的金属层。
7.根据权利要求1所述的像素，其中所述信号存储元件的所述介电层存在于所述信号存储元件的所述第二端子与所述光电转换元件的所述第一端子之间。
8.根据权利要求1所述的像素，其中所述光电转换元件的所述第一端子电连接至所述信号存储元件的所述第一端子，其中所述电连接是所述像素内部或外部的直接连接。
9.根据权利要求1所述的像素，其中所述信号存储元件的一个或两个端子具有敞开的孔隙。
10.根据权利要求1所述的像素，其中所述光电转换元件的所述第一端子和所述偏压线形成于所述相同金属层中。
11.根据权利要求1所述的像素，其中所述信号存储元件的所述介电层包括多个材料层，包括氮化硅，包括两层氮化硅，且其中所述光电转换元件的一个或多个端子是光学透明或半透明的。
12.根据权利要求1所述的像素，其中所述光电转换元件的一部分在所述扫描线的一部分、数据线的一部分、所述电荷存储元件的所述第一端子的一部分、所述电荷存储元件的所述第二端子的一部分和其组合中的至少一个的附近。
13.根据权利要求1所述的像素，其中所述偏压线比所述扫描线宽。
14.根据权利要求1所述的像素，其中所述光电转换元件选自n-i-p光二极管、p-n结光二极管、MIS光传感器和光晶体管的群组，
其中所述切换元件选自MOS薄膜晶体管、结型场效应晶体管、全空乏SOI晶体管、部分空乏SOI晶体管、SiOG晶体管、块状MOS晶体管和双极晶体管的群组，
其中所述光电转换元件包括至少一个半导体层，且所述至少一个半导体层选自非晶硅、微结晶硅、多结晶硅、单结晶硅、有机半导体和金属氧化物半导体的群组，
其中所述切换元件包括至少一个半导体层，且所述至少一个半导体层选自非晶硅、微结晶硅、多结晶硅、单结晶硅、有机半导体和金属氧化物半导体的群组，
其中所述信号存储元件包括至少一个介电层，所述介电层选自非晶硅、氮化硅、微结晶硅、多结晶硅、单结晶硅、有机半导体和金属氧化物半导体的群组，或其中所述信号存储元件包括至少一个半导体层，且所述至少一个半导体层选自非晶硅、微结晶硅、多结晶硅、单结晶硅、有机半导体和金属氧化物半导体的群组。
15.根据权利要求1所述的像素，其进一步包括在所述偏压线与所述光电转换元件之间的额外金属层，
其中所述光电转换元件的所述第一端子是阴极且所述光电转换元件的所述第二端子是阳极，或其中所述光电转换元件的所述第一端子是阳极且所述光电转换元件的所述第二端子是阴极。
16.根据权利要求1所述的像素，其中所述偏压线大致上平行于所述扫描线，或其中所述偏压线大致上横向于所述扫描线的一部分。
17.一种辐射成像系统，其包括：
至少一个成像阵列，其包括：
根据权利要求1所述的多个像素，其电连接成行和列，其中对于多于一个像素，所述扫描线和所述偏压线为共同的，
其中所述偏压线连接至至少两行和一列中的像素的子集或所述偏压线连接至至少两列和一行中的像素的第二子集，
驱动电路，和
读出电路；和
转换屏，其被构造来将一个或多个波长范围的第一辐射转换为所述多个像素附近的一个或多个不同波长范围的第二辐射。
18.根据权利要求17所述的辐射成像系统，其进一步包括：
辐射源，其用于产生所述第一辐射。
19.一种形成包括间接成像像素阵列的数字射线照相探测器的方法，所述方法包括：
为所述间接成像像素阵列提供衬底；
在所述衬底的第一表面附近的第一金属层中形成扫描线、偏压线和切换元件的控制电极；
在所述扫描线、所述切换元件的所述控制电极和所述偏压线之上形成第一绝缘介电层；
在所述控制电极的至少一部分之上形成岛状物区域，所述岛状物区域包括半导体层；
在所述衬底的所述第一表面附近的第二金属层中形成所述切换元件的第二端子、连接至所述切换元件的所述第二端子的数据线、所述切换元件的第一端子和连接至所述切换元件的所述第一端子的光电转换装置的第二端子，其中基于来自所述扫描线的扫描信号电耦接所述切换元件的所述第一端子和所述第二端子；
在所述切换元件的所述第一端子、所述数据线和所述切换元件的所述第二端子之上形成第二绝缘介电层，其中所述光电转换装置的所述第二端子暴露于所述第二绝缘介电层中；
在第三金属层中形成所述光电转换元件的所述第二端子之上的光电转换层堆叠和所述光电转换层堆叠之上的所述光电转换元件的第一端子；以及
将所述光电转换元件的所述第一端子电连接至所述偏压线，
其中所述通过电连接形成扫描线步骤形成所述衬底的所述第一表面附近的信号存储元件，所述信号存储元件包括：
第一端子，其电耦接至所述偏压线；和
第二端子，其电耦接至所述切换元件的所述第一端子；
介电层，其在所述信号存储元件的所述第一端子和所述第二端子附近。
20.根据权利要求19所述的方法，其中所述第一金属层、所述第二金属层、所述第三金属层和所述第一绝缘介电层包括所述信号存储元件的所述第一端子、所述第二端子和所述介电层，其中所述信号存储元件的一个端子的面积大于像素的面积。
CN201180060465.0A 2010-12-15 2011-11-11 高电荷容量像素架构、辐射图像摄像系统及其方法 Active CN103283024B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/968581 2010-12-15
US12/968,581 US8791419B2 (en) 2010-12-15 2010-12-15 High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same
US12/968,581 2010-12-15
PCT/US2011/060286 WO2012082276A2 (en) 2010-12-15 2011-11-11 High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same

Publications (2)

Publication Number Publication Date
CN103283024A true CN103283024A (zh) 2013-09-04
CN103283024B CN103283024B (zh) 2017-08-08

Family

ID=46233150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180060465.0A Active CN103283024B (zh) 2010-12-15 2011-11-11 高电荷容量像素架构、辐射图像摄像系统及其方法

Country Status (5)

Country Link
US (1) US8791419B2 (zh)
EP (1) EP2652788A4 (zh)
KR (1) KR101977422B1 (zh)
CN (1) CN103283024B (zh)
WO (1) WO2012082276A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950358A (zh) * 2019-03-27 2019-06-28 京东方科技集团股份有限公司 光电探测结构及其制作方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101733755B1 (ko) * 2010-01-15 2017-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN102790069B (zh) * 2012-07-26 2014-09-10 北京京东方光电科技有限公司 一种传感器及其制造方法
CN102790062B (zh) * 2012-07-26 2016-01-27 北京京东方光电科技有限公司 一种传感器的制造方法
CN102800750B (zh) * 2012-07-26 2015-07-01 北京京东方光电科技有限公司 一种传感器的制造方法
US9261609B2 (en) 2012-08-20 2016-02-16 General Electric Company Apparatus and methods for charge collection control in radiation detectors
JP2014116429A (ja) * 2012-12-07 2014-06-26 Japan Display Inc 撮像装置及び撮像表示システム
US8962377B2 (en) * 2012-12-13 2015-02-24 Cbrite Inc. Pixelated imager with motfet and process
JP6384822B2 (ja) 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
EP3117204B1 (en) * 2014-03-13 2021-06-16 General Electric Company Curved digital x-ray detector for weld inspection
US9881954B2 (en) * 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6491434B2 (ja) 2014-08-12 2019-03-27 キヤノン株式会社 放射線撮像装置及び放射線検出システム
CN104238215A (zh) * 2014-08-28 2014-12-24 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
TWI569430B (zh) * 2015-01-21 2017-02-01 友達光電股份有限公司 感測裝置
US9591245B2 (en) 2015-04-14 2017-03-07 Semiconductor Components Industries, Llc Image sensor pixels with adjustable body bias
EP3322342B1 (en) * 2015-07-14 2023-11-22 DOSE Smart Imaging Apparatus for radiation detection in a digital imaging system
JP2017152656A (ja) * 2016-02-26 2017-08-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサおよびその製造方法
CN106847988B (zh) * 2017-01-25 2018-05-08 东南大学 基于平板显示tft基板的大面积红外探测器件及其驱动方法
JP6915044B2 (ja) * 2017-03-16 2021-08-04 シャープ株式会社 撮像装置およびｘ線撮像装置
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
KR102552845B1 (ko) * 2017-12-19 2023-07-06 엘지디스플레이 주식회사 엑스레이 영상감지소자
KR102493828B1 (ko) * 2017-12-22 2023-01-30 엘지디스플레이 주식회사 디지털 엑스레이 디텍터
CN109686808B (zh) * 2018-12-27 2021-07-23 厦门天马微电子有限公司 二极管及其制作方法、阵列基板、显示面板
CN112713155A (zh) * 2019-10-25 2021-04-27 群创光电股份有限公司 电子装置
CN115117099A (zh) * 2021-03-17 2022-09-27 京东方科技集团股份有限公司 探测基板、其制作方法及平板探测器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011976A1 (en) * 2000-07-28 2002-01-31 Yoshiharu Hashimoto Display device
CN1969387A (zh) * 2004-06-18 2007-05-23 皇家飞利浦电子股份有限公司 X射线图像检测器
US20080036881A1 (en) * 2002-04-05 2008-02-14 Canon Kabushiki Kaisha Imaging device and imaging method for use in such device
US20080087835A1 (en) * 2006-10-12 2008-04-17 Fujifilm Corporation Radiation image detector and driving method for the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319206A (en) 1992-12-16 1994-06-07 E. I. Du Pont De Nemours And Company Method and apparatus for acquiring an X-ray image using a solid state device
US5895936A (en) 1997-07-09 1999-04-20 Direct Radiography Co. Image capture device using a secondary electrode
JP3537401B2 (ja) 2000-06-08 2004-06-14 株式会社島津製作所 電磁波撮像装置およびその製造方法
KR100448448B1 (ko) 2001-07-12 2004-09-13 주식회사 디알텍 Ｘ선 센서용 스위칭소자 및 그 제조방법
KR100732877B1 (ko) 2001-08-21 2007-06-27 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그의 제조 방법
GB0212001D0 (en) * 2002-05-24 2002-07-03 Koninkl Philips Electronics Nv X-ray image detector
US7773139B2 (en) * 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
US7524711B2 (en) 2005-10-20 2009-04-28 Hannstar Display Corp. Method of manufacturing an image TFT array for an indirect X-ray sensor and structure thereof
CN101490580B (zh) * 2006-07-20 2012-07-04 皇家飞利浦电子股份有限公司 用于探测电磁辐射的探测器和方法
US7608832B2 (en) * 2007-06-26 2009-10-27 Fujifilm Corporation Image detection device and method of driving image detector
JP2009141439A (ja) * 2007-12-03 2009-06-25 Canon Inc 放射線撮像装置、その駆動方法及びプログラム
JP4743269B2 (ja) * 2008-04-23 2011-08-10 エプソンイメージングデバイス株式会社 固体撮像装置
JP2009302092A (ja) * 2008-06-10 2009-12-24 Epson Imaging Devices Corp 固体撮像装置
KR101571044B1 (ko) * 2008-12-24 2015-11-24 삼성디스플레이 주식회사 방사선 검출 장치 및 그 구동 방법
US7902512B1 (en) * 2009-12-04 2011-03-08 Carestream Health, Inc. Coplanar high fill factor pixel architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011976A1 (en) * 2000-07-28 2002-01-31 Yoshiharu Hashimoto Display device
US20080036881A1 (en) * 2002-04-05 2008-02-14 Canon Kabushiki Kaisha Imaging device and imaging method for use in such device
CN1969387A (zh) * 2004-06-18 2007-05-23 皇家飞利浦电子股份有限公司 X射线图像检测器
US20080087835A1 (en) * 2006-10-12 2008-04-17 Fujifilm Corporation Radiation image detector and driving method for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950358A (zh) * 2019-03-27 2019-06-28 京东方科技集团股份有限公司 光电探测结构及其制作方法
CN109950358B (zh) * 2019-03-27 2021-05-04 京东方科技集团股份有限公司 光电探测结构及其制作方法

Also Published As

Publication number Publication date
US20120153173A1 (en) 2012-06-21
US8791419B2 (en) 2014-07-29
EP2652788A2 (en) 2013-10-23
KR101977422B1 (ko) 2019-05-10
EP2652788A4 (en) 2017-05-03
KR20130132860A (ko) 2013-12-05
CN103283024B (zh) 2017-08-08
WO2012082276A3 (en) 2012-08-16
WO2012082276A2 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN103283024B (zh) 高电荷容量像素架构、辐射图像摄像系统及其方法
US7902512B1 (en) Coplanar high fill factor pixel architecture
JP5441721B2 (ja) 連続した膜を使用する集積されたｍｉｓ光電性デバイス
US6995411B2 (en) Image sensor with vertically integrated thin-film photodiode
JP5366400B2 (ja) 連続した膜を使用する集積されたｍｉｓ光電性デバイス
US8252617B2 (en) Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates
TWI734051B (zh) 陣列基板、包含該陣列基板的數位ｘ光檢測器、以及製造該陣列基板的方法
CN109427836B (zh) 阵列基板、x射线检测器、及用于制造该阵列基板的方法
CN101529593A (zh) 具有减少耦合的高填充系数传感器
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR20180060769A (ko) 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법
KR101686676B1 (ko) 엑스레이 검출기의 어레이 기판 및 그 제조방법
KR20180044678A (ko) 디지털 엑스레이 검출장치
US11335706B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
JP2007165738A (ja) 固体撮像装置
KR20190062790A (ko) 백사이드 신틸레이터가 적용된 디지털 엑스레이 검출기용 기판, 디지털 엑스레이 검출기 및 이의 제조 방법
KR20230016880A (ko) 디지털 엑스레이 검출기 및 그 제조 방법
KR20180044679A (ko) 필팩터가 향상된 디지털 엑스레이 검출장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant