JP7446785B2 - 検出装置及び表示装置 - Google Patents

検出装置及び表示装置 Download PDF

Info

Publication number
JP7446785B2
JP7446785B2 JP2019207740A JP2019207740A JP7446785B2 JP 7446785 B2 JP7446785 B2 JP 7446785B2 JP 2019207740 A JP2019207740 A JP 2019207740A JP 2019207740 A JP2019207740 A JP 2019207740A JP 7446785 B2 JP7446785 B2 JP 7446785B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
insulating film
photoelectric conversion
conversion element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019207740A
Other languages
English (en)
Other versions
JP2021082676A (ja
Inventor
芳孝 尾関
誠司 上島
裕行 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019207740A priority Critical patent/JP7446785B2/ja
Priority to PCT/JP2020/034688 priority patent/WO2021100293A1/ja
Priority to CN202080078658.8A priority patent/CN114730808A/zh
Publication of JP2021082676A publication Critical patent/JP2021082676A/ja
Priority to US17/734,200 priority patent/US20220262837A1/en
Application granted granted Critical
Publication of JP7446785B2 publication Critical patent/JP7446785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic System

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明の実施形態は、検出装置及び表示装置に関する。
光学式の検出装置は、例えば光電変換素子としてＰＩＮフォトダイオードを備えている。このような光電変換素子を基板上に設ける技術の一例として、基板と半導体層との間に遮光層を設け、ノイズ光の影響を軽減する技術が知られている。
近年、このような光学式の検出装置は、例えば指紋センサや静脈センサ等、生体情報を検出する生体センサとして用いられている。携帯端末機器などの屋外で使用可能な電子機器に搭載される検出装置において、太陽光の影響による誤作動を抑制することが重要である。
特開２０１３－１２６９６号公報
本実施形態の目的は、信頼性の低下を抑制することが可能な検出装置及び表示装置を提供することにある。
本実施形態の検出装置は、
基板と、前記基板の上に設けられ、半導体層を含む光電変換素子と、前記光電変換素子に対応して設けられたトランジスタと、前記光電変換素子の上に設けられた緑色のカラーフィルタと、を備えている。
本実施形態の表示装置は、
検出装置と、前記検出装置の上に設けられた表示パネルと、前記表示パネルの上に設けられ、上面を有するカバー部材と、を備え、前記表示パネルは、前記上面に向けて緑色の照明光を出射するように構成され、前記検出装置は、基板と、前記基板の上に設けられ、半導体層を含む光電変換素子と、前記光電変換素子に対応して設けられたトランジスタと、前記光電変換素子の上に設けられた緑色のカラーフィルタと、を備え、前記カバー部材、前記表示パネル、及び、前記カラーフィルタを介して、前記上面に接触した生体からの反射光を検出するように構成されている。
図１は、本実施形態の検出装置１を備えた表示装置ＤＳＰの一構成例を示す断面図である。 図２は、図１に示した検出装置１の一構成例を示す図である。 図３は、検出素子３を示す回路図である。 図４は、検出素子３の一構成例を示す平面図である。 図５は、図４のＡ－Ｂ線に沿った断面図である。 図６は、本実施形態で適用可能なカラーフィルタＣＦの分光特性の一例を示す図である。 図７は、検出素子３の他の構成例を示す断面図である。 図８は、検出素子３の他の構成例を示す平面図である。 図９は、検出素子３の他の構成例を示す断面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
図１は、本実施形態の検出装置１を備えた表示装置ＤＳＰの一構成例を示す断面図である。表示装置ＤＳＰは、検出装置１と、光学層ＯＬと、表示パネルＰＮＬと、カバー部材ＣＶと、を備えている。図１に示す構成例では、検出装置１及び光学層ＯＬは接着層ＡＤ１によって接着され、光学層ＯＬ及び表示パネルＰＮＬは接着層ＡＤ２によって接着され、表示パネルＰＮＬ及びカバー部材ＣＶは接着層ＡＤ３によって接着されている。接着層ＡＤ１乃至ＡＤ３は、透明である。接着層ＡＤ１乃至ＡＤ３は、省略してもよい。
光学層ＯＬは、検出装置１の上に設けられている。光学層ＯＬは、検出装置１に向かう光を屈折するなどして検出装置１への入射効率を向上するためのレンズ層であり、コリメータなどを含んでいる。なお、光学層ＯＬは、省略してもよい。
表示パネルＰＮＬは、検出装置１及び光学層ＯＬの上に設けられている。なお、検出装置１は、表示パネルＰＮＬの全面に亘って重畳するように設けられてもよいし、表示パネルＰＮＬの一部に重畳するように設けられてもよい。表示パネルＰＮＬは、例えば、有機エレクトロルミネッセンス（ＥＬ）素子、マイクロＬＥＤ、ミニＬＥＤなどの自発光型の表示素子ＤＬを備えた表示パネルである。また、表示パネルＰＮＬは、液晶素子や電気泳動素子などの表示素子ＤＬを備えた表示パネルであってもよい。表示パネルＰＮＬにおいて、複数の表示素子ＤＬの間には、光が透過可能な隙間ＤＳが設けられている。表示素子ＤＬとしては、例えば、赤光、緑光、及び、青光をそれぞれ出射する発光素子が用いられる。
カバー部材ＣＶは、表示パネルＰＮＬの上に設けられている。カバー部材ＣＶは、例えば、ガラス基板や樹脂基板である。カバー部材ＣＶは、生体等の物体が接触する上面ＣＶＡを有している。図１に示す構成例は、指Ｆが上面ＣＶＡに接触している状態を示している。
表示パネルＰＮＬは、上面ＣＶＡに向けて所定の色の照明光Ｌ１を出射するように構成されている。例えば、表示パネルＰＮＬに設けられた表示素子ＤＬのうち、５００ｎｍ～５５０ｎｍの波長の光（緑光）を出射する発光素子が点灯することで、緑色の照明光Ｌ１が上面ＣＶＡに向けて出射される。なお、照明光Ｌ１の色は、緑に限らず、青、青緑等の他の色であってもよい。
検出装置１は、検出素子３を備え、カバー部材ＣＶ、表示パネルＰＮＬ、及び、光学層ＯＬを介して光を検出するように構成されている。例えば、照明光Ｌ１のうち、指Ｆで反射された反射光は、表示素子ＤＬの間の隙間ＤＳを透過し、光学層ＯＬにおいてコリメートされるなどして検出装置１にて検出される。検出装置１の詳細については後述するが、検出装置１は、例えば、光反射型の生体センサであり、指Ｆで反射された反射光を検出することで、指Ｆの表面の凹凸（例えば、指紋）を検出することができる。また、検出装置１は、指紋の検出に加えて、指Ｆの内部で反射された反射光を検出することで、生体に関する情報を検出することもできる。生体に関する情報は、例えば、静脈等の血管像や脈拍、脈波等である。
ところで、このような表示装置ＤＳＰが屋外で使用される場合、太陽光に含まれる波長のうち、生体を透過する波長の光Ｌ２による影響を考慮する必要がある。生体は、６００ｎｍ～１１００ｎｍの波長範囲の光を透過しやすいことが知られている。一方で、検出素子３が備える光電変換素子は、おおよそ４００ｎｍ～８００ｎｍの波長範囲の光を検出可能であり、５５０ｎｍ～６００ｎｍ付近に感度のピークを有している。但し、光電変換素子は、７５０ｎｍ以上の波長の光、特に８００ｎｍ以上の波長範囲の光についてはほぼ検出不能（感度ゼロ）である。このように、生体を透過しやすい光の波長と、検出装置１で検出される光の波長とを考慮すると、６００ｎｍ～７５０ｎｍの波長範囲の光Ｌ２は、生体を透過し、検出装置１におけるノイズ光となりうる。このようなノイズ光は、検出装置１において誤作動を生ずるおそれがあり、信頼性の低下を招く一因となる。
そこで、本実施形態においては、検出装置１は、検出素子３と表示パネルＰＮＬとの間にカラーフィルタＣＦを備えている。これらの構造については後述する。
図２は、図１に示した検出装置１の一構成例を示す図である。検出装置１は、基板２１と、センサ部１０と、走査線駆動回路１１と、信号線選択回路１２と、検出回路１３と、を備えている。検出回路１３は、例えば基板２１に電気的に接続された配線基板１４に設けられているが、基板２１に設けられてもよい。
センサ部１０は、複数の検出素子３を備えている。複数の検出素子３は、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。検出素子３は、光電変換素子３０を有する光センサである。光電変換素子３０は、フォトダイオードであり、照射される光に応じた電気信号を出力する。より具体的には、光電変換素子３０は、ＰＩＮ（Ｐｏｓｉｔｉｖｅ Ｉｎｔｒｉｎｓｉｃ Ｎｅｇａｔｉｖｅ）フォトダイオードである。光電変換素子３０は、走査線駆動回路１１から供給されるゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）に従って検出を行う。光電変換素子３０は、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１２に出力する。検出装置１は、複数の光電変換素子３０からの検出信号Ｖｄｅｔに基づいて生体に関する情報を検出する。
なお、本明細書において、第１方向Ｘ及び第２方向Ｙは、基板２１と平行な方向である。第１方向Ｘ及び第２方向Ｙは、互いに直交していてもよいし、９０度以外の角度で交差してもよい。また、第３方向Ｚは、第１方向Ｘ及び第２方向Ｙと直交する方向であり、基板２１の法線方向である。
図３は、検出素子３を示す回路図である。検出素子３は、光電変換素子３０と、第１トランジスタ（リセットトランジスタ）Ｍｒｓｔと、第２トランジスタ（読出トランジスタ）Ｍｒｄと、第３トランジスタ（ソースフォロワトランジスタ）Ｍｓｆと、を備えている。また、検出素子３には、検出駆動線（走査線）として第１走査線（リセット制御走査線）ＧＬｒｓｔ及び第２走査線（読出制御走査線）ＧＬｒｄが設けられ、信号読出用の配線として第１信号線（出力信号線）ＳＬが設けられている。第１走査線ＧＬｒｓｔ及び第２走査線ＧＬｒｄは、図２に示した走査線駆動回路１１に接続されている。第１走査線ＧＬｒｓｔはリセット制御信号ＲＳＴが供給される配線であり、第２走査線ＧＬｒｄは読出制御信号ＲＤが供給される配線である。第１信号線ＳＬは、図２に示した信号線選択回路１２に接続されている。信号線選択回路１２は、例えばマルチプレクサである。信号線選択回路１２は、選択された第１信号線ＳＬと検出回路１３とを接続する。これにより、信号線選択回路１２は、光電変換素子３０の検出信号Ｖｄｅｔを検出回路１３に出力する。
なお、図３では１つの検出素子３を示しているが、第１走査線ＧＬｒｓｔ、第２走査線ＧＬｒｄ、及び、第１信号線ＳＬは、複数の検出素子３に接続されている。具体的には、第１走査線ＧＬｒｓｔ及び第２走査線ＧＬｒｄは、図２に示した第１方向Ｘに延出し、第１方向Ｘに配列された複数の検出素子３に接続されている。また、第１信号線ＳＬは、図２に示した第２方向Ｙに延出し、第２方向Ｙに配列された複数の検出素子３に接続されている。
第１トランジスタＭｒｓｔ、第２トランジスタＭｒｄ、及び、第３トランジスタＭｓｆは、１つの光電変換素子３０に対応して設けられている。検出素子３が有する複数のトランジスタは、一例では、それぞれｎ型ＴＦＴ（薄膜トランジスタ）で構成されているが、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。
光電変換素子３０のアノードには、基準電位ＶＣＯＭが印加される。光電変換素子３０のカソードは、ノードＮ１に接続されている。ノードＮ１は、容量素子Ｃｓと、第１トランジスタＭｒｓｔのソース電極及びドレイン電極の一方と、第３トランジスタＭｓｆのゲート電極と、にそれぞれ接続されている。また、ノードＮ１には、寄生容量Ｃｐが存在する。光電変換素子３０に光が照射された場合、光電変換素子３０から出力された信号（電荷）は、容量素子Ｃｓに蓄積される。
第１トランジスタＭｒｓｔのゲート電極は、第１走査線ＧＬｒｓｔに接続されている。第１トランジスタＭｒｓｔのソース電極及びドレイン電極の他方には、リセット電位Ｖｒｓｔが供給される。第１トランジスタＭｒｓｔがリセット制御信号ＲＳＴに応答してオン（導通状態）になると、ノードＮ１の電位がリセット電位Ｖｒｓｔにリセットされる。基準電位ＶＣＯＭは、リセット電位Ｖｒｓｔよりも低い電位を有しており、光電変換素子３０は、逆バイアス駆動される。
第３トランジスタＭｓｆは、電源電位ＶＤＤが供給される端子と第２トランジスタＭｒｄ（ノードＮ２）との間に接続されている。第３トランジスタＭｓｆのゲート電極は、ノードＮ１に接続されている。第３トランジスタＭｓｆのゲート電極には、光電変換素子３０で発生した信号（電荷）が供給される。これにより、第３トランジスタＭｓｆは、光電変換素子３０で発生した信号（電荷）に応じた信号電圧を第２トランジスタＭｒｄに出力する。
第２トランジスタＭｒｄは、第３トランジスタＭｓｆのソース電極（ノードＮ２）と第１信号線ＳＬ（ノードＮ３）との間に接続されている。第２トランジスタＭｒｄのゲート電極は、第２走査線ＧＬｒｄに接続されている。第２トランジスタＭｒｄが読出制御信号ＲＤに応答してオンになると、第３トランジスタＭｓｆから出力される信号、すなわち、光電変換素子３０で発生した信号（電荷）に応じた信号電圧が、検出信号Ｖｄｅｔとして第１信号線ＳＬに出力される。
なお、図３に示す例では、第１トランジスタＭｒｓｔ及び第２トランジスタＭｒｄは、それぞれ、２つのトランジスタが直列に接続されて構成されたいわゆるダブルゲート構造である。但し、この例に限定されず、第１トランジスタＭｒｓｔ及び第２トランジスタＭｒｄは、シングルゲート構造でもよく、３つ以上のトランジスタが直列に接続されてもよい。また、１つの検出素子３の回路は、第１トランジスタＭｒｓｔ、第２トランジスタＭｒｄ、及び、第３トランジスタＭｓｆの３つのトランジスタを有する構成に限定されない。検出素子３は、２つのトランジスタを有していてもよく、４つ以上のトランジスタを有していてもよい。
図４は、検出素子３の一構成例を示す平面図である。１つの検出素子３は、一点鎖線で囲むように、光電変換素子３０の他に、２つの走査線（第１走査線ＧＬｒｓｔ、及び、第２走査線ＧＬｒｄ）と、４つの信号線（第１信号線ＳＬ、第２信号線（電源信号線）ＳＬｓｆ、第３信号線（リセット信号線）ＳＬｒｓｔ、及び、第４信号線（基準信号線）ＳＬｃｏｍ）と、を備えている。第１走査線ＧＬｒｓｔ及び第２走査線ＧＬｒｄは、それぞれ第１方向Ｘに延出し、第２方向Ｙに並んでいる。第２信号線ＳＬｓｆ、第１信号線ＳＬ、第３信号線ＳＬｒｓｔ、及び、第４信号線ＳＬｃｏｍは、それぞれ第２方向Ｙに延出し、この順に第１方向Ｘに並んでいる。第２信号線ＳＬｓｆは電源電位ＶＤＤの信号線であり、第３信号線ＳＬｒｓｔはリセット電位Ｖｒｓｔの信号線であり、第４信号線ＳＬｃｏｍは基準電位ＶＣＯＭの信号線である。
光電変換素子３０は、２つの走査線（第１走査線ＧＬｒｓｔ及び第２走査線ＧＬｒｄ）と、２つの信号線（第３信号線ＳＬｒｓｔ及び第４信号線ＳＬｃｏｍ）とで囲まれた領域に設けられている。光電変換素子３０は、光起電力効果を有する半導体層を含んでいる。具体的には、光電変換素子３０の半導体層は、ｉ型半導体層３１、ｎ型半導体層３２、及び、ｐ型半導体層３３を有している。ｉ型半導体層３１、及び、ｎ型半導体層３２は、例えば、アモルファスシリコン（ａ－Ｓｉ）によって形成され、ｐ型半導体層３３は、例えば、多結晶シリコンによって形成されている。なお、半導体層の材料は、これに限定されず、アモルファスシリコンが多結晶シリコンや微結晶シリコン等に置換されてもよいし、多結晶シリコンがアモルファスシリコンや微結晶シリコン等に置換されてもよい。ｎ型半導体層３２は、アモルファスシリコンに不純物がドープされてｎ＋領域を形成する。ｐ型半導体層３３は、多結晶シリコンに不純物がドープされてｐ＋領域を形成する。ｉ型半導体層３１は、例えば、ノンドープの真性半導体であり、ｎ型半導体層３２及びｐ型半導体層３３よりも低い導電性を有している。ｐ型半導体層３３は、コンタクトホールＨ１１を介して第４信号線ＳＬｃｏｍと電気的に接続されている。これにより、光電変換素子３０のｐ型半導体層３３には、第４信号線ＳＬｃｏｍを介して基準電位ＶＣＯＭが供給される。
下部電極３５は、光電変換素子３０の半導体層と重なる領域に設けられている。下部電極３５は、コンタクトホールＨ１２を介して第４信号線ＳＬｃｏｍと電気的に接続されている。これにより、下部電極３５は、ｐ型半導体層３３と同じ基準電位ＶＣＯＭが供給され、下部電極３５とｐ型半導体層３３との間の寄生容量を抑制することができる。
第１トランジスタＭｒｓｔ、第３トランジスタＭｓｆ、及び、第２トランジスタＭｒｄは、第１信号線ＳＬと第２信号線ＳＬｓｆとの間において、第２方向Ｙに配列されている。また、これらの３つのトランジスタと、１つの光電変換素子３０とは、第１信号線ＳＬ及び第３信号線ＳＬｒｓｔを挟んで、第１方向Ｘに隣り合っている。
第１トランジスタＭｒｓｔは、半導体層６１を備えている。半導体層６１の一端は、第３信号線ＳＬｒｓｔと電気的に接続されている。半導体層６１の他端は、接続電極ＣＮと電気的に接続されている。第３信号線ＳＬｒｓｔのうち、半導体層６１と接続される部分がソース電極として機能し、接続電極ＣＮのうち、半導体層６１と接続される部分がドレイン電極として機能する。半導体層６１は、第１走査線ＧＬｒｓｔと交差している。第１走査線ＧＬｒｓｔのうち、半導体層６１と重なる部分がゲート電極として機能する。
第３トランジスタＭｓｆは、半導体層６５を備えている。半導体層６５の一端は、第２信号線ＳＬｓｆと電気的に接続されている。半導体層６５の他端は、ノードＮ２と電気的に接続されている。第２信号線ＳＬｓｆのうち、半導体層６５と接続される部分がドレイン電極として機能し、ノードＮ２のうち、半導体層６５と接続される部分がソース電極として機能する。ゲート線ＧＬｓｆの一端は、接続電極ＣＮと電気的に接続されている。ゲート線ＧＬｓｆの他端は、第２方向Ｙに並んで設けられる２つの分岐された部分を有している。半導体層６５は、２つに分岐されたゲート線ＧＬｓｆと交差している。ゲート線ＧＬｓｆのうち、半導体層６５と重なる部分がゲート電極として機能する。つまり、第１トランジスタＭｒｓｔは、接続電極ＣＮ及びゲート線ＧＬｓｆを介して、第３トランジスタＭｓｆのゲート電極に電気的に接続されている。
第２トランジスタＭｒｄは、半導体層７１を備えている。なお、図４に示す構成例では、半導体層７１は、半導体層６５と一体的に形成されているが、半導体層６５とは分離されていてもよい。半導体層７１の一端は、ノードＮ２と電気的に接続されている。半導体層７１の他端は、第１信号線ＳＬと電気的に接続されている。ノードＮ２のうち、半導体層７１と接続される部分がドレイン電極として機能し、第１信号線ＳＬのうち、半導体層７１と接続される部分がソース電極として機能する。第２走査線ＧＬｒｄは、第２方向Ｙに並んで設けられる２つの分岐された部分を有している。半導体層７１は、第２走査線ＧＬｒｄの２つの分岐された部分と交差している。第２走査線ＧＬｒｄのうち、半導体層７１と重なる部分がゲート電極として機能する。このような構成で、第２トランジスタＭｒｄ及び第３トランジスタＭｓｆは、第１信号線ＳＬと電気的に接続されている。
光電変換素子３０の上に設けられた上部電極３４は、透明電極であり、ｎ型半導体層３２と電気的に接続されている。上部電極３４と一体的に形成された接続配線３４ａは、接続電極ＣＮと電気的に接続されている。つまり、光電変換素子３０のカソード（ｎ型半導体層３２）は、上部電極３４及び接続電極ＣＮを介して、第１トランジスタＭｒｓｔ及び第３トランジスタＭｓｆと電気的に接続されている。
なお、図４に示す光電変換素子３０及び各トランジスタの平面構成は、あくまで一例であり、適宜変更することができる。例えば、複数のトランジスタが第２方向Ｙに並んで配置される構成に限定されず、一部のトランジスタが他のトランジスタと第１方向Ｘに隣り合って配置される等、異なる位置に設けられていてもよい。
図５は、図４のＡ－Ｂ線に沿った断面図である。なお、図５では、検出素子３が有する３つのトランジスタのうち、第１トランジスタＭｒｓｔの断面構造を示しているが、第２トランジスタＭｒｄ及び第３トランジスタＭｓｆの断面構造も第１トランジスタＭｒｓｔと同様である。ここに示す第１トランジスタＭｒｓｔは、ゲート電極が半導体層の下側に設けられたボトムゲート構造であるが、ゲート電極が半導体層の上側に設けられたトップゲート構造でもよく、ゲート電極が半導体層の上側及び下側に設けられたデュアルゲート構造でもよい。
基板２１は、ガラス基板や樹脂基板等の絶縁基板である。ゲート電極として機能する部分を含む第１走査線ＧＬｒｓｔ、及び、ゲート線ＧＬｓｆは、基板２１の上に設けられ、絶縁膜２２によって覆われている。絶縁膜２３は、絶縁膜２２の上に設けられている。
半導体層６１は、絶縁膜２３の上に設けられ、絶縁膜２４によって覆われている。絶縁膜２５は、絶縁膜２４の上に設けられている。半導体層６１は、例えば、多結晶シリコンであるが、微結晶酸化物半導体、アモルファス酸化物半導体、低温多結晶シリコン等であってもよい。半導体層６１は、チャネル領域６１ａと、高濃度不純物領域６１ｂ、６１ｃと、低濃度不純物領域６１ｄ、６１ｅと、を有している。チャネル領域６１ａは、例えば、ノンドープの真性半導体または低不純物領域であり、高濃度不純物領域６１ｂ、６１ｃ及び低濃度不純物領域６１ｄ、６１ｅよりも低い導電性を有している。チャネル領域６１ａは、半導体層６１のうち、第１走査線ＧＬｒｓｔと重畳する領域に相当する。低濃度不純物領域６１ｄ、６２ｅは、チャネル領域６１ａと高濃度不純物領域６１ｂ、６１ｃとの間にそれぞれ設けられている。
第３信号線ＳＬｒｓｔ、及び、接続電極ＣＮは、絶縁膜２５の上に設けられ、絶縁膜２６によって覆われている。なお、図４に示したように、半導体層６１に重畳する領域においては、第３信号線ＳＬｒｓｔと接続電極ＣＮとの間に第１信号線ＳＬが設けられているが、図５では第１信号線ＳＬの図示を省略している。
第３信号線ＳＬｒｓｔは、絶縁膜２４及び２５を貫通するコンタクトホールＨ１において、半導体層６１の高濃度不純物領域６１ｂに接触している。接続電極ＣＮは、絶縁膜２４及び２５を貫通するコンタクトホールＨ２において、半導体層６１の高濃度不純物領域６１ｃに接触している。また、接続電極ＣＮは、絶縁膜２２乃至２５を貫通するコンタクトホールＨ３において、ゲート線ＧＬｓｆに接触している。
絶縁膜２２乃至２６は、無機絶縁膜であり、例えば、シリコン酸化物やシリコン窒化物等によって形成されている。
第３トランジスタＭｓｆの半導体層６５は、半導体層６１と同様に、絶縁膜２３の上に設けられ、絶縁膜２４によって覆われている。第２信号線ＳＬｓｆは、第３信号線ＳＬｒｓｔ及び接続電極ＣＮと同様に、絶縁膜２５の上に設けられ、絶縁膜２６によって覆われている。第２信号線ＳＬｓｆは、絶縁膜２４及び２５を貫通するコンタクトホールＨ４において、半導体層６５に接触している。
下部電極３５は、基板２１の上に設けられ、絶縁膜２２によって覆われている。下部電極３５は、第１走査線ＧＬｒｓｔ及びゲート線ＧＬｓｆと同一材料である不透明な金属材料によって形成されている。光電変換素子３０は、絶縁膜２３の上に設けられ、下部電極３５と重畳している。下部電極３５は、遮光層として機能し、基板２１を透過した光の光電変換素子３０への侵入を抑制している。
ｉ型半導体層３１は、ｐ型半導体層３３とｎ型半導体層３２との間に設けられている。本実施形態では、絶縁膜２３の上において、ｐ型半導体層３３、ｉ型半導体層３１、及び、ｎ型半導体層３２がこの順に積層されている。なお、絶縁膜２３の上において、ｎ型半導体層３２、ｉ型半導体層３１、及び、ｐ型半導体層３３の順に積層されてもよい。
具体的には、ｐ型半導体層３３は、半導体層６１及び６５と同様に、絶縁膜２３の上に設けられ、絶縁膜２４乃至２６によって覆われている。絶縁膜２４及び２５は、ｐ型半導体層３３と重畳する位置において、ｐ型半導体層３３まで貫通した開口部ＯＰ１１を有している。絶縁膜２６は、第１トランジスタＭｒｓｔを含む複数のトランジスタを覆うとともに、絶縁膜２５の上に設けられている。絶縁膜２６は、開口部ＯＰ１１の内壁を構成する絶縁膜２４及び絶縁膜２５の側面を覆っている。また、絶縁膜２６は、ｐ型半導体層３３と重畳する位置において、ｐ型半導体層３３まで貫通した開口部ＯＰ１２を有している。ｉ型半導体層３１は、絶縁膜２６の上に設けられ、開口部ＯＰ１２においてｐ型半導体層３３に接触している。ｎ型半導体層３２は、ｉ型半導体層３１の上に設けられ、ｉ型半導体層３１に接触している。
絶縁膜２７は、絶縁膜２６の上に設けられている。また、絶縁膜２７は、光電変換素子３０を覆っている。つまり、絶縁膜２７は、ｉ型半導体層３１及びｎ型半導体層３２を覆っている。また、絶縁膜２７は、ｎ型半導体層３２まで貫通した開口部ＯＰ２を有している。このような絶縁膜２７は、透明な有機絶縁膜であり、例えばアクリル樹脂等の有機材料によって形成されている。絶縁膜２７は、絶縁膜２６よりも厚い。
上部電極３４は、絶縁膜２７の上に設けられ、絶縁膜２８によって覆われている。上部電極３４は、例えばインジウム錫酸化物等の透明導電材料によって形成された透明電極である。上部電極３４は、絶縁膜２７の表面に倣って設けられ、絶縁膜２７に設けられた開口部ＯＰ２において、ｎ型半導体層３２に接触している。また、上部電極３４から延出した接続配線３４ａは、絶縁膜２７に設けられたコンタクトホールＨ５において接続電極ＣＮに接触し、ゲート線ＧＬｓｆと電気的に接続されている。
絶縁膜２８は、上部電極３４を覆うとともに、絶縁膜２７の上に設けられている。絶縁膜２９は、絶縁膜２８の上に設けられている。絶縁膜２８は、透明な無機絶縁膜である。絶縁膜２８は、光電変換素子３０への水分の侵入を抑制する保護層として設けられている。絶縁膜２９は、透明な有機絶縁膜である。絶縁膜２９は、検出素子３の表面を平坦化するように形成されている。
緑色のカラーフィルタＣＦは、絶縁膜２９の上に設けられている。このようなカラーフィルタＣＦは、少なくとも光電変換素子３０の上に設けられている。また、カラーフィルタＣＦは、開口部ＯＰ１１、ＯＰ１２、ＯＰ２に重畳している。図５に示す構成例では、カラーフィルタＣＦは、光電変換素子３０の上のみならず、第１トランジスタＭｒｓｔの上にも設けられており、検出素子３の全体を覆っている。さらには、カラーフィルタＣＦは、図２に示した複数の検出素子３に亘って設けられ、センサ部１０のほぼ全体を覆っている。
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、透明な有機絶縁膜である。つまり、カラーフィルタＣＦは、透明な有機絶縁膜である絶縁膜２９とオーバーコート層ＯＣとの間に挟持されている。
図６は、本実施形態で適用可能なカラーフィルタＣＦの分光特性の一例を示す図である。横軸は波長（ｎｍ）であり、縦軸は規格化された透過率（％）である。ここでは、膜厚が異なる３つのカラーフィルタＣＦを用意し、それぞれの分光特性を測定した。なお、いずれのカラーフィルタも、同一材料で形成されている。図中のＡは、１．５μｍの膜厚を有するカラーフィルタＣＦの分光特性を示す。図中のＢは、２．０μｍの膜厚を有するカラーフィルタＣＦの分光特性を示す。図中のＣは、２．５μｍの膜厚を有するカラーフィルタＣＦの分光特性を示す。
いずれのカラーフィルタＣＦにおいても、５００ｎｍ以上、５８０ｎｍ以下の波長範囲においては、６０％以上の透過率が得られ、概ね５２０ｎｍ以上、５５０ｎｍ以下の波長範囲において８０％以上の透過率が得られることが確認された。
また、１．５μｍ以上の膜厚を有するいずれのカラーフィルタＣＦにおいても、６００ｎｍ以上、７５０ｎｍ以下の波長範囲においては、透過率が２０％以下であることが確認された。特に、カラーフィルタＣＦの膜厚が大きくなるほど透過率が低下する傾向が確認された。２．０μｍ以上の膜厚を有するカラーフィルタＣＦについては、６００ｎｍ以上、７５０ｎｍ以下の波長範囲においては、透過率が１０％以下であった。また、２．５μｍ以上の膜厚を有するカラーフィルタＣＦについては、６００ｎｍ以上、８００ｎｍ以下の波長範囲においては、透過率が２０％以下であり、６００ｎｍ以上、７５０ｎｍ以下の波長範囲においては、透過率が１０％以下であった。
このように、緑色のカラーフィルタＣＦは、光電変換素子３０で検出される波長の光Ｌ１に対して高い透過性を有する一方で、生体を透過してノイズ光となりうる波長の光Ｌ２に対しては高い遮光性を有している。
なお、カラーフィルタＣＦの膜厚が３μｍ以上であれば、光Ｌ２に対する透過率が概ねゼロとなる一方で、光Ｌ１に対する透過率の低下が懸念される。このため、カラーフィルタＣＦの膜厚は、３μｍ以下とすることが望ましい。
本実施形態によれば、カラーフィルタＣＦは、光電変換素子３０と表示パネルＰＮＬとの間に設けられ、生体で反射された緑色の反射光を透過するとともに、生体を透過した外光を遮光する。これにより、外光に起因した検出装置１における誤作動が抑制される。したがって、信頼性の低下を抑制することができる。
また、カラーフィルタＣＦは、透明な有機絶縁膜である絶縁膜２９とオーバーコート層ＯＣとの間に設けられている。このため、たとえカラーフィルタＣＦが光電変換素子３０やトランジスタなどの性能に悪影響を及ぼす不純物を含んでいたとしても、この不純物の漏出を抑制することができる。
比較例として、カラーフィルタＣＦに代えて、光学層ＯＬと表示パネルＰＮＬとの間にＩＲカットフィルタを設けた場合、一般的なＩＲカットフィルタは、数百ミクロンの厚さを有している。また、ＩＲカットフィルタを接着するための接着層も追加する必要がある。
本実施形態によれば、数μｍの膜厚のカラーフィルタＣＦを追加することでＩＲカットフィルタと同等の遮光性能が得られ、また、ＩＲカットフィルタを接着する接着層を省略することができる。このため、比較例と比べて、表示装置ＤＳＰの総厚を低減することができる。また、比較例と比べて、部材点数を削減することができ、コストを削減することができる。
図７は、検出素子３の他の構成例を示す断面図である。なお、図７は、図４のＡ－Ｂ線に沿った断面図に相当する。図７に示す構成例は、図５に示した構成例と比較して、絶縁膜２９を省略し、カラーフィルタＣＦが絶縁膜２８の上に直接設けられた点で相違している。つまり、カラーフィルタＣＦは、無機絶縁膜である絶縁膜２８に接触し、オーバーコート層ＯＣで覆われている。また、カラーフィルタＣＦは、光電変換素子３０に重畳する領域において、開口部ＯＰ１１及びＯＰ１２と、開口部ＯＰ２とで形成された凹部に充填され、検出素子３の表面を平坦化するように形成されている。カラーフィルタＣＦにおいて、光電変換素子３０に重畳する領域の膜厚Ｔ１は、第１トランジスタＭｒｓｔに重畳する領域の膜厚Ｔ２より大きい。
このような構成例においても、上記の構成例と同様の効果が得られる。加えて、検出素子３の表面を平坦化するべくカラーフィルタＣＦを設けることで、光電変換素子３０に重畳する領域の膜厚Ｔ１が大きくなり、ノイズ光に対して高い遮光性を実現することができる。
また、絶縁膜２９を省略したことで、製造工程が簡素化され、製造コストを削減することができる。
図８は、検出素子３の他の構成例を示す平面図である。図８に示す構成例は、図５に示した構成例と比較して、カラーフィルタＣＦが光電変換素子３０に重畳する領域に設けられる一方で第１トランジスタＭｒｓｔに重畳する領域には設けられていない点で相違している。図８に示す構成例では、カラーフィルタＣＦは、第１走査線ＧＬｒｓｔ及び第２走査線ＧＬｒｄと、第３信号線ＳＬｒｓｔ及び第４信号線ＳＬｃｏｍとで囲まれた領域に設けられている。また、カラーフィルタＣＦは、光電変換素子３０の全体に重畳し、第３信号線ＳＬｒｓｔ及び第４信号線ＳＬｃｏｍにも重畳している。また、カラーフィルタＣＦは、第１トランジスタＭｒｓｔのみならず、第２トランジスタＭｒｄ及び第３トランジスタＭｓｆのいずれにも重畳していない。
図９は、検出素子３の他の構成例を示す断面図である。図９は、図８のＡ－Ｂ線に沿った断面図に相当する。カラーフィルタＣＦは、絶縁膜２９の上において島状に形成され、光電変換素子３０に重畳している。オーバーコート層ＯＣは、光電変換素子３０に重畳する領域ではカラーフィルタＣＦを覆うとともに、第１トランジスタＭｒｓｔに重畳する領域では絶縁膜２９に接触している。
このような構成例においても、上記の構成例と同様の効果が得られる。なお、図８及び図９に示した構成例では、カラーフィルタＣＦは、絶縁膜２９の上に設けられたが、図７を参照して説明した構成例のように、絶縁膜２９を省略して、カラーフィルタＣＦが光電変換素子３０に重畳する領域の凹部に充填されてもよい。
上記の本実施形態において、例えば、絶縁膜２９は第１有機絶縁膜に相当し、オーバーコート層ＯＣは第２有機絶縁膜に相当する。絶縁膜２４乃至２６は第１絶縁膜に相当し、絶縁膜２７は第２絶縁膜に相当する。開口部ＯＰ１１及びＯＰ１２は第１開口部に相当し、開口部ＯＰ２は第２開口部に相当する。
以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な検出装置及び表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＤＳＰ…表示装置 １…検出装置 ＰＮＬ…表示パネル
２１…基板 ３０…光電変換素子
３１…ｉ型半導体層 ３２…ｎ型半導体層 ３３…ｐ型半導体層
ＣＦ…（緑色）カラーフィルタ
Ｍｒｓｔ、Ｍｓｆ、Ｍｒｄ…トランジスタ

Claims (10)

  1. 基板と、
    前記基板の上に設けられ、半導体層を含む光電変換素子と、
    前記光電変換素子に対応して設けられたトランジスタと、
    前記光電変換素子の上に設けられた緑色のカラーフィルタと、
    を備え、
    前記カラーフィルタは、前記トランジスタの上に設けられ、
    前記カラーフィルタにおいて、前記光電変換素子に重畳する領域の膜厚は、前記トランジスタに重畳する領域の膜厚より大きい、検出装置。
  2. 基板と、
    前記基板の上に設けられ、半導体層を含む光電変換素子と、
    前記光電変換素子に対応して設けられたトランジスタと、
    前記光電変換素子の上に設けられた緑色のカラーフィルタと、
    前記光電変換素子及び前記トランジスタの上に設けられた第１有機絶縁膜及び第２有機絶縁膜と、
    を備え、
    前記カラーフィルタは、前記第１有機絶縁膜と前記第２有機絶縁膜との間に設けられ、
    前記トランジスタに重畳する領域において、前記第１有機絶縁膜と前記第２有機絶縁膜とが接触している、検出装置。
  3. 前記カラーフィルタは、６００ｎｍ以上、７５０ｎｍ以下の波長範囲において、２０％以下の透過率を有している、請求項１または２に記載の検出装置。
  4. 前記カラーフィルタは、１．５μｍ以上の膜厚を有している、請求項３に記載の検出装置。
  5. 前記カラーフィルタは、平面視において、２本の走査線と２本の信号線とで囲まれた領域に設けられている、請求項２に記載の検出装置。
  6. さらに、前記トランジスタを覆う第１絶縁膜と、前記第１絶縁膜の上に設けられた第２絶縁膜と、を備え、
    前記光電変換素子の前記半導体層は、
    前記基板の上に設けられ、前記第１絶縁膜によって覆われたｐ型半導体層と、
    前記第１絶縁膜に設けられた第１開口部において前記ｐ型半導体層に接触したｉ型半導体層と、
    前記ｉ型半導体層の上に設けられたｎ型半導体層と、を有し、
    前記第２絶縁膜は、有機絶縁膜であり、前記ｉ型半導体層及び前記ｎ型半導体層を覆うとともに、前記ｎ型半導体層まで貫通した第２開口部を有し、
    前記カラーフィルタは、前記第２開口部に重畳している、請求項１または２に記載の検出装置。
  7. 前記ｐ型半導体層は、多結晶シリコンによって形成され、
    前記ｉ型半導体層及び前記ｎ型半導体層は、アモルファスシリコンによって形成されている、請求項６に記載の検出装置。
  8. さらに、前記ｎ型半導体層と前記トランジスタとを電気的に接続する透明電極を備えている、請求項７に記載の検出装置。
  9. 検出装置と、
    前記検出装置の上に設けられた表示パネルと、
    前記表示パネルの上に設けられ、上面を有するカバー部材と、を備え、
    前記表示パネルは、前記上面に向けて緑色の照明光を出射するように構成され、
    前記検出装置は、
    基板と、
    前記基板の上に設けられ、半導体層を含む光電変換素子と、
    前記光電変換素子に対応して設けられたトランジスタと、
    前記光電変換素子の上に設けられた緑色のカラーフィルタと、を備え、前記カバー部材、前記表示パネル、及び、前記カラーフィルタを介して、前記上面に接触した生体からの反射光を検出するように構成され、
    前記カラーフィルタは、前記トランジスタの上に設けられ、
    前記カラーフィルタにおいて、前記光電変換素子に重畳する領域の膜厚は、前記トランジスタに重畳する領域の膜厚より大きい、表示装置。
  10. 検出装置と、
    前記検出装置の上に設けられた表示パネルと、
    前記表示パネルの上に設けられ、上面を有するカバー部材と、を備え、
    前記表示パネルは、前記上面に向けて緑色の照明光を出射するように構成され、
    前記検出装置は、
    基板と、
    前記基板の上に設けられ、半導体層を含む光電変換素子と、
    前記光電変換素子に対応して設けられたトランジスタと、
    前記光電変換素子の上に設けられた緑色のカラーフィルタと、
    前記光電変換素子及び前記トランジスタの上に設けられた第１有機絶縁膜及び第２有機絶縁膜と、を備え、前記カバー部材、前記表示パネル、及び、前記カラーフィルタを介して、前記上面に接触した生体からの反射光を検出するように構成され、
    前記カラーフィルタは、前記第１有機絶縁膜と前記第２有機絶縁膜との間に設けられ、
    前記トランジスタに重畳する領域において、前記第１有機絶縁膜と前記第２有機絶縁膜とが接触している、表示装置。
JP2019207740A 2019-11-18 2019-11-18 検出装置及び表示装置 Active JP7446785B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019207740A JP7446785B2 (ja) 2019-11-18 2019-11-18 検出装置及び表示装置
PCT/JP2020/034688 WO2021100293A1 (ja) 2019-11-18 2020-09-14 検出装置及び表示装置
CN202080078658.8A CN114730808A (zh) 2019-11-18 2020-09-14 检测装置以及显示装置
US17/734,200 US20220262837A1 (en) 2019-11-18 2022-05-02 Detection device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019207740A JP7446785B2 (ja) 2019-11-18 2019-11-18 検出装置及び表示装置

Publications (2)

Publication Number Publication Date
JP2021082676A JP2021082676A (ja) 2021-05-27
JP7446785B2 true JP7446785B2 (ja) 2024-03-11

Family

ID=75963546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019207740A Active JP7446785B2 (ja) 2019-11-18 2019-11-18 検出装置及び表示装置

Country Status (4)

Country Link
US (1) US20220262837A1 (ja)
JP (1) JP7446785B2 (ja)
CN (1) CN114730808A (ja)
WO (1) WO2021100293A1 (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243640A (ja) 2002-02-21 2003-08-29 Fuji Film Microdevices Co Ltd 固体撮像素子
JP2009110452A (ja) 2007-10-31 2009-05-21 Hitachi Ltd 撮像装置、撮像装置の製造方法及び撮像装置を搭載した装置
JP2009212120A (ja) 2008-02-29 2009-09-17 Fujifilm Corp 電磁波検出素子
JP2011123876A (ja) 2009-11-12 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013012696A (ja) 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置
JP2013157347A (ja) 2012-01-26 2013-08-15 Japan Display West Co Ltd 撮像装置およびその製造方法ならびに撮像表示システム
JP2014022675A (ja) 2012-07-23 2014-02-03 Seiko Epson Corp センシング装置、検査装置、及び電子機器
JP2014127945A (ja) 2012-12-27 2014-07-07 Rohm Co Ltd 検査システム、検査方法、画素回路及びイメージセンサ
JP2015181022A (ja) 2010-05-28 2015-10-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP2018025408A (ja) 2016-08-08 2018-02-15 ローム株式会社 光検出装置および電子機器
US20190098271A1 (en) 2015-10-02 2019-03-28 Invensas Corporation Hd color imaging using monochromatic cmos image sensors integrated in 3d package
JP2019512762A (ja) 2016-01-29 2019-05-16 シナプティクス インコーポレイテッド ディスプレイ下の光学指紋センサ
JP2019148814A (ja) 2008-11-28 2019-09-05 株式会社半導体エネルギー研究所 表示装置
WO2019187729A1 (ja) 2018-03-27 2019-10-03 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置
JP2019192921A (ja) 2010-04-23 2019-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183141A (ja) * 1991-07-12 1993-07-23 Fuji Xerox Co Ltd カラーイメージセンサ

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243640A (ja) 2002-02-21 2003-08-29 Fuji Film Microdevices Co Ltd 固体撮像素子
JP2009110452A (ja) 2007-10-31 2009-05-21 Hitachi Ltd 撮像装置、撮像装置の製造方法及び撮像装置を搭載した装置
JP2009212120A (ja) 2008-02-29 2009-09-17 Fujifilm Corp 電磁波検出素子
JP2019148814A (ja) 2008-11-28 2019-09-05 株式会社半導体エネルギー研究所 表示装置
JP2011123876A (ja) 2009-11-12 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2019192921A (ja) 2010-04-23 2019-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015181022A (ja) 2010-05-28 2015-10-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP2013012696A (ja) 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置
JP2013157347A (ja) 2012-01-26 2013-08-15 Japan Display West Co Ltd 撮像装置およびその製造方法ならびに撮像表示システム
JP2014022675A (ja) 2012-07-23 2014-02-03 Seiko Epson Corp センシング装置、検査装置、及び電子機器
JP2014127945A (ja) 2012-12-27 2014-07-07 Rohm Co Ltd 検査システム、検査方法、画素回路及びイメージセンサ
US20190098271A1 (en) 2015-10-02 2019-03-28 Invensas Corporation Hd color imaging using monochromatic cmos image sensors integrated in 3d package
JP2019512762A (ja) 2016-01-29 2019-05-16 シナプティクス インコーポレイテッド ディスプレイ下の光学指紋センサ
JP2018025408A (ja) 2016-08-08 2018-02-15 ローム株式会社 光検出装置および電子機器
WO2019187729A1 (ja) 2018-03-27 2019-10-03 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置
JP2019174963A (ja) 2018-03-27 2019-10-10 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置

Also Published As

Publication number Publication date
WO2021100293A1 (ja) 2021-05-27
CN114730808A (zh) 2022-07-08
US20220262837A1 (en) 2022-08-18
JP2021082676A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US10936126B2 (en) Display device
WO2017166581A1 (zh) 光学指纹传感器模组
US20220115424A1 (en) Detection device
WO2021261219A1 (ja) 検出装置
US11815702B2 (en) Detection device
US20230343132A1 (en) Detection device
JP7446785B2 (ja) 検出装置及び表示装置
JP7446786B2 (ja) 検出装置及び表示装置
US20230178674A1 (en) Detection device, display device, and illumination device with detection function
TWI798848B (zh) 指紋感測模組及顯示裝置
US20220034712A1 (en) Detection device and optical filter
WO2021039161A1 (ja) 検出装置
JP2022029179A (ja) 検出装置
US11737341B2 (en) Detection device and display device
WO2023085404A1 (ja) 検出装置
JP7446826B2 (ja) 検出装置
US20230178574A1 (en) Detection device
WO2023085405A1 (ja) 検出装置
WO2023085148A1 (ja) 検出装置
US20230394867A1 (en) Detection device and optical filter
US20230083488A1 (en) Detection device
WO2022176503A1 (ja) 検出装置
US20220413335A1 (en) Display device
TW202345031A (zh) 感測元件基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240228

R150 Certificate of patent or registration of utility model

Ref document number: 7446785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150